特許 7542455 スイッチング電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-22

(45)【発行日】2024-08-30

(54)【発明の名称】スイッチング電源装置

(51)【国際特許分類】

   H02M 3/155 20060101AFI20240823BHJP

【ＦＩ】

H02M3/155 H

【請求項の数】 3

(21)【出願番号】P 2021022393

(22)【出願日】2021-02-16

(65)【公開番号】P2022124645

(43)【公開日】2022-08-26

【審査請求日】2023-08-10

(73)【特許権者】

【識別番号】000004606

【氏名又は名称】ニチコン株式会社

(74)【代理人】

【識別番号】110000475

【氏名又は名称】弁理士法人みのり特許事務所

(72)【発明者】

【氏名】浅井 祐人

【審査官】佐藤 匡

(56)【参考文献】

【文献】特開２０２０－２０２６９５（ＪＰ，Ａ）

【文献】国際公開第２０１８／０２５９０１（ＷＯ，Ａ１）

【文献】特表２００９－５０２０２９（ＪＰ，Ａ）

【文献】特開２０２０－１５０７６１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

直列接続された高電位側の第１スイッチング素子および低電位側の第２スイッチング素子を含むスイッチング回路と、
制御信号に基づいて前記第１スイッチング素子および前記第２スイッチング素子のオン／オフの切り替えを行うブートストラップ機能付きの駆動回路と、
前記制御信号を出力する制御回路と、
を備えるスイッチング電源装置であって、
前記制御回路は、
前記スイッチング回路から出力される出力電流の電流値に応じた検出信号を出力する電流検出部と、
前記検出信号の信号値を前記出力電流の目標値に応じた単一の基準値と比較し、立ち上がりおよび立ち下がりを有する単一の比較結果信号を生成して出力する比較部と、
前記比較結果信号が入力され、前記比較結果信号の前記立ち上がりに第１遅延時間を生じさせ、かつ前記比較結果信号の前記立ち下がりに第２遅延時間を生じさせた単一の信号を、前記制御信号として出力する遅延時間生成部と、を備え、
前記駆動回路は、
前記比較結果信号の前記立ち上がりから少なくとも前記第１遅延時間経過した後に前記オン／オフの切り替えを行い、かつ前記比較結果信号の前記立ち下がりから少なくとも前記第２遅延時間経過した後に前記オン／オフの切り替えを行うことにより、
前記出力電流の前記電流値を前記目標値よりも大きい上限値と前記目標値よりも小さい下限値との間で制御する
ことを特徴とするスイッチング電源装置。

【請求項2】

前記遅延時間生成部は、
前記第１遅延時間と前記第２遅延時間とが同じ長さの時間になるように設定された遅延回路を含む
ことを特徴とする請求項１に記載のスイッチング電源装置。

【請求項3】

前記駆動回路は、
前記制御信号に基づいて、前記第１スイッチング素子をオン／オフさせるための第１駆動信号と前記第２スイッチング素子をオン／オフさせるための第２駆動信号とを生成するとともに、
前記第１スイッチング素子および前記第２スイッチング素子が同時にオンした状態にならないように、前記第１駆動信号の立ち上がりおよび前記第２駆動信号の立ち上がりに遅延時間を生じさせて出力する
ことを特徴とする請求項１または２に記載のスイッチング電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチング電源装置に関する。

【背景技術】

【0002】

スイッチング電源装置として、例えば、特許文献１や特許文献２に記載のものが知られている。特許文献１に記載のスイッチング電源装置は、スイッチングエレメントと、スイッチングエレメントを介して電源に接続されるＬＥＤアレイと、ＬＥＤアレイに流れる負荷電流を検知する電流検知エレメントと、電流検知エレメントの検知信号を増幅する増幅器と、増幅された検知信号（増幅検知信号）に基づいてスイッチングエレメントをオン／オフさせるコントローラとを備える。

【0003】

コントローラは、デジタルコントローラと、２つのＤ／Ａコンバータと、マルチプレクサと、比較器とを備える。コントローラでは、デジタルコントローラが負荷電流の上限値および下限値に対応するデジタル信号を出力すると、当該信号がＤ／Ａコンバータおよびマルチプレクサを介して比較器に入力される。比較器は、ヒステリシスを有する反転比較器として構成され、マルチプレクサの出力信号と増幅検知信号とを比較して、スイッチングエレメントをオン／オフさせるための駆動信号を生成する。

【0004】

特許文献１に記載のスイッチング電源装置では、ＬＥＤアレイに流れる負荷電流のヒステリシス制御が可能となるものの、ノイズなどの要因に対して制御が不安定になることがある。例えば、電流検知エレメントから増幅器までの経路にノイズが乗った場合、検知信号とともにノイズも増幅器によって増幅されてしまい、コントローラは、増幅されたノイズを含む増幅検知信号に基づいてスイッチングエレメントをオン／オフさせる。その結果、ヒステリシス制御が不安定になる。

【0005】

特許文献２に記載のスイッチング電源装置は、直列接続された高電位側および低電位側のスイッチング素子と、制御信号に基づいて上記スイッチング素子のオン／オフの切り替えを行うブートストラップ機能付きの駆動回路と、制御信号を出力する制御回路とを備える。制御回路には、外部からイネーブル信号が入力される。イネーブル信号は負荷電流に比例した電流検出信号を出力することを妨げない第１状態と、電流検出信号を負荷電流に比例しない別の値に強制的に変化させる第２状態とをとり得る。

【0006】

イネーブル信号が第１状態の場合、制御回路は、負荷電流が上限値を上回ろうとすると、高電位側のスイッチング素子がオフ、低電位側のスイッチング素子がオンとなる状態（第１スイッチ状態）を作り出し、負荷電流が下限値を下回ろうとすると、高電位側のスイッチング素子がオン、低電位側のスイッチング素子がオフとなる状態（第２スイッチ状態）を作り出す。イネーブル信号が第２状態の場合、制御回路は、負荷電流の大きさとは無関係に第１スイッチ状態を作り出す。

【0007】

特許文献２に記載のスイッチング電源装置では、動作開始の操作（起動指令）に応じてイネーブル信号が第２状態から第１状態に変化するようにしておくことで、動作開始の直後から負荷電流を増加させることができ、負荷を素早く起動させることができる。

【0008】

しかしながら、上記の高速制御を実現するためには、制御回路が、上限値に対応する上限設定信号と電流検出信号とを比較する第１比較部と、下限値に対応する下限設定信号と電流検出信号とを比較する第２比較部と、第１比較部および第２比較部の比較結果信号に基づいて制御信号を生成するＲＳフリップフロップ部とを備える構成となる。すなわち、特許文献２に記載のスイッチング電源装置は、高速制御が可能になるものの、回路構成が複雑になるという問題がある。

【先行技術文献】

【特許文献】

【0009】

【文献】特表２００９－５０２０２９号公報

【文献】特開２０２０－１５０７６１号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

本発明は上記事情に鑑みてなされたものであって、その課題とするところは、回路構成を簡素化するとともに、安定した定電流制御を行うことが可能なスイッチング電源装置を提供することにある。

【課題を解決するための手段】

【0011】

上記課題を解決するために、本発明に係るスイッチング電源装置は、
直列接続された高電位側の第１スイッチング素子および低電位側の第２スイッチング素子を含むスイッチング回路と、
制御信号に基づいて前記第１スイッチング素子および前記第２スイッチング素子のオン／オフの切り替えを行うブートストラップ機能付きの駆動回路と、
前記制御信号を出力する制御回路と、
を備えるスイッチング電源装置であって、
前記制御回路は、
前記スイッチング回路から出力される出力電流の電流値に応じた検出信号を出力する電流検出部と、
前記検出信号の信号値を前記出力電流の目標値に応じた単一の基準値と比較し、立ち上がりおよび立ち下がりを有する比較結果信号を生成する比較部と、
前記比較結果信号の前記立ち上がりに第１遅延時間を生じさせ、かつ前記比較結果信号の前記立ち下がりに第２遅延時間を生じさせた信号を、前記制御信号として出力する遅延時間生成部と、を備え、
前記駆動回路は、
前記比較結果信号の前記立ち上がりから少なくとも前記第１遅延時間経過した後に前記オン／オフの切り替えを行い、かつ前記比較結果信号の前記立ち下がりから少なくとも前記第２遅延時間経過した後に前記オン／オフの切り替えを行うことにより、
前記出力電流の前記電流値を前記目標値よりも大きい上限値と前記目標値よりも小さい下限値との間で制御することを特徴とする。

【0012】

この構成によれば、制御回路の比較部が検出信号の信号値を単一の基準値と比較するので、制御回路の構成を簡素化することができる。また、比較結果信号の立ち上がりおよび立ち下がりに遅延時間を生じさせる遅延時間生成部を備えることによって、駆動回路が出力電流の電流値を上限値と下限値との間で制御すること、すなわち安定した定電流制御を行うことが可能となる。

【0013】

前記スイッチング電源装置において、
前記遅延時間生成部は、
前記第１遅延時間と前記第２遅延時間とが同じ長さの時間になるように設定された遅延回路を含むよう構成できる。

【0014】

前記スイッチング電源装置において、
前記駆動回路は、
前記制御信号に基づいて、前記第１スイッチング素子をオン／オフさせるための第１駆動信号と前記第２スイッチング素子をオン／オフさせるための第２駆動信号とを生成するとともに、
前記第１スイッチング素子および前記第２スイッチング素子が同時にオンした状態にならないように、前記第１駆動信号の立ち上がりおよび前記第２駆動信号の立ち上がりに遅延時間を生じさせて出力するよう構成できる。

【発明の効果】

【0015】

本発明によれば、回路構成を簡素化するとともに、安定した定電流制御を行うことが可能なスイッチング電源装置を提供することができる。

【図面の簡単な説明】

【0016】

【図1】本発明に係るスイッチング電源装置の回路図である。

【図2】本発明に係るスイッチング電源装置の各種信号のタイミングチャートである。

【図3】本発明における遅延回路の一例を示す回路図である。

【図4】本発明における出力電流の立ち上がりを示す図である。

【発明を実施するための形態】

【0017】

以下、添付図面を参照して、本発明に係るスイッチング電源装置の実施形態について説明する。

【0018】

図１に、本発明の一実施形態に係るスイッチング電源装置１を示し、図２に、スイッチング電源装置１の各種信号のタイミングチャートを示す。スイッチング電源装置１は、負荷に定電流を供給する同期整流型のＤＣ／ＤＣコンバータであり、入力端子Ｔ１，Ｔ１’および出力端子Ｔ２，Ｔ２’と、スイッチング回路２と、駆動回路３と、フィルタ回路４と、制御回路とを備える。制御回路は、電流検出部５と、比較部６と、遅延時間生成部７とを備える。制御回路には、外部（例えば、外部のマイコン）からＯＮ／ＯＦＦ信号および設定信号が入力される。

【0019】

入力端子Ｔ１および出力端子Ｔ２は、高電位側の端子であり、入力端子Ｔ１’および出力端子Ｔ２’は、低電位側の端子である。入力端子Ｔ１，Ｔ１’間には、コンデンサＣ１が接続されている。出力端子Ｔ２，Ｔ２’には、負荷が接続される。本実施形態における負荷は、例えば、プロジェクタ装置の光源として用いられる、直列接続された複数のＬＤ（レーザダイオード）である。

【0020】

スイッチング回路２は、直列接続された高電位側の第１スイッチング素子Ｑ１および低電位側の第２スイッチング素子Ｑ２を含む。第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２は、例えば、ＦＥＴ（本実施形態では、ＮチャネルＭＯＳＦＥＴ）で構成される。第１スイッチング素子Ｑ１は、ゲートが抵抗Ｒ１を介して駆動回路３に接続され、ドレインが入力端子Ｔ１に接続され、ソースが第２スイッチング素子Ｑ２のドレインに接続される。第２スイッチング素子Ｑ２は、ゲートが抵抗Ｒ２を介して駆動回路３に接続され、ソースが入力端子Ｔ１’に接続される。

【0021】

駆動回路３は、第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２のオン／オフの切り替えを行うブートストラップ機能付きの駆動回路であって、駆動部３ａと、ダイオードＤ１と、コンデンサＣ２とを含む。駆動回路３は、第１スイッチング素子Ｑ１がオフ、第２スイッチング素子Ｑ２がオンとなる第１スイッチ状態と、第１スイッチング素子Ｑ１がオン、第２スイッチング素子Ｑ２がオフとなる第２スイッチ状態とを交互に作り出す（図２（Ｆ），（Ｇ）参照）。

【0022】

駆動部３ａは、７つの端子（ＶＣＣ，ＶＤＤ，ＶＢ，ＶＳ，ＨＯ，ＬＯ，ＩＮ）を有する。ＶＣＣ端子は、直流電源のＶｃｃおよびダイオードＤ１のアノードに接続され、ＶＤＤ端子は、直流電源のＶｄｄおよび第２スイッチング素子Ｑ２のソースに接続される。ＶＢ端子は、ダイオードＤ１のカソードおよびコンデンサＣ２の一端に接続され、ＶＳ端子は、コンデンサＣ２の他端および第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との接続点Ｍに接続される。ＨＯ端子は、抵抗Ｒ１に接続され、ＬＯ端子は、抵抗Ｒ２に接続される。ＩＮ端子は、遅延時間生成部７に接続される。

【0023】

駆動部３ａは、ＩＮ端子に入力された遅延時間生成部７からの制御信号に基づいて、第１スイッチング素子Ｑ１をオン／オフさせるための第１駆動信号と第２スイッチング素子Ｑ２をオン／オフさせるための第２駆動信号とを生成する。また、駆動部３ａは、デッドタイム生成回路を備え、第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２とが同時にオンした状態にならないように、第１駆動信号の立ち上がりおよび第２駆動信号の立ち上がりに所定の遅延時間を生じさせて出力する。なお、図２では、デッドタイム生成回路による遅延時間を省略している。

【0024】

フィルタ回路４は、コイルＬ１と、コンデンサＣ３とを含む。コイルＬ１は、一端が第１スイッチング素子Ｑ１と第２スイッチング素子Ｑ２との接続点Ｍに接続され、他端が出力端子Ｔ２に接続される。コンデンサＣ３は、コイルＬ１の他端側において、出力端子Ｔ２，Ｔ２’間に接続される。

【0025】

電流検出部５は、抵抗Ｒ３～Ｒ７と差動増幅器５ａとを含み、スイッチング回路２を介して出力される出力電流Ｉｏを検出することにより、出力電流Ｉｏの電流値に応じた検出信号を出力する。抵抗Ｒ３は、スイッチング回路２と出力端子Ｔ２’とを接続する電流経路に介装される。抵抗Ｒ４は、抵抗Ｒ３の一端と差動増幅器５ａの反転入力端子とを接続する電流経路に介装される。抵抗Ｒ５は、抵抗Ｒ３の他端と差動増幅器５ａの非反転入力端子とを接続する電流経路に介装される。抵抗Ｒ６は、差動増幅器５ａの反転入力端子と出力端子と間に接続される。抵抗Ｒ７は、差動増幅器５ａの非反転入力端子とＧＮＤとの間に接続される。

【0026】

差動増幅器５ａの反転入力端子には、出力電流Ｉｏの電流値に応じた信号（電圧信号）が入力され、差動増幅器５ａの非反転入力端子には、ＯＮ／ＯＦＦ信号（イネーブル信号）がダイオードＤ２を介して入力される。ＯＮ／ＯＦＦ信号は、図２（Ａ）に示すように、ローレベルのときにＯＮ信号となり、ハイレベルのときにＯＦＦ信号となる。図２（Ｂ），（Ｃ）に示すように、差動増幅器５ａは、非反転入力端子にＯＮ信号が入力されているとき、抵抗Ｒ３の両端の電位差を抵抗Ｒ４～Ｒ７の抵抗値によって決まる増幅率で増幅してなる検出信号を出力する（時刻ｔ１～ｔ５）。一方、非反転入力端子にＯＦＦ信号が入力されているとき、差動増幅器５ａが出力する検出信号の信号値は、下記の設定信号の基準値Ｘよりも大きな値となる（時刻ｔ１以前、ｔ５以後）。

【0027】

なお、電流検出部５を差動増幅の回路構成としているのは、差動増幅の回路構成がシングルエンド増幅の回路構成よりもノイズに強いためである。

【0028】

比較部６は、コンパレータ６ａを含み、コンパレータ６ａの反転入力端子には、差動増幅器５ａからの検出信号が入力され、コンパレータ６ａの非反転入力端子には、設定信号がＤ／ＡコンバータＤＡＣを介して入力される。設定信号は、出力電流Ｉｏの目標値に応じた単一の信号値（基準値）を有する。

【0029】

コンパレータ６ａは、検出信号の信号値と設定信号の基準値Ｘとを比較して、立ち上がりおよび立ち下がりを有する比較結果信号、本実施形態では矩形波の比較結果信号を生成する。図２（Ｄ）に示すように、比較結果信号は、検出信号の信号値が設定信号の基準値Ｘよりも小になるタイミングで立ち上がり（例えば、時刻ｔ１）、検出信号の信号値が設定信号の基準値Ｘよりも大になるタイミングで立ち下がる（例えば、時刻ｔ３）。比較部６から出力された矩形波の比較結果信号は、遅延時間生成部７に入力される。

【0030】

遅延時間生成部７は、図２（Ｅ）に示すように、比較結果信号の立ち上がりに第１遅延時間ｔａを生じさせ、かつ比較結果信号の立ち下がりに第２遅延時間ｔｂを生じさせた信号を、制御信号として駆動部３ａのＩＮ端子に出力する。

【0031】

図３に示すように、遅延時間生成部７は、例えば、抵抗Ｒ８およびコンデンサＣ４からなる遅延回路を含む。遅延回路の一端Ｔ３すなわち抵抗Ｒ８の一端は、コンパレータ６ａの出力端に接続され、遅延回路の他端Ｔ４すなわち抵抗Ｒ８の他端は、駆動部３ａのＩＮ端子に接続される。コンデンサＣ４の一端は、抵抗Ｒ８の他端に接続され、コンデンサＣ４の他端は、ＧＮＤに接続される。この遅延回路では、第１遅延時間ｔａと第２遅延時間ｔｂとが、抵抗Ｒ８およびコンデンサＣ４の時定数によって決定される同じ長さの時間になる。

【0032】

図２（Ｆ），（Ｇ）に示すように、駆動部３ａは、比較結果信号の立ち上がりから第１遅延時間ｔａが経過した後に第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２のオン／オフの切り替えを行い（例えば、時刻ｔ２）、かつ比較結果信号の立ち下がりから第２遅延時間ｔｂが経過した後に上記オン／オフの切り替えを行う（例えば、時刻ｔ４）。

【0033】

ＯＮ／ＯＦＦ信号がローレベルの状態で、かつ第１スイッチング素子Ｑ１がオン、第２スイッチング素子Ｑ２がオフとなる第２スイッチ状態のとき、出力電流Ｉｏは増加する。一方、ＯＮ／ＯＦＦ信号がローレベルの状態で、かつ第１スイッチング素子Ｑ１がオフ、第２スイッチング素子Ｑ２がオンとなる第１スイッチ状態とき、出力電流Ｉｏは減少する。このため、図４に示すように、出力電流Ｉｏの電流値が出力電流Ｉｏの目標値ＲＥＦよりも大きい上限値Ｓｈと目標値ＲＥＦよりも小さい下限値Ｓｌとの間に収まるように、第１遅延時間ｔａおよび第２遅延時間ｔｂを設定することで、上限値Ｓｈと下限値Ｓｌとの間において定電流制御を行うことが可能となる。

【0034】

また、コンパレータ６ａから出力される比較結果信号の立ち上がり時および立ち下がり時には微小のノイズが発生し、第１スイッチング素子Ｑ１および第２スイッチング素子Ｑ２のオン／オフの切り替え時にもノイズが発生するが、遅延時間生成部７により、ノイズ発生のタイミングをずらすことができる。すなわち、本実施形態に係るスイッチング電源装置１によれば、ノイズを分散させることで、安定した定電流制御を行うことが可能となる。

【0035】

さらに、本実施形態に係るスイッチング電源装置１によれば、コンパレータ６ａが、電流検出部５による検出信号を単一の基準値Ｘを有する設定信号と比較して比較結果信号を生成するので、制御回路の構成を簡素化することができる。

【0036】

以上、本発明に係るスイッチング電源装置の実施形態について説明したが、本発明は上記実施形態に限定されるものではない。

【0037】

本発明のスイッチング電源装置は、スイッチング回路と、制御信号に基づいてスイッチング回路のオン／オフの切り替えを行う駆動回路と、制御信号を出力する制御回路とを備えるスイッチング電源装置であって、制御回路が、出力電流に応じた検出信号を出力する電流検出部と、検出信号の信号値を単一の基準値と比較して比較結果信号を生成する比較部と、比較結果信号の立ち上がりおよび立ち下がりに遅延時間を生じさせた制御信号を出力する遅延時間生成部とを備え、駆動回路が、比較結果信号の立ち上がりおよび立ち下がりから少なくとも上記遅延時間経過した後にオン／オフの切り替えを行うことにより、出力電流の電流値を目標値よりも大きい上限値と目標値よりも小さい下限値との間で制御するのであれば、適宜構成を変更できる。

【0038】

例えば、本発明の遅延時間生成部は、デジタル回路（例えば、マイコン）のみで構成してもよいし、アナログ回路とデジタル回路とによって構成してもよい。また、第１遅延時間と第２遅延時間とを異なる長さの時間に設定してもよい。

【符号の説明】

【0039】

１ スイッチング電源装置
２ スイッチング回路
３ 駆動回路
３ａ 駆動部
４ フィルタ回路
５ 電流検出部
５ａ 差動増幅器
６ 比較部
６ａ コンパレータ
７ 遅延時間生成部

【図1】

【図2】

【図3】

【図4】