▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-22
(45)【発行日】2024-08-30
(54)【発明の名称】定電圧回路
(51)【国際特許分類】
G05F 1/56 20060101AFI20240823BHJP
【ＦＩ】
G05F1/56 310D
【請求項の数】
9
(21)【出願番号】P 2021154698
(22)【出願日】2021-09-22
(65)【公開番号】P2023046024
(43)【公開日】2023-04-03
【審査請求日】2023-09-19
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110003708
【氏名又は名称】弁理士法人鈴榮特許綜合事務所
(72)【発明者】
【氏名】橋本 経
(72)【発明者】
【氏名】小倉 暁生
【審査官】安食 泰秀
(56)【参考文献】
【文献】特開２０１５－１１８４５２（ＪＰ，Ａ）
【文献】特開２００６－０７９５１７（ＪＰ，Ａ）
【文献】特開２０１８－１２８８６８（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０５Ｆ １／５６
(57)【特許請求の範囲】
【請求項1】
出力電圧の分圧と、参照電圧との差分を増幅した第１電圧を出力する第１利得段と、一端が入力電圧端子に接続され、他端が出力電圧端子に接続され、ゲートに印加された前記第１電圧に基づいて、前記出力電圧を制御する第１トランジスタと、
前記第１利得段に流れる電流を制御する第２トランジスタと、
前記出力電圧の変動量を第１電流に変換する第１回路と、
前記第１電流に対応する第２電流に基づいて、前記第２トランジスタのゲート電圧を制御する第２回路と
を備え、
前記第２トランジスタの前記ゲート電圧が前記第２トランジスタの第１閾値電圧以下である場合、第１動作モードが選択されて、前記第１利得段には、第３電流が流れ、前記第２トランジスタの前記ゲート電圧が前記第１閾値電圧よりも大きい場合、第２動作モードが選択されて、前記第１利得段には、前記第３電流よりも大きい第４電流が流れる、
定電圧回路。
【請求項2】
前記第１回路は、一端が前記入力電圧端子に接続され、他端及びゲートが前記出力電圧端子に接続され、前記第１電流を流す第３トランジスタ
を含み、
前記第２回路は、
一端が前記入力電圧端子に接続され、他端が前記第２トランジスタの前記ゲートに接続され、ゲートが前記出力電圧端子に接続され、前記第２電流を流す第４トランジスタと、
一端が前記第２トランジスタの前記ゲートに接続され、他端が接地電圧端子に接続され、第５電流を流す第５トランジスタと
を含み、
前記第２回路は、前記第２電流及び前記第５電流に基づいて、前記第２トランジスタの前記ゲート電圧を、前記第２トランジスタの前記第１閾値電圧よりも小さい第１論理レベル、または前記第２トランジスタの前記第１閾値電圧よりも大きい第２論理レベルとする、
請求項１記載の定電圧回路。
【請求項3】
前記第１トランジスタに流れる電流に対応する第６電流と閾値電流との電流差に基づいて、第２電圧を制御する第３回路をさらに備え、
前記第４トランジスタの前記他端の電圧及び前記第２電圧が前記第１論理レベルの場合、前記第１動作モードが選択されて、前記第１利得段には、前記第３電流が流れ、
前記第４トランジスタの前記他端の電圧及び前記第２電圧の少なくとも１つが前記第２論理レベルの場合、前記第２動作モードが選択されて、前記第１利得段には、前記第４電流が流れる、
請求項２記載の定電圧回路。
【請求項4】
前記第１回路は、一端が前記入力電圧端子に接続され、他端及びゲートが前記出力電圧端子に接続され、前記第１電流を流す第３トランジスタ
を含み、
前記第２回路は、
一端が前記入力電圧端子に接続され、他端が前記第２トランジスタの前記ゲートに接続され、ゲートが前記出力電圧端子に接続され、前記第２電流を流す第４トランジスタ
を含み、
前記第２回路は、前記第２電流に基づいて、前記第２トランジスタの前記ゲート電圧を、接地電圧と前記入力電圧端子の電圧との間の電圧値とする、
請求項１記載の定電圧回路。
【請求項5】
前記第２回路は、前記第２トランジスタの前記ゲート電圧を、前記出力電圧の前記変動量が大きいほど大きい電圧値とし、前記出力電圧の前記変動量が小さいほど小さい電圧値とする、請求項４記載の定電圧回路。
【請求項6】
前記第１利得段に流れる電流を制御する第６トランジスタと、前記出力電圧の変動量を第７電流に変換する第４回路と、
前記第７電流に対応する第８電流に基づいて、前記第６トランジスタのゲート電圧を制御する第５回路と
をさらに備え、
前記第６トランジスタの前記ゲート電圧が前記第６トランジスタの第２閾値電圧以下である場合、前記第１動作モードが選択されて、前記第１利得段には、前記第３電流が流れ、前記第６トランジスタの前記ゲート電圧が前記第２閾値電圧よりも大きい場合、前記第２動作モードが選択されて、前記第１利得段には、前記第３電流よりも大きい第９電流が流れる、
請求項１乃至５のいずれか１項記載の定電圧回路。
【請求項7】
前記第１回路は、前記出力電圧の低下量を前記第１電流に変換する、請求項１乃至６のいずれか１項記載の定電圧回路。
【請求項8】
一方の電極が前記第１回路に接続され、他方の電極が前記出力電圧端子に接続された容量素子をさらに含む、請求項１乃至７のいずれか１項記載の定電圧回路。
【請求項9】
出力電圧の分圧と、参照電圧との差分を増幅した第１電圧を出力する第１利得段と、前記第１電圧を増幅した第２電圧を出力する第２利得段と、
一端が入力電圧端子に接続され、他端が出力電圧端子に接続され、ゲートに印加された前記第２電圧に基づいて、前記出力電圧を制御する第１トランジスタと、
前記第１利得段に流れる電流を制御する第２トランジスタと、
前記第２利得段に流れる電流を制御する第３トランジスタと、
前記出力電圧の変動量を第１電流に変換する第１回路と、
前記第１電流に対応する第２電流に基づいて、前記第２トランジスタ及び前記第３トランジスタのゲート電圧を制御する第２回路と
を備え、
前記第２トランジスタの前記ゲート電圧が前記第２トランジスタの第１閾値電圧以下である場合、第１動作モードが選択されて、前記第１利得段には、第３電流が流れ、前記第２トランジスタの前記ゲート電圧が前記第１閾値電圧よりも大きい場合、第２動作モードが選択されて、前記第１利得段には、前記第３電流よりも大きい第４電流が流れ、
前記第３トランジスタの前記ゲート電圧が前記第３トランジスタの第２閾値電圧以下である場合、前記第１動作モードが選択されて、前記第２利得段には、第５電流が流れ、前記第３トランジスタの前記ゲート電圧が前記第２閾値電圧よりも大きい場合、前記第２動作モードが選択されて、前記第２利得段には、前記第５電流よりも大きい第６電流が流れる、
定電圧回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、定電圧回路に関する。
【背景技術】
【0002】
定電圧回路の１つとして、リニアレギュレータが知られている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１７－１３４７４３号公報
【文献】特許第４３８９６８１号公報
【文献】特許第６５１０１６５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
高速応答及び低消費電流を実現できる定電圧回路を提供する。
【課題を解決するための手段】
【0005】
実施形態に係る定電圧回路は、出力電圧の分圧と、参照電圧との差分を増幅した第１電圧を出力する第１利得段と、一端が入力電圧端子に接続され、他端が出力電圧端子に接続され、ゲートに印加された第１電圧に基づいて、出力電圧を制御する第１トランジスタと、第１利得段に流れる電流を制御する第２トランジスタと、出力電圧の変動量を第１電流に変換する第１回路と、第１電流に対応する第２電流に基づいて、第２トランジスタのゲート電圧を制御する第２回路とを備える。第２トランジスタのゲート電圧が第２トランジスタの第１閾値電圧以下である場合、第１動作モードが選択されて、第１利得段には、第３電流が流れ、第２トランジスタのゲート電圧が第１閾値電圧よりも大きい場合、第２動作モードが選択されて、第１利得段には、第３電流よりも大きい第４電流が流れる。
【図面の簡単な説明】
【0006】
【発明を実施するための形態】
【0007】
以下に実施形態が図面を参照して記述される。以下の記述において、略同一の機能及び構成を有する構成要素は同一符号を付され、繰り返しの説明は省略される場合がある。また、ある実施形態についての記述は全て、明示的にまたは自明的に排除されない限り、別の実施形態の記述としても当てはまる。
【0008】
各機能ブロックは、以下の例のように区別されていなくてもよい。例えば、一部の機能が例示の機能ブロックとは別の機能ブロックによって実行されてもよい。さらに、例示の機能ブロックがさらに細かい機能サブブロックに分割されていてもよい。どの機能ブロックによって特定されるかによって実施形態は限定されない。
【0009】
本明細書及び特許請求の範囲において、ある第１要素が別の第２要素に「接続されている」とは、第１要素が直接的または常時あるいは選択的に導電性となる要素を介して第２要素に接続されていることを含む。
【0010】
１．第１実施形態
第１実施形態に係る定電圧回路について説明する。本実施形態では、定電圧回路としてリニアレギュレータを例に挙げて説明する。
第１実施形態に係る定電圧回路について説明する。本実施形態では、定電圧回路としてリニアレギュレータを例に挙げて説明する。
【0011】
本実施形態の定電圧回路は、動作モードとして、低消費電流モードと高速応答モードとを有する。低消費電流モードは、例えば、負荷がないときに、消費電流を抑制する際に選択される。高速応答モードは、例えば、負荷が発生し出力電圧が変動したときに、定電圧回路を高速に動作させる際に選択される。
【0012】
１．１ 定電圧回路の回路構成
本実施形態に係る定電圧回路の回路構成について、図１を用いて説明する。図１は、定電圧回路の一例を示す回路図である。なお、以下の説明では、トランジスタのソース及びドレインを限定しない場合、トランジスタのソースまたはドレインのいずれか一方を「トランジスタの一端」と表記し、トランジスタのソースまたはドレインのいずれか他方を「トランジスタの他端」と表記する。
本実施形態に係る定電圧回路の回路構成について、図１を用いて説明する。図１は、定電圧回路の一例を示す回路図である。なお、以下の説明では、トランジスタのソース及びドレインを限定しない場合、トランジスタのソースまたはドレインのいずれか一方を「トランジスタの一端」と表記し、トランジスタのソースまたはドレインのいずれか他方を「トランジスタの他端」と表記する。
【0013】
定電圧回路１は、入力電圧端子Ｔ１、基準電圧端子Ｔ２、出力電圧端子Ｔ３、第１利得段１０、出力段２０、第１電圧モニタ回路３０、抵抗素子ＲＦ及びＲＳ、並びに容量素子ＣＣを含む。
【0014】
入力電圧端子Ｔ１には、ノードＮＤ１（以下、「電源電圧配線」とも表記する）が接続され、外部から入力電圧ＶＩＮが印加される。
【0015】
基準電圧端子Ｔ２には、ノードＮＤ２（以下、「接地電圧配線」とも表記する）が接続される。基準電圧端子Ｔ２は、例えば、接地されていてもよいし、接地電圧（ＶＳＳ）が印加されていてもよい。
【0016】
出力電圧端子Ｔ３にはノードＮＤ８が接続される。出力電圧端子Ｔ３から出力電圧ＶＯＵＴが出力される。例えば、定電圧回路１を使用する際には、出力電圧端子Ｔ３と定電圧回路１の外部に接続された負荷（Ｌｏａｄ）との間に、容量素子ＣＯＵＴが接続される。容量素子ＣＯＵＴは、出力コンデンサとして機能する。容量素子ＣＯＵＴは、例えば、出力電圧端子Ｔ３に接続された負荷（Ｌｏａｄ）の変動、定電圧回路１と負荷との間に生じる寄生インダクタンス等の影響による出力電圧ＶＯＵＴの揺らぎ、発振等を抑制する。例えば、容量素子ＣＯＵＴの一方の電極は、出力電圧端子Ｔ３に接続され、他方の電極は、接地される（接地電圧配線に接続される）。
【0017】
抵抗素子ＲＦ及びＲＳは、出力電圧ＶＯＵＴの分圧回路として機能する。抵抗素子ＲＦの一端は、ノードＮＤ８に接続され、他端はノードＮＤ９に接続される。抵抗素子ＲＳの一端は、ノードＮＤ９に接続され、他端はノードＮＤ２に接続される。ノードＮＤ９に印加される電圧をフィードバック電圧ＶＦＢとし、抵抗素子ＲＦの抵抗値をｒＦとし、抵抗素子ＲＳの抵抗値をｒＳとする。すると、出力電圧ＶＯＵＴと電圧ＶＦＢとは、ＶＯＵＴ＝ＶＦＢ×（１＋ｒＦ／ｒＳ）の関係にある。すなわち、電圧ＶＦＢは、出力電圧ＶＯＵＴの分圧である。
【0018】
容量素子ＣＣは、出力電圧ＶＯＵＴの直流成分をカットするフィルタとして機能する。容量素子ＣＣの一方の電極は、ノードＮＤ１１に接続され、他方の電極は、ノードＮＤ８に接続される。
【0019】
第１利得段１０は、差動増幅回路である。第１利得段１０は、参照電圧ＶＲＥＦと電圧ＶＦＢとを比較し、その差分に応じた（増幅した）電圧を出力段２０に出力する。第１利得段１０は、ｐチャネルＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）（以下、「ＰＭＯＳトランジスタ」とも表記する）Ｐ１及びＰ２、ｎチャネルＭＯＳＦＥＴ（以下、「ＮＭＯＳトランジスタ」とも表記する）Ｎ１～Ｎ５、並びに電流源１１及び１２を含む。
【0020】
ＰＭＯＳトランジスタＰ１の一端は、ノードＮＤ１に接続され、他端及びゲートは、ノードＮＤ３に接続される。
【0021】
ＰＭＯＳトランジスタＰ２の一端は、ノードＮＤ１に接続され、他端はノードＮＤ４に接続され、ゲートはノードＮＤ３に接続される。すなわち、ＰＭＯＳトランジスタＰ１とＰ２とは、カレントミラーを構成している。
【0022】
ＮＭＯＳトランジスタＮ１の一端は、ノードＮＤ３に接続され、他端はノードＮＤ５に接続される。ＮＭＯＳトランジスタＮ１のゲートには、電圧ＶＦＢが印加される。
【0023】
ＮＭＯＳトランジスタＮ２の一端は、ノードＮＤ４に接続され、他端はノードＮＤ５に接続される。ＮＭＯＳトランジスタＮ２のゲートには、参照電圧ＶＲＥＦが印加される。参照電圧ＶＲＥＦは、温度または入力電圧ＶＩＮに依存しない、一定の基準電圧である。
【0024】
電流源１１の一端は、ノードＮＤ５に接続され、他端はノードＮＤ２に接続される。電流源１１からノードＮＤ２に電流Ｉ１ａが流れる。
【0025】
ＮＭＯＳトランジスタＮ３の一端及びゲートは、ノードＮＤ６に接続され、他端はノードＮＤ２に接続される。
【0026】
電流源１２の一端には、入力電圧ＶＩＮが印加される。電流源１２の他端は、ノードＮＤ６に接続される。電流源１２からＮＭＯＳトランジスタＮ３を介してノードＮＤ２に電流Ｉ１ｃが流れる。
【0027】
ＮＭＯＳトランジスタＮ４の一端は、ノードＮＤ７に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ６に接続される。すなわち、ＮＭＯＳトランジスタＮ３とＮ４とは、カレントミラーを構成している。
【0028】
ＮＭＯＳトランジスタＮ５の一端は、ノードＮＤ５に接続され、他端はノードＮＤ７に接続され、ゲートはノードＮＤ１０に接続される。ＮＭＯＳトランジスタＮ５は、ノードＮＤ１０の電圧Ｖｎｄ１０に基づいて動作する。
【0029】
例えば、電圧Ｖｎｄ１０は、高速応答モードの場合に、“Ｈ”レベルとされ、低消費電流モードの場合に、“Ｌ”レベルとされる。例えば、ＮＭＯＳトランジスタＮ５は、電圧Ｖｎｄ１０が“Ｈ”レベルの場合、オン状態（接続状態）とされ、電圧Ｖｎｄ１０が“Ｌ”レベルの場合、オフ状態（非接続状態）とされる。ＮＭＯＳトランジスタＮ５がオン状態のとき、ＮＭＯＳトランジスタＮ４及びＮ５に電流Ｉ１ｃに対応する電流Ｉ１ｂが流れる。例えば、電流Ｉ１ｂは、電流Ｉ１ａよりも大きい電流である。例えば、電流Ｉ１ｂは、電流Ｉ１ａの１００倍であってもよい。低消費電流モードの場合、第１利得段１０には動作電流Ｉ１ａが流れ、高速応答モードの場合、第１利得段１０には動作電流（Ｉ１ａ＋Ｉ１ｂ）が流れる。動作電流Ｉ１ａよりも動作電流（Ｉ１ａ＋Ｉ１ｂ）の方が大きい。このため、低消費電流モードよりも高速応答モードの方が、次段の出力段２０を高速に駆動させることができる。
【0030】
出力段２０は、定電圧回路１の出力電圧ＶＯＵＴを制御する。出力段２０は、ＰＭＯＳトランジスタＰｐを含む。
【0031】
ＰＭＯＳトランジスタＰｐの一端は、ノードＮＤ１に接続され、他端はノードＮＤ８に接続される。ＰＭＯＳトランジスタＰｐのゲートには、ノードＮＤ４が接続される。換言すると、ＰＭＯＳトランジスタＰｐのゲートには、第１利得段１０の出力電圧Ｖ１が印加される。ＰＭＯＳトランジスタＰｐは、定電圧回路１の出力ドライバとして機能する。出力電圧ＶＯＵＴを一定にするために、出力電圧ＶＯＵＴの変動に応じてＰＭＯＳトランジスタＰｐのゲート電圧が変動し、ＰＭＯＳトランジスタＰｐのオン抵抗が調整される。
【0032】
例えば、参照電圧ＶＲＥＦと電圧ＶＦＢとの電圧差が無い場合、すなわち、ＶＦＢ＝ＶＲＥＦの場合、出力電圧ＶＯＵＴは、ＶＯＵＴ＝ＶＲＥＦ×（１＋ｒＦ／ｒＳ）となる。出力電圧ＶＯＵＴを表す式には、入力電圧ＶＩＮまたは負荷に流れる負荷電流の項が含まれていない。従って、出力電圧ＶＯＵＴは、入力電圧ＶＩＮ及び負荷が変動しても、一定電圧を維持できる。
【0033】
第１電圧モニタ回路３０は、出力電圧ＶＯＵＴの低下をモニタし、その低下に応じてノードＮＤ１０の電圧Ｖｎｄ１０を制御する。第１電圧モニタ回路３０は、第１電圧電流変換回路３１、第１電流コンパレータ３２、及びＮＭＯＳトランジスタＴｎ２を含む。
【0034】
第１電圧電流変換回路３１は、容量素子ＣＣにより直流成分がカットされた出力電圧ＶＯＵＴの交流成分の低下量を電流に変換する。第１電圧電流変換回路３１は、ＰＭＯＳトランジスタＴｐ１を含む。
【0035】
ＰＭＯＳトランジスタＴｐ１の一端は、ノードＮＤ１に接続され、他端及びゲートはノードＮＤ１１に接続される。例えば、出力電圧ＶＯＵＴの交流成分の変動がない、または出力電圧ＶＯＵＴの交流成分が緩やかに低下した場合、ＰＭＯＳトランジスタＴｐ１は、ゲート－ソース間の電圧差に基づいて、オフ状態またはオン状態とされる。このため、ＰＭＯＳトランジスタＴｐ１には電流Ｉ３ａが流れない、または微小な電流Ｉ３ａが流れる。他方で、出力電圧ＶＯＵＴの交流成分が急峻に低下した場合、ノードＮＤ１１の電圧が低下し、ゲート－ソース間の電圧差が大きくなるため、ＰＭＯＳトランジスタＴｐ１はオン状態とされる。このため、ＰＭＯＳトランジスタＴｐ１には電流Ｉ３ａが流れる。なお、電流Ｉ３ａは、容量素子ＣＣの容量値が大きくなるほど大きくなる。
【0036】
第１電流コンパレータ３２は、第１電圧電流変換回路３１により変換された電流Ｉ３ａに対応する電流と、後述する基準電流とを比較し、その電流差に応じて電圧Ｖｎｄ１０を制御する。第１電流コンパレータ３２は、ＰＭＯＳトランジスタＴｐ２、及びＮＭＯＳトランジスタＴｎ１を含む。
【0037】
ＰＭＯＳトランジスタＴｐ２の一端は、ノードＮＤ１に接続され、他端はノードＮＤ１０に接続され、ゲートはノードＮＤ１１に接続される。すなわち、ＰＭＯＳトランジスタＴｐ１とＴｐ２とは、カレントミラーを構成している。
【0038】
ＮＭＯＳトランジスタＴｎ１の一端は、ノードＮＤ１０に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ６に接続される。すなわち、ＮＭＯＳトランジスタＮ３とＴｎ１とは、カレントミラーを構成している。
【0039】
例えば、出力電圧ＶＯＵＴの交流成分の変動がない、または出力電圧ＶＯＵＴの交流成分が緩やかに低下した場合、上述のように、ＰＭＯＳトランジスタＴｐ１に電流Ｉ３ａが流れない、または微小な電流Ｉ３ａが流れる。電流Ｉ３ａが流れない場合、ＰＭＯＳトランジスタＴｐ２はオフ状態とされ、ＰＭＯＳトランジスタＴｐ２には電流Ｉ３ａに対応する電流Ｉ３ａｃが流れない。一方、ＮＭＯＳトランジスタＴｎ１には電流Ｉ１ｃに対応する電流Ｉ３ｂが流れる。また、電流Ｉ３ａが流れる場合、ＰＭＯＳトランジスタＴｐ２はオン状態とされ、ＰＭＯＳトランジスタＴｐ２には瞬間的に電流Ｉ３ａｃが流れる。一方、ＮＭＯＳトランジスタＴｎ１には電流Ｉ３ｂが流れる。なお、電流Ｉ３ａｃと電流Ｉ３ｂとは、最終的に同じ電流値となる。
【0040】
他方で、出力電圧ＶＯＵＴの交流成分が急峻に低下した場合、上述のように、ＰＭＯＳトランジスタＴｐ１に電流Ｉ３ａが流れる。この場合、ＰＭＯＳトランジスタＴｐ２はオン状態とされ、ＰＭＯＳトランジスタＴｐ２には瞬間的に電流Ｉ３ａｃが流れる。一方、ＮＭＯＳトランジスタＴｎ１には電流Ｉ３ｂが流れる。
【0041】
第１電流コンパレータ３２は、電流Ｉ３ａｃと電流Ｉ３ｂとを比較する。電流Ｉ３ｂは、電流Ｉ３ａｃと比較するための基準電流として用いられる。
【0042】
電流Ｉ３ａｃが流れない場合、電圧Ｖｎｄ１０は、電圧ＶＳＳに近い電圧とされる（“Ｌ”レベルとされる）。換言すると、第１電流コンパレータ３２は、電圧Ｖｎｄ１０を“Ｌ”レベルとする。なお、電圧ＶＳＳに近い電圧とは、例えばＮＭＯＳトランジスタＮ５の閾値電圧よりも小さい電圧である。
【0043】
電流Ｉ３ａｃが流れる場合、電流Ｉ３ａｃが電流Ｉ３ｂよりも大きい場合には、電圧Ｖｎｄ１０が上がるため、電圧Ｖｎｄ１０は、電圧ＶＩＮに近い電圧とされる（“Ｈ”レベルとされる）。換言すると、第１電流コンパレータ３２は、電圧Ｖｎｄ１０を“Ｈ”レベルとする。これは、例えば出力電圧ＶＯＵＴの交流成分が急峻に低下した場合である。なお、電圧ＶＩＮに近い電圧とは、例えばＮＭＯＳトランジスタＮ５の閾値電圧よりも大きい電圧である。電流Ｉ３ａｃが電流Ｉ３ｂよりも小さい場合には、電圧Ｖｎｄ１０が下がるため、電圧Ｖｎｄ１０は、電圧ＶＳＳに近い電圧とされる（“Ｌ”レベルとされる）。換言すると、第１電流コンパレータ３２は、電圧Ｖｎｄ１０を“Ｌ”レベルとする。これは、例えば出力電圧ＶＯＵＴの交流成分の変動がない、または出力電圧ＶＯＵＴの交流成分が緩やかに低下した場合である。また、電流Ｉ３ａｃが電流Ｉ３ｂと等しい場合、電圧Ｖｎｄ１０は、電圧ＶＳＳに近い電圧に維持される（“Ｌ”レベルに維持される）。換言すると、第１電流コンパレータ３２は、電圧Ｖｎｄ１０を“Ｌ”レベルに維持する。
【0044】
ＮＭＯＳトランジスタＴｎ２は、電流Ｉ３ａを調整するために設けられる。ＮＭＯＳトランジスタＴｎ２の一端は、ノードＮＤ１１に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ６に接続される。すなわち、ＮＭＯＳトランジスタＮ３とＴｎ２とは、カレントミラーを構成している。ＮＭＯＳトランジスタＴｎ２には電流Ｉ１ｃに対応する電流Ｉ３ｃが流れる。このため、電流Ｉ３ａは、電流Ｉ３ｃだけバイアスされた電流となる。なお、電流Ｉ３ｃの電流値は、レジスタやｅＦｕｓｅにより切り替えてもよい。
【0045】
１．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について、図２及び図３を用いて説明する。図２及び図３は、定電圧回路１のモード選択動作を示すフローチャートである。以下では、定電圧回路１が低消費電流モードから高速応答モードに移行した後、高速応答モードから低消費電流モードに移行する場合を例に挙げて説明する。
本実施形態に係る定電圧回路１のモード選択動作について、図２及び図３を用いて説明する。図２及び図３は、定電圧回路１のモード選択動作を示すフローチャートである。以下では、定電圧回路１が低消費電流モードから高速応答モードに移行した後、高速応答モードから低消費電流モードに移行する場合を例に挙げて説明する。
【0046】
定電圧回路１は、低消費電流モードを実行する（Ｓ１０）。Ｓ１０の実行時、第１電圧モニタ回路３０は、電圧Ｖｎｄ１０を“Ｌ”レベルとする。ＮＭＯＳトランジスタＮ５は、“Ｌ”レベルの電圧Ｖｎｄ１０に基づいてオフ状態とされる。
【0047】
次に、第１電流コンパレータ３２は、電流Ｉ３ａｃと電流Ｉ３ｂとを比較する。第１電流コンパレータ３２は、電流Ｉ３ａｃが電流Ｉ３ｂ以下である場合（Ｓ１１＿Ｎｏ）、電圧Ｖｎｄ１０を“Ｌ”レベルに維持する。すなわち、定電圧回路１は、低消費電流モードを維持する。他方で、第１電流コンパレータ３２は、電流Ｉ３ａｃが電流Ｉ３ｂよりも大きい場合（Ｓ１１＿Ｙｅｓ）、電圧Ｖｎｄ１０を“Ｈ”レベルとする（Ｓ１２）。
【0048】
ＮＭＯＳトランジスタＮ５は、“Ｈ”レベルの電圧Ｖｎｄ１０に基づいてオン状態とされる（Ｓ１３）。この結果、定電圧回路１は、高速応答モードを実行する（Ｓ１４）。
【0049】
次に、第１電流コンパレータ３２は、電流Ｉ３ａｃと電流Ｉ３ｂとを比較する。第１電流コンパレータ３２は、電流Ｉ３ａｃが電流Ｉ３ｂよりも大きい場合（Ｓ１５＿Ｙｅｓ）、電圧Ｖｎｄ１０を“Ｈ”レベルに維持する。すなわち、定電圧回路１は、高速応答モードを維持する。他方で、第１電流コンパレータ３２は、電流Ｉ３ａｃが電流Ｉ３ｂ以下である場合（Ｓ１５＿Ｎｏ）、電圧Ｖｎｄ１０を“Ｌ”レベルとする（Ｓ１６）。
【0050】
ＮＭＯＳトランジスタＮ５は、“Ｌ”レベルの電圧Ｖｎｄ１０に基づいてオフ状態とされる（Ｓ１７）。この結果、定電圧回路１は、低消費電流モードを実行する（Ｓ１８）。
【0051】
【0052】
図４に示すように、本実施形態に係る定電圧回路１において、時刻ｔ０～時刻ｔ１の間、出力電圧ＶＯＵＴは定常状態の電圧値であり、負荷はなく、第１利得段１０の動作電流はＩ１ａである。時刻ｔ１において、負荷が発生したとする。この場合、時刻ｔ１において、負荷電流が増加し、出力電圧ＶＯＵＴは定常状態の電圧値から急峻に低下している。しかし、時刻ｔ２において、出力電圧ＶＯＵＴは、定常状態の電圧値に戻っている。これは、時刻ｔ１において、第１電圧電流変換回路３１が出力電圧ＶＯＵＴの交流成分の急峻な低下量を電流Ｉ３ａに変換し、第１電流コンパレータ３２が電流Ｉ３ａに対応する電流Ｉ３ａｃに基づいてノードＮＤ１０の電圧Ｖｎｄ１０を“Ｈ”レベルに制御し、ＮＭＯＳトランジスタＮ５がオン状態とされることにより、動作電流がＩ１ａ＋Ｉ１ｂに増加するためである。そして、時刻ｔ２において、動作電流はＩ１ａに戻っている。これは、時刻ｔ２において、第１電流コンパレータ３２がノードＮＤ１０の電圧Ｖｎｄ１０を“Ｌ”レベルに制御し、ＮＭＯＳトランジスタＮ５がオフ状態とされることにより、動作電流がＩ１ａに減少するためである。
【0053】
このように、本実施形態に係る定電圧回路１は、出力電圧ＶＯＵＴの交流成分が急峻に低下した場合、その低下量に基づいて、第１利得段１０の動作電流を増加させることができる。このため、出力電圧ＶＯＵＴが定常状態に戻るまでの時間を短縮できる。すなわち、本実施形態に係る定電圧回路１は、高速応答を実現できる。
【0054】
また、出力電圧ＶＯＵＴの交流成分の変動がない、または出力電圧ＶＯＵＴの交流成分が緩やかに低下した場合、本実施形態に係る定電圧回路１は、ノードＮＤ１０の電圧Ｖｎｄ１０が“Ｌ”レベルに制御され、ＮＭＯＳトランジスタＮ５がオフ状態とされるため、低消費電流を実現できる。
【0055】
さらに、本実施形態に係る定電圧回路１は、ＮＭＯＳトランジスタＴｎ２を含む。ＮＭＯＳトランジスタＴｎ２に電流Ｉ３ｃを流すことにより、ＰＭＯＳトランジスタＴｐ１に流れる電流Ｉ３ａがバイアスされる。このため、ＰＭＯＳトランジスタＴｐ１のゲート－ソース間の電圧差が閾値電圧を超えてＰＭＯＳトランジスタＴｐ１に電流Ｉ３ａが流れ始めるまでの時間を短縮できる。すなわち、ＰＭＯＳトランジスタＴｐ１の応答速度を向上できる。よって、ＰＭＯＳトランジスタＴｐ２に電流Ｉ３ａｃが流れ始めるまでの時間も短縮できる。
【0056】
また、本実施形態に係る定電圧回路１では、ＮＭＯＳトランジスタＴｎ１及びＴｎ２が、ＮＭＯＳトランジスタＮ３とカレントミラーを構成し、ＰＭＯＳトランジスタＴｐ１がＰＭＯＳトランジスタＴｐ２とカレントミラーを構成している。カレントミラー回路は、レイアウト設計時にミスマッチを考慮したペア配置にすることが一般的である。このため、ＮＭＯＳトランジスタＴｎ１とＮＭＯＳトランジスタＴｎ２により生成される電流Ｉ３ｂと電流Ｉ３ｃの電流値のばらつきを抑制できる。同様に、ＰＭＯＳトランジスタＴｐ１とＰＭＯＳトランジスタＴｐ２により生成される電流Ｉ３ａと電流Ｉ３ａｃの電流値のばらつきも抑制できる。結果として、第１電流コンパレータ３２のミスマッチとばらつきを抑制できる。
【0057】
２．第２実施形態
第２実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、電流モニタ回路４０及びＯＲ回路ＯＲ１を含む点で第１実施形態と異なる。以下では、第１実施形態と異なる点を中心に説明する。
第２実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、電流モニタ回路４０及びＯＲ回路ＯＲ１を含む点で第１実施形態と異なる。以下では、第１実施形態と異なる点を中心に説明する。
【0058】
【0059】
定電圧回路１は、電流モニタ回路４０及びＯＲ回路ＯＲ１をさらに含む。
【0060】
電流モニタ回路４０は、出力電圧端子Ｔ３に流れる出力電流に加えて抵抗素子ＲＦ及びＲＳに流れる電流、すなわち、ＰＭＯＳトランジスタＰｐに流れる電流をモニタし、その電流値に応じた電圧Ｖｒを出力する。電流モニタ回路４０は、ＰＭＯＳトランジスタＰＭ及び比較器ＣＭ１を含む。
【0061】
ＰＭＯＳトランジスタＰＭの一端は、ノードＮＤ１に接続され、他端はノードＮＤ１２に接続される。ＰＭＯＳトランジスタＰＭのゲートには、ノードＮＤ４が接続される。換言すると、ＰＭＯＳトランジスタＰＭのゲートには、第１利得段１０の出力電圧Ｖ１が印加される。例えば、定電圧回路１の出力電流（負荷電流）の変動（上昇）により、電圧Ｖ１が変動した場合、ノードＮＤ１からＰＭＯＳトランジスタＰＭを介してノードＮＤ１２に流れる電流（ＰＭＯＳトランジスタＰｐに流れる電流に対応する電流。以下、「電流Ｉｎｄ１２」と表記する）が変動（上昇）する。
【0062】
比較器ＣＭ１の反転入力端子には、閾値電流Ｉｔｈが供給される。閾値電流Ｉｔｈは、ノードＮＤ１２に流れる電流Ｉｎｄ１２の判定に用いられる電流である。比較器ＣＭ１の非反転入力端子は、ノードＮＤ１２に接続される。比較器ＣＭ１の非反転入力端子には、ノードＮＤ１２に流れる電流Ｉｎｄ１２が供給される。比較器ＣＭ１の出力端子から電圧Ｖｒが出力される。例えば、電流Ｉｎｄ１２が閾値電流Ｉｔｈよりも大きい期間、比較器ＣＭ１は、“Ｈ”レベルの電圧Ｖｒを出力する。他方で、電流Ｉｎｄ１２が閾値電流Ｉｔｈ以下である期間、比較器ＣＭ１は、“Ｌ”レベルの電圧Ｖｒを出力する。
【0063】
ＯＲ回路ＯＲ１は、２つの入力端子を有する。ＯＲ回路ＯＲ１の一方の入力端子には、ノードＮＤ１０の電圧Ｖｎｄ１０が印加され、他方の入力端子には電圧Ｖｒが入力される。ＯＲ回路ＯＲ１は、電圧Ｖｎｄ１０及び電圧Ｖｒに基づいて、ＯＲ演算を行う。ＯＲ回路ＯＲ１は、演算結果をモード信号ＭＳとしてＮＭＯＳトランジスタＮ５のゲートに送信する。具体的には、電圧Ｖｎｄ１０及び電圧Ｖｒの少なくとも一方が“Ｈ”レベルの場合、ＯＲ回路ＯＲ１は、“Ｈ”レベルのモード信号ＭＳを送信する。また、電圧Ｖｎｄ１０及び電圧Ｖｒの両方が“Ｌ”レベルの場合、ＯＲ回路ＯＲ１は、“Ｌ”レベルのモード信号ＭＳを送信する。
【0064】
ＮＭＯＳトランジスタＮ５は、ＯＲ回路ＯＲ１から受信するモード信号ＭＳに基づいて動作する。
【0065】
定電圧回路１の他の構成は、第１実施形態の図１と同様である。
【0066】
なお、例えば、出力電圧ＶＯＵＴが低下しているときと、負荷電流が上昇しているときとで、加算される電流Ｉ１ｂの値を変えてもよい。
【0067】
２．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について、図６及び図７を用いて説明する。図６及び図７は、定電圧回路１のモード選択動作を示すフローチャートである。第１実施形態の図２及び図３のＳ１０～Ｓ１８の動作に、Ｓ３０～Ｓ３５の動作が追加されている。Ｓ１０～Ｓ１８の動作は、第１実施形態の図２及び図３と同様である。以下では、Ｓ３０～Ｓ３５の動作を中心に説明する。
本実施形態に係る定電圧回路１のモード選択動作について、図６及び図７を用いて説明する。図６及び図７は、定電圧回路１のモード選択動作を示すフローチャートである。第１実施形態の図２及び図３のＳ１０～Ｓ１８の動作に、Ｓ３０～Ｓ３５の動作が追加されている。Ｓ１０～Ｓ１８の動作は、第１実施形態の図２及び図３と同様である。以下では、Ｓ３０～Ｓ３５の動作を中心に説明する。
【0068】
Ｓ１０～Ｓ１２の実行後、電圧Ｖｒは、“Ｌ”レベルになっている。
【0069】
電流モニタ回路４０は、電流Ｉｎｄ１２が閾値電流Ｉｔｈ以下である場合（Ｓ３０＿Ｎｏ）、電圧Ｖｒを“Ｌ”レベルに維持する。他方で、電流モニタ回路４０は、電流Ｉｎｄ１２が閾値電流Ｉｔｈよりも大きい場合（Ｓ３０＿Ｙｅｓ）、電圧Ｖｒを“Ｈ”レベルとする（Ｓ３１）。換言すると、比較器ＣＭ１において、非反転入力端子の電流Ｉｎｄ１２が、反転入力端子の閾値電流Ｉｔｈよりも大きい期間、比較器ＣＭ１は、“Ｈ”レベルの電圧Ｖｒを出力する。
【0070】
ＮＭＯＳトランジスタＮ５は、電圧Ｖｎｄ１０及び電圧Ｖｒの両方が“Ｌ”レベルである場合（Ｓ３２＿Ｎｏ）、オフ状態が維持される。他方で、ＮＭＯＳトランジスタＮ５は、電圧Ｖｎｄ１０及び電圧Ｖｒの少なくとも一方が“Ｈ”レベルである場合（Ｓ３２＿Ｙｅｓ）、オン状態とされる（Ｓ１３）。
【0071】
Ｓ１３～Ｓ１６の実行後、電圧Ｖｒは、“Ｈ”レベルになっている。
【0072】
電流モニタ回路４０は、電流Ｉｎｄ１２が閾値電流Ｉｔｈよりも大きい場合（Ｓ３３＿Ｙｅｓ）、電圧Ｖｒを“Ｈ”レベルに維持する。他方で、電流モニタ回路４０は、電流Ｉｎｄ１２が閾値電流Ｉｔｈ以下である場合（Ｓ３３＿Ｎｏ）、電圧Ｖｒを“Ｌ”レベルとする（Ｓ３４）。換言すると、比較器ＣＭ１において、非反転入力端子の電流Ｉｎｄ１２が、反転入力端子の閾値電流Ｉｔｈ以下である期間、比較器ＣＭ１は、“Ｌ”レベルの電圧Ｖｒを出力する。
【0073】
ＮＭＯＳトランジスタＮ５は、電圧Ｖｎｄ１０及び電圧Ｖｒの少なくとも一方が“Ｈ”レベルである場合（Ｓ３５＿Ｎｏ）、オン状態が維持される。他方で、ＮＭＯＳトランジスタＮ５は、電圧Ｖｎｄ１０及び電圧Ｖｒの両方が“Ｌ”レベルである場合（Ｓ３５＿Ｙｅｓ）、オフ状態とされる（Ｓ１７）。
【0074】
２．３ 効果
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。
【0075】
また、本実施形態に係る構成であれば、電流モニタ回路４０を含むため、出力電圧ＶＯＵＴの変動の有無に関係なく、負荷電流が上昇しているときには高速応答を維持できる。
【0076】
３．第３実施形態
第３実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２利得段５０を含む点で第１実施形態と異なる。以下では、第１実施形態と異なる点を中心に説明する。
第３実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２利得段５０を含む点で第１実施形態と異なる。以下では、第１実施形態と異なる点を中心に説明する。
【0077】
【0078】
定電圧回路１は、第２利得段５０をさらに含む。
【0079】
第２利得段５０は、第１利得段１０の出力電圧Ｖ１を増幅し、増幅した電圧を出力段２０に出力する。第２利得段５０は、ＰＭＯＳトランジスタＰ３、及びＮＭＯＳトランジスタＮ６～Ｎ８を含む。
【0080】
ＰＭＯＳトランジスタＰ３の一端は、ノードＮＤ１に接続され、他端はノードＮＤ１３に接続される。ＰＭＯＳトランジスタＰ３のゲートには、ノードＮＤ４が接続される。換言すると、ＰＭＯＳトランジスタＰ３のゲートには、第１利得段１０の出力電圧Ｖ１が印加される。
【0081】
ＮＭＯＳトランジスタＮ６の一端は、ノードＮＤ１３に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ６に接続される。すなわち、ＮＭＯＳトランジスタＮ３とＮ６とは、カレントミラーを構成している。ＮＭＯＳトランジスタＮ６には、電流Ｉ１ｃに対応する電流Ｉ５ａが流れる。
【0082】
ＮＭＯＳトランジスタＮ７の一端は、ノードＮＤ１５に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ６に接続される。すなわち、ＮＭＯＳトランジスタＮ３とＮ７とは、カレントミラーを構成している。
【0083】
ＮＭＯＳトランジスタＮ８の一端は、ノードＮＤ１３に接続され、他端はノードＮＤ１５に接続され、ゲートはノードＮＤ１０に接続される。ＮＭＯＳトランジスタＮ８は、ノードＮＤ１０の電圧Ｖｎｄ１０に基づいて動作する。
【0084】
例えば、ＮＭＯＳトランジスタＮ８は、電圧Ｖｎｄ１０が“Ｈ”レベルの場合、オン状態とされ、電圧Ｖｎｄ１０が“Ｌ”レベルの場合、オフ状態とされる。ＮＭＯＳトランジスタＮ８がオン状態のとき、ＮＭＯＳトランジスタＮ７及びＮ８に電流Ｉ１ｃに対応する電流Ｉ５ｂが流れる。例えば、電流Ｉ５ｂは、電流Ｉ５ａよりも大きい電流である。低消費電流モードの場合、第２利得段５０には動作電流Ｉ５ａが流れ、高速応答モードの場合、第２利得段５０には動作電流（Ｉ５ａ＋Ｉ５ｂ）が流れる。動作電流Ｉ５ａよりも動作電流（Ｉ５ａ＋Ｉ５ｂ）の方が大きい。このため、低消費電流モードよりも高速応答モードの方が、次段の出力段２０を高速に駆動させることができる。
【0085】
出力段２０のＰＭＯＳトランジスタＰｐのゲートには、ノードＮＤ１３が接続される。換言すると、ＰＭＯＳトランジスタＰｐのゲートには、第２利得段５０の出力電圧Ｖ２が印加される。
【0086】
ＮＭＯＳトランジスタＮ１のゲートには、参照電圧ＶＲＥＦが印加される。
【0087】
ＮＭＯＳトランジスタＮ２のゲートには、電圧ＶＦＢが印加される。
【0088】
定電圧回路１の他の構成は、第１実施形態の図１と同様である。
【0089】
なお、例えば、電圧Ｖｎｄ１０が“Ｈ”レベルの場合に、ＮＭＯＳトランジスタＮ５及びＮ８のうちの一方だけオン状態とされてもよい。
【0090】
また、第２利得段５０は、ＮＭＯＳトランジスタＮ６が廃され、別の電流源及びＮＭＯＳトランジスタとＮＭＯＳトランジスタＮ７とによりカレントミラーを構成してもよい。この場合、第１電圧モニタ回路３０のＮＭＯＳトランジスタＴｎ１及びＴｎ２は、第１利得段１０のＮＭＯＳトランジスタとカレントミラーを構成してもよいし、第２利得段５０のＮＭＯＳトランジスタとカレントミラーを構成してもよい。
【0091】
３．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第１実施形態の図２及び図３において、Ｓ１３及びＳ１７の「Ｎ５」を「Ｎ５及びＮ８」に置き換えたものである。
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第１実施形態の図２及び図３において、Ｓ１３及びＳ１７の「Ｎ５」を「Ｎ５及びＮ８」に置き換えたものである。
【0092】
３．３ 効果
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。もちろん、本実施形態は、第２実施形態に適用することもできる。
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。もちろん、本実施形態は、第２実施形態に適用することもできる。
【0093】
４．第４実施形態
第４実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第１電圧モニタ回路３０の構成が第１実施形態と異なる。なお、第１実施形態と区別するために、第１電圧モニタ回路３０を、第１電圧モニタ回路３０ａと表記する。以下では、第１実施形態と異なる点を中心に説明する。
第４実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第１電圧モニタ回路３０の構成が第１実施形態と異なる。なお、第１実施形態と区別するために、第１電圧モニタ回路３０を、第１電圧モニタ回路３０ａと表記する。以下では、第１実施形態と異なる点を中心に説明する。
【0094】
【0095】
第１利得段１０において、第１実施形態の図１におけるＮＭＯＳトランジスタＮ３及びＮ４、並びに電流源１２は廃されている。
【0096】
第１電圧モニタ回路３０ａは、ＮＭＯＳトランジスタＴｎ３、及び電流源３３をさらに含む。
【0097】
ＮＭＯＳトランジスタＴｎ３の一端及びゲートは、ノードＮＤ１６に接続され、他端はノードＮＤ２に接続される。ＮＭＯＳトランジスタＴｎ２のゲートは、ノードＮＤ１６に接続される。すなわち、ＮＭＯＳトランジスタＴｎ３とＴｎ２とは、カレントミラーを構成している。
【0098】
電流源３３の一端には、入力電圧ＶＩＮが印加される。電流源３３の他端は、ノードＮＤ１６に接続される。電流源３３からＮＭＯＳトランジスタＴｎ３を介してノードＮＤ２に電流Ｉ３ｄが流れる。ＮＭＯＳトランジスタＴｎ２には、電流Ｉ３ｄに対応する電流Ｉ３ｃが流れる。
【0099】
第１電流コンパレータ３２において、第１実施形態の図１におけるＮＭＯＳトランジスタＴｎ１は廃されている。第１電流コンパレータ３２は、ＮＭＯＳトランジスタＴｎ４－１～Ｔｎ４－ｍ（ｍは１以上の整数）、Ｔｎ５－１～Ｔｎ５－ｍ、及び電流源３４をさらに含む。
【0100】
ＮＭＯＳトランジスタＴｎ４－１～Ｔｎ４－ｍは、直列接続される。直列接続されたＮＭＯＳトランジスタＴｎ４－１～Ｔｎ４－ｍの一端は、ノードＮＤ１７に接続される。直列接続されたＮＭＯＳトランジスタＴｎ４－１～Ｔｎ４－ｍの他端は、ノードＮＤ２に接続される。ＮＭＯＳトランジスタＴｎ４－１～Ｔｎ４－ｍの各ゲートは、ノードＮＤ１７に接続される。
【0101】
電流源３４の一端には、入力電圧ＶＩＮが印加される。電流源３４の他端は、ノードＮＤ１７に接続される。電流源３４からＮＭＯＳトランジスタＴｎ４－１～Ｔｎ４－ｍに電流Ｉ３ｅが流れる。
【0102】
ＮＭＯＳトランジスタＴｎ５－１～Ｔｎ５－ｍは、直列接続される。直列接続されたＮＭＯＳトランジスタＴｎ５－１～Ｔｎ５－ｍの一端は、ノードＮＤ１０に接続される。直列接続されたＮＭＯＳトランジスタＴｎ５－１～Ｔｎ５－ｍの他端は、ノードＮＤ２に接続される。ＮＭＯＳトランジスタＴｎ５－１～Ｔｎ５－ｍの各ゲートは、ノードＮＤ１７に接続される。すなわち、ＮＭＯＳトランジスタＴｎ４－１～Ｔｎ４－ｍと、ＮＭＯＳトランジスタＴｎ５－１～Ｔｎ５－ｍとは、カレントミラーを構成している。ＮＭＯＳトランジスタＴｎ５－１～Ｔｎ５－ｍには、電流Ｉ３ｅに対応する電流Ｉ３ｂが流れる。ＮＭＯＳトランジスタＴｎ５－１～Ｔｎ５－ｍは直列接続されているため、電流Ｉ３ｂは定電流性が高い。
【0103】
第１電流コンパレータ３２において、ＰＭＯＳトランジスタＴｐ２は、ＰＭＯＳトランジスタＴｐ１と比べてゲート長Ｌを短くしている。この場合、ＰＭＯＳトランジスタＴｐ２のチャネル長変調効果により、電流Ｉ３ａｃは、ゲート長Ｌが長い場合と比べて上昇する。電流Ｉ３ａｃが上昇すると、ノードＮＤ１０の電圧Ｖｎｄ１０が上昇する。一方、電圧Ｖｎｄ１０が上昇すると、電流Ｉ３ｂが上昇する。このため、電圧Ｖｎｄ１０は少しずつ上昇する。換言すると、第１電流コンパレータ３２は、ノードＮＤ１０の電圧Ｖｎｄ１０を緩やかに変化させる。よって、電圧Ｖｎｄ１０は、電圧ＶＳＳと電圧ＶＩＮとの間の電圧値とされる。電圧Ｖｎｄ１０は、出力電圧ＶＯＵＴの低下量が大きいほど大きくなり、出力電圧ＶＯＵＴの低下量が小さいほど小さくなる。なお、電流Ｉ３ａｃが流れない場合、電圧Ｖｎｄ１０は、電圧ＶＳＳに近い電圧とされる。
【0104】
ＮＭＯＳトランジスタＮ５は、電圧Ｖｎｄ１０がＮＭＯＳトランジスタＮ５の閾値電圧Ｖｔｈ５を超えるとオン状態とされ、第１利得段１０には電圧Ｖｎｄ１０に応じた電流Ｉ１ｂが流れる。
【0105】
定電圧回路１の他の構成は、第１実施形態の図１と同様である。
【0106】
４．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について、図１０及び図１１を用いて説明する。図１０及び図１１は、定電圧回路１のモード選択動作を示すフローチャートである。本実施形態では、出力電圧ＶＯＵＴが低下した場合に、第１電流コンパレータ３２がノードＮＤ１０の電圧Ｖｎｄ１０を緩やかに変化させる。これにより、ＮＭＯＳトランジスタＮ５がオフ状態からオン状態に緩やかに遷移する。換言すると、第１利得段１０の動作電流が緩やかに変化する。このため、定電圧回路１が低消費電流モードから高速応答モードに緩やかに移行する。以下では、第１利得段１０の動作電流が電流Ｉ１ａ（一定値）から電流Ｉ１ａ＋Ｉ１ｂ（可変値）に変化した後、電流Ｉ１ａ＋Ｉ１ｂから電流Ｉ１ａに変化する場合を例に挙げて説明する。
本実施形態に係る定電圧回路１のモード選択動作について、図１０及び図１１を用いて説明する。図１０及び図１１は、定電圧回路１のモード選択動作を示すフローチャートである。本実施形態では、出力電圧ＶＯＵＴが低下した場合に、第１電流コンパレータ３２がノードＮＤ１０の電圧Ｖｎｄ１０を緩やかに変化させる。これにより、ＮＭＯＳトランジスタＮ５がオフ状態からオン状態に緩やかに遷移する。換言すると、第１利得段１０の動作電流が緩やかに変化する。このため、定電圧回路１が低消費電流モードから高速応答モードに緩やかに移行する。以下では、第１利得段１０の動作電流が電流Ｉ１ａ（一定値）から電流Ｉ１ａ＋Ｉ１ｂ（可変値）に変化した後、電流Ｉ１ａ＋Ｉ１ｂから電流Ｉ１ａに変化する場合を例に挙げて説明する。
【0107】
定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）にする（Ｓ４０）。Ｓ４０の実行時、第１電圧モニタ回路３０ａは、電圧Ｖｎｄ１０を、出力電圧ＶＯＵＴの低下量に応じた電圧とする。ＮＭＯＳトランジスタＮ５は、電圧Ｖｎｄ１０に基づいてオフ状態とされる。
【0108】
ＮＭＯＳトランジスタＮ５は、第１電流コンパレータ３２により制御された電圧Ｖｎｄ１０がＮＭＯＳトランジスタＮ５の閾値電圧Ｖｔｈ５よりも大きい場合（Ｓ４１＿Ｙｅｓ）、オン状態とされる。この結果、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ａ＋Ｉ１ｂ）にする（Ｓ４２）。他方で、ＮＭＯＳトランジスタＮ５は、電圧Ｖｎｄ１０が閾値電圧Ｖｔｈ５以下である場合（Ｓ４１＿Ｎｏ）、オフ状態を維持する。すなわち、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）に維持する。
【0109】
ＮＭＯＳトランジスタＮ５は、第１電流コンパレータ３２により制御された電圧Ｖｎｄ１０がＮＭＯＳトランジスタＮ５の閾値電圧Ｖｔｈ５よりも大きい場合（Ｓ４３＿Ｙｅｓ）、オン状態を維持する。すなわち、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ａ＋Ｉ１ｂ）に維持する。他方で、ＮＭＯＳトランジスタＮ５は、電圧Ｖｎｄ１０が閾値電圧Ｖｔｈ５以下である場合（Ｓ４３＿Ｎｏ）、オフ状態とされる。この結果、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）にする（Ｓ４４）。
【0110】
４．３ 効果
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。
【0111】
また、本実施形態に係る定電圧回路１では、第１電流コンパレータ３２がノードＮＤ１０の電圧Ｖｎｄ１０を、出力電圧ＶＯＵＴの低下量が大きいほど大きい電圧値に制御し、出力電圧ＶＯＵＴの低下量が小さいほど小さい値に制御することができる。このため、電圧Ｖｎｄ１０が閾値電圧Ｖｔｈ５を超え、ＮＭＯＳトランジスタＮ５がオン状態とされた場合、ＮＭＯＳトランジスタＮ５には電圧Ｖｎｄ１０に応じた電流が流れる。すなわち、出力電圧ＶＯＵＴの低下量に応じて第１利得段１０の動作電流を可変とすることができる。第１利得段１０の動作電流は、出力電圧ＶＯＵＴの低下量が大きいほど大きくなり、出力電圧ＶＯＵＴの低下量が小さいほど小さくなる。
【0112】
５．第５実施形態
第５実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第１電流コンパレータ３２の構成が第４実施形態と異なる。なお、モード選択動作を示すフローチャートは、第４実施形態の図１０及び図１１と同様である。以下では、第４実施形態と異なる点を中心に説明する。
第５実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第１電流コンパレータ３２の構成が第４実施形態と異なる。なお、モード選択動作を示すフローチャートは、第４実施形態の図１０及び図１１と同様である。以下では、第４実施形態と異なる点を中心に説明する。
【0113】
【0114】
第１利得段１０において、第４実施形態の図９におけるＮＭＯＳトランジスタＮ５は廃されている。第１利得段１０は、ＮＭＯＳトランジスタＮ５－１～Ｎ５－ｋ（ｋは１以上の整数）をさらに含む。
【0115】
ＮＭＯＳトランジスタＮ５－１～Ｎ５－ｋは、直列接続される。直列接続されたＮＭＯＳトランジスタＮ５－１～Ｎ５－ｋの一端は、ノードＮＤ５に接続される。直列接続されたＮＭＯＳトランジスタＮ５－１～Ｎ５－ｋの他端は、ノードＮＤ２に接続される。ＮＭＯＳトランジスタＮ５－１～Ｎ５－ｋの各ゲートは、ノードＮＤ１０に接続される。ＮＭＯＳトランジスタＮ５－１～Ｎ５－ｋの各々は、ノードＮＤ１０の電圧Ｖｎｄ１０に基づいて動作する。ＮＭＯＳトランジスタＮ５－１～Ｎ５－ｋは直列接続されているため、電流Ｉ１ｂは低利得となる。すなわち、電流Ｉ１ｂは、直列接続されていない場合と比べて小さい電流となる。
【0116】
第１電流コンパレータ３２において、第４実施形態の図９におけるＮＭＯＳトランジスタＴｎ４－１～Ｔｎ４－ｍ、Ｔｎ５－１～Ｔｎ５－ｍ、及び電流源３４は、廃されている。第１電流コンパレータ３２は、抵抗素子Ｒ１をさらに含む。
【0117】
抵抗素子Ｒ１の一端は、ノードＮＤ１０に接続され、他端はノードＮＤ２に接続される。なお、抵抗素子Ｒ１は、可変抵抗であってもよい。
【0118】
第１電流コンパレータ３２において、ＰＭＯＳトランジスタＴｐ２は、ＰＭＯＳトランジスタＴｐ１と比べてゲート長Ｌを短くしている。この場合、ＰＭＯＳトランジスタＴｐ２のチャネル長変調効果により、電流Ｉ３ａｃは、ゲート長Ｌが長い場合と比べて上昇し、ノードＮＤ１０の電圧Ｖｎｄ１０が上昇する。これにより、第１電流コンパレータ３２は、ノードＮＤ１０の電圧Ｖｎｄ１０を緩やかに変化させる。よって、電圧Ｖｎｄ１０は、電圧ＶＳＳと電圧ＶＩＮとの間の電圧値とされる。電圧Ｖｎｄ１０は、出力電圧ＶＯＵＴの低下量が大きいほど大きくなり、出力電圧ＶＯＵＴの低下量が小さいほど小さくなる。
【0119】
ＮＭＯＳトランジスタＮ５－１～Ｎ５－ｋの各々は、電圧Ｖｎｄ１０がＮＭＯＳトランジスタＮ５－１～Ｎ５－ｋの各々の閾値電圧Ｖｔｈ５を超えるとオン状態とされ、第１利得段１０には電圧Ｖｎｄ１０に応じた電流Ｉ１ｂが流れる。
【0120】
定電圧回路１の他の構成は、第４実施形態の図９と同様である。
【0121】
５．２ 効果
本実施形態に係る構成によれば、第４実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第４実施形態と同様の効果を奏する。
【0122】
６．第６実施形態
第６実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１電流コンパレータ３２の構成が第４実施形態と異なる。なお、モード選択動作を示すフローチャートは、第４実施形態の図１０及び図１１と同様である。以下では、第４実施形態と異なる点を中心に説明する。
第６実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１電流コンパレータ３２の構成が第４実施形態と異なる。なお、モード選択動作を示すフローチャートは、第４実施形態の図１０及び図１１と同様である。以下では、第４実施形態と異なる点を中心に説明する。
【0123】
【0124】
第１電流コンパレータ３２において、第４実施形態の図９におけるＮＭＯＳトランジスタＴｎ４－１～Ｔｎ４－ｍ、Ｔｎ５－１～Ｔｎ５－ｍ、及び電流源３４は、廃されている。第１電流コンパレータ３２は、ＮＭＯＳトランジスタＴｎ６をさらに含む。
【0125】
ＮＭＯＳトランジスタＴｎ６の一端及びゲートは、ノードＮＤ１０に接続され、他端はノードＮＤ２に接続される。ＮＭＯＳトランジスタＮ５のゲートは、ノードＮＤ１０に接続される。すなわち、ＮＭＯＳトランジスタＴｎ６とＮ５とは、カレントミラーを構成している。
【0126】
第１電流コンパレータ３２において、電流Ｉ３ａｃが流れると、ノードＮＤ１０の電圧Ｖｎｄ１０は上昇し、ＮＭＯＳトランジスタＴｎ６に電流Ｉ３ａｃが流れる。これにより、第１電流コンパレータ３２は、ノードＮＤ１０の電圧Ｖｎｄ１０を緩やかに変化させる。よって、電圧Ｖｎｄ１０は、電圧ＶＳＳと電圧ＶＩＮとの間の電圧値とされる。電圧Ｖｎｄ１０は、出力電圧ＶＯＵＴの低下量が大きいほど大きくなり、出力電圧ＶＯＵＴの低下量が小さいほど小さくなる。
【0127】
ＮＭＯＳトランジスタＮ５は、電圧Ｖｎｄ１０がＮＭＯＳトランジスタＮ５の閾値電圧Ｖｔｈ５を超えるとオン状態とされ、第１利得段１０には電圧Ｖｎｄ１０に応じた電流Ｉ１ｂ、すなわち電流Ｉ３ａｃのミラー比倍の電流が流れる。
【0128】
定電圧回路１の他の構成は、第４実施形態の図９と同様である。
【0129】
６．２ 効果
本実施形態に係る構成によれば、第４実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第４実施形態と同様の効果を奏する。
【0130】
７．第７実施形態
第７実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２利得段５０を含む点で第４実施形態と異なる。以下では、第４実施形態と異なる点を中心に説明する。
第７実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２利得段５０を含む点で第４実施形態と異なる。以下では、第４実施形態と異なる点を中心に説明する。
【0131】
【0132】
定電圧回路１は、第２利得段５０をさらに含む。
【0133】
第２利得段５０において、第３実施形態の図８におけるＮＭＯＳトランジスタＮ６及びＮ７は廃されている。第２利得段５０は、電流源５１をさらに含む。
【0134】
電流源５１の一端は、ノードＮＤ１３に接続され、他端はノードＮＤ２に接続される。電流源５１からノードＮＤ２に電流Ｉ５ａが流れる。
【0135】
第２利得段５０の他の構成は、第３実施形態の図８と同様である。
【0136】
定電圧回路１の他の構成は、第４実施形態の図９と同様である。
【0137】
なお、第１電圧モニタ回路３０ａは、第５実施形態または第６実施形態の第１電圧モニタ回路３０ａであってもよい。
【0138】
７．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第２利得段５０の動作が追加された点で第４実施形態の図１０及び図１１と異なる。以下では、図１０及び図１１を用いて定電圧回路１のモード選択動作について説明する。
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第２利得段５０の動作が追加された点で第４実施形態の図１０及び図１１と異なる。以下では、図１０及び図１１を用いて定電圧回路１のモード選択動作について説明する。
【0139】
図１０のＳ４０において、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）にし、第２利得段５０の動作電流を一定値（電流Ｉ５ａ）する。
【0140】
図１０のＳ４１において、電圧Ｖｎｄ１０が、ＮＭＯＳトランジスタＮ５の閾値電圧Ｖｔｈ５よりも大きい、またはＮＭＯＳトランジスタＮ８の閾値電圧Ｖｔｈ８よりも大きい場合（Ｓ４１＿Ｙｅｓ）、ＮＭＯＳトランジスタＮ５及びＮ８のうちの閾値電圧を超えたトランジスタは、オン状態とされる。この結果、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ａ＋Ｉ１ｂ）にし、第２利得段５０の動作電流を可変値（電流Ｉ５ａ＋Ｉ５ｂ）にする（Ｓ４２）。他方で、電圧Ｖｎｄ１０が閾値電圧Ｖｔｈ５以下且つ閾値電圧Ｖｔｈ８以下である場合（Ｓ４１＿Ｎｏ）、ＮＭＯＳトランジスタＮ５及びＮ８は、オフ状態を維持する。すなわち、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）に維持し、第２利得段５０の動作電流を一定値（電流Ｉ５ａ）に維持する。
【0141】
図１１のＳ４３において、電圧Ｖｎｄ１０が、ＮＭＯＳトランジスタＮ５の閾値電圧Ｖｔｈ５よりも大きい、またはＮＭＯＳトランジスタＮ８の閾値電圧Ｖｔｈ８よりも大きい場合（Ｓ４３＿Ｙｅｓ）、ＮＭＯＳトランジスタＮ５及びＮ８のうちの閾値電圧を超えたトランジスタは、オン状態を維持する。すなわち、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ａ＋Ｉ１ｂ）に維持し、第２利得段５０の動作電流を可変値（電流Ｉ５ａ＋Ｉ５ｂ）に維持する。他方で、電圧Ｖｎｄ１０が閾値電圧Ｖｔｈ５以下且つ閾値電圧Ｖｔｈ８以下である場合（Ｓ４３＿Ｎｏ）、ＮＭＯＳトランジスタＮ５及びＮ８は、オフ状態とされる。この結果、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）にし、第２利得段５０の動作電流を一定値（電流Ｉ５ａ）にする（Ｓ４４）。
【0142】
７．３ 効果
本実施形態に係る構成によれば、第４実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第４実施形態と同様の効果を奏する。
【0143】
８．第８実施形態
第８実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２電圧モニタ回路６０を含む点で第１実施形態と異なる。また、本実施形態に係る定電圧回路１では、第１利得段１０の構成が第１実施形態と異なる。以下では、第１実施形態と異なる点を中心に説明する。
第８実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２電圧モニタ回路６０を含む点で第１実施形態と異なる。また、本実施形態に係る定電圧回路１では、第１利得段１０の構成が第１実施形態と異なる。以下では、第１実施形態と異なる点を中心に説明する。
【0144】
８．１ 定電圧回路１の回路構成
本実施形態に係る定電圧回路１の回路構成について、図１５を用いて説明する。図１５は、定電圧回路１の一例を示す回路図である。なお、図１５において、第１実施形態の図１における第１電圧モニタ回路３０と、ノードＮＤ１及びＮＤ２との間の配線は省略されている。
本実施形態に係る定電圧回路１の回路構成について、図１５を用いて説明する。図１５は、定電圧回路１の一例を示す回路図である。なお、図１５において、第１実施形態の図１における第１電圧モニタ回路３０と、ノードＮＤ１及びＮＤ２との間の配線は省略されている。
【0145】
定電圧回路１は、第２電圧モニタ回路６０をさらに含む。
【0146】
第２電圧モニタ回路６０は、出力電圧ＶＯＵＴの上昇をモニタし、その上昇に応じてノードＮＤ２１の電圧Ｖｎｄ２１を制御する。第２電圧モニタ回路６０は、第２電圧電流変換回路６１、第２電流コンパレータ６２、ＰＭＯＳトランジスタＴｐ４～Ｔｐ６、並びにＮＭＯＳトランジスタＴｎ８及びＴｎ１０を含む。
【0147】
第２電圧電流変換回路６１は、容量素子ＣＣにより直流成分がカットされた出力電圧ＶＯＵＴの交流成分の上昇量を電流に変換する。第２電圧電流変換回路６１は、ＮＭＯＳトランジスタＴｎ７を含む。
【0148】
ＮＭＯＳトランジスタＴｎ７の一端及びゲートは、ノードＮＤ１１に接続され、他端はノードＮＤ２に接続される。例えば、出力電圧ＶＯＵＴの交流成分の変動がない、または出力電圧ＶＯＵＴの交流成分が緩やかに上昇した場合、ＮＭＯＳトランジスタＴｎ７は、ゲート－ソース間の電圧差に基づいて、オフ状態またはオン状態とされる。このため、ＮＭＯＳトランジスタＴｎ７には電流Ｉ６ａが流れない、または微小な電流Ｉ６ａが流れる。他方で、出力電圧ＶＯＵＴの交流成分が急峻に上昇した場合、ノードＮＤ１１の電圧が上昇し、ゲート－ソース間の電圧差が大きくなるため、ＮＭＯＳトランジスタＴｎ７はオン状態とされる。このため、ＮＭＯＳトランジスタＴｎ７には電流Ｉ６ａが流れる。なお、電流Ｉ６ａは、容量素子ＣＣの容量値が大きくなるほど大きくなる。
【0149】
ＰＭＯＳトランジスタＴｐ４の一端は、ノードＮＤ１に接続され、他端及びゲートはノードＮＤ２２に接続される。
【0150】
ＮＭＯＳトランジスタＴｎ８の一端は、ノードＮＤ２２に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ１１に接続される。すなわち、ＮＭＯＳトランジスタＴｎ７とＴｎ８とは、カレントミラーを構成している。
【0151】
ＰＭＯＳトランジスタＴｐ４、及びＮＭＯＳトランジスタＴｎ８には、電流Ｉ６ａに対応する電流Ｉ６ａｃ’が流れる。
【0152】
第２電流コンパレータ６２は、第２電圧電流変換回路６１により変換された電流Ｉ６ａに対応する電流と、後述する基準電流とを比較し、その電流差に応じて電圧Ｖｎｄ２１を制御する。第２電流コンパレータ６２は、ＰＭＯＳトランジスタＴｐ３、及びＮＭＯＳトランジスタＴｎ９を含む。
【0153】
ＰＭＯＳトランジスタＴｐ３の一端は、ノードＮＤ１に接続され、他端はノードＮＤ２１に接続され、ゲートはノードＮＤ２２に接続される。すなわち、ＰＭＯＳトランジスタＴｐ４とＴｐ３とは、カレントミラーを構成している。
【0154】
ＮＭＯＳトランジスタＴｎ９の一端は、ノードＮＤ２１に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ６に接続される。すなわち、ＮＭＯＳトランジスタＮ３とＴｎ９とは、カレントミラーを構成している。
【0155】
例えば、出力電圧ＶＯＵＴの交流成分の変動がない、または出力電圧ＶＯＵＴの交流成分が緩やかに上昇した場合、上述のように、ＮＭＯＳトランジスタＴｎ７に電流Ｉ６ａが流れない、または微小な電流Ｉ６ａが流れる。電流Ｉ６ａが流れない場合、ＰＭＯＳトランジスタＴｐ４、及びＮＭＯＳトランジスタＴｎ８はオフ状態とされる。ＰＭＯＳトランジスタＴｐ３もオフ状態とされる。このため、ＰＭＯＳトランジスタＴｐ４、及びＮＭＯＳトランジスタＴｎ８には、電流Ｉ６ａに対応する電流Ｉ６ａｃ’が流れない。ＰＭＯＳトランジスタＴｐ３には、電流Ｉ６ａｃ’に対応する電流Ｉ６ａｃが流れない。一方、ＮＭＯＳトランジスタＴｎ９には電流Ｉ１ｃに対応する電流Ｉ６ｂが流れる。また、電流Ｉ６ａが流れる場合、ＰＭＯＳトランジスタＴｐ４、及びＮＭＯＳトランジスタＴｎ８はオン状態とされる。ＰＭＯＳトランジスタＴｐ３もオン状態とされる。このため、ＰＭＯＳトランジスタＴｐ４、及びＮＭＯＳトランジスタＴｎ８には、瞬間的に電流Ｉ６ａｃ’が流れる。ＰＭＯＳトランジスタＴｐ３には瞬間的に電流Ｉ６ａｃが流れる。一方、ＮＭＯＳトランジスタＴｎ９には電流Ｉ６ｂが流れる。なお、電流Ｉ６ａｃと電流Ｉ６ｂとは、最終的に同じ電流値となる。
【0156】
他方で、出力電圧ＶＯＵＴの交流成分が急峻に上昇した場合、上述のように、ＮＭＯＳトランジスタＴｎ７に電流Ｉ６ａが流れる。この場合、ＰＭＯＳトランジスタＴｐ３はオン状態とされ、ＰＭＯＳトランジスタＴｐ３には瞬間的に電流Ｉ６ａｃが流れる。一方、ＮＭＯＳトランジスタＴｎ９には電流Ｉ６ｂが流れる。
【0157】
第２電流コンパレータ６２は、電流Ｉ６ａｃと電流Ｉ６ｂとを比較する。電流Ｉ６ｂは、電流Ｉ６ａｃと比較するための基準電流として用いられる。
【0158】
電流Ｉ６ａｃが流れない場合、電圧Ｖｎｄ２１は、電圧ＶＳＳに近い電圧とされる（“Ｌ”レベルとされる）。換言すると、第２電流コンパレータ６２は、電圧Ｖｎｄ２１を“Ｌ”レベルとする。
【0159】
電流Ｉ６ａｃが流れる場合、電流Ｉ６ａｃが電流Ｉ６ｂよりも大きい場合には、電圧Ｖｎｄ２１が上がるため、電圧Ｖｎｄ２１は、電圧ＶＩＮに近い電圧とされる（“Ｈ”レベルとされる）。換言すると、第２電流コンパレータ６２は、電圧Ｖｎｄ２１を“Ｈ”レベルとする。これは、例えば出力電圧ＶＯＵＴの交流成分が急峻に上昇した場合である。なお、電圧ＶＩＮに近い電圧とは、例えば後述するＮＭＯＳトランジスタＮ１１の閾値電圧よりも大きい電圧である。電流Ｉ６ａｃが電流Ｉ６ｂよりも小さい場合には、電圧Ｖｎｄ２１が下がるため、電圧Ｖｎｄ２１は、電圧ＶＳＳに近い電圧とされる（“Ｌ”レベルとされる）。換言すると、第２電流コンパレータ６２は、電圧Ｖｎｄ２１を“Ｌ”レベルとする。これは、例えば出力電圧ＶＯＵＴの交流成分の変動がない、または出力電圧ＶＯＵＴの交流成分が緩やかに上昇した場合である。なお、電圧ＶＳＳに近い電圧とは、例えば後述するＮＭＯＳトランジスタＮ１１の閾値電圧よりも小さい電圧である。また、電流Ｉ６ａｃが電流Ｉ６ｂと等しい場合、電圧Ｖｎｄ２１は、電圧ＶＳＳに近い電圧に維持される（“Ｌ”レベルに維持される）。換言すると、第２電流コンパレータ６２は、電圧Ｖｎｄ２１を“Ｌ”レベルに維持する。
【0160】
ＰＭＯＳトランジスタＴｐ５の一端は、ノードＮＤ１に接続され、他端及びゲートはノードＮＤ２０に接続される。
【0161】
ＮＭＯＳトランジスタＴｎ１０の一端は、ノードＮＤ２０に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ６に接続される。すなわち、ＮＭＯＳトランジスタＮ３とＴｎ１０とは、カレントミラーを構成している。
【0162】
ＰＭＯＳトランジスタＴｐ５、及びＮＭＯＳトランジスタＴｎ１０には、電流Ｉ１ｃに対応する電流Ｉ６ｄが流れる。
【0163】
ＰＭＯＳトランジスタＴｐ６は、電流Ｉ６ａを調整するために設けられる。ＰＭＯＳトランジスタＴｐ６の一端は、ノードＮＤ１に接続され、他端はノードＮＤ１１に接続され、ゲートはノードＮＤ２０に接続される。すなわち、ＰＭＯＳトランジスタＴｐ５とＴｐ６とは、カレントミラーを構成している。ＰＭＯＳトランジスタＴｐ６には電流Ｉ６ｄに対応する電流Ｉ６ｃが流れる。このため、電流Ｉ６ａは、電流Ｉ６ｃだけバイアスされた電流となる。
【0164】
第１利得段１０は、ＮＭＯＳトランジスタＮ１０及びＮ１１をさらに含む。
【0165】
ＮＭＯＳトランジスタＮ１０の一端は、ノードＮＤ１９に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ６に接続される。すなわち、ＮＭＯＳトランジスタＮ３とＮ１０とは、カレントミラーを構成している。
【0166】
ＮＭＯＳトランジスタＮ１１の一端は、ノードＮＤ５に接続され、他端はノードＮＤ１９に接続され、ゲートはノードＮＤ２１に接続される。ＮＭＯＳトランジスタＮ１１は、ノードＮＤ２１の電圧Ｖｎｄ２１に基づいて動作する。
【0167】
例えば、電圧Ｖｎｄ２１は、高速応答モードの場合に、“Ｈ”レベルとされ、低消費電流モードの場合に、“Ｌ”レベルとされる。例えば、ＮＭＯＳトランジスタＮ１１は、電圧Ｖｎｄ２１が“Ｈ”レベルの場合、オン状態とされ、電圧Ｖｎｄ２１が“Ｌ”レベルの場合、オフ状態とされる。ＮＭＯＳトランジスタＮ１１がオン状態のとき、ＮＭＯＳトランジスタＮ１０及びＮ１１に電流Ｉ１ｃに対応する電流Ｉ１ｄが流れる。例えば、電流Ｉ１ｄは、電流Ｉ１ａよりも大きい電流である。低消費電流モードの場合、第１利得段１０には動作電流Ｉ１ａが流れ、高速応答モードの場合、第１利得段１０には動作電流（Ｉ１ａ＋Ｉ１ｄ）が流れる。動作電流Ｉ１ａよりも動作電流（Ｉ１ａ＋Ｉ１ｄ）の方が大きい。このため、低消費電流モードよりも高速応答モードの方が、次段の出力段２０を高速に駆動させることができる。
【0168】
８．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について、図１６及び図１７を用いて説明する。図１６及び図１７は、定電圧回路１のモード選択動作を示すフローチャートである。第１実施形態の図２及び図３のＳ１０～Ｓ１８の動作に、Ｓ５０～Ｓ５６の動作が追加されている。Ｓ１０～Ｓ１８の動作は、第１実施形態の図２及び図３と同様である。以下では、Ｓ５０～Ｓ５６の動作を中心に説明する。
本実施形態に係る定電圧回路１のモード選択動作について、図１６及び図１７を用いて説明する。図１６及び図１７は、定電圧回路１のモード選択動作を示すフローチャートである。第１実施形態の図２及び図３のＳ１０～Ｓ１８の動作に、Ｓ５０～Ｓ５６の動作が追加されている。Ｓ１０～Ｓ１８の動作は、第１実施形態の図２及び図３と同様である。以下では、Ｓ５０～Ｓ５６の動作を中心に説明する。
【0169】
Ｓ１０の実行後、電圧Ｖｎｄ１０及びＶｎｄ２１は、“Ｌ”レベルになっている。ＮＭＯＳトランジスタＮ５及びＮ１１は、オフ状態になっている。
【0170】
第２電流コンパレータ６２は、電流Ｉ６ａｃと電流Ｉ６ｂとを比較する。第２電流コンパレータ６２は、電流Ｉ６ａｃが電流Ｉ６ｂ以下である場合（Ｓ５０＿Ｎｏ）、電圧Ｖｎｄ２１を“Ｌ”レベルに維持する。すなわち、定電圧回路１は、低消費電流モードを維持する。他方で、第２電流コンパレータ６２は、電流Ｉ６ａｃが電流Ｉ６ｂよりも大きい場合（Ｓ５０＿Ｙｅｓ）、電圧Ｖｎｄ２１を“Ｈ”レベルとする（Ｓ５１）。
【0171】
ＮＭＯＳトランジスタＮ１１は、“Ｈ”レベルの電圧Ｖｎｄ２１に基づいてオン状態とされる（Ｓ５２）。この結果、定電圧回路１は、高速応答モードを実行する（Ｓ５３）。
【0172】
次に、第２電流コンパレータ６２は、電流Ｉ６ａｃと電流Ｉ６ｂとを比較する。第２電流コンパレータ６２は、電流Ｉ６ａｃが電流Ｉ６ｂよりも大きい場合（Ｓ５４＿Ｙｅｓ）、電圧Ｖｎｄ２１を“Ｈ”レベルに維持する。すなわち、定電圧回路１は、高速応答モードを維持する。他方で、第２電流コンパレータ６２は、電流Ｉ６ａｃが電流Ｉ６ｂ以下である場合（Ｓ５４＿Ｎｏ）、電圧Ｖｎｄ２１を“Ｌ”レベルとする（Ｓ５５）。
【0173】
ＮＭＯＳトランジスタＮ１１は、“Ｌ”レベルの電圧Ｖｎｄ２１に基づいてオフ状態とされる（Ｓ５６）。この結果、定電圧回路１は、低消費電流モードを実行する（Ｓ１８）。
【0174】
８．３ 効果
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。
【0175】
また、本実施形態に係る構成であれば、出力電圧ＶＯＵＴが上昇した場合にも高速応答を実現できる。以下、本効果につき、図１８を用いて説明する。図１８は、本実施形態に係る定電圧回路１の効果を説明する図である。なお、図１８において、時刻ｔ０～時刻ｔ２までの間は、第１実施形態の図４と同様である。また、図１８は、一例として、電流Ｉ１ｂと電流Ｉ１ｄが同じ場合を示している。
【0176】
図１８に示すように、本実施形態に係る定電圧回路１において、時刻ｔ２～時刻ｔ３の間、出力電圧ＶＯＵＴは定常状態の電圧値であり、第１利得段１０の動作電流はＩ１ａである。時刻ｔ３において、負荷電流が減少したとする。この場合、時刻ｔ３において、出力電圧ＶＯＵＴは定常状態の電圧値から急峻に上昇している。しかし、時刻ｔ５において、出力電圧ＶＯＵＴは、定常状態の電圧値に戻っている。これは、時刻ｔ３において、第２電圧電流変換回路６１が出力電圧ＶＯＵＴの交流成分の急峻な上昇量を電流Ｉ６ａに変換し、第２電流コンパレータ６２が電流Ｉ６ａに対応する電流Ｉ６ａｃに基づいてノードＮＤ２１の電圧Ｖｎｄ２１を“Ｈ”レベルに制御し、ＮＭＯＳトランジスタＮ１１がオン状態とされることにより、動作電流がＩ１ａ＋Ｉ１ｄに増加するためである。そして、時刻ｔ４において、動作電流はＩ１ａに戻っている。これは、時刻ｔ４において、第２電流コンパレータ６２がノードＮＤ２１の電圧Ｖｎｄ２１を“Ｌ”レベルに制御し、ＮＭＯＳトランジスタＮ１１がオフ状態とされることにより、動作電流がＩ１ａに減少するためである。
【0177】
このように、本実施形態に係る定電圧回路１は、出力電圧ＶＯＵＴの交流成分が急峻に上昇した場合、その上昇量に基づいて、第１利得段１０の動作電流を増加させることができる。このため、出力電圧ＶＯＵＴが定常状態に戻るまでの時間を短縮できる。すなわち、本実施形態に係る定電圧回路１は、高速応答を実現できる。もちろん、本実施形態は、第２実施形態に適用することもできる。
【0178】
９．第９実施形態
第９実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第２電圧モニタ回路６０の構成が第８実施形態と異なる。なお、第８実施形態と区別するために、第２電圧モニタ回路６０を、第２電圧モニタ回路６０ａと表記する。以下では、第８実施形態と異なる点を中心に説明する。
第９実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第２電圧モニタ回路６０の構成が第８実施形態と異なる。なお、第８実施形態と区別するために、第２電圧モニタ回路６０を、第２電圧モニタ回路６０ａと表記する。以下では、第８実施形態と異なる点を中心に説明する。
【0179】
９．１ 定電圧回路１の回路構成
本実施形態に係る定電圧回路１の回路構成について、図１９を用いて説明する。図１９は、定電圧回路１の一例を示す回路図である。なお、図１９において、第１電圧モニタ回路３０と、ノードＮＤ１及びＮＤ２との間の配線は省略されている。
本実施形態に係る定電圧回路１の回路構成について、図１９を用いて説明する。図１９は、定電圧回路１の一例を示す回路図である。なお、図１９において、第１電圧モニタ回路３０と、ノードＮＤ１及びＮＤ２との間の配線は省略されている。
【0180】
第１利得段１０において、第８実施形態の図１５におけるＮＭＯＳトランジスタＮ１０は廃されている。
【0181】
第２電流コンパレータ６２において、第８実施形態の図１５におけるＮＭＯＳトランジスタＴｎ９は廃されている。第２電流コンパレータ６２は、ＮＭＯＳトランジスタＴｎ１１－１～Ｔｎ１１－ｑ（ｑは１以上の整数）、Ｔｎ１２－１～Ｔｎ１２－ｑ、及び電流源６４をさらに含む。
【0182】
ＮＭＯＳトランジスタＴｎ１１－１～Ｔｎ１１－ｑは、直列接続される。直列接続されたＮＭＯＳトランジスタＴｎ１１－１～Ｔｎ１１－ｑの一端は、ノードＮＤ２３に接続される。直列接続されたＮＭＯＳトランジスタＴｎ１１－１～Ｔｎ１１－ｑの他端は、ノードＮＤ２に接続される。ＮＭＯＳトランジスタＴｎ１１－１～Ｔｎ１１－ｑの各ゲートは、ノードＮＤ２３に接続される。
【0183】
電流源６４の一端には、入力電圧ＶＩＮが印加される。電流源６４の他端は、ノードＮＤ２３に接続される。電流源６４からＮＭＯＳトランジスタＴｎ１１－１～Ｔｎ１１－ｑに電流Ｉ６ｅが流れる。
【0184】
ＮＭＯＳトランジスタＴｎ１２－１～Ｔｎ１２－ｑは、直列接続される。直列接続されたＮＭＯＳトランジスタＴｎ１２－１～Ｔｎ１２－ｑの一端は、ノードＮＤ２１に接続される。直列接続されたＮＭＯＳトランジスタＴｎ１２－１～Ｔｎ１２－ｑの他端は、ノードＮＤ２に接続される。ＮＭＯＳトランジスタＴｎ１２－１～Ｔｎ１２－ｑの各ゲートは、ノードＮＤ２３に接続される。すなわち、ＮＭＯＳトランジスタＴｎ１１－１～Ｔｎ１１－ｑと、ＮＭＯＳトランジスタＴｎ１２－１～Ｔｎ１２－ｑとは、カレントミラーを構成している。ＮＭＯＳトランジスタＴｎ１２－１～Ｔｎ１２－ｑには、電流Ｉ６ｅに対応する電流Ｉ６ｂが流れる。ＮＭＯＳトランジスタＴｎ１２－１～Ｔｎ１２－ｑは直列接続されているため、電流Ｉ６ｂは定電流性が高い。
【0185】
第２電流コンパレータ６２において、ＰＭＯＳトランジスタＴｐ３は、ＰＭＯＳトランジスタＴｐ４と比べてゲート長Ｌを短くしている。この場合、ＰＭＯＳトランジスタＴｐ３のチャネル長変調効果により、電流Ｉ６ａｃは、ゲート長Ｌが長い場合と比べて上昇する。電流Ｉ６ａｃが上昇すると、ノードＮＤ２１の電圧Ｖｎｄ２１が上昇する。一方、電圧Ｖｎｄ２１が上昇すると、電流Ｉ６ｂが上昇する。このため、電圧Ｖｎｄ２１は少しずつ上昇する。換言すると、第２電流コンパレータ６２は、ノードＮＤ２１の電圧Ｖｎｄ２１を緩やかに変化させる。よって、電圧Ｖｎｄ２１は電圧ＶＳＳと電圧ＶＩＮとの間の電圧値とされる。電圧Ｖｎｄ２１は、出力電圧ＶＯＵＴの上昇量が大きいほど大きくなり、出力電圧ＶＯＵＴの上昇量が小さいほど小さくなる。なお、電流Ｉ６ａｃが流れない場合、電圧Ｖｎｄ２１は、電圧ＶＳＳに近い電圧とされる。
【0186】
ＮＭＯＳトランジスタＮ１１は、電圧Ｖｎｄ２１がＮＭＯＳトランジスタＮ１１の閾値電圧Ｖｔｈ１１を超えるとオン状態とされ、第１利得段１０には電圧Ｖｎｄ２１に応じた電流Ｉ１ｄが流れる。
【0187】
定電圧回路１の他の構成は、第８実施形態の図１５と同様である。
【0188】
９．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第８実施形態の図１６及び図１７のＳ５０～Ｓ５６を、第４実施形態の図１０及び図１１のＳ４０～Ｓ４４に置き換え、且つＳ４１及びＳ４３の「Ｖｎｄ１０」を「Ｖｎｄ２１」に、Ｓ４１及びＳ４３の「Ｖｔｈ５」を「Ｖｔｈ１１」に、それぞれ置き換えたものである。なお、Ｓ４０及びＳ４４において、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）にし、Ｓ４２において、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ａ＋Ｉ１ｄ）にする。また、定電圧回路１は、Ｓ４４実行後、処理を終了する。
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第８実施形態の図１６及び図１７のＳ５０～Ｓ５６を、第４実施形態の図１０及び図１１のＳ４０～Ｓ４４に置き換え、且つＳ４１及びＳ４３の「Ｖｎｄ１０」を「Ｖｎｄ２１」に、Ｓ４１及びＳ４３の「Ｖｔｈ５」を「Ｖｔｈ１１」に、それぞれ置き換えたものである。なお、Ｓ４０及びＳ４４において、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）にし、Ｓ４２において、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ａ＋Ｉ１ｄ）にする。また、定電圧回路１は、Ｓ４４実行後、処理を終了する。
【0189】
９．３ 効果
本実施形態に係る構成によれば、第８実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第８実施形態と同様の効果を奏する。
【0190】
また、本実施形態に係る定電圧回路１では、第２電流コンパレータ６２がノードＮＤ２１の電圧Ｖｎｄ２１を、出力電圧ＶＯＵＴの上昇量が大きいほど大きい電圧値に制御し、出力電圧ＶＯＵＴの上昇量が小さいほど小さい値に制御することができる。このため、電圧Ｖｎｄ２１が閾値電圧Ｖｔｈ１１を超え、ＮＭＯＳトランジスタＮ１１がオン状態とされた場合、ＮＭＯＳトランジスタＮ１１には電圧Ｖｎｄ２１に応じた電流が流れる。すなわち、出力電圧ＶＯＵＴの上昇量に応じて第１利得段１０の動作電流を可変とすることができる。第１利得段１０の動作電流は、出力電圧ＶＯＵＴの上昇量が大きいほど大きくなり、出力電圧ＶＯＵＴの上昇量が小さいほど小さくなる。
【0191】
１０．第１０実施形態
第１０実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第１電圧モニタ回路３０を、第１電圧モニタ回路３０ａに置き換えた点で第９実施形態と異なる。また、本実施形態に係る定電圧回路１では、第１利得段１０の構成が第９実施形態と異なる。以下では、第９実施形態と異なる点を中心に説明する。
第１０実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第１電圧モニタ回路３０を、第１電圧モニタ回路３０ａに置き換えた点で第９実施形態と異なる。また、本実施形態に係る定電圧回路１では、第１利得段１０の構成が第９実施形態と異なる。以下では、第９実施形態と異なる点を中心に説明する。
【0192】
１０．１ 定電圧回路１の回路構成
本実施形態に係る定電圧回路１の回路構成について、図２０を用いて説明する。図２０は、定電圧回路１の一例を示す回路図である。なお、図２０において、第１電圧モニタ回路３０ａ及び第９実施形態の図１９における第２電圧モニタ回路６０ａと、ノードＮＤ１及びＮＤ２との間の配線は省略されている。
本実施形態に係る定電圧回路１の回路構成について、図２０を用いて説明する。図２０は、定電圧回路１の一例を示す回路図である。なお、図２０において、第１電圧モニタ回路３０ａ及び第９実施形態の図１９における第２電圧モニタ回路６０ａと、ノードＮＤ１及びＮＤ２との間の配線は省略されている。
【0193】
第１利得段１０において、第９実施形態の図１９におけるＮＭＯＳトランジスタＮ３及びＮ４、並びに電流源１２は廃されている。
【0194】
第１電圧モニタ回路３０ａは、第４実施形態の図９と同様である。なお、第１電圧モニタ回路３０ａは、第５実施形態または第６実施形態の第１電圧モニタ回路３０ａであってもよい。
【0195】
定電圧回路１の他の構成は、第９実施形態の図１９と同様である。
【0196】
１０．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第８実施形態の図１６及び図１７のＳ１０～Ｓ１８を、第４実施形態の図１０及び図１１のＳ４０～Ｓ４４に置き換えたものである。さらに、第８実施形態の図１６及び図１７のＳ５０～Ｓ５６を、第４実施形態の図１０及び図１１のＳ４１～Ｓ４３に置き換え、且つＳ４１及びＳ４３の「Ｖｎｄ１０」を「Ｖｎｄ２１」に、Ｓ４１及びＳ４３の「Ｖｔｈ５」を「Ｖｔｈ１１」に、それぞれ置き換えたものである。
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第８実施形態の図１６及び図１７のＳ１０～Ｓ１８を、第４実施形態の図１０及び図１１のＳ４０～Ｓ４４に置き換えたものである。さらに、第８実施形態の図１６及び図１７のＳ５０～Ｓ５６を、第４実施形態の図１０及び図１１のＳ４１～Ｓ４３に置き換え、且つＳ４１及びＳ４３の「Ｖｎｄ１０」を「Ｖｎｄ２１」に、Ｓ４１及びＳ４３の「Ｖｔｈ５」を「Ｖｔｈ１１」に、それぞれ置き換えたものである。
【0197】
１０．３ 効果
本実施形態に係る構成によれば、第４実施形態及び第９実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第４実施形態及び第９実施形態と同様の効果を奏する。
【0198】
１１．第１１実施形態
第１１実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０の構成が第１０実施形態と異なる。以下では、第１０実施形態と異なる点を中心に説明する。
第１１実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０の構成が第１０実施形態と異なる。以下では、第１０実施形態と異なる点を中心に説明する。
【0199】
１１．１ 定電圧回路１の回路構成
本実施形態に係る定電圧回路１の回路構成について、図２１を用いて説明する。図２１は、定電圧回路１の一例を示す回路図である。なお、図２１において、第１電圧モニタ回路３０ａ及び第２電圧モニタ回路６０ａと、ノードＮＤ１及びＮＤ２との間の配線は省略されている。
本実施形態に係る定電圧回路１の回路構成について、図２１を用いて説明する。図２１は、定電圧回路１の一例を示す回路図である。なお、図２１において、第１電圧モニタ回路３０ａ及び第２電圧モニタ回路６０ａと、ノードＮＤ１及びＮＤ２との間の配線は省略されている。
【0200】
第１利得段１０において、第１０実施形態の図２０における電流源１１は廃されている。
【0201】
定電圧回路１の他の構成は、第１０実施形態の図２０と同様である。
【0202】
１１．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第８実施形態の図１６及び図１７のＳ１０～Ｓ１８を、第４実施形態の図１０及び図１１のＳ４１～Ｓ４３に置き換えたものである。さらに、第８実施形態の図１６及び図１７のＳ５０～Ｓ５６を、第４実施形態の図１０及び図１１のＳ４１～Ｓ４３に置き換え、且つＳ４１及びＳ４３の「Ｖｎｄ１０」を「Ｖｎｄ２１」に、Ｓ４１及びＳ４３の「Ｖｔｈ５」を「Ｖｔｈ１１」に、それぞれ置き換えたものである。なお、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ｂまたは電流Ｉ１ｄ）にする。
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第８実施形態の図１６及び図１７のＳ１０～Ｓ１８を、第４実施形態の図１０及び図１１のＳ４１～Ｓ４３に置き換えたものである。さらに、第８実施形態の図１６及び図１７のＳ５０～Ｓ５６を、第４実施形態の図１０及び図１１のＳ４１～Ｓ４３に置き換え、且つＳ４１及びＳ４３の「Ｖｎｄ１０」を「Ｖｎｄ２１」に、Ｓ４１及びＳ４３の「Ｖｔｈ５」を「Ｖｔｈ１１」に、それぞれ置き換えたものである。なお、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ｂまたは電流Ｉ１ｄ）にする。
【0203】
１１．３ 効果
本実施形態に係る構成によれば、第１０実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第１０実施形態と同様の効果を奏する。
【0204】
また、本実施形態に係る定電圧回路１では、電流源１１を用いずに第１利得段１０の動作電流を可変とすることができる。
【0205】
１２．第１２実施形態
第１２実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０の入力端子にＰＭＯＳトランジスタが用いられている点で第１実施形態と異なる。以下では、第１実施形態と異なる点を中心に説明する。
第１２実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０の入力端子にＰＭＯＳトランジスタが用いられている点で第１実施形態と異なる。以下では、第１実施形態と異なる点を中心に説明する。
【0206】
【0207】
第１利得段１０は、ＰＭＯＳトランジスタＰ１、Ｐ２、及びＰ４～Ｐ６、ＮＭＯＳトランジスタＮ１及びＮ２、並びに電流源１１及び１２を含む。
【0208】
ＮＭＯＳトランジスタＮ１の一端及びゲートは、ノードＮＤ３１に接続され、他端はノードＮＤ２に接続される。
【0209】
ＮＭＯＳトランジスタＮ２の一端は、ノードＮＤ３２に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ３１に接続される。すなわち、ＮＭＯＳトランジスタＮ１とＮ２とは、カレントミラーを構成している。
【0210】
ＰＭＯＳトランジスタＰ１の一端は、ノードＮＤ３０に接続され、他端はノードＮＤ３１に接続される。ＰＭＯＳトランジスタＰ１のゲートには、電圧ＶＦＢが印加される。
【0211】
ＰＭＯＳトランジスタＰ２の一端は、ノードＮＤ３０に接続され、他端はノードＮＤ３２に接続される。ＰＭＯＳトランジスタＰ２のゲートには、参照電圧ＶＲＥＦが印加される。
【0212】
電流源１１の一端は、ノードＮＤ１に接続され、他端はノードＮＤ３０に接続される。電流源１１からノードＮＤ３０に電流Ｉ１ａが流れる。
【0213】
ＰＭＯＳトランジスタＰ４の一端は、ノードＮＤ１に接続され、他端及びゲートは、ノードＮＤ３３に接続される。
【0214】
電流源１２の一端は、ノードＮＤ３３に接続され、他端はノードＮＤ２に接続される。電流源１２から電流Ｉ１ｃが流れる。
【0215】
ＰＭＯＳトランジスタＰ５の一端は、ノードＮＤ１に接続され、他端はノードＮＤ３４に接続され、ゲートはノードＮＤ３３に接続される。すなわち、ＰＭＯＳトランジスタＰ４とＰ５とは、カレントミラーを構成している。
【0216】
ＰＭＯＳトランジスタＰ６の一端は、ノードＮＤ３４に接続され、他端はノードＮＤ３０に接続され、ゲートはノードＮＤ１０に接続される。ＰＭＯＳトランジスタＰ６は、ノードＮＤ１０の電圧Ｖｎｄ１０に基づいて動作する。
【0217】
例えば、電圧Ｖｎｄ１０は、高速応答モードの場合に、“Ｌ”レベルとされ、低消費電流モードの場合に、“Ｈ”レベルとされる。例えば、ＰＭＯＳトランジスタＰ６は、電圧Ｖｎｄ１０が“Ｌ”レベルの場合、オン状態とされ、電圧Ｖｎｄ１０が“Ｈ”レベルの場合、オフ状態とされる。ＰＭＯＳトランジスタＰ６がオン状態のとき、ＰＭＯＳトランジスタＰ５及びＰ６に電流Ｉ１ｃに対応する電流Ｉ１ｂが流れる。
【0218】
出力段２０のＰＭＯＳトランジスタＰｐのゲートには、ノードＮＤ３２が接続される。換言すると、ＰＭＯＳトランジスタＰｐのゲートには、第１利得段１０の出力電圧Ｖ１が印加される。
【0219】
第１電圧モニタ回路３０は、第１電圧電流変換回路３１、第１電流コンパレータ３２、ＰＭＯＳトランジスタＴｐ７及びＴｐ９、並びにＮＭＯＳトランジスタＴｎ２、Ｔｎ１４及びＴｎ１５を含む。
【0220】
ＰＭＯＳトランジスタＴｐ７の一端は、ノードＮＤ１に接続され、他端はノードＮＤ３６に接続され、ゲートはノードＮＤ１１に接続される。すなわち、ＰＭＯＳトランジスタＴｐ１とＴｐ７とは、カレントミラーを構成している。
【0221】
ＮＭＯＳトランジスタＴｎ１４の一端及びゲートは、ノードＮＤ３６に接続され、他端はノードＮＤ２に接続される。
【0222】
ＰＭＯＳトランジスタＴｐ７、及びＮＭＯＳトランジスタＴｎ１４には、電流Ｉ３ａに対応する電流Ｉ３ａｃ’が流れる。
【0223】
第１電流コンパレータ３２は、ＰＭＯＳトランジスタＴｐ８、及びＮＭＯＳトランジスタＴｎ１３を含む。
【0224】
ＰＭＯＳトランジスタＴｐ８の一端は、ノードＮＤ１に接続され、他端はノードＮＤ１０に接続され、ゲートはノードＮＤ３３に接続される。すなわち、ＰＭＯＳトランジスタＰ４とＴｐ８とは、カレントミラーを構成している。
【0225】
ＮＭＯＳトランジスタＴｎ１３の一端は、ノードＮＤ１０に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ３６に接続される。すなわち、ＮＭＯＳトランジスタＴｎ１４とＴｎ１３とは、カレントミラーを構成している。
【0226】
例えば、出力電圧ＶＯＵＴの交流成分の変動がない、または出力電圧ＶＯＵＴの交流成分が緩やかに低下した場合、ＰＭＯＳトランジスタＴｐ１に電流Ｉ３ａが流れない、または微小な電流Ｉ３ａが流れる。電流Ｉ３ａが流れない場合、ＰＭＯＳトランジスタＴｐ７、及びＮＭＯＳトランジスタＴｎ１４はオフ状態とされる。ＮＭＯＳトランジスタＴｎ１３もオフ状態とされる。このため、ＰＭＯＳトランジスタＴｐ７、及びＮＭＯＳトランジスタＴｎ１４には電流Ｉ３ａに対応する電流Ｉ３ａｃ’が流れない。ＮＭＯＳトランジスタＴｎ１３には電流Ｉ３ａｃ’に対応する電流Ｉ３ａｃが流れない。一方、ＰＭＯＳトランジスタＴｐ８には電流Ｉ１ｃに対応する電流Ｉ３ｂが流れる。また、電流Ｉ３ａが流れる場合、ＰＭＯＳトランジスタＴｐ７、及びＮＭＯＳトランジスタＴｎ１４はオン状態とされる。ＮＭＯＳトランジスタＴｎ１３もオン状態とされる。このため、ＰＭＯＳトランジスタＴｐ７、及びＮＭＯＳトランジスタＴｎ１４には瞬間的に電流Ｉ３ａに対応する電流Ｉ３ａｃ’が流れる。ＮＭＯＳトランジスタＴｎ１３には瞬間的に電流Ｉ３ａｃ’に対応する電流Ｉ３ａｃが流れる。一方、ＰＭＯＳトランジスタＴｐ８には電流Ｉ１ｃに対応する電流Ｉ３ｂが流れる。なお、電流Ｉ３ａｃと電流Ｉ３ｂとは、最終的に同じ電流値となる。
【0227】
他方で、出力電圧ＶＯＵＴの交流成分が急峻に低下した場合、ＰＭＯＳトランジスタＴｐ１に電流Ｉ３ａが流れる。この場合、ＮＭＯＳトランジスタＴｎ１３はオン状態とされ、ＮＭＯＳトランジスタＴｎ１３には瞬間的に電流Ｉ３ａｃが流れる。一方、ＰＭＯＳトランジスタＴｐ８には電流Ｉ３ｂが流れる。
【0228】
第１電流コンパレータ３２は、電流Ｉ３ａｃと電流Ｉ３ｂとを比較する。
【0229】
電流Ｉ３ａｃが流れない場合、電圧Ｖｎｄ１０は、電圧ＶＩＮに近い電圧とされる（“Ｈ”レベルとされる）。換言すると、第１電流コンパレータ３２は、電圧Ｖｎｄ１０を“Ｈ”レベルとする。
【0230】
電流Ｉ３ａｃが流れる場合、電流Ｉ３ａｃが電流Ｉ３ｂよりも大きい場合には、電圧Ｖｎｄ１０が下がるため、電圧Ｖｎｄ１０は、電圧ＶＳＳに近い電圧とされる（“Ｌ”レベルとされる）。換言すると、第１電流コンパレータ３２は、電圧Ｖｎｄ１０を“Ｌ”レベルとする。これは、例えば出力電圧ＶＯＵＴの交流成分が急峻に低下した場合である。電流Ｉ３ａｃが電流Ｉ３ｂよりも小さい場合には、電圧Ｖｎｄ１０が上がるため、電圧Ｖｎｄ１０は、電圧ＶＩＮに近い電圧とされる（“Ｈ”レベルとされる）。換言すると、第１電流コンパレータ３２は、電圧Ｖｎｄ１０を“Ｈ”レベルとする。これは、例えば出力電圧ＶＯＵＴの交流成分の変動がない、または出力電圧ＶＯＵＴの交流成分が緩やかに低下した場合である。また、電流Ｉ３ａｃが電流Ｉ３ｂと等しい場合、電圧Ｖｎｄ１０は、電圧ＶＩＮに近い電圧に維持される（“Ｈ”レベルに維持される）。換言すると、第１電流コンパレータ３２は、電圧Ｖｎｄ１０を“Ｈ”レベルに維持する。
【0231】
ＰＭＯＳトランジスタＴｐ９の一端は、ノードＮＤ１に接続され、他端はノードＮＤ３５に接続され、ゲートはノードＮＤ３３に接続される。すなわち、ＰＭＯＳトランジスタＰ４とＴｐ９とは、カレントミラーを構成している。
【0232】
ＮＭＯＳトランジスタＴｎ１５の一端及びゲートは、ノードＮＤ３５に接続され、他端はノードＮＤ２に接続される。ＮＭＯＳトランジスタＴｎ２のゲートは、ノードＮＤ３５に接続される。すなわち、ＮＭＯＳトランジスタＴｎ１５とＴｎ２とは、カレントミラーを構成している。
【0233】
ＰＭＯＳトランジスタＴｐ９、及びＮＭＯＳトランジスタＴｎ１５には、電流Ｉ１ｃに対応する電流Ｉ３ｄが流れる。
【0234】
ＮＭＯＳトランジスタＴｎ２には電流Ｉ３ｄに対応する電流Ｉ３ｃが流れる。このため、電流Ｉ３ａは、電流Ｉ３ｃだけバイアスされた電流となる。
【0235】
定電圧回路１の他の構成は、第１実施形態の図１と同様である。
【0236】
１２．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第１実施形態の図２及び図３において、Ｓ１２の「“Ｈ”レベル」を「“Ｌ”レベル」に、Ｓ１３及びＳ１７の「Ｎ５」を「Ｐ６」に、Ｓ１６の「“Ｌ”レベル」を「“Ｈ”レベル」に、それぞれ置き換えたものである。
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第１実施形態の図２及び図３において、Ｓ１２の「“Ｈ”レベル」を「“Ｌ”レベル」に、Ｓ１３及びＳ１７の「Ｎ５」を「Ｐ６」に、Ｓ１６の「“Ｌ”レベル」を「“Ｈ”レベル」に、それぞれ置き換えたものである。
【0237】
１２．３ 効果
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。もちろん、本実施形態は、第２実施形態に適用することもできる。
本実施形態に係る構成によれば、第１実施形態と同様の効果を奏する。もちろん、本実施形態は、第２実施形態に適用することもできる。
【0238】
１３．第１３実施形態
第１３実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２利得段５０を含む点で第１２実施形態と異なる。以下では、第１２実施形態と異なる点を中心に説明する。
第１３実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２利得段５０を含む点で第１２実施形態と異なる。以下では、第１２実施形態と異なる点を中心に説明する。
【0239】
【0240】
定電圧回路１は、第２利得段５０をさらに含む。
【0241】
第２利得段５０は、ＰＭＯＳトランジスタＰ７～Ｐ９、及びＮＭＯＳトランジスタＮ１２を含む。
【0242】
ＰＭＯＳトランジスタＰ７の一端は、ノードＮＤ１に接続され、他端はノードＮＤ３９に接続され、ゲートはノードＮＤ３３に接続される。すなわち、ＰＭＯＳトランジスタＰ４とＰ７とは、カレントミラーを構成している。ＰＭＯＳトランジスタＰ７には、電流Ｉ１ｃに対応する電流Ｉ５ａが流れる。
【0243】
ＰＭＯＳトランジスタＰ８の一端は、ノードＮＤ１に接続され、他端はノードＮＤ３８に接続され、ゲートはノードＮＤ３３に接続される。すなわち、ＰＭＯＳトランジスタＰ４とＰ８とは、カレントミラーを構成している。
【0244】
ＰＭＯＳトランジスタＰ９の一端は、ノードＮＤ３８に接続され、他端はノードＮＤ３９に接続され、ゲートはノードＮＤ１０に接続される。ＰＭＯＳトランジスタＰ９は、ノードＮＤ１０の電圧Ｖｎｄ１０に基づいて動作する。
【0245】
例えば、ＰＭＯＳトランジスタＰ９は、電圧Ｖｎｄ１０が“Ｌ”レベルの場合、オン状態とされ、電圧Ｖｎｄ１０が“Ｈ”レベルの場合、オフ状態とされる。ＰＭＯＳトランジスタＰ９がオン状態のとき、ＰＭＯＳトランジスタＰ８及びＰ９に電流Ｉ１ｃに対応する電流Ｉ５ｂが流れる。
【0246】
ＮＭＯＳトランジスタＮ１２の一端は、ノードＮＤ３９に接続され、他端はノードＮＤ２に接続される。ＮＭＯＳトランジスタＮ１２のゲートには、ノードＮＤ３２が接続される。換言すると、ＮＭＯＳトランジスタＮ１２のゲートには、第１利得段１０の出力電圧Ｖ１が印加される。
【0247】
出力段２０のＰＭＯＳトランジスタＰｐのゲートには、ノードＮＤ３９が接続される。換言すると、ＰＭＯＳトランジスタＰｐのゲートには、第２利得段５０の出力電圧Ｖ２が印加される。
【0248】
ＰＭＯＳトランジスタＰ１のゲートには、参照電圧ＶＲＥＦが印加される。
【0249】
ＰＭＯＳトランジスタＰ２のゲートには、電圧ＶＦＢが印加される。
【0250】
定電圧回路１の他の構成は、第１２実施形態の図２２と同様である。
【0251】
なお、例えば、電圧Ｖｎｄ１０が“Ｌ”レベルの場合に、ＰＭＯＳトランジスタＰ６及びＰ９のうちの一方だけオン状態とされてもよい。
【0252】
また、第２利得段５０は、ＰＭＯＳトランジスタＰ７が廃され、別の電流源及びＰＭＯＳトランジスタとＰＭＯＳトランジスタＰ８とによりカレントミラーを構成してもよい。この場合、第１電圧モニタ回路３０のＰＭＯＳトランジスタＴｐ８及びＴｐ９は、第１利得段１０のＰＭＯＳトランジスタとカレントミラーを構成してもよいし、第２利得段５０のＰＭＯＳトランジスタとカレントミラーを構成してもよい。
【0253】
１３．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第１実施形態の図２及び図３において、Ｓ１２の「“Ｈ”レベル」を「“Ｌ”レベル」に、Ｓ１３及びＳ１７の「Ｎ５」を「Ｐ６及びＰ９」に、Ｓ１６の「“Ｌ”レベル」を「“Ｈ”レベル」に、それぞれ置き換えたものである。
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第１実施形態の図２及び図３において、Ｓ１２の「“Ｈ”レベル」を「“Ｌ”レベル」に、Ｓ１３及びＳ１７の「Ｎ５」を「Ｐ６及びＰ９」に、Ｓ１６の「“Ｌ”レベル」を「“Ｈ”レベル」に、それぞれ置き換えたものである。
【0254】
１３．３ 効果
本実施形態に係る構成によれば、第３実施形態と同様の効果を奏する。もちろん、本実施形態は、第２実施形態に適用することもできる。
本実施形態に係る構成によれば、第３実施形態と同様の効果を奏する。もちろん、本実施形態は、第２実施形態に適用することもできる。
【0255】
１４．第１４実施形態
第１４実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第１電圧モニタ回路３０の構成が第１２実施形態と異なる。なお、第１２実施形態と区別するために、第１電圧モニタ回路３０を、第１電圧モニタ回路３０ａと表記する。以下では、第１２実施形態と異なる点を中心に説明する。
第１４実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第１電圧モニタ回路３０の構成が第１２実施形態と異なる。なお、第１２実施形態と区別するために、第１電圧モニタ回路３０を、第１電圧モニタ回路３０ａと表記する。以下では、第１２実施形態と異なる点を中心に説明する。
【0256】
【0257】
第１利得段１０において、第１２実施形態の図２２におけるＰＭＯＳトランジスタＰ４及びＰ５、並びに電流源１２は廃されている。
【0258】
第１電圧モニタ回路３０ａにおいて、第１２実施形態の図２２におけるＰＭＯＳトランジスタＴｐ９は廃されている。第１電圧モニタ回路３０ａは、電流源３３をさらに含む。
【0259】
電流源３３の一端には、電圧ＶＩＮが印加される。電流源３３の他端は、ノードＮＤ４０に接続される。ＮＭＯＳトランジスタＴｎ１５の一端及びゲートは、ノードＮＤ４０に接続され、他端はノードＮＤ２に接続される。電流源３３からＮＭＯＳトランジスタＴｎ１５を介してノードＮＤ２に電流Ｉ３ｄが流れる。ＮＭＯＳトランジスタＴｎ２のゲートは、ノードＮＤ４０に接続される。すなわち、ＮＭＯＳトランジスタＴｎ１５とＴｎ２とは、カレントミラーを構成している。ＮＭＯＳトランジスタＴｎ２には、電流Ｉ３ｄに対応する電流Ｉ３ｃが流れる。
【0260】
第１電流コンパレータ３２において、第１２実施形態の図２２におけるＰＭＯＳトランジスタＴｐ８は廃されている。第１電流コンパレータ３２は、ＰＭＯＳトランジスタＴｐ１０－１～Ｔｐ１０－ｓ（ｓは１以上の整数）、Ｔｐ１１－１～Ｔｐ１１－ｓ、及び電流源３４をさらに含む。
【0261】
ＰＭＯＳトランジスタＴｐ１０－１～Ｔｐ１０－ｓは、直列接続される。直列接続されたＰＭＯＳトランジスタＴｐ１０－１～Ｔｐ１０－ｓの一端は、ノードＮＤ１に接続される。直列接続されたＰＭＯＳトランジスタＴｐ１０－１～Ｔｐ１０－ｓの他端は、ノードＮＤ３５に接続される。ＰＭＯＳトランジスタＴｐ１０－１～Ｔｐ１０－ｓの各ゲートは、ノードＮＤ３５に接続される。
【0262】
電流源３４の一端は、ノードＮＤ３５に接続され、他端はノードＮＤ２に接続される。電流源３４から電流Ｉ３ｅが流れる。
【0263】
ＰＭＯＳトランジスタＴｐ１１－１～Ｔｐ１１－ｓは、直列接続される。直列接続されたＰＭＯＳトランジスタＴｐ１１－１～Ｔｐ１１－ｓの一端は、ノードＮＤ１に接続される。直列接続されたＰＭＯＳトランジスタＴｐ１１－１～Ｔｐ１１－ｓの他端は、ノードＮＤ１０に接続される。ＰＭＯＳトランジスタＴｐ１１－１～Ｔｐ１１－ｓの各ゲートは、ノードＮＤ３５に接続される。すなわち、ＰＭＯＳトランジスタＴｐ１０－１～Ｔｐ１０－ｓと、ＰＭＯＳトランジスタＴｐ１１－１～Ｔｐ１１－ｓとは、カレントミラーを構成している。ＰＭＯＳトランジスタＴｐ１１－１～Ｔｐ１１－ｓには、電流Ｉ３ｅに対応する電流Ｉ３ｂが流れる。ＰＭＯＳトランジスタＴｐ１１－１～Ｔｐ１１－ｓは直列接続されているため、電流Ｉ３ｂは定電流性が高い。
【0264】
第１電流コンパレータ３２において、ＮＭＯＳトランジスタＴｎ１３は、ＮＭＯＳトランジスタＴｎ１４と比べてゲート長Ｌを短くしている。この場合、ＮＭＯＳトランジスタＴｎ１３のチャネル長変調効果により、電流Ｉ３ａｃは、ゲート長Ｌが長い場合と比べて上昇する。電流Ｉ３ａｃが上昇すると、ノードＮＤ１０の電圧Ｖｎｄ１０が低下する。一方、電圧Ｖｎｄ１０が低下すると、電流Ｉ３ｂが低下する。このため、電圧Ｖｎｄ１０は少しずつ低下する。換言すると、第１電流コンパレータ３２は、ノードＮＤ１０の電圧Ｖｎｄ１０を緩やかに変化させる。よって、電圧Ｖｎｄ１０は電圧ＶＳＳと電圧ＶＩＮとの間の電圧値とされる。電圧Ｖｎｄ１０は、出力電圧ＶＯＵＴの低下量が大きいほど大きくなり、出力電圧ＶＯＵＴの低下量が小さいほど小さくなる。なお、電流Ｉ３ａｃが流れない場合、電圧Ｖｎｄ１０は、電圧ＶＩＮに近い電圧とされる。
【0265】
ＰＭＯＳトランジスタＰ６は、電圧Ｖｎｄ１０がＰＭＯＳトランジスタＰ６の閾値電圧Ｖｔｈ６を超えるとオン状態とされ、第１利得段１０には電圧Ｖｎｄ１０に応じた電流Ｉ１ｂが流れる。
【0266】
定電圧回路１の他の構成は、第１２実施形態の図２２と同様である。
【0267】
１４．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第４実施形態の図１０及び図１１において、Ｓ４１及びＳ４３の「Ｖｔｈ５」を「Ｖｔｈ６」に置き換えたものである。
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第４実施形態の図１０及び図１１において、Ｓ４１及びＳ４３の「Ｖｔｈ５」を「Ｖｔｈ６」に置き換えたものである。
【0268】
１４．３ 効果
本実施形態に係る構成によれば、第４実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第４実施形態と同様の効果を奏する。
【0269】
１５．第１５実施形態
第１５実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第１電流コンパレータ３２の構成が第１４実施形態と異なる。なお、モード選択動作を示すフローチャートは、第１４実施形態と同様である。以下では、第１４実施形態と異なる点を中心に説明する。
第１５実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第１電流コンパレータ３２の構成が第１４実施形態と異なる。なお、モード選択動作を示すフローチャートは、第１４実施形態と同様である。以下では、第１４実施形態と異なる点を中心に説明する。
【0270】
【0271】
第１利得段１０において、第１４実施形態の図２４におけるＰＭＯＳトランジスタＰ６は廃されている。第１利得段１０は、ＰＭＯＳトランジスタＰ６－１～Ｐ６－ｔ（ｔは１以上の整数）をさらに含む。
【0272】
ＰＭＯＳトランジスタＰ６－１～Ｐ６－ｔは、直列接続される。直列接続されたＰＭＯＳトランジスタＰ６－１～Ｐ６－ｔの一端は、ノードＮＤ１に接続される。直列接続されたＰＭＯＳトランジスタＰ６－１～Ｐ６－ｔの他端は、ノードＮＤ３０に接続される。ＰＭＯＳトランジスタＰ６－１～Ｐ６－ｔの各ゲートは、ノードＮＤ１０に接続される。ＰＭＯＳトランジスタＰ６－１～Ｐ６－ｔの各々は、ノードＮＤ１０の電圧Ｖｎｄ１０に基づいて動作する。ＰＭＯＳトランジスタＰ６－１～Ｐ６－ｔは直列接続されているため、電流Ｉ１ｂは低利得となる。すなわち、電流Ｉ１ｂは、直列接続されていない場合と比べて小さい電流となる。
【0273】
第１電流コンパレータ３２において、第１４実施形態の図２４におけるＰＭＯＳトランジスタＴｐ１０－１～Ｔｐ１０－ｓ、Ｔｐ１１－１～Ｔｐ１１－ｓ、及び電流源３４は、廃されている。第１電流コンパレータ３２は、抵抗素子Ｒ１をさらに含む。
【0274】
抵抗素子Ｒ１の一端は、ノードＮＤ１に接続され、他端はノードＮＤ１０に接続される。なお、抵抗素子Ｒ１は、可変抵抗であってもよい。
【0275】
第１電流コンパレータ３２において、ＮＭＯＳトランジスタＴｎ１３には、ＮＭＯＳトランジスタＴｎ１４を流れる電流Ｉ３ａｃ’のミラー比倍の電流Ｉ３ａｃが流れる。これにより、第１電流コンパレータ３２は、ノードＮＤ１０の電圧Ｖｎｄ１０を緩やかに変化させる。よって、電圧Ｖｎｄ１０は、電圧ＶＳＳと電圧ＶＩＮとの間の電圧値とされる。電圧Ｖｎｄ１０は、出力電圧ＶＯＵＴの低下量が大きいほど大きくなり、出力電圧ＶＯＵＴの低下量が小さいほど小さくなる。
【0276】
ＰＭＯＳトランジスタＰ６－１～Ｐ６－ｔの各々は、電圧Ｖｎｄ１０がＰＭＯＳトランジスタＰ６－１～Ｐ６－ｔの各々の閾値電圧Ｖｔｈ６を超えるとオン状態とされ、第１利得段１０には電圧Ｖｎｄ１０に応じた電流Ｉ１ｂが流れる。
【0277】
定電圧回路１の他の構成は、第１４実施形態の図２４と同様である。
【0278】
１５．２ 効果
本実施形態に係る構成によれば、第５実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第５実施形態と同様の効果を奏する。
【0279】
１６．第１６実施形態
第１６実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第１電圧モニタ回路３０ａの構成が第１４実施形態と異なる。以下では、第１４実施形態と異なる点を中心に説明する。
第１６実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１では、第１利得段１０及び第１電圧モニタ回路３０ａの構成が第１４実施形態と異なる。以下では、第１４実施形態と異なる点を中心に説明する。
【0280】
【0281】
第１電圧モニタ回路３０ａにおいて、第１４実施形態の図２４における第１電流コンパレータ３２、及びＮＭＯＳトランジスタＴｎ１４は廃されている。
【0282】
ＰＭＯＳトランジスタＴｐ７の一端は、ノードＮＤ１に接続され、他端はノードＮＤ３０に接続され、ゲートはノードＮＤ１１に接続される。
【0283】
第１電圧モニタ回路３０ａにおいて、ＰＭＯＳトランジスタＴｐ７には、ＰＭＯＳトランジスタＴｐ１を流れる電流Ｉ３ａのミラー比倍の電流Ｉ３ａｃが流れる。電流Ｉ３ａｃは、出力電圧ＶＯＵＴの低下量が大きいほど大きくなり、出力電圧ＶＯＵＴの低下量が小さいほど小さくなる。電流Ｉ３ａｃは、ノードＮＤ１からＰＭＯＳトランジスタＴｐ７を介してノードＮＤ３０に流れる。すなわち、第１利得段１０には電流Ｉ３ａのミラー比倍の電流Ｉ３ａｃが流れる。
【0284】
定電圧回路１の他の構成は、第１４実施形態の図２４と同様である。
【0285】
１６．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、Ｓ４１及びＳ４３を以下の動作に置き換えた点で第４実施形態の図１０及び図１１と異なる。以下では、図１０及び図１１を用いて定電圧回路１のモード選択動作について説明する。
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、Ｓ４１及びＳ４３を以下の動作に置き換えた点で第４実施形態の図１０及び図１１と異なる。以下では、図１０及び図１１を用いて定電圧回路１のモード選択動作について説明する。
【0286】
図１０のＳ４１において、ＰＭＯＳトランジスタＴｐ７がオン状態の場合（Ｓ４１＿Ｙｅｓ）、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ａ＋Ｉ３ａｃ）にする（Ｓ４２）。他方で、ＰＭＯＳトランジスタＴｐ７がオフ状態の場合（Ｓ４１＿Ｎｏ）、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）に維持する。
【0287】
図１１のＳ４３において、ＰＭＯＳトランジスタＴｐ７がオン状態の場合（Ｓ４３＿Ｙｅｓ）、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ａ＋Ｉ３ａｃ）に維持する。他方で、ＰＭＯＳトランジスタＴｐ７がオフ状態の場合（Ｓ４３＿Ｎｏ）、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）にする（Ｓ４４）。
【0288】
【0289】
１６．３ 効果
本実施形態に係る構成によれば、第６実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第６実施形態と同様の効果を奏する。
【0290】
１７．第１７実施形態
第１７実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２利得段５０を含む点で第１４実施形態と異なる。以下では、第１４実施形態と異なる点を中心に説明する。
第１７実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２利得段５０を含む点で第１４実施形態と異なる。以下では、第１４実施形態と異なる点を中心に説明する。
【0291】
【0292】
定電圧回路１は、第２利得段５０をさらに含む。
【0293】
第２利得段５０において、第１３実施形態の図２３におけるＰＭＯＳトランジスタＰ７及びＰ８は廃されている。第２利得段５０は、電流源５１をさらに含む。
【0294】
電流源５１の一端は、ノードＮＤ１に接続され、他端はノードＮＤ３９に接続される。電流源５１からノードＮＤ３９に電流Ｉ５ａが流れる。
【0295】
第２利得段５０の他の構成は、第１３実施形態の図２３と同様である。
【0296】
定電圧回路１の他の構成は、第１４実施形態の図２４と同様である。
【0297】
なお、第１電圧モニタ回路３０ａは、第１５実施形態または第１６実施形態の第１電圧モニタ回路３０ａであってもよい。
【0298】
１７．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第２利得段５０の動作が追加された点で第４実施形態の図１０及び図１１と異なる。以下では、図１０及び図１１を用いて定電圧回路１のモード選択動作について説明する。
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第２利得段５０の動作が追加された点で第４実施形態の図１０及び図１１と異なる。以下では、図１０及び図１１を用いて定電圧回路１のモード選択動作について説明する。
【0299】
図１０のＳ４０において、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）にし、第２利得段５０の動作電流を一定値（電流Ｉ５ａ）する。
【0300】
図１０のＳ４１において、電圧Ｖｎｄ１０が、ＰＭＯＳトランジスタＰ６の閾値電圧Ｖｔｈ６よりも大きい、またはＰＭＯＳトランジスタＰ９の閾値電圧Ｖｔｈ９よりも大きい場合（Ｓ４１＿Ｙｅｓ）、ＰＭＯＳトランジスタＰ６及びＰ９のうちの閾値電圧を超えたトランジスタは、オン状態とされる。この結果、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ａ＋Ｉ１ｂ）にし、第２利得段５０の動作電流を可変値（電流Ｉ５ａ＋Ｉ５ｂ）にする（Ｓ４２）。他方で、電圧Ｖｎｄ１０が閾値電圧Ｖｔｈ６以下且つ閾値電圧Ｖｔｈ９以下である場合（Ｓ４１＿Ｎｏ）、ＰＭＯＳトランジスタＰ６及びＰ９は、オフ状態を維持する。すなわち、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）に維持し、第２利得段５０の動作電流を一定値（電流Ｉ５ａ）に維持する。
【0301】
図１１のＳ４３において、電圧Ｖｎｄ１０が、ＰＭＯＳトランジスタＰ６の閾値電圧Ｖｔｈ６よりも大きい、またはＰＭＯＳトランジスタＰ９の閾値電圧Ｖｔｈ９よりも大きい場合（Ｓ４３＿Ｙｅｓ）、ＰＭＯＳトランジスタＰ６及びＰ９のうちの閾値電圧を超えたトランジスタは、オン状態を維持する。すなわち、定電圧回路１は、第１利得段１０の動作電流を可変値（電流Ｉ１ａ＋Ｉ１ｂ）に維持し、第２利得段５０の動作電流を可変値（電流Ｉ５ａ＋Ｉ５ｂ）に維持する。他方で、電圧Ｖｎｄ１０が閾値電圧Ｖｔｈ６以下且つ閾値電圧Ｖｔｈ９以下である場合（Ｓ４３＿Ｎｏ）、ＰＭＯＳトランジスタＰ６及びＰ９は、オフ状態とされる。この結果、定電圧回路１は、第１利得段１０の動作電流を一定値（電流Ｉ１ａ）にし、第２利得段５０の動作電流を一定値（電流Ｉ５ａ）にする（Ｓ４４）。
【0302】
１７．３ 効果
本実施形態に係る構成によれば、第７実施形態と同様の効果を奏する。
本実施形態に係る構成によれば、第７実施形態と同様の効果を奏する。
【0303】
１８．第１８実施形態
第１８実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２電圧モニタ回路６０を含む点で第１２実施形態と異なる。また、本実施形態に係る定電圧回路１では、第１利得段１０の構成が第１２実施形態と異なる。以下では、第１２実施形態と異なる点を中心に説明する。
第１８実施形態に係る定電圧回路１について説明する。本実施形態に係る定電圧回路１は、第２電圧モニタ回路６０を含む点で第１２実施形態と異なる。また、本実施形態に係る定電圧回路１では、第１利得段１０の構成が第１２実施形態と異なる。以下では、第１２実施形態と異なる点を中心に説明する。
【0304】
１８．１ 定電圧回路１の回路構成
本実施形態に係る定電圧回路１の回路構成について、図２８を用いて説明する。図２８は、定電圧回路１の一例を示す回路図である。なお、図２８において、第１２実施形態の図２２における第１電圧モニタ回路３０と、ノードＮＤ１及びＮＤ２との間の配線は省略されている。
本実施形態に係る定電圧回路１の回路構成について、図２８を用いて説明する。図２８は、定電圧回路１の一例を示す回路図である。なお、図２８において、第１２実施形態の図２２における第１電圧モニタ回路３０と、ノードＮＤ１及びＮＤ２との間の配線は省略されている。
【0305】
定電圧回路１は、第２電圧モニタ回路６０をさらに含む。
【0306】
第２電圧モニタ回路６０は、第２電圧電流変換回路６１、第２電流コンパレータ６２、ＰＭＯＳトランジスタＴｐ６を含む。
【0307】
第２電圧電流変換回路６１は、ＮＭＯＳトランジスタＴｎ７を含む。
【0308】
ＮＭＯＳトランジスタＴｎ７の一端及びゲートは、ノードＮＤ１１に接続され、他端はノードＮＤ２に接続される。
【0309】
第２電流コンパレータ６２は、ＰＭＯＳトランジスタＴｐ３、及びＮＭＯＳトランジスタＴｎ９を含む。
【0310】
ＰＭＯＳトランジスタＴｐ３の一端は、ノードＮＤ１に接続され、他端はノードＮＤ２１に接続され、ゲートはノードＮＤ３３に接続される。すなわち、ＰＭＯＳトランジスタＰ４とＴｐ３とは、カレントミラーを構成している。
【0311】
ＮＭＯＳトランジスタＴｎ９の一端は、ノードＮＤ２１に接続され、他端はノードＮＤ２に接続され、ゲートはノードＮＤ１１に接続される。すなわち、ＮＭＯＳトランジスタＴｎ７とＴｎ９とは、カレントミラーを構成している。
【0312】
例えば、出力電圧ＶＯＵＴの交流成分の変動がない、または出力電圧ＶＯＵＴの交流成分が緩やかに上昇した場合、ＮＭＯＳトランジスタＴｎ７に電流Ｉ６ａが流れない、または微小な電流Ｉ６ａが流れる。電流Ｉ６ａが流れない場合、ＮＭＯＳトランジスタＴｎ９はオフ状態とされるため、ＮＭＯＳトランジスタＴｎ９には電流Ｉ６ａに対応する電流Ｉ６ａｃが流れない。一方、ＰＭＯＳトランジスタＴｐ３には電流Ｉ１ｃに対応する電流Ｉ６ｂが流れる。また、電流Ｉ６ａが流れる場合、ＮＭＯＳトランジスタＴｎ９はオン状態とされるため、ＮＭＯＳトランジスタＴｎ９には瞬間的に電流Ｉ６ａｃが流れる。一方、ＰＭＯＳトランジスタＴｐ３には電流Ｉ６ｂが流れる。なお、電流Ｉ６ａｃと電流Ｉ６ｂとは、最終的に同じ電流値となる。
【0313】
他方で、出力電圧ＶＯＵＴの交流成分が急峻に上昇した場合、ＮＭＯＳトランジスタＴｎ７に電流Ｉ６ａが流れる。この場合、ＮＭＯＳトランジスタＴｎ９はオン状態とされ、ＮＭＯＳトランジスタＴｎ９には瞬間的に電流Ｉ６ａｃが流れる。一方、ＰＭＯＳトランジスタＴｐ３には電流Ｉ６ｂが流れる。
【0314】
第２電流コンパレータ６２は、電流Ｉ６ａｃと電流Ｉ６ｂとを比較する。
【0315】
電流Ｉ６ａｃが流れない場合、電圧Ｖｎｄ２１は、電圧ＶＩＮに近い電圧とされる（“Ｈ”レベルとされる）。換言すると、第２電流コンパレータ６２は、電圧Ｖｎｄ２１を“Ｈ”レベルとする。
【0316】
電流Ｉ６ａｃが流れる場合、電流Ｉ６ａｃが電流Ｉ６ｂよりも大きい場合には、電圧Ｖｎｄ２１が下がるため、電圧Ｖｎｄ２１は、電圧ＶＳＳに近い電圧とされる（“Ｌ”レベルとされる）。換言すると、第２電流コンパレータ６２は、電圧Ｖｎｄ２１を“Ｌ”レベルとする。これは、例えば出力電圧ＶＯＵＴの交流成分が急峻に上昇した場合である。電流Ｉ６ａｃが電流Ｉ６ｂよりも小さい場合には、電圧Ｖｎｄ２１が上がるため、電圧Ｖｎｄ２１は、電圧ＶＩＮに近い電圧とされる（“Ｈ”レベルとされる）。換言すると、第２電流コンパレータ６２は、電圧Ｖｎｄ２１を“Ｈ”レベルとする。これは、例えば出力電圧ＶＯＵＴの交流成分の変動がない、または出力電圧ＶＯＵＴの交流成分が緩やかに上昇した場合である。また、電流Ｉ６ａｃが電流Ｉ６ｂと等しい場合、電圧Ｖｎｄ２１は、電圧ＶＩＮに近い電圧に維持される（“Ｈ”レベルに維持される）。換言すると、第２電流コンパレータ６２は、電圧Ｖｎｄ２１を“Ｈ”レベルに維持する。
【0317】
ＰＭＯＳトランジスタＴｐ６の一端は、ノードＮＤ１に接続され、他端はノードＮＤ１１に接続され、ゲートはノードＮＤ３３に接続される。すなわち、ＰＭＯＳトランジスタＰ４とＴｐ６とは、カレントミラーを構成している。
【0318】
ＰＭＯＳトランジスタＴｐ６には電流Ｉ１ｃに対応する電流Ｉ６ｃが流れる。このため、電流Ｉ６ａは、電流Ｉ６ｃだけバイアスされた電流となる。
【0319】
第１利得段１０は、ＰＭＯＳトランジスタＰ１１及びＰ１２をさらに含む。
【0320】
ＰＭＯＳトランジスタＰ１１の一端は、ノードＮＤ１に接続され、他端はノードＮＤ４２に接続され、ゲートはノードＮＤ３３に接続される。すなわち、ＰＭＯＳトランジスタＰ４とＰ１１とは、カレントミラーを構成している。
【0321】
ＰＭＯＳトランジスタＰ１２の一端は、ノードＮＤ４２に接続され、他端はノードＮＤ３０に接続され、ゲートはノードＮＤ２１に接続される。ＰＭＯＳトランジスタＰ１２は、ノードＮＤ２１の電圧Ｖｎｄ２１に基づいて動作する。
【0322】
例えば、電圧Ｖｎｄ２１は、高速応答モードの場合に、“Ｌ”レベルとされ、低消費電流モードの場合に、“Ｈ”レベルとされる。例えば、ＰＭＯＳトランジスタＰ１２は、電圧Ｖｎｄ２１が“Ｌ”レベルの場合、オン状態とされ、電圧Ｖｎｄ２１が“Ｈ”レベルの場合、オフ状態とされる。ＰＭＯＳトランジスタＰ１２がオン状態のとき、ＰＭＯＳトランジスタＰ１１及びＰ１２に電流Ｉ１ｃに対応する電流Ｉ１ｄが流れる。
【0323】
１８．２ モード選択動作
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第８実施形態の図１６及び図１７において、Ｓ１２の「“Ｈ”レベル」を「“Ｌ”レベル」に、Ｓ１３及びＳ１７の「Ｎ５」を「Ｐ６」に、Ｓ１６の「“Ｌ”レベル」を「“Ｈ”レベル」に、それぞれ置き換えたものである。さらに、第８実施形態の図１６及び図１７において、Ｓ５１の「“Ｈ”レベル」を「“Ｌ”レベル」に、Ｓ５２及びＳ５６の「Ｎ１１」を「Ｐ１２」に、Ｓ５５の「“Ｌ”レベル」を「“Ｈ”レベル」に、それぞれ置き換えたものである。
本実施形態に係る定電圧回路１のモード選択動作について説明する。本実施形態に係る定電圧回路１のモード選択動作を示すフローチャートは、第８実施形態の図１６及び図１７において、Ｓ１２の「“Ｈ”レベル」を「“Ｌ”レベル」に、Ｓ１３及びＳ１７の「Ｎ５」を「Ｐ６」に、Ｓ１６の「“Ｌ”レベル」を「“Ｈ”レベル」に、それぞれ置き換えたものである。さらに、第８実施形態の図１６及び図１７において、Ｓ５１の「“Ｈ”レベル」を「“Ｌ”レベル」に、Ｓ５２及びＳ５６の「Ｎ１１」を「Ｐ１２」に、Ｓ５５の「“Ｌ”レベル」を「“Ｈ”レベル」に、それぞれ置き換えたものである。
【0324】
１８．３ 効果
本実施形態に係る構成によれば、第８実施形態と同様の効果を奏する。もちろん、本実施形態は、第２実施形態に適用することもできる。
本実施形態に係る構成によれば、第８実施形態と同様の効果を奏する。もちろん、本実施形態は、第２実施形態に適用することもできる。
【0325】
１９．変形例等
上記のように、実施形態に係る定電圧回路は、出力電圧(VOUT)の分圧(VFB)と、参照電圧(VREF)との差分を増幅した第１電圧(V1)を出力する第１利得段(10)と、一端が入力電圧端子(T1)に接続され、他端が出力電圧端子(T3)に接続され、ゲートに印加された第１電圧(V1)に基づいて、出力電圧(VOUT)を制御する第１トランジスタ(Pp)と、第１利得段(10)に流れる電流を制御する第２トランジスタ(N5/P6)と、出力電圧(VOUT)の変動量を第１電流(I3a)に変換する第１回路(31)と、第１電流(I3a)に対応する第２電流(I3ac)に基づいて、第２トランジスタ(N5/P6)のゲート電圧を制御する第２回路(32)とを備える。第２トランジスタ(N5/P6)のゲート電圧が第２トランジスタの第１閾値電圧以下である場合、第１動作モード(低消費電流)が選択されて、第１利得段(10)には、第３電流(I1a)が流れ、第２トランジスタのゲート電圧が第１閾値電圧よりも大きい場合、第２動作モード(高速応答)が選択されて、第１利得段には、第３電流よりも大きい第４電流(I1a+I1b)が流れる。
上記のように、実施形態に係る定電圧回路は、出力電圧(VOUT)の分圧(VFB)と、参照電圧(VREF)との差分を増幅した第１電圧(V1)を出力する第１利得段(10)と、一端が入力電圧端子(T1)に接続され、他端が出力電圧端子(T3)に接続され、ゲートに印加された第１電圧(V1)に基づいて、出力電圧(VOUT)を制御する第１トランジスタ(Pp)と、第１利得段(10)に流れる電流を制御する第２トランジスタ(N5/P6)と、出力電圧(VOUT)の変動量を第１電流(I3a)に変換する第１回路(31)と、第１電流(I3a)に対応する第２電流(I3ac)に基づいて、第２トランジスタ(N5/P6)のゲート電圧を制御する第２回路(32)とを備える。第２トランジスタ(N5/P6)のゲート電圧が第２トランジスタの第１閾値電圧以下である場合、第１動作モード(低消費電流)が選択されて、第１利得段(10)には、第３電流(I1a)が流れ、第２トランジスタのゲート電圧が第１閾値電圧よりも大きい場合、第２動作モード(高速応答)が選択されて、第１利得段には、第３電流よりも大きい第４電流(I1a+I1b)が流れる。
【0326】
なお、実施形態は上記説明した形態に限定されるものではなく、種々の変形が可能である。
【0327】
上記実施形態で説明したフローチャートは、その処理の順番を可能な限り入れ替えることができる。
【0328】
また、第１８実施形態の第１電圧モニタ回路３０は、第１４実施形態、第１５実施形態、または第１６実施形態の第１電圧モニタ回路３０ａであってもよい。第１８実施形態の第２電圧モニタ回路６０は、第９実施形態の第２電圧モニタ回路６０ａと同様の構成であってもよい。
【0329】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【0330】
１…定電圧回路、１０…第１利得段、１１、１２、３３、３４、５１、６４…電流源、２０…出力段、３０、３０ａ…第１電圧モニタ回路、３１…第１電圧電流変換回路、３２…第１電流コンパレータ、４０…電流モニタ回路、５０…第２利得段、６０、６０ａ…第２電圧モニタ回路、６１…第２電圧電流変換回路、６２…第２電流コンパレータ、Ｎ１～Ｎ８、Ｎ１０～Ｎ１２、Ｐ１～Ｐ９、Ｐ１１、Ｐ１２、Ｐｐ、ＰＭ、Ｔｐ１～Ｔｐ１１、Ｔｎ１～Ｔｎ１５…トランジスタ、ＲＦ、ＲＳ、Ｒ１…抵抗素子、ＣＯＵＴ、ＣＣ…容量素子
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
