特許 7543505 荷電粒子検出器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2024-08-23

(45)【発行日】2024-09-02

(54)【発明の名称】荷電粒子検出器

(51)【国際特許分類】

   H01J 49/02 20060101AFI20240826BHJP

【ＦＩ】

H01J49/02 500

【請求項の数】 8

(21)【出願番号】P 2023135465

(22)【出願日】2023-08-23

【審査請求日】2024-07-25

【早期審査対象出願】

(73)【特許権者】

【識別番号】000236436

【氏名又は名称】浜松ホトニクス株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100140442

【弁理士】

【氏名又は名称】柴山 健一

(74)【代理人】

【識別番号】100124800

【弁理士】

【氏名又は名称】諏澤 勇司

(72)【発明者】

【氏名】遠藤 剛志

【審査官】藤本 加代子

(56)【参考文献】

【文献】特開２０２１－０２７０３３（ＪＰ，Ａ）

【文献】特開２０２１－１９７２３６（ＪＰ，Ａ）

【文献】特開平６－１５０８７５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｊ ４９／００－４９／４８

(57)【特許請求の範囲】

【請求項1】

アノード及びカソードを含み、前記カソードに第１電圧が供給され、前記アノードに前記第１電圧よりも低い第２電圧が供給される半導体検出器と、
前記第２電圧の絶対値よりも低い絶対値の電位である基準電位に接続された導体部と、
前記アノードと前記導体部との間に配置され、前記第２電圧の絶対値よりも低い絶対値の電位である低電位が印加される保護部と、を備え、
前記保護部は、抵抗体を有する、荷電粒子検出器。

【請求項2】

前記保護部は、前記抵抗体を介して前記低電位が印加される保護電極を更に有する、請求項１に記載の荷電粒子検出器。

【請求項3】

前記低電位は、前記基準電位であり、
前記導体部は、前記基準電位に接続される外周導体と、前記外周導体の内部を挿通する中心導体とを含み、前記半導体検出器と接続されたコネクタを有し、
前記保護部は、前記外周導体に接続されている、請求項１又は２に記載の荷電粒子検出器。

【請求項4】

前記低電位は、前記基準電位であり、
前記導体部は、前記基準電位に接続された外周導体を含み、
前記保護部は、前記外周導体を覆う抵抗膜である、請求項１に記載の荷電粒子検出器。

【請求項5】

前記低電位は、前記基準電位の絶対値よりも高い絶対値の電位であり、前記第２電圧の絶対値よりも低い絶対値の電位である、請求項１又は２に記載の荷電粒子検出器。

【請求項6】

前記半導体検出器、前記保護部、及び前記導体部を実装する基板を更に備え、
前記半導体検出器は、前記基板の主面に実装され、
前記保護部及び前記導体部は、前記主面とは反対側の裏面に実装される、請求項１又は２に記載の荷電粒子検出器。

【請求項7】

前記半導体検出器、及び前記保護部を実装する基板と、
前記基板を収容する筐体と、を更に備え、
前記導体部は、前記筐体である、請求項１又は２に記載の荷電粒子検出器。

【請求項8】

請求項１又は２に記載の荷電粒子検出器と、
前記荷電粒子検出器から出力された電気信号を処理する信号処理部と、を備えた分析装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、イオン、電子などを検出する荷電粒子検出器に関する。本開示に係る荷電粒子検出器は、例えば質量分析に用いられる。

【背景技術】

【0002】

イオン、電子などの荷電粒子を検出する荷電粒子検出器として、荷電粒子の入射に応答して電子を放出する電子増倍素子と、放出された電子を捕獲して電気信号として出力する半導体検出器と、を有する検出器が知られている（例えば、特許文献１参照）。特許文献１に記載の荷電粒子検出器は、半導体検出器としてアバランシェダイオード（ＡＤ）を含み、ＡＤに直列にコンデンサが接続されることで、ＡＤの静電容量との合成静電容量を小さくし、ＡＤの高速応答を実現している。

【0003】

放電などによる過電圧から入力回路の素子を保護するための入力保護回路が知られている（例えば、特許文献２参照）。特許文献２に記載の入力保護回路は、ＥＳＤ保護素子及び抵抗を含んでいる。耐サージ用抵抗を信号経路上に接続することにより、後段の入力回路に過電流が入力することを防いでいる。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０２２－８１９８２号公報

【文献】国際公開第２００８／５３５５５号

【発明の概要】

【発明が解決しようとする課題】

【0005】

上述したような荷電粒子検出器では、半導体検出器と基準電位との間において放電が発生し、放電に伴い半導体検出器に瞬間的に大電流が流れる場合がある。このような放電電流は、半導体検出器に悪影響を与える場合がある。

【0006】

半導体検出器への悪影響を防ぐために、特許文献２に記載の入力保護回路を半導体検出器に適用した場合、信号経路上に接続された抵抗が、半導体検出器の時間応答特性に影響を与える場合がある。

【0007】

本開示では、半導体検出器の時間応答特性への影響を抑制し、かつ放電発生時に半導体検出器に悪影響が及ぶことを防ぐことができる荷電粒子検出器を提供することを目的とする。

【課題を解決するための手段】

【0008】

本開示の一側面に係る荷電粒子検出器は、アノード及びカソードを含み、カソードに第１電圧が供給され、アノードに第１電圧よりも低い第２電圧が供給される半導体検出器３と、第２電圧の絶対値よりも低い絶対値の電位である基準電位ＧＮＤに接続された導体部と、アノードと導体部との間に配置され、第２電圧の絶対値よりも低い絶対値の電位である低電位が印加される保護部と、を備え、保護部は、抵抗体を有する。

【0009】

上記荷電粒子検出器では、半導体検出器は、高電圧の逆バイアス電圧が供給されていることから、カソードからアノードに向けて電流が流れる。保護部は、アノードと導体部との間に配置され、かつ第２電圧の絶対値よりも低い絶対値の電位である低電位が印加されることから、半導体検出器と導体部との間よりも半導体検出器と保護部との間で放電が発生し易くなり、放電電流は、電位の高い半導体検出器から電位の低い保護部に流れる。さらに、保護部は抵抗体を含むことから、放電電流を低減することができる。これにより、放電発生時に半導体検出器に流れる電流が低減され、半導体検出器に悪影響が及ぶことを防ぐことができる。加えて、上記荷電粒子検出器では、抵抗体が信号出力経路の途中に接続されていないため、抵抗体による半導体検出器の時間応答特性の影響を抑制することができる。

【0010】

保護部は、抵抗体を介して低電位が印加される保護電極を更に有してもよい。この場合、保護電極が導体部よりも半導体検出器の近くに位置することから、半導体検出器と導体部との間よりも半導体検出器と保護電極との間で優先的に放電を発生しやすくなり、放電電流は、保護電極に向かって流れ易くなる。これにより、保護電極及び抵抗体を介した放電電流の放電経路を確保し易くなる。

【0011】

低電位は、基準電位であり、導体部は、基準電位に接続される外周導体と、外周導体の内部を挿通する中心導体とを含み、半導体検出器と接続されたコネクタを有し、保護部は、外周導体に接続されていてもよい。この場合、放電電流は、半導体検出器から保護部を経由して、導体部の外周導体を経て基準電位に流れる。一方で、半導体検出器から出力された電気信号（出力信号）は、中心導体によって外部に出力される。これにより、放電電流の放出先として、追加の素子を設ける必要がないため、効率的に放電電流の放電経路を確保できる。

【0012】

低電位は、基準電位であり、導体部は、基準電位に接続された外周導体を含み、保護部は、外周導体を覆う抵抗膜であってもよい。この場合、保護部が抵抗膜であることにより、抵抗体を、例えば、抵抗素子として設ける必要がなく、また、保護電極及び抵抗体と低電位の供給源とを接続する配線が不要となり、放電電流の放電経路を簡易な構成とすることができる。

【0013】

低電位は、基準電位の絶対値よりも高い絶対値の電位であり、第２電圧の絶対値よりも低い絶対値の電位であってもよい。この場合、低電位を規定する上での設計の自由度が向上する。

【0014】

半導体検出器、保護部、及び導体部を実装する基板を更に備え、半導体検出器は、基板の主面に実装され、保護部及び導体部は、主面とは反対側の裏面に実装されてもよい。この場合、保護部を、半導体検出器とは反対側の面である裏面に実装することにより、放電発生時に保護部の電位が不安定になることを抑制し、放電電流を、半導体検出器から保護部にむけて、より安全に流すことができる。

【0015】

半導体検出器、及び保護部を実装する基板と、基板を収容する筐体と、を更に備え、導体部は、筐体であってもよい。この場合、放電電流を基板外の筐体に向けて流すことができるため、基板に実装された半導体検出器に悪影響が及ぶことを防ぐことができる。

【0016】

本開示の一側面に係る分析装置は、上述した荷電粒子検出器と、荷電粒子検出器から出力された電気信号を処理する信号処理部と、を備えてもよい。この場合、分析装置では、荷電粒子検出器と同様に、放電発生時に半導体検出器に流れる電流が低減され、半導体検出器に悪影響が及ぶことを防ぐことができる。

【0017】

本開示の荷電粒子検出器は、［１］「アノード及びカソードを含み、前記カソードに第１電圧が供給され、前記アノードに前記第１電圧よりも低い第２電圧が供給される半導体検出器と、前記第２電圧の絶対値よりも低い絶対値の電位である基準電位に接続された導体部と、前記アノードと前記導体部との間に配置され、前記第２電圧の絶対値よりも低い絶対値の電位である低電位が印加される保護部と、を備え、前記保護部は、抵抗体を有する、荷電粒子検出器」である。

【0018】

本開示の荷電粒子検出器は、［２］「前記保護部は、前記抵抗体を介して前記低電位が印加される保護電極を更に有する、上記［１］に記載の荷電粒子検出器」であってもよい。

【0019】

本開示の荷電粒子検出器は、［３］「前記低電位は、前記基準電位であり、前記導体部は、前記基準電位に接続される外周導体と、前記外周導体の内部を挿通する中心導体とを含み、前記半導体検出器と接続されたコネクタを有し、前記保護部は、前記外周導体に接続されている、［１］又は［２］に記載の荷電粒子検出器」であってもよい。

【0020】

本開示の荷電粒子検出器は、［４］「前記低電位は、前記基準電位であり、前記導体部は、前記基準電位に接続された外周導体を含み、前記保護部は、前記外周導体を覆う抵抗膜である、上記［１］に記載の荷電粒子検出器」であってもよい。

【0021】

本開示の荷電粒子検出器は、［５］「前記低電位は、前記基準電位の絶対値よりも高い絶対値の電位であり、前記第２電圧の絶対値よりも低い絶対値の電位である、［１］又は［２］に記載の荷電粒子検出器」であってもよい。

【0022】

本開示の荷電粒子検出器は、［６］「前記半導体検出器、前記保護部、及び前記導体部を実装する基板を更に備え、前記半導体検出器は、前記基板の主面に実装され、前記保護部及び前記導体部は、前記主面とは反対側の裏面に実装される、上記［１］～［５］のいずれかに記載の荷電粒子検出器」であってもよい。

【0023】

本開示の荷電粒子検出器は、［７］「前記半導体検出器、及び前記保護部を実装する基板と、前記基板を収容する筐体と、を更に備え、前記導体部は、前記筐体である、［１］又は［２］に記載の荷電粒子検出器」であってもよい。

【0024】

本開示の分析装置は、［８］「［１］～［７］のいずれかに記載の荷電粒子検出器と、前記荷電粒子検出器から出力された電気信号を処理する信号処理部と、を備えた分析装置」であってもよい。

【発明の効果】

【0025】

本開示によれば、半導体検出器の時間応答特性への影響を抑制し、かつ放電発生時に半導体検出器に悪影響が及ぶことを防ぐことができる。

【図面の簡単な説明】

【0026】

【図1】図１は、本実施形態に係る荷電粒子検出器の概略的な構成を説明するための図である。

【図2】図２は、荷電粒子検出器の概略的な回路図を示す図である。

【図3】図３（ａ）は、比較例に係る荷電粒子検出器における放電電流の放電経路を説明するための図である。図３（ｂ）は、本実施形態に係る荷電粒子検出器における放電電流の放電経路を説明するための図である。

【図4】図４は、荷電粒子検出器における基板の断面図である。

【図5】図５（ａ）は、基板を主面側からみた平面図である。図５（ｂ）は、基板を裏面側から見た平面図である。

【図6】図６（ａ）は、第１変形例に係る荷電粒子検出器における基板の断面図である。図６（ｂ）は、第２変形例に係る荷電粒子検出器における基板を裏面側からみた平面図である。

【図7】図７は、第３変形例に係る荷電粒子検出器における基板の断面図である。

【図8】図８は、第４変形例に係る荷電粒子検出器における基板の断面図である。

【図9】図９は、分析装置１０の概略的な構成を説明するための図である。

【発明を実施するための形態】

【0027】

以下、本発明の実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
［実施形態］

【0028】

図１は、本実施形態に係る荷電粒子検出器１の概略的な構成を説明するための図である。荷電粒子検出器１は、イオン、電子などの荷電粒子を検出する検出器である。荷電粒子検出器１は、電子増倍素子２と、半導体検出器３と、電源部４と、信号出力部５と、保護部６と、を備えている。

【0029】

電子増倍素子２は、イオン、電子などの荷電粒子の入射に応答して電子Ｅ１を放出する。電子増倍素子２は、例えばマイクロチャネルプレートである。電子増倍素子２は、荷電粒子が入力面に入射すると、その荷電粒子に応答して電子Ｅ１を発生させ、その電子Ｅ１をカスケード増倍して出力面から出射する。出射した電子Ｅ１は、加速電極（図示しない）によって加速され、フォーカス電極（図示しない）によって集束されたうえで、半導体検出器３に入射する。

【0030】

半導体検出器３は、集束された電子Ｅ１を捕獲して出力信号Ｓ１として出力する。本実施形態では、半導体検出器３は、アバランシェダイオード（ＡＤ）から構成されている。半導体検出器３は、後述する基板の主面に実装されている。ＡＤは、Ｐ型半導体層とＮ型半導体層とが積層された積層構造を含んでいる。半導体検出器３は、アノード３ａ及びカソード３ｂを含んでいる。アノード３ａは、電子増倍素子２の出力面と対向している。アノード３ａは、ＡＤ内のＰ型半導体層側の電極である。電子Ｅ１は、アノード３ａに入射する。カソード３ｂは、基板の主面と対向している。カソード３ｂは、ＡＤ内のＮ型半導体層側の電極である。出力信号Ｓ１は、カソード３ｂから出力される。

【0031】

電源部４は、半導体検出器３を駆動するための第１電圧Ｖ１及び第２電圧Ｖ２を生成する。図２は、荷電粒子検出器１の概略的な構成を示す回路図である。図２では、電子増倍素子２の図示を省略している。また、図２では、半導体検出器３を、ダイオードとダイオードに並列接続された寄生容量とから構成される等価回路として図示している。図２に示されるように、電源部４は、電源Ｖｃｃと、電源部Ｖｉｎと、抵抗Ｒ１～Ｒ６と、ダイオードＤ１と、を含んでいる。電源Ｖｃｃの負極は、抵抗Ｒ１の一端と接続されており、電源Ｖｃｃの正極は、抵抗Ｒ４の他端と接続されている。抵抗Ｒ１～Ｒ４は互いに直列に接続されている。抵抗Ｒ２と抵抗Ｒ３との間のノードは、抵抗Ｒ５を介してアノード３ａと接続されている。抵抗Ｒ４の他端は、抵抗Ｒ６を介してカソード３ｂと接続されている。

【0032】

電源部４は、電源Ｖｃｃにおいて数ｋＶ～数十ｋＶの高電圧を生成する。本実施形態では、電源部４が電源Ｖｃｃにおいて正の高電圧を生成する。抵抗Ｒ１～Ｒ４は、生成された高電圧を分圧し、抵抗Ｒ６を介してカソード３ｂに第１電圧Ｖ１を印加すると共に、抵抗Ｒ５を介してアノード３ａに第２電圧Ｖ２を印加する。第１電圧Ｖ１は、第２電圧Ｖ２よりも高い。第１電圧Ｖ１は、例えば１０ｋＶであり、第２電圧Ｖ２は、例えば９．６５ｋＶである。よって、半導体検出器３のアノード３ａ－カソード３ｂ間には例えば３５０Ｖの電圧（逆バイアス）が印加され、半導体検出器３はフローティング動作する。電源部４において、抵抗Ｒ５，Ｒ６は、半導体検出器３に入力する電流を制限する電流制限抵抗である。ダイオードＤ１は、抵抗Ｒ６と並列に接続されており、カソード３ｂをサージ電圧などから保護するＴＶＳダイオードである。

【0033】

電源部Ｖｉｎは、電子増倍素子２の入力面に供給する電圧を生成する。電源部Ｖｉｎの負極は、電子増倍素子２の入力面（図示省略）に接続され、電源部Ｖｉｎの正極は、基準電位ＧＮＤに接続されている。

【0034】

本実施形態及び変形例において説明する基準電位ＧＮＤは、全て共通の基準電位であり、同じ電位である。これにより、各基準電位間において電位差が生じないことから、半導体検出器３が安定して動作する。

【0035】

信号出力部５は、半導体検出器３から出力された出力信号Ｓ１を外部に出力する。出力信号Ｓ１は、交流信号であり、例えば、所定の周期でＨｉレベルとＬｏｗレベルとを繰り返すパルス波である。図２に示されるように、信号出力部５は、コンデンサＣ１，Ｃ２と、抵抗Ｒ７，Ｒ８、Ｒｅと、信号出力端子５１と、を含んでいる。コンデンサＣ１は、カソード３ｂと信号出力端子５１との間に接続されている。コンデンサＣ１は、カソード３ｂから出力される出力信号Ｓ１の直流成分をカットして交流信号のみを取り出すカップリングコンデンサである。信号出力端子５１には、出力信号Ｓ１を測定するためのオシロスコープなどの測定器が接続される。抵抗Ｒｅは、インピーダンス整合をするための終端抵抗として、信号出力端子５１と基準電位ＧＮＤとの間に接続されている。

【0036】

コンデンサＣ２の一端は、アノード３ａと接続されている。コンデンサＣ２の他端と基準電位ＧＮＤとの間には、抵抗Ｒ７が接続されている。これにより、アノード３ａと基準電位ＧＮＤとの間にリターンパスが形成される。半導体検出器３への電子入射が続くと半導体検出器３の電子入射面で電圧降下が発生する。この場合、半導体検出器３から信号出力端子５１に出力される出力信号Ｓ１には、この電圧降下に起因したＤＣ成分の変動が反映されることになる。そこで、アノード３ａと基準電位ＧＮＤとの間にコンデンサＣ２が配置されることにより、出力信号Ｓ１に反映されるＤＣ成分の変動がキャンセルされる。また、コンデンサＣ２は、カソード３ｂから信号出力端子５１に出力される出力信号Ｓ１を、リターンパスを介してアノード３ａまで低インピーダンスで戻すことを可能にする。抵抗Ｒ７は、出力信号Ｓ１に反映されるＤＣ成分の変動をより抑制するためのダンピング抵抗である。また、信号出力端子５１と基準電位ＧＮＤとの間には、抵抗Ｒ８が接続されている。抵抗Ｒ８は、リターンパスを経由して過電流がアノード３ａに流入しないための電流制限抵抗である。

【0037】

保護部６は、半導体検出器３と基準電位ＧＮＤとの間において放電が発生した場合に、半導体検出器３に流れる放電電流Ｉ１を誘導かつ抑制する。本実施形態では、基準電位ＧＮＤは、第２電圧Ｖ２よりも低い電位である。図２に示されるように、保護部６は、アノード３ａと基準電位ＧＮＤとの間に配置されている。保護部６は、保護電極６１と、抵抗体６２と、を含んでいる。保護電極６１は、抵抗体６２を介して、基準電位ＧＮＤに接続されている。保護電極６１は、アノード３ａと所定の間隔を空けて配置されている。換言すれば、保護電極６１は、半導体検出器３と電気的及び物理的に離間して配置されている。保護電極６１は、放電電流Ｉ１が保護電極６１側に流れるように放電電流Ｉ１を誘導する。抵抗体６２は、高耐圧の抵抗であり、放電電流Ｉ１を低減する。ここで、基準電位ＧＮＤを第２電圧の絶対値よりも低い絶対値の電位である低電位と言い換えると、保護部６には低電位が印加されており、保護電極６１には、抵抗体６２を介して、低電位が印加されているとみなすことができる。

【0038】

続いて、図３を参照しながら、保護部６を設けることによる効果について説明する。図３（ａ）は、保護部６を含まない比較例に係る荷電粒子検出器における放電電流Ｉ１の放電経路を説明するための図である。半導体検出器３と基準電位ＧＮＤとの間において放電が発生した場合に、例えば、アノード３ａと基準電位ＧＮＤとの間で絶縁破壊が発生し、アノード３ａと基準電位ＧＮＤとの間が短絡することが想定される。この場合、放電電流Ｉ１は、抵抗Ｒｅ側を起点としてカソード３ｂから半導体検出器３に流入する。そして、アノード３ａから流出した放電電流Ｉ１は、アノード３ａと基準電位ＧＮＤとの間に形成された短絡経路を流れる。例えば、１０ｋＶの放電電圧が発生した際に、放電電流Ｉ１は、放電電圧の電圧値を抵抗Ｒｅの抵抗値（例えば、５０Ω）で除算した２００Ａとなり、半導体検出器３に２００Ａの大電流が逆バイアス方向に流れることになり、半導体検出器３に悪影響を及ぼすおそれがある。

【0039】

図３（ｂ）は、本実施形態に係る荷電粒子検出器１における放電電流Ｉ１の放電経路を説明するための図である。図３（ｂ）では、半導体検出器３と基準電位ＧＮＤとの間よりも半導体検出器３と保護部６との間において放電が発生し易くなる。この場合、例えば、アノード３ａと保護電極６１との間で絶縁破壊が発生し、アノード３ａと保護電極６１との間が短絡することが想定される。この場合、放電電流Ｉ１は、抵抗Ｒｅ側を起点としてカソード３ｂから半導体検出器３に流入する。そして、アノード３ａから流出した放電電流Ｉ１は、アノード３ａと保護電極６１との間に形成された短絡経路を流れる。放電電流Ｉ１は、保護電極６１及び抵抗体６２を経て基準電位ＧＮＤに流れる。例えば、１０ｋＶの放電電圧が発生した際に、抵抗体６２の抵抗値が１ＭΩであれば、放電電流Ｉ１は、１０ｍＡに低減される。これにより、保護電極６１を有しない場合に比べ、半導体検出器３への影響が大幅に小さくなる。

【0040】

続いて、図４及び図５を参照しながら、半導体検出器３及び保護部６の配置構成について説明する。図４は、荷電粒子検出器１における基板７の断面図である。図５（ａ）は、基板７を主面７ａ側からみた平面図である。図５（ｂ）は、基板７を裏面７ｂ側から見た平面図である。

【0041】

図４に示されるように、荷電粒子検出器１は、基板７と、導体部８と、を更に備えている。基板７は、主面７ａと、主面７ａと反対側の裏面７ｂと、を含んでいる。半導体検出器３は、主面７ａに実装されている。保護部６は、裏面７ｂに実装されている。基板７は、例えば、プリント配線基板である。基板７は、内部に、複数の銅箔層を含んでいる。複数の銅箔層は、基板７の面内方向に沿って二か所に設けられており、それぞれの箇所において、複数の銅箔層は、基板７の厚さ方向に沿って積層されている。複数の銅箔層のうち、主面７ａに最も近い一層目の銅箔層と二番目に近い二層目の銅箔層との間では、所定の空間が空いており、その空間において浮遊容量成分が形成されている。一か所目の複数の銅箔層において形成された浮遊容量成分がコンデンサＣ１を形成し、二か所目の複数の銅箔層において形成された浮遊容量成分がコンデンサＣ２を形成している。複数の銅箔層のうち、二層目以降の銅箔層間は電気的に接続されているため、浮遊容量が形成されない。

【0042】

図５（ａ）に示されように、コンデンサＣ１は、導電性の電極パターンＰ１においてカソード３ｂと接続されている。また、コンデンサＣ１は、電極パターンＰ２において抵抗Ｒ６の一端と接続されている。抵抗Ｒ６の他端は、電極パターンＰ３と接続されている。電極パターンＰ３は、図２に示される抵抗Ｒ４の他端と接続されている。コンデンサＣ２は、導電性の電極パターンＰ４においてアノード３ａと接続されている。また、コンデンサＣ２は、電極パターンＰ５において抵抗Ｒ５の一端と接続されている。抵抗Ｒ５の他端は、電極パターンＰ６と接続されている。電極パターンＰ６は、図２に示される抵抗Ｒ２と抵抗Ｒ３との間のノードと接続されている。なお、電源部４のうち、抵抗Ｒ５、抵抗Ｒ６、及びダイオードＤ１以外の図５（ａ）に図示していない素子については、基板７上に配置されてもよいし、基板７外に配置されてもよい。

【0043】

図４に示されるように、導体部８は、基板７の裏面７ｂに実装されている。本実施形態では、導体部８は、コネクタ８３から構成されている。コネクタ８３は、例えば、ＳＭＡジャックである。コネクタ８３は、基板７を介して半導体検出器３に接続されている。コネクタ８３は、円筒状の外周導体８１と、外周導体８１の内部を挿通する中心導体８２と、を含んでいる。半導体検出器３の中心軸と外周導体８１の中心軸とは一致している。中心導体８２は、外周導体８１の中心軸を通るように設けられている。外周導体８１の外面は、基準電位ＧＮＤに接続されている。中心導体８２の一端は、基板７を介して、コンデンサＣ１に接続されている。中心導体８２の他端は、信号出力端子５１に接続されている。コンデンサＣ１、中心導体８２及び信号出力端子５１は、半導体検出器３（カソード３ｂ）からの信号を出力する信号出力経路を構成している。

【0044】

保護部６は、基板７の主面７ａ上のアノード３ａと裏面７ｂ上の導体部８とを結ぶ沿面の途中に配置されている。つまり、保護部６は、導体部８よりも半導体検出器３の近くに位置している。具体的には、図５（ｂ）に示されるように、保護電極６１は、基板７の外縁に沿って裏面７ｂ上に、導体部８、抵抗Ｒ７，Ｒ８、及び抵抗体６２を囲んで形成されている。抵抗体６２の一端は、配線パターンＰ７を介して保護電極６１と接続されており、抵抗体６２の他端は配線パターンＰ８を介して外周導体８１に接続されている。これにより、アノード３ａと外周導体８１との間よりも、アノード３ａと保護電極６１との間において放電が発生し易くなる。この場合、放電が発生する場合においてアノード３ａと保護電極６１との間で絶縁破壊が発生し、アノード３ａと保護電極６１との間が短絡する。そして、保護電極６１に誘導された放電電流Ｉ１は、抵抗体６２によって放電発生時に流れる放電電流量が抑制され、外周導体８１を介して基準電位ＧＮＤに流れる。
［作用及び効果］

【0045】

上記した荷電粒子検出器１では、半導体検出器３は、高電圧の逆バイアス電圧が供給されていることから、カソード３ｂからアノード３ａに向けて電流が流れる。半導体検出器３と導体部８との間で放電が発生した場合、コンデンサＣ１の電荷が放電電流Ｉ１として半導体検出器３に対して逆バイアスに流れる。保護部６は、アノード３ａと導体部８との間に配置され、かつ第２電圧Ｖ２の絶対値よりも低い絶対値の電位である低電位が印加されることから、放電電流Ｉ１は、電位の高い半導体検出器３から電位の低い保護部６に流れる。さらに、保護部６は抵抗体６２を含むことから、放電電流Ｉ１を低減することができる。これにより、放電発生時に半導体検出器３に流れる放電電流Ｉ１が低減され、半導体検出器３に逆バイアス方向に大電流が流れることによって劣化や破損などの悪影響が及ぶことを防ぐことができる。加えて、荷電粒子検出器１では、抵抗体６２が信号出力経路の途中に接続されていないため、半導体検出器３の保護に十分な大きさの抵抗値の抵抗体を採用しながらも、半導体検出器３の時間応答特性（高速応答性）が低下する等の特性への影響を抑制することができる。

【0046】

保護部６は、抵抗体６２を介して低電位（基準電位ＧＮＤ）が印加される保護電極６１を更に有している。この場合、保護電極６１が導体部８よりも半導体検出器３の近くに位置することから、保護電極６１が放電を受け易くなり、放電電流Ｉ１は、保護電極６１に向かって流れ易くなる。これにより、保護電極６１及び抵抗体６２を介した放電電流Ｉ１の放電経路を確保し易くなる。

【0047】

保護部６に印加される低電位は、基準電位ＧＮＤであり、導体部８は、基準電位ＧＮＤに接続される外周導体８１と、外周導体８１の内部を挿通する中心導体８２とを含み、半導体検出器３と接続されたコネクタ８３を有し、保護部６は、外周導体８１に接続されている。この場合、放電電流Ｉ１は、半導体検出器３から保護部６を経由して、導体部８の外周導体８１を経て基準電位ＧＮＤに流れる。一方で、半導体検出器３から出力された出力信号Ｓ１は、中心導体８２によって外部に出力される。これにより、放電電流Ｉ１の放出先として、追加の素子を設ける必要がないため、効率的に放電電流Ｉ１の放電経路を確保できる。

【0048】

半導体検出器３、保護部６、及び導体部８を実装する基板７を更に備え、半導体検出器３は、基板７の主面７ａに実装され、保護部６及び導体部８は、主面７ａとは反対側の裏面７ｂに実装される。この場合、保護部６を、半導体検出器３とは反対側の面である裏面７ｂに実装することにより、放電発生時に保護部６の電位が不安定になることを抑制し、放電電流Ｉ１を、半導体検出器３から保護部６にむけて、より安全に流すことができる。
［変形例］

【0049】

以上、本開示の実施形態について説明してきたが、本開示は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。

【0050】

図６（ａ）は、第１変形例に係る荷電粒子検出器１Ａにおける基板７の断面図である。図６（ｂ）は、第２変形例に係る荷電粒子検出器１Ｂにおける基板７を裏面７ｂ側からみた平面図である。荷電粒子検出器１Ａに含まれる保護部６Ａ、及び荷電粒子検出器１Ｂに含まれる保護部６Ｂは、保護電極６１を含まない点、及び抵抗体６２として抵抗素子ではなく抵抗膜を含んでいる点において、保護部６と相違する。抵抗膜は、例えば、金属酸化物などの無機系材料の粉末及びバインダー（溶着剤、結着剤）を含んでいる。図６（ａ）に示されるように、保護部６Ａでは、外周導体８１の外面を覆うように抵抗体６２が形成されている。図６（ｂ）に示されるように、保護部６Ｂでは、導体部８の周囲にいて、裏面７ｂの一部を覆うように抵抗体６２が形成されている。保護部６Ａ及び保護部６Ｂにおいても、抵抗体６２が導体部８よりも半導体検出器３の近くに位置することから、保護部６Ａ及び保護部６Ｂが放電を受け易くなり、放電電流Ｉ１は、抵抗体６２によって抑制され、外周導体８１を介して基準電位ＧＮＤに流れる。また、保護部６Ａ及び保護部６Ｂが抵抗体６２として抵抗膜を含んでいることにより、抵抗体６２を、抵抗素子として設ける必要がなく、また、保護電極６１及び抵抗体６２と低電位の供給源（例えば、基準電位ＧＮＤ）とを接続する配線が不要となり、放電電流Ｉ１の放電経路を簡易な構成とすることができる。

【0051】

保護部６の抵抗体６２に接続される導体部は、コネクタ８３以外から構成されてもよい。図７は、第３変形例に係る荷電粒子検出器１Ｃにおける基板７の断面図である。荷電粒子検出器１Ｃは、基板７を収容する導電性の筐体９を更に備えている。筐体９は、基準電位ＧＮＤに接続されている。荷電粒子検出器１Ｃでは、導体部８Ａは、筐体９から構成されている。図７の例では、保護電極６１は、主面７ａに実装されている。これにより、保護電極６１が導体部８Ａよりも半導体検出器３の近くに位置する。保護電極６１は、主面７ａから裏面７ｂにかけて貫通するビアＶ及び配線パターンＰ７を介して抵抗体６２と接続されてもよい。抵抗体６２の他端は、配線パターンＰ８を介して筐体９と接続されている。この場合、放電電流Ｉ１は、筐体９を介して基準電位ＧＮＤに流れる。基板７は、図７に示されるように、筐体９の内側面にはめ込まれるように固定されており、裏面７ｂは、外部に露出してもよい。或いは、筐体９は、底面を含み、底面には開口が形成されていてもよい。そして、基板７は、底面に載置され、コネクタ８３が開口を介して外部に露出してもよい。荷電粒子検出器１Ｃでは、放電電流Ｉ１を基板７外の筐体９に向けて流すことができるため、基板７に実装された半導体検出器３への悪影響を確実に防げる。

【0052】

導体部は、コネクタ８３及び筐体９に限られない。例えば、荷電粒子検出器１とは別の装置の筐体が導体部であってもよい。別の装置は、例えば、荷電粒子検出器１を真空状態にする真空チャンバであってもよい。或いは、導体部は、荷電粒子検出器１内の部材であって、基準電位ＧＮＤに接続された部材であってもよい。いずれの場合も、放電電流Ｉ１を基板７外に向けて流すことができる。

【0053】

図８は、第４変形例に係る荷電粒子検出器１Ｄにおける基板７の断面図である。荷電粒子検出器１Ｄでは、保護部６が基準電位ＧＮＤでなく、低電圧源Ｖｃｃ２に接続されている点において、荷電粒子検出器１と相違する。抵抗体６２の他端は、低電圧源Ｖｃｃ２に接続されている。保護部６には低電圧源Ｖｃｃ２から電位が印加されており、保護電極６１には、抵抗体６２を介して、低電圧源Ｖｃｃ２から電位が印加されている。低電圧源Ｖｃｃ２から印加される電位は、第２電圧Ｖ２の絶対値よりも低い絶対値の電位であると共に、基準電位ＧＮＤの絶対値よりも高い絶対値の電位である。この場合においても、放電電流Ｉ１は、電位の高い半導体検出器３から電位の低い保護部６に流れる。また、荷電粒子検出器１Ｄでは、保護部６に印加する電位を規定する上での設計の自由度が向上する。

【0054】

電源部４は、電源Ｖｃｃにおいて負の高電圧を生成してもよい。この場合、半導体検出器３のアノード３ａ－カソード３ｂ間に負の高電圧が印加された状態で、アノード３ａ－カソード３ｂ間には逆バイアスが印加され、半導体検出器３はフローティング動作する。半導体検出器３のアノード３ａ－カソード３ｂ間に負の高電圧が印加された場合においても、保護部６には、第２電圧Ｖ２の絶対値よりも低い絶対値の電位である低電位が印加されることから、放電電流Ｉ１は、電位の高い保護部６から電位の低い半導体検出器３に流れる。

【0055】

実施形態及び変形例において説明した荷電粒子検出器１～１Ｄは、分析装置に用いられてもよい。図９は、分析装置１０の概略的な構成を説明するための図である。分析装置１０は、荷電粒子検出器１～１Ｄと、荷電粒子検出器１～１Ｄから出力された電気信号（出力信号Ｓ１）を処理する信号処理部２０と、を備えてもよい。分析装置１０は、例えば、質量分析装置である。この場合、信号処理部２０は、出力信号Ｓ１に基づいて質量スペクトルを生成してもよい。また、分析装置１０が質量分析装置である場合、荷電粒子検出器１～１Ｄが検出する対象はイオンとなる。荷電粒子検出器１～１Ｄが正・負どちらのイオンを検出するかに応じて、半導体検出器３に印加される電圧の極性が選択されてもよい。例えば、荷電粒子検出器１～１Ｄが負のイオンを検出する場合は、半導体検出器３のアノード３ａ－カソード３ｂ間に正の高電圧が印加されてもよい。或いは、荷電粒子検出器１～１Ｄが正のイオンを検出する場合は、半導体検出器３のアノード３ａ－カソード３ｂ間に負の高電圧が印加されてもよい。分析装置１０では、荷電粒子検出器１～１Ｄと同様に、放電発生時に半導体検出器３に流れる電流が低減され、半導体検出器３に悪影響が及ぶことを防ぐことができる。

【符号の説明】

【0056】

１，１Ａ，１Ｂ，１Ｃ，１Ｄ…荷電粒子検出器、１０…分析装置、２０…信号処理部、３…半導体検出器、３ａ…アノード、３ｂ…カソード、６，６Ａ，６Ｂ…保護部、６１…保護電極、６２…抵抗体、７…基板、７ａ…主面、７ｂ…裏面、８，８Ａ…導体部、９…筐体、８１…外周導体、８２…中心導体、８３…コネクタ、ＧＮＤ…基準電位、Ｖ１…第１電圧、Ｖ２…第２電圧。

【要約】

【課題】導体検出器の時間応答特性への影響を抑制し、かつ放電発生時に半導体検出器に悪影響が及ぶことを防ぐことができる荷電粒子検出器を提供する。
【解決手段】荷電粒子検出器１は、アノード３ａ及びカソード３ｂを含み、カソード３ｂに第１電圧が供給され、アノード３ａに第１電圧よりも低い第２電圧が供給される半導体検出器３と、第２電圧よりも低い電位である基準電位ＧＮＤに接続された導体部８と、アノード３ａと導体部８との間に配置され、第２電圧の絶対値よりも低い絶対値の電位である低電位が印加される保護部６と、を備えている。保護部６は、抵抗体６２を有する。
【選択図】図４

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】