(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-23
(45)【発行日】2024-09-02
(54)【発明の名称】液晶表示装置
(51)【国際特許分類】
G02F 1/1343 20060101AFI20240826BHJP
G02F 1/1339 20060101ALI20240826BHJP
G02F 1/1368 20060101ALI20240826BHJP
【ＦＩ】
G02F1/1343
G02F1/1339 500
G02F1/1368
【請求項の数】
10
(21)【出願番号】P 2024098024
(22)【出願日】2024-06-18
(62)【分割の表示】P 2022163650の分割
【原出願日】2007-09-25
(65)【公開番号】P2024111117
(43)【公開日】2024-08-16
【審査請求日】2024-06-28
(31)【優先権主張番号】P 2006266287
(32)【優先日】2006-09-29
(33)【優先権主張国・地域又は機関】JP
【早期審査対象出願】
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】藤川 最史
(72)【発明者】
【氏名】細谷 邦雄
【審査官】近藤 幸浩
(56)【参考文献】
【文献】特開２００６－３３０４７０（ＪＰ，Ａ）
【文献】特開２００５－３２８０８８（ＪＰ，Ａ）
【文献】特開２００４－１７７８４８（ＪＰ，Ａ）
【文献】特開２００４－０６２１４５（ＪＰ，Ａ）
【文献】特開２００１－０９３５９８（ＪＰ，Ａ）
【文献】特開２００１－０７７３７４（ＪＰ，Ａ）
【文献】特開２００１－０７５５００（ＪＰ，Ａ）
【文献】特開２００１－０３６０１９（ＪＰ，Ａ）
【文献】特開２０００－１３１７１４（ＪＰ，Ａ）
【文献】特開平１１－２７１７４２（ＪＰ，Ａ）
【文献】特開平１１－１２１７６３（ＪＰ，Ａ）
【文献】特開平１１－１１９２５２（ＪＰ，Ａ）
【文献】特開平１０－０６８９５５（ＪＰ，Ａ）
【文献】米国特許出願公開第２００６／００２８６１０（ＵＳ，Ａ１）
【文献】韓国公開特許第１０－２００６－００８８２４２（ＫＲ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０２Ｆ １／１３
Ｇ０２Ｆ １／１３４３
Ｇ０２Ｆ １／１３３９
Ｇ０２Ｆ １／１３６８
(57)【特許請求の範囲】
【請求項1】
第１の基板の上方に位置する領域を有し、且つトランジスタのチャネル形成領域を有する半導体層と、
前記半導体層の上方に位置する領域を有するゲート配線と、
前記ゲート配線の上方に位置する領域を有する絶縁膜と、
前記絶縁膜の上方に位置する領域を有し、且つ前記絶縁膜に設けられた開口を介して前記半導体層と電気的に接続される画素電極と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と重なる領域を有する導電層と、
前記導電層の上方に位置する領域を有し、且つ前記導電層と重なる領域を有する柱状スペーサと、
前記柱状スペーサの上方に位置する領域を有する第２の基板と、を有し、
前記半導体層、前記ゲート配線、前記絶縁膜、前記画素電極及び前記導電層は、前記第１の基板に設けられ、
前記柱状スペーサは、前記第２の基板に設けられ、
前記画素電極及び前記導電層の各々は、インジウム錫酸化物を有し、
前記導電層は、前記ゲート配線と導通しておらず、且つ前記画素電極と導通しておらず、
前記柱状スペーサは、前記導電層を介して前記チャネル形成領域の少なくとも一部と重なる領域を有し、
平面視において、前記導電層は、前記開口と重ならない領域を有し、
前記導電層は、前記柱状スペーサと重ならない領域を有する、液晶表示装置。
【請求項2】
第１の基板の上方に位置する領域を有し、且つトランジスタのチャネル形成領域を有する半導体層と、
前記半導体層の上方に位置する領域を有するゲート配線と、
前記ゲート配線の上方に位置する領域を有する絶縁膜と、
前記絶縁膜の上方に位置する領域を有し、且つ前記絶縁膜に設けられた開口を介して前記半導体層と電気的に接続される画素電極と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と重なる領域を有する導電層と、
前記導電層の上方に位置する領域を有し、且つ前記導電層と重なる領域を有する柱状スペーサと、
前記柱状スペーサの上方に位置する領域を有する第２の基板と、を有し、
前記半導体層、前記ゲート配線、前記絶縁膜、前記画素電極及び前記導電層は、前記第１の基板に設けられ、
前記柱状スペーサは、前記第２の基板に設けられ、
前記画素電極及び前記導電層の各々は、インジウム錫酸化物を有し、
前記導電層は、前記ゲート配線と導通しておらず、且つ前記画素電極と導通しておらず、
前記柱状スペーサは、前記導電層を介して前記チャネル形成領域の少なくとも一部と重なる領域とを有し、
平面視において、前記導電層は、前記開口と重ならない領域を有し、
前記導電層は、前記柱状スペーサと重ならない領域を有し、
前記半導体層は、前記柱状スペーサと重ならない領域を有する、液晶表示装置。
【請求項3】
第１の基板の上方に位置する領域を有し、且つトランジスタのチャネル形成領域を有する半導体層と、
前記半導体層の上方に位置する領域を有するゲート配線と、
前記ゲート配線の上方に位置する領域を有する絶縁膜と、
前記絶縁膜の上方に位置する領域を有し、且つ前記絶縁膜に設けられた開口を介して前記半導体層と電気的に接続される画素電極と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と重なる領域を有する導電層と、
前記導電層の上方に位置する領域を有し、且つ前記導電層と重なる領域を有する柱状スペーサと、
前記柱状スペーサの上方に位置する領域を有する第２の基板と、を有し、
前記半導体層、前記ゲート配線、前記絶縁膜、前記画素電極及び前記導電層は、前記第１の基板に設けられ、
前記柱状スペーサは、前記第２の基板に設けられ、
前記画素電極及び前記導電層の各々は、インジウム錫酸化物を有し、
前記導電層は、前記ゲート配線と接する領域を有さず、且つ前記画素電極と接する領域を有さず、
前記柱状スペーサは、前記導電層を介して前記チャネル形成領域の少なくとも一部と重なる領域を有し、
平面視において、前記導電層は、前記開口と重ならない領域を有し、
前記導電層は、前記柱状スペーサと重ならない領域を有する、液晶表示装置。
【請求項4】
第１の基板の上方に位置する領域を有し、且つトランジスタのチャネル形成領域を有する半導体層と、
前記半導体層の上方に位置する領域を有するゲート配線と、
前記ゲート配線の上方に位置する領域を有する絶縁膜と、
前記絶縁膜の上方に位置する領域を有し、且つ前記絶縁膜に設けられた開口を介して前記半導体層と電気的に接続される画素電極と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と重なる領域を有する導電層と、
前記導電層の上方に位置する領域を有し、且つ前記導電層と重なる領域を有する柱状スペーサと、
前記柱状スペーサの上方に位置する領域を有する第２の基板と、を有し、
前記半導体層、前記ゲート配線、前記絶縁膜、前記画素電極及び前記導電層は、前記第１の基板に設けられ、
前記柱状スペーサは、前記第２の基板に設けられ、
前記画素電極及び前記導電層の各々は、インジウム錫酸化物を有し、
前記導電層は、前記ゲート配線と接する領域を有さず、且つ前記画素電極と接する領域を有さず、
前記柱状スペーサは、前記導電層を介して前記チャネル形成領域の少なくとも一部と重なる領域を有し、
平面視において、前記導電層は、前記開口と重ならない領域を有し、
前記導電層は、前記柱状スペーサと重ならない領域を有し、
前記半導体層は、前記柱状スペーサと重ならない領域を有する、液晶表示装置。
【請求項5】
第１の基板の上方に位置する領域を有し、且つトランジスタのチャネル形成領域を有する半導体層と、
前記半導体層の上方に位置する領域を有するゲート配線と、
前記ゲート配線の上方に位置する領域を有する絶縁膜と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と電気的に接続される画素電極と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と重なる領域を有する導電層と、
前記導電層の上方に位置する領域を有し、且つ前記導電層と重なる領域を有する柱状スペーサと、
前記柱状スペーサの上方に位置する領域を有する第２の基板と、を有し、
前記半導体層、前記ゲート配線、前記絶縁膜、前記画素電極及び前記導電層は、前記第１の基板に設けられ、
前記柱状スペーサは、前記第２の基板に設けられ、
前記画素電極及び前記導電層の各々は、インジウム錫酸化物を有し、
前記導電層は、前記ゲート配線と導通しておらず、且つ前記画素電極と導通しておらず、
前記柱状スペーサは、前記導電層を介して前記チャネル形成領域の少なくとも一部と重なる領域を有し、
前記導電層は、前記画素電極と重ならない領域を有し、
前記導電層は、前記柱状スペーサと重ならない領域を有する、液晶表示装置。
【請求項6】
第１の基板の上方に位置する領域を有し、且つトランジスタのチャネル形成領域を有する半導体層と、
前記半導体層の上方に位置する領域を有するゲート配線と、
前記ゲート配線の上方に位置する領域を有する絶縁膜と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と電気的に接続される画素電極と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と重なる領域を有する導電層と、
前記導電層の上方に位置する領域を有し、且つ前記導電層と重なる領域を有する柱状スペーサと、
前記柱状スペーサの上方に位置する領域を有する第２の基板と、を有し、
前記半導体層、前記ゲート配線、前記絶縁膜、前記画素電極及び前記導電層は、前記第１の基板に設けられ、
前記柱状スペーサは、前記第２の基板に設けられ、
前記画素電極及び前記導電層の各々は、インジウム錫酸化物を有し、
前記導電層は、前記ゲート配線と導通しておらず、且つ前記画素電極と導通しておらず、
前記柱状スペーサは、前記導電層を介して前記チャネル形成領域の少なくとも一部と重なる領域とを有し、
前記導電層は、前記画素電極と重ならない領域を有し、
前記導電層は、前記柱状スペーサと重ならない領域を有し、
前記半導体層は、前記柱状スペーサと重ならない領域を有する、液晶表示装置。
【請求項7】
第１の基板の上方に位置する領域を有し、且つトランジスタのチャネル形成領域を有する半導体層と、
前記半導体層の上方に位置する領域を有するゲート配線と、
前記ゲート配線の上方に位置する領域を有する絶縁膜と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と電気的に接続される画素電極と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と重なる領域を有する導電層と、
前記導電層の上方に位置する領域を有し、且つ前記導電層と重なる領域を有する柱状スペーサと、
前記柱状スペーサの上方に位置する領域を有する第２の基板と、を有し、
前記半導体層、前記ゲート配線、前記絶縁膜、前記画素電極及び前記導電層は、前記第１の基板に設けられ、
前記柱状スペーサは、前記第２の基板に設けられ、
前記画素電極及び前記導電層の各々は、インジウム錫酸化物を有し、
前記導電層は、前記ゲート配線と接する領域を有さず、且つ前記画素電極と接する領域を有さず、
前記柱状スペーサは、前記導電層を介して前記チャネル形成領域の少なくとも一部と重なる領域を有し、
前記導電層は、前記画素電極と重ならない領域を有し、
前記導電層は、前記柱状スペーサと重ならない領域を有する、液晶表示装置。
【請求項8】
第１の基板の上方に位置する領域を有し、且つトランジスタのチャネル形成領域を有する半導体層と、
前記半導体層の上方に位置する領域を有するゲート配線と、
前記ゲート配線の上方に位置する領域を有する絶縁膜と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と電気的に接続される画素電極と、
前記絶縁膜の上方に位置する領域を有し、且つ前記半導体層と重なる領域を有する導電層と、
前記導電層の上方に位置する領域を有し、且つ前記導電層と重なる領域を有する柱状スペーサと、
前記柱状スペーサの上方に位置する領域を有する第２の基板と、を有し、
前記半導体層、前記ゲート配線、前記絶縁膜、前記画素電極及び前記導電層は、前記第１の基板に設けられ、
前記柱状スペーサは、前記第２の基板に設けられ、
前記画素電極及び前記導電層の各々は、インジウム錫酸化物を有し、
前記導電層は、前記ゲート配線と接する領域を有さず、且つ前記画素電極と接する領域を有さず、
前記柱状スペーサは、前記導電層を介して前記チャネル形成領域の少なくとも一部と重なる領域を有し、
前記導電層は、前記画素電極と重ならない領域を有し、
前記導電層は、前記柱状スペーサと重ならない領域を有し、
前記半導体層は、前記柱状スペーサと重ならない領域を有する、液晶表示装置。
【請求項9】
請求項１乃至８のいずれか一において、
前記半導体層は、ポリシリコンを有する、液晶表示装置。
【請求項10】
請求項１乃至９のいずれか一において、
前記トランジスタは、マルチゲート構造を有する、液晶表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有
機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有
機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【0003】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数～数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
【0004】
画像表示装置として液晶表示装置が知られている。パッシブマトリクス型の液晶表示装置
に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く用
いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マトリ
クス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成され
る。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加さ
れることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、
この光学変調が表示パターンとして観察者に認識される。
に比べ高精細な画像が得られることからアクティブマトリクス型の液晶表示装置が多く用
いられるようになっている。アクティブマトリクス型の液晶表示装置においては、マトリ
クス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成され
る。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加さ
れることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、
この光学変調が表示パターンとして観察者に認識される。
【0005】
一般的な透過型の液晶表示装置は、一対の基板の間に液晶層を配置し、第１の基板（画素
電極が形成されている基板）において液晶層に近接していない外面側に、第１の偏光板を
配置し、第２の偏光板を第２の基板（対向基板）において液晶層に近接していない外面側
に配置する。
電極が形成されている基板）において液晶層に近接していない外面側に、第１の偏光板を
配置し、第２の偏光板を第２の基板（対向基板）において液晶層に近接していない外面側
に配置する。
【0006】
また、フルカラー表示させるためにカラーフィルタを用いる場合、一般的には、偏光板が
配置された基板（対向基板）の面とは異なる面にカラーフィルタを配置する。即ち、対向
基板と液晶層の間にカラーフィルタを配置することが一般的である。
配置された基板（対向基板）の面とは異なる面にカラーフィルタを配置する。即ち、対向
基板と液晶層の間にカラーフィルタを配置することが一般的である。
【0007】
また、一対の基板間には、基板間隔を保持するためのスペーサが設けられており、粒子状
のビーズスペーサ、或いは柱状のスペーサを配置している。対向基板に透明な樹脂からな
る柱状スペーサを設ける場合、もう一方の基板と貼り合わせる際の圧力で柱状スペーサと
重なるＴＦＴを破壊する恐れがあった。従って、一対の基板の貼り合わせ精度が歩留まり
に影響してしまう。
のビーズスペーサ、或いは柱状のスペーサを配置している。対向基板に透明な樹脂からな
る柱状スペーサを設ける場合、もう一方の基板と貼り合わせる際の圧力で柱状スペーサと
重なるＴＦＴを破壊する恐れがあった。従って、一対の基板の貼り合わせ精度が歩留まり
に影響してしまう。
【0008】
本出願人は、画素部のスイッチング素子となるＴＦＴを形成する基板上に柱状スペーサを
形成する技術を特許文献１に開示している。また、本出願人は、ＴＦＴ上に有機樹脂によ
るブラックマトリクスを形成する技術を特許文献２に開示している。
形成する技術を特許文献１に開示している。また、本出願人は、ＴＦＴ上に有機樹脂によ
るブラックマトリクスを形成する技術を特許文献２に開示している。
【先行技術文献】
【特許文献】
【0009】
【文献】特開２００１－７５５００号公報
【文献】特開平９－１０５９５３号公報
【発明の概要】
【発明が解決しようとする課題】
【0010】
近年、液晶表示装置は、さらなる表示画像の高精細化が求められている。液晶表示装置の
高精細化が向上するに従って高開口率が要求される。
高精細化が向上するに従って高開口率が要求される。
【0011】
ＴＦＴを形成する基板上に柱状スペーサを形成する場合、画素電極の面積を十分に確保し
つつ、高開口率を実現するためには、ＴＦＴと重なる領域に柱状スペーサを配置すること
が好ましい。ＴＦＴと重なる領域に柱状スペーサを配置する場合、画素電極と柱状スペー
サの位置を離すことができる。
つつ、高開口率を実現するためには、ＴＦＴと重なる領域に柱状スペーサを配置すること
が好ましい。ＴＦＴと重なる領域に柱状スペーサを配置する場合、画素電極と柱状スペー
サの位置を離すことができる。
【0012】
しかし、ＴＦＴと重なる領域に柱状スペーサを配置すると、一対の基板の貼り合わせ時に
圧力がかかり、ＴＦＴに影響を与える恐れ、クラックが発生する恐れなどがある。
圧力がかかり、ＴＦＴに影響を与える恐れ、クラックが発生する恐れなどがある。
【0013】
本発明は、高開口率、且つ高精細化を実現できる液晶表示装置を提供する。また、工程を
増やすことなく、外光下で高い表示品質を実現できる液晶表示装置を提供する。
増やすことなく、外光下で高い表示品質を実現できる液晶表示装置を提供する。
【課題を解決するための手段】
【0014】
アクティブマトリクス型の液晶表示装置において、ＴＦＴと重なる位置に形成される柱状
スペーサの下方に無機材料からなるダミー層を形成する。このダミー層をＴＦＴと重なる
位置に配置することによって、一対の基板の貼り合わせ工程時にＴＦＴにかかる圧力を分
散し、緩和する。このダミー層は、工程数を増やすことなく形成するため、画素電極と同
じ材料で形成することが望ましい。
スペーサの下方に無機材料からなるダミー層を形成する。このダミー層をＴＦＴと重なる
位置に配置することによって、一対の基板の貼り合わせ工程時にＴＦＴにかかる圧力を分
散し、緩和する。このダミー層は、工程数を増やすことなく形成するため、画素電極と同
じ材料で形成することが望ましい。
【0015】
このダミー層は、一対の基板、即ち、素子基板と対向基板のいずれか一方に形成し、一対
の基板の貼り合わせ工程時にＴＦＴにかかる圧力を分散し、緩和する。
の基板の貼り合わせ工程時にＴＦＴにかかる圧力を分散し、緩和する。
【0016】
本明細書で開示する発明の構成は、絶縁表面を有する第１の基板上にスイッチング素子と
、スイッチング素子と電気的に接続する画素電極と、第１の基板上に前記スイッチング素
子と重なるダミー層と、ダミー層と重なる柱状スペーサが設けられた第２の基板と、第１
の基板と第２の基板との間に液晶材料とを有し、画素電極と前記ダミー層は同じ材料の半
導体装置である。
、スイッチング素子と電気的に接続する画素電極と、第１の基板上に前記スイッチング素
子と重なるダミー層と、ダミー層と重なる柱状スペーサが設けられた第２の基板と、第１
の基板と第２の基板との間に液晶材料とを有し、画素電極と前記ダミー層は同じ材料の半
導体装置である。
【0017】
一対の基板の貼り合わせ時に圧力がかかっても、対向基板に柱状スペーサを設け、且つ、
素子基板上にダミー層を設けることによってＴＦＴにかかる圧力を分散し、緩和すること
ができる。
素子基板上にダミー層を設けることによってＴＦＴにかかる圧力を分散し、緩和すること
ができる。
【0018】
また、素子基板上に柱状スペーサを形成してもよく、本発明の他の構成は、絶縁表面を有
する基板上にスイッチング素子と、スイッチング素子と電気的に接続する画素電極と、基
板上にスイッチング素子と重なるダミー層と、基板上に前記ダミー層を覆う柱状スペーサ
とを有し、画素電極とダミー層は同じ材料である半導体装置である。
する基板上にスイッチング素子と、スイッチング素子と電気的に接続する画素電極と、基
板上にスイッチング素子と重なるダミー層と、基板上に前記ダミー層を覆う柱状スペーサ
とを有し、画素電極とダミー層は同じ材料である半導体装置である。
【0019】
また、ダミー層は、圧力を分散し、緩和するのであれば、特に形状や個数は限定されず、
複数、または、複雑な形状、例えばＳ字形状、Ｍ字形状、十字形状などであってもよい。
複数、または、複雑な形状、例えばＳ字形状、Ｍ字形状、十字形状などであってもよい。
【0020】
ＴＦＴを形成する基板、即ち素子基板上に柱状スペーサを形成する場合、フォトリソグラ
フィ技術を用いて形成するため、マスクの合わせ精度によって所望の位置からズレが生じ
ることがある。ＴＦＴと重なる位置に柱状スペーサの形成位置を合わせることで、所望の
位置からズレてしまった場合でも、ＴＦＴと重なる位置の周辺は、隣り合う画素電極との
間隔が他の箇所に比べて広い領域であるので、画素電極の一部に柱状スペーサが重なって
開口率が低下することを防ぐことができる。即ち、本発明において、柱状スペーサは画素
電極は重ならない位置、且つ、ＴＦＴと重なる位置とする。
フィ技術を用いて形成するため、マスクの合わせ精度によって所望の位置からズレが生じ
ることがある。ＴＦＴと重なる位置に柱状スペーサの形成位置を合わせることで、所望の
位置からズレてしまった場合でも、ＴＦＴと重なる位置の周辺は、隣り合う画素電極との
間隔が他の箇所に比べて広い領域であるので、画素電極の一部に柱状スペーサが重なって
開口率が低下することを防ぐことができる。即ち、本発明において、柱状スペーサは画素
電極は重ならない位置、且つ、ＴＦＴと重なる位置とする。
【0021】
また、素子基板上に柱状スペーサを形成する場合、圧力をさらに分散するため、柱状スペ
ーサの断面形状を台形とすることが好ましい。望ましくは、柱状スペーサは、ダミー層の
外側の位置に裾を有する断面形状とする。また、柱状スペーサを錐形台状として、対向基
板側と接触する柱状スペーサの上面面積よりもＴＦＴ側の底面面積を広くすることが好ま
しい。また、さらに好ましくは、複数のダミー層の合計上面面積を柱状スペーサの上面面
積よりも広くする。また、柱状スペーサの上端部は曲率を有している形状とする。
ーサの断面形状を台形とすることが好ましい。望ましくは、柱状スペーサは、ダミー層の
外側の位置に裾を有する断面形状とする。また、柱状スペーサを錐形台状として、対向基
板側と接触する柱状スペーサの上面面積よりもＴＦＴ側の底面面積を広くすることが好ま
しい。また、さらに好ましくは、複数のダミー層の合計上面面積を柱状スペーサの上面面
積よりも広くする。また、柱状スペーサの上端部は曲率を有している形状とする。
【0022】
また、柱状スペーサの密着性を向上させるために、一つの柱状スペーサと重なるダミー層
を複数設けることが好ましい。特に、液晶表示装置においては、平坦性が重要であるため
、ＴＦＴで形成される凹凸を覆うための平坦化樹脂膜を設ける場合が多いが、平坦な表面
、即ち平坦化樹脂膜上に柱状スペーサを形成すると接着強度が弱く、密着性が低下しやす
い。平坦化樹脂膜を用いても、柱状スペーサを形成する領域に複数のダミー層を設けるこ
とで凹凸を部分的に形成し、柱状スペーサの密着性を向上させることができる。また、Ｔ
ＦＴとダミー層との間に平坦化樹脂膜を設けると、さらに圧力を分散できるため好ましい
。
を複数設けることが好ましい。特に、液晶表示装置においては、平坦性が重要であるため
、ＴＦＴで形成される凹凸を覆うための平坦化樹脂膜を設ける場合が多いが、平坦な表面
、即ち平坦化樹脂膜上に柱状スペーサを形成すると接着強度が弱く、密着性が低下しやす
い。平坦化樹脂膜を用いても、柱状スペーサを形成する領域に複数のダミー層を設けるこ
とで凹凸を部分的に形成し、柱状スペーサの密着性を向上させることができる。また、Ｔ
ＦＴとダミー層との間に平坦化樹脂膜を設けると、さらに圧力を分散できるため好ましい
。
【0023】
また、ＴＦＴを作製した箇所は他の箇所よりも積層数が多くトータルの膜厚が厚くなりや
すいため、ＴＦＴと重なる位置に柱状スペーサを形成すると、基板間隔を調節しやすい。
ＴＦＴと重なる位置に柱状スペーサを形成すると、柱状スペーサが液晶層の厚さが最も薄
い領域に設けられることになるため、柱状スペーサの高さを低くすることができる。柱状
スペーサの高さを低くすることができれば、基板間隔を狭めることができるため、液晶層
の厚さを薄く制御したい場合に有効である。
すいため、ＴＦＴと重なる位置に柱状スペーサを形成すると、基板間隔を調節しやすい。
ＴＦＴと重なる位置に柱状スペーサを形成すると、柱状スペーサが液晶層の厚さが最も薄
い領域に設けられることになるため、柱状スペーサの高さを低くすることができる。柱状
スペーサの高さを低くすることができれば、基板間隔を狭めることができるため、液晶層
の厚さを薄く制御したい場合に有効である。
【0024】
また、液晶層の動作モードは、特に限定されず、ツイストネマティック型（ＴＮモード）
、または、垂直配向型（ＶＡモード）、インプレーンスイッチング型（ＩＰＳモード）な
どとすることができる。
、または、垂直配向型（ＶＡモード）、インプレーンスイッチング型（ＩＰＳモード）な
どとすることができる。
【0025】
ＩＰＳモードとする場合、共通電極もダミー層と同じ材料を用いることができ、本発明の
他の構成は、絶縁表面を有する第１の基板上にスイッチング素子と、スイッチング素子と
電気的に接続する画素電極と、第１の基板上に共通電極と、第１の基板上にスイッチング
素子と重なるダミー層と、ダミー層と重なる柱状スペーサが設けられた第２の基板と、第
１の基板と第２の基板との間に液晶材料を含む液晶層とを有し、画素電極、共通電極、及
びダミー層は同じ材料の半導体装置である。
他の構成は、絶縁表面を有する第１の基板上にスイッチング素子と、スイッチング素子と
電気的に接続する画素電極と、第１の基板上に共通電極と、第１の基板上にスイッチング
素子と重なるダミー層と、ダミー層と重なる柱状スペーサが設けられた第２の基板と、第
１の基板と第２の基板との間に液晶材料を含む液晶層とを有し、画素電極、共通電極、及
びダミー層は同じ材料の半導体装置である。
【0026】
また、ダミー層上に柱状スペーサを設けてもよく、本発明の他の構成は、絶縁表面を有す
る第１の基板上にスイッチング素子と、スイッチング素子と電気的に接続する画素電極と
、第１の基板上に共通電極と、第１の基板上に前記スイッチング素子と重なるダミー層と
、第１の基板上に前記ダミー層と重なる柱状スペーサと、第１の基板と対向する第２の基
板と、第１の基板と第２の基板との間に液晶材料を含む液晶層とを有し、画素電極、共通
電極、及びダミー層は同じ材料の半導体装置である。
る第１の基板上にスイッチング素子と、スイッチング素子と電気的に接続する画素電極と
、第１の基板上に共通電極と、第１の基板上に前記スイッチング素子と重なるダミー層と
、第１の基板上に前記ダミー層と重なる柱状スペーサと、第１の基板と対向する第２の基
板と、第１の基板と第２の基板との間に液晶材料を含む液晶層とを有し、画素電極、共通
電極、及びダミー層は同じ材料の半導体装置である。
【0027】
本発明は、上述した課題の少なくとも一つを解決する。
【0028】
上述したこれらの手段は単なる設計事項ではなく、柱状スペーサやダミー層を表示部に配
置し、それらを用いた表示装置を作製し、画像表示させ、発明者らの深い検討の後、発明
された事項である。
置し、それらを用いた表示装置を作製し、画像表示させ、発明者らの深い検討の後、発明
された事項である。
【発明の効果】
【0029】
工程数を増やすことなく、ダミー層をＴＦＴと重なる位置に形成でき、柱状スペーサをＴ
ＦＴと重なる位置に形成できる。複数のダミー層や複雑な形状のダミー層を設けることで
、柱状スペーサの密着性を向上させることもできる。
ＦＴと重なる位置に形成できる。複数のダミー層や複雑な形状のダミー層を設けることで
、柱状スペーサの密着性を向上させることもできる。
【図面の簡単な説明】
【0030】
【図1】画素構造を示す上面図および断面図。
【図2】画素構造を示す上面図。
【図3】画素構造を示す上面図。
【図4】着色層の配置を示す平面図。
【図5】対向電極の形状を示す平面図。
【図6】画素構造を示す上面図及び断面図。
【図7】電子機器の一例を示す図。
【図8】電子機器の一例を示す図。
【図9】電子機器の一例を示す図。
【発明を実施するための形態】
【0031】
本発明の実施形態について、以下に説明する。
【0032】
【0033】
ソース配線１０１とゲート配線１０３の交点付近にアクティブ素子を配置する。ここでは
アクティブ素子としてＴＦＴを用い、このＴＦＴが画素電極１０９と電気的に接続され、
スイッチング素子として機能する。ＴＦＴのオン状態或いはオフ状態をゲート配線１０３
に印加する電圧で制御することで画素電極１０９近傍の液晶層の配向を変化させることに
より、液晶表示装置を駆動させる。本発明は、このＴＦＴと重なる位置に第１のダミー層
１１３、第２のダミー層１１４、及び柱状スペーサ１１２を形成する。ここでは非晶質半
導体膜を用いたボトムゲート型のＴＦＴを形成する例を示す。
アクティブ素子としてＴＦＴを用い、このＴＦＴが画素電極１０９と電気的に接続され、
スイッチング素子として機能する。ＴＦＴのオン状態或いはオフ状態をゲート配線１０３
に印加する電圧で制御することで画素電極１０９近傍の液晶層の配向を変化させることに
より、液晶表示装置を駆動させる。本発明は、このＴＦＴと重なる位置に第１のダミー層
１１３、第２のダミー層１１４、及び柱状スペーサ１１２を形成する。ここでは非晶質半
導体膜を用いたボトムゲート型のＴＦＴを形成する例を示す。
【0034】
また、ボトムゲート型（逆スタガ型）ＴＦＴに限定されず、ＴＦＴ構造に関係なく本発明
を適用することが可能であり、例えば、トップゲート型ＴＦＴや、順スタガ型ＴＦＴを用
いることが可能である。また、シングルゲート構造のトランジスタに限定されず、複数の
チャネル形成領域を有するマルチゲート型トランジスタ、例えばダブルゲート型トランジ
スタとしてもよい。ＴＦＴの作製方法は特に限定されず、公知の技術を用いて作製すれば
よい。
を適用することが可能であり、例えば、トップゲート型ＴＦＴや、順スタガ型ＴＦＴを用
いることが可能である。また、シングルゲート構造のトランジスタに限定されず、複数の
チャネル形成領域を有するマルチゲート型トランジスタ、例えばダブルゲート型トランジ
スタとしてもよい。ＴＦＴの作製方法は特に限定されず、公知の技術を用いて作製すれば
よい。
【0035】
まず、ガラス基板などの絶縁表面を有する基板１００上にゲート配線１０３及び容量配線
１０２を形成する。次いで、ゲート配線１０３及び容量配線１０２を覆うゲート絶縁膜１
０５を形成する。
１０２を形成する。次いで、ゲート配線１０３及び容量配線１０２を覆うゲート絶縁膜１
０５を形成する。
【0036】
次いで、ゲート絶縁膜１０５上に非晶質半導体膜、例えばアモルファスシリコン膜をＰＣ
ＶＤ法で形成し、非晶質半導体膜のエッチングを選択的に行って所望の上面形状とし、ゲ
ート絶縁膜１０５を介してゲート配線１０３と重なる半導体層１０４を形成する。次いで
、半導体にｎ型を付与する不純物元素を含む半導体膜を形成し、その半導体膜のエッチン
グを選択的に行って所望の上面形状とし、半導体層１０４上に第１のｎ型半導体層を形成
する。次いで、第１のｎ型半導体層上に導電膜を形成し、導電膜のエッチングを選択的に
行って所望の上面形状とし、ソース配線１０１と、ドレイン電極１０７と、容量電極を形
成する。なお、容量電極は、ゲート絶縁膜１０５を介して容量配線１０２と重なり、ゲー
ト絶縁膜１０５を誘電体とする補助容量を形成している。次いで、ソース配線１０１及び
ドレイン電極をマスクとして、第１のｎ型半導体層を自己整合的なエッチングを行って第
２のｎ型半導体層１０６を形成する。さらにソース配線１０１及びドレイン電極をマスク
として、露呈している半導体層１０４の上部をエッチングして、ソース配線１０１及びド
レイン電極と重なる領域よりも膜厚の薄い部分を形成する。こうしてチャネルエッチ型の
ＴＦＴが形成される。次いで、露呈している半導体層を覆う保護膜１０８を形成する。以
上の工程は、公知の技術を応用することで実施が可能である。
ＶＤ法で形成し、非晶質半導体膜のエッチングを選択的に行って所望の上面形状とし、ゲ
ート絶縁膜１０５を介してゲート配線１０３と重なる半導体層１０４を形成する。次いで
、半導体にｎ型を付与する不純物元素を含む半導体膜を形成し、その半導体膜のエッチン
グを選択的に行って所望の上面形状とし、半導体層１０４上に第１のｎ型半導体層を形成
する。次いで、第１のｎ型半導体層上に導電膜を形成し、導電膜のエッチングを選択的に
行って所望の上面形状とし、ソース配線１０１と、ドレイン電極１０７と、容量電極を形
成する。なお、容量電極は、ゲート絶縁膜１０５を介して容量配線１０２と重なり、ゲー
ト絶縁膜１０５を誘電体とする補助容量を形成している。次いで、ソース配線１０１及び
ドレイン電極をマスクとして、第１のｎ型半導体層を自己整合的なエッチングを行って第
２のｎ型半導体層１０６を形成する。さらにソース配線１０１及びドレイン電極をマスク
として、露呈している半導体層１０４の上部をエッチングして、ソース配線１０１及びド
レイン電極と重なる領域よりも膜厚の薄い部分を形成する。こうしてチャネルエッチ型の
ＴＦＴが形成される。次いで、露呈している半導体層を覆う保護膜１０８を形成する。以
上の工程は、公知の技術を応用することで実施が可能である。
【0037】
また、本実施の形態では、非晶質半導体膜をチャネル形成領域とするＴＦＴの例を示した
が、特に限定されず、結晶質半導体膜、例えばポリシリコン膜や微結晶シリコン膜をチャ
ネル形成領域とするＴＦＴとしてもよい。
が、特に限定されず、結晶質半導体膜、例えばポリシリコン膜や微結晶シリコン膜をチャ
ネル形成領域とするＴＦＴとしてもよい。
【0038】
次いで、層間絶縁膜として機能する平坦化膜１１０を形成する。次いで、平坦化膜１１０
及び保護膜１０８のエッチングを選択的に行い、ドレイン電極に達する第１の開口と、容
量電極に達する第２の開口を形成する。次いで、平坦化膜１１０上に透明導電膜を形成す
る。
及び保護膜１０８のエッチングを選択的に行い、ドレイン電極に達する第１の開口と、容
量電極に達する第２の開口を形成する。次いで、平坦化膜１１０上に透明導電膜を形成す
る。
【0039】
透明導電膜の材料としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含
むインジウム錫酸化物（ＩＴＳＯ）や酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩ
ＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電材料、もしくはこれらを組
み合わせた化合物を用いることができる。
むインジウム錫酸化物（ＩＴＳＯ）や酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩ
ＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電材料、もしくはこれらを組
み合わせた化合物を用いることができる。
【0040】
次いで、透明導電膜のエッチングを選択的に行い、ＴＦＴと重なる第１のダミー層１１３
及び第２のダミー層１１４と、ドレイン電極及び容量電極と電気的に接続する画素電極１
０９を形成する。また、ダミー層は、ＴＦＴと重なる位置に配置され、後に行われる一対
の基板の貼り合わせ工程時にＴＦＴにかかる圧力を分散し、緩和することができる。第１
のダミー層１１３、第２のダミー層１１４、及び画素電極１０９は同じ材料である。図１
（Ａ）では、第１のダミー層１１３は、少なくともＴＦＴのチャネル形成領域の一部、ソ
ース電極の一部、及びドレイン電極の一部と重なっている。また、第２のダミー層１１４
は少なくともＴＦＴのチャネル形成領域の一部、及びドレイン電極の一部と重なっている
。また、ここでは図示しないが、後にＦＰＣと接続させるための端子電極も画素電極と同
一工程で同一基板上に形成する。
及び第２のダミー層１１４と、ドレイン電極及び容量電極と電気的に接続する画素電極１
０９を形成する。また、ダミー層は、ＴＦＴと重なる位置に配置され、後に行われる一対
の基板の貼り合わせ工程時にＴＦＴにかかる圧力を分散し、緩和することができる。第１
のダミー層１１３、第２のダミー層１１４、及び画素電極１０９は同じ材料である。図１
（Ａ）では、第１のダミー層１１３は、少なくともＴＦＴのチャネル形成領域の一部、ソ
ース電極の一部、及びドレイン電極の一部と重なっている。また、第２のダミー層１１４
は少なくともＴＦＴのチャネル形成領域の一部、及びドレイン電極の一部と重なっている
。また、ここでは図示しないが、後にＦＰＣと接続させるための端子電極も画素電極と同
一工程で同一基板上に形成する。
【0041】
次いで、第１のダミー層１１３、第２のダミー層１１４、及び画素電極１０９を覆う絶縁
膜を形成する。この絶縁膜の材料としては、エポキシ樹脂、アクリル樹脂、フェノール樹
脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。他にも、絶縁
膜の材料としてベンゾシクロブテン、パリレン、ポリイミドなどの有機材料、シロキサン
系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を
含む組成物材料等を用いることができる。また、遮光膜としての機能を持たせるために、
上述した材料にカーボンなどの顔料を含ませて黒色の樹脂としてもよい。
膜を形成する。この絶縁膜の材料としては、エポキシ樹脂、アクリル樹脂、フェノール樹
脂、ノボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。他にも、絶縁
膜の材料としてベンゾシクロブテン、パリレン、ポリイミドなどの有機材料、シロキサン
系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を
含む組成物材料等を用いることができる。また、遮光膜としての機能を持たせるために、
上述した材料にカーボンなどの顔料を含ませて黒色の樹脂としてもよい。
【0042】
次いで、この絶縁膜のエッチングを選択的に行い、第１のダミー層１１３及び第２のダミ
ー層１１４と重なる柱状スペーサ１１２を形成する。また、柱状スペーサ１１２はＴＦＴ
と重なる。図１（Ａ）では、柱状スペーサ１１２は少なくともＴＦＴのチャネル形成領域
、ソース電極の一部、及びドレイン電極の一部と重なっている。なお、図１（Ａ）を分か
りやすくするために、図１（Ｂ）の上面図には、平坦化膜１１０上に形成する第１のダミ
ー層１１３、第２のダミー層１１４、画素電極１０９、及び柱状スペーサ１１２のみを示
している。
ー層１１４と重なる柱状スペーサ１１２を形成する。また、柱状スペーサ１１２はＴＦＴ
と重なる。図１（Ａ）では、柱状スペーサ１１２は少なくともＴＦＴのチャネル形成領域
、ソース電極の一部、及びドレイン電極の一部と重なっている。なお、図１（Ａ）を分か
りやすくするために、図１（Ｂ）の上面図には、平坦化膜１１０上に形成する第１のダミ
ー層１１３、第２のダミー層１１４、画素電極１０９、及び柱状スペーサ１１２のみを示
している。
【0043】
図１（Ｂ）に示すように第１のダミー層１１３、及び第２のダミー層１１４は円状のスリ
ットにより離間されており、第１のダミー層１１３を覆うように柱状スペーサ１１２を形
成している。また、後に行われる一対の基板の貼り合わせ工程時にかかる圧力を分散する
ため、図１（Ｃ）に示すように柱状スペーサ１１２の断面形状を台形とすることが好まし
い。なお、図１（Ｃ）中の白抜きの矢印が一対の基板の貼り合わせ工程時にかかる圧力を
模式的に表しており、複数の黒矢印が分散された圧力を模式的に表している。また、柱状
スペーサ１１２を錐形台状として、対向基板側と接触する柱状スペーサの上面面積よりも
ＴＦＴ側の底面面積を広くすることが好ましい。
ットにより離間されており、第１のダミー層１１３を覆うように柱状スペーサ１１２を形
成している。また、後に行われる一対の基板の貼り合わせ工程時にかかる圧力を分散する
ため、図１（Ｃ）に示すように柱状スペーサ１１２の断面形状を台形とすることが好まし
い。なお、図１（Ｃ）中の白抜きの矢印が一対の基板の貼り合わせ工程時にかかる圧力を
模式的に表しており、複数の黒矢印が分散された圧力を模式的に表している。また、柱状
スペーサ１１２を錐形台状として、対向基板側と接触する柱状スペーサの上面面積よりも
ＴＦＴ側の底面面積を広くすることが好ましい。
【0044】
第１のダミー層１１３及び第２のダミー層１１４は、柱状スペーサ１１２の密着性を向上
させている。また、この柱状スペーサ１１２は、第１のダミー層１１３と画素電極１０９
とが短絡するのを防ぐ効果も果たしている。また、柱状スペーサ１１２として黒色の樹脂
を用いた場合、ＴＦＴと重なる遮光膜として機能させることもできる。
させている。また、この柱状スペーサ１１２は、第１のダミー層１１３と画素電極１０９
とが短絡するのを防ぐ効果も果たしている。また、柱状スペーサ１１２として黒色の樹脂
を用いた場合、ＴＦＴと重なる遮光膜として機能させることもできる。
【0045】
なお、柱状スペーサ１１２と重なるダミー層の個数や形状は、限定されず、例えば図２（
Ａ）で示すような上面形状としてもよい。図２（Ａ）はダミー層の形状及び個数が異なる
以外は、図１（Ａ）と構造が同一である。また、図２（Ｂ）は、図２（Ａ）を分かりやす
くするため平坦化膜上に形成する第１のダミー層２０１、第２のダミー層２０２、第３の
ダミー層２０３、第４のダミー層２０４、画素電極１０９、及び柱状スペーサ１１２のみ
を示している。柱状スペーサの外周縁よりも内側の位置に配置するダミー層の個数が多い
ほうが、柱状スペーサと層間絶縁膜との密着性の向上がより一層図れる。
Ａ）で示すような上面形状としてもよい。図２（Ａ）はダミー層の形状及び個数が異なる
以外は、図１（Ａ）と構造が同一である。また、図２（Ｂ）は、図２（Ａ）を分かりやす
くするため平坦化膜上に形成する第１のダミー層２０１、第２のダミー層２０２、第３の
ダミー層２０３、第４のダミー層２０４、画素電極１０９、及び柱状スペーサ１１２のみ
を示している。柱状スペーサの外周縁よりも内側の位置に配置するダミー層の個数が多い
ほうが、柱状スペーサと層間絶縁膜との密着性の向上がより一層図れる。
【0046】
また、図１または図２では、ダミー層を柱状スペーサの外周縁よりも内側の位置に配置す
る例を示したが、特に限定されず、各画素電極と間隔を空けて網目状に連続するパターン
形状としてもよい。網目状に連続するパターン形状としたダミー層と一部重なり、且つ、
ＴＦＴと重なるように柱状スペーサを設ければよい。網目状に連続するパターン形状とし
たダミー層は、隣り合う画素電極間で発生する電界の乱れに起因する光漏れ、所謂ディス
クリネーションを防止することもできる。即ち、網目状に連続するパターン形状としたダ
ミー層は、電界遮蔽パターンとして機能する。
る例を示したが、特に限定されず、各画素電極と間隔を空けて網目状に連続するパターン
形状としてもよい。網目状に連続するパターン形状としたダミー層と一部重なり、且つ、
ＴＦＴと重なるように柱状スペーサを設ければよい。網目状に連続するパターン形状とし
たダミー層は、隣り合う画素電極間で発生する電界の乱れに起因する光漏れ、所謂ディス
クリネーションを防止することもできる。即ち、網目状に連続するパターン形状としたダ
ミー層は、電界遮蔽パターンとして機能する。
【0047】
こうして基板１００上に柱状スペーサ１１２を形成した後、基板１００と対向基板１１９
とを所定の間隔を保持したまま貼り合わせる。基板間隔は、ダミー層及び柱状スペーサで
決定される。本実施の形態では、液晶材料の種類や特性によっても異なってくるが、３～
４μｍとする。
とを所定の間隔を保持したまま貼り合わせる。基板間隔は、ダミー層及び柱状スペーサで
決定される。本実施の形態では、液晶材料の種類や特性によっても異なってくるが、３～
４μｍとする。
【0048】
また、一対の基板間には液晶層１１６を充填する。液晶滴下法を用いる場合は、一方の基
板に閉ループ形状のシール材を形成し、そのシール材に囲まれた領域に液晶材料を滴下し
た後、減圧雰囲気とし、もう一方の基板を貼り合わせる。また、液晶注入法を用いる場合
には、一対の基板を貼り合わせた後、シール材パターンの液晶注入口から毛細管現象を用
いて液晶材料を注入する。シール材にフィラーを含ませることによって一対の基板間隔を
維持してもよい。
板に閉ループ形状のシール材を形成し、そのシール材に囲まれた領域に液晶材料を滴下し
た後、減圧雰囲気とし、もう一方の基板を貼り合わせる。また、液晶注入法を用いる場合
には、一対の基板を貼り合わせた後、シール材パターンの液晶注入口から毛細管現象を用
いて液晶材料を注入する。シール材にフィラーを含ませることによって一対の基板間隔を
維持してもよい。
【0049】
また、液晶層１１６の液晶分子を配向させるための配向膜を両方の基板にそれぞれ形成す
る。図１（Ｃ）に示すように、基板１００上には第１の配向膜１１５を形成し、対向基板
１１９上には対向電極１１８及び第２の配向膜１１７を形成する。そして、それぞれラビ
ング処理を行う。液晶の配向モードとしては、液晶分子の配列が光の入射から射出に向か
って９０°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置
を作製する場合には、基板１００上の配向膜に施したラビング処理のラビング方向と、対
向基板１１９上の配向膜に施したラビング処理のラビング方向が直交するように貼り合わ
せる。ここでは液晶分子を配向させるために配向膜を用いる例を示したが、特に限定され
ず、他の配向方法、例えば光配向方法などを用いてもよい。
る。図１（Ｃ）に示すように、基板１００上には第１の配向膜１１５を形成し、対向基板
１１９上には対向電極１１８及び第２の配向膜１１７を形成する。そして、それぞれラビ
ング処理を行う。液晶の配向モードとしては、液晶分子の配列が光の入射から射出に向か
って９０°ツイスト配向したＴＮモードを用いる場合が多い。ＴＮモードの液晶表示装置
を作製する場合には、基板１００上の配向膜に施したラビング処理のラビング方向と、対
向基板１１９上の配向膜に施したラビング処理のラビング方向が直交するように貼り合わ
せる。ここでは液晶分子を配向させるために配向膜を用いる例を示したが、特に限定され
ず、他の配向方法、例えば光配向方法などを用いてもよい。
【0050】
なお、端子電極が形成されている部分には、配向膜を形成しない。また、対向基板１１９
と基板１００とを貼り合わせた後、端子電極が形成されている部分は、対向基板とも重な
らないように対向基板の一部を除去する。次いで、外部回路と接続するためのＦＰＣ（フ
レキシブルプリント配線板）を端子電極に貼り合わせる。ＦＰＣを実装する方法は異方導
電性材料もしくはメタルバンプを用いた接続方法またはワイヤボンディング方式を採用す
ることができる。また、外部回路と接続させるコネクターとしてはＦＰＣに限定されず、
他のコネクター、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもし
くはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）を用いてもよい。ＴＣＰはＴ
ＡＢテープにＩＣを実装したものであり、ＴＡＢテープを素子形成基板上の配線に接続し
てＩＣを実装する。
と基板１００とを貼り合わせた後、端子電極が形成されている部分は、対向基板とも重な
らないように対向基板の一部を除去する。次いで、外部回路と接続するためのＦＰＣ（フ
レキシブルプリント配線板）を端子電極に貼り合わせる。ＦＰＣを実装する方法は異方導
電性材料もしくはメタルバンプを用いた接続方法またはワイヤボンディング方式を採用す
ることができる。また、外部回路と接続させるコネクターとしてはＦＰＣに限定されず、
他のコネクター、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもし
くはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）を用いてもよい。ＴＣＰはＴ
ＡＢテープにＩＣを実装したものであり、ＴＡＢテープを素子形成基板上の配線に接続し
てＩＣを実装する。
【0051】
また、画素部の周辺には、画素部へ各信号を伝送する駆動回路が形成されたＩＣチップを
異方導電性材料により電気的に接続してもよい。また、カラー表示に対応した画素部を形
成するためには、例えば、ＸＧＡクラスでデータ線の本数が３０７２本であり走査線が７
６８本必要となる。このような数で形成されたデータ線及び走査線は画素部の端部で数ブ
ロック毎に区分して引出線を形成し、ＩＣチップの出力端子のピッチに合わせて集める。
ＩＣチップは、公知の方法、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式により実
装すればよい。
異方導電性材料により電気的に接続してもよい。また、カラー表示に対応した画素部を形
成するためには、例えば、ＸＧＡクラスでデータ線の本数が３０７２本であり走査線が７
６８本必要となる。このような数で形成されたデータ線及び走査線は画素部の端部で数ブ
ロック毎に区分して引出線を形成し、ＩＣチップの出力端子のピッチに合わせて集める。
ＩＣチップは、公知の方法、例えばＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式により実
装すればよい。
【0052】
また、必要であれば、基板１００または対向基板１１９に偏光板、又は円偏光板（楕円偏
光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを
適宜設けてもよい。
光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを
適宜設けてもよい。
【0053】
以上の工程でアクティブマトリクス型の液晶表示装置を有する表示モジュールを作製で
きる。
きる。
【0054】
また、上述した液晶表示装置としては、特に限定されず、ＴＮ液晶、ＩＰＳ液晶、ＯＣＢ
液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディスコテ
ィック液晶などを用いることができるが、中でもノーマリーブラック型の液晶パネル、例
えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置とすることが好ましい。垂
直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ－ Ｄｏｍ
ａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることがで
きる。具体的には、１画素を複数のサブピクセルに分割し、各サブピクセルの中央に位置
する対向基板の箇所に凸部を設けることで１画素をマルチドメイン化する。１画素を複数
のサブピクセルとし、各サブピクセルの中央に位置する対向基板に凸部を設けることで、
１画素を配向分割（マルチドメイン化）し、広視野角を実現する駆動方法は、サブピクセ
ル駆動と呼ばれる。なお、凸部は、対向基板または素子基板の一方または両方に設けても
よく、放射状に液晶分子を配向させ、配向規制力を向上させる。
液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型液晶、ＧＨ液晶、高分子分散型液晶、ディスコテ
ィック液晶などを用いることができるが、中でもノーマリーブラック型の液晶パネル、例
えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置とすることが好ましい。垂
直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ－ Ｄｏｍ
ａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることがで
きる。具体的には、１画素を複数のサブピクセルに分割し、各サブピクセルの中央に位置
する対向基板の箇所に凸部を設けることで１画素をマルチドメイン化する。１画素を複数
のサブピクセルとし、各サブピクセルの中央に位置する対向基板に凸部を設けることで、
１画素を配向分割（マルチドメイン化）し、広視野角を実現する駆動方法は、サブピクセ
ル駆動と呼ばれる。なお、凸部は、対向基板または素子基板の一方または両方に設けても
よく、放射状に液晶分子を配向させ、配向規制力を向上させる。
【0055】
また、液晶駆動用の電極、即ち画素電極の上面形状を櫛歯状やジグザグ状として、電圧の
かかる方向を多様化させてもよい。また、光配向を用いて１画素をマルチドメイン化して
もよい。
かかる方向を多様化させてもよい。また、光配向を用いて１画素をマルチドメイン化して
もよい。
【0056】
また、画素電極に接続するスイッチング素子としては、非晶質構造を有する半導体膜を用
いたアモルファスＴＦＴに限定されず、有機トランジスタや、ポリシリコンＴＦＴなどの
３端子型のアクティブ素子、或いは、ダイオード、ＭＩＭ、ＺｎＯバリスタなどの２端子
型のアクティブ素子を用いることができる。
いたアモルファスＴＦＴに限定されず、有機トランジスタや、ポリシリコンＴＦＴなどの
３端子型のアクティブ素子、或いは、ダイオード、ＭＩＭ、ＺｎＯバリスタなどの２端子
型のアクティブ素子を用いることができる。
【0057】
（実施の形態２）
実施の形態１では、素子基板上に柱状スペーサを形成する例を示したが、本実施の形態で
は、対向基板上に柱状スペーサを形成する例を示す。
実施の形態１では、素子基板上に柱状スペーサを形成する例を示したが、本実施の形態で
は、対向基板上に柱状スペーサを形成する例を示す。
【0058】
まず、実施の形態１と同様にしてダミー層と画素電極を同一の素子基板上に形成する。な
お、ダミー層は、スイッチング素子と重なる位置に配置される。本実施の形態では、スイ
ッチング素子として、結晶構造を有する半導体膜、例えばポリシリコン膜を用いたトップ
ゲート型ＴＦＴを用いる。トップゲート型ＴＦＴは、ｎチャネル型ＴＦＴであってもｐチ
ャネル型ＴＦＴであってもよい。また、ここでは、電気特性のバラツキを低減させるため
、ダブルゲート構造とする。また、オフ電流値を低減するため、ｎチャネル型ＴＦＴを低
濃度ドレイン（ＬＤＤ：Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造としてもよい。
このＬＤＤ構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領
域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、
この領域をＬＤＤ領域と呼んでいる。ＬＤＤ構造はドレイン近傍の電界を緩和してホット
キャリア注入による劣化を防ぐ効果がある。また、ホットキャリアによるオン電流値の劣
化を防ぐため、ｎチャネル型ＴＦＴをＧＯＬＤ（Ｇａｔｅ－ｄｒａｉｎ Ｏｖｅｒｌａｐ
ｐｅｄ ＬＤＤ）構造としてもよい。ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重
ねて配置させた構造であるＧＯＬＤ構造は、ＬＤＤ構造よりもさらにドレイン近傍の電界
を緩和してホットキャリア注入による劣化を防ぐ効果がある。このようなＧＯＬＤ構造と
することで、ドレイン近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象
の防止に有効である。また、画素電極は、スイッチング素子と電気的に接続させる。
お、ダミー層は、スイッチング素子と重なる位置に配置される。本実施の形態では、スイ
ッチング素子として、結晶構造を有する半導体膜、例えばポリシリコン膜を用いたトップ
ゲート型ＴＦＴを用いる。トップゲート型ＴＦＴは、ｎチャネル型ＴＦＴであってもｐチ
ャネル型ＴＦＴであってもよい。また、ここでは、電気特性のバラツキを低減させるため
、ダブルゲート構造とする。また、オフ電流値を低減するため、ｎチャネル型ＴＦＴを低
濃度ドレイン（ＬＤＤ：Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造としてもよい。
このＬＤＤ構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領
域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、
この領域をＬＤＤ領域と呼んでいる。ＬＤＤ構造はドレイン近傍の電界を緩和してホット
キャリア注入による劣化を防ぐ効果がある。また、ホットキャリアによるオン電流値の劣
化を防ぐため、ｎチャネル型ＴＦＴをＧＯＬＤ（Ｇａｔｅ－ｄｒａｉｎ Ｏｖｅｒｌａｐ
ｐｅｄ ＬＤＤ）構造としてもよい。ゲート絶縁膜を介してＬＤＤ領域をゲート電極と重
ねて配置させた構造であるＧＯＬＤ構造は、ＬＤＤ構造よりもさらにドレイン近傍の電界
を緩和してホットキャリア注入による劣化を防ぐ効果がある。このようなＧＯＬＤ構造と
することで、ドレイン近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象
の防止に有効である。また、画素電極は、スイッチング素子と電気的に接続させる。
【0059】
ダミー層も画素電極も透明導電膜、代表的にはＩＴＯで形成するため、工程を増やすこと
なく、緩衝材を設けることができる。また、ダミー層が透光性を有しているため、光の乱
反射などがほとんど生じない。そして、ダミー層及び画素電極を接して覆う配向膜を形成
する。
なく、緩衝材を設けることができる。また、ダミー層が透光性を有しているため、光の乱
反射などがほとんど生じない。そして、ダミー層及び画素電極を接して覆う配向膜を形成
する。
【0060】
素子基板と貼り合わせるための対向基板を用意する。対向基板には、カラーフィルタや対
向電極を形成する。これらの積層順は特に限定されないが、ここでは、カラーフィルタ上
に対向電極を形成する。
向電極を形成する。これらの積層順は特に限定されないが、ここでは、カラーフィルタ上
に対向電極を形成する。
【0061】
そして、対向基板の対向電極上に、柱状スペーサを設ける。必要があれば、柱状スペーサ
を接して覆う配向膜を形成する。柱状スペーサとダミー層が重なるように、素子基板と対
向基板とを貼り合わせる。従って、柱状スペーサもスイッチング素子と重なる位置に配置
される。また、この柱状スペーサとして、カーボンなどの顔料を含ませた黒色樹脂を用い
てスイッチング素子の遮光膜として機能させることが好ましい。
を接して覆う配向膜を形成する。柱状スペーサとダミー層が重なるように、素子基板と対
向基板とを貼り合わせる。従って、柱状スペーサもスイッチング素子と重なる位置に配置
される。また、この柱状スペーサとして、カーボンなどの顔料を含ませた黒色樹脂を用い
てスイッチング素子の遮光膜として機能させることが好ましい。
【0062】
ダミー層は、素子基板と対向基板とを貼り合わせる工程時にスイッチング素子にかかる圧
力を分散し、緩和することができる。また、ダミー層は、圧力を分散し、緩和するのであ
れば、特に形状や個数は限定されず、複数、または、複雑な形状、例えばＳ字形状、Ｍ字
形状、十文字形状などであってもよい。特に柱状スペーサを対向基板に設ける場合、柱状
スペーサの頂部とダミー層とが配向膜を介して重なるため、柱状スペーサの頂部の面積よ
りも総面積が広いダミー層とすることが好ましい。この場合、ダミー層の端部が柱状スペ
ーサの外側に突出する形状となる。
力を分散し、緩和することができる。また、ダミー層は、圧力を分散し、緩和するのであ
れば、特に形状や個数は限定されず、複数、または、複雑な形状、例えばＳ字形状、Ｍ字
形状、十文字形状などであってもよい。特に柱状スペーサを対向基板に設ける場合、柱状
スペーサの頂部とダミー層とが配向膜を介して重なるため、柱状スペーサの頂部の面積よ
りも総面積が広いダミー層とすることが好ましい。この場合、ダミー層の端部が柱状スペ
ーサの外側に突出する形状となる。
【0063】
また、柱状スペーサをスイッチング素子と重なるように配置する場合、スイッチング素子
周辺は、他の場所に比べ隣合う画素電極との間隔が広くマージンが十分あるため、貼り合
わせ時に位置ズレが生じてもほとんど問題ない。即ち、貼り合わせ工程によって柱状スペ
ーサが画素電極と重なり開口率が低下してしまうことを低減することができる。また、画
素電極と柱状スペーサが重ならなければ、意図的にダミー層の端部が柱状スペーサの外側
に位置するように貼り合わせてもよい。
周辺は、他の場所に比べ隣合う画素電極との間隔が広くマージンが十分あるため、貼り合
わせ時に位置ズレが生じてもほとんど問題ない。即ち、貼り合わせ工程によって柱状スペ
ーサが画素電極と重なり開口率が低下してしまうことを低減することができる。また、画
素電極と柱状スペーサが重ならなければ、意図的にダミー層の端部が柱状スペーサの外側
に位置するように貼り合わせてもよい。
【0064】
対向基板に柱状スペーサを設けても、スイッチング素子と柱状スペーサの間に緩衝材とな
るダミー層を画素電極と同じ材料で形成することにより、工程を増やすことなく、スイッ
チング素子を保護することができる。
るダミー層を画素電極と同じ材料で形成することにより、工程を増やすことなく、スイッ
チング素子を保護することができる。
【0065】
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
【0066】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
こととする。
【実施例1】
【0067】
【0068】
図３は、ＶＡ型液晶パネル（具体的にはＰＶＡモードのパネル）の画素構造の平面図を示
す図である。各画素電極５０５の上面形状は、図３に示すように、複雑な八角形となって
いる。画素部には、ゲート配線５０１と、ソース配線５０３と、容量配線５０６とが配置
され、ゲート配線とソース配線の交点付近に半導体層５０２が配置されている。ここでは
ゲート配線、ソース配線、及び半導体層を含むボトムゲート型のＴＦＴをスイッチング素
子としている。ドレイン電極は、ＴＦＴのドレイン領域と画素電極５０５との電気的な接
続を行うための電極である。ドレイン電極５０４は、容量配線５０６と一部重なり、保持
容量を形成している。
す図である。各画素電極５０５の上面形状は、図３に示すように、複雑な八角形となって
いる。画素部には、ゲート配線５０１と、ソース配線５０３と、容量配線５０６とが配置
され、ゲート配線とソース配線の交点付近に半導体層５０２が配置されている。ここでは
ゲート配線、ソース配線、及び半導体層を含むボトムゲート型のＴＦＴをスイッチング素
子としている。ドレイン電極は、ＴＦＴのドレイン領域と画素電極５０５との電気的な接
続を行うための電極である。ドレイン電極５０４は、容量配線５０６と一部重なり、保持
容量を形成している。
【0069】
また、画素電極と同じ材料で形成されているダミー層５０７がＴＦＴと重なる位置に４つ
設けられている。これらのダミー層５０７を覆うように柱状スペーサ５０８を設けている
。柱状スペーサ５０８もＴＦＴと重なる位置に設けられ、基板間隔を調節している。これ
らのダミー層５０７をＴＦＴと重なる位置に配置することによって、一対の基板の貼り合
わせ工程時にＴＦＴにかかる圧力を分散し、緩和する効果がある。また、これらのダミー
層５０７は、柱状スペーサ５０８の密着性を向上させるために形成している。また、柱状
スペーサ５０８は、３つの画素電極に対して一つ設けているが、特に限定されず、例えば
各画素電極にそれぞれ設けてもよい。また、柱状スペーサ５０８として黒色樹脂を用いて
ブラックマトリクスの機能を持たせてもよい。また、黒色樹脂を用いた場合、ＴＦＴの遮
光膜としても機能させることができる。
設けられている。これらのダミー層５０７を覆うように柱状スペーサ５０８を設けている
。柱状スペーサ５０８もＴＦＴと重なる位置に設けられ、基板間隔を調節している。これ
らのダミー層５０７をＴＦＴと重なる位置に配置することによって、一対の基板の貼り合
わせ工程時にＴＦＴにかかる圧力を分散し、緩和する効果がある。また、これらのダミー
層５０７は、柱状スペーサ５０８の密着性を向上させるために形成している。また、柱状
スペーサ５０８は、３つの画素電極に対して一つ設けているが、特に限定されず、例えば
各画素電極にそれぞれ設けてもよい。また、柱状スペーサ５０８として黒色樹脂を用いて
ブラックマトリクスの機能を持たせてもよい。また、黒色樹脂を用いた場合、ＴＦＴの遮
光膜としても機能させることができる。
【0070】
図４は、カラーフィルタの一部の上面図を示す図である。図４は、第１着色層４０１（Ｒ
）、第２着色層４０２（Ｇ）、及び第３着色層４０３（Ｂ）の３色を用いて１つの画素群
を構成している。各着色層の上面形状は、画素電極５０５の形状と同様に、複雑な八角形
となっている。
）、第２着色層４０２（Ｇ）、及び第３着色層４０３（Ｂ）の３色を用いて１つの画素群
を構成している。各着色層の上面形状は、画素電極５０５の形状と同様に、複雑な八角形
となっている。
【0071】
図５に対向基板側の構造を示す。対向電極５１０は異なる画素間で共通化されている電極
であるが、スリット５１１が形成されている。このスリット５１１と、画素電極５０５及
び画素電極５０５側のスリット（隣り合う画素電極の間隙）とを交互に咬み合うように配
置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これ
により、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている
。
であるが、スリット５１１が形成されている。このスリット５１１と、画素電極５０５及
び画素電極５０５側のスリット（隣り合う画素電極の間隙）とを交互に咬み合うように配
置することで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これ
により、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている
。
【0072】
このようにダミー層５０７及び柱状スペーサ５０８を設けることで、柱状スペーサの密着
性を向上させることができる。また、ＴＦＴを作製した箇所は他の箇所よりも積層数が多
くトータルの膜厚が厚くなりやすいため、ＴＦＴと重なる位置に柱状スペーサを形成する
と、基板間隔を調節しやすいというメリットを有する。また、本発明は、ダミー層５０７
及び柱状スペーサ５０８を設けることで、高開口率、且つ高精細化を実現できる液晶表示
装置を実現できる。また、工程を増やすことなく、外光下で高い表示品質を実現できる液
晶表示装置を実現できる。
性を向上させることができる。また、ＴＦＴを作製した箇所は他の箇所よりも積層数が多
くトータルの膜厚が厚くなりやすいため、ＴＦＴと重なる位置に柱状スペーサを形成する
と、基板間隔を調節しやすいというメリットを有する。また、本発明は、ダミー層５０７
及び柱状スペーサ５０８を設けることで、高開口率、且つ高精細化を実現できる液晶表示
装置を実現できる。また、工程を増やすことなく、外光下で高い表示品質を実現できる液
晶表示装置を実現できる。
【0073】
また、本実施例は、実施の形態１、または実施の形態２と自由に組み合わせることができ
る。
る。
【実施例2】
【0074】
【0075】
【0076】
ＩＰＳ方式の液晶表示装置は、液晶を挟持する一対の基板のうち、一方の基板６００に画
素電極６０９および共通電極６２０を形成し、これらの電極間に生じる基板面にほぼ平行
な電界で液晶分子を回転させることで光のスイッチングを行い、表示を行う方式である。
素電極６０９および共通電極６２０を形成し、これらの電極間に生じる基板面にほぼ平行
な電界で液晶分子を回転させることで光のスイッチングを行い、表示を行う方式である。
【0077】
基板６００上には、ソース配線６０１とゲート配線６０３の交点付近にアクティブ素子を
配置する。ここではアクティブ素子としてＴＦＴを用い、このＴＦＴが画素電極６０９と
電気的に接続され、スイッチング素子として機能する。ＴＦＴのオン状態或いはオフ状態
をゲート配線６０３に印加する電圧で制御し、画素電極６０９と共通電極６２０の間に電
界（この電界を横電界とも呼ぶ）を形成して液晶層６１６に含まれる液晶分子をほぼ平行
な面内で回転させることにより、液晶表示装置を駆動させる。
配置する。ここではアクティブ素子としてＴＦＴを用い、このＴＦＴが画素電極６０９と
電気的に接続され、スイッチング素子として機能する。ＴＦＴのオン状態或いはオフ状態
をゲート配線６０３に印加する電圧で制御し、画素電極６０９と共通電極６２０の間に電
界（この電界を横電界とも呼ぶ）を形成して液晶層６１６に含まれる液晶分子をほぼ平行
な面内で回転させることにより、液晶表示装置を駆動させる。
【0078】
液晶層６１６に含まれる液晶分子をほぼ平行な面内で回転させるために、視野角によって
階調、色調の反転が生じることなく、ＴＮ方式に比べて視野角を広くすることができる。
なお、ＩＰＳ方式は、ＴＮ方式とは一対の偏光板の配置が異なり、画素電極への電圧無印
加時に黒表示となるように配置する。
階調、色調の反転が生じることなく、ＴＮ方式に比べて視野角を広くすることができる。
なお、ＩＰＳ方式は、ＴＮ方式とは一対の偏光板の配置が異なり、画素電極への電圧無印
加時に黒表示となるように配置する。
【0079】
本発明は、このＴＦＴと重なる位置に十文字形状のダミー層６１３形成する。ここでは非
晶質半導体膜６０４を用いたボトムゲート型のＴＦＴを形成する例を示す。
晶質半導体膜６０４を用いたボトムゲート型のＴＦＴを形成する例を示す。
【0080】
まず、ガラス基板などの絶縁表面を有する基板６００上にゲート配線６０３及び容量配線
６０２を形成する。次いで、ゲート配線６０３及び容量配線６０２を覆うゲート絶縁膜６
０５を形成する。次いで、ゲート絶縁膜に選択的なエッチングを行い、ゲート配線の先端
部に達する開口と、容量配線に達する開口を形成する。
６０２を形成する。次いで、ゲート配線６０３及び容量配線６０２を覆うゲート絶縁膜６
０５を形成する。次いで、ゲート絶縁膜に選択的なエッチングを行い、ゲート配線の先端
部に達する開口と、容量配線に達する開口を形成する。
【0081】
次いで、ゲート絶縁膜６０５上に非晶質半導体膜、例えばアモルファスシリコン膜をＰＣ
ＶＤ法で形成し、非晶質半導体膜のエッチングを選択的に行って所望の上面形状とし、ゲ
ート絶縁膜６０５を介してゲート配線６０３と重なる半導体層を形成する。次いで、半導
体にｎ型を付与する不純物元素を含む半導体膜を形成し、その半導体膜のエッチングを選
択的に行って所望の上面形状とし、半導体層上に第１のｎ型半導体層を形成する。次いで
、第１のｎ型半導体層上に導電膜を形成し、導電膜のエッチングを選択的に行って所望の
上面形状とし、ソース配線６０１と、ドレイン電極６０７と、接続電極６２１を形成する
。なお、ドレイン電極６０７は、ゲート絶縁膜６０５を介して容量配線６０２と重なり、
ゲート絶縁膜６０５を誘電体とする補助容量を形成している。また、接続電極６２１は、
ゲート絶縁膜の開口を介して容量配線６０２と電気的に接続し、さらに後に形成される共
通電極６２０とを電気的に接続するために設けられる。
ＶＤ法で形成し、非晶質半導体膜のエッチングを選択的に行って所望の上面形状とし、ゲ
ート絶縁膜６０５を介してゲート配線６０３と重なる半導体層を形成する。次いで、半導
体にｎ型を付与する不純物元素を含む半導体膜を形成し、その半導体膜のエッチングを選
択的に行って所望の上面形状とし、半導体層上に第１のｎ型半導体層を形成する。次いで
、第１のｎ型半導体層上に導電膜を形成し、導電膜のエッチングを選択的に行って所望の
上面形状とし、ソース配線６０１と、ドレイン電極６０７と、接続電極６２１を形成する
。なお、ドレイン電極６０７は、ゲート絶縁膜６０５を介して容量配線６０２と重なり、
ゲート絶縁膜６０５を誘電体とする補助容量を形成している。また、接続電極６２１は、
ゲート絶縁膜の開口を介して容量配線６０２と電気的に接続し、さらに後に形成される共
通電極６２０とを電気的に接続するために設けられる。
【0082】
次いで、ソース配線６０１及びドレイン電極６０７をマスクとして、第１のｎ型半導体層
を自己整合的なエッチングを行って第２のｎ型半導体層６０６を形成する。さらにソース
配線６０１及びドレイン電極６０７をマスクとして、露呈している半導体層の上部をエッ
チングして、ソース配線６０１及びドレイン電極６０７と重なる領域よりも膜厚の薄い部
分を形成する。こうしてチャネルエッチ型のＴＦＴが形成される。次いで、露呈している
半導体層を覆う保護膜６０８を形成する。以上の工程は、公知の技術を応用することで実
施が可能である。
を自己整合的なエッチングを行って第２のｎ型半導体層６０６を形成する。さらにソース
配線６０１及びドレイン電極６０７をマスクとして、露呈している半導体層の上部をエッ
チングして、ソース配線６０１及びドレイン電極６０７と重なる領域よりも膜厚の薄い部
分を形成する。こうしてチャネルエッチ型のＴＦＴが形成される。次いで、露呈している
半導体層を覆う保護膜６０８を形成する。以上の工程は、公知の技術を応用することで実
施が可能である。
【0083】
次いで、層間絶縁膜として機能する平坦化膜６１０を形成する。次いで、平坦化膜６１０
及び保護膜６０８のエッチングを選択的に行い、ドレイン電極に達する第１の開口と、接
続電極６２１に達する第２の開口を形成する。次いで、平坦化膜６１０上に透明導電膜を
形成する。
及び保護膜６０８のエッチングを選択的に行い、ドレイン電極に達する第１の開口と、接
続電極６２１に達する第２の開口を形成する。次いで、平坦化膜６１０上に透明導電膜を
形成する。
【0084】
透明導電膜の材料としては、インジウム錫酸化物（ＩＴＯ）の他、例えば、Ｓｉ元素を含
むインジウム錫酸化物（ＩＴＳＯ）や酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩ
ＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電材料、もしくはこれらを組
み合わせた化合物を用いることができる。
むインジウム錫酸化物（ＩＴＳＯ）や酸化インジウムに酸化亜鉛（ＺｎＯ）を混合したＩ
ＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明導電材料、もしくはこれらを組
み合わせた化合物を用いることができる。
【0085】
次いで、透明導電膜のエッチングを選択的に行い、ＴＦＴと重なるダミー層６１３と、ド
レイン電極と電気的に接続する画素電極６０９と、接続電極６２１と電気的に接続する共
通電極６２０とを形成する。また、ダミー層６１３は、ＴＦＴと重なる位置に配置され、
後に行われる一対の基板の貼り合わせ工程時にＴＦＴにかかる圧力を分散し、緩和するこ
とができる。図６（Ａ）では、ダミー層６１３は少なくともＴＦＴのチャネル形成領域の
一部、ソース電極の一部、及びドレイン電極の一部と重なっている。ダミー層６１３、共
通電極６２０、及び画素電極６０９は同じ材料である。また、ここでは図示しないが、後
にＦＰＣと接続させるための端子電極も画素電極と同一工程で同一基板上に形成する。
レイン電極と電気的に接続する画素電極６０９と、接続電極６２１と電気的に接続する共
通電極６２０とを形成する。また、ダミー層６１３は、ＴＦＴと重なる位置に配置され、
後に行われる一対の基板の貼り合わせ工程時にＴＦＴにかかる圧力を分散し、緩和するこ
とができる。図６（Ａ）では、ダミー層６１３は少なくともＴＦＴのチャネル形成領域の
一部、ソース電極の一部、及びドレイン電極の一部と重なっている。ダミー層６１３、共
通電極６２０、及び画素電極６０９は同じ材料である。また、ここでは図示しないが、後
にＦＰＣと接続させるための端子電極も画素電極と同一工程で同一基板上に形成する。
【0086】
また、本実施例では、共通電極６２０及び画素電極６０９は同じ材料とし、同じ絶縁膜上
に形成したが、特に限定されず、例えば、金属材料からなる共通電極を形成した後、絶縁
膜を形成し、その絶縁膜の上に透明導電膜からなる画素電極を設けた構造としてもよい。
に形成したが、特に限定されず、例えば、金属材料からなる共通電極を形成した後、絶縁
膜を形成し、その絶縁膜の上に透明導電膜からなる画素電極を設けた構造としてもよい。
【0087】
次いで、ダミー層６１３、共通電極６２０、及び画素電極６０９を覆う第１の配向膜６１
５を形成する。次いで、第１の配向膜６１５にラビング処理を行う。
５を形成する。次いで、第１の配向膜６１５にラビング処理を行う。
【0088】
そして、対向基板６１９を用意する。対向基板には、柱状スペーサ６１２を形成する。な
お、必要であれば、柱状スペーサを形成する前に、カラーフィルタなどを設けてもよい。
お、必要であれば、柱状スペーサを形成する前に、カラーフィルタなどを設けてもよい。
【0089】
柱状スペーサ６１２の材料としては、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノ
ボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。他にも、柱状スペー
サの材料としてベンゾシクロブテン、パリレン、ポリイミドなどの有機材料、シロキサン
系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を
含む組成物材料等を用いることができる。また、遮光膜としての機能を持たせるために、
上述した材料にカーボンなどの顔料を含ませて黒色の樹脂としてもよい。
ボラック樹脂、メラミン樹脂、ウレタン樹脂等の樹脂材料を用いる。他にも、柱状スペー
サの材料としてベンゾシクロブテン、パリレン、ポリイミドなどの有機材料、シロキサン
系ポリマー等の重合によってできた化合物材料、水溶性ホモポリマーと水溶性共重合体を
含む組成物材料等を用いることができる。また、遮光膜としての機能を持たせるために、
上述した材料にカーボンなどの顔料を含ませて黒色の樹脂としてもよい。
【0090】
次いで、柱状スペーサ６１２を覆う第２の配向膜６１７を形成する。次いで、第２の配向
膜６１７にラビング処理を行う。
膜６１７にラビング処理を行う。
【0091】
そして、基板６００と対向基板６１９とを所定の間隔を保持したまま貼り合わせる。対向
基板６１９に設けた柱状スペーサと、基板６００に設けたダミー層６１３とが重なるよう
に貼り合わせ、固定する。基板間隔は、ダミー層及び柱状スペーサで決定される。本実施
の形態では、液晶材料の種類や特性によっても異なってくるが、２～６μｍとする。
基板６１９に設けた柱状スペーサと、基板６００に設けたダミー層６１３とが重なるよう
に貼り合わせ、固定する。基板間隔は、ダミー層及び柱状スペーサで決定される。本実施
の形態では、液晶材料の種類や特性によっても異なってくるが、２～６μｍとする。
【0092】
図６（Ａ）では十文字のダミー層を柱状スペーサの外周縁よりも内側の位置に配置する例
を示したが、特に限定されず、各画素電極と間隔を空けて複雑に連続するパターン形状と
してもよい。複雑に連続するパターン形状としたダミー層と一部重なり、且つ、ＴＦＴと
重なるように、ダミー層及びＴＦＴが設けられた基板６００と、柱状スペーサが設けられ
た対向基板６１９を位置合わせすればよい。図６（Ａ）では、柱状スペーサ６１２は少な
くともＴＦＴのチャネル形成領域、ソース電極の一部、及びドレイン電極の一部と重なっ
ている。また、柱状スペーサから突出したダミー層の一部を用いて、隣り合う画素電極間
で発生する電界の乱れに起因する光漏れ、所謂ディスクリネーションを防止してもよい。
を示したが、特に限定されず、各画素電極と間隔を空けて複雑に連続するパターン形状と
してもよい。複雑に連続するパターン形状としたダミー層と一部重なり、且つ、ＴＦＴと
重なるように、ダミー層及びＴＦＴが設けられた基板６００と、柱状スペーサが設けられ
た対向基板６１９を位置合わせすればよい。図６（Ａ）では、柱状スペーサ６１２は少な
くともＴＦＴのチャネル形成領域、ソース電極の一部、及びドレイン電極の一部と重なっ
ている。また、柱状スペーサから突出したダミー層の一部を用いて、隣り合う画素電極間
で発生する電界の乱れに起因する光漏れ、所謂ディスクリネーションを防止してもよい。
【0093】
また、一対の基板間には液晶層６１６を充填する。液晶滴下法を用いる場合は、一方の基
板に閉ループ形状のシール材を形成し、そのシール材に囲まれた領域に液晶材料を滴下し
た後、減圧雰囲気とし、もう一方の基板を貼り合わせる。また、液晶注入法を用いる場合
には、一対の基板を貼り合わせた後、シール材パターンの液晶注入口から毛細管現象を用
いて液晶材料を注入する。シール材にフィラーを含ませることによって一対の基板間隔を
維持してもよい。
板に閉ループ形状のシール材を形成し、そのシール材に囲まれた領域に液晶材料を滴下し
た後、減圧雰囲気とし、もう一方の基板を貼り合わせる。また、液晶注入法を用いる場合
には、一対の基板を貼り合わせた後、シール材パターンの液晶注入口から毛細管現象を用
いて液晶材料を注入する。シール材にフィラーを含ませることによって一対の基板間隔を
維持してもよい。
【0094】
また、必要であれば、基板６００または対向基板６１９に偏光板、又は円偏光板（楕円偏
光板を含む）、位相差板（λ／４板、λ／２板）などの光学フィルムを適宜設けてもよい
。
光板を含む）、位相差板（λ／４板、λ／２板）などの光学フィルムを適宜設けてもよい
。
【0095】
以上の工程でＩＰＳ方式の液晶表示装置を有する表示モジュールを作製できる。
【0096】
本発明は、ダミー層を一方の基板に設け、もう一方の基板に柱状スペーサを設けることで
、ＩＰＳ方式の液晶表示装置の高い歩留まりを実現できる。
、ＩＰＳ方式の液晶表示装置の高い歩留まりを実現できる。
【0097】
また、本実施例は、実施の形態１、または実施の形態２と自由に組み合わせることができ
る。
る。
【実施例3】
【0098】
本発明の液晶表示装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル
型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装
置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等
）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ
Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた
装置）などが挙げられる。それら電子機器の具体例を図７、及び図８に示す。
型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装
置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム
機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等
）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ
Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた
装置）などが挙げられる。それら電子機器の具体例を図７、及び図８に示す。
【0099】
図７（Ａ）は２２インチ～５０インチの大画面を有する大型の表示装置であり、筐体２０
０１、支持台２００２、表示部２００３、ビデオ入力端子２００５等を含む。表示部２０
０３が実施例１の液晶モジュールに相当する。なお、表示装置は、パーソナルコンピュー
タ用、ＴＶ放送受信用、双方向ＴＶ用などの全ての情報表示用表示装置が含まれる。本発
明により、１辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、大型表示
装置の高開口率、且つ高精細化を実現できる。
０１、支持台２００２、表示部２００３、ビデオ入力端子２００５等を含む。表示部２０
０３が実施例１の液晶モジュールに相当する。なお、表示装置は、パーソナルコンピュー
タ用、ＴＶ放送受信用、双方向ＴＶ用などの全ての情報表示用表示装置が含まれる。本発
明により、１辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、大型表示
装置の高開口率、且つ高精細化を実現できる。
【0100】
図７（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表
示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングデバイス
２２０６等を含む。本発明により、ノート型パーソナルコンピュータの高開口率、且つ高
精細化を実現できる。
示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングデバイス
２２０６等を含む。本発明により、ノート型パーソナルコンピュータの高開口率、且つ高
精細化を実現できる。
【0101】
図７（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であ
り、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（Ｄ
ＶＤ等）読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ
２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する
。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明に
より、画像再生装置の高開口率、且つ高精細化を実現できる。
り、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（Ｄ
ＶＤ等）読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ
２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する
。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明に
より、画像再生装置の高開口率、且つ高精細化を実現できる。
【0102】
図７（Ｄ）は、ワイヤレスでディスプレイのみを持ち運び可能なＴＶである。筐体２６０
２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部２６０３や
スピーカ部２６０７を駆動させる。バッテリーは充電器２６００で繰り返し充電が可能と
なっている。また、充電器２６００は映像信号を送受信することが可能で、その映像信号
をディスプレイの信号受信器に送信することができる。筐体２６０２は操作キー２６０６
によって制御する。また、図７（Ｄ）に示す装置は、操作キー２６０６を操作することに
よって、筐体２６０２から充電器２６００に信号を送ることも可能であるため映像音声双
方向通信装置とも言える。また、操作キー２６０６を操作することによって、筐体２６０
２から充電器２６００に信号を送り、さらに充電器２６００が送信できる信号を他の電子
機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装
置とも言える。本発明により、ディスプレイの高開口率、且つ高精細化を実現できる。
２にはバッテリー及び信号受信器が内蔵されており、そのバッテリーで表示部２６０３や
スピーカ部２６０７を駆動させる。バッテリーは充電器２６００で繰り返し充電が可能と
なっている。また、充電器２６００は映像信号を送受信することが可能で、その映像信号
をディスプレイの信号受信器に送信することができる。筐体２６０２は操作キー２６０６
によって制御する。また、図７（Ｄ）に示す装置は、操作キー２６０６を操作することに
よって、筐体２６０２から充電器２６００に信号を送ることも可能であるため映像音声双
方向通信装置とも言える。また、操作キー２６０６を操作することによって、筐体２６０
２から充電器２６００に信号を送り、さらに充電器２６００が送信できる信号を他の電子
機器に受信させることによって、他の電子機器の通信制御も可能であり、汎用遠隔制御装
置とも言える。本発明により、ディスプレイの高開口率、且つ高精細化を実現できる。
【0103】
図８で示す携帯電話機は、操作スイッチ類１９０４、マイクロフォン１９０５などが備え
られた本体（Ａ）１９０１と、表示パネル（Ａ）１９０８、バックライト部１９００、表
示パネル（Ｂ）１９０９、スピーカ１９０６などが備えられた本体（Ｂ）１９０２とが、
蝶番１９１０で開閉可能に連結されている。表示パネル（Ａ）１９０８と表示パネル（Ｂ
）１９０９は、回路基板１９０７やバックライト部１９００と共に本体（Ｂ）１９０２の
筐体１９０３の中に収納される。表示パネル（Ａ）１９０８及び表示パネル（Ｂ）１９０
９の画素部は筐体１９０３に形成された開口窓から視認できるように配置される。ここで
は、バックライト部１９００と表示パネル（Ａ）１９０８とが重なるように配置して透過
型の液晶表示装置としている。バックライト部１９００としては、冷陰極管を用いてもよ
いし、ＬＥＤ素子を用いてもよい。また、バックライト部として、導光板とＬＥＤ素子と
の組み合わせを用いてもよい。
られた本体（Ａ）１９０１と、表示パネル（Ａ）１９０８、バックライト部１９００、表
示パネル（Ｂ）１９０９、スピーカ１９０６などが備えられた本体（Ｂ）１９０２とが、
蝶番１９１０で開閉可能に連結されている。表示パネル（Ａ）１９０８と表示パネル（Ｂ
）１９０９は、回路基板１９０７やバックライト部１９００と共に本体（Ｂ）１９０２の
筐体１９０３の中に収納される。表示パネル（Ａ）１９０８及び表示パネル（Ｂ）１９０
９の画素部は筐体１９０３に形成された開口窓から視認できるように配置される。ここで
は、バックライト部１９００と表示パネル（Ａ）１９０８とが重なるように配置して透過
型の液晶表示装置としている。バックライト部１９００としては、冷陰極管を用いてもよ
いし、ＬＥＤ素子を用いてもよい。また、バックライト部として、導光板とＬＥＤ素子と
の組み合わせを用いてもよい。
【0104】
表示パネル（Ａ）１９０８と表示パネル（Ｂ）１９０９は、その携帯電話機の機能に応じ
て画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）１９０８を
主画面とし、表示パネル（Ｂ）１９０９を副画面として組み合わせることができる。
て画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）１９０８を
主画面とし、表示パネル（Ｂ）１９０９を副画面として組み合わせることができる。
【0105】
本実施例の携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得る。例えば
、蝶番１９１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。
また、操作スイッチ類１９０４、表示パネル（Ａ）１９０８、表示パネル（Ｂ）１９０９
を一つの筐体内に納めさせた構成としてもよい。
、蝶番１９１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機としても良い。
また、操作スイッチ類１９０４、表示パネル（Ａ）１９０８、表示パネル（Ｂ）１９０９
を一つの筐体内に納めさせた構成としてもよい。
【0106】
また、図９（Ａ）に表示パネル（Ａ）１９０８の構成の一例を示す。表示パネル（Ａ）１
９０８は、画素電極が設けられた第１の基板１９２０と、第１の基板と対向する第２基板
１９２３をシール材１９２２で貼り合わせている。また、シール材１９２２は表示部１９
２１を囲むように形成されていて、第１の基板と第２基板とシール材で囲まれた領域に液
晶層が設けられている。図９（Ａ）に示す表示パネル（Ａ）１９０８の液晶封止方法は、
液晶滴下法を用い、減圧下での基板貼り合わせを行っている。一対の基板間隔は、間隙材
、具体的には、球状スペーサや柱状スペーサ、またはシール材に含ませたフィラーなどに
よって保持される。なお、間隙材は、表示パネル（Ａ）１９０８を駆動させる液晶モード
（ＴＮモード、ＶＡモード、ＩＰＳモードなど）によって適宜選択すればよい。ただし、
ＩＰＳモードは第２の基板に電極を設けなくともよいが、その他の液晶モードで第２の基
板に対向電極を設ける場合が多く、その場合、一対の基板を貼り付ける際に、対向電極と
、第１の基板に設けられた端子電極との導通を取るための接続も行う。
９０８は、画素電極が設けられた第１の基板１９２０と、第１の基板と対向する第２基板
１９２３をシール材１９２２で貼り合わせている。また、シール材１９２２は表示部１９
２１を囲むように形成されていて、第１の基板と第２基板とシール材で囲まれた領域に液
晶層が設けられている。図９（Ａ）に示す表示パネル（Ａ）１９０８の液晶封止方法は、
液晶滴下法を用い、減圧下での基板貼り合わせを行っている。一対の基板間隔は、間隙材
、具体的には、球状スペーサや柱状スペーサ、またはシール材に含ませたフィラーなどに
よって保持される。なお、間隙材は、表示パネル（Ａ）１９０８を駆動させる液晶モード
（ＴＮモード、ＶＡモード、ＩＰＳモードなど）によって適宜選択すればよい。ただし、
ＩＰＳモードは第２の基板に電極を設けなくともよいが、その他の液晶モードで第２の基
板に対向電極を設ける場合が多く、その場合、一対の基板を貼り付ける際に、対向電極と
、第１の基板に設けられた端子電極との導通を取るための接続も行う。
【0107】
また、図９（Ｂ）に図９（Ａ）とは異なる液晶封止方法を用いて作製したパネルの構成例
を示す。なお、図９（Ｂ）において、図９（Ａ）と共通な部分には同じ符号を用いる。図
９（Ｂ）に示す表示パネルは、第１シール材１９２５で形成された液晶注入口から液晶を
液晶注入法などを用いて注入した後、液晶注入口を第２のシール材１９２６で封止してい
る。
を示す。なお、図９（Ｂ）において、図９（Ａ）と共通な部分には同じ符号を用いる。図
９（Ｂ）に示す表示パネルは、第１シール材１９２５で形成された液晶注入口から液晶を
液晶注入法などを用いて注入した後、液晶注入口を第２のシール材１９２６で封止してい
る。
【0108】
また、図９（Ｃ）に図９（Ａ）とは異なるパネル構成の例を示す。なお、図９（Ｃ）にお
いて、図９（Ａ）と共通な部分には同じ符号を用いる。図９（Ｃ）のパネルは、表示部を
駆動させるための駆動ＩＣ１９２７が第１の基板１９２０に搭載されている。駆動ＩＣ１
９２７を第１の基板１９２０に搭載することで回路の集積化を行っている。
いて、図９（Ａ）と共通な部分には同じ符号を用いる。図９（Ｃ）のパネルは、表示部を
駆動させるための駆動ＩＣ１９２７が第１の基板１９２０に搭載されている。駆動ＩＣ１
９２７を第１の基板１９２０に搭載することで回路の集積化を行っている。
【0109】
また、図９（Ｄ）に図９（Ａ）とは異なるパネル構成の例を示す。なお、図９（Ｄ）にお
いて、図９（Ａ）と共通な部分には同じ符号を用いる。図９（Ｄ）のパネルは、表示部１
９２９を駆動させるための駆動回路１９２８が第１の基板１９２０に同一基板上に形成さ
れている。駆動回路１９２８としては、アモルファスシリコンＴＦＴやポリシリコンＴＦ
Ｔなどを用いることができる。また、駆動回路だけでなく、その他の回路（光センサ回路
、ＣＰＵなど）を同一基板上に形成してもよい。
いて、図９（Ａ）と共通な部分には同じ符号を用いる。図９（Ｄ）のパネルは、表示部１
９２９を駆動させるための駆動回路１９２８が第１の基板１９２０に同一基板上に形成さ
れている。駆動回路１９２８としては、アモルファスシリコンＴＦＴやポリシリコンＴＦ
Ｔなどを用いることができる。また、駆動回路だけでなく、その他の回路（光センサ回路
、ＣＰＵなど）を同一基板上に形成してもよい。
【0110】
図９（Ａ）、図９（Ｂ）、図９（Ｃ）、及び図９（Ｄ）で示した表示パネルに所望の光学
フィルム、例えば、偏光板、反射防止フィルム、カラーフィルタなどを重ねてもうける。
本発明においては、実施の形態に示したダミー層及び柱状スペーサをＴＦＴと重なる位置
に配置することで、液晶表示装置の高開口率、且つ高精細化を実現できる。以上の様に、
本発明を実施して得た液晶表示装置は、あらゆる電子機器の表示部として用いても良い。
フィルム、例えば、偏光板、反射防止フィルム、カラーフィルタなどを重ねてもうける。
本発明においては、実施の形態に示したダミー層及び柱状スペーサをＴＦＴと重なる位置
に配置することで、液晶表示装置の高開口率、且つ高精細化を実現できる。以上の様に、
本発明を実施して得た液晶表示装置は、あらゆる電子機器の表示部として用いても良い。
【0111】
また、本実施例は実施の形態１、実施の形態２、実施例１、または実施例２と自由に組み
合わせることができる。
合わせることができる。
【符号の説明】
【0112】
１００：基板
１０１：ソース配線
１０２：容量配線
１０３：ゲート配線
１０４：半導体層
１０５：ゲート絶縁膜
１０６：第２のｎ型半導体層
１０７：ドレイン電極
１０８：保護膜
１０９：画素電極
１１０：平坦化膜
１１２：柱状スペーサ
１１３：第１のダミー層
１１４：第２のダミー層
１１５：第１の配向膜
１１６：液晶層
１１７：第２の配向膜
１１８：対向電極
１１９：対向基板
２０１：第１のダミー層
２０２：第２のダミー層
２０３：第３のダミー層
２０４：第４のダミー層
４０１：第１着色層
４０２：第２着色層
４０３：第３着色層
５０１：ゲート配線
５０２：半導体層
５０３：ソース配線
５０４：ドレイン電極
５０５：画素電極
５０６：容量配線
５０７：ダミー層
５０８：柱状スペーサ
５１０：対向電極
５１１：スリット
６００：基板
６０１：ソース配線
６０２：容量配線
６０３：ゲート配線
６０４：非晶質半導体膜
６０５：ゲート絶縁膜
６０６：第２のｎ型半導体層
６０７：ドレイン電極
６０８：保護膜
６０９：画素電極
６１０：平坦化膜
６１２：柱状スペーサ
６１３：ダミー層
６１５：第１の配向膜
６１６：液晶層
６１７：第２の配向膜
６１９：対向基板
６２０：共通電極
６２１：接続電極
１９００：バックライト部
１９０１：本体（Ａ）
１９０２：本体（Ｂ）
１９０３：筐体
１９０４：操作スイッチ類
１９０５：マイクロフォン
１９０６：スピーカ
１９０７：回路基板
１９０８：表示パネル（Ａ）
１９０９：表示パネル（Ｂ）
１９２０：第１の基板
１９２１：表示部
１９２２：シール材
１９２５：第１シール材
１９２６：第２のシール材
１９２７：駆動ＩＣ
１９２８：駆動回路
２００１：筐体
２００２：支持台
２００３：表示部
２００５：ビデオ入力端子
２２０１：本体
２２０２：筐体
２２０３：表示部
２２０４：キーボード
２２０５：外部接続ポート
２２０６：ポインティングデバイス
２４０１：本体
２４０２：筐体
２４０３：表示部Ａ
２４０４：表示部Ｂ
２４０５：読込部
２４０６：操作キー
２４０７：スピーカー部
２６００：充電器
２６０２：筐体
２６０３：表示部
２６０６：操作キー
２６０７：スピーカ部
１０１：ソース配線
１０２：容量配線
１０３：ゲート配線
１０４：半導体層
１０５：ゲート絶縁膜
１０６：第２のｎ型半導体層
１０７：ドレイン電極
１０８：保護膜
１０９：画素電極
１１０：平坦化膜
１１２：柱状スペーサ
１１３：第１のダミー層
１１４：第２のダミー層
１１５：第１の配向膜
１１６：液晶層
１１７：第２の配向膜
１１８：対向電極
１１９：対向基板
２０１：第１のダミー層
２０２：第２のダミー層
２０３：第３のダミー層
２０４：第４のダミー層
４０１：第１着色層
４０２：第２着色層
４０３：第３着色層
５０１：ゲート配線
５０２：半導体層
５０３：ソース配線
５０４：ドレイン電極
５０５：画素電極
５０６：容量配線
５０７：ダミー層
５０８：柱状スペーサ
５１０：対向電極
５１１：スリット
６００：基板
６０１：ソース配線
６０２：容量配線
６０３：ゲート配線
６０４：非晶質半導体膜
６０５：ゲート絶縁膜
６０６：第２のｎ型半導体層
６０７：ドレイン電極
６０８：保護膜
６０９：画素電極
６１０：平坦化膜
６１２：柱状スペーサ
６１３：ダミー層
６１５：第１の配向膜
６１６：液晶層
６１７：第２の配向膜
６１９：対向基板
６２０：共通電極
６２１：接続電極
１９００：バックライト部
１９０１：本体（Ａ）
１９０２：本体（Ｂ）
１９０３：筐体
１９０４：操作スイッチ類
１９０５：マイクロフォン
１９０６：スピーカ
１９０７：回路基板
１９０８：表示パネル（Ａ）
１９０９：表示パネル（Ｂ）
１９２０：第１の基板
１９２１：表示部
１９２２：シール材
１９２５：第１シール材
１９２６：第２のシール材
１９２７：駆動ＩＣ
１９２８：駆動回路
２００１：筐体
２００２：支持台
２００３：表示部
２００５：ビデオ入力端子
２２０１：本体
２２０２：筐体
２２０３：表示部
２２０４：キーボード
２２０５：外部接続ポート
２２０６：ポインティングデバイス
２４０１：本体
２４０２：筐体
２４０３：表示部Ａ
２４０４：表示部Ｂ
２４０５：読込部
２４０６：操作キー
２４０７：スピーカー部
２６００：充電器
２６０２：筐体
２６０３：表示部
２６０６：操作キー
２６０７：スピーカ部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】