特許 7543650 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-26

(45)【発行日】2024-09-03

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240827BHJP

   H01L 29/778 20060101ALI20240827BHJP

   H01L 29/812 20060101ALI20240827BHJP

【ＦＩ】

H01L29/80 H

【請求項の数】 8

(21)【出願番号】P 2020008395

(22)【出願日】2020-01-22

(65)【公開番号】P2021118198

(43)【公開日】2021-08-10

【審査請求日】2022-08-09

【国等の委託研究の成果に係る記載事項】（出願人による申告）平成２９年度、防衛装備庁、安全保障技術研究推進制度、産業技術力強化法第１７条の適用を受ける特許出願

【前置審査】

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】小谷 淳二

(72)【発明者】

【氏名】山田 敦史

【審査官】恩田 和彦

(56)【参考文献】

【文献】特開２０１０－２５１４５６（ＪＰ，Ａ）

【文献】特開２０１４－１５７９９３（ＪＰ，Ａ）

【文献】特開２００７－２２７８８５（ＪＰ，Ａ）

【文献】特開２００１－２３０４０７（ＪＰ，Ａ）

【文献】特開２００２－０１６０８７（ＪＰ，Ａ）

【文献】特開２０１５－１７０８２１（ＪＰ，Ａ）

【文献】特開２０１１－１１４２６９（ＪＰ，Ａ）

【文献】特開２００７－１６５４３１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２９／７７８

Ｈ０１Ｌ ２９／８１２

(57)【特許請求の範囲】

【請求項1】

基板の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に、窒化物半導体により形成された第３の半導体層と、
前記第２の半導体層の上に設けられたソース電極及びドレイン電極と、
前記第３の半導体層の上に設けられたゲート電極と、
を有し、
前記第３の半導体層は、前記ドレイン電極側の第１の領域と、前記第１の領域よりも膜厚の薄い前記ソース電極側の第２の領域とを有し、
前記ゲート電極は、前記第１の領域と前記第２の領域の境界を覆うように、前記第１の領域及び前記第２の領域の上に設けられており、
前記第２の半導体層は、Ａｌの組成比が０．４以上のＡｌＧａＮにより形成されており、
前記第３の半導体層は、Ｉｎの組成比が０．１以下であるＩｎＧａＮにより形成されており、
前記第３の半導体層のＣ濃度は５．０×１０ ^１７ ｃｍ ^－３ 以下であることを特徴とする半導体装置。

【請求項2】

前記第３の半導体層は、ＧａＮを含む材料により形成されており、
前記第３の半導体層の前記第１の領域の膜厚は、４ｎｍ以上、１０ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。

【請求項3】

前記第３の半導体層の前記第２の領域の膜厚は、４ｎｍ未満であることを特徴とする請求項２に記載の半導体装置。

【請求項4】

前記ゲート電極において、前記第３の半導体層の前記第１の領域の上に形成されているドレイン側領域の長さは、３０ｎｍ以上、１５０ｎｍ以下であることを特徴とする請求項１から３のいずれかに記載の半導体装置。

【請求項5】

基板の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に、窒化物半導体により形成された第３の半導体層と、
前記第２の半導体層の上に設けられたソース電極及びドレイン電極と、
前記第３の半導体層は、前記ドレイン電極側に形成されており、前記第３の半導体層の前記ソース電極側の端部を覆うように、前記第２の半導体層及び前記第３の半導体層の上に設けられたゲート電極と、
を有し、
前記第２の半導体層は、Ａｌの組成比が０．４以上のＡｌＧａＮにより形成されており、
前記第３の半導体層は、Ｉｎの組成比が０．１以下であるＩｎＧａＮにより形成されており、
前記第３の半導体層のＣ濃度は５．０×１０ ^１７ ｃｍ ^－３ 以下であることを特徴とする半導体装置。

【請求項6】

前記第３の半導体層は、ＧａＮを含む材料により形成されており、
前記第３の半導体層の膜厚は、４ｎｍ以上、１０ｎｍ以下であることを特徴とする請求項５に記載の半導体装置。

【請求項7】

前記ゲート電極において、前記第３の半導体層の上に形成されているドレイン側領域の長さは、３０ｎｍ以上、１５０ｎｍ以下であることを特徴とする請求項５または６に記載の半導体装置。

【請求項8】

前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする請求項１から７のいずれかに記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関するものである。

【背景技術】

【0002】

窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を有しており、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に、高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。

【0003】

具体的には、窒化物半導体を用いたＨＥＭＴは、基板の上に、窒化アルミニウムガリウム／窒化ガリウム（ＡｌＧａＮ／ＧａＮ）や窒化インジウムアルミニウム／窒化ガリウム（ＩｎＡｌＮ／ＧａＮ）のヘテロ界面を形成した構造のものである。これにより、ヘテロ界面の近傍には、２ＤＥＧ（two dimensional electron gas：二次元電子ガス）が高密度に発生するため、この２ＤＥＧを走行キャリアとして用いることができる。ＧａＮは、高い飽和電子速度と絶縁破壊耐圧を有するワイドギャップ半導体であるため、高効率の高出力高周波デバイスを形成することができ、高出力高周波増幅器等に用いられる。尚、窒化物半導体層は、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy: 有機金属気相成長）法によるエピタキシャル成長により形成する。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１１－１１４２６９号公報

【文献】特開２０１３－１２５９１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、窒化物半導体を用いたＨＥＭＴでは高出力なものが求められており、具体的には、大電流を流すことができ、高電圧で動作させることのできるものが求められている。しかしながら、従来の窒化物半導体を用いたＨＥＭＴでは、大電流を流すことができても、高電圧で動作させることができず、また、高電圧で動作させることができても、大電流を流すことができないため、高出力を得ることができなかった。

【0006】

このため、窒化物半導体を用いたＨＥＭＴにおいて、大電流を流すことができ、かつ、高電圧で動作させることのできる高出力の半導体装置が求められている。

【課題を解決するための手段】

【0007】

本実施の形態の一観点によれば、基板の上に、窒化物半導体により形成された第１の半導体層と、前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、前記第２の半導体層の上に、窒化物半導体により形成された第３の半導体層と、前記第２の半導体層の上に設けられたソース電極及びドレイン電極と、前記第３の半導体層の上に設けられたゲート電極と、を有し、前記第３の半導体層は、前記ドレイン電極側の第１の領域と、前記第１の領域よりも膜厚の薄い前記ソース電極側の第２の領域とを有し、前記ゲート電極は、前記第１の領域と前記第２の領域の境界を覆うように、前記第１の領域及び前記第２の領域の上に設けられており、前記第２の半導体層は、Ａｌの組成比が０．４以上のＡｌＧａＮにより形成されており、前記第３の半導体層は、Ｉｎの組成比が０．１以下であるＩｎＧａＮにより形成されており、前記第３の半導体層のＣ濃度は５．０×１０ ^１７ ｃｍ ^－３ 以下であることを特徴とする。

【発明の効果】

【0008】

開示の半導体装置によれば、窒化物半導体を用いたＨＥＭＴにおいて、大電流を流すことができ、かつ、高電圧で動作させることのできるため、高出力を得ることができる。

【図面の簡単な説明】

【0009】

【図1】窒化物半導体を用いた半導体装置の構造図（１）

【図2】Ａｌ組成比の高いＡｌＧａＮを電子供給層に用いた半導体装置の構造図

【図3】図２に示される半導体装置の電圧－電流特性図

【図4】Ａｌ組成比の低いＡｌＧａＮを電子供給層に用いた半導体装置の構造図

【図5】図４に示される半導体装置の電圧－電流特性図

【図6】第１の実施の形態における半導体装置の構造図

【図7】第１の実施の形態における半導体装置の電子供給層のＡｌ組成比の説明図（１）

【図8】第１の実施の形態における半導体装置の電子供給層のＡｌ組成比の説明図（２）

【図9】第１の実施の形態における半導体装置の電子供給層のＡｌ組成比の説明図（３）

【図10】第１の実施の形態における半導体装置の電子供給層のＡｌ組成比の説明図（４）

【図11】第１の実施の形態における半導体装置のキャップ層の膜厚の説明図

【図12】第１の実施の形態における半導体装置のゲート電極のドレイン側領域の長さの説明図（１）

【図13】第１の実施の形態における半導体装置のゲート電極のドレイン側領域の長さの説明図（２）

【図14】第１の実施の形態における半導体装置のキャップ層のＩｎ組成比の説明図

【図15】第１の実施の形態における半導体装置の電圧－電流特性図

【図16】第２の実施の形態における半導体装置の構造図

【図17】第３の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図

【図18】第３の実施の形態における電源装置の回路図

【図19】第３の実施の形態における高周波増幅器の構造図

【発明を実施するための形態】

【0010】

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。

【0011】

〔第１の実施の形態〕
最初に、窒化物半導体を用いたＨＥＭＴにおける高出力化について説明する。図１に示されるように、窒化物半導体を用いたＨＥＭＴでは、基板９１０の上に、バッファ層９１１、電子走行層９２１、電子供給層９２２等の窒化物半導体層がＭＯＶＰＥにより形成されている。これにより、電子走行層９２１において、電子走行層９２１と電子供給層９２２との界面近傍には、２ＤＥＧ９２１ａが生成される。また、電子供給層９２２の上には、ゲート電極９３１、ソース電極９３２、ドレイン電極９３３が形成されている。

【0012】

基板９１０には、シリコンカーバイド（ＳｉＣ）、サファイア（Ａｌ_２Ｏ_３）等の基板が用いられており、バッファ層９１１は、ＧａＮ、ＡｌＧａＮ、ＡｌＮ等により形成されている。電子走行層９２１は、ｉ－ＧａＮにより形成されており、電子供給層９２２は、ＡｌＧａＮにより形成されている。

【0013】

図１に示される半導体装置であるＨＥＭＴにおいて、大電流化する方法としては、電子供給層９２２を形成しているＡｌＧａＮのＡｌの組成比を増やす方法が考えられる。電子供給層９２２を形成しているＡｌＧａＮのＡｌの組成比を増やすことにより、分極電界を大きくすることができ、電子走行層９２１に生成される２ＤＥＧ９２１ａの密度を高くすることができ、大電流を流すことが可能となる。

【0014】

具体的には、図２に示される半導体装置のように、電子供給層９２２を形成しているＡｌＧａＮのＡｌの組成比を０．５とした場合、即ち、電子供給層９２２がＡｌ_０．５Ｇａ_０．５Ｎにより形成されている場合、２ＤＥＧ９２１ａの密度を高密度にすることができる。このため、大電流を流すことが可能となる。しかしながら、２ＤＥＧ９２１ａの密度が高密度になると、ソース電極９３２とドレイン電極９３３との間に電圧を印加した場合、ゲート電極９３１のドレイン電極９３３側の端部近傍の直下において、電界集中し破壊等が生じる場合がある。

【0015】

図３は、図２に示される半導体装置において、ゲート電極９３１にオンとなる電圧を印加した場合における電圧と電流の関係を示す。図３に示されるように、大きなドレイン電流を流すことは可能となるが、特に、ゲート電極９３１のドレイン電極９３３側の近傍に電界が集中するため破壊等が生じ、低耐圧となる。よって、高電圧には対応することができない。

【0016】

また、高電圧に対応し高耐圧にするためには、図４に示される半導体装置のように、電子供給層９２２を形成しているＡｌＧａＮのＡｌの組成比を０．２と低くする、即ち、電子供給層９２２がＡｌ_０．２Ｇａ_０．８Ｎにより形成することが考えられる。このように、電子供給層９２２におけるＡｌＧａＮのＡｌの組成比を低くすることにより、２ＤＥＧ９２１ａの密度が低くなるため、ゲート電極９３１のドレイン電極９３３側の端部近傍の直下における電界集中が緩和される。これにより、半導体装置の耐圧が向上し、高電圧を印加することが可能となる。

【0017】

図５は、図４に示される半導体装置において、ゲート電極９３１にオンとなる電圧を印加した場合における電圧と電流の関係を示す。図５に示されるように、高電圧のドレイン電圧を印加することは可能となるが、２ＤＥＧ９２１ａの密度が低下するため、流れるドレイン電流は小電流となる。

【0018】

（半導体装置）
次に、第１の実施の形態における半導体装置について図６に基づき説明する。本実施の形態における半導体装置は、基板１０の上に、窒化物半導体層である不図示の核形成層、バッファ層１１、電子走行層２１、電子供給層２２、キャップ層２３等がＭＯＶＰＥによるエピタキシャル成長により形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。また、電子供給層２２の上には、ソース電極３２、ドレイン電極３３が形成されている。

【0019】

キャップ層２３は、電子供給層２２の上のドレイン電極３３側に形成されており、ゲート電極３１は、キャップ層２３のソース電極３２側の端部を覆うように、電子供給層２２とキャップ層２３の上に設けられている。ここで、本実施の形態における半導体装置において、ドレイン電極３３側のキャップ層２３が設けられている領域２０ａとし、ソース電極３２側のキャップ層２３が設けられていない領域２０ｂとする。ゲート電極３１は、キャップ層２３のソース電極３２側の端部を覆うように形成されており、ドレイン電極３３側のキャップ層２３が設けられている領域２０ａと、ソース電極３２側のキャップ層２３が設けられていない領域２０ｂの上に各々設けられている。尚、本願においては、電子走行層２１を第１の半導体層と記載し、電子供給層２２を第２の半導体層と記載し、キャップ層２３を第３の半導体層と記載する場合がある。

【0020】

基板１０には、シリコンカーバイド（ＳｉＣ）、サファイア（Ａｌ_２Ｏ_３）、シリコン（Ｓｉ）、ＧａＮ、酸化亜鉛（ＺｎＯ）等が用いられる。不図示の核形成層は、膜厚が約１６０ｎｍのＡｌＮ等により形成されており、バッファ層１１は、成膜に伴いＡｌの組成比を徐々に変化させたＡｌＧａＮにより形成されており、膜厚は、約５００ｎｍである。

【0021】

電子走行層２１は、膜厚が約１μｍのｉ－ＧａＮにより形成されている。電子供給層２２は、膜厚が約２０ｎｍのＡｌＧａＮにより形成されている。電子供給層２２は、大電流を流すことができるように、２ＤＥＧ２１ａの密度を高くするため、Ａｌの組成比は０．４以上のＡｌＧａＮにより形成されている。即ち、電子供給層２２は、Ａｌ_ＸＧａ_１－ＸＮと記載した場合に、Ｘの値が０．４以上となるＡｌＧａＮにより形成されている。本実施の形態においては、電子供給層２２は、Ａｌの組成比が０．５となるＡｌ_０．５Ｇａ_０．５Ｎにより形成されている。尚、本願においては、ＡｌＧａＮにおけるＡｌの組成比とは、ＡｌＧａＮに含まれるＡｌとＧａの原子の数の和に対するＡｌの原子の数を意味するものとする。

【0022】

キャップ層２３は、ＧａＮまたはＩｎの組成比が０．１以下のＩｎＧａＮにより形成されている。具体的には、キャップ層２３は、Ｉｎ_ＹＧａ_１－ＹＮと記載した場合に、Ｙの値は０．１以下となるＩｎＧａＮにより形成されている。キャップ層２３の膜厚は、１０ｎｍ以下である。本実施の形態においては、キャップ層２３は、膜厚が約５ｎｍのＧａＮにより形成されている。電子供給層２２及びキャップ層２３は、例えば、不純物元素としてＳｉ（シリコン）がドープされており、ｎ型となっていてもよい。尚、本願においては、ＩｎＧａＮにおけるＩｎの組成比とは、ＩｎＧａＮに含まれるＩｎとＧａの原子の数の和に対するＩｎの原子の数を意味するものとする。

【0023】

本実施の形態における半導体装置では、キャップ層２３が設けられていない領域２０ｂよりも、キャップ層２３が設けられている領域２０ａにおける２ＤＥＧ２１ａの密度を低くすることができる。これにより、ゲート電極３１のドレイン電極３３側の直下における電界集中を抑制することができ、耐圧を向上させ、高電圧に対応することができる。

【0024】

また、ゲート電極３１よりもソース電極３２側には、キャップ層２３は設けられてはおらず、また、電子供給層２２のＡｌの組成比は０．５と高いため、キャップ層２３が設けられていない領域２０ｂにおける２ＤＥＧ２１ａの濃度は高密度である。このため、大電流を流すことが可能である。よって、本実施の形態における半導体装置は、大電流を流すことができ、高電圧で動作させることができるため、高出力を得ることができる。

【0025】

不図示の核形成層、バッファ層１１、電子走行層２１、電子供給層２２、キャップ層２３等の窒化物半導体層をＭＯＶＰＥにより成膜する際には、原料ガスとして、トリメチルアルミニウムガス、トリメチルガリウムガス、及びアンモニアガスの混合ガスを用いる。形成する窒化物半導体層の組成に応じて、Ａｌ源であるトリメチルアルミニウムガス、Ｇａ源であるトリメチルガリウムガスの供給の有無及び流量を調整して成膜を行う。尚、供給されるアンモニアガスの流量は、１００ｃｃｍ～１０ＬＭである。また、窒化物半導体層を成膜する際のチャンバー内の圧力は５０Ｔｏｒｒ～３００Ｔｏｒｒであり、成膜温度は１０００℃～１２００℃である。また、ｎ型となる不純物元素としてＳｉをドープする場合には、ＳｉＨ_４を供給する。

【0026】

電子供給層２２の上のドレイン電極３３側にキャップ層２３を形成する方法としては、電子供給層２２の上に、ＭＯＶＰＥによりＧａＮ層を成膜した後、成膜されたＧａＮ層の上に、フォトレジストを塗布し、露光装置による露光、現像を行う。これにより、キャップ層２３が形成される領域の上に不図示のレジストパターンを形成する。この後、ＲＩＥ（Reactive Ion Etching）等により、レジストパターンが形成されていない領域のＧａＮ層を除去することにより、残存するＧａＮ層によりキャップ層２３を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。

【0027】

（電子供給層２２のＡｌの組成比）
次に、電子供給層２２のＡｌの組成比について説明する。図７に示される窒化物半導体層をモデルとし、電子供給層２２におけるＡｌの組成比と、キャップ層２３が設けられている領域２０ａと、キャップ層２３が設けられていない領域２０ｂにおける電子密度差分との関係を図８に示す。尚、図７に示される窒化物半導体層は、本実施の形態における半導体装置を形成している窒化物半導体層と同じものである。図８では、電子供給層２２を形成しているＡｌ_ＸＧａ_１－ＸＮの膜厚は８ｎｍ、キャップ層２３を形成しているＧａＮの膜厚は６ｎｍの場合における電子供給層２２のＡｌの組成比と、電子密度差分との関係を示す。

【0028】

図８に示されるように、電子供給層２２におけるＡｌの組成比が０．３以下では、キャップ層２３が設けられている領域２０ａと、キャップ層２３が設けられていない領域２０ｂにおける電子密度差分は、２．０×１０^１２ｃｍ^－２以下であり小さい。このため、キャップ層２３が設けられている領域２０ａにおける２ＤＥＧ２１ａの密度は、キャップ層２３が設けられていない領域２０ｂにおける２ＤＥＧ２１ａの密度とあまり変わらない。

【0029】

しかしながら、電子供給層２２におけるＡｌの組成比が０．４以上では、キャップ層２３が設けられている領域２０ａと、キャップ層２３が設けられていない領域２０ｂにおける電子密度差分は、６．０×１０^１２ｃｍ^－２以上となる。このため、キャップ層２３が設けられている領域２０ａにおける２ＤＥＧ２１ａの密度が、キャップ層２３が設けられていない領域２０ｂにおける２ＤＥＧ２１ａの密度よりも十分低くなり、耐圧を高くすることができる。

【0030】

より詳細に、図９及び図１０に示される窒化物半導体層におけるバンド構造に基づき説明する。図９は、電子供給層２２を形成しているＡｌＧａＮにおけるＡｌの組成比が低い場合、例えば、Ａｌの組成比が０．２の場合におけるキャップ層２３が設けられている領域２０ａのバンド構造を示す。また、図１０は、電子供給層２２を形成しているＡｌＧａＮにおけるＡｌの組成比が高い場合、例えば、Ａｌの組成比が０．５の場合におけるキャップ層２３が設けられている領域２０ａのバンド構造を示す。

【0031】

図９に示されるように、電子供給層２２を形成しているＡｌＧａＮにおけるＡｌの組成比が低い場合には、キャップ層２３と電子供給層２２との界面における分極は小さい。このため、電子供給層２２において電子供給層２２とキャップ層２３との界面近傍における電子の濃度はあまり高くはならず、この電子は２ＤＥＧ２１ａより一部が供給されるが、２ＤＥＧ２１ａの密度は高い状態にある。

【0032】

これに対し、図１０に示されるように、電子供給層２２を形成しているＡｌＧａＮにおけるＡｌの組成比が高い場合には、キャップ層２３と電子供給層２２との界面における分極は大きい。このため、電子供給層２２において電子供給層２２とキャップ層２３との界面近傍における電子の密度が高くなり、この電子は２ＤＥＧ２１ａより一部が供給されるため、２ＤＥＧ２１ａの密度が低くなる。

【0033】

従って、２ＤＥＧ２１ａの密度をある程度確保し、ゲート電極３１のドレイン電極３３側の端部の直下の２ＤＥＧ２１ａの密度を低くするためには、電子供給層２２は、Ａｌの組成比が０．４以上のＡｌＧａＮにより形成されていることが好ましい。

【0034】

（キャップ層２３の膜厚）
次に、キャップ層２３の膜厚について、図１１に基づき説明する。図１１は、キャップ層２３の膜厚と、２ＤＥＧ２１ａの電子密度及び最大周波数Ｆｍａｘとの関係を示す。キャップ層２３は、ＧａＮにより形成されており、電子密度はキャップ層２３が設けられていない状態を１として規格化されている。

【0035】

図１１より、キャップ層２３の膜厚が厚くなるに伴い、電子密度は減少する。具体的には、キャップ層２３が設けられていない状態では、規格化された電子密度は１であるが、キャップ層２３を形成し、キャップ層２３の膜厚が厚くなると電子密度は徐々に減少し、キャップ層２３の膜厚が３ｎｍでは、約０．７４となる。キャップ層２３の膜厚が３ｎｍよりも厚くなると電子密度は急激に減少し、キャップ層２３の膜厚が４ｎｍでは、規格化された電子密度は、約０．３５となり、キャップ層２３の膜厚が１０ｎｍでは約０．０５となる。更に、キャップ層２３の膜厚が厚くなると０に近づく。

【0036】

また、キャップ層２３の膜厚が厚くなるに伴い、最大周波数Ｆｍａｘの値は徐々に低下し、周波数特性が劣化し、高周波に対応することができなくなる。周波数特性はできるだけ高い方が好ましく、例えば、最大周波数Ｆｍａｘの値は、１８ＧＨｚ以上であることが好ましい。

【0037】

本実施の形態における半導体装置では、耐圧を向上させるため、２ＤＥＧ２１ａの電子密度をある程度は低くする必要はあるが、電子密度が０に近いと、大電流を流すことができなくなってしまう。また、高周波に対応するためには、良好な周波数特性が求められる。よって、形成されるキャップ層２３の膜厚は、４ｎｍ以上、１０ｎｍ以下が好ましい。

【0038】

（キャップ層２３の上のゲート電極３１の長さ）
次に、本実施の形態における半導体装置において、キャップ層２３の上に形成されるゲート電極３１の長さについて説明する。本願において、電子供給層２２またはキャップ層２３の上に形成されるゲート電極３１の長さとは、ソース電極３２からドレイン電極３３に向かう方向における長さを意味するものとする。本実施の形態における半導体装置では、図１２に示されるように、ゲート電極３１は、キャップ層２３のソース電極３２側の端部を覆うように、電子供給層２２とキャップ層２３の上に形成されている。ここで、ゲート電極３１のうち、キャップ層２３の上に形成されている領域をドレイン側領域３１ａとし、電子供給層２２の上に形成されている領域をソース側領域３１ｂとする。従って、ゲート電極３１のドレイン側領域３１ａはドレイン電極３３側のキャップ層２３が設けられている領域２０ａに形成されており、ソース側領域３１ｂはソース電極３２側のキャップ層２３が設けられていない領域２０ｂに形成されている。

【0039】

図１３は、ゲート電極３１がキャップ層２３の上に形成されている領域、即ち、ドレイン側領域３１ａの長さ（ＬＤ）と、最大電界強度との関係を示す。尚、図１３では、キャップ層２３は、膜厚が６ｎｍのＧａＮにより形成されており、電子供給層２２は、膜厚が８ｎｍのＡｌの組成比が０．５となるＡｌ_０．５Ｇａ_０．５Ｎにより形成されているものとする。また、ゲート電極３１のソース側領域３１ｂの長さ（ＬＳ）は３００ｎｍとする。

【0040】

図１３に示されるように、ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）が５０ｎｍ以下の範囲では、ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）が長くなるに伴い、最大電界強度は徐々に低下し、電界集中が緩和される。ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）が３０ｎｍでは、最大電界強度は１．０×１０^６Ｖ／ｃｍとなり、ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）が長くなると、更に最大電界強度が低下する。最大電界強度は、ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）が５０ｎｍで最も低くなる。

【0041】

ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）が５０ｎｍを超えると、ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）が長くなるに伴い、最大電界強度は徐々に増加する。ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）が１５０ｎｍでは、最大電界強度は１．０×１０^６Ｖ／ｃｍとなり、ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）が更に長くなると、更に最大電界強度が上昇する。

【0042】

このため、本実施の形態における半導体装置においては、ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）は、最大電界強度が１．０×１０^６Ｖ／ｃｍ以下となる３０ｎｍ以上、１５０ｎｍ以下の範囲であることが好ましい。尚、電界集中は、図１２における破線矢印１２Ａに示す電子供給層２２の上のゲート電極３１のドレイン電極３３側の端部の直下の領域と、破線矢印１２Ｂに示すキャップ層２３の上のゲート電極３１のドレイン電極３３側の端部の直下の領域において生じやすい。ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）が３０ｎｍ未満では、破線矢印１２Ｂに示す部分における電界集中よりも、破線矢印１２Ａに示す部分における電界集中が大きい。また、ゲート電極３１のドレイン側領域３１ａの長さ（ＬＤ）が１５０ｎｍを超えると、破線矢印１２Ａに示す部分における電界集中よりも、破線矢印１２Ｂに示す部分における電界集中が大きい。

【0043】

（キャップ層２３がＩｎＧａＮにより形成されている半導体装置）
次に、本実施の形態における半導体装置において、キャップ層２３がＩｎＧａＮにより形成されている場合におけるＩｎ組成比について説明する。図１４は、ＩｎＧａＮにより形成されているキャップ層２３におけるＩｎ組成比と、２ＤＥＧ２１ａの電子密度及びキャップ層２３に含まれるＣ（カーボン）濃度との関係を示す。電子密度はキャップ層２３がＧａＮにより形成されている場合（キャップ層２３におけるＩｎ組成比が０の場合）を１として規格化されている。

【0044】

図１４より、キャップ層２３におけるＩｎＧａＮのＩｎ組成比が増加するに伴い、電子密度は低下し、キャップ層２３に含まれるＣ濃度が増加する。Ｉｎ組成比の高いＩｎＧａＮをＭＯＶＰＥにより形成する場合には、Ｉｎ組成比の低いＩｎＧａＮを形成する場合と比較して、成膜温度が低くなるため、原料ガスに含まれているＣがキャップ層２３に取り込まれやすくなる。このため、キャップ層２３に含まれるＣ濃度が増加する。尚、キャップ層２３に含まれるＣ濃度が高いと、電流コラプス等が生じ、半導体装置としての特性が低下する。

【0045】

図１４に基づくならば、キャップ層２３におけるＩｎＧａＮのＩｎ組成比が０．１以下であれば、キャップ層２３に含まれるＣ濃度は、５．０×１０^１７ｃｍ^－３以下であり、電流コラプス等が生じることは殆どない。キャップ層２３におけるＩｎＧａＮのＩｎ組成比が０．１を超えると、キャップ層２３に含まれるＣ濃度は急激に増加するため、電流コラプス等が生じやすくなる。このため、キャップ層２３がＩｎＧａＮにより形成されている場合には、Ｉｎの組成比は０．１以下であることが好ましい。

【0046】

次に、図１５に基づき本実施の形態におけるドレイン電圧とドレイン電流との関係について説明する。図１５において、２Ａは、図２に示される半導体装置において、ゲート電圧Ｖｇｓが０Ｖ、即ち、ゲート電極にオフとなる電圧が印加されている状態の特性を示し、２Ｂはゲート電極にオンとなる電圧が印加されている状態の特性を示す。また、４Ａは、図４に示される半導体装置において、ゲート電圧Ｖｇｓが０Ｖ、即ち、ゲート電極にオフとなる電圧が印加されている状態の特性を示し、４Ｂはゲート電極にオンとなる電圧が印加されている状態の特性を示す。６Ａは、図６に示される本実施の形態における半導体装置において、ゲート電圧Ｖｇｓが０Ｖ、即ち、ゲート電極にオフとなる電圧が印加されている状態の特性を示し、６Ｂはゲート電極にオンとなる電圧が印加されている状態の特性を示す。

【0047】

図１５に示されるように、本実施の形態における半導体装置は、図２に示される半導体装置や、図４に示される半導体装置よりも、ドレイン電圧の耐圧を高くすることができるとともに、ドレイン電流を増やすことができる。よって、高電圧に対応することができ、かつ、大電流を流すことができるため、高出力にすることができる。

【0048】

〔第２の実施の形態〕
次に、第２の実施の形態における半導体装置について、図１６に基づき説明する。本実施の形態における半導体装置は、電子供給層２２の上にキャップ層１２３が設けられており、キャップ層１２３は、ドレイン電極３３側の第１の領域１２３ａの膜厚が、ソース電極３２側の第２の領域１２３ｂの膜厚よりも厚く形成されている。

【0049】

本実施の形態における半導体装置においては、キャップ層１２３の第１の領域１２３ａの上に、ゲート電極３１のドレイン側領域３１ａが形成されており、キャップ層１２３の第２の領域１２３ｂの上に、ゲート電極３１のソース側領域３１ｂが形成されている。即ち、本実施の形態における半導体装置においては、ゲート電極３１は、キャップ層１２３の第１の領域１２３ａと第２の領域１２３ｂの境界を覆うように、第１の領域１２３ａと第２の領域１２３ｂの上に形成されている。

【0050】

前述した図１１に基づくならば、ドレイン電極３３側よりも、ソース電極３２側に形成されるキャップ層の膜厚が十分に薄ければ、第１の実施の形態と同様の効果を得ることができる。即ち、キャップ層１２３において、ドレイン電極３３側の第１の領域１２３ａの厚さが４ｎｍ以上であり、ソース電極３２側の第２の領域１２３ｂの厚さが４ｎｍ未満であれば、第１の実施の形態における半導体装置に近い効果を得ることができる。

【0051】

尚、上記以外の内容については、第１の実施の形態と同様である。

【0052】

〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。

【0053】

本実施の形態における半導体デバイスは、第１または第２の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１７に基づき説明する。尚、図１７は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１または第２の実施の形態に示されているものとは、異なっている。

【0054】

最初に、第１または第２の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１または第２の実施の形態における半導体装置に相当するものである。

【0055】

次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１または第２の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１または第２の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１または第２の実施の形態における半導体装置のドレイン電極３３と接続されている。

【0056】

次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。

【0057】

次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１または第２の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。

【0058】

最初に、図１８に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１８に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１８に示す例では３つ）４６８を備えている。図１８に示す例では、第１または第２の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）である。

【0059】

次に、図１９に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１９に示す例では、パワーアンプ４７３は、第１または第２の実施の形態におけるいずれかの半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１９に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。

【0060】

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【0061】

上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に、窒化物半導体により形成された第３の半導体層と、
前記第２の半導体層の上に設けられたソース電極及びドレイン電極と、
前記第３の半導体層の上に設けられたゲート電極と、
を有し、
前記第３の半導体層は、前記ドレイン電極側の第１の領域と、前記第１の領域よりも膜厚の薄い前記ソース電極側の第２の領域とを有し、
前記ゲート電極は、前記第１の領域と前記第２の領域の境界を覆うように、前記第１の領域及び前記第２の領域の上に設けられており、
前記第２の半導体層は、Ａｌの組成比が０．４以上のＡｌＧａＮにより形成されていることを特徴とする半導体装置。
（付記２）
前記第３の半導体層は、ＧａＮを含む材料により形成されており、
前記第３の半導体層の前記第１の領域の膜厚は、４ｎｍ以上、１０ｎｍ以下であることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第３の半導体層の前記第２の領域の膜厚は、４ｎｍ未満であることを特徴とする付記２に記載の半導体装置。
（付記４）
前記ゲート電極において、前記第３の半導体層の前記第１の領域の上に形成されているドレイン側領域の長さは、３０ｎｍ以上、１５０ｎｍ以下であることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
基板の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に、窒化物半導体により形成された第３の半導体層と、
前記第２の半導体層の上に設けられたソース電極及びドレイン電極と、
前記第３の半導体層は、前記ドレイン電極側に形成されており、前記第３の半導体層の前記ソース電極側の端部を覆うように、前記第２の半導体層及び前記第３の半導体層の上に設けられたゲート電極と、
を有し、
前記第２の半導体層は、Ａｌの組成比が０．４以上のＡｌＧａＮにより形成されていることを特徴とする半導体装置。
（付記６）
前記第３の半導体層は、ＧａＮを含む材料により形成されており、
前記第３の半導体層の膜厚は、４ｎｍ以上、１０ｎｍ以下であることを特徴とする付記５に記載の半導体装置。
（付記７）
前記ゲート電極において、前記第３の半導体層の上に形成されているドレイン側領域の長さは、３０ｎｍ以上、１５０ｎｍ以下であることを特徴とする付記５または６に記載の半導体装置。
（付記８）
前記第３の半導体層は、ＩｎＧａＮにより形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記第３の半導体層におけるＩｎの組成比は、０．１未満であることを特徴とする付記８に記載の半導体装置。
（付記１０）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１２）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。

【符号の説明】

【0062】

１０ 基板
１１ バッファ層
２０ａ キャップ層が設けられている領域
２０ｂ キャップ層が設けられていない領域
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ 電子供給層（第２の半導体層）
２３ キャップ層（第３の半導体層）
３１ ゲート電極
３１ａ ドレイン側領域
３１ｂ ソース側領域
３２ ソース電極
３３ ドレイン電極
１２３ キャップ層
１２３ａ 第１の領域
１２３ｂ 第２の領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】