特許 7543653 ＭＯＳＦＥＴの駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-26

(45)【発行日】2024-09-03

(54)【発明の名称】ＭＯＳＦＥＴの駆動回路

(51)【国際特許分類】

   H03K 17/687 20060101AFI20240827BHJP

   H02M 1/08 20060101ALI20240827BHJP

【ＦＩ】

H03K17/687 A

H02M1/08 A

【請求項の数】 1

(21)【出願番号】P 2020018286

(22)【出願日】2020-02-05

(65)【公開番号】P2021125804

(43)【公開日】2021-08-30

【審査請求日】2022-05-19

(73)【特許権者】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】平野 剛

【審査官】及川 尚人

(56)【参考文献】

【文献】中国特許出願公開第１０１４２５７９７（ＣＮ，Ａ）

【文献】中国特許出願公開第１０５４０６８４５（ＣＮ，Ａ）

【文献】特開２０１５－０３３１４３（ＪＰ，Ａ）

【文献】特開２００８－０９９４２６（ＪＰ，Ａ）

【文献】特開平０７－０３０３９４（ＪＰ，Ａ）

【文献】中国特許出願公開第１０４６１７５４６（ＣＮ，Ａ）

【文献】国際公開第２０２０／０９１３５６（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｋ １７／００－１７／７０

Ｈ０２Ｍ １／０８

(57)【特許請求の範囲】

【請求項1】

電源ラインに設けられたｐチャネル型のＭＯＳＦＥＴの駆動回路であって、
前記ＭＯＳＦＥＴのゲートを接地電圧に接続するターンオン経路に設けられた駆動用定電流源と、
前記ＭＯＳＦＥＴの前記ゲートを電源電位に接続するターンオフ線路に設けられた停止用スイッチング素子と、
前記ＭＯＳＦＥＴのソースと前記ゲートとの間に接続されたコンデンサと、
前記ＭＯＳＦＥＴの前記ソースと前記ゲートとの間に接続された第１抵抗素子と、
前記ＭＯＳＦＥＴの前記ゲートと前記停止用スイッチング素子との間に介挿された第２抵抗素子と、
前記駆動用定電流源と前記停止用スイッチング素子とを対称的にスイッチング制御する制御装置と、
を備えており、
前記ＭＯＳＦＥＴがターンオンされている間、前記第１抵抗素子と前記第２抵抗素子が直列に接続されており、
前記駆動用定電流源は、ＮＰＮ型トランジスタであり、前記停止用スイッチング素子は、ＰＮＰ型トランジスタである、駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書が開示する技術は、電源ラインに設けられたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の駆動回路に関する。

【背景技術】

【0002】

特許文献１に、電源ラインに設けられたＭＯＳＦＥＴの駆動回路が開示されている。この駆動回路は、ｎチャネル型のＭＯＳＦＥＴを駆動するものであって、ＭＯＳＦＥＴのゲートを電源電圧に接続するターンオン経路に設けられた駆動用スイッチング素子と、ＭＯＳＦＥＴのゲートを接地電圧に接続するターンオフ線路に設けられた停止用スイッチング素子とを備える。駆動用スイッチング素子と停止用スイッチング素子は対称的にスイッチン制御され、これによってＭＯＳＦＥＴがターンオン及びターンオフされる。

【0003】

なお、本明細書において、二つの素子等が対称的にスイッチング制御されるとは、一方の素子がオンされるときに他方の素子がオフされ、一方の素子がオフされるときに他方の素子がオンされることを意味する。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１１－０８２５９１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

従来の駆動回路では、ＭＯＳＦＥＴがターンオンされたときに、ＭＯＳＦＥＴを過渡的に流れる突入電流が問題となる。このような突入電流を避けるためには、いわゆるゲート抵抗を介挿することが考えられる。しかしながら、電源電圧が有意に変動する電源ラインの場合では、適切なゲート抵抗を設けることが難しい。即ち、電源電圧が高いときは、突入電流を十分に抑制できないおそれがあり、電源電圧が低いときは、スイッチング速度を過剰に制限するおそれがある。また、ターンオン時の突入電流を考慮してゲート抵抗を設けた場合、そのゲート抵抗によってターンオフ時のスイッチング速度が無用に制限されるおそれも生じる。これらの実情を鑑み、本明細書は、電源ラインのＭＯＳＦＥＴを安定して駆動し得る技術を提供する。

【課題を解決するための手段】

【0006】

本明細書が開示する技術は、電源ラインに設けられたｐチャネル型のＭＯＳＦＥＴの駆動回路に具現化される。この駆動回路は、ＭＯＳＦＥＴのゲートを接地電圧に接続するターンオン経路に設けられた駆動用定電流源と、ＭＯＳＦＥＴのゲートを電源電圧に接続するターンオフ線路に設けられた停止用スイッチング素子と、ＭＯＳＦＥＴのソースとゲートとの間に接続されたコンデンサと、ＭＯＳＦＥＴのソースとゲートとの間に接続された第１抵抗素子と、ＭＯＳＦＥＴのゲートと停止用スイッチング素子との間に介挿された第２抵抗素子と、駆動用定電流源と停止用スイッチング素子とを対称的にスイッチング制御する制御装置とを備える。

【0007】

上記した駆動回路は、ＭＯＳＦＥＴをターンオンするときに、駆動用定電流源をオンしつつ、停止用スイッチング素子をオフする。その結果、ＭＯＳＦＥＴのゲートは、駆動用定電流源を介して接地電圧に接続され、ＭＯＳＦＥＴのゲート電圧（ソース－ゲート間の電位差）は、電源電圧の大きさにかかわらず一定の速度で上昇する。これにより、過大な突入電流の発生が抑制される。なお、ゲート電圧が上昇するときの速度は、駆動用定電流源の定格電流だけでなく、ソース－ゲート間に接続されたコンデンサの容量を用いて自由に設計することができる。

【0008】

加えて、上記した駆動回路では、ＭＯＳＦＥＴがターンオフされている間、ＭＯＳＦＥＴのソース－ゲート間に接続された第１抵抗素子には、電源電圧の大きさにかかわらず、駆動用定電流源による定電流が流れ、一定の電圧が発生する。これにより、ＭＯＳＦＥＴのゲート電圧も、一定の値に維持される。電源電圧の影響を受けないことから、第１抵抗素子の抵抗値に若干の製造誤差が生じても、ＭＯＳＦＥＴのゲート電圧を許容範囲内へ容易に維持することができる。従って、第１抵抗素子には、高品質な製品（即ち、高価な製品）が必要とされず、比較的に安価な汎用品を採用することができる。

【0009】

さらに、上記した駆動回路は、ＭＯＳＦＥＴをターンオフするときに、駆動用定電流源をオフしつつ、停止用スイッチング素子をオンする。その結果、ＭＯＳＦＥＴのゲートは、第２抵抗素子を介して電源電圧に接続され、ＭＯＳＦＥＴのゲート電圧は速やかに低下する。前述したように、ＭＯＳＦＥＴがターンオンされていた間、ＭＯＳＦＥＴのゲート電圧は、電源電圧の大きさにかかわらず一定に維持される。従って、電源電圧が大きく変動する場合でも、その影響を受けることなく、ＭＯＳＦＥＴを一定の短時間でオフすることができる。

【図面の簡単な説明】

【0010】

【図1】実施例１の駆動回路１０の構成を示す回路ブロック図。

【図2】実施例２の駆動回路１１０の構成を示す回路ブロック図。

【図3】実施例３の駆動回路２１０の構成を示す回路ブロック図。

【図4】比較例である従来の駆動回路３３０の構成を示す回路ブロック図。

【発明を実施するための形態】

【0011】

（実施例１） 図１を参照して、実施例１の駆動回路１０について説明する。図１に示すように、本実施例の駆動回路１０は、電源２と負荷４との間を接続する電源ライン６に設けられたＭＯＳＦＥＴ８（ＳＷ１）に接続され、当該ＭＯＳＦＥＴ８の動作を制御する。ＭＯＳＦＥＴ８は、ｐチャネル型のＭＯＳＦＥＴであるが、その具体的な構造及び仕様については、特に限定されない。

【0012】

駆動回路１０は、駆動用定電流源ＳＷ２を備える。駆動用定電流源ＳＷ２は、ＭＯＳＦＥＴ８のゲートを、接地電圧ＧＮＤに接続するターンオン経路１２に設けられている。駆動用定電流源ＳＷ２は、スイッチング素子の一種であり、ターンオン経路１２を電気的に導通及び遮断する。また、駆動用定電流源ＳＷ２は、オンされてターンオン経路１２を導通したときに、定電流を通電するように構成されている。特に限定されないが、本実施例における駆動用定電流源ＳＷ２は、ＮＰＮ型トランジスタである。

【0013】

駆動回路１０は、停止用スイッチング素子ＳＷ３をさらに備える。停止用スイッチング素子ＳＷ３は、ＭＯＳＦＥＴ８のゲートを、電源電圧Ｖｉｎに接続するターンオフ経路１４に設けられている。なお、ターンオフ経路１４のうち、ＭＯＳＦＥＴ８のゲートから延びる一部の区間は、ターンオン経路１２との共通経路となっている。特に限定されないが、本実施例における停止用スイッチング素子ＳＷ３は、例えばＰＮＰ型トランジスタである。

【0014】

駆動回路１０は、コンデンサＣと、第１抵抗素子Ｒ１と、第２抵抗素子Ｒ２と、シャント抵抗Ｒ３とをさらに備える。コンデンサＣは、ＭＯＳＦＥＴ８のソースとゲートとの間に接続されている。言い換えると、ＭＯＳＦＥＴ８のソースとゲートは、コンデンサＣを介して互いに接続されている。第１抵抗素子Ｒ１についても、ＭＯＳＦＥＴ８のソースとゲートとの間に接続されている。即ち、第１抵抗素子Ｒ１は、コンデンサＣに対して並列に接続されており、ＭＯＳＦＥＴ８のソースとゲートは、第１抵抗素子Ｒ１を介して互いに接続されている。

【0015】

第２抵抗素子Ｒ２は、ターンオン経路１２とターンオフ経路１４との共通経路に設けられている。即ち、第２抵抗素子Ｒ２は、ＭＯＳＦＥＴ８のゲートと駆動用定電流源ＳＷ２との間に介挿されているとともに、ＭＯＳＦＥＴ８のゲートと停止用スイッチング素子ＳＷ３との間にも介挿されている。但し、他の実施形態として、第２抵抗素子Ｒ２は、ターンオン経路１２とターンオフ経路１４とのそれぞれに対して、個別に設けられてもよい。この場合、それら二つの第２抵抗素子Ｒ２は、互い等しい抵抗値を有してもよいし、互いに異なる抵抗値を有してもよい。

【0016】

シャント抵抗Ｒ３は、電源ライン６に設けられており、シャント抵抗Ｒ３には、電源ライン６に流れる電流に応じた電圧降下が発生する。シャント抵抗Ｒ３は、その抵抗に起因する損失を低減するために、例えば第１抵抗素子Ｒ１や第２抵抗素子Ｒ２と比較して、十分に小さい抵抗値を有するとよい。なお、シャント抵抗Ｒ３は、電源ライン６を流れる電流検出素子の一例である。他の実施形態として、シャント抵抗Ｒ３に代えて、又は加えて、他の電流検出素子（例えばホール素子）が採用されてもよい。

【0017】

駆動回路１０は、制御装置１６をさらに備える。制御装置１６は、駆動用定電流源ＳＷ２と、停止用スイッチング素子ＳＷ３とのそれぞれに接続されており、それらの動作を制御する。詳しくは、制御装置１６は、駆動用定電流源ＳＷ２と停止用スイッチング素子ＳＷ３とを対称的にスイッチング制御するように構成されており、それによってＭＯＳＦＥＴ８をターンオン及びターンオフする。例えば、制御装置１６は、駆動用定電流源ＳＷ２をオン（導通）するとともに、停止用スイッチング素子ＳＷ３をオフ（遮断）することによって、ＭＯＳＦＥＴ８をターンオンすることができる。また、制御装置１６は、駆動用定電流源ＳＷ２をオフ（遮断）するとともに、停止用スイッチング素子ＳＷ３をオン（導通）することによって、ＭＯＳＦＥＴ８をターンオフすることができる。

【0018】

駆動回路１０は、保護回路１８をさらに備える。保護回路１８は、シャント抵抗Ｒ３に接続されており、シャント抵抗Ｒ３に生じる電圧、即ち、電源ライン６に流れる電流を監視している。そして、保護回路１８は、シャント抵抗Ｒ３に生じた電圧が、所定の上限値を上回るときに、電源ライン６に流れる電流が過大であると判断して、制御装置１６へ所定の異常信号を出力する。制御装置１６は、保護回路１８から異常信号を受信したときに、ＭＯＳＦＥＴ８をターンオフすることによって、過電流からＭＯＳＦＥＴ８や負荷４を保護するように構成されている。

【0019】

次に、駆動回路１０の動作について説明する。駆動回路１０は、ＭＯＳＦＥＴ８をターンオンするときに、駆動用定電流源ＳＷ２をオンしつつ、停止用スイッチング素子ＳＷ３をオフする。その結果、ＭＯＳＦＥＴ８のゲートは、駆動用定電流源ＳＷ２を介して接地電圧ＧＮＤに接続され、ＭＯＳＦＥＴ８のゲート電圧（ソース－ゲート間の電位差）は、電源電圧Ｖｉｎの大きさにかかわらず一定の速度で上昇する。これにより、過大な突入電流の発生が抑制される。なお、ゲート電圧が上昇するときの速度は、駆動用定電流源ＳＷ２の定格電流だけでなく、ソース－ゲート間に接続されたコンデンサＣの容量を用いて自由に設計することができる。

【0020】

上記の点に関して、図４に示す比較例を参照しながら説明を補足する。図４に示す比較例の駆動回路３１０では、ＭＯＳＦＥＴ８のスイッチング動作が、駆動用のスイッチング素子ＳＷ４によって制御される。具体的には、スイッチング素子ＳＷ４がオンされると、電源ライン６が二つの抵抗素子Ｒ１、Ｒ２を介して接地電圧ＧＮＤに接続され、二つの抵抗素子Ｒ１、Ｒ２による分圧比に応じてＭＯＳＦＥＴ８のソース－ゲート間に電圧（即ち、ゲート電圧）が発生する。これにより、ＭＯＳＦＥＴ８はターンオンされる。このとき、ＭＯＳＦＥＴ８がターンオンされる速度、即ち、ゲート電圧Ｖｇが変化する速度は、二つの抵抗素子Ｒ１、Ｒ２の分圧比（Ｒ１／Ｒ２）、二つの抵抗素子Ｒ１、Ｒ２の合成抵抗（Ｒ１＋Ｒ２）、コンデンサＣとＭＯＳＦＥＴ８のゲートとの合計容量（Ｃ）と、電源電圧Ｖｉｎとで定まり、ＭＯＳＦＥＴ８をターンオンするのに要する所要時間ｔｏｎは、次の式で表される。

【0021】

Ｖｇ＝Ｖｉｎ＊Ｒ１／（Ｒ１＋Ｒ２）＊（１－ε＾（－ｔｏｎ／（Ｒ１＊Ｒ２／（Ｒ１＋Ｒ２））＊Ｃ））
よって、
ｔｏｎ＝－Ｃ＊Ｒ１＊Ｒ２／（Ｒ１＋Ｒ２）＊ｌｎ（１－Ｖｇ／（Ｖｉｎ＊Ｒ１／（Ｒ１＋Ｒ２）））

【0022】

上記の式から明らかなように、所要時間ｔｏｎは、電源電圧Ｖｉｎに大きく依存する。例えば、抵抗値Ｒ１＝２４．３ｋΩ、抵抗値Ｒ２＝１０ｋΩ、合計容量Ｃ＝０．６８μＦとし、ＭＯＳＦＥＴ８のターンオンに要するゲート電圧Ｖｇを２．５Ｖとした場合、電源電圧Ｖｉｎが８Ｖであれば所要時間ｔｏｎは２．８０ｍｓｅｃとなる。これに対して、電源電圧Ｖｉｎが６Ｖに低下すると、所要時間ｔｏｎは４．２７ｍｓに延長され、電源電圧Ｖｉｎが２４．５Ｖに上昇すれば、所要時間ｔｏｎは０．７５ｍｓまで短縮される。このように、従来の構造であると、ＭＯＳＦＥＴ８をターンオンするのに要する所要時間ｔｏｎが、電源電圧Ｖｉｎに応じて大幅に変化するので、電源電圧Ｖｉｎの大きさによっては、過大な突入電流を招くおそれがある。

【0023】

これに対して、本実施例における駆動回路１０では、駆動用定電流源ＳＷ２に定電流（Ｉ）が流れることによって、ＭＯＳＦＥＴ８がターンオンされる。このとき、ＭＯＳＦＥＴ８をターンオンするのに要する所要時間ｔｏｎは、次の式で表される。

【0024】

Ｖｇ＝Ｉ＊Ｒ１＊（１－ε＾（－ｔｏｎ／（Ｒ１＊Ｃ）））
よって、
ｔｏｎ＝－Ｃ＊Ｒ１＊ｌｎ（１－Ｖｇ／（Ｒ１＊Ｉ））

【0025】

上記の式から明らかなように、所要時間ｔｏｎは、電源電圧Ｖｉｎに依存しない。従って、例えば抵抗値Ｒ１＝８２ｋΩ、合計容量Ｃ＝０．１μＦ、定電流Ｉ＝１００μＡとし、ＭＯＳＦＥＴ８のターンオンに要するゲート電圧Ｖｇを２．５Ｖとした場合、所要時間ｔｏｎは２．９８ｍｓｅｃとなり、この値は電源電圧Ｖｉｎの大きさにかかわらず一定となる。このように、電源電圧Ｖｉｎが様々に変動する場合でも、過大な突入電流の発生が抑制され、突入電流に対する付加的な回路構成も必要とされない。

【0026】

加えて、本実施例の駆動回路１０では、ＭＯＳＦＥＴ８がターンオンされている間、ＭＯＳＦＥＴ８のソース－ゲート間に接続された第１抵抗素子Ｒ１には、電源電圧Ｖｉｎの大きさにかかわらず、駆動用定電流源ＳＷ２による定電流Ｉが流れ、一定の電圧が発生する。これにより、ＭＯＳＦＥＴ８のゲート電圧Ｖｇも、一定の値に維持される。電源電圧Ｖｉｎの影響を受けないことから、第１抵抗素子Ｒ１の抵抗値に若干の製造誤差が生じても、ＭＯＳＦＥＴ８のゲート電圧Ｖｇを許容範囲内へ容易に維持することができる。従って、第１抵抗素子Ｒ１には、高品質な製品（即ち、高価な製品）が必要とされず、比較的に安価な汎用品を採用することができる。

【0027】

上記の点に関して、再び図４に示す比較例を参照しながら説明を補足する。図４に示す比較例の駆動回路３１０では、ＭＯＳＦＥＴ８がターンオンされている間、電源ライン６が二つの抵抗素子Ｒ１、Ｒ２を介して接地電圧ＧＮＤに接続され、ＭＯＳＦＥＴ８のソース－ゲート間には、二つの抵抗素子Ｒ１、Ｒ２による分圧比に応じたゲート電圧Ｖｇが発生する。即ち、ゲート電圧Ｖｇは、Ｖｇ＝Ｖｉｎ＊Ｒ１／（Ｒ１＋Ｒ２）の式で表される。従って、例えば電源電圧Ｖｉｎが６Ｖであれば、ゲート電圧Ｖｇは４．３Ｖとなり、電源電圧Ｖｉｎが２４．５Ｖであれば、ゲート電圧Ｖｇは１７．４Ｖとなって、電源電圧Ｖｉｎに応じてゲート電圧Ｖｇは大幅に変化する。そのことから、従来の回路構造によると、電源電圧Ｖｉｎの大きさにかかわらず、ＭＯＳＦＥＴ８を確実にターンオンするためには、二つの抵抗素子Ｒ１、Ｒ２に高品質の抵抗（例えば、±０．５％の精度）を採用する必要があった。

【0028】

これに対して、本実施例の駆動回路１０では、ゲート電圧Ｖｇが電源電圧Ｖｉｎに依存せず、Ｖｇ＝Ｉ＊Ｒ１の式で表される。従って、例えば抵抗値Ｒ１＝８２ｋΩ、定電流Ｉ＝１００μＡとすると、ゲート電圧Ｖｇは８．２Ｖとなり、この値は電源電圧Ｖｉｎの大きさにかかわらず一定となる。これにより、二つの抵抗素子Ｒ１、Ｒ２に高品質の抵抗（例えば、±０．５％の精度）を採用することなく、ＭＯＳＦＥＴ８のゲート電圧Ｖｇを許容範囲内へ容易に維持することができる。

【0029】

さらに、本実施例の駆動回路１０は、ＭＯＳＦＥＴ８をターンオフするときに、駆動用定電流源ＳＷ２をオフしつつ、停止用スイッチング素子ＳＷ３をオンする。その結果、ＭＯＳＦＥＴ８のゲートは、第２抵抗素子Ｒ２を介して電源電圧Ｖｉｎに接続され、ＭＯＳＦＥＴ８のゲート電圧Ｖｇは速やかに低下する。前述したように、ＭＯＳＦＥＴ８がターンオンされていた間、ＭＯＳＦＥＴ８のゲート電圧は、電源電圧Ｖｉｎの大きさにかかわらず一定に維持される。従って、電源電圧Ｖｉｎが大きく変動する場合でも、その影響を受けることなく、ＭＯＳＦＥＴ８を一定の短時間でオフすることができる。

【0030】

上記の点に関して、再び図４に示す比較例を参照しながら説明を補足する。図４に示す比較例の駆動回路３１０では、スイッチング素子ＳＷ４がオフされると、ＭＯＳＦＥＴ８のソース－ゲート間が第１抵抗素子Ｒ１を介して接続され、ゲート電圧Ｖｇが低下していく。これにより、ＭＯＳＦＥＴ８がターンオフされる。このとき、ＭＯＳＦＥＴ８がターンオフされる速度、即ち、ゲート電圧Ｖｇがターンオフに要する電圧（Ｖｇｏｆｆ）まで低下するのに要する所要時間ｔｏｆｆは、次の式で表される。

【0031】

Ｖｇｏｆｆ＝Ｖｇ＊ε＾（－ｔｏｆｆ／（Ｒ１＊Ｃ））
よって、
ｔｏｆｆ＝－Ｃ＊Ｒ１＊ｌｎ（Ｖｇｏｆｆ／Ｖｇ）

【0032】

上記の式から明らかなように、所要時間ｔｏｆｆは、ターンオン時のゲート電圧Ｖｇに依存し、そのゲート電圧Ｖｇについては、前述したように電源電圧Ｖｉｎに依存する。例えば、抵抗値Ｒ１＝２４．３ｋΩ、合計容量Ｃ＝０．６８μＦ、電源電圧Ｖｉｎ＝８Ｖとした場合、ターンオン時のゲート電圧Ｖｇは前述の式によって５．７Ｖとなり、ＭＯＳＦＥＴ８のターンオフに要するゲート電圧Ｖｇｏｆｆが２．５Ｖであれば、所要時間ｔｏｆｆは１３．６ｍｓｅｃと非常に遅くなる。そして、電源電圧Ｖｉｎが高くなるほど、所要時間ｔｏｆｆはさらに遅くなってしまう。

【0033】

これに対して、本実施例の駆動回路１０では、ＭＯＳＦＥＴ８をターンオフするときに、ＭＯＳＦＥＴ８のゲートが、第２抵抗素子Ｒ２を介して電源電圧Ｖｉｎに接続される。従って、ＭＯＳＦＥＴ８のターンオフに要する所要時間ｔｏｆｆは、ｔｏｆｆ＝－Ｃ＊Ｒ２＊ｌｎ（Ｖｇｏｆｆ／Ｖｇ）の式で表され、抵抗値Ｒ２＝１００Ω、合計容量Ｃ＝０．１μＦとした場合、ターンオン時のゲート電圧Ｖｇは前述の式によって８．２Ｖとなるので、所要時間ｔｏｆｆは１１．９μｓｅｃとなり、従来構造と比較して１／１０００程度の時間で高速にターンオフされる。これにより、駆動回路１０は、保護回路１８によって電源ライン６の過電流が検出された場合に、ＭＯＳＦＥＴ８を直ちにターンオフして、電源ライン６を即時に遮断することができる。

【0034】

（実施例２）図２を参照して、実施例２の駆動回路１１０について説明する。本実施例の駆動回路１１０もまた、ｐチャネル型のＭＯＳＦＥＴ８のための駆動回路であり、多くの部分で実施例１の駆動回路１０と共通する構造を有する。但し、本実施例の駆動回路１１０は、実施例１の駆動回路１０と比較して、シャント抵抗Ｒ３の位置が変更されている。このように、シャント抵抗Ｒ３の位置については、電源ライン６に流れる電流を検出し得る限り、特に限定されない。なお、図１、図２では、共通又は対応する構成要素に同一の符号が付されており、ここでは重複する説明を省略する。

【0035】

（実施例３）図３を参照して、実施例３の駆動回路２１０について説明する。本実施例の駆動回路２１０もまた、ｐチャネル型のＭＯＳＦＥＴ８のための駆動回路であり、多くの部分で実施例１の駆動回路１０と共通する構造を有する。但し、本実施例の駆動回路２１０は、駆動用定電流源ＳＷ２及び停止用スイッチング素子ＳＷ３に、ＭＯＳＦＥＴが採用されており、この点において実施例１の駆動回路１０と相違する。このように、駆動用定電流源ＳＷ２及び停止用スイッチング素子ＳＷ３には、各種のスイッチング素子を採用することができる。

【0036】

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは組み合わせによって技術的有用性を発揮するものである。

【符号の説明】

【0037】

２：電源
４：負荷
６：電源ライン
８：ＭＯＳＦＥＴ
１０、１１０、２１０： 駆動回路
１２：ターンオン経路
１４：ターンオフ経路
１６：制御装置
１８：保護回路
３１０：従来の駆動回路の一例

【図1】

【図2】

【図3】

【図4】