▶ 富士通株式会社の特許一覧 ▶ 独立行政法人理化学研究所の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-26
(45)【発行日】2024-09-03
(54)【発明の名称】通信装置および通信方法
(51)【国際特許分類】
H04L 47/26 20220101AFI20240827BHJP
H04L 12/46 20060101ALI20240827BHJP
【ＦＩ】
H04L47/26
H04L12/46 B
【請求項の数】
12
(21)【出願番号】P 2020152679
(22)【出願日】2020-09-11
(65)【公開番号】P2022046995
(43)【公開日】2022-03-24
【審査請求日】2023-06-30
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(73)【特許権者】
【識別番号】503359821
【氏名又は名称】国立研究開発法人理化学研究所
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】杉山 純一
(72)【発明者】
【氏名】津下 克也
(72)【発明者】
【氏名】佐野 健太郎
(72)【発明者】
【氏名】上野 知洋
【審査官】速水 雄太
(56)【参考文献】
【文献】特開平０７－３０３１１７（ＪＰ，Ａ）
【文献】特開２００７－１７４１５２（ＪＰ，Ａ）
【文献】特開２００４－１５９２０３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｌ ４７／２６
Ｈ０４Ｌ １２／４６
(57)【特許請求の範囲】
【請求項1】
スイッチから送信されるパケットを受信する通信ポートと、前記通信ポートで受信した前記パケットの受信頻度を監視し、前記受信頻度にもとづいて前記スイッチ内のバッファの輻輳の予兆があるかを検出し、前記バッファの輻輳の予兆があることを検出した場合であって前記バッファが輻輳する前に前記パケットの送信元装置に対して前記パケットの送信停止要求を送出する制御部と、
を有する通信装置。
【請求項2】
前記制御部は、前記受信頻度として前記パケットの受信間隔が所定値以下になる状態を監視し、前記所定値以下になる状態が所定時間連続する場合に前記バッファに輻輳の予兆があることを検出する請求項１記載の通信装置。
【請求項3】
前記制御部は、前記受信頻度として前記パケットのデータ有効部分の受信レートを監視し、前記受信レートが閾値以上になる場合に前記バッファに輻輳の予兆があることを検出する請求項１記載の通信装置。
【請求項4】
前記制御部は、前記バッファに輻輳の予兆があることを検出した場合、前記送信停止要求を前記送信元装置に送出して、前記送信元装置からの前記パケットの送信を停止させる請求項１記載の通信装置。
【請求項5】
前記制御部は、前記バッファに輻輳の予兆があることを検出した場合、優先度を付加した前記送信停止要求を前記送信元装置に送出し、前記優先度にもとづいて前記送信元装置に対して高優先パケットは出力させ、低優先パケットの送信は停止させる請求項１記載の通信装置。
【請求項6】
前記制御部は、前記バッファに輻輳の予兆があることを検出した場合、前記送信停止要求を前記送信元装置に送出して、前記送信元装置からの前記パケットの送信レートを低下させる請求項１記載の通信装置。
【請求項7】
前記制御部は、前記受信頻度にもとづいて前記スイッチ内の前記バッファの輻輳の予兆の解消を検出した場合、前記パケットの送信元装置に対して前記パケットの送信停止解除要求を送出して、送信停止要求前のパケット送信状態に復旧させる請求項１記載の通信装置。
【請求項8】
前記制御部は、前記受信頻度として前記パケットの受信間隔が所定値を超える状態を監視し、前記所定値を超える状態が所定時間連続する場合に前記バッファの輻輳の予兆が解消したことを検出する請求項７記載の通信装置。
【請求項9】
前記制御部は、前記受信頻度として前記パケットのデータ有効部分の受信レートを監視し、前記受信レートが閾値未満になる場合に前記バッファの輻輳の予兆が解消したことを検出する請求項７記載の通信装置。
【請求項10】
前記制御部は、送信停止時間を設定したタイマ値を含む前記送信停止要求を送出し、前記パケットの送信元装置に対して前記送信停止時間は前記パケットの送信を停止させ、前記送信停止時間の経過後は前記パケットの送信を再開させる請求項１記載の通信装置。
【請求項11】
前記制御部は、前記パケットの区切り符号の長さを監視し、閾値以下となる前記長さが一定時間継続する場合、輻輳の予兆があることを検出する請求項１記載の通信装置。
【請求項12】
コンピュータが、スイッチから送信されるパケットを受信する通信ポートで受信した前記パケットの受信頻度を監視し、
前記受信頻度にもとづいて前記スイッチ内のバッファの輻輳の予兆があるかを検出し、
前記バッファの輻輳の予兆があることを検出した場合であって前記バッファが輻輳する前に前記パケットの送信元装置に対して前記パケットの送信停止要求を送出する、
通信方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、通信装置および通信方法に関する。
【背景技術】
【0002】
近年、複数のコンピュータをネットワークで相互に接続し、全体を１つのシステムとして機能させて高速演算を実現するＨＰＣ（High Performance Computing）の技術が進展している。
【0003】
ＨＰＣでは、多数の演算を分散並列処理して高速演算を行うため、コンピュータを備えるノードが相互に接続されたネットワークが構築される。また、このようなネットワークでは、ノードの物理的なポート数を削減してノード間の柔軟な接続と拡張性を実現するためにスイッチが活用される。スイッチを介したノード間ネットワークの通信プロトコルとしては、Ethernet（登録商標）が広く使用されている。
【0004】
関連技術として、例えば、スイッチを介して供給されたパケットの輻輳を監視し、輻輳が検出された際には当該パケットの送信元入出力ポートに輻輳を通知する技術が提案されている。また、パケットスイッチのクロスポイントスイッチの前段で入力ポートとプライオリティクラスの組み合わせの単位で上り方向バックプレッシャ制御を行う技術が提案されている。さらに、全二重通信におけるフロー制御を行うためのポーズ手段を有して受信バッファの蓄積度と処理負荷とにもとづいて決定されるポーズレベルに応じてフロー制御を行う技術が提案されている。
【先行技術文献】
【特許文献】
【0005】
【文献】特開平０６－１７７９１３号公報
【文献】特開２００１－２１７８６７号公報
【文献】特開２００９－１９４４８８号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
従前のパケット中継では、Ethernetのスイッチでバッファリングしているパケットがオーバーフローして輻輳が発生しそうになると、スイッチはPauseパケットを送出して送信側ノードのパケット送信を停止させて、輻輳の発生を回避している。
【0007】
しかし、スイッチが生成するPauseパケットはマルチキャストパケットとして送出され、ネットワーク内の全ノードでPauseパケットが受信されるために、全ノードが一律にパケット送信を停止してしまう。このように、輻輳の発生原因になっているパケットを送信していないノードもパケット送信を停止してしまうので、伝送効率や通信サービスが低下するという問題がある。
【0008】
１つの側面では、本発明は、全ノードでパケット送信が停止になることを抑止しながら輻輳の発生の回避を図った通信装置および通信方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
上記課題を解決するために、通信装置が提供される。通信装置は、スイッチから送信されるパケットを受信する通信ポートと、通信ポートで受信したパケットの受信頻度を監視し、受信頻度にもとづいてスイッチ内のバッファの輻輳の予兆があるかを検出し、バッファの輻輳の予兆があることを検出した場合であってバッファが輻輳する前にパケットの送信元装置に対してパケットの送信停止要求を送出する制御部とを有する。
【0010】
また、上記課題を解決するために、コンピュータが上記通信装置と同様の制御を実行する通信方法が提供される。
【発明の効果】
【0011】
１側面によれば、全ノードでパケット送信が停止になることを抑止しながら輻輳の発生を回避することが可能になる。
【図面の簡単な説明】
【0012】
【図1】通信装置の一例を説明するための図である。
【図2】２次元メッシュネットワークの構成の一例を示す図である。
【図3】２次元トーラスネットワークの構成の一例を示す図である。
【図4】疑似的に２次元トーラスネットワークを実現するためにスイッチを使用したネットワーク構成の一例を示す図である。
【図5】スイッチに輻輳が発生していない状態の一例を示す図である。
【図6】Pauseパケットによりパケット送信停止が行われる状態の一例を示す図である。
【図7】Pauseパケットのマルチキャスト送信の一例を示す図である。
【図8】ノードの機能ブロックの一例を示す図である。
【図9】設定値の具体例を示す図である。
【図10】設定値の具体例を示す図である。
【図11】ノードのハードウェア構成の一例を示す図である。
【図12】制御パケットのフォーマットの一例を示す図である。
【図13】送信停止要求の制御パケットで優先度無しによる送信停止の一例を示す図である。
【図14】送信停止要求の制御パケットで優先度有りによる送信停止の一例を示す図である。
【図15】送信停止要求の制御パケットによる送信レートの低下の一例を示す図である。
【図16】送信停止解除要求の制御パケットによる送信停止解除の一例を示す図である。
【図17】輻輳の予兆状態の検出の一例を示す図である。
【図18】輻輳の予兆状態の解消検出の一例を示す図である。
【図19】受信ノードの動作の一例を示すフローチャートである。
【図20】送信ノードの動作の一例を示すフローチャートである。
【発明を実施するための形態】
【0013】
以下、本実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は通信装置の一例を説明するための図である。通信装置１は、制御部１ａおよび通信ポートｐ０を備える。通信ポートｐ０は、スイッチから送信されるパケットを受信する。
［第１の実施の形態］
図１は通信装置の一例を説明するための図である。通信装置１は、制御部１ａおよび通信ポートｐ０を備える。通信ポートｐ０は、スイッチから送信されるパケットを受信する。
【0014】
制御部１ａは、通信ポートｐ０で受信したパケットの受信頻度を監視し、受信頻度にもとづいてスイッチ内のバッファの輻輳の予兆を検出する。そして、制御部１ａは、検出結果にもとづいて、バッファが輻輳する前にパケットの送信元装置に対してパケットの送信停止要求を送出する。
【0015】
なお、制御部１ａの機能は、通信装置１が備える図示しないプロセッサが、所定のプログラムを実行することによって実現される。
図１の例を用いて動作について説明する。スイッチｓｗ１に通信装置１および通信装置１－１、１－２が接続されている。スイッチｓｗ１は、パケットをバッファリングするバッファｂｆ０を含む。
図１の例を用いて動作について説明する。スイッチｓｗ１に通信装置１および通信装置１－１、１－２が接続されている。スイッチｓｗ１は、パケットをバッファリングするバッファｂｆ０を含む。
【0016】
〔ステップＳ１〕通信装置１－１、１－２は、スイッチｓｗ１を介して通信装置１にパケットを送信する。
〔ステップＳ２〕スイッチｓｗ１内のバッファｂｆ０は、パケットをバッファリングする。
〔ステップＳ２〕スイッチｓｗ１内のバッファｂｆ０は、パケットをバッファリングする。
【0017】
〔ステップＳ３〕通信装置１内の通信ポートｐ０は、スイッチｓｗ１を介して送信されたパケットを受信する。
〔ステップＳ４〕通信装置１内の制御部１ａは、通信ポートｐ０で受信されたパケットの受信頻度を監視し、受信頻度にもとづいてバッファｂｆ０の輻輳の予兆を検出する。
〔ステップＳ４〕通信装置１内の制御部１ａは、通信ポートｐ０で受信されたパケットの受信頻度を監視し、受信頻度にもとづいてバッファｂｆ０の輻輳の予兆を検出する。
【0018】
〔ステップＳ５〕制御部１ａは、バッファｂｆ０に輻輳の予兆があることを検出した場合、送信停止要求を通信装置１－１、１－２に向けて送信する。
〔ステップＳ６〕通信装置１－１、１－２は、送信停止要求を受信すると、通信装置１宛てのパケットのみの送信を停止する。
〔ステップＳ６〕通信装置１－１、１－２は、送信停止要求を受信すると、通信装置１宛てのパケットのみの送信を停止する。
【0019】
このように、複数の通信装置がスイッチを介して相互接続されるネットワーク環境において、通信装置１は、パケットの受信頻度からスイッチの輻輳の予兆を検出し、輻輳が発生する前にパケット送信元装置にパケットの送信停止要求を送出する。
【0020】
従前では、スイッチのバッファがオーバーフローしそうになると、スイッチからマルチキャストのPauseパケットが出力されていたために、全装置からのパケット送信が停止していた。
【0021】
これに対し、通信装置１では、スイッチの輻輳予兆の検出時、輻輳予兆発生の原因になっているパケットを送信している装置のみに向けてパケットの送信停止要求を送出する。これにより、全装置でパケット送信が停止になることを抑止しながら輻輳の発生を効率よく回避することができ、伝送効率や通信サービスの向上を図ることが可能になる。
【0022】
（スイッチを用いたＨＰＣネットワークの構成およびその課題）
次に本発明の詳細を説明する前に、スイッチを用いた一般的なＨＰＣネットワークの構成および従前の輻輳回避の課題について図２から図７を用いて説明する。
次に本発明の詳細を説明する前に、スイッチを用いた一般的なＨＰＣネットワークの構成および従前の輻輳回避の課題について図２から図７を用いて説明する。
【0023】
ＨＰＣでは、多数の演算を分散並列処理して高速演算を実現するため、ＣＰＵ（Central Processing Unit）等のコンピュータを含む多くのノードを相互に接続するネットワークが重要となる。
【0024】
リング構成のネットワークでは、ノード数に比例して遅延時間が増大する。このため、ＨＰＣネットワークのトポロジにおいてはメッシュ構成や、さらにメッシュの端を接続したトーラスネットワークが一般的に使用される。
【0025】
図２は２次元メッシュネットワークの構成の一例を示す図である。２次元メッシュネットワークＮ１は、ノード＃００、・・・、＃０３、＃１０、・・・、＃１３、＃２０、・・・、＃２３、＃３０、・・・、＃３３を備え、これらのノードがメッシュ状に接続される。
【0026】
図３は２次元トーラスネットワークの構成の一例を示す図である。２次元トーラスネットワークＮ２は、図２に示した２次元メッシュネットワークＮ１のＸ方向の端と、Ｙ方向の端とをそれぞれ接続したドーナツ状のネットワーク（トーラスネットワーク）である。ノードに接続されるネットワークの軸の本数により３次元、４次元、・・・と次数が増加していく。
【0027】
トーラスネットワークの場合、隣接するノード同士が１：１で直接接続されるため、多次元のトーラスネットワークではノードに要するポートの数はネットワークの次数にしたがい増加する。
【0028】
したがって、ノードの物理的なポート数を削減すると共に、ノード間の柔軟な接続と拡張性を実現するためスイッチが活用される。また、ノードの１つの物理ポートを用いて仮想的なトポロジにおける複数のリンクを実現するために、それぞれの仮想リンクの通信は時分割で実現される。
【0029】
図４は疑似的に２次元トーラスネットワークを実現するためにスイッチを使用したネットワーク構成の一例を示す図である。ネットワークＮ３は、スイッチを使用して疑似的（仮想的）に２次元トーラスネットワークを構成したネットワークであって、ノード＃００、・・・、＃０３、＃１０、・・・、＃１３、＃２０、・・・、＃２３、＃３０、・・・、＃３３を備え、さらにスイッチＳＷ＃０、・・・、ＳＷ＃４を備える。
【0030】
図３に示した２次元トーラスネットワークではノードを直接接続する際にはノード毎に４ポート要するところを、ネットワークＮ３では、スイッチを介しかつ４ポート分の接続を時分割仮想的に実現することにより、接続ポートが１ポートで済んでいる。なお、ネットワーク帯域に応じてノードあたりに複数ポートを割り当てることが可能である。
【0031】
ここでノード間を接続する方法としては、EthernetあるいはInfiniband（商標）が知られているが、スイッチを介する場合は機器が安価なEthernetが一般的である。また、近年では高速での並列演算が可能なＦＰＧＡ（Field Programmable Gate Array）の強みを生かしたアクセラレータに演算処理の一部を実行させる研究が始まっており、ＣＰＵを含むノード同様にＦＰＧＡを含むノード同士もネットワークで接続される場合がある。
【0032】
ここで、Ethernetのスイッチを介したノード間ネットワークにおいて、中継するスイッチでパケットの輻輳が発生し、効率的な伝送が行えない場合がある。
図５はスイッチに輻輳が発生していない状態の一例を示す図である。スイッチＳＷ＃０にノード＃０１、＃０３、＃００、＃０２が接続される。ノード＃０１、＃０３、＃００、＃０２それぞれは、Ｒｘポート（パケットを受信するためのポート）およびＴｘポート（パケットを送信するためのポート）を含む。また、スイッチＳＷ＃０は、送信パケットをバッファリングするＴｘバッファｂｆ１、ｂｆ２を含む。
図５はスイッチに輻輳が発生していない状態の一例を示す図である。スイッチＳＷ＃０にノード＃０１、＃０３、＃００、＃０２が接続される。ノード＃０１、＃０３、＃００、＃０２それぞれは、Ｒｘポート（パケットを受信するためのポート）およびＴｘポート（パケットを送信するためのポート）を含む。また、スイッチＳＷ＃０は、送信パケットをバッファリングするＴｘバッファｂｆ１、ｂｆ２を含む。
【0033】
スイッチＳＷ＃０内のＴｘバッファｂｆ１は、ノード＃０１、＃０３から送信されたパケットをバッファリングしている。バッファリングされた後のパケットはノード＃００に送信され、ノード＃００内のＲｘポートで受信される。
【0034】
また、スイッチＳＷ＃０内のＴｘバッファｂｆ２は、ノード＃０３から送信されたパケットをバッファリングしている。バッファリングされた後のパケットはノード＃０２に送信され、ノード＃０２内のＲｘポートで受信される。図５の例では、Ｔｘバッファｂｆ１、ｂｆ２はオーバーフローしておらず、輻輳が発生していない状態にある。
【0035】
図６はPauseパケットによりパケット送信停止が行われる状態の一例を示す図である。
〔ステップＳ１１〕Ｔｘバッファｂｆ１は、ノード＃０１、＃０３から送信されたパケットをバッファリングするが、Ｔｘバッファｂｆ１がオーバーフローしそうになる。
〔ステップＳ１１〕Ｔｘバッファｂｆ１は、ノード＃０１、＃０３から送信されたパケットをバッファリングするが、Ｔｘバッファｂｆ１がオーバーフローしそうになる。
【0036】
〔ステップＳ１２〕スイッチＳＷ＃０は、Pauseパケットをノード＃０１、＃０３に送信する。
〔ステップＳ１３〕ノード＃０１は、ＲｘポートでPauseパケットを受信する。
〔ステップＳ１３〕ノード＃０１は、ＲｘポートでPauseパケットを受信する。
【0037】
〔ステップＳ１４〕ノード＃０１は、Pauseパケットを受信したことにより、すべてのパケットの送信を停止する。
〔ステップＳ１５〕ノード＃０３は、ＲｘポートでPauseパケットを受信する。
〔ステップＳ１５〕ノード＃０３は、ＲｘポートでPauseパケットを受信する。
【0038】
〔ステップＳ１６〕ノード＃０３は、Pauseパケットを受信したことにより、すべてのパケットの送信を停止する。
図７はPauseパケットのマルチキャスト送信の一例を示す図である。
図７はPauseパケットのマルチキャスト送信の一例を示す図である。
【0039】
〔ステップＳ２１〕スイッチＳＷ＃０のＴｘバッファがオーバーフローしそうになる。
〔ステップＳ２２〕スイッチＳＷ＃０は、ノード＃００、＃０１、＃０２、＃０３およびスイッチＳＷ＃４にPauseパケットを送信する。
〔ステップＳ２２〕スイッチＳＷ＃０は、ノード＃００、＃０１、＃０２、＃０３およびスイッチＳＷ＃４にPauseパケットを送信する。
【0040】
〔ステップＳ２３〕スイッチＳＷ＃４は、スイッチＳＷ＃１、ＳＷ＃２、ＳＷ＃３にPauseパケットを送信する。
〔ステップＳ２４〕スイッチＳＷ＃１は、ノード＃１０、＃１１、＃１２、＃１３にPauseパケットを送信する。
〔ステップＳ２４〕スイッチＳＷ＃１は、ノード＃１０、＃１１、＃１２、＃１３にPauseパケットを送信する。
【0041】
〔ステップＳ２５〕スイッチＳＷ＃２は、ノード＃２０、＃２１、＃２２、＃２３にPauseパケットを送信する。
〔ステップＳ２６〕スイッチＳＷ＃３は、ノード＃３０、＃３１、＃３２、＃３３にPauseパケットを送信する。
〔ステップＳ２６〕スイッチＳＷ＃３は、ノード＃３０、＃３１、＃３２、＃３３にPauseパケットを送信する。
【0042】
このように、スイッチは、スイッチ内でパケットがオーバーフローしそうになるとPauseパケットを送信側のノードに送り、送信側のパケット出力を停止させることでフロー制御を行う。また、スイッチはPauseパケットを送信すると共に、ＩＰ（Internet Protocol）等の上位レイヤのプロトコルによる再送処理を期待してオーバーフローしたパケットを廃棄する。
【0043】
スイッチが生成するPauseパケットは、マルチキャストパケットとして送出されるため、接続されるすべてのノードに一律でパケット送信の停止／再開を要求することとなり、全体的なパケット停止が発生する。図７の例では、ノード＃００と通信するのはノード＃０１、＃０３、＃１０、＃３０だけなのに、ネットワーク全体にPauseパケットが送信されて全体的なパケットの送信停止が発生している。
【0044】
また、仮想的に多くのノードを多次元のトーラスネットワークで接続する場合、スイッチの接続が多段になることも考えられ、マルチキャストによるPauseパケット数は爆発的に増加する可能性がある。このように、結果として、帯域超過したノード間以外のデータ通信も停止してしまい、システム全体のパフォーマンスに大きな影響を与えてしまう。
【0045】
Pauseパケットを生成させない方法として、スイッチで帯域制限を実施し、細かいフロー制御を実施することも考えられるが、個々の受信ポートに対する帯域制限ではノードの受信帯域に余裕がある場合においても、帯域制限される送信ポートが発生し、効率的な伝送が行えない可能性が高い。また、高機能なスイッチは高価であるとともに、スイッチに対する制御も新たに要するためシステムの複雑化、高価格化が懸念される。
【0046】
一方、ノード間ネットワークにおいては、様々なサービスの質が存在するため、フレーム出力の停止・再開のみでは不十分であり、単なる停止以外の細やかな制御を必要とする場合がある。例えば、ＦＰＧＡ上に実装した並列計算回路間の通信において、たとえレートが下がったとしても少ない遅延で継続してデータを流し続けたい通信と、一定期間停止してもよい通信が混在する場合がある。
【0047】
本発明はこのような点に鑑みてなされたものであり、スイッチを用いたネットワークにおいて、データ輻輳の予兆発生時に、Pauseパケットを使用せずに全ノードがパケット送信不可になることを抑止して輻輳の発生を回避する高効率な輻輳制御を行うものである。
【0048】
［第２の実施の形態］
次にＨＰＣネットワークを構成するノードに本発明の機能を適用した場合の第２の実施の形態について以降詳しく説明する。なお、以降では、サービスデータを含むパケットを受信する側のノード（図５から図７に示したノード＃００に相当）を受信ノードと呼ぶ場合がある。さらに、受信ノードに向けてスイッチを介して該パケットを送信する側のノード（図５から図７に示したノード＃０１、＃０３に相当）を送信ノードと呼ぶ場合がある。
次にＨＰＣネットワークを構成するノードに本発明の機能を適用した場合の第２の実施の形態について以降詳しく説明する。なお、以降では、サービスデータを含むパケットを受信する側のノード（図５から図７に示したノード＃００に相当）を受信ノードと呼ぶ場合がある。さらに、受信ノードに向けてスイッチを介して該パケットを送信する側のノード（図５から図７に示したノード＃０１、＃０３に相当）を送信ノードと呼ぶ場合がある。
【0049】
＜機能ブロック＞
図８はノードの機能ブロックの一例を示す図である。ノード１０は、図１の通信装置１に対応し、制御部１１、記憶部１２、ＣＰＵ部１３および通信ポート（Ｒｘ／Ｔｘポート）を備える。制御部１１は例えば、ＦＰＧＡであり、ノード１０の動作の主体となる。ＣＰＵ部１３はＣＰＵおよび周辺回路を含む（ＣＰＵ部１３の機能は制御部１１に含まれてもよい）。ノード１０は、受信ノードの機能および送信ノードの機能の両方を備える。
図８はノードの機能ブロックの一例を示す図である。ノード１０は、図１の通信装置１に対応し、制御部１１、記憶部１２、ＣＰＵ部１３および通信ポート（Ｒｘ／Ｔｘポート）を備える。制御部１１は例えば、ＦＰＧＡであり、ノード１０の動作の主体となる。ＣＰＵ部１３はＣＰＵおよび周辺回路を含む（ＣＰＵ部１３の機能は制御部１１に含まれてもよい）。ノード１０は、受信ノードの機能および送信ノードの機能の両方を備える。
【0050】
制御部１１は、ＣＰＵ部１３に接続される。記憶部１２は、メモリ１２ａ、１２ｂを含み、制御部１１はメモリ１２ａに接続され、ＣＰＵ部１３はメモリ１２ｂに接続される。
制御部１１は、輻輳監視部１１ａ、受信側制御部１１ｂ、制御パケット終端部１１ｃ、送信側制御部１１ｄ、タイマ部１１ｅ、演算回路１１ｆ、制御パケット生成部１１ｇ、ＭＵＸ部１１ｈを含む。
制御部１１は、輻輳監視部１１ａ、受信側制御部１１ｂ、制御パケット終端部１１ｃ、送信側制御部１１ｄ、タイマ部１１ｅ、演算回路１１ｆ、制御パケット生成部１１ｇ、ＭＵＸ部１１ｈを含む。
【0051】
なお、タイマ部１１ｅ、送信側制御部１１ｄおよび受信側制御部１１ｂの詳細動作については後述する。また、演算回路１１ｆおよびＣＰＵ部１３で通信される各種の設定値についても後述する。
【0052】
輻輳監視部１１ａは、受信パケットの受信頻度をモニタしてスイッチＳＷ内のＴｘバッファの輻輳の状態を監視する（輻輳監視のための内部タイマを有している）。制御パケット終端部１１ｃは、送信停止／解除要求の制御パケットを受信して終端処理を行う。
【0053】
演算回路１１ｆは、パケット送信の停止、パケット送信レートの低下、優先度に応じたパケット生成処理等に関する演算処理を行う。制御パケット生成部１１ｇは、送信停止要求の制御パケットおよび送信停止解除要求の制御パケットを生成する。ＭＵＸ部１１ｈは、制御パケットと演算データの多重化処理を行う。
【0054】
＜タイマ部の動作＞
タイマ部１１ｅは、リンク先（互いにデータをやり取りするノード）分の送信停止タイマを持つ。送信停止要求の制御パケットを受信した際、設定にしたがい以下の値をタイマにセットする。
タイマ部１１ｅは、リンク先（互いにデータをやり取りするノード）分の送信停止タイマを持つ。送信停止要求の制御パケットを受信した際、設定にしたがい以下の値をタイマにセットする。
【0055】
・送信停止要求の制御パケットに記録されているタイマ値
・予めＣＰＵ部１３から設定されるリンク先毎のタイマ値
なお、どちらの値を使用するかは、ＣＰＵ部１３からの設定項目、または制御パケット内のタイマ値が０だった場合は予めＣＰＵ部１３から設定されたタイマ値を使用する。
・予めＣＰＵ部１３から設定されるリンク先毎のタイマ値
なお、どちらの値を使用するかは、ＣＰＵ部１３からの設定項目、または制御パケット内のタイマ値が０だった場合は予めＣＰＵ部１３から設定されたタイマ値を使用する。
【0056】
さらに、タイマを逐次ダウンカウントし、０になったら停止し、送信側制御部１１ｄにタイマの満了を通知する。タイマのダウンカウント中に新たな送信停止要求の制御パケットを受信した場合は、タイマ値を設定し直し（タイマ値の延長）ダウンカウントを継続する。
【0057】
＜送信側制御部の動作＞
送信側制御部１１ｄは、制御パケット終端部１１ｃより、受信した制御パケットの送信元およびパケット種別、優先度、タイマ値、送信レート値等の情報を受け取る。また、受信したパケット種別により、タイマ部１１ｅにスタート、停止、延長（タイマ値更新）の指示を与える。
送信側制御部１１ｄは、制御パケット終端部１１ｃより、受信した制御パケットの送信元およびパケット種別、優先度、タイマ値、送信レート値等の情報を受け取る。また、受信したパケット種別により、タイマ部１１ｅにスタート、停止、延長（タイマ値更新）の指示を与える。
【0058】
さらに、送信側制御部１１ｄは、受信した制御パケットの種別に応じて、リンク先毎に送信制御ステータスを以下のように管理する。
パケット停止（レート低下）状態の場合、送信停止解除要求の制御パケットを受信するか、タイマが満了したら送信停止解除状態となる。また、パケット停止はレート低下の一状態とみることができるのでステータスとしては同一とする。
パケット停止（レート低下）状態の場合、送信停止解除要求の制御パケットを受信するか、タイマが満了したら送信停止解除状態となる。また、パケット停止はレート低下の一状態とみることができるのでステータスとしては同一とする。
【0059】
パケットの送信停止解除状態の場合、送信停止要求の制御パケットを受信したらパケット停止（レート低下）状態となる。
一方、送信側制御部１１ｄは、制御ステータスがパケット停止となったら演算回路１１ｆに対し、リンク先へのパケット停止（レート低下）を指示する。優先度の指定が有れば併せて通知する。
一方、送信側制御部１１ｄは、制御ステータスがパケット停止となったら演算回路１１ｆに対し、リンク先へのパケット停止（レート低下）を指示する。優先度の指定が有れば併せて通知する。
【0060】
また、制御ステータスがパケット停止解除となったら演算回路１１ｆに対し、リンク先へのパケット送信再開（レート復旧）を指示する。そして、タイマ部１１ｅより、タイマ満了の通知を受けたら演算回路１１ｆに対し、リンク先へのパケット送信再開（レート復旧）を指示する。
【0061】
＜受信側制御部の動作＞
受信側制御部１１ｂは、輻輳監視部１１ａよりリンク先毎の輻輳状態の検出情報を受信し、リンク先毎に受信制御ステータスを以下のように管理する。
受信側制御部１１ｂは、輻輳監視部１１ａよりリンク先毎の輻輳状態の検出情報を受信し、リンク先毎に受信制御ステータスを以下のように管理する。
【0062】
パケット停止（レート低下）状態の場合、輻輳の予兆の解消が検出されたらパケット停止解除状態となる。また、パケット停止はレート低下の一状態とみることができるのでステータスとしては同一とする。パケット停止解除状態の場合、輻輳の予兆が検出されたらパケット停止（レート低下）状態となる。
【0063】
一方、受信側制御部１１ｂは、制御ステータスがパケット停止となったら制御パケット生成部１１ｇに対し、リンク先への送信停止要求の制御パケットの生成を指示する。さらに、制御ステータスがパケット停止解除となったら制御パケット生成部１１ｇに対し、リンク先への送信停止解除要求の制御パケットの生成を指示する。
【0064】
【0065】
項目ａ１のリンク先ＭＡＣ（Media Access Control）アドレスについて、設定値は４８Byteである。自ノードにパケットを送信してくるノードのＭＡＣアドレスであり、ネットワークの大きさに合わせて、例えば３２ノード分等の設定値を持つ。
【0066】
項目ａ２の送信停止要求の制御パケットの優先度について、設定値は０から１６である。リンク先ＭＡＣアドレス設定毎に送信停止要求の制御パケットに含める優先度が設定される。
【0067】
項目ａ３の送信停止要求の制御パケットのタイマ値について、設定値は０から２５５である。リンク先ＭＡＣアドレス設定毎に送信停止要求の制御パケットに含めるタイマ値が設定される。
【0068】
項目ａ４の送信停止要求の制御パケットの送信レート低下情報について、設定値は０から１０である。リンク先ＭＡＣアドレス設定毎に送信停止要求の制御パケットに含める送信レート低下情報が設定される。例えば、設定値×１０％にレートを低下させる。
【0069】
項目ａ５の送信停止要求の制御パケットの受信時の優先度（全体）について、設定値は０から１６である。デフォルトの優先度が設定される。例えば、受信した送信停止要求の制御パケットの優先度設定が０だった場合には、この設定値にしたがって停止するパケットの優先度が判定される。
【0070】
項目ａ６の送信停止要求の制御パケットの受信時の優先度（リンク先別）について、設定値は０から１６である。リンク先ＭＡＣアドレス設定毎にデフォルトの優先度が設定される。例えば、受信した送信停止要求の制御パケットの優先度設定が０だった場合には、この設定値にしたがって停止するパケットの優先度が判定される（全体で１つの優先度設定を持つこともできるし、リンク先別に優先度設定を持つこともできる）。
【0071】
次にテーブルＴ２の各設定項目の内容について以下説明する。
項目ｂ１のデータ有効領域は、項目ｂ１－１、ｂ１－２に分けられる。項目ｂ１－１において、監視周期（輻輳予兆状態検出時）は１μｓ、輻輳予兆状態検出閾値は１００００Byte、保護段数（輻輳予兆状態検出時）は３回である。よって、項目ｂ１－１の例では、１μｓに１００００Byte以上のデータ有効領域がある状態が３回連続したら輻輳の予兆ありと判定される。
項目ｂ１のデータ有効領域は、項目ｂ１－１、ｂ１－２に分けられる。項目ｂ１－１において、監視周期（輻輳予兆状態検出時）は１μｓ、輻輳予兆状態検出閾値は１００００Byte、保護段数（輻輳予兆状態検出時）は３回である。よって、項目ｂ１－１の例では、１μｓに１００００Byte以上のデータ有効領域がある状態が３回連続したら輻輳の予兆ありと判定される。
【0072】
項目ｂ１－２において、監視周期（輻輳予兆状態解消時）は１μｓ、輻輳予兆状態解消閾値は５０００Byte、保護段数（輻輳予兆状態解消時）は５回である。よって、項目ｂ１－２の例では、１μｓに５０００Byte未満しかデータ有効領域が無い状態が５回連続したら輻輳の予兆状態の解消と判定される。
【0073】
項目ｂ２のパケット間隔は、項目ｂ２－１、ｂ２－２に分けられる。項目ｂ２－１において、監視周期（輻輳予兆状態検出時）は１μｓ、輻輳予兆状態検出閾値は５Byteである。よって、項目ｂ２－１の例では、パケット間隔５Byte以下が１μｓ以上継続したら輻輳の予兆ありと判定される。
【0074】
項目ｂ２－２において、監視周期（輻輳予兆状態解消時）は３μｓ、輻輳予兆状態解消閾値は１３Byteである。よって、項目ｂ２－２の例では、パケット間隔１３Byte以上が３μｓ以上継続したら輻輳の予兆状態の解消と判定される。
【0075】
項目ｂ３の区切り符号は、項目ｂ３－１、ｂ３－２に分けられる。項目ｂ３－１において、監視周期（輻輳予兆状態検出時）は１μｓ、輻輳予兆状態検出閾値は４octetである。よって、項目ｂ３－１の例では、プリアンブル４octet以下が１μｓ以上継続したら輻輳の予兆ありと判定される。
【0076】
項目ｂ３－２において、監視周期（輻輳予兆状態解消時）は２μｓ、輻輳予兆状態解消閾値は８octetである。よって、項目ｂ３－２の例では、プリアンブル８octet以下が２μｓ以上継続したら輻輳の予兆状態の解消と判定される。
【0077】
＜ハードウェア＞
図１１はノードのハードウェア構成の一例を示す図である。ノード１０は、プロセッサ（コンピュータ）１００によって全体制御されている。プロセッサ１００は、制御部１１の機能を実現する。
図１１はノードのハードウェア構成の一例を示す図である。ノード１０は、プロセッサ（コンピュータ）１００によって全体制御されている。プロセッサ１００は、制御部１１の機能を実現する。
【0078】
プロセッサ１００には、バス１０３を介して、メモリ１０１、入出力インタフェース１０２およびネットワークインタフェース１０４が接続されている。
プロセッサ１００は、マルチプロセッサであってもよい。プロセッサ１００は、例えば、ＣＰＵ、ＦＰＧＡ、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＰＬＤ（Programmable Logic Device）である。またプロセッサ１００は、ＣＰＵ、ＦＰＧＡ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。
プロセッサ１００は、マルチプロセッサであってもよい。プロセッサ１００は、例えば、ＣＰＵ、ＦＰＧＡ、ＭＰＵ（Micro Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＰＬＤ（Programmable Logic Device）である。またプロセッサ１００は、ＣＰＵ、ＦＰＧＡ、ＭＰＵ、ＤＳＰ、ＡＳＩＣ、ＰＬＤのうちの２以上の要素の組み合わせであってもよい。
【0079】
メモリ１０１は、記憶部１２の機能を実現し、ノード１０の主記憶装置として使用される。メモリ１０１には、プロセッサ１００に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、メモリ１０１には、プロセッサ１００による処理に要する各種データが格納される。
【0080】
メモリ１０１は、ノード１０の補助記憶装置としても使用され、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。メモリ１０１は、補助記憶装置として、フラッシュメモリやＳＳＤ（Solid State Drive）等の半導体記憶装置やＨＤＤ（Hard Disk Drive）等の磁気記録媒体を含んでもよい。
【0081】
バス１０３に接続されている周辺機器としては、入出力インタフェース１０２およびネットワークインタフェース１０４がある。入出力インタフェース１０２は、キーボードやマウス等の情報入力装置を接続可能であって、情報入力装置から送られてくる信号をプロセッサ１００に送信する。
【0082】
さらにまた、入出力インタフェース１０２は、周辺機器を接続するための通信インタフェースとしても機能する。例えば、入出力インタフェース１０２は、レーザ光等を利用して、光ディスクに記録されたデータの読み取りを行う光学ドライブ装置を接続することができる。光ディスクには、Ｂｌｕ－ｒａｙＤｉｓｃ（登録商標）、ＣＤ－ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ－Ｒ（Recordable）／ＲＷ（Rewritable）等がある。
【0083】
また、入出力インタフェース１０２は、メモリ装置やメモリリーダライタを接続することができる。メモリ装置は、入出力インタフェース１０２との通信機能を搭載した記録媒体である。メモリリーダライタは、メモリカードへのデータの書き込み、またはメモリカードからのデータの読み出しを行う装置である。メモリカードは、カード型の記録媒体である。
【0084】
ネットワークインタフェース１０４は、ネットワークに接続してネットワークインタフェース制御を行う。ネットワークインタフェース１０４には、例えば、ＮＩＣ（Network Interface Card）、無線ＬＡＮ（Local Area Network）カード等を使用することもできる。ネットワークインタフェース１０４で受信されたデータは、メモリ１０１やプロセッサ１００に出力される。
【0085】
以上のようなハードウェア構成によって、ノード１０の処理機能を実現することができる。例えば、ノード１０は、プロセッサ１００がそれぞれ所定のプログラムを実行することで本発明の処理を行うことができる。
【0086】
ノード１０は、例えば、コンピュータで読み取り可能な記録媒体に記録されたプログラムを実行することにより、本発明の処理機能を実現する。ノード１０に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。
【0087】
例えば、ノード１０に実行させるプログラムを補助記憶装置に格納しておくことができる。プロセッサ１００は、補助記憶装置内のプログラムの少なくとも一部を主記憶装置にロードし、プログラムを実行する。
【0088】
また、光ディスク、メモリ装置、メモリカード等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えば、プロセッサ１００からの制御により、補助記憶装置にインストールされた後、実行可能となる。またプロセッサ１００が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
【0089】
＜制御パケットのフォーマット＞
図１２は制御パケットのフォーマットの一例を示す図である。送信停止要求／送信停止解除要求の制御パケットＰｃは、プリアンブル、ＳＦＤ（Start Frame Delimiter）、ＤＡ（Destination Address）、ＳＡ（Source Address）、Ether Type、データ部およびEther FCS（Frame Check Sequence）の各フィールドを含む。
図１２は制御パケットのフォーマットの一例を示す図である。送信停止要求／送信停止解除要求の制御パケットＰｃは、プリアンブル、ＳＦＤ（Start Frame Delimiter）、ＤＡ（Destination Address）、ＳＡ（Source Address）、Ether Type、データ部およびEther FCS（Frame Check Sequence）の各フィールドを含む。
【0090】
プリアンブルは７Byte、ＳＦＤは１Byteである。ＤＡは６Byte、ＳＡは６Byte、Ether Typeは２Byte、データ部は４６Byte、Ether FCSは４Byteである。なお、Ether Typeには、Reservedでない値（例えば、0xFF10から0xFFFE等）が定義される。
【0091】
また、データ部には、先頭から順に、停止／解除指示、優先度、タイマ値、Don’t Care、送信レート値（送信レート低下情報）の各フィールドが含まれ、残りのフィールドはパディング（all“0”）となる。
【0092】
停止／解除指示は４Bitであり、0x0で送信停止、0xFで送信停止解除である。優先度は４Bitであり、0x0から0xFのうちの値が送信停止対象の優先度として指定される。タイマ値は８Bitであり0x00から0xFFのうちの値が送信停止時間として指定される。
【0093】
Don’t Careは４Bitである。送信レート値は４Bitであり、例えば、0x0は送信停止、0x1は送信レートが１／１６、0x2は送信レートが２／１６、0x3は送信レートが３／１６、・・・、0xFは送信レートが１５／１６と指定される。
【0094】
＜送信停止要求の制御パケット（優先度無し）による送信停止＞
図１３は送信停止要求の制御パケットで優先度無しによる送信停止の一例を示す図である。
図１３は送信停止要求の制御パケットで優先度無しによる送信停止の一例を示す図である。
【0095】
〔ステップＳ３１〕ノード＃００は、スイッチＳＷ＃０内のＴｘバッファｂｆ１の輻輳の予兆を検出する。
〔ステップＳ３２〕ノード＃００は、スイッチＳＷ＃０の輻輳の予兆を検出すると、送信停止要求の制御パケットを出力する。なお、制御パケットの送信先は、受信ノードにパケットを送信しているノードである。この例では、ノード＃００にパケットを送信しているノードはノード＃０１、＃０３であるから、ノード＃０１、＃０３に向けて制御パケットが送信される。
〔ステップＳ３２〕ノード＃００は、スイッチＳＷ＃０の輻輳の予兆を検出すると、送信停止要求の制御パケットを出力する。なお、制御パケットの送信先は、受信ノードにパケットを送信しているノードである。この例では、ノード＃００にパケットを送信しているノードはノード＃０１、＃０３であるから、ノード＃０１、＃０３に向けて制御パケットが送信される。
【0096】
また、ノード＃００にパケットを送信しているノードがノード＃０１、＃０３であることは、ノード＃００において受信パケットに含まれる送信元アドレス、または予め設定された送信元アドレスにもとづいて決定される。
【0097】
〔ステップＳ３３〕ノード＃０１は、送信停止要求の制御パケットを受信する。
〔ステップＳ３４〕ノード＃０１は、ノード＃００宛てのパケットのみの送信を完全停止する。
〔ステップＳ３４〕ノード＃０１は、ノード＃００宛てのパケットのみの送信を完全停止する。
【0098】
〔ステップＳ３５〕ノード＃０３は、送信停止要求の制御パケットを受信する。
〔ステップＳ３６〕ノード＃０２は、ノード＃００宛てのパケットのみの送信を完全停止する。
〔ステップＳ３６〕ノード＃０２は、ノード＃００宛てのパケットのみの送信を完全停止する。
【0099】
＜送信停止要求の制御パケット（優先度有り）による送信停止＞
図１４は送信停止要求の制御パケットで優先度有りによる送信停止の一例を示す図である。
図１４は送信停止要求の制御パケットで優先度有りによる送信停止の一例を示す図である。
【0100】
〔ステップＳ４１〕ノード＃００は、スイッチＳＷ＃０内のＴｘバッファｂｆ１の輻輳の予兆を検出する。
〔ステップＳ４２〕ノード＃００は、スイッチＳＷ＃０の輻輳の予兆を検出すると、ノード＃０１、＃０３に向けて送信停止要求の制御パケットを出力する。
〔ステップＳ４２〕ノード＃００は、スイッチＳＷ＃０の輻輳の予兆を検出すると、ノード＃０１、＃０３に向けて送信停止要求の制御パケットを出力する。
【0101】
〔ステップＳ４３〕ノード＃０１は、送信停止要求の制御パケットを受信する。
〔ステップＳ４４〕ノード＃０１は、優先度判定を行う。
〔ステップＳ４５〕ノード＃０１は、優先度判定にもとづき、ノード＃００に対して、高優先のパケットは送信し、低優先のパケットの送信を停止する。
〔ステップＳ４４〕ノード＃０１は、優先度判定を行う。
〔ステップＳ４５〕ノード＃０１は、優先度判定にもとづき、ノード＃００に対して、高優先のパケットは送信し、低優先のパケットの送信を停止する。
【0102】
〔ステップＳ４６〕ノード＃０３は、送信停止要求の制御パケットを受信する。
〔ステップＳ４７〕ノード＃０３は、優先度判定を行う。
〔ステップＳ４８〕ノード＃０３は、優先度判定にもとづき、ノード＃００に対して、高優先のパケットは送信し、低優先のパケットの送信を停止する。
〔ステップＳ４７〕ノード＃０３は、優先度判定を行う。
〔ステップＳ４８〕ノード＃０３は、優先度判定にもとづき、ノード＃００に対して、高優先のパケットは送信し、低優先のパケットの送信を停止する。
【0103】
ここで、優先度有りの場合の送信停止制御では、ノード＃０１、＃０３において、以下の（１ａ）から（３ａ）のような制御を行うことができる。
（１ａ）ノード＃０１、＃０３は、送信停止要求の制御パケットを受信すると、各ノードに予め設定された優先度にしたがって、高優先のパケットは送信し、低優先のパケットの送信を停止する。
（１ａ）ノード＃０１、＃０３は、送信停止要求の制御パケットを受信すると、各ノードに予め設定された優先度にしたがって、高優先のパケットは送信し、低優先のパケットの送信を停止する。
【0104】
（２ａ）ノード＃０１、＃０３は、送信停止要求の制御パケットを受信すると、その制御パケットに設定された優先度にしたがって、高優先のパケットは送信し、低優先のパケットの送信を停止する。
【0105】
（３ａ）ノード＃０１、＃０３は、送信停止要求の制御パケットを受信すると、ノード毎に予め設定された優先順位に応じてパケット送信を停止する。
＜優先度の具体例＞。
＜優先度の具体例＞。
【0106】
図１２に示した制御パケットのフォーマット例では、優先度として４bit（１６段階）が設定可能となっている。優先度は、制御部１１内のアプリケーション（ハードウェアでは演算回路１１ｆ）によって設定される。
【0107】
制御部１１は、レートが下がったとしても少ない遅延で継続してデータを流し続けたい通信に対しては最高優先を設定し、一定期間停止してもよい通信には最低優先を設定する。また、制御部１１は、Ｒｘポートで送信停止要求の制御パケットを受信したら、その制御パケットに含まれる優先度よりも低い（小さい）パケットの送信を停止する。さらに、制御部１１は、受信した送信停止要求の制御パケットの優先度が０だった場合は、予め設定された優先度よりも低い（小さい）パケットの送信を停止する。
【0108】
なお、優先度設定は、全体で１つの優先度を使用する場合もあり、リンク先毎に設定値を持つ場合もある。
また優先度の上位２bitをどの設定値を使用するかの選択情報として使用して、４段階の優先度で運用するといった制御を行うこともできる。例えば、00は全体の優先度設定に従う、01はノード毎の優先度に従う、10はパケットに含まれる優先度に従う、11は優先度に従わずに全停止にする等である。
また優先度の上位２bitをどの設定値を使用するかの選択情報として使用して、４段階の優先度で運用するといった制御を行うこともできる。例えば、00は全体の優先度設定に従う、01はノード毎の優先度に従う、10はパケットに含まれる優先度に従う、11は優先度に従わずに全停止にする等である。
【0109】
＜送信停止要求の制御パケットによる送信レートの低下＞
図１５は送信停止要求の制御パケットによる送信レートの低下の一例を示す図である。
〔ステップＳ５１〕ノード＃００は、スイッチＳＷ＃０内のＴｘバッファｂｆ１の輻輳の予兆を検出する。
図１５は送信停止要求の制御パケットによる送信レートの低下の一例を示す図である。
〔ステップＳ５１〕ノード＃００は、スイッチＳＷ＃０内のＴｘバッファｂｆ１の輻輳の予兆を検出する。
【0110】
〔ステップＳ５２〕ノード＃００は、スイッチＳＷ＃０の輻輳の予兆を検出すると、ノード＃０１、＃０３に向けて送信停止要求の制御パケットを出力する。
〔ステップＳ５３〕ノード＃０１は、送信停止要求の制御パケットを受信する。
〔ステップＳ５３〕ノード＃０１は、送信停止要求の制御パケットを受信する。
【0111】
〔ステップＳ５４〕ノード＃０１は、ノード＃００から送信された制御パケットを受信したことにより、ノード＃００宛てのパケットのみ送信レートを低下させる。
〔ステップＳ５５〕ノード＃０３は、送信停止要求の制御パケットを受信する。
〔ステップＳ５５〕ノード＃０３は、送信停止要求の制御パケットを受信する。
【0112】
〔ステップＳ５６〕ノード＃０３は、ノード＃００から送信された制御パケットを受信したことにより、ノード＃００宛てのパケットのみ送信レートを低下させる。
このように、送信停止要求の制御パケットを受信したノード＃０１、＃０３では、パケットの出力を停止する代わりに、少ない遅延で継続してデータを流し続けたい通信を保護するため、設定に応じてパケット送信レートを低下させる。
このように、送信停止要求の制御パケットを受信したノード＃０１、＃０３では、パケットの出力を停止する代わりに、少ない遅延で継続してデータを流し続けたい通信を保護するため、設定に応じてパケット送信レートを低下させる。
【0113】
ここで、パケット送信レートを低下させる場合、ノード＃０１、＃０３において、以下の（１ｂ）から（３ｂ）のような制御を行うことができる。
（１ｂ）ノード＃０１、＃０３は、パケット送信レートの低下の度合いを、制御パケットに設定された送信レート低下情報を用いて決定する。
（１ｂ）ノード＃０１、＃０３は、パケット送信レートの低下の度合いを、制御パケットに設定された送信レート低下情報を用いて決定する。
【0114】
（２ｂ）ノード＃０１、＃０３は、制御パケットに設定された送信レート低下情報である数値ｎと、低下前の送信レートｒとの関数ｆ（ｎ，ｒ）を用いて、送信レートを決定する。
【0115】
（３ｂ）ノード＃０１、＃０３は、制御パケットに設定された送信レート低下情報である整数値ｎを用いて、送信レートを低下前の送信レートの１／２ｎに低下させる。
＜送信レート低下情報の具体例＞
図１２に示した制御パケットのフォーマット例では、送信レートとして４bitが設定可能となっている。制御部１１は、Ｒｘポートで送信停止要求の制御パケットを受信したら、その制御パケットに含まれる送信レート値（送信レート低下情報）にしたがって、送信パケットの生成レートを低下させる。
＜送信レート低下情報の具体例＞
図１２に示した制御パケットのフォーマット例では、送信レートとして４bitが設定可能となっている。制御部１１は、Ｒｘポートで送信停止要求の制御パケットを受信したら、その制御パケットに含まれる送信レート値（送信レート低下情報）にしたがって、送信パケットの生成レートを低下させる。
【0116】
この場合、送信レート値をｎとした場合、ｎ／１６のレートに落とす。例えば、0000は全停止、0001は１／１６のレート、0010は２／１６のレート、・・・、1111は１５／１６のレートである。
【0117】
制御部１１は、送信レート低下状態で新たに送信停止要求の制御パケットを受信したら、その制御パケットに含まれる新しい送信レート値にしたがって、送信パケットの生成レートを低下させる。
【0118】
この場合、制御部１１は、新たな送信停止要求の制御パケットに含まれる送信レート値をｎ、それを受信する前の送信レートをｒとして関数ｆ（ｎ，ｒ）を用いて送信レートを低下させる。例えば、ｆ（ｎ，ｒ）＝ｎ＋ｒ－８とし、直前の送信レートが1111（＝１５／１６）、受信した送信レート値が0111であったとすると、新たな送信レートは1110（＝１４／１６）となる。
【0119】
または、制御部１１は、新たな送信停止要求の制御パケットに含まれる送信レート値をｎ、それを受信する前の送信レートをｒとしてｒ／２ｎに送信レートを低下させる。例えば、直前の送信レートが５０％、受信した送信レート値が0010（＝２）だったとすると、新たな送信レートは１２．５％（＝５０％×１／４）となる。
【0120】
なお、上述したような、送信停止要求の制御パケットは、Ethernet対向のスイッチから見ると通常のEthernetパケットとして処理され、パケットを中継するスイッチは、それらを通常のノード間通信パケットとして扱う。
【0121】
また、送信停止要求の制御パケットには、送信停止期間を表すタイマ値を持たせてもよい。タイマ値を持たせることで、送信元毎に送信停止時間を個別に制御する等、きめの細かいフロー制御を実施することができる。さらに、エラー等により送信停止解除要求の制御パケットが送信ノードに到達しなかった場合にも、送信ノードからのパケット出力を再開可能となる。
【0122】
図１３から図１５を用いて、送信停止要求の制御パケットの受信によるパケット出力制御について説明したが、送信停止要求の制御パケットを受信した場合の動作は、送信停止要求の制御パケットを送信したノード宛てのパケットに限定されるものである。また、送信停止要求の制御パケットを受信した場合の動作は、ノード間の通信に求められる品質に応じて、上述の複数の方式を組み合わせてもよい。
【0123】
＜送信停止解除要求の制御パケットによる送信停止解除＞
図１６は送信停止解除要求の制御パケットによる送信停止解除の一例を示す図である。
〔ステップＳ６１〕ノード＃００は、スイッチＳＷ＃０内のＴｘバッファｂｆ１の輻輳の予兆の解消状態を検出する。
図１６は送信停止解除要求の制御パケットによる送信停止解除の一例を示す図である。
〔ステップＳ６１〕ノード＃００は、スイッチＳＷ＃０内のＴｘバッファｂｆ１の輻輳の予兆の解消状態を検出する。
【0124】
〔ステップＳ６２〕ノード＃００は、スイッチＳＷ＃０の輻輳の予兆の解消状態を検出すると、送信停止解除要求の制御パケットを出力する。なお、この制御パケットの送信先は、受信ノードにパケットを送信しているノードであり、この例では、ノード＃０１、＃０３に向けて制御パケットが送信される。
【0125】
なお、送信停止解除要求の制御パケットは、送信停止要求の制御パケットを送信したノードのみが送出する。また、送信停止解除要求の制御パケットの宛先は、送信停止要求の制御パケットと同じとする。
【0126】
〔ステップＳ６３〕ノード＃０１は、送信停止解除要求の制御パケットを受信する。
〔ステップＳ６４〕ノード＃０１は、ノード＃００宛てのパケットの送信を停止している場合、ノード＃００宛てのパケットの送信停止の解除を行う。またはノード＃００宛てのパケットの送信レートを低下している場合、ノード＃００宛てのパケットの送信レートの復旧を行う。
〔ステップＳ６４〕ノード＃０１は、ノード＃００宛てのパケットの送信を停止している場合、ノード＃００宛てのパケットの送信停止の解除を行う。またはノード＃００宛てのパケットの送信レートを低下している場合、ノード＃００宛てのパケットの送信レートの復旧を行う。
【0127】
〔ステップＳ６５〕ノード＃０３は、送信停止解除要求の制御パケットを受信する。
〔ステップＳ６６〕ノード＃０３は、ノード＃００宛てのパケットの送信を停止している場合、ノード＃００宛てのパケットの送信停止の解除を行う。またはノード＃００宛てのパケットの送信レートを低下している場合、ノード＃００宛てのパケットの送信レートの復旧を行う。
〔ステップＳ６６〕ノード＃０３は、ノード＃００宛てのパケットの送信を停止している場合、ノード＃００宛てのパケットの送信停止の解除を行う。またはノード＃００宛てのパケットの送信レートを低下している場合、ノード＃００宛てのパケットの送信レートの復旧を行う。
【0128】
このように、送信停止解除要求の制御パケットを受信したノード＃０１、＃０３では、パケットの出力を停止していた場合はパケット送信を再開し、パケットの出力を低レートにしていた場合は、パケットの送信レートを低下前のレートに戻す。
【0129】
ここで、パケットの送信停止解除を行う場合、ノード＃０１、＃０３において、以下の（１ｃ）および（２ｃ）のような制御を行うことができる。
（１ｃ）パケット出力を停止しているノード＃０１、＃０３は、送信停止解除要求の制御パケットを受信しない場合でも、送信停止要求の制御パケットに送信停止期間が指定されている場合は、指定された停止期間を経過した時点でパケット送信を再開する。
（１ｃ）パケット出力を停止しているノード＃０１、＃０３は、送信停止解除要求の制御パケットを受信しない場合でも、送信停止要求の制御パケットに送信停止期間が指定されている場合は、指定された停止期間を経過した時点でパケット送信を再開する。
【0130】
（２ｃ）パケットの送信レートを低下させているノード＃０１、＃０３は、送信停止解除要求の制御パケットを受信しない場合でも、送信停止要求の制御パケットに送信停止期間が指定されている場合は、指定された停止期間を経過した時点でパケットの送信レートを低下前のレートに戻す。
【0131】
なお、送信停止解除要求の制御パケットは、Ethernet対向のスイッチから見ると通常のEthernetパケットとして処理され、パケットを中継するスイッチは、それらを通常のノード間通信パケットとして扱う。
【0132】
＜輻輳の予兆状態の検出＞
図１７は輻輳の予兆状態の検出の一例を示す図である。スイッチＳＷ＃０にパケット（パケットストリーム）ｐ１、ｐ２が入力して、Ｔｘバッファｂｆ１でバッファリングされ、バッファリング後のパケット（パケットストリーム）ｐ３が通信回線Ｌ１を介してノード＃００に送信されるとする。
図１７は輻輳の予兆状態の検出の一例を示す図である。スイッチＳＷ＃０にパケット（パケットストリーム）ｐ１、ｐ２が入力して、Ｔｘバッファｂｆ１でバッファリングされ、バッファリング後のパケット（パケットストリーム）ｐ３が通信回線Ｌ１を介してノード＃００に送信されるとする。
【0133】
この場合、ノード＃００側で受信パケットのレートをモニタすることでスイッチＳＷ＃０内のＴｘバッファｂｆ１の輻輳の予兆状態が判定される。図１７の例では、パケットｐ１のデータ量とパケットｐ２のデータ量との和が、通信回線Ｌ１の通信帯域を上回る場合、Ｔｘバッファｂｆ１はデータ蓄積方向にあると認識される。
【0134】
この場合、ノード＃００に送信されるパケットのパケット間隔（ＩＦＧ：interframe gap）は、１２Byte以下が連続すると予想される。
したがって、ノード＃００は、ＩＦＧが１２Byte以下になる期間が一定期間連続する場合は、スイッチＳＷ＃０内のＴｘバッファｂｆ１に対して輻輳が発生する予兆状態にあると判定する。
したがって、ノード＃００は、ＩＦＧが１２Byte以下になる期間が一定期間連続する場合は、スイッチＳＷ＃０内のＴｘバッファｂｆ１に対して輻輳が発生する予兆状態にあると判定する。
【0135】
または、ノード＃００は、ＩＦＧ／プリアンブルを除いたデータ有効部分のレートが閾値以上になる場合、スイッチＳＷ＃０内のＴｘバッファｂｆ１が輻輳の予兆状態にあると判定する。
【0136】
輻輳の予兆状態の判定方法としては、その他の判定も含めてまとめると以下の（１ｄ）から（３ｄ）のような制御を行うことができる。
（１ｄ）ノード＃００は、受信パケットの有効領域（例えば、EthernetではＩＦＧ／プリアンブルを除いた部分）のデータ量が一定時間閾値を超えた場合、フルレートでデータ受信しているものとして、スイッチＳＷ＃０内のＴｘバッファｂｆ１へのパケット蓄積が継続している、すなわちＴｘバッファｂｆ１が輻輳の予兆状態にあると判定する。
（１ｄ）ノード＃００は、受信パケットの有効領域（例えば、EthernetではＩＦＧ／プリアンブルを除いた部分）のデータ量が一定時間閾値を超えた場合、フルレートでデータ受信しているものとして、スイッチＳＷ＃０内のＴｘバッファｂｆ１へのパケット蓄積が継続している、すなわちＴｘバッファｂｆ１が輻輳の予兆状態にあると判定する。
【0137】
（２ｄ）ノード＃００は、受信パケットのパケット間隔を監視し、ある閾値（例えば、１２Byte）以下が一定時間継続する場合、スイッチＳＷ＃０内のＴｘバッファｂｆ１へのパケット蓄積が継続している、すなわちＴｘバッファｂｆ１が輻輳の予兆状態にあると判定する。
【0138】
（３ｄ）ノード＃００は、受信パケットの区切り符号（プリアンブル、ポスタンブル等）の長さを監視し、ある閾値（例えば、６Byte）以下が一定時間（例えば１μs）継続する場合、スイッチＳＷ＃０内のＴｘバッファｂｆ１へのパケット蓄積が継続している、すなわちＴｘバッファｂｆ１が輻輳の予兆状態にあると判定する。
【0139】
なお、輻輳の予兆状態の検出の条件となる監視時間やパケットレートにはヒステリシスを持たせてもよい。ヒステリシスを持たせることで、輻輳の予兆状態検出のバタツキを抑止し安定したフロー制御が可能になる。
【0140】
また、スイッチＳＷ内のＴｘバッファの輻輳の予兆状態の検出は、対向するスイッチや使用するアプリケーションの特性に合わせて、より早期に正確に輻輳の予兆を検出することが望ましいため、上述した（１ｄ）から（３ｄ）の複数の制御を組み合わせてもよい。
【0141】
上記のような判定方法によって輻輳の予兆が検出された場合は、送信停止要求の制御パケットがパケット送信元のノードに向けて送信されることになる。
＜輻輳の予兆状態の解消検出＞
図１８は輻輳の予兆状態の解消検出の一例を示す図である。スイッチＳＷ＃０にパケット（パケットストリーム）ｐ１、ｐ２が入力して、Ｔｘバッファｂｆ１でバッファリングされ、バッファリング後のパケット（パケットストリーム）ｐ３が通信回線Ｌ１を介してノード＃００に送信されているとする。
＜輻輳の予兆状態の解消検出＞
図１８は輻輳の予兆状態の解消検出の一例を示す図である。スイッチＳＷ＃０にパケット（パケットストリーム）ｐ１、ｐ２が入力して、Ｔｘバッファｂｆ１でバッファリングされ、バッファリング後のパケット（パケットストリーム）ｐ３が通信回線Ｌ１を介してノード＃００に送信されているとする。
【0142】
この場合、ノード＃００側で受信パケットのレートをモニタすることでスイッチＳＷ＃０内のＴｘバッファｂｆ１の輻輳の予兆状態の解消が判定される。図１８の例では、パケットｐ１のデータ量とパケットｐ２のデータ量との和が、通信回線Ｌ１の通信帯域を下回る場合、Ｔｘバッファｂｆ１はデータEmpty方向にあると認識される。この場合、ノード＃００に送信されるパケットのパケット間隔は１２Byteを上回るケースが多く発生する。
【0143】
したがって、ノード＃００は、ＩＦＧが１２Byteより長くなる時間が一定時間以上ある場合は、スイッチＳＷ＃０内のＴｘバッファｂｆ１が輻輳の予兆状態から解消したことを判定する。
【0144】
または、ノード＃００は、ＩＦＧ／プリアンブルを除いたデータ有効部分のレートが閾値を下回る場合、スイッチＳＷ＃０内のＴｘバッファｂｆ１が輻輳の予兆状態から解消したことを判定する。
【0145】
輻輳の予兆状態の解消の判定方法としては、その他の判定も含めてまとめると以下の（１ｅ）から（３ｅ）のような制御を行うことができる。
（１ｅ）ノード＃００は、受信パケットの有効領域のデータ量が、一定時間閾値を下回る場合、フルレートでデータを受信していないものとして、スイッチＳＷ内のＴｘバッファへのパケット蓄積が無い（Empty）、すなわちＴｘバッファは輻輳していないと判定する。
（１ｅ）ノード＃００は、受信パケットの有効領域のデータ量が、一定時間閾値を下回る場合、フルレートでデータを受信していないものとして、スイッチＳＷ内のＴｘバッファへのパケット蓄積が無い（Empty）、すなわちＴｘバッファは輻輳していないと判定する。
【0146】
（２ｅ）ノード＃００は、受信データのパケット間隔を監視し、ある閾値（例えば、１２Byte）を超える状態が一定時間（例えば１μs）継続する場合、スイッチＳＷ内のＴｘバッファへのパケット蓄積が無い（Empty）、すなわちＴｘバッファは輻輳していないと判定する。
【0147】
（３ｅ）ノード＃００は、受信データの区切り符号（プリアンブル、ポスタンブル等）の長さを監視し、ある閾値（例えば、６Byte）を超える状態が一定時間継続する場合、スイッチ内Ｔｘバッファへのパケット蓄積が無い（Empty）、すなわちＴｘバッファは輻輳していないと判定する。
【0148】
なお、輻輳の予兆状態の解消検出の条件となる監視時間やパケットレートにはヒステリシスを持たせてもよい。ヒステリシスを持たせることで、輻輳の予兆状態の解消検出のバタツキを抑止し安定したフロー制御が可能になる。
【0149】
また、輻輳の予兆状態の解消検出の判定方法は、対向するスイッチや使用するアプリケーションの特性に合わせて、より早期に正確に輻輳の予兆状態の解消を検出することが望ましいため、上述した（１ｅ）から（３ｅ）の複数の制御を組み合わせてもよい。
【0150】
上記のような判定方法によって輻輳の予兆状態の解消が検出された場合は、送信停止解除要求の制御パケットがパケット送信元のノードに向けて送信されることになる。
＜フローチャート＞
図１９は受信ノードの動作の一例を示すフローチャートである。
＜フローチャート＞
図１９は受信ノードの動作の一例を示すフローチャートである。
【0151】
〔ステップＳ７１〕スイッチＳＷ内のＴｘバッファは、輻輳（または輻輳の予兆）が解消されている状態にある。
〔ステップＳ７２〕受信ノード内の制御部１１は、受信パケットのレートを監視する。
〔ステップＳ７２〕受信ノード内の制御部１１は、受信パケットのレートを監視する。
【0152】
〔ステップＳ７３〕制御部１１は、受信レートと検出閾値とを比較する。検出閾値が受信レートを超える場合（受信レート＜検出閾値の場合）はステップＳ７２に処理が戻り、受信レートが検出閾値以上の場合（受信レート≧検出閾値の場合）はステップＳ７４に処理が進む。
【0153】
〔ステップＳ７４〕受信ノード内の制御部１１は、送信停止要求の制御パケットを出力する。
〔ステップＳ７５〕スイッチＳＷ内のＴｘバッファは、輻輳の予兆状態にある。
〔ステップＳ７５〕スイッチＳＷ内のＴｘバッファは、輻輳の予兆状態にある。
【0154】
〔ステップＳ７６〕受信ノード内の制御部１１は、受信パケットのレートを監視する。
〔ステップＳ７７〕受信ノード内の制御部１１は、受信レートと解除閾値とを比較する。受信レートが解除閾値以上の場合（受信レート≧解除閾値の場合）はステップＳ７６に処理が戻り、解除閾値が受信レートを超える場合（受信レート＜解除閾値の場合）はステップＳ７８の処理に進む。
〔ステップＳ７７〕受信ノード内の制御部１１は、受信レートと解除閾値とを比較する。受信レートが解除閾値以上の場合（受信レート≧解除閾値の場合）はステップＳ７６に処理が戻り、解除閾値が受信レートを超える場合（受信レート＜解除閾値の場合）はステップＳ７８の処理に進む。
【0155】
〔ステップＳ７８〕受信ノード内の制御部１１は、送信停止解除要求の制御パケットを出力する。ステップＳ７１の状態に戻る。
図２０は送信ノードの動作の一例を示すフローチャートである。なお、図２０に示すフローでは、送信ノードが送信停止要求の制御パケットを受信するとパケット送信の停止を行う場合の例とする。
図２０は送信ノードの動作の一例を示すフローチャートである。なお、図２０に示すフローでは、送信ノードが送信停止要求の制御パケットを受信するとパケット送信の停止を行う場合の例とする。
【0156】
〔ステップＳ８１〕送信ノード内の制御部１１は、Ｒｘポートに送信停止要求の制御パケットを受信したか否かを判定する。送信停止要求の制御パケットを受信した場合はステップＳ８２の処理に進み、受信していない場合はステップＳ８３の処理に進む。
【0157】
〔ステップＳ８２〕送信ノード内の制御部１１は、送信停止要求の制御パケットの送信元の受信ノードに対するパケット送信の停止を行う。ステップＳ８１の処理に戻る。
〔ステップＳ８３〕送信ノード内の制御部１１は、Ｒｘポートに送信停止解除要求の制御パケットを受信したか否かを判定する。送信停止解除要求の制御パケットを受信した場合はステップＳ８４の処理に進み、受信していない場合はステップＳ８３の処理を繰り返す。
〔ステップＳ８３〕送信ノード内の制御部１１は、Ｒｘポートに送信停止解除要求の制御パケットを受信したか否かを判定する。送信停止解除要求の制御パケットを受信した場合はステップＳ８４の処理に進み、受信していない場合はステップＳ８３の処理を繰り返す。
【0158】
〔ステップＳ８４〕送信ノード内の制御部１１は、送信停止解除要求の制御パケットの送信元の受信ノードに対するパケット送信停止の解除を行う。ステップＳ８１の処理に戻る。
【0159】
以上説明したように、本発明によれば、スイッチを用いたＨＰＣネットワークにおいて、受信ノード側でスイッチＳＷ内のＴｘバッファの輻輳の予兆を検出してデータ輻輳時にPauseパケットを使用せずに輻輳制御を行う。これにより、全ノードでパケット送信が停止になることを抑止しながら輻輳の発生を回避することが可能になる。
【0160】
さらに、本発明では、以下の（１）から（８）に挙げるような効果を有している。
（１）データ輻輳時において一律的にパケット停止が不要となるため、伝送効率向上が見込まれる。
（１）データ輻輳時において一律的にパケット停止が不要となるため、伝送効率向上が見込まれる。
【0161】
（２）一律でのパケット停止を行わず、ノード間接続フロー毎の制御となるため、接続ノード数が上昇するほど効果は大きい。
（３）多くのノードを多次元のトーラスネットワークで接続する大規模なネットワークをEthernetスイッチで仮想的に構築する場合、Ethernetスイッチを多段にカスケード接続する必要がある。このような場合において、本発明ではPauseパケットを発生させないため、Pauseパケットによる伝送帯域の圧迫を抑制でき、伝送効率の大幅な向上が見込まれる。
（３）多くのノードを多次元のトーラスネットワークで接続する大規模なネットワークをEthernetスイッチで仮想的に構築する場合、Ethernetスイッチを多段にカスケード接続する必要がある。このような場合において、本発明ではPauseパケットを発生させないため、Pauseパケットによる伝送帯域の圧迫を抑制でき、伝送効率の大幅な向上が見込まれる。
【0162】
（４）ノードの受信側に監視処理を分散するため、対象フローの制御を細かく行うことができる。
（５）輻輳の原因となっているパケットを送信している送信ノードの識別を、パケットを受信する側の受信ノードで行うことにより、個々の送信ノードが占有する帯域に制限を設けずに受信ノードの帯域を十分に利用することが可能になる。
（５）輻輳の原因となっているパケットを送信している送信ノードの識別を、パケットを受信する側の受信ノードで行うことにより、個々の送信ノードが占有する帯域に制限を設けずに受信ノードの帯域を十分に利用することが可能になる。
【0163】
（６）輻輳の原因となっている送信ノードのパケット送出に対して、停止、優先度を考慮した停止処理や、送信レートの低下処理を、ノード毎に選んで指定することにより、通信サービスの必要性に応じて細やかに制御を行えるため、伝送率の向上が期待できる。
【0164】
（７）受信ノードから直接フロー制御を行えるため、制御のレスポンスが高くなり伝送効率低下を抑えることが可能になる。
（８）上記効果を比較的安価な市販のEthernetスイッチで実現することができる。
（８）上記効果を比較的安価な市販のEthernetスイッチで実現することができる。
【0165】
上記で説明した本発明の通信装置１およびノード１０は、コンピュータによって実現することができる。この場合、通信装置１およびノード１０が有すべき機能の処理内容を記述したプログラムが提供される。そのプログラムをコンピュータで実行することにより、上記処理機能がコンピュータ上で実現される。
【0166】
処理内容を記述したプログラムは、コンピュータで読み取り可能な記録媒体に記録しておくことができる。コンピュータで読み取り可能な記録媒体としては、磁気記憶部、光ディスク、光磁気記録媒体、半導体メモリ等がある。磁気記憶部には、ハードディスク装置（ＨＤＤ）、フレキシブルディスク（ＦＤ）、磁気テープ等がある。光ディスクには、ＣＤ－ＲＯＭ／ＲＷ等がある。光磁気記録媒体には、ＭＯ（Magneto Optical disk）等がある。
【0167】
プログラムを流通させる場合、例えば、そのプログラムが記録されたＣＤ－ＲＯＭ等の可搬型記録媒体が販売される。また、プログラムをサーバコンピュータの記憶部に格納しておき、ネットワークを介して、サーバコンピュータから他のコンピュータにそのプログラムを転送することもできる。
【0168】
プログラムを実行するコンピュータは、例えば、可搬型記録媒体に記録されたプログラムもしくはサーバコンピュータから転送されたプログラムを、自己の記憶部に格納する。そして、コンピュータは、自己の記憶部からプログラムを読み取り、プログラムに従った処理を実行する。なお、コンピュータは、可搬型記録媒体から直接プログラムを読み取り、そのプログラムに従った処理を実行することもできる。
【0169】
また、コンピュータは、ネットワークを介して接続されたサーバコンピュータからプログラムが転送される毎に、逐次、受け取ったプログラムに従った処理を実行することもできる。また、上記の処理機能の少なくとも一部を、ＦＰＧＡ、ＤＳＰ、ＡＳＩＣ、ＰＬＤ等の電子回路で実現することもできる。
【0170】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【0171】
なお、本発明は、Ethernet以外のネットワークであっても、パケットの送信元装置を特定可能な通信（送信元アドレスが判別できる通信）であれば、本発明の要件を満たし、本発明を実施することができる。
【0172】
具体的には、ＡＴＭ（Asynchronous Transfer Mode）網、ディジタルアクセス（DA-L2）、フレームリレー、ＡＲＣＮＥＴ（Attached Resource Computer Network）、ＯＳＰＦ（Open Shortest Path First）等のネットワークに幅広く適用可能である。さらに、組み込みシステムにおいても適用することができ、例えば、組み込みイーサネット等に適用可能である。
【符号の説明】
【0173】
１、１－１、１－２ 通信装置
１ａ 制御部
ｐ０ 通信ポート
ｓｗ１ スイッチ
ｂｆ０ バッファ
１ａ 制御部
ｐ０ 通信ポート
ｓｗ１ スイッチ
ｂｆ０ バッファ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】