特許 7545200 セラミック電子部品およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-27

(45)【発行日】2024-09-04

(54)【発明の名称】セラミック電子部品およびその製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240828BHJP

【ＦＩ】

H01G4/30 201M

H01G4/30 201K

H01G4/30 201L

H01G4/30 201N

H01G4/30 311

H01G4/30 512

H01G4/30 515

H01G4/30 516

H01G4/30 517

【請求項の数】 13

(21)【出願番号】P 2019190493

(22)【出願日】2019-10-17

(65)【公開番号】P2021068733

(43)【公開日】2021-04-30

【審査請求日】2022-10-03

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】110004370

【氏名又は名称】弁理士法人片山特許事務所

(72)【発明者】

【氏名】森田 浩一郎

【審査官】田中 晃洋

(56)【参考文献】

【文献】特開２０１６－１９５１４４（ＪＰ，Ａ）

【文献】特開２０１９－１７６１７６（ＪＰ，Ａ）

【文献】特開２０１６－１６９１３０（ＪＰ，Ａ）

【文献】特開２０１２－２０６８９０（ＪＰ，Ａ）

【文献】特開平０６－１０４１３８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３０

(57)【特許請求の範囲】

【請求項1】

セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造を備え、
前記積層構造の積層方向の上面および下面の少なくとも一方に設けられたカバー層と、前記積層構造において積層された複数の前記内部電極層が前記２端面以外の２側面に延びた端部を覆うように設けられたサイドマージンとで構成されるセラミック保護部の主成分セラミックは、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料であり、Ａサイトに少なくともＢａを含み、Ｂサイトに少なくともＴｉおよびＺｒを含み、ＺｒとＴｉとのモル比であるＺｒ／Ｔｉ比が０．０１０以上０．２５以下であり、ＡサイトとＢサイトのモル比であるＡ／Ｂ比が０．９６０以下であることを特徴とするセラミック電子部品。

【請求項2】

前記セラミック保護部の表面におけるビッカース硬さＨＶは、６００以上であることを特徴とする請求項１記載のセラミック電子部品。

【請求項3】

前記セラミック保護部の表面における平均結晶粒子径は、２．０μｍ以下であることを特徴とする請求項１または２に記載のセラミック電子部品。

【請求項4】

前記内部電極層は、ＮｉまたはＣｕを主成分とすることを特徴とする請求項１～３のいずれか一項に記載のセラミック電子部品。

【請求項5】

前記２端面のうち異なる端面に露出する内部電極層同士が対向する容量領域の前記誘電体層における主成分セラミックは、前記セラミック保護部の主成分セラミックと同組成を有することを特徴とする請求項１～４のいずれか一項に記載のセラミック電子部品。

【請求項6】

前記Ｚｒ／Ｔｉ比が０．０２０以上０．０４０以下であることを特徴とする請求項１～５のいずれか一項に記載のセラミック電子部品。

【請求項7】

前記Ｚｒ／Ｔｉ比が０．０８０以上０．１６以下であることを特徴とする請求項１～５のいずれか一項に記載のセラミック電子部品。

【請求項8】

前記Ｚｒ／Ｔｉ比は、０．０２０以上０．０４０以下であるか、０．０８０以上０．１６以下であり、
前記Ａサイトは、カルシウムを含まないことを特徴とする請求項１～５のいずれか一項に記載のセラミック電子部品。

【請求項9】

前記Ａ／Ｂ比は、０．９２２以上０．９６０以下であることを特徴とする請求項１～８のいずれか一項に記載のセラミック電子部品。

【請求項10】

セラミックを主成分とする粒子を有するシートと金属導電ペーストのパターンとが、前記金属導電ペーストが対向する２端面に露出するように交互に積層された積層部分と、前記積層部分の積層方向の上面および下面に配置されたカバーシートと、前記積層部分の側面に配置されたサイドマージン領域と、を含むセラミック積層体を準備する工程と、
前記セラミック積層体を焼成する工程と、を含み、
焼成前の前記カバーシートおよび前記サイドマージン領域における主成分セラミックは、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料であり、Ａサイトに少なくともＢａを含み、Ｂサイトに少なくともＴｉおよびＺｒを含み、ＺｒとＴｉとのモル比であるＺｒ／Ｔｉ比が０．０１０以上０．２５以下であり、ＡサイトとＢサイトのモル比であるＡ／Ｂ比が０．９６０以下であることを特徴とするセラミック電子部品の製造方法。

【請求項11】

前記焼成する工程における昇温速度の最大値は、６０００℃／ｈ以上であることを特徴とする請求項１０記載のセラミック電子部品の製造方法。

【請求項12】

焼成後における前記カバーシートおよび前記サイドマージン領域の表面における平均結晶粒子径が２．０μｍ以下となるように、前記焼成する工程における条件を調整することを特徴とする請求項１０または１１に記載のセラミック電子部品の製造方法。

【請求項13】

前記カバーシートおよび前記サイドマージン領域における主成分セラミックの平均粒径に対して、焼成後における前記カバーシートおよび前記サイドマージン領域の表面における平均結晶粒子径が１０倍以下となるように、前記焼成する工程における条件を調整することを特徴とする請求項１０～１２のいずれか一項に記載のセラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、セラミック電子部品およびその製造方法に関する。

【背景技術】

【0002】

内部電極層と誘電体層とが交互に積層された積層セラミックコンデンサなどのセラミック電子部品が知られている。このようなセラミック電子部品を焼成によって作製する際に、昇温速度を３０００℃／ｈまで増加させることで、内部電極層の連続性が向上したことが報告されている（例えば、非特許文献１参照）。

【先行技術文献】

【非特許文献】

【0003】

【文献】J. Am. Ceram. Soc., 90 [12] 3811-3817 (2007)

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明者は、昇温速度をさらに増加させても内部電極層の連続性が向上することを確認した。しかしながら、昇温速度が高いと、内部電極層を保護するためのセラミック保護部の焼結が追従せず、焼結不足が生じることがある。セラミック保護部に焼結不足が生じると、セラミック電子部品の表面の硬さが不足し、欠けが生じる。欠けに起因して生じたクラックがセラミック保護部を超えて内部電極層に達すれば、電気的ショートを引き起こすことがある。しかしながら、セラミック保護部の焼結不足を解消するために昇温速度を下げたり焼成温度を上げたりすれば、内部電極層に過焼結が生じるおそれがある。

【0005】

本発明は、上記課題に鑑みなされたものであり、焼成時の昇温速度が高くてもセラミック保護部に十分な機械的硬度を確保することができるセラミック電子部品およびその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係るセラミック電子部品は、セラミックを主成分とする誘電体層と、内部電極層と、が交互に積層され、略直方体形状を有し、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成された積層構造を備え、前記積層構造の積層方向の上面および下面の少なくとも一方に設けられたカバー層と、前記積層構造において積層された複数の前記内部電極層が前記２端面以外の２側面に延びた端部を覆うように設けられたサイドマージンとで構成されるセラミック保護部の主成分セラミックは、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料であり、Ａサイトに少なくともＢａを含み、Ｂサイトに少なくともＴｉおよびＺｒを含み、ＺｒとＴｉとのモル比であるＺｒ／Ｔｉ比が０．０１０以上０．２５以下であり、ＡサイトとＢサイトのモル比であるＡ／Ｂ比が０．９９０以下であることを特徴とする。

【0007】

上記セラミック電子部品において、前記セラミック保護部の表面におけるビッカース硬さＨＶは、６００以上としてもよい。

【0008】

上記セラミック電子部品において、前記セラミック保護部の表面における平均結晶粒子径は、２．０μｍ以下としてもよい。

【0009】

上記セラミック電子部品において、前記内部電極層は、ＮｉまたはＣｕを主成分としてもよい。

【0010】

上記セラミック電子部品において、前記２端面のうち異なる端面に露出する内部電極層同士が対向する容量領域の前記誘電体層における主成分セラミックは、前記セラミック保護部の主成分セラミックと同組成を有していてもよい。

【0011】

本発明に係るセラミック電子部品の製造方法は、セラミックを主成分とする粒子を有するシートと金属導電ペーストのパターンとが、前記金属導電ペーストが対向する２端面に露出するように交互に積層された積層部分と、前記積層部分の積層方向の上面および下面に配置されたカバーシートと、前記積層部分の側面に配置されたサイドマージン領域と、を含むセラミック積層体を準備する工程と、前記セラミック積層体を焼成する工程と、を含み、焼成前の前記カバーシートおよび前記サイドマージン領域における主成分セラミックは、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料であり、Ａサイトに少なくともＢａを含み、Ｂサイトに少なくともＴｉおよびＺｒを含み、ＺｒとＴｉとのモル比であるＺｒ／Ｔｉ比が０．０１０以上０．２５以下であり、ＡサイトとＢサイトのモル比であるＡ／Ｂ比が０．９９０以下であることを特徴とする。

【0012】

上記セラミック電子部品の製造方法において、前記焼成する工程における昇温速度の最大値は、６０００℃／ｈ以上としてもよい。

【0013】

上記セラミック電子部品の製造方法において、焼成後における前記カバーシートおよび前記サイドマージン領域の表面における平均結晶粒子径が２．０μｍ以下となるように、前記焼成する工程における条件を調整してもよい。

【0014】

上記セラミック電子部品の製造方法において、前記カバーシートおよび前記サイドマージン領域における主成分セラミックの平均粒径に対して、焼成後における前記カバーシートおよび前記サイドマージン領域の表面における平均結晶粒子径が１０倍以下となるように、前記焼成する工程における条件を調整してもよい。

【発明の効果】

【0015】

本発明によれば、焼成時の昇温速度が大きくてもセラミック保護部に十分な機械的硬度を確保することができるセラミック電子部品およびその製造方法を提供することができる。

【図面の簡単な説明】

【0016】

【図1】積層セラミックコンデンサの部分断面斜視図である。

【図2】図１のＡ－Ａ線断面図である。

【図3】図１のＢ－Ｂ線断面図である。

【図4】（ａ）はサイドマージンの断面の拡大図であり、（ｂ）はエンドマージンの断面の拡大図である。

【図5】セラミック保護部の表面における結晶粒子径とビッカース硬さＨＶとの関係を示す図である。

【図6】積層セラミックコンデンサの製造方法のフローを例示する図である。

【図7】（ａ）および（ｂ）は積層工程を例示する図である。

【図8】積層工程を例示する図である。

【図9】積層工程を例示する図である。

【図10】（ａ）は実施例１～４および比較例１，２についてセラミック保護部の表面のビッカース硬さＨＶを示す図であり、（ｂ）は焼成温度が１１９０℃の場合のセラミック保護部の表面のビッカース硬さＨＶを示す図である。

【図11】実施例３，５～７および比較例３についてセラミック保護部の表面のビッカース硬さＨＶを示す図である。

【発明を実施するための形態】

【0017】

以下、図面を参照しつつ、実施形態について説明する。

【0018】

（実施形態）
まず、積層セラミックコンデンサの概要について説明する。図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３で例示するように、積層セラミックコンデンサ１００は、直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。

【0019】

積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、卑金属材料を含む内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じであってもよい。

【0020】

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

【0021】

内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。本実施形態では、当該セラミック材料として、Ａサイトに少なくともＢａ（バリウム）を含み、Ｂサイトに少なくともＴｉ（チタン）を含むものを用いる。

【0022】

図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該領域を、容量領域１４と称する。すなわち、容量領域１４は、異なる外部電極に接続された２つの隣接する内部電極層１２が対向する領域である。

【0023】

外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン１５である。すなわち、エンドマージン１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン１５は、容量を生じない領域である。

【0024】

図３で例示するように、積層チップ１０において、積層チップ１０の２側面から内部電極層１２に至るまでの領域をサイドマージン１６と称する。すなわち、サイドマージン１６は、上記積層構造において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。

【0025】

カバー層１３およびサイドマージン１６は、容量領域１４の外周を覆うことで保護している。そこで、以下の説明では、カバー層１３およびサイドマージン１６を、総称してセラミック保護部５０と称する。

【0026】

図４（ａ）は、サイドマージン１６の断面の拡大図である。サイドマージン１６は、誘電体層１１と逆パターン層１７とが、容量領域１４における誘電体層１１と内部電極層１２との積層方向において交互に積層された構造を有する。容量領域１４の各誘電体層１１とサイドマージン１６の各誘電体層１１とは、互いに連続する層である。この構成によれば、容量領域１４とサイドマージン１６との段差が抑制される。

【0027】

図４（ｂ）は、エンドマージン１５の断面の拡大図である。サイドマージン１６との比較において、エンドマージン１５では、積層される複数の内部電極層１２のうち、１つおきにエンドマージン１５の端面まで内部電極層１２が延在する。また、内部電極層１２がエンドマージン１５の端面まで延在する層では、逆パターン層１７が積層されていない。容量領域１４の各誘電体層１１とエンドマージン１５の各誘電体層１１とは、互いに連続する層である。この構成によれば、容量領域１４とエンドマージン１５との段差が抑制される。

【0028】

内部電極層１２は、金属粉末を含む金属導電ペーストを焼成することによって得られる。誘電体層１１およびカバー層１３は、セラミック粉末を含む誘電体グリーンシートを焼成することによって得られる。しかしながら、材料の相違に起因して、焼結の態様が異なる。例えば、焼成工程における昇温速度が小さいと、内部電極層１２の連続性が低下する。そこで、焼成工程における昇温速度を３０００℃／ｈ以上まで増加させることで、内部電極層１２の連続性が向上することが知られている。

【0029】

本発明者は、昇温速度をさらに高くしても内部電極層１２の連続性が向上することを確認した。しかしながら、昇温速度が高いと（例えば、６０００℃／ｈ以上）、セラミック保護部５０の焼結が追従せず、焼結不足が生じることがある。セラミック保護部５０に焼結不足が生じると、積層セラミックコンデンサ１００の表面の硬さが不足し、欠けが生じる。欠けに起因して生じたクラックがセラミック保護部５０を超えて内部電極層１２に達すれば、電気的ショートを引き起こすことがある。しかしながら、セラミック保護部５０の焼結不足を解消するために昇温速度を下げたり焼成温度を上げたりすれば、内部電極層１２に過焼結が生じるおそれがある。

【0030】

そこで、セラミック保護部５０の焼結を促進するために、Ｍｎ（マンガン）、Ｖ（バナジウム）、Ｓｉ（シリコン）、Ｂ（ホウ素）などの酸化物やこれらを含むガラス組成物などを、焼結助剤としてセラミック保護部５０に添加することが考えられる。このような焼結助剤は、焼結過程で液相となって主成分のセラミック表面の溶解・再析出機構を通じた緻密化に貢献する。しかしながら、６０００℃／ｈ以上といった高速昇温では、溶解・再析出に必要な時間が十分に確保されないために緻密化改善効果が限定的となる。

【0031】

そこで、焼結促進作用を有するＺｒ（ジルコニウム）を、セラミック保護部５０に添加することが考えられる。例えば、Ｂａと同量程度のＺｒを添加して、焼結性を調整することが考えられる。これは、ペロブスカイト焼結体では、ＡサイトとＢサイトのモル比であるＡ／Ｂ比が重要であって、Ａ／Ｂ比を大きく変えないことが焼結性に重要と考えられるためである。例えば、ＢａＺｒＯ_３、ＣａＺｒＯ_３、ＳｒＺｒＯ_３などの形態でＺｒを添加することが考えられる。

【0032】

しかしながら、本発明者の鋭意研究の結果、６０００℃／ｈ以上といった高速昇温では、Ｚｒを添加する手法では、かえって焼結を遅らせてしまうことが突き止められた。これは、Ａ／Ｂ比を１．０００以上にすることで、ペロブスカイトの粒成長が抑制され、粒界に高濃度に存在するＡサイト成分元素がペロブスカイト粒子間の物質拡散を妨げるためだと考えられる。

【0033】

そこで、本発明者は、さらなる鋭意研究の結果、あえてＡ／Ｂ比をＢリッチに大きくずらしたうえで、Ｚｒリッチな組成とすることで、セラミック保護部５０が高速昇温にも追従することを見出した。

【0034】

まず、Ｚｒの添加量が少なすぎると、高速昇温に追従できずにセラミック保護部５０の焼結が十分に進まないおそれがある。そこで、本実施形態においては、Ｚｒ添加量に下限を設ける。具体的には、セラミック保護部５０の主成分セラミックにおいてＺｒとＴｉとのモル比であるＺｒ／Ｔｉ比を０．０１０以上とし、０．０１５以上とすることが好ましく、０．０２０以上とすることがさらに好ましい。一方、Ｚｒの添加量が多すぎると、異常粒成長が生じてセラミック保護部５０の表面に十分な硬さが得られないおそれがある。そこで、本実施形態においては、Ｚｒ添加量に上限を設ける。具体的には、Ｚｒ／Ｔｉ比を０．２５以下とし、０．２０以下とすることが好ましく、０．１６以下とすることがより好ましい。

【0035】

次に、Ｚｒを十分に添加してあっても、Ａ／Ｂ比が大きいと、セラミック保護部５０の焼結が十分に進まないおそれがある。そこで、本実施形態においては、Ａ／Ｂ比に上限を設ける。具体的には、セラミック保護部５０の主成分セラミックにおいて、Ａ／Ｂ比を０．９９０以下とする。Ａ／Ｂ比における「Ａ」は、Ａサイトに置換固溶し得る元素の総量のモル量である。例えば、セラミック保護部５０に一般式ＡＢＯ_３で表されるペロブスカイト構造を有し、Ａサイトに少なくともＢａを含み、Ｂサイトに少なくともＴｉおよびＺｒを含むセラミック材料を用いる場合には、Ｂａと、Ｃａ、Ｓｒ、希土類元素などのＡサイトに置換固溶し得る元素と、の合計モル量である。Ａ／Ｂ比における「Ｂ」は、Ｂサイトに置換固溶し得る元素の総量のモル量である。例えば、「Ｂ」は、ＴｉとＺｒの合計のモル量である。Ａ／Ｂ比は、０．９８５以下であることが好ましく、０．９８２以下であることがより好ましい。一方、Ａ／Ｂ比が小さすぎると、局所的な異常粒成長による外観不良や緻密化阻害，それによる大型ポアの発生といった不具合が生じるおそれがある。そこで、Ａ／Ｂ比に下限を設けることが好ましい。例えば、Ａ／Ｂ比は、０．９００以上であることが好ましく、０．９２０以上であることがより好ましく、０．９４０以上であることがさらに好ましい。

【0036】

図５は、平均粒径が０．５μｍ程度のセラミック粉末を用いてセラミック保護部５０を焼成した場合の、焼成後のセラミック保護部５０の表面における結晶粒子径とビッカース硬さＨＶとの関係を示す図である。図５に示すように、焼成によって緻密化するにしたがって、ビッカース硬さＨＶが大きくなることがわかる。しかしながら、さらに焼成を継続して粒成長が生じて結晶粒子径が大きくなるにしたがって、ビッカース硬さＨＶが低下していくことがわかる。セラミック保護部５０は、表面のビッカース硬さＨＶが６００以上であることが好ましい。そこで、セラミック保護部５０の表面において、平均結晶粒子径に上限を設けることが好ましい。図５において、平均結晶粒子径が３μｍ程度でもＨＶ≧６００を満たすものはあるが、結晶粒子径の分布や異常粒成長粒子の混入などを考慮すると、セラミック保護部５０の表面において、平均結晶粒子径は２．０μｍ以下であることが好ましく、１．５μｍ以下であることがより好ましく、１．２μｍ以下であることがさらに好ましい。平均結晶粒子径は、一視野に１００粒以上の粒子が入るように調整された倍率でＳＥＭ（Scanning Electron Microscope：走査型電子顕微鏡）像を取得し，内部電極面と水平方向で各粒子の最大径を，その一視野分すべて測定することで，その平均値として求めることができる。

【0037】

なお、積層チップ１０において、セラミック保護部５０以外の領域（容量領域１４およびエンドマージン１５の少なくともいずれか一方）における主成分セラミックも、セラミック保護部５０の主成分セラミックと同組成を有していることが好ましい。この場合、大型形状品を急速昇温焼成した場合であっても、焼結内外差に起因する内部歪みが抑制される。このような製品は、車載等の機械的応力耐性が要求される用途に適する。

【0038】

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図６は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

【0039】

（原料粉末作製工程）
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体材料は、誘電体層１１の主成分セラミックを含む。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ_３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ_３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ_３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。

【0040】

得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｚｒ、Ｃａ、Ｓｒ、Ｍｇ（マグネシウム）、Ｍｎ（マンガン）、Ｖ（バナジウム）、Ｃｒ（クロム）、希土類元素(Ｙ（イットリウム）、Ｓｍ（サマリウム）、Ｅｕ（ユウロピウム）、Ｇｄ（ガドリニウム）、Ｔｂ（テルビウム）、Ｄｙ（ジスプロシウム）、Ｈｏ（ホロミウム）、Ｅｒ(エルビウム)、Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト）、Ｎｉ、Ｌｉ（リチウム）、Ｂ、Ｎａ（ナトリウム）、Ｋ（カリウム）およびＳｉの酸化物もしくはガラスが挙げられる。

【0041】

次に、エンドマージン１５およびサイドマージン１６を形成するための逆パターン材料を用意する。逆パターン材料は、エンドマージン１５およびサイドマージン１６の主成分セラミックを含む。主成分セラミックとして、例えば、ＢａＴｉＯ_３粉を作製する。ＢａＴｉＯ_３粉は、誘電体材料と同様の手順により作製することができる。得られたＢａＴｉＯ_３粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｚｒ、Ｃａ、Ｓｒ、Ｍｇ、Ｍｎ、Ｖ、Ｃｒ、希土類元素(Ｙ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、ＴｍおよびＹｂ)の酸化物、並びに、Ｃｏ、Ｎｉ、Ｌｉ、Ｂ、Ｎａ、ＫおよびＳｉの酸化物もしくはガラスが挙げられる。なお、逆パターン材料として、上述した誘電体材料を用いてもよい。

【0042】

次に、カバー層１３を形成するためのカバー材料を用意する。カバー材料は、カバー層１３の主成分セラミックを含む。主成分セラミックとして、例えば、ＢａＴｉＯ_３粉を作製する。ＢａＴｉＯ_３粉は、誘電体材料と同様の手順により作製することができる。得られたＢａＴｉＯ_３粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｚｒ、Ｃａ、Ｓｒ、Ｍｇ、Ｍｎ、Ｖ、Ｃｒ、希土類元素(Ｙ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、ＴｍおよびＹｂ)の酸化物、並びに、Ｃｏ、Ｎｉ、Ｌｉ、Ｂ、Ｎａ、ＫおよびＳｉの酸化物もしくはガラスが挙げられる。なお、カバー材料として、上述した誘電体材料を用いてもよい。

【0043】

（積層工程）
次に、原料粉末作製工程で得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシート５１を塗工して乾燥させる。

【0044】

次に、図７（ａ）で例示するように、誘電体グリーンシート５１の表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用の第１パターン５２を配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。

【0045】

次に、原料粉末作製工程で得られた逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、ロールミルにて混練して逆パターン層用の逆パターンペーストを得る。図７（ａ）で例示するように、誘電体グリーンシート５１上において、第１パターン５２が印刷されていない周辺領域に逆パターンペーストを印刷することで第２パターン５３を配置し、第１パターン５２との段差を埋める。

【0046】

その後、図７（ｂ）で例示するように、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向の両端面に端縁が交互に露出して極性の異なる一対の外部電極２０ａ，２０ｂに交互に引き出されるように、誘電体グリーンシート５１、第１パターン５２および第２パターン５３を積層していく。例えば、誘電体グリーンシート５１の積層数を１００～５００層とする。

【0047】

次に、原料粉末作製工程で得られたカバー材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み１０μｍ以下の帯状のカバーシート５４を塗工して乾燥させる。図８で例示するように、積層された誘電体グリーンシート５１の上下にカバーシート５４を所定数（例えば２～１０層）だけ積層して熱圧着させ、所定チップ寸法（例えば１．０ｍｍ×０．５ｍｍ）にカットし、その後に外部電極２０ａ，２０ｂとなる金属導電ペーストを、カットした積層体の両側面にディップ法等で塗布して乾燥させる。これにより、セラミック積層体が得られる。なお、所定数のカバーシート５４を積層して圧着してから、積層された誘電体グリーンシート５１の上下に貼り付けてもよい。

【0048】

図７（ａ）～図８の手法では、誘電体グリーンシート５１のうち第１パターン５２に対応する部分と、第１パターン５２と、が積層された領域が、ＢａＴｉＯ_３粒子を主成分セラミックとするシートと金属導電ペーストのパターンとが交互に積層された積層部分に相当する。誘電体グリーンシート５１のうち第１パターン５２よりも外側にはみ出した部分と、第２パターン５３と、が積層された領域が、積層部分の側面に配置されたサイドマージン領域に相当する。

【0049】

サイドマージン領域は、上記積層部分の側面に貼り付けまたは塗布してもよい。具体的には、図９で例示するように、誘電体グリーンシート５１と、当該誘電体グリーンシート５１と同じ幅の第１パターン５２とを交互に積層することで、積層部分を得る。次に、積層部分の側面に、逆パターンペーストで形成したシートを貼り付ける、または逆パターンペーストを塗布することで、サイドマージン領域を形成してもよい。

【0050】

なお、図７（ａ）～図９のいずれの手法であっても、セラミック保護部５０に対応する領域において、Ｚｒ／Ｔｉ比が０．０２以上０．１６以下となり、Ａ／Ｂ比が０．９８２以下となるように、原料粉末作製工程において添加元素の添加量を調整しておく。

【0051】

（焼成工程）
このようにして得られたセラミック積層体を、Ｎ_２雰囲気で脱バインダ処理した後に外部電極２０ａ，２０ｂの下地となるＮｉペーストをディップ法で塗布し、酸素分圧１０^－５～１０^－８ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成する。このようにして、積層セラミックコンデンサ１００が得られる。

【0052】

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行ってもよい。

【0053】

（めっき処理工程）
その後、めっき処理により、外部電極２０ａ，２０ｂに、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行ってもよい。

【0054】

本実施形態に係る製造方法によれば、セラミック保護部５０に対応する領域において、Ｚｒ／Ｔｉ比が０．０１０以上であることから、セラミック保護部５０の焼結を十分に進ませることができる。一方、Ｚｒ／Ｔｉ比を０．２５以下とすることで、異常粒成長が抑制され、セラミック保護部５０の表面に十分な硬さが得られるようになる。また、セラミック保護部５０に対応する領域において、Ａ／Ｂ比を０．９９０以下とすることで、Ａ／Ｂ比が十分に小さくなり、セラミック保護部５０の焼結を十分に進ませることができる。

【0055】

なお、Ｚｒ／Ｔｉ比は、０．０１５以上とすることが好ましく、０．０２０以上とすることがより好ましい。また、Ｚｒ／Ｔｉ比は、０．２０以下とすることが好ましく、０．１６以下とすることがより好ましい。Ａ／Ｂ比は、０．９８５以下であることが好ましく、０．９８２以下であることがより好ましい。また、Ａ／Ｂ比は、０．９２０以上であることが好ましく、０．９４０以上であることがより好ましい。また、焼成後のセラミック保護部５０の表面における平均結晶粒子径が２．０μｍ以下となるように焼成温度、焼成時間などの焼成条件を調整することが好ましく、１．５μｍ以下となるように焼成条件を調整することがより好ましく、１．２μｍ以下となるように焼成条件を調整することがさらに好ましい。

【0056】

なお、図５で説明したように、粒成長とともにビッカース硬さＨＶが低下していくことから、粒成長に上限を設けることが好ましい。例えば、焼成前のセラミック積層体においてセラミック保護部５０に対応する領域の主成分セラミック粉末の平均粒径に対して、焼成後のセラミック保護部５０の表面の平均結晶粒子径が、１０倍以下となるように焼成条件を調整することが好ましく、４倍以下となるように焼成条件を調整することがより好ましく、２．５倍以下となるように焼成条件を調整することがさらに好ましい。

【0057】

内部電極層１２の連続率を向上させる観点から、焼成工程における昇温速度の最大値は、３０００℃／ｈを上回ることが好ましく、６０００℃／ｈ以上であることがより好ましく、９０００℃／ｈ以上であることがさらに好ましい。

【0058】

焼成温度（焼成工程における最高温度）は、８６０℃以上であることが好ましく、１０００℃以上であることがより好ましく、１１００℃以上であることがさらに好ましい。高温ほど緻密化が進むためである。焼成温度は、１２５０℃以下であることが好ましく、１２００℃以下であることがより好ましく、１１５０℃以下であることがさらに好ましい。低温ほど内部電極層１２に加わる熱エネルギーが少なくて済むために内部電極層１２の途切れが抑制されるためである。

【0059】

なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。

【実施例】

【0060】

（実施例１）
チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕して逆パターン材料を得た。チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕してカバー材料を得た。

【0061】

誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて誘電体グリーンシート５１を作製した。得られた誘電体グリーンシート５１に金属導電ペーストの内部電極パターン５２を印刷した。逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、ロールミルにて混練して逆パターンペーストを作製し、誘電体グリーンシート５１において第１パターン５２が印刷されていない領域に、第２パターン５３として印刷した。第１パターン５２および第２パターン５３が印刷された誘電体グリーンシート５１を２５０枚重ねた。

【0062】

カバー材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にてカバーシートを作製した。誘電体グリーンシートの積層体の上下に、カバーシートを積層して熱圧着した。カバーシートの厚みは、３０μｍとした。

【0063】

なお、セラミック保護部５０に対応する領域において、Ｚｒ／Ｔｉ比を０．０２０とし、Ａ／Ｂ比を０．９６０とした。

【0064】

その後、Ｎ_２雰囲気で脱バインダ処理した。得られた積層体にＮｉ外部電極をディップ法で形成し、還元雰囲気下（Ｏ_２分圧：１０^－５～１０^－８ａｔｍ)で焼成して焼結体を得た。形状寸法は、長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであった。焼結体をＮ_２雰囲気下８００℃の条件で再酸化処理を行った後、めっき処理して外部電極端子の表面にＣｕ，Ｎｉ，Ｓｎの金属コーティングを行い、積層セラミックコンデンサ１００を得た。なお、焼成後において、誘電体層１１の厚みは、２．５μｍであった。内部電極層１２の厚みは、２．０μｍであった。

【0065】

（実施例２）
実施例２では、セラミック保護部５０に対応する領域において、Ｚｒ／Ｔｉ比を０．０４０としたこと以外は、実施例１と同様の条件とした。

【0066】

（実施例３）
実施例３では、セラミック保護部５０に対応する領域において、Ｚｒ／Ｔｉ比を０．０８０としたこと以外は、実施例１と同様の条件とした。

【0067】

（実施例４）
実施例４では、セラミック保護部５０に対応する領域において、Ｚｒ／Ｔｉ比を０．１６としたこと以外は、実施例１と同様の条件とした。

【0068】

（比較例１）
比較例１では、セラミック保護部５０に対応する領域において、Ｚｒ／Ｔｉ比を０．００２０としたこと以外は、実施例１と同様の条件とした。

【0069】

（比較例２）
比較例２では、セラミック保護部５０に対応する領域において、Ｚｒ／Ｔｉ比を０．３２としたこと以外は、実施例１と同様の条件とした。

【0070】

図１０（ａ）は、実施例１～４および比較例１，２について、焼成温度を１１７０℃、１１９０℃、１２１０℃、１２３０℃、１２５０℃、１２７０℃の各温度とした場合の、セラミック保護部５０の表面のビッカース硬さＨＶを示す図である。図１０（ｂ）は、焼成温度が１１９０℃の場合の、実施例１～４および比較例１，２のセラミック保護部５０の表面のビッカース硬さＨＶを示す図である。ビッカース硬さＨＶは、ビッカース試験機において荷重を１００ｇｆとし、荷重保持時間を１５秒とする条件で測定された値である。

【0071】

図１０（ａ）および図１０（ｂ）に示すように、実施例１～４のいずれにおいても、ビッカース硬さＨＶは十分に高くなった。特に、内部電極層１２が十分に緻密化する１１８０℃を上回る温度において、ビッカース硬さＨＶは６００以上と十分に高くなった。これは、セラミック保護部５０に対応する領域において、Ｚｒ／Ｔｉ比を０．０１０以上０．２５以下とし、Ａ／Ｂ比を０．９９０以下としたことで、異常粒成長を抑制しつつセラミック保護部５０の焼結が十分に進んだからであると考えられる。

【0072】

これに対して、比較例１では、ビッカース硬さＨｖが低くなった。これは、Ｚｒ／Ｔｉ比が０．０１０を下回ったことで、セラミック保護部５０の焼結が十分に進まなかったからであると考えられる。比較例２では、１２１０℃や１２３０℃でビッカース硬さＨＶが高くなったものの、１２５０℃、１２７０℃などで十分なビッカース硬さＨＶが得られなかった。これは、Ｚｒ／Ｔｉ比が０．２５を上回って、異常粒成長が生じたからであると考えられる。

【0073】

（実施例５）
実施例５では、セラミック保護部５０に対応する領域において、Ａ／Ｂ比を０．９２２としたこと以外は、実施例３と同様の条件とした。

【0074】

（実施例６）
実施例６では、セラミック保護部５０に対応する領域において、Ａ／Ｂ比を０．９４２としたこと以外は、実施例３と同様の条件とした。

【0075】

（実施例７）
実施例７では、セラミック保護部５０に対応する領域において、Ａ／Ｂ比を０．９８２としたこと以外は、実施例３と同様の条件とした。

【0076】

（比較例３）
比較例３では、セラミック保護部５０に対応する領域において、Ａ／Ｂ比を１．００２としたこと以外は、実施例３と同様の条件とした。

【0077】

図１１は、実施例３，５～７および比較例３について、焼成温度を１１９０℃とした場合の、セラミック保護部５０の表面のビッカース硬さＨＶを示す図である。ビッカース硬さＨＶは、ビッカース試験機において荷重を１００ｇｆとし、荷重保持時間を１５秒とする条件で測定された値である。図１１に示すように、実施例３，５～７のいずれにおいても、ビッカース硬さＨＶは６００を上回って十分に高くなった。これは、セラミック保護部５０に対応する領域において、Ｚｒ／Ｔｉ比を０．０１０以上０．２５以下とし、Ａ／Ｂ比を０．９９０以下としたことで、異常粒成長を抑制しつつセラミック保護部５０の焼結が十分に進んだからであると考えられる。

【0078】

これに対して、比較例３では、ビッカース硬さＨｖが低くなった。これは、Ａ／Ｂ比を大きくしたことで、セラミック保護部５０の焼結が十分に進まなかったからであると考えられる。

【0079】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0080】

１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
１４ 容量領域
１５ エンドマージン
１６ サイドマージン
２０ａ，２０ｂ 外部電極
５０ セラミック保護部
１００ 積層セラミックコンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】