特許 7545608 パルス電源装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2024-08-27

(45)【発行日】2024-09-04

(54)【発明の名称】パルス電源装置

(51)【国際特許分類】

   H02M 9/02 20060101AFI20240828BHJP

   H05H 1/46 20060101ALI20240828BHJP

【ＦＩ】

H02M9/02

H05H1/46 R

【請求項の数】 4

(21)【出願番号】P 2024076624

(22)【出願日】2024-05-09

【審査請求日】2024-07-24

【早期審査対象出願】

(73)【特許権者】

【識別番号】000001292

【氏名又は名称】株式会社京三製作所

(74)【代理人】

【識別番号】110001151

【氏名又は名称】あいわ弁理士法人

(72)【発明者】

【氏名】藤原 武

(72)【発明者】

【氏名】國玉 博史

(72)【発明者】

【氏名】安達 俊幸

【審査官】今井 貞雄

(56)【参考文献】

【文献】特表２０２０－５０１３５１（ＪＰ，Ａ）

【文献】特表２０１６－５００１３２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ９／０２

Ｈ０５Ｈ １／４６

(57)【特許請求の範囲】

【請求項1】

直流電圧の第１電圧を生成する第１直流電源と、
台形波形電圧を生成する勾配電源と、
接地電位と前記勾配電源の台形波形電圧との切り替えによりパルス波形を生成し、前記パルス波形を所定周期で繰り返してパルスを出力するスイッチ部と、
前記勾配電源を制御する制御部と、
を備え、
前記勾配電源は、
第２直流電源と、
直流電圧を交流電圧に変換するインバータ回路と、
前記インバータ回路の交流電圧を直流電圧に変換してランプ波形電圧を生成する整流回路と、
前記第１直流電源の出力と前記整流回路の出力とを重畳して台形波形電圧を生成する電圧重畳回路と、
を備え、
前記制御部は、
インバータ制御によりインバータ回路を制御して、接地電位から所定の電圧変化率ｄｖ／ｄｔで直線状に時間変化するランプ波形電圧を生成し、当該ランプ波形電圧と前記第１電圧とを重畳し、前記第１電圧から所定の電圧変化率ｄｖ／ｄｔで直線状に電圧が時間変化する台形波形電圧を生成する勾配電源の制御と、
前記勾配電源と出力端との間の開閉、及び接地電位と出力端との間の開閉とを交互に切り替える切り替え動作と、前記切り替え動作を所定周期で繰り返す周期動作とを制御するスイッチ部の制御と、
を備え、
前記勾配電源の制御と前記スイッチ部の制御とを同期させ、前記台形波形電圧の生成と前記パルスの生成とを同期させる、
パルス電源装置。

【請求項2】

前記スイッチ部の平滑出力を検出する検出部を備え、
前記勾配電源のインバータ制御は、インバータ制御のデューティ比を制御するＰＷＭ制御、又はインバータ制御の周期を制御するＰＦＭ制御により、前記検出部で検出した出力電圧の電圧変化が設定された電圧変化率ｄｖ／ｄｔとなるように電圧制御を行う、
請求項１に記載のパルス電源装置。

【請求項3】

前記スイッチ部の平滑出力を検出する検出部を備え、
前記勾配電源のインバータ制御は、インバータ制御のデューティ比を制御するＰＷＭ制御、又はインバータ制御の周期を制御するＰＦＭ制御により、前記検出部で検出した出力電流が定電流値となるように電流制御を行う、
請求項１に記載のパルス電源装置。

【請求項4】

前記定電流値は、外部指令、又は前記第１電圧印加後の静定電流値である、
請求項３に記載のパルス電源装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、所定の傾斜で電圧が直線的に変化する勾配波形を含むパルス出力を生成するパルス電源装置に関する。

【背景技術】

【0002】

パルス電源装置が生成するパルス出力は、成膜処理やエッチング処理等のプラズマ処理に用いられる他、プラズマ処理に限らず種々の産業用装置に適用することができる。例えば、半導体デバイスのエッチング処理において、導体をプラズマ処理する際に基板の表面全体にわたって実質的に均一な負電圧を生成するために、接地に対して負の電圧が基板に印加される。

【0003】

プラズマエッチングや堆積の処理において、エッチングフェーズでの広い負のパルスと、放電フェーズでの短い正のパルスとを備えるパルス波形のバイアスが使用されることが知られている。

【0004】

エッチングや堆積フェーズにおいて、誘電体基板へのイオン堆積効果を補償するためにパルス波形のバイアスを適用されることが知られている。パルス波形は、エッチングや堆積フェーズでの基盤電位の上昇を補償するために減少する負の電圧勾配と、放電フェーズでの電荷バイアスを維持するために電子を引く付けるための正の電圧パルスで構成される。スイッチモード電源に電流源などのイオン電流補償を組み込むことによって負の電圧勾配を生成する構成が知られている（特許文献１、特許文献２）。

【先行技術文献】

【特許文献】

【0005】

【文献】特許第７２１４０４６号公報

【文献】特許第６１８１７９２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

基板電圧を一定電圧に維持するイオン電流を供給するには、所定の負の電圧勾配の設定が求められる。上記した従来のパルス電源装置は、負の電圧勾配とイオン電流との間は所定の関数で関係付けられていることから、負の電圧勾配を実現するために電流源などのイオン電流補償電流源が用いられる。

【0007】

しかしながら、高抵抗を備える電流源では、分布容量の影響を受けて電流源を構成する回路の時定数が大きくなり、高速応答性が低いという課題がある。この高速応答性の課題は、高周波のパルス周波数ではより顕著となる。

【0008】

電流源には、上記した高速応答性の課題の他に考慮すべき点がある。一般に、電流源は内部抵抗や温度変動の影響を受けるため温度補償やフィードバック補償が必要となり、パルス電源装置の構成要素のコストが上昇する要因となる。上記したように、電流源を用いた高周波のパルスを出力するパルス電源装置では、電流源を用いることによる高速応答性やコスト等の課題がある。

【0009】

本発明は、上記した従来の課題を解決し、電流源を用いることなく負の電圧勾配を得ることができる勾配電源を備えたパルス電源装置を提供することを目的とする。

【課題を解決するための手段】

【0010】

本発明のパルス電源装置は、勾配電源の制御において、インバータ制御によって所定の電圧変化率ｄｖ／ｄｔで直線状に電圧が時間変化する電圧波形を生成し、生成した電圧波形に直流電圧を重畳させて台形波形電圧を生成し、スイッチ部の制御において、スイッチング動作によってパルス波形が所定周期で繰り返すパルスを出力する。勾配電源の制御とスイッチ部の制御との同期によって、台形波形電圧の生成とパルスの生成とを同期させる。

【0011】

本発明のパルス電源装置は、直流電圧の第１電圧を生成する直流電源と、台形波形電圧を生成する勾配電源と、接地電位と前記勾配電源の台形波形電圧との切り替えによりパルス波形を生成し、パルス波形を所定周期で繰り返してパルスを出力するスイッチ部と、勾配電源を制御する制御部と、を備える。

【0012】

本発明のパルス電源装置は、一定電圧の直流電圧とランプ波形電圧とを重畳することにより所定の電圧勾配を有した台形波形のパルスを生成する。ランプ波形電圧は接地電位から所定の電圧変化率ｄｖ／ｄｔで直線状に時間変化する電圧勾配を有した電圧である。本発明のパルス電源装置は、このランプ波形電圧をインバータ制御で生成し、直流電圧とランプ波形電圧とを重畳して台形波形電圧を生成し、台形波形電圧からパルス波形を生成することにより、電流源を用いることなく電圧勾配を有したパルスを生成する。

【0013】

本発明のパルス電源装置は、一定電圧の直流電圧である第１電圧を生成する直流電源を第１電源とし、生成した第１電圧とランプ波形電圧とから台形波形電圧を生成する勾配電源を第２電源として備え、さらに、勾配電源で生成した台形波形電圧からパルスを生成するスイッチ部を備える。

【0014】

スイッチ部は、接地電位と第２電源の勾配電源の台形波形電圧とを切り替えることによってパルス波形を生成し、生成したパルス波形を所定周期で繰り返してパルスを出力する。

【0015】

本発明の勾配電源は、インバータ制御により接地電位から所定の電圧変化率ｄｖ／ｄｔで直線状に時間変化するランプ波形電圧を生成し、生成したランプ波形電圧と直流電源の第１電圧とを重畳し、この電圧重畳によって第１電圧から所定の電圧変化率ｄｖ／ｄｔで直線状に電圧が時間変化する台形波形電圧を生成する。

【0016】

本発明の勾配電源は、直流電圧を交流電圧に変換するインバータ回路と、インバータ回路の交流電圧を直流電圧に変換する整流回路と、第１電源の直流電源の出力と整流回路の出力とを重畳する電圧重畳回路とを備える。

【0017】

インバータ回路は、インバータ制御で直流交流電圧変換を行う際、交流電圧の電圧を電圧変化率ｄｖ／ｄｔで調整する。電圧変化率ｄｖ／ｄｔは電圧の時間に対する変化率であり、インバータ回路は、直流電圧を交流電圧に変化する際に制御量を時間的に変えることによって電圧変化率ｄｖ／ｄｔを調整する。電圧変化率ｄｖ／ｄｔを負極性とすることで負の勾配の台形波形電圧が生成される。

【0018】

整流回路は、インバータ回路の交流電圧出力を整流して直流電圧とし、接地電位から直線状に時間変化するランプ波形電圧を生成する。ランプ波形電圧の電圧変化率はインバータ制御で調整された電圧変化率である。

【0019】

電圧重畳回路は、整流回路の出力のランプ波形電圧と第１電源の直流電源の第１電圧とを電圧重畳して台形波形電圧を生成する。

【0020】

整流回路から出力されるランプ波形電圧は、直線状に電圧が時間変化する電圧波形を呈するが、その始点となる電圧は接地電位であり接地電位から電圧が時間変化する。台形波形電圧は、ランプ波形電圧に第１電圧が電圧重畳されることにより、第１電圧を始点電圧として所定の電圧変化率ｄｖ／ｄｔで直線状に時間変化する電圧波形となる。ランプ波形電圧の電圧変化率ｄｖ／ｄｔを負の値とすることにより、負電圧の台形波形電圧が生成される。

【0021】

スイッチ部は、当該スイッチ部におけるパルス生成の開始を勾配電源の出力の開始と同期させ、接地電位の０Ｖと勾配電源で生成した台形波形電圧とを切り替えてパルス波形を生成する。生成されたパルス波形は、電位が接地電位である第１の区間と、第１電圧から所定の電圧変化率ｄｖ／ｄｔで直線状に時間変化する台形波形電圧の第２の区間と、を有する。第１の区間の０Ｖと第２の区間の始点の第１電圧とは第１電圧分の電位差を有することになる。

【0022】

台形波形電圧の終点における第２電圧は、ランプ波形電圧の電圧変化率ｄｖ／ｄｔと台形波形電圧の第２の区間の時間幅で定まる。

【0023】

スイッチ部は、台形波形電圧から生成したパルス波形を１パルスとし、このパルス波形を所定周期で繰り返して周期パルスを出力する。１パルスの時間幅は第１の区間の時間幅と第２の区間の時間幅を加算した値であり、パルス周期に応じて定まる。

【0024】

負極性の台形波形電圧の場合には、スイッチ部は０Ｖの第１の区間と負の第１電圧から直線状に時間変化する台形波形電圧の第２の区間との２つの電圧区間からなる電圧波形を１パルスとする周期パルスが出力される。

【0025】

本発明の制御部は、インバータ制御によりインバータ回路を制御して、接地電位から所定の電圧変化率ｄｖ／ｄｔで直線状に時間変化するランプ波形電圧を生成し、当該ランプ波形電圧と第１電圧とを重畳し、第１電圧から所定の電圧変化率ｄｖ／ｄｔで直線状に電圧が時間変化する台形波形電圧を生成する勾配電源の制御と、勾配電源と出力端との間の開閉、及び接地電位と出力端との間の開閉とを交互に切り替える切り替え動作と、切り替え動作を所定周期で繰り返す周期動作とを制御するスイッチ部の制御と、を備え、勾配電源の制御とスイッチ部の制御とを同期させ、台形波形電圧の生成とパルスの生成とを同期して行う。

【0026】

勾配電源のインバータ制御は、インバータ制御のデューティ比を制御するＰＷＭ制御、インバータ制御の周期を制御するＰＦＭ制御、又はインバータの導通角をシフト制御する位相シフト制御、を適用することができる。

【0027】

インバータ制御は、電圧制御と電流制御の２つ制御形態を適用することができる。インバータ制御の第１の制御形態は、検出部で検出した出力電圧の電圧変化が設定された電圧変化率ｄｖ／ｄｔとなるように制御する電圧制御である。

【0028】

一方、インバータ制御の第２の制御形態は、検出部で検出した出力電流が定電流値となるように制御する電流制御である。定電流値は、外部指令、又は第１電圧印加後の静定電流値を用いることができる。

【発明の効果】

【0029】

以上説明したように、本発明のパルス電源装置によれば、電流源を用いることなく所定の電圧勾配を得ることができる勾配電源を備えることにより高速応答性を得ることができる。

【図面の簡単な説明】

【0030】

【図1】本発明のパルス電源装置の概略構成を説明するための図である。

【図2】本発明のパルス電源装置の動作例を説明するためのタイミングチャートである。

【図3A】本発明のパルス電源装置の放電フェーズの動作例を説明するための図である。

【図3B】本発明のパルス電源装置の放電フェーズの動作例を説明するための図である。

【図4A】本発明のパルス電源装置の印加フェーズの動作例を説明するための図である。

【図4B】本発明のパルス電源装置の印加フェーズの動作例を説明するための図である。

【図5】本発明の勾配電源の制御例を説明するための図である。

【図6】ＰＷＭ制御によるインバータ制御形態、ＰＦＭ制御によるインバータ制御形態、及び位相シフト制御を説明するための図である。

【図7】本発明の勾配電源の第１の構成例の概略構成図である。

【図8】本発明の勾配電源の第１の構成例のタイミングチャートである。

【図9】本発明の勾配電源の第２の構成例の概略構成図である。

【図10】本発明の勾配電源の第２の構成例のタイミングチャートである。

【図11A】本発明の電圧重畳回路の構成例を説明するための図である。

【図11B】本発明の電圧重畳回路の構成例を説明するための図である。

【図12】本発明の平滑回路を説明するための図である。

【図13】本発明の平滑回路の第１の形態例を説明するための図である。

【図14】本発明の平滑回路の第２の形態例を説明するための図である。

【図15A】本発明の平滑回路の波形例を示す図である。

【図15B】本発明の平滑回路の波形例を示す図である。

【図16】本発明のパルス電源装置の負荷がプラズマ負荷の例を説明するための図である。

【図17】スイッチ駆動信号、電源出力Ｖｏｕｔ、及び出力電流Ｉｏｕｔの一例を示す図である。

【図18】ウェハー電圧Ｖｓｈ、電源出力Ｖｏｕｔ、及びイオン電流Ｉｐを示す図である。

【発明を実施するための形態】

【0031】

（１）本発明のパルス電源装置の概略構成および動作例
以下、本発明のパルス電源装置の概略構成および動作例について図１、図２を用いて説明する。

【0032】

パルス電源装置１は、電源部１０とスイッチ部１３と制御部１５と検出部１６とを備える。電源部１０は、一定電圧の第１電圧を生成する第１直流電源１１を第１電源とし、台形波形電圧を生成する勾配電源１２を第２電源として備える。

【0033】

勾配電源１２は、接地電位を始点として所定の電圧変化率ｄｖ／ｄｔで電圧が変化するランプ波形電圧Ｖｌａｍｐを生成し、このランプ波形電圧Ｖｌａｍｐに第１直流電源１１の第１電圧を重畳させることによって、第１電圧を始点として所定の電圧変化率ｄｖ／ｄｔで電圧が変化する台形波形電圧を生成し、勾配電源出力Ｖｇｒａのパルスを出力する。

【0034】

スイッチ部１３は、スイッチング動作によって負荷側に蓄積された電荷を放電する放電フェーズと負荷側に周期パルスを印加する印加フェーズを順に繰り返し、負荷に対して電流を供給する。スイッチ部１３は、印加フェーズにおいて勾配電源出力Ｖｇｒａのパルスを負荷に出力するためのパルススイッチ部１３ａと、負荷に蓄積された電荷を放電するための放電回路１３ｂと、を備える。パルススイッチ部１３ａ及び放電回路１３ｂのスイッチング動作は、制御部１５によって制御される。

【0035】

印加フェーズでは、スイッチ部１３は、勾配電源１２で生成された台形波形電圧を周期パルスの１パルス波形として負荷に印加する。放電フェーズでは、負荷側に蓄積された電荷が放電されてスイッチ部１３の出力は０Ｖとなるため、印加フェーズの開始時点でのスイッチ部１３の出力は、０Ｖから第１電圧に変化する。スイッチ部１３から出力されたパルス出力は、電源出力として負荷２１に供給される。

【0036】

パルス電源装置１は、平滑回路を備えた構成としてもよい。平滑回路の形態として、勾配電源１２の出力端に平滑回路が接続される第１の形態、及びスイッチ部１３のパルススイッチ部１３ａの出力端に平滑回路が接続される第２の形態、とすることができる。第１の形態の平滑回路は、勾配電源出力に含まれるノイズ分を抑制する。第２の形態の平滑回路は、スイッチ部１３において放電フェーズと印加フェーズとの間の電圧変化に伴って生じるオーバーシュートやアンダーシュートの電圧振動を抑制する。なお、図１では平滑回路は示していない。

【0037】

検出部１６は、パルス電源装置１の電源出力の出力電圧Ｖｏｕｔ、又は出力電流Ｉｏｕｔを検出し、検出値を制御部１５にフィードバックする。

【0038】

制御部１５は、勾配電源１２及びスイッチ部１３を制御する。この際、勾配電源１２の勾配電源出力Ｖｇｒａの出力制御、及びスイッチ部１３のパルス制御を同期して行う。

【0039】

制御部１５は、勾配電源をインバータ制御することによって勾配電源出力Ｖｇｒａの出力制御を行う。インバータ制御は、デューティ比を制御するＰＷＭ制御、インバータ制御の周期を制御するＰＦＭ制御、又はインバータの導通角をシフトする位相シフト制御、を適用することができる。

【0040】

インバータ制御の第１の制御形態は、検出部１６で検出した検出電圧値に基づいて出力電圧の電圧変化が電圧変化率ｄｖ／ｄｔの設定値となるように電圧制御する。

【0041】

制御部１５は、検出電圧値に基づいて電圧変化率ｄｖ／ｄｔを算出し、算出値と設定値とを比較し、算出値が設定値となるようにインバータ制御を行う。電圧変化率ｄｖ／ｄｔの設定値は、装置内部に記憶しておく他、外部から入力することで取得することができる。

【0042】

インバータ制御の第２の制御形態は、検出部１６で検出した出力電流値が定電流値となるように制御する電流制御する。制御部１５は、検出電流値と設定値とを比較し、算出値が設定値となるようにインバータ制御を行う。設定値として定電流値を定めることにより定電流制御を行う。定電流値は、外部指令、又は第１電圧印加後の静定電流値を用いることができる。

【0043】

インバータ制御の第３の制御形態は、検出部１６で検出した検出電圧値に基づいて出力電圧が設定電圧となるように電圧制御する。制御部１５は、検出電圧値と設定値とを比較し、算出値が設定値となるように位相シフト制御を行う。位相シフト制御では、インバータを構成するフルブリッジ回路において、進みレグに対する遅れレグの導通角の位相ずれを定める位相シフト量を制御することにより出力が制御される。

【0044】

図２は、本発明のパルス電源装置の動作例を説明するためのタイミングチャートである。

【0045】

電源部１０は、第１直流電源１１の第１電源と、勾配電源１２の第２電源と、を備える。第１電源の第１直流電源１１は、一定電圧の第１電圧Ｖ１を出力生成する。第２電源の勾配電源１２は、接地電位を始点として所定の電圧変化率ｄｖ／ｄｔで電圧が変化するランプ波形電圧Ｖｌａｍｐを生成し、このランプ波形電圧Ｖｌａｍｐに第１電圧Ｖ１を重畳させて台形波形電圧を生成する。

【0046】

勾配電源１２は、制御部１５からの勾配電源制御信号に基づいてランプ波形電圧Ｖｌａｍｐと生成し、生成したランプ波形電圧Ｖｌａｍｐと第１電圧Ｖ１とを重畳して台形波形電圧を生成し、勾配電源出力Ｖｇｒａとして出力する。

【0047】

勾配電源制御信号は、スイッチ部１３を制御するスイッチ制御信号と同一の出力パルス周期Ｔを備えると共に、スイッチ制御信号と同期している。勾配電源制御信号によるランプ波形電圧Ｖｌａｍｐの発生と、スイッチ制御信号によるパルスの印加フェーズの開始とは同時点Ａである。また、勾配電源制御信号によるランプ波形電圧Ｖｌａｍｐの終了と、スイッチ制御信号によるパルスの印加フェーズの終了及び放電フェーズの開始とは同時点Ｂである。

【0048】

ここで、出力パルス周期Ｔ（＝Ｔｏｎ＋Ｔｏｆｆ）に対するデューティ比をＴｏｎ／Ｔとしたとき、勾配電源制御信号のオン時間と印加フェーズの時間は同一のＴｏｎとなり、勾配電源制御信号のオフ時間と放電フェーズの時間は同一のＴｏｆｆとなる。

【0049】

ランプ波形電圧Ｖｌａｍｐは、印加フェーズの始点の０Ｖから所定の電圧変化率ｄｖ／ｄｔで変化し、印加フェーズの終点では、電圧変化率ｄｖ／ｄｔとＴｏｎとの積（Ｔｏｎ×ｄｖ／ｄｔ）で定まる電圧ΔＶとなる。勾配電源出力Ｖｇｒａは、印加フェーズの始点の第１電圧Ｖ１から所定の電圧変化率ｄｖ／ｄｔで変化し、印加フェーズの終点では、第１電圧Ｖ１に電圧ΔＶを重畳した電圧Ｖ２（＝Ｖ１＋ΔＶ）となる。

【0050】

電圧ΔＶ及び電圧Ｖ２は、ΔＶが電圧変化率ｄｖ／ｄｔとＴｏｎとの積（Ｔｏｎ×ｄｖ／ｄｔ）であるため、電圧変化率ｄｖ／ｄｔ及びＴｏｎあるいは周期パルスのデューティ比に依存した電圧となる。したがって、電圧変化率ｄｖ／ｄｔ、Ｔｏｎ又は周期パルスのデューティ比が変更された場合には、電圧ΔＶ及び電圧Ｖ２は異なる値となる。

【0051】

第１の形態の平滑回路は、勾配電源出力に含まれるノイズ分を抑制し、第２の形態の平滑回路は、スイッチ部１３のスイッチ部出力に含まれるオーバーシュートやアンダーシュートの電圧振動を抑制する。パルス電源装置１の電源出力は、負荷２１に供給される。

【0052】

図２において、Ｐｈ＿ｄｉｓを付した区間は放電フェーズを表し、Ｐｈ＿ａｄｄを付した区間は印加フェーズを表している。放電フェーズは、パルススイッチ部１３ａのスイッチＳＷＡがオフ状態で、放電回路１３ｂのスイッチＳＷＢがオン状態である。一方、印加フェーズは、パルススイッチ部１３ａのスイッチＳＷＡがオン状態で、放電回路１３ｂのスイッチＳＷＢがオフ状態である。

【0053】

パルススイッチ部１３ａのスイッチＳＷＡは、オフ状態からオン状態に切り替えることによって、放電フェーズから印加フェーズに切り替え、印加フェーズのＴｏｎの間において勾配電源出力Ｖｇｒａをパルス出力として出力する。

【0054】

放電回路１３ｂのスイッチＳＷＢは、オフ状態からオン状態に切り替えることによって、印加フェーズから放電フェーズに切り替え、放電フェーズのＴｏｆｆの間において負荷に蓄積されていた電荷を接地に放電し、勾配電源出力Ｖｇｒａの電圧を０Ｖとする。

【0055】

図３は、放電フェーズの動作例を説明するための図であり、図３Ａと図３Ｂは、それぞれ図２中の放電フェーズＰｈ＿ｄｉｓにおいて電源出力ＶｏｕｔがＶ２から０Ｖに立ち上がる時点の動作状態、及び電源出力Ｖｏｕｔが０Ｖとなる動作状態を表している。

【0056】

図３Ａの放電フェーズＰｈ＿ｄｉｓ１は、パルススイッチ部１３ａのＳＷＡがオフ状態に切り替わり、放電回路１３ｂのＳＷＢがオン状態に切り替わった時点である。この時点は、図２においてＤｉｓ１で表される区間に相当する。このＤｉｓ１では、電源出力ＶｏｕｔがＶ２から０Ｖに立ち上がり、出力電流Ｉｏｕｔは、急峻した放電電流が０Ａに向かって減少する。印加フェーズの電流Ｉｐは、プラズマ負荷の場合にはイオン電流Ｉｐに相当する。

【0057】

図３Ｂの放電フェーズＰｈ＿ｄｉｓ２は、パルススイッチ部１３ａのＳＷＡがオフ状態にあり、放電回路１３ｂのＳＷＢがオン状態にある。この状態は、図２においてＤｉｓ２で表される区間に相当する。このＤｉｓ２では、電源出力Ｖｏｕｔが０Ｖであり、出力電流Ｉｏｕｔは０Ａとなる。

【0058】

図４は、印加フェーズの動作例を説明するための図であり、図４Ａと図４Ｂは、それぞれ図２中の印加フェーズＰｈ＿ａｐｐにおいて、電源出力Ｖｏｕｔが０ＶからＶ１に立ち下がる時点の動作状態、及び電源出力ＶｏｕｔがＶ１からＶ２に変化する動作状態を表している。

【0059】

図４Ａの印加フェーズＰｈ＿ａｐｐ１は、パルススイッチ部１３ａのＳＷＡがオン状態に切り替わり、放電回路１３ｂのＳＷＢがオフ状態に切り替わった時点である。この時点は、図２においてＡｐｐ１で表される時点に相当する。このＡｐｐ１の時点では、電源出力Ｖｏｕｔが０ＶからＶ１に立ち下がり、負荷に向かって電流Ｉｑが流れる。Ａｐｐ１の時点における電圧変化は、スイッチ部より後段に接続される回路の時定数で定まる。

【0060】

図４Ｂの印加フェーズＰｈ＿ａｐｐ２は、パルススイッチ部１３ａのＳＷＡがオン状態にあり、放電回路１３ｂのＳＷＢがオフ状態にある。この状態は、図２においてＡｐｐ２で表される区間に相当する。このＡｐｐ２では、電源出力ＶｏｕｔはＶ１から電圧変化率ｄｖ／ｄｔで変化し、Ａｐｐ２の終点では、電源出力ＶｏｕｔはＶ２となる。プラズマ負荷の場合において、出力電流Ｉｏｕｔには、電圧変化率ｄｖ／ｄｔに基づいて定まるイオン電流に相当する一定電流の電流Ｉｒが流れる。なお、電流Ｉｒ及び電流Ｉｑの一例については図１７に示す。

【0061】

（２）勾配電源
本発明の勾配電源１２は、直流電圧を交流電圧に変換するインバータ回路と、インバータ回路の交流電圧を直流電圧に変換する整流回路と、第１電源の直流電源の出力と整流回路を介して出力されるランプ波形電圧Ｖｌａｍｐとを重畳して台形波形電圧を生成し、勾配電源出力Ｖｇｒａとして出力する電圧重畳回路と、を備える。

【0062】

（２－１）勾配電源の制御
図５を用いて勾配電源１２の制御例を示す。なお、図５は、勾配電源１２が備える構成の内、一部のみを示している。

【0063】

勾配電源１２の勾配電源出力の制御は、制御部１５によって行われる。制御部１５は、検出部１６で検出した電源出力の検出値をフィードバックして取得し、比較部１５ａで検出値と比較値とを比較する。制御指令生成部１５ｂは、比較結果に基づいてインバータ回路１２ｂをインバータ制御する制御指令を生成する。

【0064】

制御部１５の制御において、フィードバック制御は、電圧制御あるいは電流制御を適用することができる。また、各制御において、インバータ制御は、デューティ比を制御するＰＷＭ制御、インバータ制御の周期を制御するＰＦＭ制御、インバータの位相シフト量を制御する位相シフト制御、を適用することができる。

【0065】

したがって、制御部１５による制御形態として、電圧制御のフィードバック制御をＰＷＭ制御のインバータ制御、ＰＦＭ制御のインバータ制御、あるいは位相シフト制御で行う制御形態、電流制御のフィードバック制御をＰＷＭ制御のインバータ制御、ＰＦＭ制御のインバータ制御、あるいは位相シフト制御で行う各制御形態、を選択的に適用することができる。

【0066】

（ａ）電圧制御による制御形態
フィードバック制御の電圧制御の制御形態では、検出部１６で検出した出力電圧Ｖｏｕｔに基づいて、出力電圧の電圧変化が電圧変化率ｄｖ／ｄｔの設定値となるように電圧制御を行う。制御部１５は、出力電圧Ｖｏｕｔに基づいて電圧変化率ｄｖ／ｄｔを算出し、算出値と設定値とを比較して算出値が設定値となるようにフィードバック制御を行い、制御指令を生成する。電圧変化率ｄｖ／ｄｔの設定値は、装置内部に記憶しておく他、外部から入力することで取得することができる。

【0067】

（ｂ）電流制御による制御形態
フィードバック制御の電流制御の制御形態では、検出部１６で検出した出力電流Ｉｏｕｔが定電流値となるように制御する電流制御を行う。制御部１５は、出力電流Ｉｏｕｔと設定値とを比較し、出力電流Ｉｏｕｔが設定値となるようにフィードバック制御を行う。設定値として定電流値を定めることにより定電流制御が行われる。定電流値は、外部指令、又は第１電圧印加後の静定電流値を用いることができる。

【0068】

（ｃ）インバータ制御
図６は、ＰＷＭ制御によるインバータ制御形態、ＰＦＭ制御によるインバータ制御形態、及び位相シフト制御、の一例を示している。図６は、インバータ制御の周期、ＰＷＭ制御のインバータ出力、ＰＦＭ制御のインバータ出力、ＰＷＭ制御とＰＦＭ制御とを組み合わせたインバータ出力、及び位相シフト制御の各信号例、を順に示している。なお、各信号は説明の便宜上から概略を示すものであって、実際の信号を表すものではない。

【0069】

図６に示すインバータ制御の周期の信号例において、インバータ制御の周期Ｔは、インバータ制御を行われる時間がＴｏｎの期間とインバータ制御を停止している時間がＴｏｆｆの期間とを備える。インバータ制御を行われるＴｏｎの期間は、スイッチ部がパルスを出力する区間と同じ時間幅で同期し、インバータ制御が停止するＴｏｆｆの期間は、スイッチ部が出力を停止する区間と同じ時間幅で同期している。

【0070】

（ｃ１）ＰＷＭ制御によるインバータ制御形態
図６に示すＰＷＭ制御のインバータ出力例において、ＰＷＭ制御によるインバータ制御では、Ｔｏｎの期間における同一の周期Ｔｉｎｖでインバータのオン／オフ動作が行われる。各周期Ｔｉｎｖは、スイッチがオン状態となるオン区間ｔｏｎ＿ｗ１，ｔｏｎ＿ｗ２，・・・，ｔｏｎ＿ｗｉと、スイッチがオフ状態となるオフ区間ｔｏｆｆ＿ｗ１，ｔｏｆｆ＿ｗ２，・・・，ｔｏｆｆ＿ｗｉと、を備える。このときのデューティ比は（Ｔｏｎ／Ｔｉｎｖ）で表される。

【0071】

Ｔｏｎ＿ｗ１／Ｔｉｎｖ，Ｔｏｎ＿ｗ２／Ｔｉｎｖ，・・・，Ｔｏｎ＿ｗｉ／Ｔｉｎｖのデューティ比が漸次増加するように制御することによって、インバータ回路１２ｂの出力を整流して得られる出力電圧は直線状に増加する。ＰＷＭ制御を行う場合には、インバータ制御の各周期におけるデューティ比を調整する。

【0072】

（ｃ２）ＰＦＭ制御によるインバータ制御
図６に示すＰＦＭ制御のインバータ出力例において、ＰＦＭ制御によるインバータ制御では、ＰＷＭ制御によるインバータ制御と同様に、Ｔｏｎの期間において周期Ｔｉｎｖでインバータのオン／オフ動作が行われる。各周期Ｔｉｎｖは、スイッチがオン状態となるオン区間ｔｏｎ１＿ｆ１，ｔｏｎ＿ｆ２，・・・，ｔｏｎ＿ｆｉと、スイッチがオフ状態となるオフ区間ｔｏｆｆ＿ｆ１，ｔｏｆｆ＿ｆ２，・・・，ｔｏｆｆ＿ｆｉと、を備える。このときのデューティ比は（Ｔｏｎ／Ｔ）で表され、周期Ｔｉｎｖの時間幅によってパルス周波数を変調する。

【0073】

ＰＦＭ制御において、周波数の変調は周期Ｔｉｎｖの時間幅の変調に相当する。周期Ｔｉｎｖ＿ｆ１，Ｔｉｎｖ＿ｆ２，・・・，Ｔｉｎｖ＿ｆｉの時間幅が漸次減少するように制御することによって、インバータ回路１２ｂの出力を整流して得られる出力電圧は直線状に増加する。ＰＦＭ制御を行う場合には、インバータ制御の各周期の周期時間を調整する。

【0074】

（ｃ３）ＰＷＭ制御とＰＦＭ制御の組み合わせによるインバータ制御
本発明は、ＰＷＭ制御によるインバータ制御とＰＦＭ制御によるインバータ制御とを組み合わせた制御形態としてもよい。

【0075】

図６に示すような、ＰＷＭ制御によるインバータ制御とＰＦＭ制御によるインバータ制御とを組み合わせたインバータ出力例では、制御開始時点から数周期の間は同一の周期Ｔｉｎｖ＿ｆ１とし、この数周期においてオン区間ｔｏｎ１＿ｆを漸次増加させるＰＷＭ制御を行い、次に続く数周期の間を短縮した周期Ｔｉｎｖ＿ｆ２とするＰＦＭ制御を行い、この数周期においてオン区間ｔｏｎ１＿ｆを漸次増加させるＰＷＭ制御を行う。

【0076】

このように、インバータ制御をＰＷＭ制御とＰＦＭ制御とを組み合わせて行うことによって、ＰＷＭ制御におけるデューティ比の調整、及びＰＦＭ制御における周期幅の調整に余裕を持たせることができる。

【0077】

（ｃ４）位相シフト制御によるインバータ制御
図６に示す位相シフト制御例は、位相シフト量φの変化を示している。この位相シフト量φは、フルブリッジ回路において、進みレグのスイッチング素子を駆動するドライバ信号に対する遅れレグのスイッチング素子を駆動するドライバ信号の位相ずれの量である。位相シフト量φが漸次減少するよう制御することによって、インバータ回路１２ｂの出力を整流して得られる出力電圧は直線状に増加する。

【0078】

（ｃ５）ＰＷＭ制御又はＰＦＭ制御と位相シフト制御の組み合わせによるインバータ制御
本発明は、ＰＷＭ制御によるインバータ制御又はＰＦＭ制御によるインバータ制御と、位相シフト制御と、を組み合わせた制御形態としてもよい。位相シフト制御を組み合わせた制御形態では、ＰＷＭ制御あるいはＰＦＭ制御において、各オン区間ｔｏｎ１＿ｗあるいはｔｏｎ１＿ｆにおいて進みレグと遅れレグとの間の導通角をずらす位相シフト量を順次調整する。位相シフト制御を組み合わせることによって、ＰＷＭ制御におけるデューティ比の調整、及びＰＦＭ制御における周期幅の調整に余裕を持たせることができる。なお、図６にはこのインバータ制御については示していない。

【0079】

本発明の勾配電源は、直流電源の出力とランプ波形電圧Ｖｌａｍｐとを重畳する電圧重畳回路を勾配電源の回路において、異なる位置に配置する複数形態で構成することができる。以下、本発明の勾配電源の第１の構成例～第２の構成例について図７～図１１を用いて説明する。

【0080】

図７及び図８は、勾配電源の第１の構成例を説明するための図であり、図９及び図１０は、勾配電源の第２の構成例を説明するための図である。図１１は、電圧重畳回路の構成例を説明するための図である。

【0081】

（２－２）勾配電源の構成例
（ａ）第１の構成例
図７は、本発明の勾配電源の第１の構成例の概略構成を示し、図８は、本発明の勾配電源の第１の構成例のタイミングチャートを示している。

【0082】

第１の構成例の勾配電源１２Ａは、第２直流電源１２ａ、インバータ回路１２ｂ、トランス１２ｃ、及び整流回路１２ｄを備え、電圧重畳回路１２ｅは整流回路１２ｄ内に設けられる。

【0083】

第２直流電源１２ａは、交流を直流に変換して直流電圧を出力するＡＣ／ＤＣ電源を用いる他、通常の直流電源を用いても良い。ＡＣ（交流）の発生源は、外部電源あるいは内部電源のいずれとしてもよい。インバータ回路１２ｂは、入力した直流電圧を交流電圧に変換すると共に、変換した交流電圧の電圧値を調整して出力する。トランス１２ｃは、インバータ回路１２ｂからの交流電圧の振幅を所定の巻線比で定まる変圧比に基づいて変換する。整流回路１２ｄは、トランス１２ｃの交流電圧を整流して直流電圧に変換する。

【0084】

インバータ回路１２ｂは、制御部１５から出力される制御指令に基づいてインバータ制御される。制御部１５の制御指令は、勾配電源出力の電圧及び／又は電流のフィードバック信号に基づいて生成される他、図示しない外部装置からの外部信号に基づいて生成される構成としてもよい。

【0085】

インバータ回路１２ｂは、例えば、数１００ｋＨｚ～数十ＭＨｚの高周波で駆動される。インバータ回路１２ｂは、１つのスイッチング素子を用いた１石型のフライバックインバータ、２つのスイッチング素子を用いた２石型のハーフブリッジインバータ、４つのスイッチング素子を用いた４石型のフルブリッジインバータの何れを用いてもよい。

【0086】

電圧重畳回路１２ｅは整流回路１２ｄ内に組み込まれ、整流回路１２ｄの整流出力に第１直流電源１１の第１電圧Ｖ１を重畳する。図１１Ａは、整流回路１２ｄ内に組み込んだ電圧重畳回路１２ｅの構成例を示している。ここでは、整流回路１２ｄとして、ダイオードブリッジから構成される回路例を示している。図１１Ａの回路構成例では、整流回路１２ｄの一方の出力端に電圧重畳回路１２ｅの出力端を接続し、第１電圧Ｖ１を重畳した整流出力を勾配電源出力として出力する。

【0087】

図８は、インバータ制御としてＰＷＭ制御を用いた場合を示している。インバータ制御は、出力パルス周期Ｔの内でデューティ比に基づくオン時間Ｔｏｎの間に行われ、オフ時間Ｔｏｆｆが経過した後に再開される。ＰＷＭ制御は、駆動周波数ｆ＿ｉｎｖで定まるインバータ周期Ｔｉｎｖ（＝１／ｆ＿ｉｎｖ）毎にパルス幅を制御する。パルス幅を漸次増加あるいは漸次減少させて出力電圧の波高値を昇圧あるいは降圧することによって、出力電圧を調整する。

【0088】

インバータ制御によってランプ波形電圧Ｖｌａｍｐ、及び勾配電源出力Ｖｇｒａの電圧の勾配波形を生成する際には、勾配電源１２の後段に平滑回路が接続された際の応答性を考慮して、インバータ制御を行うＰＷＭ制御の駆動周波数ｆ＿ｉｎｖは、出力パルス周波数ｆ＿ｐｕｌｓｅよりも高い周波数とする必要があり、５倍以上の高周波数であることが望ましい。

【0089】

トランス１２ｃは、インバータ回路１２ｂのインバータ出力の波高値を巻線比で定まる変圧比に基づいて調整し、整流回路１２ｄに出力する。整流回路１２ｄはインバータ出力を整流し、所定の電圧変化率ｄｖ／ｄｔで電圧変化するランプ波形電圧を出力する。ランプ波形電圧は、オン時間Ｔｏｎの時間内に出力され、オフ時間Ｔｏｆｆでは出力されない。電圧重畳回路１２ｅは、整流回路１２ｄの整流出力に第１電圧Ｖ１を重畳して重畳出力を生成する。

【0090】

（ｂ）勾配電源の第２の構成例
図９は、本発明の勾配電源の第２の構成例の概略構成を示し、図１０は、本発明の勾配電源の第２の構成例のタイミングチャートを示している。

【0091】

第２の構成例の勾配電源１２Ｂは、第２直流電源１２ａ、インバータ回路１２ｂ、トランス１２ｃ、及び整流回路１２ｄを備え、電圧重畳回路１２ｅをトランス１２ｃ内に備える。

【0092】

第２の構成例の勾配電源１２Ｂは、第１の構成例の勾配電源１２Ａと同様に、第２直流電源１２ａ、インバータ回路１２ｂ、トランス１２ｃ、及び整流回路１２ｄを備えるが、電圧重畳回路１２ｅがトランス１２ｃに組み込まれて構成される点で相違している。ここでは、第２直流電源１２ａ、インバータ回路１２ｂ、トランス１２ｃ、及び整流回路１２ｄについての説明は省略し、電圧重畳回路１２ｅについてのみ説明する。

【0093】

電圧重畳回路１２ｅは、トランス１２ｃ内に組み込まれる形態で構成され、インバータ回路１２ｂのインバータ出力に第１直流電源１１の第１電圧Ｖ１を重畳する。図１１Ｂは、電圧重畳回路１２ｅの構成例を示している。

【0094】

図１１Ｂの回路構成例では、トランス１２ｃの２次側に一方の出力端に第１直流電源１１を接続することによって、トランス１２ｃで電圧変換されたインバータ出力に第１電圧Ｖ１を重畳する。

【0095】

図８は、図６と同様に、インバータ制御としてＰＷＭ制御を用いた場合を示している。インバータ制御は、出力パルス周期Ｔの範囲内でデューティ比に基づくオン時間Ｔｏｎの間に行われ、オフ時間Ｔｏｆｆが経過した後に再開される。ＰＷＭ制御は、駆動周波数ｆ＿ｉｎｖで定まるインバータ周期Ｔｉｎｖ毎にパルス幅を制御する。パルス幅を漸次増加あるいは漸次減少させて出力電圧の波高値を昇圧あるいは降圧することによって、出力電圧を調整する。

【0096】

第１の構成例と同様に、インバータ制御によってランプ波形電圧Ｖｌａｍｐ、及び勾配電源出力Ｖｇｒａの電圧の勾配波形を生成する際には、勾配電源１２の後段に平滑回路が接続された際の応答性を考慮して、インバータ制御を行うＰＷＭ制御の駆動周波数ｆ＿ｉｎｖは、出力パルス周波数ｆ＿ｐｕｌｓｅよりも高い周波数とする必要があり、５倍以上の高周波数であることが望ましい。

【0097】

トランス１２ｃは、インバータ回路１２ｂのインバータ出力の波高値を変圧比に基づいて調整する。

【0098】

電圧重畳回路１２ｅは、トランス１２ｃで電圧変換したインバータ出力に第１電圧Ｖ１を重畳してトランス出力を生成し、整流回路１２ｄに出力する。整流回路１２ｄはインバータ出力を整流し、所定の電圧変化率ｄｖ／ｄｔで電圧変化するランプ波形電圧を出力する。ランプ波形電圧は、オン時間Ｔｏｎの時間内に出力され、オフ時間Ｔｏｆｆでは出力されない。

【0099】

（３）平滑回路
図１２は、平滑回路１４の構成例を示している。平滑回路１４は、直列接続されたインダクタＬｐと並列接続されたキャパシタＣｐのＬＣ回路で構成される。なお、この平滑回路１４は一例であって、このＬＣ回路に限定されるものではない。

【0100】

本発明のパルス電源装置１の平滑回路は、勾配電源１２の出力端に平滑回路が接続される第１の形態と、スイッチ部１３のパルススイッチ部１３ａの出力端に平滑回路が接続される第２の形態と、により構成することができる。第１の形態の平滑回路は、勾配電源出力に含まれるノイズ分を抑制する。第２の形態の平滑回路は、スイッチ部１３において放電フェーズと印加フェーズとの間の電圧変化に伴って生じるオーバーシュートやアンダーシュートの電圧振動を抑制する。

【0101】

（ａ）平滑回路の第１の形態例
第１の形態の平滑回路１４Ａについて図１３を用いて説明する。なお、図１３では、整流回路１２ｄにおいて電圧重畳を行う勾配電源１２Ａの構成例を示している。

【0102】

平滑回路１４Ａは、勾配電源１２Ａの整流回路１２ｄの出力端とスイッチ部１３の入力端との間に接続され、整流回路等で発生した勾配電源出力に含まれる高周波成分のノイズを抑制する。この回路構成では、スイッチ部１３内のパルススイッチ部１３ａのＳＷＡがオフ状態に切り替わっても、平滑回路１４Ａ内のコンデンサに充電された電圧はＶ１電源の電圧まで下がらない。そのため、第１の形態では、平滑回路１４Ａ内のコンデンサに充電された電圧を放電するために、放電回路１７が接続される。

【0103】

（ｂ）平滑回路の第２の形態例
第２の形態の平滑回路１４Ｂについて図１４，図１５を用いて説明する。図１４は、整流回路１２ｄにおいて電圧重畳を行う勾配電源１２Ａの構成例を示し、図１５は、平滑回路１４Ｂの波形例を示している。

【0104】

第２の形態例の平滑回路１４Ｂは、スイッチ部１３において、パルススイッチ部１３ａと放電回路１３ｂとの間に接続される。スイッチ部１３のパルススイッチ部１３ａで行われるスイッチング動作により、放電時にはＶ２から第１電圧Ｖ１に電圧が急峻に切り替わり、また接地電位の０Ｖから第１電圧Ｖ１に電圧が急峻に切り替わる。この電圧変化は、出力波形においてオーバーシュートあるいはアンダーシュートが発生する。

【0105】

パルススイッチ部１３ａのＳＷＡがオン状態において、平滑回路１４Ｂのコンデンサは充電される。その後、パルススイッチ部１３ａのＳＷＡがオフ状態に切り替わると、平滑回路１４Ｂのコンデンサに充電された電圧は、放電回路１３ｂがオン状態となるため放電される。これにより、放電フェーズと印加フェーズとの間において、パルススイッチ部１３ａのオン状態とオフ状態の切り替えの際に、電圧変化に伴うオーバーシュートやアンダーシュートの電圧振動を抑制され、電源出力の電圧値は所定の時定数で整定され、変動が抑制された電源出力Ｖｏｕｔが出力される。

【0106】

図１５は、平滑回路１４Ｂの波形例を示している。図１５Ａは、インダクタＬｆとキャパシタＣｆの定数が小さい場合を示し、図１５Ｂは、インダクタＬｆとキャパシタＣｆの定数が大きい場合を示している。インダクタＬｆ及びキャパシタＣｆを小さな定数に選択することにより、ＬＣ回路の時定数は小さな値に設定され、これにより、電圧の立ち上がり時間を短縮することができる。ＬＣ回路の時定数が大きい場合には、電圧の立ち上がり時間ｔ２が長くなって放電時間を長く設定する必要が生じ、高周波の出力パルス周波数ｆ＿ｐｕｌｓｅを設定する際に影響する。電圧の立ち上がり時間ｔ１は、パルス周期の例えば１０％よりも短いことが望ましい。

【0107】

（４）プラズマ負荷の例
図１６を用いて、本発明のパルス電源装置の負荷がプラズマ負荷の例について説明する。プラズマ負荷である場合には、プラズマチャンバ２内のプラズマ負荷は、キャパシタＣｗ、Ｃｐ、及びイオン電流Ｉｐで表される。キャパシタＣｗは、基板等のプラズマチャンバが備える構成要素の固有容量であり、Ｃｐは、シース容量や浮遊容量の不定容量である。

【0108】

プラズマチャンバ２では、チャンバ内に配置した基板に供給するイオン電流Ｉｐを一定電流とし、これによって、基板のウェハー電圧Ｖｓｈを一定電圧に維持することが求められる。

【0109】

本発明のパルス電源装置は、上記のような一定電流のイオン電流Ｉｐを供給し、基板のウェハー電圧Ｖｓｈを一定電圧に維持するための電力をプラズマチャンバ２の負荷に供給する。

【0110】

本発明のパルス電源装置は、検出部１６で検出した電源出力Ｖｏｕｔ、及び／又は出力電流Ｉｏｕｔを制御部１５にフィードバックし、電源出力Ｖｏｕｔ、又は出力電流Ｉｏｕｔを一定値とする制御値を生成し、パルススイッチ部１３ａのスイッチＳＷＡ、及び放電回路１３ｂのスイッチＳＷＢを制御する。

【0111】

図１７は、スイッチを駆動する駆動信号、電源出力Ｖｏｕｔ、及び出力電流Ｉｏｕｔの一例を模式的に示し、図１８は、ウェハー電圧Ｖｓｈ、電源出力Ｖｏｕｔ、及びイオン電流Ｉｐを示している。

【0112】

放電フェーズから印加フェーズに切り替わる際、電源出力Ｖｏｕｔは接地電位の０ＶからＶ１に平滑回路１４Ｂの時定数で変化し、時間ｔｑの間の電流Ｉｑが流れる。時間ｔｑが経過した後、電源出力Ｖｏｕｔは電圧変化率ｄｖ／ｄｔで変化し、電流Ｉｒは一定電流に維持される。この電流Ｉｒは、時間ｔｑが経過した後に一定電流に静定される電流であり、前記したフィードバック制御の電流制御の制御形態において行う定電流制御で設定される設定値の定電流値として用いることができる。

【0113】

印加フェーズの終了時点では、電源出力Ｖｏｕｔは電圧Ｖ２となる。この電圧Ｖ２は、電圧変化率ｄｖ／ｄｔと印加フェーズの時間幅で定まる電圧値となる。なお、印加フェーズの勾配区間の時間幅は、出力パルス周期Ｔのオン時間Ｔｏｎに相当する。

【産業上の利用可能性】

【0114】

本発明のパルス電源装置は、プラズマ処理に適用する他、一定電圧のパルス出力を要する負荷に適用することができる。

【符号の説明】

【0115】

１ パルス電源装置
２ プラズマチャンバ
１０ 電源部
１１ 第１直流電源
１２ 勾配電源
１２Ａ 勾配電源
１２Ｂ 勾配電源
１２Ｃ 勾配電源
１２ａ 第２直流電源
１２ｂ インバータ回路
１２ｃ トランス
１２ｄ 整流回路
１２ｅ 電圧重畳回路
１２ｆ 整流出力用平滑回路
１３ スイッチ部
１３ａ パルススイッチ部
１３ｂ 放電回路
１４ 平滑回路
１５ 制御部
１６ 検出部
２１ 負荷
Ｐｈ＿ｄｉｓ 放電フェーズ
Ｐｈ＿ａｄｄ 印加フェーズ
Ｃｆ キャパシタ
Ｃｐ キャパシタ
Ｃｗ キャパシタ
Ｉｏｕｔ 出力電流
Ｉｐ イオン電流
Ｉｒ 電流
Ｉｑ 電流
Ｌｆ インダクタ
Ｌｐ インダクタ
ＳＷＡ スイッチ
ＳＷＢ スイッチ
Ｔ 出力パルス周期
Ｔｉｎｖ インバータ周期
Ｔｏｆｆ オフ時間
Ｔｏｎ オン時間
Ｖ１ 第１電圧
Ｖｇｒａ 勾配電源出力
Ｖｌａｍｐ ランプ波形電圧
Ｖｏｕｔ 電源出力
Ｖｓｈ ウェハー電圧
ｄｖ／ｄｔ 電圧変化率
ｆ＿ｉｎｖ 駆動周波数
ｆ＿ｐｕｌｓｅ 出力パルス周波数

【要約】

【課題】電流源を用いることなく負の電圧勾配を得ることができる勾配電源を備えたパルス電源装置を提供する。
【解決手段】本発明のパルス電源装置は、勾配電源の制御において、インバータ制御によって所定の電圧変化率ｄｖ／ｄｔで直線状に電圧が時間変化する電圧波形を生成し、生成した電圧波形に直流電圧を重畳させて台形波形電圧を生成し、スイッチ部の制御において、スイッチング動作によってパルス波形が所定周期で繰り返すパルスを出力する。勾配電源の制御とスイッチ部の制御との同期によって、台形波形電圧の生成とパルスの生成とを同期させる。
【選択図】図１

【図1】

【図2】

【図3A】

【図3B】

【図4A】

【図4B】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11A】

【図11B】

【図12】

【図13】

【図14】

【図15A】

【図15B】

【図16】

【図17】

【図18】