特許 7545845 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-28

(45)【発行日】2024-09-05

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240829BHJP

   H01L 25/18 20230101ALI20240829BHJP

   H01L 21/60 20060101ALI20240829BHJP

   H01L 23/12 20060101ALI20240829BHJP

   H01L 23/48 20060101ALI20240829BHJP

【ＦＩ】

H01L25/04 C

H01L21/60 301B

H01L23/12 J

H01L23/12 Q

H01L23/48 G

【請求項の数】 13

(21)【出願番号】P 2020160625

(22)【出願日】2020-09-25

(65)【公開番号】P2022053801

(43)【公開日】2022-04-06

【審査請求日】2023-08-04

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100135389

【弁理士】

【氏名又は名称】臼井 尚

(74)【代理人】

【識別番号】100200609

【弁理士】

【氏名又は名称】齊藤 智和

(72)【発明者】

【氏名】吉原 克彦

【審査官】花田 尚樹

(56)【参考文献】

【文献】国際公開第２０１９／２３９７７１（ＷＯ，Ａ１）

【文献】国際公開第２０１７／１６９１３４（ＷＯ，Ａ１）

【文献】国際公開第２０１７／０５６６６６（ＷＯ，Ａ１）

【文献】国際公開第２０２０／１０５４７６（ＷＯ，Ａ１）

【文献】特表２０２０－５０４４５９（ＪＰ，Ａ）

【文献】特開２００７－１１５９４６（ＪＰ，Ａ）

【文献】国際公開第２０１６／０３０９５５（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２１／６０

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２３／４８

(57)【特許請求の範囲】

【請求項1】

厚さ方向を向く第１主面を有する第１配線層と、
前記厚さ方向において前記第１主面と同じ側を向く第２主面を有するとともに、前記厚さ方向に対して直交する第１方向において前記第１配線層から離れた第２配線層と、
前記厚さ方向において前記第１主面が向く側に設けられた第１主面電極を有するとともに、前記第１主面に接合された第１半導体素子と、
前記厚さ方向において前記第２主面が向く側に設けられた第２主面電極を有するとともに、前記第２主面に接合された第２半導体素子と、
前記第２主面電極に導通する第１端子と、
前記第１主面電極と前記第２主面とに接合された第１導電部材と、
前記第２主面電極と前記第１端子とに接合された第２導電部材と、を備え、
前記第１端子は、前記厚さ方向において前記第１主面が向く側に前記第１配線層から離れており、
前記厚さ方向に視て、前記第２導電部材は、前記第１配線層に重なっており、
前記第１端子は、前記第１方向において前記第１半導体素子に対して前記第２配線層とは反対側に位置する基部を有し、
前記厚さ方向に視て、前記基部は、前記第１配線層に重なっており、
前記第２導電部材は、前記基部に接合されている、半導体装置。

【請求項2】

前記厚さ方向において前記第１主面および前記第２主面の各々と同じ側を向く第３主面を有する基板をさらに備え、
前記第１配線層および前記第２配線層は、前記第３主面に接合されており、
前記厚さ方向に視て、前記基部は、前記基板に重なっており、
前記第１端子は、前記厚さ方向に視て前記基板よりも外方に位置しており、かつ前記基部につながる端子部を有する、請求項１に記載の半導体装置。

【請求項3】

前記厚さ方向に視て、前記第２導電部材は、前記第１半導体素子に重なっている、請求項２に記載の半導体装置。

【請求項4】

前記厚さ方向に視て、前記第２導電部材は、前記第１導電部材に重なっている、請求項３に記載の半導体装置。

【請求項5】

厚さ方向を向く第１主面を有する第１配線層と、
前記厚さ方向において前記第１主面と同じ側を向く第２主面を有するとともに、前記厚さ方向に対して直交する第１方向において前記第１配線層から離れた第２配線層と、
前記厚さ方向において前記第１主面および前記第２主面の各々と同じ側を向く第３主面を有するとともに、前記第３主面に前記第１配線層および前記第２配線層が接合された基板と、
前記厚さ方向において前記第１主面が向く側に設けられた第１主面電極を有するとともに、前記第１主面に接合された第１半導体素子と、
前記厚さ方向において前記第２主面が向く側に設けられた第２主面電極を有するとともに、前記第２主面に接合された第２半導体素子と、
前記第２主面電極に導通する第１端子と、
前記第１主面電極と前記第２主面とに接合された第１導電部材と、
前記第２主面電極と前記第１端子とに接合された第２導電部材と、を備え、
前記第１端子は、前記厚さ方向において前記第１主面が向く側に前記第１配線層から離れており、
前記厚さ方向に視て、前記第２導電部材は、前記第１配線層に重なっており、
前記第１端子は、前記厚さ方向に視て前記基板よりも外方に位置する端子部と、前記端子部につながり、かつ前記厚さ方向に視て前記基板に重なる基部と、前記基部につながり、かつ前記厚さ方向に視て前記第１配線層に重なる延出部と、を有し、
前記基部は、前記第１方向において前記第１半導体素子に対して前記第２配線層とは反対側に位置しており、
前記延出部は、前記厚さ方向に視て前記第２半導体素子に向けて前記第１方向に沿って延びており、
前記第２導電部材は、前記延出部に接合されており、
前記厚さ方向に視て、前記第１半導体素子は、前記厚さ方向および前記第１方向の各々に対して直交する第２方向において互いに離れており、かつ各々が前記第１方向に沿って延びる一対の端縁を有し、
前記厚さ方向に視て、前記一対の端縁のうちのいずれかの延長線は、前記第２半導体素子に重なっており、
前記厚さ方向に視て、前記延出部は、前記一対の端縁のいずれかに重なっている、半導体装置。

【請求項6】

前記厚さ方向に沿って視て、前記第１導電部材は、前記延出部および前記第２導電部材の各々から離れている、請求項５に記載の半導体装置。

【請求項7】

前記厚さ方向に視て、前記延出部の前記第１方向における両端のうちの少なくともいずれかは、前記第１配線層よりも外方に位置する、請求項５または６に記載の半導体装置。

【請求項8】

前記厚さ方向に視て、前記延出部の前記第１方向における先端は、前記第１配線層と前記第２配線層との間に挟まれた前記基板の領域に重なっている、請求項７に記載の半導体装置。

【請求項9】

前記第１配線層および前記第２配線層の各々の厚さは、前記基板の厚さよりも大である、請求項２ないし８のいずれかに記載の半導体装置。

【請求項10】

前記第１半導体素子は、前記厚さ方向において前記第１主面電極とは反対側に位置する第１裏面電極を有するとともに、前記第１配線層に導通しており、
前記第１裏面電極は、前記第１主面に接合されており、
前記第２半導体素子は、前記厚さ方向において前記第２主面電極とは反対側に位置する第２裏面電極を有するとともに、前記第２配線層に導通しており、
前記第２裏面電極は、前記第２主面に接合されている、請求項２ないし９のいずれかに記載の半導体装置。

【請求項11】

前記第１配線層に導通する第２端子をさらに備え、
前記厚さ方向に視て、前記第２端子は、前記第１端子から離れており、
前記端子部および前記第２端子の各々は、前記第１配線層および前記第２配線層に対して前記第１方向の一方側に位置する、請求項１０に記載の半導体装置。

【請求項12】

前記第１配線層、前記第２配線層、前記第１半導体素子、前記第２半導体素子、前記第１導電部材および前記第２導電部材と、前記第１端子および前記第２端子の各々の一部と、を覆う封止樹脂をさらに備え、
前記第３主面は、前記封止樹脂に接している、請求項１１に記載の半導体装置。

【請求項13】

前記基板は、前記厚さ方向において前記第３主面とは反対側を向く裏面を有し、
前記裏面に接合され、かつ前記封止樹脂から露出する放熱層をさらに備え、
前記裏面は、前記封止樹脂に接している、請求項１２に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数の半導体素子を備える半導体装置に関する。

【背景技術】

【0002】

従来、ＭＯＳＦＥＴやＩＧＢＴなどのスイッチング機能を有する複数の半導体素子を搭載した半導体装置が広く知られている。当該半導体装置は、主に電力変換に用いられる。特許文献１には、スイッチング機能を有する複数の半導体素子を搭載した半導体装置の一例が開示されている。当該半導体装置においては、絶縁基板の表面に複数の配線層（特許文献１では金属パターン４ａ，４ｂ）が配置されている。さらに、当該半導体装置においては、絶縁基板の表面に複数の配線中継領域が配置されている。複数の配線中継領域の各々は、複数の配線層とともに、当該半導体装置の導電経路を構成している。

【0003】

このように、当該半導体装置においては、複数の配線中継領域の配置に伴い、当該装置の平面視における寸法が拡大される傾向となる。しかし、近年においては、当該半導体装置のさらなる小型化の要請が高まっているため、このような要請に応えるべく当該装置の改善について望まれる。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２００９－１５８７８７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は上記事情に鑑み、装置の小型化を図ることが可能な半導体装置を提供することをその課題とする。

【課題を解決するための手段】

【0006】

本発明によって提供される半導体装置は、厚さ方向を向く第１主面を有する第１配線層と、前記厚さ方向において前記第１主面と同じ側を向く第２主面を有するとともに、前記厚さ方向に対して直交する第１方向において前記第１配線層から離れて位置する第２配線層と、前記厚さ方向において前記第１主面が向く側に設けられた第１主面電極を有するとともに、前記第１主面に接合された第１半導体素子と、前記厚さ方向において前記第２主面が向く側に設けられた第２主面電極を有するとともに、前記第２主面に接合された第２半導体素子と、前記第２主面電極に導通する第１端子と、前記第１主面電極と前記第２主面とに接合された第１導電部材と、前記第２主面電極と前記第１端子とに接合された第２導電部材と、を備え、前記第１端子は、前記厚さ方向において前記第１主面が向く側に前記第１配線層から離れて位置し、前記厚さ方向に沿って視て、前記第２導電部材が前記第１配線層に重なることを特徴としている。

【0007】

本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記第１端子が前記第１配線層に重なる。

【0008】

本発明の実施において好ましくは、前記厚さ方向において前記第１主面および前記第２主面と同じ側を向く第３主面を有する基板をさらに備え、前記第１配線層および前記第２配線層は、前記第３主面に接合されている。

【0009】

本発明の実施において好ましくは、前記第１配線層および前記第２配線層の各々の厚さは、前記基板の厚さよりも大である。

【0010】

本発明の実施において好ましくは、前記第１端子は、前記厚さ方向に沿って視て前記基板よりも外方に位置する端子部と前記端子部につながり、かつ前記厚さ方向に沿って視て前記基板に重なる基部と、を有し、前記基部は、前記第１方向において前記第１半導体素子に対して前記第２配線層とは反対側に位置する。

【0011】

本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記基部が前記第１配線層に重なり、前記第２導電部材は、前記基部に接合され、前記厚さ方向に沿って視て、前記第２導電部材が前記第１半導体素子に重なる。

【0012】

本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記第２導電部材が前記第１導電部材に重なる。

【0013】

本発明の実施において好ましくは、前記第１端子は、前記基部につながり、かつ前記厚さ方向に沿って視て前記第１配線層に重なる延出部を有し、前記延出部は、前記厚さ方向に沿って視て前記第２半導体素子に向けて前記第１方向に沿って延び、前記第２導電部材は、前記延出部に接合されている。

【0014】

本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記延出部の前記第１方向における両端の少なくともいずれかが、前記第１配線層よりも外方に位置する。

【0015】

本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記延出部の前記第１方向における先端が、前記第１配線層と前記第２配線層との間に挟まれた前記基板の領域に重なる。

【0016】

本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記第１半導体素子は、前記厚さ方向および前記第１方向の双方に対して直交する第２方向において互いに離れて位置し、かつ前記第１方向に沿って延びる一対の端縁を有し、前記厚さ方向に沿って視て、前記一対の端縁のいずれかの当該端縁の延長線が、前記第２半導体素子に重なる。

【0017】

本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記延出部が前記一対の端縁のいずれかに重なる。

【0018】

本発明の実施において好ましくは、前記厚さ方向に沿って視て、前記第１導電部材は、前記延出部および前記第２導電部材から離れて位置する。

【0019】

本発明の実施において好ましくは、前記第１半導体素子は、前記厚さ方向において前記第１主面電極とは反対側に位置する第１裏面電極を有するとともに、前記第１配線層に導通し、前記第１裏面電極は、前記第１主面に接合され、前記第２半導体素子は、前記厚さ方向において前記第２主面電極とは反対側に位置する第２裏面電極を有するとともに、前記第２配線層に導通し、前記第２裏面電極は、前記第２主面に接合されている。

【0020】

本発明の実施において好ましくは、前記第１配線層に導通する第２端子をさらに備え、前記厚さ方向に沿って視て、前記第２端子は、前記第１端子から離れて位置し、前記端子部および前記第２端子は、前記第１配線層および前記第２配線層に対して前記第１方向の一方側にともに位置する。

【0021】

本発明の実施において好ましくは、前記第１配線層、前記第２配線層、前記第１半導体素子、前記第２半導体素子、前記第１導電部材および前記第２導電部材と、前記第１端子および前記第２端子の各々の一部と、を覆う封止樹脂をさらに備え、前記第３主面が前記封止樹脂に接している。

【0022】

本発明の実施において好ましくは、前記基板は、前記厚さ方向において前記第３主面とは反対側を向く裏面を有し、前記裏面に接合され、かつ前記封止樹脂から露出する放熱層をさらに備え、前記裏面が前記封止樹脂に接している。

【発明の効果】

【0023】

本発明にかかる半導体装置によれば、当該半導体装置の小型化を図ることが可能となる。

【0024】

本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。

【図面の簡単な説明】

【0025】

【図1】本発明の第１実施形態にかかる半導体装置の平面図である。

【図2】図１に対応する平面図であり、封止樹脂を透過している。

【図3】図２に対応する平面図であり、第１端子、および複数の第２導電部材をさらに透過している。

【図4】図１に示す半導体装置の底面図である。

【図5】図１に示す半導体装置の正面図である。

【図6】図１に示す半導体装置の左側面図である。

【図7】図２のＶＩＩ－ＶＩＩ線に沿う断面図である。

【図8】図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。

【図9】図２のＩＸ－ＩＸ線に沿う断面図である。

【図10】図２の部分拡大図である。

【図11】図７の部分拡大図である。

【図12】図７の部分拡大図である。

【図13】本発明の第２実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。

【図14】図１３のＸＩＶ－ＸＩＶ線に沿う断面図である。

【図15】図１３のＸＶ－ＸＶ線に沿う断面図である。

【図16】図１３の部分拡大図である。

【図17】本発明の第３実施形態にかかる半導体装置の平面図であり、封止樹脂を透過している。

【図18】図１７のＸＶＩＩＩ－ＸＶＩＩＩ線に沿う断面図である。

【図19】図１７のＸＩＸ－ＸＩＸ線に沿う断面図である。ＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。

【0026】

本発明を実施するための形態について、添付図面に基づいて説明する。当該図面の各々は、模式的に描かれている。さらに当該図面の各々は、省略された部分および誇張された部分を含むことがある。

【0027】

〔第１実施形態〕
図１～図１２に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、第１配線層１１、第２配線層１２、基板１３、複数の第１半導体素子２１、複数の第２半導体素子２２、第１端子３１、第２端子３２、第３端子３３、複数の第１導電部材４１、複数の第２導電部材４２、第３導電部材４３、第４導電部材４４および封止樹脂６０を備える。さらに半導体装置Ａ１０は、第１ゲート配線層１４１、第２ゲート配線層１４２、第１検出配線層１５１、第２検出配線層１５２、第１ゲート端子３４１、第２ゲート端子３４２、第１検出端子３５１、第２検出端子３５２、複数のゲートワイヤ５１、複数の検出ワイヤ５２、一対の第１ワイヤ５３、および一対の第２ワイヤ５４を備える。ここで、図２は、理解の便宜上、封止樹脂６０を透過している。図３は、理解の便宜上、図２に対して第１端子３１、および複数の第２導電部材４２をさらに透過している。図２および図３では、透過した封止樹脂６０を想像線（二点鎖線）で示している。図３では、透過した第１端子３１を想像線で示している。図２において、ＶＩＩ－ＶＩＩ線、およびＶＩＩＩ－ＶＩＩＩ線をそれぞれ一点鎖線で示している。

【0028】

半導体装置Ａ１０の説明においては、便宜上、第１配線層１１および第２配線層１２の各々の厚さ方向を「厚さ方向ｚ」と呼ぶ。厚さ方向ｚに対して直交する方向を「第１方向ｘ」と呼ぶ。厚さ方向ｚおよび第１方向ｘの双方に対して直交する方向を「第２方向ｙ」と呼ぶ。

【0029】

半導体装置Ａ１０は、第１端子３１および第２端子３２に印加された直流の電源電圧を、複数の第１半導体素子２１、および複数の第２半導体素子２２により交流電力に変換する。変換された交流電力は、第３端子３３からモータなどの電力供給対象に入力される。半導体装置Ａ１０は、たとえばインバータといった電力変換回路の一部をなす。

【0030】

第１配線層１１は、図２、図３、図７および図８に示すように、複数の第１半導体素子２１を搭載している。第１配線層１１は、銅（Ｃｕ）または銅合金を含む材料からなる。厚さ方向ｚに沿って視て、第１配線層１１は、第２方向ｙを長辺とし、かつ第１方向ｘにおいて第２端子３２が位置する側が切り欠かれた矩形状である。第１配線層１１は、厚さ方向ｚを向く第１主面１１１を有する。厚さ方向ｚに沿って視て、第１配線層１１は、基板１３の周縁よりも内方に位置する。

【0031】

第２配線層１２は、図２、図３、図７および図８に示すように、複数の第２半導体素子２２を搭載している。第２配線層１２は、銅または銅合金を含む材料からなる。第２配線層１２は、第１方向ｘにおいて第１配線層１１から離れて位置する。厚さ方向ｚに沿って視て、第２配線層１２は、第２方向ｙを長辺とし、かつ第１方向ｘにおいて第３端子３３が位置する側が切り欠かれた矩形状である。第２配線層１２は、厚さ方向ｚにおいて第１配線層１１の第１主面１１１と同じ側を向く第２主面１２１を有する。厚さ方向ｚに沿って視て、第２配線層１２は、基板１３の周縁よりも内方に位置する。

【0032】

基板１３は、図７に示すように、第１配線層１１、第２配線層１２、第１ゲート配線層１４１、第２ゲート配線層１４２、第１検出配線層１５１、第２検出配線層１５２、放熱層１６および封止樹脂６０を支持している。基板１３は、電気絶縁性を有する。基板１３は、たとえばセラミックス基板である。当該セラミックスの一例として、窒化アルミニウム（ＡｌＮ）が挙げられる。基板１３に用いられる材料は、熱伝導率が比較的大であるものが好ましい。基板１３は、第３主面１３１および裏面１３２を有する。第３主面１３１は、厚さ方向ｚにおいて第１配線層１１の第１主面１１１、および第２配線層１２の第２主面１２１と同じ側を向く。第１配線層１１および第２配線層１２は、第３主面１３１に接合されている。裏面１３２は、厚さ方向ｚにおいて第３主面１３１とは反対側を向く。図７～図９に示すように、第３主面１３１および裏面１３２の各々は、封止樹脂６０に接している。

【0033】

放熱層１６は、図７～図９に示すように、基板１３の裏面１３２に接合されている。放熱層１６は、銅または銅合金を含む材料からなる。図４に示すように、厚さ方向ｚに沿って視て、放熱層１６は、基板１３の周縁よりも内方に位置する。厚さ方向ｚに沿って視て、放熱層１６の面積は、第１配線層１１および第２配線層１２の各々の面積よりも大である。放熱層１６は、後述する封止樹脂６０の底面６２から露出している。

【0034】

図１１および図１２に示すように、第１配線層１１、第２配線層１２および放熱層１６の各々の厚さは、基板１３の厚さよりも大である。

【0035】

複数の第１半導体素子２１は、図２、図３、図７および図８に示すように、第１配線層１１の第１主面１１１に接合されている。複数の第１半導体素子２１は、いずれも同一の素子である。複数の第１半導体素子２１の各々は、たとえばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。この他、複数の第１半導体素子２１の各々は、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor Field-Effect Transistor）を含む電界効果トランジスタや、ＩＧＢＴ（Insulated Gate Bipolar Transistor）のようなバイポーラトランジスタでもよい。複数の第１半導体素子２１の各々は、化合物半導体基板を含む。当該化合物半導体基板の組成は、炭化ケイ素（ＳｉＣ）を含む。この他、当該化合物半導体基板の組成は、窒化ガリウム（ＧａＮ）を含む場合でもよい。以下、半導体装置Ａ１０の説明においては、複数の第１半導体素子２１の各々がｎチャンネル型であり、かつ縦型構造のＭＯＳＦＥＴである場合を対象とする。複数の第１半導体素子２１は、第２方向ｙに沿って配列されている。

【0036】

図１０および図１１に示すように、複数の第１半導体素子２１の各々は、第１裏面電極２１１、第１主面電極２１２および第１ゲート電極２１３を有する。複数の第１半導体素子２１の各々において、第１裏面電極２１１は、第１配線層１１の第１主面１１１に対向して設けられている。第１裏面電極２１１には、複数の第１半導体素子２１のいずれかにより変換される電力に対応する電流が流れる。すなわち、第１裏面電極２１１は、当該第１半導体素子２１のドレイン電極に相当する。複数の第１半導体素子２１の各々の第１裏面電極２１１は、接合層２９により第１主面１１１に接合されている。接合層２９は、導電性を有する。接合層２９は、たとえば鉛フリーハンダである。この他、接合層２９は、銀（Ａｇ）などを含む焼結金属でもよい。これにより、複数の第１半導体素子２１の各々の第１裏面電極２１１は、第１配線層１１に導通している。

【0037】

図１０および図１１に示すように、複数の第１半導体素子２１の各々において、第１主面電極２１２は、厚さ方向ｚにおいて第１配線層１１の第１主面１１１が向く側に設けられている。したがって、複数の第１半導体素子２１の各々において、第１裏面電極２１１および第１主面電極２１２は、厚さ方向ｚにおいて互いに反対側に位置する。第１主面電極２１２には、複数の第１半導体素子２１のいずれかにより変換された電力に対応する電流が流れる。すなわち、第１主面電極２１２は、当該第１半導体素子２１のソース電極に相当する。第１主面電極２１２は、複数の金属めっき層を含む。第１主面電極２１２は、ニッケル（Ｎｉ）めっき層と、当該ニッケルめっき層の上に積層された金（Ａｕ）めっき層を含む。この他、第１主面電極２１２は、ニッケルめっき層と、当該ニッケルめっき層の上に積層されたパラジウム（Ｐｄ）めっき層と、当該パラジウムめっき層の上に積層された金めっき層を含む場合でもよい。

【0038】

図１０および図１１に示すように、複数の第１半導体素子２１の各々において、第１ゲート電極２１３は、厚さ方向ｚにおいて第１主面電極２１２と同じ側に設けられている。第１ゲート電極２１３には、複数の第１半導体素子２１のいずれかが駆動するためのゲート電圧が印加される。複数の第１半導体素子２１の各々においては、当該ゲート電圧に基づき、第１裏面電極２１１に印加された電圧に対応する電流を変換する。図１０に示すように、厚さ方向ｚに沿って視て、第１ゲート電極２１３の面積は、第１主面電極２１２の面積よりも小である。

【0039】

複数の第２半導体素子２２は、図２、図３、図７および図８に示すように、第２配線層１２の第２主面１２１に接合されている。複数の第２半導体素子２２の各々は、複数の第１半導体素子２１のいずれかと同一の素子である。したがって、半導体装置Ａ１０においては、複数の第２半導体素子２２の各々はＭＯＳＦＥＴである。複数の第２半導体素子２２は、第２方向ｙに沿って配列されている。

【0040】

図１０および図１２に示すように、複数の第２半導体素子２２の各々は、第２裏面電極２２１、第２主面電極２２２および第２ゲート電極２２３を有する。複数の第２半導体素子２２の各々において、第２裏面電極２２１は、第２配線層１２の第２主面１２１に対向して設けられている。第２裏面電極２２１には、複数の第２半導体素子２２のいずれかにより変換される電力に対応する電流が流れる。すなわち、第２裏面電極２２１は、当該第２半導体素子２２のドレイン電極に相当する。複数の第２半導体素子２２の各々の第２裏面電極２２１は、接合層２９により第２主面１２１に接合されている。これにより、複数の第２半導体素子２２の各々の第２裏面電極２２１は、第２配線層１２に導通している。

【0041】

図１０および図１２に示すように、複数の第２半導体素子２２の各々において、第２主面電極２２２は、厚さ方向ｚにおいて第２配線層１２の第２主面１２１が向く側に設けられている。したがって、複数の第２半導体素子２２の各々において、第２裏面電極２２１および第２主面電極２２２は、厚さ方向ｚにおいて互いに反対側に位置する。第２主面電極２２２には、複数の第２半導体素子２２のいずれかにより変換された電力に対応する電流が流れる。すなわち、第２主面電極２２２は、当該第２半導体素子２２のソース電極に相当する。第２主面電極２２２は、複数の第１半導体素子２１の各々の第１主面電極２１２と同じく複数の金属めっき層を含む。当該複数の金属めっき層の構成は、複数の第１半導体素子２１の各々の第１主面電極２１２に含まれる複数の金属めっき層の構成と同一である。

【0042】

図１０および図１２に示すように、複数の第２半導体素子２２の各々において、第２ゲート電極２２３は、厚さ方向ｚにおいて第２主面電極２２２と同じ側に設けられている。第２ゲート電極２２３には、複数の第２半導体素子２２のいずれかが駆動するためのゲート電圧が印加される。複数の第２半導体素子２２の各々においては、当該ゲート電圧に基づき、第２裏面電極２２１に印加された電圧に対応する電流を変換する。図１０に示すように、厚さ方向ｚに沿って視て、第２ゲート電極２２３の面積は、第２主面電極２２２の面積よりも小である。

【0043】

第１ゲート配線層１４１は、図２、図３および図７に示すように、基板１３の第３主面１３１に接合されている。第１ゲート配線層１４１は、複数の第１半導体素子２１の各々の第１ゲート電極２１３に導通している。厚さ方向ｚに沿って視て、第１ゲート配線層１４１は、第１配線層１１が切り欠かれた部分に位置する。第１ゲート配線層１４１は、第２方向ｙに沿って延びている。第１ゲート配線層１４１は、銅または銅合金を含む材料からなる。

【0044】

第１ゲート端子３４１は、図２および図３に示すように、基板１３に対して第２方向ｙの一方側に位置する。第１ゲート端子３４１は、第１ゲート配線層１４１に導通している。第１ゲート端子３４１は、銅または銅合金を含む材料からなる金属リードである。図１および図９に示すように、第１ゲート端子３４１の一部は封止樹脂６０に覆われている。第１方向ｘに沿って視て、第１ゲート端子３４１はＬ字状である。図５に示すように、第１ゲート端子３４１は、厚さ方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第１ゲート端子３４１には、複数の第１半導体素子２１の各々が駆動するためのゲート電圧が印加される。

【0045】

第２ゲート配線層１４２は、図２、図３および図７に示すように、基板１３の第３主面１３１に接合されている。第２ゲート配線層１４２は、複数の第２半導体素子２２の各々の第２ゲート電極２２３に導通している。厚さ方向ｚに沿って視て、第２ゲート配線層１４２は、第２配線層１２が切り欠かれた部分に位置する。第２ゲート配線層１４２は、第２方向ｙに沿って延びている。第２ゲート配線層１４２は、銅または銅合金を含む材料からなる。

【0046】

第２ゲート端子３４２は、図２および図３に示すように、基板１３に対して第２方向ｙにおいて第１ゲート端子３４１と同じ側に位置する。第２ゲート端子３４２は、第２ゲート配線層１４２に導通している。第２ゲート端子３４２は、銅または銅合金を含む材料からなる金属リードである。図１に示すように、第２ゲート端子３４２の一部は封止樹脂６０に覆われている。第１方向ｘに沿って視て、第２ゲート端子３４２はＬ字状である。図５に示すように、第２ゲート端子３４２は、厚さ方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第２ゲート端子３４２には、複数の第２半導体素子２２の各々が駆動するためのゲート電圧が印加される。

【0047】

一対の第１ワイヤ５３は、図２および図３に示すように、第１ゲート端子３４１および第２ゲート端子３４２と、第１ゲート配線層１４１および第２ゲート配線層１４２とに個別に接合されている。これにより、第１ゲート端子３４１は、第１ゲート配線層１４１に導通し、かつ第２ゲート端子３４２は、第２ゲート配線層１４２に導通している。一対の第１ワイヤ５３の各々の組成は、金を含む。この他、一対の第１ワイヤ５３の各々の組成は、銅を含む場合や、アルミニウム（Ａｌ）を含む場合でもよい。

【0048】

第１検出配線層１５１は、図２、図３および図７に示すように、基板１３の第３主面１３１に接合されている。第１検出配線層１５１は、複数の第１半導体素子２１の各々の第１主面電極２１２に導通している。厚さ方向ｚに沿って視て、第１検出配線層１５１は、第１配線層１１が切り欠かれた部分に位置し、かつ第１方向ｘにおいて第１ゲート配線層１４１の隣に位置する。第１検出配線層１５１は、第２方向ｙに沿って延びている。第１検出配線層１５１は、銅または銅合金を含む材料からなる。

【0049】

第１検出端子３５１は、図２および図３に示すように、基板１３に対して第２方向ｙにおいて第１ゲート端子３４１と同じ側に位置し、かつ第１方向ｘにおいて第１ゲート端子３４１の隣に位置する。第１検出端子３５１は、第１検出配線層１５１に導通している。第１検出端子３５１は、銅または銅合金を含む材料からなる金属リードである。図１に示すように、第１検出端子３５１の一部は封止樹脂６０に覆われている。第１方向ｘに沿って視て、第１検出端子３５１はＬ字状である。図５に示すように、第１検出端子３５１は、厚さ方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第１検出端子３５１には、複数の第１半導体素子２１の第１主面電極２１２に流れる電流に対応する電圧が印加される。

【0050】

第２検出配線層１５２は、図２、図３および図７に示すように、基板１３の第３主面１３１に接合されている。第２検出配線層１５２は、複数の第２半導体素子２２の各々の第２主面電極２２２に導通している。厚さ方向ｚに沿って視て、第２検出配線層１５２は、第２配線層１２が切り欠かれた部分に位置し、かつ第１方向ｘにおいて第２ゲート配線層１４２の隣に位置する。第２検出配線層１５２は、第２方向ｙに沿って延びている。第２検出配線層１５２は、銅または銅合金を含む材料からなる。

【0051】

第２検出端子３５２は、図２および図３に示すように、基板１３に対して第２方向ｙにおいて第２ゲート端子３４２と同じ側に位置し、かつ第１方向ｘにおいて第２ゲート端子３４２の隣に位置する。第２検出端子３５２は、第２検出配線層１５２に導通している。第２検出端子３５２は、銅または銅合金を含む材料からなる金属リードである。図１に示すように、第２検出端子３５２の一部は封止樹脂６０に覆われている。第１方向ｘに沿って視て、第２検出端子３５２はＬ字状である。図５に示すように、第２検出端子３５２は、厚さ方向ｚに起立した部分を含む。当該部分は、封止樹脂６０から露出している。第２検出端子３５２には、複数の第２半導体素子２２の第２主面電極２２２に流れる電流に対応する電圧が印加される。

【0052】

一対の第２ワイヤ５４は、図２および図３に示すように、第１検出端子３５１および第２検出端子３５２と、第１検出配線層１５１および第２検出配線層１５２とに個別に接合されている。これにより、第１検出端子３５１は、第１検出配線層１５１に導通し、かつ第２検出端子３５２は、第２検出配線層１５２に導通している。一対の第２ワイヤ５４の各々の組成は、金を含む。この他、一対の第２ワイヤ５４の各々の組成は、銅を含む場合や、アルミニウムを含む場合でもよい。

【0053】

第１端子３１は、図７および図９に示すように、厚さ方向ｚにおいて第１主面１１１が向く側に第１配線層１１から離れて位置する。第１端子３１は、複数の第２半導体素子２２の各々の第２主面電極２２２に導通している。第１端子３１は、銅または銅合金を含む材料からなる金属板である。図２に示すように、厚さ方向ｚに沿って視て、第１端子３１は、第１配線層１１に重なっている。

【0054】

図１～図７（ただし、図３を除く。）に示すように、第１端子３１は、端子部３１１および基部３１２を有する。端子部３１１は、厚さ方向ｚに沿って視て基板１３よりも外方に位置する。端子部３１１は、第１配線層１１および第２配線層１２に対して第１方向ｘの一方側に位置する。端子部３１１の一部は封止樹脂６０に覆われている。端子部３１１は、厚さ方向ｚに貫通する第１取付け孔３１Ａを有する。第１取付け孔３１Ａは、封止樹脂６０から露出している。端子部３１１は、電力変換対象となる直流の電源電圧が印加されるＮ端子（負極）である。

【0055】

図１、図２、図４および図７に示すように、基部３１２は、端子部３１１につながり、かつ厚さ方向ｚに沿って視て基板１３に重なっている。基部３１２は、第１方向ｘにおいて複数の第１半導体素子２１に対して第２配線層１２とは反対側に位置する。厚さ方向ｚに沿って視て、基部３１２は、第２方向ｙを長辺とする矩形状である。基部３１２は封止樹脂６０に覆われている。半導体装置Ａ１０においては、厚さ方向ｚに沿って視て、基部３１２が第１配線層１１、第１ゲート配線層１４１および第１検出配線層１５１に重なっている。

【0056】

第２端子３２は、図１～図４に示すように、厚さ方向ｚ沿って視て第１端子３１から第２方向ｙに離れて位置する。第２端子３２は、第１配線層１１および第２配線層１２に対して第１方向ｘの一方側に位置する。すなわち、第２端子３２は、第１配線層１１および第２配線層１２に対して第１方向ｘにおいて第１端子３１の端子部３１１と同じ側に位置する。第２端子３２は、第１配線層１１に導通している。第２端子３２は、銅または銅合金を含む材料からなる金属板である。第２端子３２の一部は封止樹脂６０に覆われている。第２端子３２は、厚さ方向ｚに貫通する第２取付け孔３２Ａを有する。第２取付け孔３２Ａは、封止樹脂６０から露出している。第２端子３２は、電力変換対象となる直流の電源電圧が印加されるＰ端子（正極）である。

【0057】

第３導電部材４３は、図２、図３および図８に示すように、第２端子３２と、第１配線層１１の第１主面１１１とに接合されている。これにより、第２端子３２は、第１配線層１１に導通している。さらに、半導体装置Ａ１０においては、複数の第１半導体素子２１の各々の第１裏面電極２１１は、第１配線層１１および第３導電部材４３を介して第２端子３２に導通している。半導体装置Ａ１０においては、第３導電部材４３は複数のワイヤから構成される。当該複数のワイヤの各々の組成は、銅またはアルミニウムを含む。この他、第３導電部材４３は、金属クリップでもよい。

【0058】

第３端子３３は、図１～図３、図７および図８に示すように、第１配線層１１および第２配線層１２に対して第１方向ｘの他方側に位置する。すなわち、第３端子３３は、第１配線層１１および第２配線層１２に対して、第１方向ｘにおいて第１端子３１の端子部３１１、および第２端子３２とは反対側に位置する。第３端子３３は、第２配線層１２に導通している。第３端子３３は、銅または銅合金を含む材料からなる金属板である。第３端子３３の一部は封止樹脂６０に覆われている。第３端子３３は、厚さ方向ｚに貫通する第３取付け孔３３Ａを有する。第３取付け孔３３Ａは、封止樹脂６０から露出している。第３端子３３から、複数の第１半導体素子２１、および複数の第２半導体素子２２により変換された交流電力が出力される。

【0059】

第４導電部材４４は、図２、図３および図８に示すように、第３端子３３と、第２配線層１２の第２主面１２１とに接合されている。これにより、第３端子３３は、第２配線層１２に導通している。さらに、半導体装置Ａ１０においては、複数の第２半導体素子２２の各々の第２裏面電極２２１は、第２配線層１２および第４導電部材４４を介して第３端子３３に導通している。半導体装置Ａ１０においては、第４導電部材４４は複数のワイヤから構成される。当該複数のワイヤの各々の組成は、銅またはアルミニウムを含む。この他、第４導電部材４４は、金属クリップでもよい。

【0060】

複数の第１導電部材４１の各々は、図２、図３、図１０および図１１に示すように、複数の第１半導体素子２１のいずれかの第１主面電極２１２と、第２配線層１２の第２主面１２１とに接合されている。これにより、複数の第１半導体素子２１の各々の第１主面電極２１２は、第２配線層１２に導通している。厚さ方向ｚに沿って視て、複数の第１導電部材４１の各々は、第１方向ｘに沿って延びている。半導体装置Ａ１０においては、複数の第１導電部材４１の各々は、複数のワイヤから構成される。当該複数のワイヤの各々の組成は、銅またはアルミニウムを含む。この他、複数の第１導電部材４１の各々は、金属リードでもよい。

【0061】

複数の第２導電部材４２の各々は、図２、図３、図１０および図１２に示すように、複数の第２半導体素子２２のいずれかの第２主面電極２２２と、第１端子３１とに接合されている。半導体装置Ａ１０においては、複数の第２導電部材４２の各々は、第１端子３１の基部３１２に接合されている。これにより、複数の第２半導体素子２２の各々の第２主面電極２２２は、第１端子３１に導通している。厚さ方向ｚに沿って視て、複数の第２導電部材４２の各々は、第１配線層１１に重なっている。半導体装置Ａ１０においては、厚さ方向ｚに沿って視て、複数の第２導電部材４２の各々は、第１方向ｘに沿って延びるとともに、複数の第１半導体素子２１のいずれかと、複数の第１導電部材４１のいずれかとに重なっている。半導体装置Ａ１０においては、複数の第２導電部材４２の各々は、複数のワイヤから構成される。当該複数のワイヤの各々の組成は、銅またはアルミニウムを含む。この他、複数の第２導電部材４２の各々は、金属リードでもよい。

【0062】

複数のゲートワイヤ５１のいくつかの各々は、図２、図３および図１０に示すように、複数の第１半導体素子２１のいずれかの第１ゲート電極２１３と、第１ゲート配線層１４１とに接合されている。これにより、複数の第１半導体素子２１の各々の第１ゲート電極２１３は、第１ゲート配線層１４１に導通するとともに、一対の第１ワイヤ５３の一方を介して第１ゲート端子３４１に導通している。さらに、複数のゲートワイヤ５１の残りの各々は、図２、図３および図１０に示すように、複数の第２半導体素子２２のいずれかの第２ゲート電極２２３と、第２ゲート配線層１４２とに接合されている。これにより、複数の第２半導体素子２２の各々の第２ゲート電極２２３は、第２ゲート配線層１４２に導通するとともに、一対の第１ワイヤ５３の他方を介して第２ゲート端子３４２に導通している。複数のゲートワイヤ５１の各々の組成は、金を含む。この他、複数のゲートワイヤ５１の各々の組成は、アルミニウムを含む場合や、銅を含む場合でもよい。

【0063】

複数の検出ワイヤ５２のいくつかの各々は、図２、図３および図１０に示すように、複数の第１半導体素子２１のいずれかの第１主面電極２１２と、第１検出配線層１５１とに接合されている。これにより、複数の第１半導体素子２１の各々の第１主面電極２１２は、第１検出配線層１５１に導通するとともに、一対の第２ワイヤ５４の一方を介して第１検出端子３５１に導通している。さらに、複数の検出ワイヤ５２の残りの各々は、図２、図３および図１０に示すように、複数の第２半導体素子２２のいずれかの第２主面電極２２２と、第２検出配線層１５２とに接合されている。これにより、複数の第２半導体素子２２の各々の第２主面電極２２２は、第２検出配線層１５２に導通するとともに、一対の第２ワイヤ５４の他方を介して第２検出端子３５２に導通している。複数の検出ワイヤ５２の各々の組成は、金を含む。この他、複数の検出ワイヤ５２の各々の組成は、アルミニウムを含む場合や、銅を含む場合でもよい。

【0064】

封止樹脂６０は、図１、および図７～図９に示すように、第１配線層１１、第２配線層１２、基板１３、第１ゲート配線層１４１、第２ゲート配線層１４２、第１検出配線層１５１、第２検出配線層１５２、複数の第１半導体素子２１、複数の第２半導体素子２２、複数の第１導電部材４１、複数の第２導電部材４２、第３導電部材４３および第４導電部材４４を覆っている。さらに封止樹脂６０は、放熱層１６、第１端子３１、第２端子３２、第３端子３３、第１ゲート端子３４１、第２ゲート端子３４２、第１検出端子３５１および第２検出端子３５２の各々の一部を覆っている。封止樹脂６０は、電気絶縁性を有する。封止樹脂６０は、たとえば黒色のエポキシ樹脂を含む材料からなる。

【0065】

図１、図４、および図５～図９に示すように、封止樹脂６０は、頂面６１、底面６２、および一対の側面６３を有する。頂面６１は、厚さ方向ｚにおいて基板１３の第３主面１３１と同じ側を向く。頂面６１の面積は、第３主面１３１の面積よりも大である。底面６２は、厚さ方向ｚにおいて頂面６１とは反対側を向く。放熱層１６の封止樹脂６０からの露出部は、底面６２から厚さ方向ｚに向けて突出している。一対の側面６３は、第１方向ｘにおいて互いに離れて位置し、かつ頂面６１および底面６２につながっている。一対の側面６３のうち一方の当該側面６３から、第１端子３１の端子部３１１、および第２端子３２が露出している。一対の側面６３のうち他方の当該側面６３から、第３端子３３が露出している。

【0066】

次に、半導体装置Ａ１０の作用効果について説明する。

【0067】

半導体装置Ａ１０は、第１主面１１１を有する第１配線層１１と、第２主面１２１を有する第２配線層１２と、第１主面電極２１２を有するとともに、第１主面１１１に接合された第１半導体素子２１と、第２主面電極２２２を有するとともに、第２主面１２１に接合された第２半導体素子２２とを備える。さらに半導体装置Ａ１０は、第２主面電極２２２に導通する第１端子３１と、第１主面電極２１２と第２主面１２１とに接合された第１導電部材４１と、第２主面電極２２２と第１端子３１とに接合された第２導電部材４２とを備える。第１端子３１は、厚さ方向ｚにおいて第１主面１１１が向く側に第１配線層１１から離れて位置する。厚さ方向ｚに沿って視て、第２導電部材４２が第１配線層１１に重なっている。これにより、半導体装置Ａ１０においては、第１端子３１および第２導電部材４２が、第１配線層１１に対して厚さ方向ｚにおいて第１主面１１１が向く側に配置された構成となる。このため、半導体装置Ａ１０の平面視（厚さ方向ｚに沿った視点）における寸法の縮小を図ることができる。したがって、半導体装置Ａ１０によれば、当該装置の小型化を図ることが可能となる。

【0068】

厚さ方向ｚに沿って視て、第１端子３１（半導体装置Ａ１０では基部３１２）が第１配線層１１に重なっている。これにより、半導体装置Ａ１０には、第１配線層１１および第１端子３１に起因した相互インダクタンスが発生する。当該相互インダクタンスにより、第１配線層１１にかかるインダクタンスが低減される。したがって、第１配線層１１における電力損失を抑制することができる。

【0069】

厚さ方向ｚに沿って視て、第２導電部材４２が第１半導体素子２１に重なっている。このことは、半導体装置Ａ１０の第２方向ｙにおける寸法の縮小に寄与する。さらに厚さ方向ｚに沿って視て、第２導電部材４２が第１導電部材４１に重なっている。これにより、半導体装置Ａ１０には、第１導電部材４１および第２導電部材４２に起因した相互インダクタンスが発生する。当該相互インダクタンスにより、第１導電部材４１にかかるインダクタンスが低減される。したがって、第１半導体素子２１から第２配線層１２に至る電力損失を抑制することができる。

【0070】

半導体装置Ａ１０は、封止樹脂６０をさらに備える。封止樹脂６０は、第１半導体素子２１、第２半導体素子２２、第１半導体素子２１、第２半導体素子２２、第１導電部材４１および第２導電部材４２と、第１端子３１の一部とを覆っている。これにより、半導体装置Ａ１０の絶縁耐圧の確保を図りつつ、第１端子３１が封止樹脂６０に保持された構成となる。

【0071】

基板１３の第３主面１３１および裏面１３２の双方は、封止樹脂６０に接している。これにより、基板１３が封止樹脂６０から厚さ方向ｚに脱落することを防止できる。さらに、半導体装置Ａ１０は、裏面１３２に接合された放熱層１６を備える。放熱層１６は、封止樹脂６０から露出している。これにより、半導体装置Ａ１０の放熱性の向上を図ることができる。

【0072】

第１配線層１１および第２配線層１２の各々の厚さは、基板１３の厚さよりも大である。これにより、第１配線層１１および第２配線層１２の各々において、厚さ方向ｚに対して直交する方向における熱伝導効率を向上させることができる。このことは、半導体装置Ａ１０の放熱性の向上に寄与する。

【0073】

〔第２実施形態〕
図１３～図１６に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１３は、理解の便宜上、封止樹脂６０を透過している。図１３では、透過した封止樹脂６０を想像線で示している。図１３において、ＸＩＶ－ＸＩＶ線を一点鎖線で示している。

【0074】

半導体装置Ａ２０においては、第１端子３１、複数の第２半導体素子２２、および複数の第２導電部材４２の構成が、先述した半導体装置Ａ１０の当該構成と異なる。

【0075】

図１３～図１６に示すように、半導体装置Ａ２０においては、第１端子３１は、複数の延出部３１３をさらに有する。複数の延出部３１３の各々は、基部３１２につながり、かつ第２方向ｙに沿って配列されている。厚さ方向ｚに沿って視て、複数の延出部３１３の各々は、基部３１２から複数の第２半導体素子２２のいずれかに向けて第１方向ｘに沿って延びている。複数の第２導電部材４２は、複数の延出部３１３に対して個別に接合されている。半導体装置Ａ２０においては、厚さ方向ｚに沿って視て、基部３１２、および複数の延出部３１３が第１配線層１１に重なっている。厚さ方向ｚに沿って視て、さらに基部３１２が第１ゲート配線層１４１および第１検出配線層１５１に重なっている。

【0076】

図１３に示すように、複数の延出部３１３の各々の第１方向ｘにおける両端の少なくともいずれかが、第１配線層１１よりも外方に位置する。半導体装置Ａ２０においては、複数の延出部３１３の各々の第１方向ｘにおける両端のうち、基部３１２から離れて位置する一端が、第１配線層１１よりも外方に位置する。図１６に示すように、当該一端を先端３１３Ａと呼ぶ。厚さ方向ｚに沿って視て、複数の延出部３１３の各々の先端３１３Ａが、第１配線層１１と第２配線層１２との間に挟まれた基板１３の領域１３Ａに重なっている。

【0077】

図１６に示すように、複数の第１半導体素子２１の各々は、一対の端縁２１Ａをさらに有する。厚さ方向ｚに沿って視て、一対の端縁２１Ａは、第２方向ｙにおいて互いに離れて位置し、かつ第１方向ｘに沿って延びている。厚さ方向ｚに沿って視て、一対の端縁２１Ａのいずれかの当該端縁２１Ａの延長線が、第２半導体素子２２に重なっている。これにより、半導体装置Ａ２０においては、複数の第１半導体素子２１、および複数の第２半導体素子２２が第２方向ｙにおいて千鳥配置された構成となっている。

【0078】

図１６に示すように、厚さ方向ｚに沿って視て、第１端子３１の複数の延出部３１３の各々が、複数の第１半導体素子２１の各々の一対の端縁２１Ａのいずれかに重なっている。すなわち、複数の延出部３１３の各々は、複数の第１半導体素子２１のいずれかに重なっている。

【0079】

図１３に示すように、厚さ方向ｚに沿って視て、複数の第１導電部材４１の各々は、第１端子３１の複数の延出部３１３、および複数の第２導電部材４２から離れて位置する。厚さ方向ｚに沿って視て、複数の第２導電部材４２の各々は、第１方向ｘに対して傾斜している。

【0080】

次に、半導体装置Ａ２０の作用効果について説明する。

【0081】

半導体装置Ａ２０は、第１主面１１１を有する第１配線層１１と、第２主面１２１を有する第２配線層１２と、第１主面電極２１２を有するとともに、第１主面１１１に接合された第１半導体素子２１と、第２主面電極２２２を有するとともに、第２主面１２１に接合された第２半導体素子２２とを備える。さらに半導体装置Ａ２０は、第２主面電極２２２に導通する第１端子３１と、第１主面電極２１２と第２主面１２１とに接合された第１導電部材４１と、第２主面電極２２２と第１端子３１とに接合された第２導電部材４２とを備える。第１端子３１は、厚さ方向ｚにおいて第１主面１１１が向く側に第１配線層１１から離れて位置する。厚さ方向ｚに沿って視て、第２導電部材４２が第１配線層１１に重なっている。したがって、半導体装置Ａ２０によっても、当該装置の小型化を図ることが可能となる。

【0082】

半導体装置Ａ２０においては、第１端子３１は、基部３１２につながり、かつ厚さ方向ｚに沿って視て第１配線層１１に重なる延出部３１３を有する。延出部３１３は、厚さ方向ｚに沿って視て第２半導体素子２２に向けて第１方向ｘに沿って延びている。第２導電部材４２は、延出部３１３に接合されている。これにより、第２導電部材４２の延長が半導体装置Ａ１０の場合と比較して小となる。さらに、延出部３１３の第１方向ｘに対する横断面積を、第２導電部材４２が延びる方向に対する横断面積よりも大とすることによって、半導体装置Ａ１０の寄生抵抗の低減を図ることが可能となる。あわせて、第１配線層１１および第１端子３１に起因した相互インダクタンスが、より大となるため、第１配線層１１にかかるインダクタンスがより低減される。したがって、第１配線層１１における電力損失をより効果的に抑制することができる。

【0083】

厚さ方向ｚに沿って視て、第１端子３１の延出部３１３の第１方向ｘにおける先端３１３Ａが、第１配線層１１と第２配線層１２との間に挟まれた基板１３の領域１３Ａに重なっている（図１６参照）。これにより、半導体装置Ａ１０の製造工程において、厚さ方向ｚにおいて基板１３の領域１３Ａと、延出部３１３の先端３１３Ａとの間に挟まれた空間にスペーサを配置することができる。したがって、延出部３１３に第２導電部材４２を接合する際、延出部３１３の厚さ方向ｚの変位（たわみ）が低減されるため、延出部３１３に対する第２導電部材４２の接合強度を確保することができる。

【0084】

半導体装置Ａ２０においては、第１半導体素子２１は、一対の端縁２１Ａをさらに有する。厚さ方向ｚに沿って視て、一対の端縁２１Ａは、一対の端縁２１Ａのいずれかの当該端縁２１Ａの延長線が、第２半導体素子２２に重なっている。これにより、厚さ方向ｚに沿って視て、延出部３１３と第２半導体素子２２との最小間隔を、より小とすることができる。これにより、第２導電部材４２の延長がより小となる。

【0085】

厚さ方向ｚに沿って視て、第１端子３１の延出部３１３が、第１半導体素子２１の一対の端縁２１Ａのいずれかに重なっている。これにより、延出部３１３の配置に起因した半導体装置Ａ１０の第１方向ｘにおける寸法の拡大を抑制することができる。

【0086】

半導体装置Ａ２０においては、厚さ方向ｚに沿って視て、第１導電部材４１は、延出部３１３および第２導電部材４２から離れて位置する。これにより、半導体装置Ａ２０の製造工程において、第１端子３１の延出部３１３に第２導電部材４２を接合した後に、第２導電部材４２との干渉を回避しつつ、第１半導体素子２１の第１主面電極２１２に第１導電部材４１を接合することができる。

【0087】

〔第３実施形態〕
図１７～図１９に基づき、本発明の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一、または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１７は、理解の便宜上、封止樹脂６０を透過している。図１７では、透過した封止樹脂６０を想像線で示している。図１７において、ＸＶＩＩＩ－ＸＶＩＩＩ線を一点鎖線で示している。

【0088】

半導体装置Ａ２０においては、第１端子３１の構成が、先述した半導体装置Ａ２０の当該構成と異なる。

【0089】

図１７に示すように、半導体装置Ａ３０においては、第１端子３１の複数の延出部３１３の各々の第１方向ｘにおける両端が、第１配線層１１よりも外方に位置する。このため半導体装置Ａ３０においては、厚さ方向ｚに沿って視て、複数の延出部３１３が第１配線層１１および第１ゲート配線層１４１に重なっている（図１９参照）。基部３１２は、厚さ方向ｚに沿って視て第１検出配線層１５１に重なっている（図１８参照）。

【0090】

次に、半導体装置Ａ３０の作用効果について説明する。

【0091】

半導体装置Ａ３０は、第１主面１１１を有する第１配線層１１と、第２主面１２１を有する第２配線層１２と、第１主面電極２１２を有するとともに、第１主面１１１に接合された第１半導体素子２１と、第２主面電極２２２を有するとともに、第２主面１２１に接合された第２半導体素子２２とを備える。さらに半導体装置Ａ３０は、第２主面電極２２２に導通する第１端子３１と、第１主面電極２１２と第２主面１２１とに接合された第１導電部材４１と、第２主面電極２２２と第１端子３１とに接合された第２導電部材４２とを備える。第１端子３１は、厚さ方向ｚにおいて第１主面１１１が向く側に第１配線層１１から離れて位置する。厚さ方向ｚに沿って視て、第２導電部材４２が第１配線層１１に重なっている。したがって、半導体装置Ａ３０によっても、当該装置の小型化を図ることが可能となる。

【0092】

半導体装置Ａ３０においては、厚さ方向ｚに沿って視て、第１端子３１の延出部３１３の第１方向ｘにおける両端が、第１配線層１１よりも外方に位置する。これにより、厚さ方向ｚに沿って視て、ゲートワイヤ５１が第１端子３１から離れた構成となる。このため、第１端子３１が第１半導体素子２１および検出ワイヤ５２に接触しない範囲内で、厚さ方向ｚにおける第１配線層１１と第１端子３１との最小間隔を、より小とすることができる。したがって、半導体装置Ａ１０の厚さ方向ｚにおける寸法の縮小を図ることができる。

【0093】

本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。

【符号の説明】

【0094】

Ａ１０，Ａ２０，Ａ３０：半導体装置
１１：第１配線層
１１１：第１主面
１２：第１配線層
１２１：第２主面
１３：基板
１３Ａ：領域
１３１：第３主面
１３２：裏面
１４１：第１ゲート配線層
１４２：第２ゲート配線層
１５１：第１検出配線層
１５２：第２検出配線層
１６：放熱層
２１：第１半導体素子
２１Ａ：端縁
２１１：第１裏面電極
２１２：第１主面電極
２１３：第１ゲート電極
２２：第２半導体素子
２２１：第２裏面電極
２２２：第２主面電極
２２３：第２ゲート電極
２９：接合層
３１：第１端子
３１Ａ：第１取付け孔
３１１：端子部
３１２：基部
３１３：延出部
３１３Ａ：先端
３２：第２端子
３２Ａ：第２取付け孔
３３：第３端子
３３Ａ：第３取付け孔
３４１：第１ゲート端子
３４２：第２ゲート端子
３５１：第１検出端子
３５２：第２検出端子
４１：第１導電部材
４２：第２導電部材
４３：第３導電部材
４４：第４導電部材
５１：ゲートワイヤ
５２：検出ワイヤ
５３：第１ワイヤ
５４：第２ワイヤ
６０：封止樹脂
６１：頂面
６２：底面
６３：側面
ｚ：厚さ方向
ｘ：第１方向
ｙ：第２方向

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】