IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 能創半導體股▲ふん▼有限公司の特許一覧

特許7546098ゼロクロス基準電流を調整可能な電圧変換器及び方法
<>
  • 特許-ゼロクロス基準電流を調整可能な電圧変換器及び方法 図1
  • 特許-ゼロクロス基準電流を調整可能な電圧変換器及び方法 図2
  • 特許-ゼロクロス基準電流を調整可能な電圧変換器及び方法 図3
  • 特許-ゼロクロス基準電流を調整可能な電圧変換器及び方法 図4
  • 特許-ゼロクロス基準電流を調整可能な電圧変換器及び方法 図5
  • 特許-ゼロクロス基準電流を調整可能な電圧変換器及び方法 図6
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2024-08-28
(45)【発行日】2024-09-05
(54)【発明の名称】ゼロクロス基準電流を調整可能な電圧変換器及び方法
(51)【国際特許分類】
   H02M 3/155 20060101AFI20240829BHJP
【FI】
H02M3/155 H
【請求項の数】 18
(21)【出願番号】P 2023071130
(22)【出願日】2023-04-24
【審査請求日】2023-04-24
(31)【優先権主張番号】112109410
(32)【優先日】2023-03-14
(33)【優先権主張国・地域又は機関】TW
(73)【特許権者】
【識別番号】523370967
【氏名又は名称】能創半導體股▲ふん▼有限公司
【氏名又は名称原語表記】PowerX Semiconductor Corporation
【住所又は居所原語表記】9F-3, No. 1, Huanke 1st Rd., Zhubei City, Hsinchu County, Taiwan,
(74)【代理人】
【識別番号】100120891
【弁理士】
【氏名又は名称】林 一好
(74)【代理人】
【識別番号】100165157
【弁理士】
【氏名又は名称】芝 哲央
(74)【代理人】
【識別番号】100205659
【弁理士】
【氏名又は名称】齋藤 拓也
(74)【代理人】
【識別番号】100126000
【弁理士】
【氏名又は名称】岩池 満
(74)【代理人】
【識別番号】100185269
【弁理士】
【氏名又は名称】小菅 一弘
(72)【発明者】
【氏名】瞿 鴻遠
(72)【発明者】
【氏名】イェ チェン-ウェイ
【審査官】安食 泰秀
(56)【参考文献】
【文献】国際公開第2021/171769(WO,A1)
【文献】米国特許出願公開第2017/0294839(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 3/155
(57)【特許請求の範囲】
【請求項1】
インダクタンス電流を生成するように、直列に結合される第1の電力スイッチ及び第2の電力スイッチと、
前記第2の電力スイッチを流れる電流を検出し、且つ検出電流を生成するように、前記第2の電力スイッチに結合される電流検出回路と、
ゼロクロス基準電流を出力するゼロクロス基準電流源と、
前記検出電流及び前記ゼロクロス基準電流を受けて、前記検出電流及び前記ゼロクロス基準電流に基づいて前記第2の電力スイッチを制御し、且つ前記ゼロクロス基準電流を調整するように、前記電流検出回路及び前記ゼロクロス基準電流源に結合される調整回路と、
を含み、
前記調整回路は、
前記検出電流及び前記ゼロクロス基準電流を受けて、前記検出電流及び前記ゼロクロス基準電流に基づいて比較電圧を生成するように、前記電流検出回路及び前記ゼロクロス基準電流源に結合されるコンパレータと、
前記比較電圧を受けて、前記比較電圧に基づいてゲート信号を生成し、且つ前記第2の電力スイッチのオン又はオフを制御するように、前記コンパレータに結合される制御回路と、
前記ゲート信号を受けて、前記ゲート信号に基づいてオフ検出信号を生成するように、前記制御回路に結合され、前記制御回路が前記オフ検出信号及び前記比較電圧を受けて、前記オフ検出信号及び前記比較電圧に基づいて前記ゼロクロス基準電流を調整するゲート信号検出回路と、
を含むゼロクロス基準電流を調整可能な電圧変換器。
【請求項2】
前記第1の電力スイッチは、入力電圧とスイッチングノードとの間に結合され、且つ前記第2の電力スイッチは、前記スイッチングノードとグランドとの間に結合され、前記電流検出回路は、前記スイッチングノードにある電圧、ゲート端子にある前記ゲート信号の電圧、及び前記グランドにあるグランド電圧に基づいて前記検出電流を生成するように、前記スイッチングノード及び前記第2の電力スイッチの前記ゲート端子に結合される請求項に記載の電圧変換器。
【請求項3】
前記コンパレータは、
前記ゼロクロス基準電流を受けるように、前記ゼロクロス基準電流源に結合される正の入力端子と、
前記検出電流を受けるように、前記電流検出回路に結合される負の入力端子と、
前記比較電圧を前記制御回路に出力する出力端子と、
を含む請求項に記載の電圧変換器。
【請求項4】
前記制御回路は、
前記比較電圧を受けて、前記比較電圧に基づいて第1の制御信号を生成するように、前記コンパレータに結合される制御論理回路と、
前記第1の制御信号を受けて、前記第1の制御信号に基づいて駆動信号を生成するように、前記制御論理回路に結合されるパルス幅変調回路と、
前記駆動信号を受けて、前記駆動信号に基づいて前記ゲート信号を生成するように、前記パルス幅変調回路に結合されるドライバと、
を含む請求項に記載の電圧変換器。
【請求項5】
前記制御回路は、
前記制御論理回路から、前記比較電圧及び前記オフ検出信号に基づいて生成された第2の制御信号を受けて、前記第2の制御信号に基づいて前記ゼロクロス基準電流を調整するように、前記制御論理回路及び前記ゼロクロス基準電流源に結合されるアップダウンカウンタを更に含む請求項に記載の電圧変換器。
【請求項6】
前記検出電流が前記ゼロクロス基準電流より小さい場合、前記比較電圧は、低論理値から高論理値に変化する請求項に記載の電圧変換器。
【請求項7】
前記比較電圧が前記低論理値から前記高論理値に変化することに応答して、前記ゲート信号は、前記第2の電力スイッチをオフにするように、前記高論理値から前記低論理値に変化する請求項に記載の電圧変換器。
【請求項8】
前記ゲート信号が前記高論理値から前記低論理値に変化することに応答して、前記オフ検出信号は、前記低論理値から前記高論理値に変化する請求項に記載の電圧変換器。
【請求項9】
前記オフ検出信号が前記低論理値から前記高論理値に変化することに応答して、前記比較電圧が前記低論理値を有する場合、前記制御回路は、前記ゼロクロス基準電流を低下させ、また、前記オフ検出信号が前記低論理値から前記高論理値に変化することに応答して、前記比較電圧が前記高論理値を有する場合、前記制御回路は、前記ゼロクロス基準電流を上昇させる請求項に記載の電圧変換器。
【請求項10】
第1の電力スイッチと第2の電力スイッチによってインダクタンス電流を生成する操作と、
電流検出回路によって前記第2の電力スイッチを流れる電流を検出し、且つ検出電流を生成する操作と、
ゼロクロス基準電流源からゼロクロス基準電流を出力する操作と、
調整回路によって前記検出電流及び前記ゼロクロス基準電流に基づいて前記第2の電力スイッチを制御し、且つ前記ゼロクロス基準電流を調整する操作と、
を含み、
前記調整回路によって前記検出電流及び前記ゼロクロス基準電流に基づいて前記第2の電力スイッチを制御し、且つ前記ゼロクロス基準電流を調整する操作は、
前記調整回路におけるコンパレータは前記検出電流及び前記ゼロクロス基準電流を受けて、前記検出電流及び前記ゼロクロス基準電流に基づいて比較電圧を生成する操作と、
前記調整回路における制御回路は前記比較電圧を受けて、前記比較電圧に基づいてゲート信号を生成し、且つ前記第2の電力スイッチのオン又はオフを制御する操作と、
前記調整回路におけるゲート信号検出回路は前記ゲート信号を受けて、前記ゲート信号に基づいてオフ検出信号を生成する操作と、
前記制御回路によって前記オフ検出信号及び前記比較電圧を受けて、前記オフ検出信号及び前記比較電圧に基づいて前記ゼロクロス基準電流を調整する操作と、
を含むゼロクロス基準電流を調整する調整方法。
【請求項11】
前記電流検出回路によって前記第2の電力スイッチを流れる前記電流を検出し、且つ前記検出電流を生成する操作は、
前記電流検出回路によって前記第1の電力スイッチと前記第2の電力スイッチとの間のスイッチングノードの電圧、前記第2の電力スイッチのゲート端子にある前記ゲート信号の電圧、及びグランドにあるグランド電圧に基づいて前記検出電流を生成する操作を含む請求項10に記載の調整方法。
【請求項12】
前記コンパレータは前記検出電流及び前記ゼロクロス基準電流を受けて、前記検出電流及び前記ゼロクロス基準電流に基づいて前記比較電圧を生成する操作は、
前記コンパレータの正の入力端子によって前記ゼロクロス基準電流を受ける操作と、
前記コンパレータの負の入力端子によって前記検出電流を受ける操作と、
前記コンパレータの出力端子から前記比較電圧を前記制御回路に出力する操作と、
を含む請求項10に記載の調整方法。
【請求項13】
前記制御回路によって前記比較電圧を受けて、前記比較電圧に基づいて前記ゲート信号を生成する操作は、
前記制御回路における制御論理回路によって前記比較電圧を受けて、前記比較電圧に基づいて第1の制御信号を生成する操作と、
前記制御回路におけるパルス幅変調回路によって前記第1の制御信号を受けて、前記第1の制御信号に基づいて駆動信号を生成する操作と、
前記制御回路におけるドライバによって前記駆動信号を受けて、前記駆動信号に基づいて前記ゲート信号を生成する操作と、
を含む請求項10に記載の調整方法。
【請求項14】
前記制御回路によって前記オフ検出信号及び前記比較電圧を受けて、前記オフ検出信号及び前記比較電圧に基づいて前記ゼロクロス基準電流を調整する操作は、
前記制御回路におけるアップダウンカウンタによって前記制御論理回路から、前記比較電圧及び前記オフ検出信号に基づいて生成された第2の制御信号を受けて、前記第2の制御信号に基づいて前記ゼロクロス基準電流を調整する操作を含む請求項13に記載の調整方法。
【請求項15】
前記検出電流が前記ゼロクロス基準電流より小さい場合、前記比較電圧は、低論理値から高論理値に変化する請求項10に記載の調整方法。
【請求項16】
前記比較電圧が前記低論理値から前記高論理値に変化することに応答して、前記ゲート信号は、前記第2の電力スイッチをオフにするように、前記高論理値から前記低論理値に変化する請求項15に記載の調整方法。
【請求項17】
前記ゲート信号が前記高論理値から前記低論理値に変化することに応答して、前記オフ検出信号は、前記低論理値から前記高論理値に変化する請求項16に記載の調整方法。
【請求項18】
前記オフ検出信号が前記低論理値から前記高論理値に変化することに応答して、前記比較電圧が前記低論理値を有する場合、前記制御回路は、前記ゼロクロス基準電流を低下させ、また、前記オフ検出信号が前記低論理値から前記高論理値に変化することに応答して、前記比較電圧が前記高論理値を有する場合、前記制御回路は、前記ゼロクロス基準電流を上昇させる請求項17に記載の調整方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、ゼロクロス調整に関する技術であり、特に、ゼロクロス基準電流を調整可能な電圧変換器及び調整方法に関する。
【背景技術】
【0002】
科学技術の進歩に伴い、様々な集積回路が開発された。例えば、電圧変換器における電力スイッチは、インダクタンス電流を出力端子に供給して後端の回路に給電することができる。しかしながら、インダクタンス電流が逆流すると、電圧変換器の効率が低くなる。
【発明の概要】
【0003】
本開示の幾つかの実施形態は、インダクタンス電流を生成するように、直列に結合される第1の電力スイッチ及び第2の電力スイッチと、第2の電力スイッチを流れる電流を検出し、且つ検出電流を生成するように、第2の電力スイッチに結合される電流検出回路と、ゼロクロス基準電流を出力するゼロクロス基準電流源と、検出電流及びゼロクロス基準電流を受けて、検出電流及びゼロクロス基準電流に基づいて第2の電力スイッチを制御し、且つゼロクロス基準電流を調整するように、電流検出回路及びゼロクロス基準電流源に結合される調整回路と、を含むゼロクロス基準電流を調整可能な電圧変換器である。
【0004】
本開示の幾つかの実施形態は、第1の電力スイッチ及び第2の電力スイッチによってインダクタンス電流を生成する操作と、電流検出回路は第2の電力スイッチを流れる電流を検出し、且つ検出電流を生成する操作と、ゼロクロス基準電流源からゼロクロス基準電流を出力する操作と、調整回路は検出電流及びゼロクロス基準電流に基づいて第2の電力スイッチを制御し、且つゼロクロス基準電流を調整する操作とを含むゼロクロス基準電流を調整する調整方法である。
【図面の簡単な説明】
【0005】
本開示の上記及び他の目的、特徴、利点及び実施例をより分かりやすくするために、以下の添付図面を説明する。
図1】本開示の幾つかの実施例によるゼロクロス基準電流を調整可能な電圧変換器の概略図である。
図2】本開示の幾つかの実施例による図1における電圧変換器の単一サイクルのタイミングチャートである。
図3】本開示の幾つかの実施例による図1における電圧変換器の複数のサイクルのタイミングチャートである。
図4】本開示の幾つかの実施例による調整方法のフローチャートである。
図5】本開示の幾つかの実施例によるゼロクロス基準電流を調整可能な電圧変換器の概略図である。
図6】本開示の幾つかの実施例によるゼロクロス基準電流を調整可能な電圧変換器の概略図である。
【発明を実施するための形態】
【0006】
本明細書で使用される用語「結合」は「電気的結合」を指してもよく、且つ用語「接続」は「電気的接続」を指してもよい。「結合」及び「接続」は、2つ又は複数の素子が互いに協働するか又は互いに相互作用することを指してもよい。
【0007】
図1を参照されたい。図1は、本開示の幾つかの実施例によるゼロクロス基準電流を調整可能な電圧変換器100の概略図である。
【0008】
図1の例で言えば、電圧変換器100は、電力スイッチM1、電力スイッチM2、電流検出回路120、ゼロクロス基準電流源130、及び調整回路140を含む。
【0009】
電力スイッチM1と電力スイッチM2は、直列に結合され、制御回路144の制御によってインダクタンス電流ILを生成して出力電圧VOUTを生成する。詳しくは、電力スイッチM1は、入力電圧VINとスイッチングノードSNとの間に結合される。電力スイッチM2は、スイッチングノードSNとグランドGNDとの間に結合される。コンデンサCLの第1の端子の電圧は、出力電圧VOUTであり、コンデンサCLの第2の端子は、グランドGNDに結合される。
【0010】
電流検出回路120は、電力スイッチM2を流れる電流を検出して検出電流ISENを生成するように、スイッチングノードSN(電力スイッチM2のドレイン端子でもある)に結合される。
【0011】
図1の例で言えば、電流検出回路120は、トランジスタT1、トランジスタT2、トランジスタT3、トランジスタT4、及び増幅器122を含む。トランジスタT1のドレイン端子は、スイッチングノードSN(電力スイッチM2のドレイン端子でもある)に結合される。トランジスタT1のゲート端子は、電力スイッチM2のゲート端子に結合される。トランジスタT1のソース端子は、増幅器122の負の入力端子に結合される。増幅器122の正の入力端子は、グランドGNDに結合される。増幅器122の出力端子は、トランジスタT2のゲート端子に結合される。トランジスタT2のソース端子は、トランジスタT1のドレイン端子に結合される。トランジスタT2のドレイン端子は、トランジスタT3のドレイン端子に結合される。トランジスタT3のゲート端子は、トランジスタT3のドレイン端子及びトランジスタT4のゲート端子に結合される。トランジスタT3のソース端子は、トランジスタT4のソース端子に結合される。トランジスタT4のドレイン端子は、コンパレータ142の負の入力端子に結合される。
【0012】
増幅器122とトランジスタT2は、トランジスタT1のソース端子をグランドGNDのグランド電圧にロックすることができる。即ち、トランジスタT1の三端子電圧(スイッチングノードSNの電圧、ゲート信号LGの電圧、グランドGNDのグランド電圧)は、電力スイッチM2の三端子電圧(スイッチングノードSNの電圧、ゲート信号LGの電圧、グランドGNDのグランド電圧)と同じである。これにより、トランジスタT1を流れる電流と電力スイッチM2を流れる電流との間の比率は、トランジスタT1のサイズと電力スイッチM2のサイズとの間の比率と正の相関を示す。ここでいう「サイズ」とは、トランジスタ又はスイッチのゲート幅を指してよい。例えば、トランジスタT1のゲート幅と電力スイッチM2のゲート幅との間の比率が1:1000であれば、トランジスタT1を流れる電流と電力スイッチM2を流れる電流との間の比率は1:1000である。
【0013】
次に、トランジスタT3とトランジスタT4で形成されるカレントミラーにより、検出電流ISENは、トランジスタT3を流れる電流(トランジスタT1を流れる電流でもある)によって生成される。例えば、検出電流ISENの大きさは、トランジスタT3を流れる電流(トランジスタT1を流れる電流でもある)と同じである。
【0014】
ここで、図1における電流検出回路120の実現方式は例示に過ぎず、本開示は図1における実現方式に限定されないことを特に説明する。その他の様々な適切な実現方式も本開示の範囲内にある。
【0015】
ゼロクロス基準電流源130は、電流検出回路120及び調整回路140に結合される。ゼロクロス基準電流源130は、ゼロクロス基準電流IREFを出力することができる。ゼロクロス基準電流源130を実現するための様々な適切な実現方式は、いずれも本開示の範囲内にある。
【0016】
調整回路140は、電流検出回路120、ゼロクロス基準電流源130、及び電力スイッチM2に結合される。調整回路140は、検出電流ISEN及びゼロクロス基準電流IREFを受けて、検出電流ISEN及びゼロクロス基準電流IREFに基づいて電力スイッチM2を制御し、且つゼロクロス基準電流IREFを調整することができる。
【0017】
図1の例で言えば、調整回路140は、コンパレータ142、制御回路144、及びゲート信号検出回路146を含む。
【0018】
コンパレータ142の正の入力端子は、ゼロクロス基準電流IREFを受けるように、ゼロクロス基準電流源130に結合される。コンパレータ142の負の入力端子は、検出電流ISENを受けるように、電流検出回路120に結合される。コンパレータ142は、その出力端子に比較電圧VCOMPを出力するように、ゼロクロス基準電流IREFと検出電流ISENとを比較する。検出電流ISENがゼロクロス基準電流IREFより小さい場合、比較電圧VCOMPは、高い論理値(例えば、論理値1)を有する。検出電流ISENがゼロクロス基準電流IREFより大きい場合、比較電圧VCOMPは、低い論理値(例えば、論理値0)を有する。
【0019】
制御回路144は、比較電圧VCOMPを受けるように、コンパレータ142の出力端子に結合される。図1の例で言えば、制御回路144は、制御論理回路1442、パルス幅変調回路1444、ドライバ1446A、1446B、及びアップダウンカウンタ1448を含む。制御論理回路1442は、駆動信号UGDRを供給する。ドライバ1446Aは、駆動信号UGDRを入力し、且つ駆動信号UGDRに基づいてゲート信号UGを生成するように、制御論理回路1442に結合される。ゲート信号UGは、電力スイッチM1のオン又はオフを制御するように、電力スイッチM1のゲート端子に伝送される。制御論理回路1442は、比較電圧VCOMPを受け、且つ比較電圧VCOMPに基づいて制御信号CS1を生成するように、コンパレータ142の出力端子に更に結合される。パルス幅変調回路1444は、制御信号CS1を受け、且つ制御信号CS1に基づいて駆動信号LGDRを生成するように、制御論理回路1442に結合される。ドライバ1446Bは、駆動信号LGDRを受け、且つ駆動信号LGDRに基づいてゲート信号LGを生成するように、パルス幅変調回路1444に結合される。ゲート信号LGは、電力スイッチM2のオン又はオフを制御するように、電力スイッチM2のゲート端子に伝送される。
【0020】
ゲート信号検出回路146は、ゲート信号LGを受け、且つゲート信号LGに基づいてオフ検出信号LGOFFを生成するように、ドライバ1446Bの出力端(即ち電力スイッチM2のゲート端子)に結合される。制御論理回路1442は、オフ検出信号LGOFFを受け、且つオフ検出信号LGOFF及び比較電圧VCOMPに基づいて制御信号CS2を生成するように、ゲート信号検出回路146に結合される。
【0021】
アップダウンカウンタ1448は、制御信号CS2を受けるように、制御論理回路1442に結合され、且つ制御信号CS2に基づいて制御信号CS3を生成するように、ゼロクロス基準電流源130に結合される。アップダウンカウンタ1448は、ゼロクロス基準電流IREFを調整するように、ゼロクロス基準電流源130に制御信号CS3を伝送する。
【0022】
幾つかの実施例において、制御論理回路1442、パルス幅変調回路1444、アップダウンカウンタ1448、ゲート信号検出回路146、又は他のインダクタンス或いはコンデンサ以外の部分は、特定用途向け集積回路(Application Specific Integrated Circuit、ASIC)を用いて実現してよい。
【0023】
図2は、本開示の幾つかの実施例による図1における電圧変換器の単一サイクルD1のタイミングチャートである。図3は、本開示の幾つかの実施例による図1における電圧変換器の複数のサイクルD1~D3のタイミングチャートである。
【0024】
まず、図1及び図2を併せて参照する。サイクルD1は、時間区間D11及び時間区間D12を含む。時間区間D11において、電力スイッチM1がオンになり、且つ電力スイッチM2がオフになるため、インダクタンス電流ILが徐々に上昇する。時間区間D12において、電力スイッチM1がオフになり、且つ電力スイッチM2がオンになるため、インダクタンス電流ILが徐々に低下する。
【0025】
図2の例で言えば、時間区間D12は順に、時点T11、時点T12、及び時点T13を有する。
【0026】
時点T11~時点T12において、検出電流ISENがゼロクロス基準電流IREF以下である場合、この時のインダクタンス電流ILは、ゼロクロスポイントIZC1である。一般的に、ゼロクロスポイントIZC1は、ゼロ電流値に近いほど好ましい。これは、ゼロクロスイベントが発生すると、インダクタンス電流ILが逆流する可能性があるからである。インダクタンス電流ILが逆流すると、電圧変換器100の効率が低くなる。これにより、ゼロクロスポイントIZC1がゼロ電流値に近いほど、ゼロクロス保護(電力スイッチM2をオフにして逆流を回避する)をより正確に起動することができる。検出電流ISENがゼロクロス基準電流IREF以下であるため、コンパレータ142から出力された比較電圧VCOMPは、低論理値から高論理値に変化する。低論理値から高論理値に変換された比較電圧VCOMPに応答して、制御論理回路1442は、制御信号CS1を出力する。制御信号CS1に応答して、パルス幅変調回路1444から出力された駆動信号LGDRは、高論理値から低論理値に変化する。この時のインダクタンス電流IL及び検出電流ISENは、低下し続ける。
【0027】
時点T12において、高論理値から低論理値に変換された駆動信号LGDRに応答し、且つドライバ1446Bの回路遅延に基づいて、ドライバ1446Bから出力されたゲート信号LGは、高論理値から低論理値に変化する。これにより、電力スイッチM2は、ゲート信号LGによってオフにされる。この時、インダクタンス電流ILがゼロより大きく、且つ時間区間D12の電力スイッチM1がオフにされるため、インダクタンス電流ILは、グランドGNDから、電力スイッチM2のボディダイオードBD2及びコンデンサCLを経由して、グランドGNDに流れる(還流を形成する)。しかしながら、インダクタンス電流ILが電力スイッチM2のボディダイオードBD2を流れるため、検出電流ISENは上昇し、且つゼロクロス基準電流IREFより大きくなる。これにより、コンパレータ142から出力された比較電圧VCOMPは、高論理値から低論理値に変化する。
【0028】
時点T13において、ゲート信号検出回路146は、ゲート信号LGが完全に低論理値になった(電力スイッチM2が完全にオフにされた)ことを検出する。これにより、ゲート信号検出回路146から出力されたオフ検出信号LGOFFは、低論理値から高論理値に変化する。オフ検出信号LGOFFが高論理値である場合、制御論理回路1442は、この時の比較電圧VCOMPの論理値を確認する。この時の比較電圧VCOMPは低論理値であり、インダクタンス電流ILが電力スイッチM2のボディダイオードBD2を流れることを表す。これにより、制御論理回路1442は、制御信号CS2を出力することで、アップダウンカウンタ1448が制御信号CS3を出力するように制御し、ゼロクロス基準電流IREFを低下させ、次のサイクルのゼロクロスポイントが低下する(図3におけるサイクルD2のゼロクロスポイントIZC2がサイクルD1のゼロクロスポイントIZC1より低い)ようにする。
【0029】
図3に示すように、サイクルD2は順に、時点T21、時点T22、及び時点T23を有する。時点T21、時点T22、及び時点T23の動作はそれぞれ、時点T11、時点T12、及び時点T13の動作と同様である。即ち、制御論理回路1442は、制御信号CS2を出力することで、アップダウンカウンタ1448がゼロクロス基準電流IREFを再び低下させるように制御し、、次のサイクルのゼロクロスポイントがより低下する(図3におけるサイクルD3のゼロクロスポイントIZC3がサイクルD2のゼロクロスポイントIZC2より低い)ようにする。
【0030】
次に、サイクルD3は順に、時点T31、時点T32、及び時点T33を有する。サイクルD1の時点T12及びサイクルD2の時点T22と同様に、サイクルD3の時点T32において、電力スイッチM2は、ゲート信号LGによってオフにされる。この時、インダクタンス電流ILがゼロに等しいため、検出電流ISENは、ゼロクロス基準電流IREFより小さい。これにより、コンパレータ142から出力された比較電圧VCOMPは、高論理値に維持される。
【0031】
サイクルD1の時点T13及びサイクルD2の時点T23と同様に、サイクルD3の時点T33において、ゲート信号検出回路146は、ゲート信号LGが完全に低論理値になった(電力スイッチM2が完全にオフにされた)ことを検出する。これにより、ゲート信号検出回路146から出力されたオフ検出信号LGOFFは、低論理値から高論理値に変化する。前述のように、オフ検出信号LGOFFが高論理値である場合、制御論理回路1442は、この時の比較電圧VCOMPの論理値を確認する。この時の比較電圧VCOMPは高論理値であり、インダクタンス電流ILが電力スイッチM2のボディダイオードBD2を流れていないことを表す。これにより、制御論理回路1442は、次のサイクルのゼロクロスポイントが上昇するように、制御信号CS2を出力することで、アップダウンカウンタ1448が制御信号CS3を出力するように制御し、ゼロクロス基準電流IREFを上昇するようにする。
【0032】
上記動作により、電流値がゼロの時点でゼロクロス保護(電力スイッチM2をオフにして逆流を回避する)を正確に起動するように、後続のゼロクロスポイントをいずれもゼロ電流値の時点に極めて近づけることができる。これにより、インダクタンス電流ILの逆流を回避し、電圧変換器100の効率を維持するか又は向上させることができる。
【0033】
幾つかの関連技術において、スイッチングノードの電圧を検出し、且つこの電圧とゼロクロス電圧に関連するゼロクロスポイント検出又はゼロクロスポイント調整を行う。また、これらの関連技術では、関連するゼロクロスポイント検出又はゼロクロスポイント調整を行うために、二組のコンパレータが必要である。
【0034】
上述した関連技術に比べて、本開示では、電流検出回路120を用いて電力スイッチM2を流れる電流を検出して、検出電流ISENを生成して、関連するゼロクロスポイント調整を行う。特に、電流検出回路120は、電力スイッチM2の三端子と同じ電圧によって検出電流ISENを生成する。また、本開示では、一組のコンパレータ142だけで関連するゼロクロスポイント調整を行うことができる。
【0035】
図4を参照されたい。図4は、本開示の幾つかの実施例による調整方法のフローチャート400である。幾つかの実施例において、調整方法400は、図1における電圧変換器100、図5における電圧変換器500、又は図6における電圧変換器600に適用してよいが、本開示はこれらに限定されない。以下、理解しやすいために、図1を合わせて調整方法400を説明する。
【0036】
調整方法400は、操作S410、操作S420、操作S430、及び操作S440を含む。
【0037】
操作S410において、電力スイッチM1と電力スイッチM2によってインダクタンス電流ILを生成する。
【0038】
操作S420において、電流検出回路120によって電力スイッチM2を流れる電流を検出し、且つ検出電流ISENを生成する。
【0039】
操作S430において、ゼロクロス基準電流源130からゼロクロス基準電流IREFを出力する。
【0040】
操作S440において、調整回路140によって検出電流ISEN及びゼロクロス基準電流IREFに基づいて電力スイッチM2を制御し、且つゼロクロス基準電流IREFを調整する。
【0041】
上述の操作S410~S440に関する詳細な内容は、図1に関連する段落において説明されているため、ここで説明を省略する。
【0042】
図5を参照されたい。図5は、本開示の幾つかの実施例によるゼロクロス基準電流を調整可能な電圧変換器500の概略図である。
【0043】
電圧変換器500と図1における電圧変換器100との間の主な違いは、電圧変換器500において、アップダウンカウンタ1448が制御信号CS2に基づいて制御信号CS4(例えば、N個のビットを有する)を生成し、且つ制御信号CS4を制御論理回路1442に伝送することである。制御論理回路1442は、制御信号CS4に基づいて制御信号CS5(例えば、N個のビットを有する)を生成し、且つ制御信号CS5をゼロクロス基準電流源130に伝送してゼロクロス基準電流IREFを調整する。この時の制御信号CS5は、制御信号CS4と同じである。定常状態にある時、制御信号CS4の最下位ビットは、ビット1とビット0との間でジャンプする。一定の時間ジャンプした後、制御論理回路1442は、制御信号CS5をラッチし、且つ制御信号CS5の最下位有効ビットをビット1にラッチする。制御信号CS4の最下位ビット以外のビットが変動する場合、制御論理回路1442は、次の定常状態(制御信号CS4の最下位ビットがビット1とビット0との間でジャンプし続ける)に入るまで、制御信号CS5へのラッチを解除し、且つ制御信号CS4を直接制御信号CS5として伝送する。
【0044】
電圧変換器500の残りの部分は、電圧変換器100と同様であるため、ここでは説明を省略する。
【0045】
図6を参照されたい。図6は、本開示の幾つかの実施例によるゼロクロス基準電流を調整可能な電圧変換器600の概略図である。
【0046】
電圧変換器600と図5における電圧変換器500との間の主な違いは、電圧変換器600がビットカウンタ650を更に含むことである。ビットカウンタ650は、制御論理回路1442に結合される。幾つかの実施例において、ビットカウンタ650は、Nビットの継続的近似化レジスタ(successive approximation register;SAR)カウンタであってよい。システムが起動すると、制御信号CS5は、制御信号CS6と同じである。ゼロ電流を初めてトリガする時、ビットカウンタ650により、N個のサイクルだけで定常状態の制御信号CS6を見つけることができる(幾つかの関連技術では、定常状態に入るのに2のN乗のサイクルを待つ必要がある)。次に、制御信号CS4を制御信号CS6と同じになるように更新し、且つ制御信号CS5をラッチしてよい。この時の制御信号CS4の最下位ビットは、ビット1とビット0との間でジャンプし続け、制御信号CS4の残りのビットは、制御信号CS5の対応するビットと同じになる。制御信号CS4の最下位ビット以外のビットが変動する場合、制御論理回路1442は、次の定常状態(制御信号CS4の最下位ビットがビット1とビット0との間でジャンプし続ける)に入るまで、制御信号CS5へのラッチを解除し、且つ制御信号CS4を直接制御信号CS5として伝送する。
【0047】
電圧変換器600の残りの部分は、電圧変換器500と同様であるため、ここでは説明を省略する。
【0048】
以上より、本開示の電圧変換器は、ゼロクロス基準電流を自動的に調整して、ゼロクロス保護(下ブリッジ電力スイッチをオフにして逆流を回避する)を正確に起動してインダクタンス電流の逆流を回避することができる。
【0049】
本開示は、実施形態に基づいて以上のように開示されたが、実施形態は本開示を限定するものではなく、当業者であれば、本開示の精神及び範囲から逸脱することなく、様々な変更及び修正を行うことができ、よって、本開示の保護範囲は、後付の特許請求の範囲に定義されたものを基準とする。
【符号の説明】
【0050】
100、500、600 電圧変換器
120 電流検出回路
122 増幅器
130 ゼロクロス基準電流源
140 調整回路
142 コンパレータ
144 制御回路
1442 制御論理回路
1444 パルス幅変調回路
1446A、1446B ドライバ
1448 アップダウンカウンタ
146 ゲート信号検出回路
400 調整方法
650 ビットカウンタ
BD2 ボディダイオード
CL コンデンサ
CS1、CS2、CS4、CS3、CS4、CS5、CS6 制御信号
D1、D2、D3 サイクル
D11、D12 時間区間
GND グランド
IL インダクタンス電流
IREF ゼロクロス基準電流
ISEN 検出電流
IZC1、IZC2、IZC3 ゼロクロスポイント
LG、UG ゲート信号
LGDR、UGDR 駆動信号
LGOFF オフ検出信号
M1、M2 電力スイッチ
S410、S420、S430、S440 操作
SN スイッチングノード
T1、T2、T3、T4 トランジスタ
T11、T12、T13、T21、T22、T23、T31、T32、T33 時点
VCOMP 比較電圧
VIN 入力電圧
VOUT 出力電圧
【要約】
【課題】ゼロクロス基準電流を調整可能な電圧変換器及び方法を提供する。
【解決手段】ゼロクロス基準電流を調整可能な電圧変換器はインダクタンス電流を生成するように、直列に結合される第1の電力スイッチ及び第2の電力スイッチと、第2の電力スイッチを流れる電流を検出し、且つ検出電流を生成するように、第2の電力スイッチに結合される電流検出回路と、ゼロクロス基準電流を出力するゼロクロス基準電流源と、検出電流及びゼロクロス基準電流を受けて、検出電流及びゼロクロス基準電流に基づいて第2の電力スイッチを制御し、且つゼロクロス基準電流を調整するように、電流検出回路及びゼロクロス基準電流源に結合される調整回路と、を含む。
【選択図】図1
図1
図2
図3
図4
図5
図6