知財求人 - 知財ポータルサイト「IP Force」
▶ エルジー ディスプレイ カンパニー リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-28
(45)【発行日】2024-09-05
(54)【発明の名称】表示装置、及びそのフリッカ低減方法
(51)【国際特許分類】
G09G 3/32 20160101AFI20240829BHJP
G09G 3/20 20060101ALI20240829BHJP
G09G 3/3266 20160101ALI20240829BHJP
G09G 3/3233 20160101ALI20240829BHJP
H04N 5/66 20060101ALI20240829BHJP
【ＦＩ】
G09G3/32 A
G09G3/20 641A
G09G3/20 641C
G09G3/20 612T
G09G3/20 621A
G09G3/20 622D
G09G3/20 650H
G09G3/20 611E
G09G3/3266
G09G3/3233
G09G3/20 612U
G09G3/20 612L
G09G3/20 622S
H04N5/66 B
【請求項の数】
19
(21)【出願番号】P 2023130639
(22)【出願日】2023-08-10
(65)【公開番号】P2024097741
(43)【公開日】2024-07-19
【審査請求日】2023-08-10
(31)【優先権主張番号】10-2023-0002365
(32)【優先日】2023-01-06
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】501426046
【氏名又は名称】エルジー ディスプレイ カンパニー リミテッド
(74)【代理人】
【識別番号】100094112
【弁理士】
【氏名又は名称】岡部 讓
(74)【代理人】
【識別番号】100106183
【弁理士】
【氏名又は名称】吉澤 弘司
(74)【代理人】
【識別番号】100114915
【弁理士】
【氏名又は名称】三村 治彦
(74)【代理人】
【識別番号】100125139
【弁理士】
【氏名又は名称】岡部 洋
(74)【代理人】
【識別番号】100209808
【弁理士】
【氏名又は名称】三宅 高志
(72)【発明者】
【氏名】朱 奎 奐
(72)【発明者】
【氏名】金 兌 穹
(72)【発明者】
【氏名】朴 大 成
【審査官】小野 博之
(56)【参考文献】
【文献】特開２０１８－０６０１９９（ＪＰ，Ａ）
【文献】特開２０１０－０８５８７４（ＪＰ，Ａ）
【文献】米国特許出願公開第２０２０／００８２７６８（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１８／０１５１１３２（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０２０／０１３５１４６（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０２０／００９０５９６（ＵＳ，Ａ１）
【文献】韓国公開特許第１０－２０１８－００５８２７９（ＫＲ，Ａ）
【文献】韓国公開特許第１０－２０２０－００７９７９４（ＫＲ，Ａ）
【文献】韓国公開特許第１０－２０２０－００７５９４５（ＫＲ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｇ ３／００－３／３８
Ｈ０４Ｎ ５／６６
(57)【特許請求の範囲】
【請求項1】
データ電圧に応じて発光量が制御され、発光制御信号のオンデューティ比に応じて発光時間が制御される複数のピクセルが設けられた表示パネルと、１フレーム内においてデータ電圧が前記ピクセルに供給されるアクティブ区間、および前記データ電圧が前記ピクセルで維持されるブランク区間において、前記発光制御信号のデューティ比を互いに異なるように制御するタイミングコントローラと、
前記アクティブ区間において第１デューティ比を有する前記発光制御信号を前記ピクセルに印加し、前記ブランク区間において前記第１デューティ比と異なる第２デューティ比を有する前記発光制御信号を前記ピクセルに印加するゲートドライバと
を含み、
前記発光制御信号の単位パルス期間は、前記発光制御信号がオンレベルである第１期間と前記発光制御信号がオフレベルである第２期間とを含み、
前記ブランク区間において前記ゲートドライバから出力される前記発光制御信号の単位パルス期間は、前記アクティブ区間において前記ゲートドライバから出力される前記発光制御信号の単位パルス期間よりもさらに長く、
前記アクティブ区間において前記発光制御信号の第１単位パルス期間は、第１オン区間と第１オフ区間を含み、
前記ブランク区間において前記発光制御信号の第２単位パルス期間は、第２オン区間と第２オフ区間を含み、
前記第１オン区間と前記第２オン区間とは長さが互いに同一であり、
前記第２オフ区間が前記第１オフ区間よりもさらに長い、
表示装置。
【請求項2】
前記第１デューティ比は、前記アクティブ区間の間にオンレベルを有する前記発光制御信号のオンレベル期間に対応し、前記第２デューティ比は、前記ブランク区間の間にオンレベルを有する前記発光制御信号のオンレベル期間に対応し、
前記第２デューティ比は、前記第１デューティ比よりもさらに小さい請求項１に記載の表示装置。
【請求項3】
前記第１デューティ比は、前記アクティブ区間の間、オフレベルを有する前記発光制御信号のオフレベル期間に対応し、前記第２デューティ比は、前記ブランク区間の間、オフレベルを有する前記発光制御信号のオフレベル期間に対応し、
前記タイミングコントローラは、前記第２デューティ比が前記第１デューティ比より大きくなるように前記発光制御信号を制御する、
請求項１に記載の表示装置。
【請求項4】
前記アクティブ区間と前記ブランク区間とのそれぞれにおいて、前記発光制御信号は、オンレベルとオフレベルとの間で多重トグルする請求項１に記載の表示装置。
【請求項5】
前記タイミングコントローラは、フレーム周波数の変化に関係なく前記アクティブ区間の長さを固定したまま、前記フレーム周波数の変化に応じて前記ブランク区間の長さを可変する請求項１に記載の表示装置。
【請求項6】
データ電圧に応じて発光量が制御され、発光制御信号のオンデューティ比に応じて発光時間が制御される複数のピクセルが設けられた表示パネルと、
１フレーム内においてデータ電圧が前記ピクセルに供給されるアクティブ区間、および前記データ電圧が前記ピクセルで維持されるブランク区間において、前記発光制御信号のデューティ比を互いに異なるように制御するタイミングコントローラと、
前記アクティブ区間において第１デューティ比を有する前記発光制御信号を前記ピクセルに印加し、前記ブランク区間において前記第１デューティ比と異なる第２デューティ比を有する前記発光制御信号を前記ピクセルに印加するゲートドライバと
を含み、
前記アクティブ区間は、第１アクティブ区間と、前記第１アクティブ区間に続く第２アクティブ区間とを含み、
前記ブランク区間は、前記第２アクティブ区間に続く第１ブランク区間と、前記第１ブランク区間に続く第２ブランク区間とを含み、
前記ゲートドライバから出力される前記発光制御信号は、
前記第１アクティブ区間の間、前記第１デューティ比を有し、前記第２アクティブ区間の間、前記第１デューティ比よりもさらに大きい第３デューティ比を有し、前記第１ブランク区間の間、前記第１および第３デューティ比のそれぞれよりさらに小さい前記第２デューティ比を有し、前記第２ブランク区間の間、前記第２デューティ比よりもさらに大きく前記第１および第３デューティ比のそれぞれよりもさらに小さい第４デューティ比を有する、
表示装置。
【請求項7】
前記ブランク区間は、複数のブランク区間の間に他のアクティブ区間を含むことなく連続する複数のブランク区間から構成され、前記ゲートドライバは、前記複数のブランク区間のうちの少なくとも１つの区間の間の前記発光制御信号のデューティ比が前記アクティブ区間の間の前記発光制御信号の前記第１デューティ比よりも小さくなるように前記発光制御信号を出力し、前記ゲートドライバは、前記複数のブランク区間のうちの少なくとも１つの区間の間の前記発光制御信号のデューティ比が前記アクティブ区間中の前記発光制御信号の前記第１デューティ比よりも大きくなるように前記発光制御信号を出力する請求項１に記載の表示装置。
【請求項8】
前記複数のブランク区間は、第１ブランク区間、前記第１ブランク区間に続く第２ブランク区間、及び前記第２ブランク区間に続く第３ブランク区間を含み、前記ゲートドライバから出力される前記発光制御信号は、
前記第１ブランク区間の間、前記第２デューティ比を有し、前記第２ブランク区間の間、前記第２デューティ比よりも大きい第３デューティ比を有し、第３ブランク区間の間、前記第２および第３デューティ比のそれぞれよりも大きい第４デューティ比を有する請求項７に記載の表示装置。
【請求項9】
前記１フレームは、前記ブランク区間に続くリセット区間をさらに含み、前記リセット区間において前記表示パネルに印加される全ての発光制御信号はオフレベルに初期化される請求項１に記載の表示装置。
【請求項10】
前記複数のピクセルのそれぞれは、マイクロＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）チップを発光素子として含む請求項１に記載の表示装置。
【請求項11】
データ電圧に応じて発光量が制御され、発光制御信号のデューティ比に応じて発光時間が制御される複数のピクセルを備える表示装置のフリッカ低減方法において、１フレーム内においてデータ電圧がピクセルに供給されるアクティブ区間、および前記データ電圧が前記ピクセルで維持されるブランク区間において、前記発光制御信号のオンデューティ比を互いに異なるように制御するステップと、
前記アクティブ区間において第１デューティ比を有する前記発光制御信号を前記ピクセルに印加し、前記ブランク区間において前記第１デューティ比とは異なる第２デューティ比を有する前記発光制御信号を前記ピクセルに印加するステップと
を含み、
前記発光制御信号の単位パルス期間は、前記発光制御信号がオンレベルである第１期間と前記発光制御信号がオフレベルである第２期間とを含み、
前記ブランク区間で出力される前記発光制御信号の単位パルス期間は、前記アクティブ区間で出力される前記発光制御信号の単位パルス期間よりもさらに長く、
前記アクティブ区間において前記発光制御信号の第１単位パルス期間は、第１オン区間と第１オフ区間を含み、
前記ブランク区間において前記発光制御信号の第２単位パルス期間は、第２オン区間と第２オフ区間を含み、
前記第１オン区間と前記第２オン区間とは長さが互いに同一であり、
前記第２オフ区間が前記第１オフ区間よりもさらに長い、
表示装置のフリッカ低減方法。
【請求項12】
前記第１デューティ比は、前記アクティブ区間の間、オンレベルを有する前記発光制御信号のオンレベル期間に対応し、前記第２デューティ比は、前記ブランク区間の間、オンレベルを有する前記発光制御信号のオンレベル期間に対応し、
前記第２デューティ比は前記第１デューティ比よりも小さい請求項１１に記載の表示装置のフリッカ低減方法。
【請求項13】
データ電圧に応じて発光量が制御され、発光制御信号のデューティ比に応じて発光時間が制御される複数のピクセルを備えた表示パネルと、第１フレーム周波数と前記第１フレーム周波数とは異なる第２フレーム周波数との間で前記複数のピクセルの駆動をスイッチングするタイミングコントローラと、
前記データ電圧が前記ピクセルに供給される１フレーム中のアクティブ期間の間、第１デューティ比を有する前記発光制御信号を前記ピクセルに印加し、前記データ電圧が前記ピクセルにおいて保持される前記１フレーム中のブランク区間の間、前記第１デューティ比とは異なる第２デューティ比を有する前記発光制御信号を前記ピクセルに印加するゲートドライバとを含み、
前記発光制御信号は、
前記第１フレーム周波数を有する第１フレームのアクティブ区間の間、および前記第２フレーム周波数を有する第２フレームのアクティブ区間の間、前記第１デューティ比を有し、
前記第１フレーム周波数を有する第１フレームのブランク区間の間、及び前記第２フレーム周波数を有する第２フレームのブランク区間の間、前記第２デューティ比を有し、
前記発光制御信号の単位パルス期間は、前記ピクセルを発光させるための第１期間と前記ピクセルを非発光させるための第２期間とを含み、
前記ブランク区間で前記ゲートドライバから出力される前記発光制御信号の単位パルス期間は、前記アクティブ区間で前記ゲートドライバから出力される前記発光制御信号の単位パルス期間よりもさらに長く、
前記アクティブ期間における前記発光制御信号の第１単位パルス期間は、第１オン区間と第１オフ区間とを含み、
前記ブランク区間における前記発光制御信号の第２単位パルス期間は、第２オン区間と第２オフ区間とを含み、
前記第１オン区間と前記第２オン区間とは長さが互いに等しく、
前記第２オフ区間が前記第１オフ区間よりもさらに長い、
表示装置。
【請求項14】
前記第１デューティ比および前記第２デューティ比は、前記ピクセルが発光する期間に対応するオンデューティ比であり、前記第２デューティ比は、前記第１デューティ比よりもさらに小さい請求項１３に記載の表示装置。
【請求項15】
前記アクティブ区間と前記ブランク区間のそれぞれにおいて前記発光制御信号は、オンレベルとオフレベルとの間で多重トグルする請求項１３に記載の表示装置。
【請求項16】
前記第１フレーム周波数に対応するアクティブ区間の長さは、前記第２フレーム周波数に対応する前記アクティブ区間の長さに等しく、前記第１フレーム周波数に対応する前記ブランク区間の長さは、前記第２フレーム周波数に対応する前記ブランク区間の長さとは異なる請求項１３に記載の表示装置。
【請求項17】
データ電圧に応じて発光量が制御され、発光制御信号のデューティ比に応じて発光時間が制御される複数のピクセルを備えた表示パネルと、
第１フレーム周波数と前記第１フレーム周波数とは異なる第２フレーム周波数との間で前記複数のピクセルの駆動をスイッチングするタイミングコントローラと、
前記データ電圧が前記ピクセルに供給される１フレーム中のアクティブ期間の間、第１デューティ比を有する前記発光制御信号を前記ピクセルに印加し、前記データ電圧が前記ピクセルにおいて保持される前記１フレーム中のブランク区間の間、前記第１デューティ比とは異なる第２デューティ比を有する前記発光制御信号を前記ピクセルに印加するゲートドライバとを含み、
前記発光制御信号は、
前記第１フレーム周波数を有する第１フレームのアクティブ区間の間、および前記第２フレーム周波数を有する第２フレームのアクティブ区間の間、前記第１デューティ比を有し、
前記第１フレーム周波数を有する第１フレームのブランク区間の間、及び前記第２フレーム周波数を有する第２フレームのブランク区間の間、前記第２デューティ比を有し、
前記アクティブ区間は、第１アクティブ区間と、前記第１アクティブ区間に続く第２アクティブ区間とを含み、
前記ブランク区間は、前記第２アクティブ区間に続く第１ブランク区間と、前記第１ブランク区間に続く第２ブランク区間とを含み、
前記ゲートドライバから出力される前記発光制御信号は、
前記第１アクティブ区間の間、前記第１デューティ比を有し、前記第２アクティブ区間の間、前記第１デューティ比よりもさらに大きい第３デューティ比を有し、前記第１ブランク区間の間、前記第１および第３デューティ比のそれぞれよりもさらに小さい前記第２デューティ比を有し、前記第２ブランク区間の間、前記第２デューティ比よりも大きく前記第１および第３デューティ比のそれぞれよりもさらに小さい第４デューティ比を有する、
表示装置。
【請求項18】
前記ブランク区間は、複数のブランク区間の間に他のアクティブ区間を含むことなく連続する複数のブランク区間から構成され、前記ゲートドライバは、前記複数のブランク区間のうちの少なくとも１つの区間の間の前記発光制御信号のデューティ比が前記アクティブ区間の間の前記発光制御信号の前記第１デューティ比よりも小さくなるように前記発光制御信号を出力し、前記ゲートドライバは、前記複数のブランク区間のうちの少なくとも１つの区間の間の前記発光制御信号のデューティ比が前記アクティブ区間中の前記発光制御信号の前記第１デューティ比よりも大きくなるように前記発光制御信号を出力する請求項１３に記載の表示装置。
【請求項19】
前記複数のブランク区間は、第１ブランク区間、前記第１ブランク区間に続く第２ブランク区間、及び前記第２ブランク区間に続く第３ブランク区間を含み、前記ゲートドライバから出力される前記発光制御信号は、
前記第１ブランク区間の間、前記第２デューティ比を有し、前記第２ブランク区間の間、前記第２デューティ比よりもさらに大きい第３デューティ比を有し、前記第３ブランク区間の間、前記第２および第３デューティ比のそれぞれよりもさらに大きい第４デューティ比を有する請求項１８に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書は、表示装置及びそのフリッカ低減方法に関する。
【背景技術】
【0002】
表示装置は、低消費電力を具現するためにマイクロ発光ダイオードｍｉｃｒｏ ＬＥＤに基づいて製造することができる。表示装置に備えられたマイクロＬＥＤチップは、ウエハなしで作製され、サイズが１００マイクロメートルμｍ以下の超小型ＬＥＤを含むことができる。
【0003】
マイクロＬＥＤは低い電流では光効率が低いため、駆動電流が高い。しかし、高い電流で連続的に駆動すると消費電力が上昇するため、一定デューティで点灯時間を調節する、いわゆるエミッション（以下、ＥＭ）のデューティ駆動を通じて消費電力を改善している。ところで、マイクロＬＥＤの表示装置では、フレーム周波数が可変である場合に輝度偏差によるフリッカなどの問題が生じ得る。
【発明の概要】
【発明が解決しようとする課題】
【0004】
したがって、本実施例は、前記の問題を解決するため、フレーム周波数に応じた輝度偏差を改善してフリッカを低減することができる表示装置およびそのフリッカ低減方法を提供する。
【課題を解決するための手段】
【0005】
本実施例の表示装置は、ピクセルデータ電圧に応じて発光量が制御され、発光制御信号のデューティ比に応じて発光時間が制御される複数のピクセルが設けられた表示パネルと、１フレーム内で前記データ電圧が前記ピクセルに供給されるアクティブ区間、および前記データ電圧とが前記ピクセルに保持されるブランク区間において、前記発光制御信号のデューティ比を互いに異なるように制御するタイミングコントローラと、前記アクティブ区間において第１デューティ比を有する前記発光制御信号を前記ピクセルに印加し、前記ブランク区間において前記第１デューティ比と異なる第２デューティ比を有する前記発光制御信号を前記ピクセルに印加するゲートドライバとを含む。
【0006】
本実施例によって、データ電圧に応じて発光量が制御され、発光制御信号のオンデューティ比によって発光時間が制御される複数のピクセルを備えた表示装置のフリッカ低減方法は、１フレーム内において前記データ電圧が前記ピクセルに供給されるアクティブ区間と、前記データ電圧が前記ピクセルに維持されるブランク区間において、前記発光制御信号のデューティ比を互いに異なるように制御するステップと、前記アクティブ区間において前記第１デューティ比を有する前記発光制御信号を前記ピクセルに印加し、前記ブランク区間において前記第１デューティ比とは異なる第２デューティ比を有する前記発光制御信号を前記ピクセルに印加するステップとを含む。
【0007】
本実施例による表示装置は、データ電圧に応じて発光量が制御され、発光制御信号のデューティ比によって発光時間が制御される複数のピクセルを備えた表示パネルと、第１フレーム周波数および前記第１フレーム周波数と異なる第２フレーム周波数との間において、前記複数のピクセルの駆動をスイッチングするタイミングコントローラと、前記データ電圧が前記ピクセルに供給される１フレームの中のアクティブ区間の間、第１デューティ比を有する前記発光制御信号を前記ピクセルに印加し、前記データ電圧が前記ピクセルにおいて維持される前記１フレーム中のブランク区間の間、前記第１デューティ比と異なる第２デューティ比を有する前記発光制御信号を前記ピクセルに印加するゲートドライバとを含み、前記発光制御信号は、前記第１フレーム周波数を有する第１フレームのアクティブ区間の間および、前記第２フレーム周波数を有する第２フレームのアクティブ区間の間、前記第１デューティ比を有し、前記第１フレーム周波数を有する第１フレームのブランク区間の間及び、前記第２フレーム周波数を有する第２フレームのブランク期間の間、前記第２デューティ比を有する。
【発明の効果】
【0008】
本実施例によれば、以下の効果を奏することが可能である。
【0009】
本実施例は、アクティブ区間とブランク区間における発光制御信号のオンデューティ比を互いに異なるように制御する。すなわち、本実施例は、アクティブ区間に比べ、ブランク区間における発光制御信号のオンデューティ比をさらに小さく制御することにより、アクティブ区間とブランク区間との輝度偏差を低減する。
【0010】
これにより、本実施例は、ＶＲＲモードでのフレーム周波数の切り替え時に生じる輝度偏差と、これによって生じるフリッカを低減することができる。
【0011】
本明細書による効果は、前記で説明した内容によって限定されず、さらに様々な効果が本明細書に含まれる。
【図面の簡単な説明】
【0012】
【図1】本明細書の実施形態による表示装置を示すブロック図である。
【図2】マイクロＬＥＤベースの表示パネルを示す図である。
【図3】マイクロＬＥＤベースの表示パネルを示す図である。
【図4】表示パネルに備わる一ピクセルの等価回路図である。
【図6】一つの比較例による単一トグルベースの発光制御信号の駆動波形図である。
【図7A】単一のトグルベースのＥＭデューティ駆動がＶＲＲＶａｒｉａｂｌｅ Ｒｅｆｒｅｓｈ Ｒａｔｅ駆動に適用できない理由を説明するための図である。
【図7B】単一のトグルベースのＥＭデューティ駆動がＶＲＲＶａｒｉａｂｌｅ Ｒｅｆｒｅｓｈ Ｒａｔｅ駆動に適用できない理由を説明するための図である。
【図8】一実施形態による多重トグルされる発光制御信号の駆動波形図である。
【図9】マルチトグルされる発光制御信号のオンデューティ比がアクティブ区間とブランク区間に関係なく一定に固定された比較例を示す図である。
【図10】マルチトグルされる発光制御信号のオンデューティ比がアクティブ区間とブランク区間に関係なく一定に固定された比較例を示す図である。
【図11】マルチトグルされる発光制御信号のオンデューティ比がアクティブ区間とブランク区間に関係なく一定に固定された比較例を示す図である。
【図12】マルチトグルされる発光制御信号のオンデューティ比がアクティブ区間とブランク区間に関係なく一定に固定された比較例を示す図である。
【図13】マルチトグルされる発光制御信号のオンデューティ比がアクティブ区間とブランク区間で互いに異なるように変化した第１実施形態を示す図である。
【図14】マルチトグルされる発光制御信号のオンデューティ比がアクティブ区間とブランク区間で互いに異なるように変化した第１実施形態を示す図である。
【図15】マルチトグルされる発光制御信号のオンデューティ比がアクティブ区間とブランク区間で互いに異なるように変化した第１実施形態を示す図である。
【図16】固定オンデューティ比を有する比較例におけるフレーム周波数別の輝度と、可変オンデューティ比を有する第１実施形態におけるフレーム周波数別の輝度を示す図である。
【図17】固定オンデューティ比を有する比較例におけるフレーム周波数別の輝度と、可変オンデューティ比を有する第１実施形態におけるフレーム周波数別の輝度を示す図である。
【図18】マルチトグルされる発光制御信号のオンデューティ比が、アクティブ区間とブランク区間で互いに異なるように変化した第２実施形態を示す図である。
【図19】マルチトグルされる発光制御信号のオンデューティ比が、アクティブ区間とブランク区間で互いに異なるように変化した第２実施形態を示す図である。
【図20】マルチトグルされる発光制御信号のオンデューティ比が、アクティブ区間とブランク区間で互いに異なるように変化した第３実施形態を示す図である。
【図21】マルチトグルされる発光制御信号のオンデューティ比が、アクティブ区間とブランク区間で互いに異なるように変化した第３実施形態を示す図である。
【図22】フレーム周波数に応じて可変する発光制御信号のオンデューティ比を、フレーム毎にリセットすることを説明するための図である。
【図23】フレーム周波数に応じて可変する発光制御信号のオンデューティ比を、フレーム毎にリセットすることを説明するための図である。
【発明を実施するための形態】
【0013】
本発明の利点及び特徴、そしてそれらを達成する方法は添付図面に基づいて詳細に後述する実施例を参照すると明らかになるであろう。しかし、本発明は以下で開示する実施例に限定されるものではなく、互いに異なる多様な形態で実現され得る。ただ、本実施例は本発明の開示を完全にし、本発明が属する技術分野で通常の知識を有する者に発明の範疇を知らせるために提供するものである。本発明は特許請求の範囲によって定義される。
【0014】
本発明の実施例を説明するための図面に開示した形状、サイズ、縮尺、角度、個数などは例示的なものであるので、本発明が図面に示した事項に限定されるものではない。明細書全般にわたって同じ構成要素は同じ参照符号で指称する。本発明で言及する「含む」、「有する」、「なる」などを使う場合、「～のみ」という表現を使わない限り、他の部分をさらに含むことができる。構成要素を単数で表現する場合、特に明示的な記載事項がない限り、複数を含み得る。
【0015】
構成要素の解釈において、別途の明示的記載がなくても誤差範囲を含むものとして解釈する。
【0016】
位置関係についての説明の場合、例えば、「～の上に」、「～の上部に」、「～の下部に」、「～のそばに」などで二つの部分の位置関係を説明する場合、「すぐ」又は「直接」という表現を使わない限り、二つの部分の間に一つ以上の他の部分が位置し得る。
【0017】
第１、第２などを多様な構成要素を敍述するために使うが、これらの構成要素はこれらの用語に制限されない。これらの用語はただ一つの構成要素を他の構成要素と区別するために使用するものである。したがって、以下で言及する第１構成要素は本発明の技術的思想内で第２構成要素であり得る。
【0018】
以下、添付した図面を参照して本発明の実施例を詳細に説明する。以下の説明において、本発明に係わる公知の機能や構成についての具体的な説明が本発明の要旨を不必要にあいまいにする可能性があると判断される場合、その詳細な説明を省略する。
【0019】
【0020】
図１を参照すると、表示パネル１００は、入力画像が再現される画面ＡＡを含む。画面ＡＡは、入力画像のピクセルデータ以下、「映像データ」というＤＡＴＡが表示されるピクセルアレイを含む。ピクセルアレイは、複数のデータラインＤＬ、データラインＤＬと交差する複数のゲートラインＧＬ、および複数のピクセル１０１を含む。
【0021】
ピクセル１０１は、データラインＤＬおよびゲートラインＧＬによって定義されたマトリックスの形態で画面ＡＡ上に配置することができる。ピクセル１０１は、マトリクス形態に加えて、同じ色を発光するピクセルを共有する形態、ストライプ形態、ダイヤモンド形態など、画面ＡＡ上に様々な方法で配置することができる。
【0022】
ピクセルアレイは、ピクセル列（Ｃｏｌｕｍｎ）と、ピクセル列と交差するピクセルラインＬ１～Ｌｎとを含む。ピクセル列は、ｙ軸方向に沿って配置されたピクセルを含む。ピクセルラインは、ｘ軸方向に沿って配置されたピクセルを含む。１垂直期間は、１フレーム分の映像データＤＡＴＡを画面の全てのピクセルに書き込む（ｗｒｉｔｅ）ために必要な１フレーム期間である。１水平期間は、１フレーム期間をピクセルラインＬ１～Ｌｎの数で割った時間である。１水平期間は、ゲートラインＧＬを共有する１ピクセルライン分の映像データＤＡＴＡを１ピクセルラインのピクセルに書き込むのに必要な時間である。
【0023】
１フレーム期間は、映像データＤＡＴＡに対応するデータ電圧がピクセル１０１に供給されるアクティブ区間と、アクティブ区間に時間的に重疊しないブランク区間とを含む。ブランク区間では、データ電圧はピクセル１０１に供給されない。
【0024】
ピクセル１０１は、カラーを具現するために赤Ｒｅｄ、Ｒピクセル、緑Ｇｒｅｅｎ、Ｇピクセル、青Ｂｌｕｅ、Ｂピクセル１０１を含むことができる。
【0025】
ピクセル１０１のそれぞれは、図２および図３示すように、マイクロＬＥＤチップ（μＬＥＤｃｈｉｐ）を発光素子ＥＬ、図４参照として含むことができる。マイクロＬＥＤチップ（μＬＥＤ ｃｈｉｐ）は、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）バックプレーン（Ｂａｃｋｐｌａｎｅ）の上に位置する赤色チップ（μＬＥＤ ｃｈｉｐ＿Ｒ）、緑色チップ（μＬＥＤ ｃｈｉｐ＿Ｇ）、および青色チップ（μＬＥＤ ｃｈｉｐ＿Ｂ）を含むことができる。Ｒピクセルは赤色チップ（μＬＥＤ ｃｈｉｐ＿Ｒ）を発光素子ＥＬとして、Ｇピクセルは緑色チップ（μＬＥＤ ｃｈｉｐ＿Ｇ）を発光素子ＥＬとして、Ｂピクセルは青色チップ（μＬＥＤ ｃｈｉｐ＿Ｂ）を発光素子ＥＬとして含む。
【0026】
マイクロＬＥＤチップ（μＬＥＤ ｃｈｉｐ）は、Ｒ／Ｇ／Ｂドナー（ｄｏｎｏｒ）から転写することによってＴＦＴバックプレーン上に実装搭載されることができる。赤色チップ（μＬＥＤ ｃｈｉｐ＿Ｒ）はＲドナー（Ｒ Ｄｏｎｏｒ）から転写され、緑色チップ（μＬＥＤ ｃｈｉｐ＿Ｇ）はＧドナー（Ｇ Ｄｏｎｏｒ）から転写され、青色チップ（μＬＥＤ ｃｈｉｐ＿Ｂ）はＢドナー（Ｂ Ｄｏｏｒ）から転写されることができる。転写技術は、静電気力、レーザー、速度依存的な粘着力、荷重依存的な粘着力などを利用することができる。転写技術はこれに限定されず、電磁力に基づく自己集合を利用することもある。
【0027】
ＴＦＴバックプレーンは、効率的な駆動のためにアクティブマトリックス構造で構成することができる。ＴＦＴバックプレーン上で、データラインＤＬとゲートラインＧＬと電源ラインとの交差によってピクセル１０１を定義することがある。
【0028】
複数のピクセル１０１が１つの単位ピクセルを構成することができる。例えば、ゲートラインＧＬの延長方向またはデータラインＤＬの延長方向に沿って、隣接して配置されたＲ赤、Ｇ緑、Ｂ青ピクセルが１つの単位ピクセルを構成することがある。
【0029】
なお、図１において、円の内に示した"Ｄ１～Ｄ３"はデータラインであり、"Ｇｎ－２～Ｇｎ"はゲートラインである。図１のピクセル１０１のそれぞれは同じピクセル回路を含む。ピクセル回路は、駆動素子、少なくとも１つ以上のスイッチ素子、少なくとも１つ以上のコンデンサなどを実装することができる。
【0030】
表示パネル１００の上にタッチセンサを配置することができる。タッチセンサは、オンセル型（Ｏｎ－ｃｅｌｌ ｔｙｐｅ）またはアドオン型（Ａｄｄ ｏｎ ｔｙｐｅ）で表示パネル１００の画面ＡＡ上に配置されるか、またはピクセルアレイに埋め込まれるインセル型（Ｉｎ－ｃｅｌｌ ｔｙｐｅ）のタッチセンサで構成することができる。タッチ入力は、タッチセンサを介して感知され、またはタッチセンサなしでピクセルのみを介して感知されてもよい。
【0031】
表示パネル駆動部は、ソースドライバ１１０とゲートドライバ１２０とを含む。表示パネル駆動部は、タイミングコントローラ１３０の制御下で映像データＤＡＴＡを表示パネル１００のピクセル１０１に書き込む。
【0032】
ソースドライバ１１０は、タイミングコントローラ１３０から受信した映像データＤＡＴＡをデジタルアナログコンバータ（Ｄｉｇｉｔａｌ ｔ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ、以下"ＤＡＣ"という）を用いてガンマ補償電圧に変換してデータ電圧を生成する。ソースドライバ１１０は、データ電圧をデータラインＤＬに供給する。データ電圧はデータラインＤＬに供給され、各ピクセル１０１のスイッチ素子を介して駆動素子に印加される。ソースドライバ１１０は、１つ以上のソースドライブ集積回路として実装することができる。ソースドライブ集積回路は、タッチセンサ駆動信号を生成し、タッチセンサの電荷量の変化をタッチローデータ（ｔｏｕｃｈ ｒａｗ ｄａｔａ）に変換するタッチドライバをさらに含み得る。
【0033】
ゲートドライバ１２０は、表示パネル１００に映像が表示されない画面ＡＡの外のベゼル領域ＢＺに形成することができる。ゲートドライバ１２０は、タイミングコントローラ１３０の制御下でデータ電圧に同期したゲート信号をゲートラインＧＬに順次供給する。ゲートドライバ１２０から出力されるゲート信号は、データ電圧が充電されるピクセルラインを同時にアクティブにする。ゲートドライバ１２０は、１つ以上のシフトレジスタ（Ｓｈｉｆｔ ｒｅｇｉｓｔｅｒ）を用いてゲート信号を出力し、そのゲート信号をシフトする。ゲート信号は、１つ以上のスキャン信号ＳＣＡＮと発光制御信号ＥＭとを含むことができる。
【0034】
タイミングコントローラ１３０は、図示しないホストシステムから映像データＤＡＴＡと、この映像データＤＡＴＡと同期するタイミング信号を受信する。タイミング信号は、垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、クロック信号ＤＣＬＫ、データイネーブル信号ＤＥなどを含む。垂直同期信号Ｖｓｙｎｃは、垂直期間すなわち、１フレーム期間を定義する。水平同期信号Ｈｓｙｎｃは水平期間を定義する。データイネーブル信号ＤＥは、垂直期間または水平期間で映像データＤＡＴＡが送信される時間を定義する。データイネーブル信号ＤＥをカウントする方法で垂直期間と水平期間を知ることができるため、垂直同期信号Ｖｓｙｎｃと水平同期信号Ｈｓｙｎｃは省略することができる。
【0035】
データイネーブル信号ＤＥによって、１垂直期間内のアクティブ区間とブランク区間を、さらに定義することができる。アクティブ区間では、データイネーブル信号ＤＥは、ロジックハイ電圧とロジックロー電圧の間でスイングする。ブランク区間では、データイネーブル信号ＤＥは連続的にロジックロー電圧を維持する。
【0036】
タイミングコントローラ１３０は、ホストシステムから受信したタイミング信号Ｖｓｙｎｃ、Ｈｓｙｎｃ、ＤＥを用いてデータ駆動部１１０の動作タイミングを制御するためのソースタイミング制御信号ＤＤＣ、及びゲートドライバ１２０の動作タイミングを制御するためのゲートタイミング制御信号ＧＤＣを生成する。
【0037】
タイミングコントローラ１３０は、入力フレーム周波数をｉｉは自然数倍に逓倍し、入力フレーム周波数×ｉＨｚのフレーム周波数で表示パネル駆動部１１０、１２０の動作タイミングを制御することができる。入力フレーム周波数は、ＮＴＳＣ（Ｎａｔｉｏｎａｌ Ｔｅｌｅｖｉｓｉｏｎ Ｓｔａｎｄａｒｄｓ Ｃｏｍｍｉｔｔｅｅ）方式では６０Ｈｚであり、ＰＡＬ（Ｐｈａｓｅ－Ａｌｔｅｒｎａｔｉｎｇ Ｌｉｎｅ）方式では５０Ｈｚである。
【0038】
タイミングコントローラ１３０は、様々なリフレッシュレートでピクセル１０１を駆動することができる。タイミングコントローラ１３０は、可変リフレッシュレート（ＶＲＲ：Ｖａｒｉａｂｌｅ Ｒｅｆｒｅｓｈ Ｒａｔｅ）モード、言い換えれば、複数のリフレッシュレート間で切り替え可能にピクセル１０１を駆動することができる。リフレッシュレートはフレーム周波数と呼ぶことができる。
【0039】
タイミングコントローラ１３０は、ＶＲＲモードでアクティブ区間の長さを固定したまま、フレーム周波数に応じてブランク区間の長さを可変することができる。例えば、タイミングコントローラ１３０は、第１フレーム周波数でブランク区間を第１長さに制御し、第１フレーム周波数よりも低い第２フレーム周波数でブランク区間を第１長さより長い第２長さに制御することができる。
【0040】
ホストシステムは、テレビ（Ｔｅｌｅｖｉｓｉｏｎ）、セットトップボックス、ナビゲーションシステム、パーソナルコンピュータＰＣ、ホームシアター、車両用ディスプレイシステム、モバイル機器、ウェアラブル（ｗｅａｒａｂｌｅ）機器のいずれでもよい。モバイル機器およびウェアラブル機器では、ソースドライバ１１０、タイミングコントローラ１３０、レベルシフタＬｅｖｅｌ ｓｈｉｆｔｅｒ、１４０などを１つのドライブＩＣに集積することができる。
【0041】
レベルシフタ１４０は、タイミングコントローラ１３０から出力されたゲートタイミング制御信号ＧＤＣの電圧をゲートオン電圧とゲートオフ電圧に変換してゲートドライバ１２０に供給する。ゲートタイミング制御信号ＧＤＣのロジックオフ電圧はゲートオフ電圧に変換され、ゲートタイミング制御信号ＧＤＣのロジックオン電圧はゲートオン電圧に変換される。
【0042】
タイミングコントローラ１３０は、内部インタフェース回路を介してソースドライバ１１０に映像データＤＡＴＡを送信することができる。内部インタフェース回路は、ＥＰＩ（Ｅｍｂｅｄｄｅｄ Ｃｌｏｃｋ Ｐｏｉｎｔ ｔｏ Ｐｏｉｎｔ Ｉｎｔｅｒｆａｃｅ）で構成することができるが、これに限定されない。
【0043】
【0044】
図４を参照すると、ピクセル１０１は、発光素子ＥＬ、駆動素子ＤＴ、及びノード回路を含むことができる。
【0045】
ノード回路は、データラインＤＬ、第１～第３ゲートラインＧＬａ、ＧＬｂ、ＧＬｃ、複数の電源ラインに接続された内部補償回路であってもよい。ノード回路は、駆動素子ＤＴの閾値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）をサンプリングして駆動素子ＤＴのゲート－ソース間電圧に反映することにより、駆動素子ＤＴに流れる駆動電流が駆動素子ＤＴの閾値電圧シフト程度に影響を受けないように補償することができる。ノード回路は、第１～第６スイッチ素子Ｔ１～Ｔ６、第１キャパシタＣ１、及びストレージキャパシタＣｓｔを含むことができる。
【0046】
駆動素子ＤＴと第１～第６スイッチ素子Ｔ１～Ｔ６は、薄膜トランジスタで具現することができる。トランジスタＤＴ、Ｔ１～Ｔ６の全部または一部がＰ型薄膜トランジスタでもよいし、Ｎ型薄膜トランジスタでもよい。また、Ｎ－ＴＹＰＥ薄膜トランジスタは酸化物薄膜トランジスタであってもよく、Ｐ－ＴＹＰＥ薄膜トランジスタは多結晶シリコン薄膜トランジスタであってもよい。
【0047】
駆動素子ＤＴは、ゲート－ソース間電圧に対応して駆動電流を生成する駆動素子である。駆動素子ＤＴのゲート電極はゲートノードＮＧに接続され、駆動素子ＤＴのソース電極はソースノードＮＳに接続され、駆動素子ＤＴのドレイン電極はドレインノードＮＤに接続され得る。
【0048】
発光素子ＥＬは、駆動素子ＤＴから入力される駆動電流に対応する強度で発光する。発光素子ＥＬは、無機発光層を含むマイクロ発光ダイオードで具現することができるが、これに限定されない。発光素子ＥＬは、有機発光層を含む有機発光ダイオードで具現することができる。発光素子ＥＬのアノード電極は、高電位の駆動電圧ＶＤＤの入力端に接続され、発光素子ＥＬのカソード電極は、ソースノードＮＳに接続され得る。
【0049】
第１スイッチ素子Ｔ１は、第１スキャン信号Ｓｎに従ってデータラインＤＬと第１ノードＮ１とを接続する。第１スイッチ素子Ｔ１は、第１ゲートラインＧＬａに接続されたゲート電極、データラインＤＬに接続されたソース電極、及び第１ノードＮ１に接続されたドレイン電極を含む。
【0050】
第２スイッチ素子Ｔ２は、第１スキャン信号Ｓｎに従ってゲートノードＮＧとドレインノードＮＤとを接続する。第２スイッチ素子Ｔ２は、第１ゲートラインＧＬａに接続されたゲート電極、ドレインノードＮＤに接続されたソース電極、及びゲートノードＮＧに接続されたドレイン電極を含む。
【0051】
第３スイッチ素子Ｔ３は、発光制御信号ＥＭに応じて第１ノードＮ１と基準電圧Ｖｒｅｆの入力端とを接続する。第３スイッチ素子Ｔ３は、第３ゲートラインＧＬｃに接続されたゲート電極、第１ノードＮ１に接続されたソース電極、及び基準電圧Ｖｒｅｆの入力端に接続されたドレイン電極を含む。
【0052】
第４スイッチ素子Ｔ４は、発光制御信号ＥＭに応じてドレインノードＮＤと低電位の駆動電圧ＶＳＳの入力端とを接続する。低電位駆動電圧ＶＳＳは高電位駆動電圧ＶＤＤよりも小さい。第４スイッチ素子Ｔ４は、第３ゲートラインＧＬｃに接続されたゲート電極、ドレインノードＮＤに接続されたソース電極、及び低電位の駆動電圧ＶＳＳが入力されるドレイン電極を含む。
【0053】
第５スイッチ素子Ｔ５は、第２スキャン信号Ｓｎ－１に従ってドレインノードＮＤと基準電圧Ｖｒｅｆの入力端とを接続する。第５スイッチ素子Ｔ５は、第２ゲートラインＧＬｂに接続されたゲート電極、ドレインノードＮＤに接続されたソース電極、及び基準電圧Ｖｒｅｆが入力されるドレイン電極を含む。
【0054】
第６スイッチ素子Ｔ６は、第１スキャン信号Ｓｎに従って高電位の駆動電圧ＶＤＤの入力端とソースノードＮＳとを接続する。すなわち、第６スイッチ素子Ｔ６は、第１スキャン信号Ｓｎに従って発光素子ＥＬのアノード電極とカソード電極をショートさせる。第６スイッチ素子Ｔ６は、第１ゲートラインＧＬａに接続されたゲート電極、アノード電極に接続されたソース電極、及びカソード電極に接続されたドレイン電極を含む。
【0055】
第１キャパシタＣ１は、発光素子ＥＬのアノード電極とカソード電極に接続される。そして、ストレージキャパシタＣｓｔは、第１ノードＮ１とゲートノードＮＧに接続される。ストレージキャパシタＣｓｔ、発光素子ＥＬ、及び第６スイッチ素子Ｔ６は、互いに並列に接続される。
【0056】
図５は、図４に示すピクセル１０１の駆動波形図である。図５を参照すると、ピクセル１０１を駆動するための１フレームはアクティブ区間とブランク区間を含む。アクティブ区間は、初期化期間Ｐ１、閾値電圧サンプリング期間Ｐ２、データプログラミング期間Ｐ３、ホールド期間Ｐ４、および発光期間Ｐ５を含むことができる。ブランク区間は発光期間Ｐ５の残りの区間を含み得る。
【0057】
初期化の期間Ｐ１において第５スイッチ素子Ｔ５がオンされると、ドレインノードＮＤが基準電圧Ｖｒｅｆに初期化される。
【0058】
閾値電圧サンプリング期間Ｐ２において、駆動素子ＤＴと第５及び第６スイッチ素子Ｔ５、Ｔ６がオンするにつれて、高電位の駆動電圧ＶＤＤの入力端と基準電圧Ｖｒｅｆの入力端が互いに接続することができる。閾値電圧サンプリング期間Ｐ２で第２スイッチ素子Ｔ２がオンされるとゲートノードＮＧとドレインノードＮＤがショートされ、駆動素子ＤＴの閾値電圧が（ＶＤＤ＋Ｖｔｈ）にサンプリングされ、ゲートノードＮＧに保持され得る。
【0059】
データプログラミング期間Ｐ３において、第１スイッチ素子Ｔ１がオンされると、第１ノードＮ１の電圧が基準電圧Ｖｒｅｆからデータ電圧Ｖｄａｔａに変化する。そして、この電圧変化分Ｖｄａｔａ－Ｖｒｅｆだけ、ゲートノードＮＧの電圧も変化する。ゲートノードＮＧの電圧はＶＤＤ＋Ｖｔｈ－（Ｖｄａｔａ－Ｖｒｅｆ）となる。データプログラミング期間Ｐ３において第６スイッチ素子Ｔ６がオンになることにより、ソースノードＮＳの電圧が高電位の駆動電圧ＶＤＤとなる。
【0060】
ホールド期間Ｐ４において、全てのスイッチ素子Ｔ１～Ｔ６がオフになることにより、ゲートノードＮＧの電圧とソースノードＮＳの電圧はデータプログラミング期間Ｐ３と同じに維持される。
【0061】
発光期間Ｐ５において、第４スイッチ素子Ｔ４が発光制御信号ＥＭによってオンになると、駆動素子ＤＴに駆動電流が流れる。駆動電流の大きさは閾値電圧Ｖｔｈとは無関係であり、Ｖｄａｔａ－Ｖｒｅｆの二乗に比例する。この駆動電流により発光素子ＥＬが発光する。
【0062】
発光制御信号ＥＭは、初期化期間Ｐ１、閾値電圧サンプリング期間Ｐ２、データプログラミング期間Ｐ３、ホールド期間Ｐ４においてオフレベルで印加され、発光期間Ｐ５においてオンレベルで印加される。
【0063】
発光素子ＥＬの発光量は、駆動電流の大きさに比例するので、ピクセル１０１の発光量がデータ電圧Ｖｄａｔａに応じて制御されると定義することができる。そして、ピクセル１０１の発光時間は、発光制御信号ＥＭのオンデューティ比に従って制御されると定義することができる。
【0064】
アクティブ区間ＡＣＴに含まれる図５の"Ｐ２"における高電位の駆動電圧ＶＤＤと基準電圧Ｖｒｅｆのショートにより基準電圧Ｖｒｅｆが、デフォルトレベルよりさらに高く上昇し、維持された後に、ブランク区間ＢＬＫでデフォルトレベルに戻る。発光素子ＥＬの発光量を決定する駆動電流の大きさはＶｄａｔａ－Ｖｒｅｆの二乗に比例するので、各フレームにおいて、アクティブ区間ＡＣＴの平均輝度がブランク区間ＢＬＫの平均輝度より、さらに低くなる。
【0065】
言い換えれば、アクティブ区間ＡＣＴでデータアドレッシング例えば、図５の"Ｐ２"中に、高電位の駆動電圧ＶＤＤと基準電圧Ｖｒｅｆとの衝突により基準電圧Ｖｒｅｆがデフォルトレベルよりも上昇する。この基準電圧Ｖｒｅｆはブランク区間ＢＬＫでデフォルトレベルに復帰する。したがって、アクティブ区間ＡＣＴの平均輝度は、ブランク区間ＢＬＫの平均輝度より、さらに低くなる。
【0066】
ＶＲＲモードでは、アクティブ区間ＡＣＴの長さは固定され、フレーム周波数によってブランク区間の長さが可変されるが、アクティブ区間ＡＣＴとブランク区間ＢＬＫとの輝度偏差は１フレーム内でブランク区間ＢＬＫの長さが長くなるほど、すなわちフレーム周波数が低くなるほど大きくなる。その結果、ＶＲＲモードでフレーム周波数が切り替えられると、アクティブ区間ＡＣＴとブランク区間ＢＬＫとの間の輝度偏差によるフリッカが視認され得る。
【0067】
図６は一比較例による単一トグルベースの発光制御信号ＥＭの駆動波形図である。図７Ａおよび図７Ｂは、単一トグルベースのＥＭデューティ駆動がＶＲＲ（Ｖａｒｉａｌｂｅ Ｒｅｆｒｅｓｈ Ｒａｔｅ）モードに適用できない理由を説明するための図である。
【0068】
図６を参照すると、発光制御信号ＥＭは、１フレーム期間の間オフレベルＬｏｆｆからオンレベルＬｏｎに、一度トグル（ｔｏｇｇｌｅ）することがある。このとき、発光制御信号ＥＭのオンデューティは、１フレーム期間の間にオンレベルＬｏｎが占める割合として定義することがある。
【0069】
このような単一トグルベースのＥＭデューティ駆動は、各フレームの開始時に対応するフレームの長さを知ることができず、ＶＲＲモードには適用できない。ＶＲＲモードでフレーム周波数が切り替わると、１フレーム期間も変化する。
【0070】
ところで、ＶＲＲモードでは、可変フレームの長さは当該のフレームの終了時点で確認できるだけで、当該のフレームの開始時点では予め確認することはできない。単一トグルベースのＥＭデューティ駆動は、１フレーム期間が１つに固定された場合を想定したものであるため、１フレーム期間が可変のＶＲＲモードには適用されにくい。
【0071】
【0072】
バイパス方式のＶＲＲモードでは、入力垂直同期信号Ｖｓｙｎｃと出力垂直同期信号Ｖｓｙｎｃ１とは遅延なく同期している。そして、各フレームの入力アクティブ区間と出力アクティブ区間が遅延なく同期している。このようなバイパス方式のＶＲＲモードでは、例えば４０Ｈｚから１４４Ｈｚの間で変化するフレーム周波数に応じて１フレーム期間も変化するが、各フレームの開始時点で可変フレームの長さが、あらかじめ確認されていないため、シングルトグルベースのＥＭデューティを適用することができない。
【0073】
１フレーム遅延方式のＶＲＲモードでは、フレームメモリの使用によって、入力垂直同期信号Ｖｓｙｎｃ対出力垂直同期信号Ｖｓｙｎｃ１を１フレーム遅延させることができる。そして、各フレームにおいて、入力アクティブ区間に対する出力アクティブ区間を１フレーム遅延させることができる。このような１フレーム遅延方式のＶＲＲモードでは、４０Ｈｚから１４４Ｈｚの間で変化するフレーム周波数に応じて１フレーム期間も変化するが、一部のフレーム例えば第Ｎ＋１フレームの開始時点で依然として第Ｎ＋１フレームの長さが、あらかじめ確認されていないため、単一トグルベースのＥＭデューティを適用することはできない。
【0074】
図８は、一実施形態による多重トグルされる発光制御信号の駆動波形図である。
【0075】
図８を参照すると、ゲートドライバ１２０から出力される発光制御信号ＥＭは、１フレーム期間にわたってオフレベルＬｏｆｆからオンレベルＬｏｎに、オンレベルＬｏｎからオフレベルＬｏｆｆに複数回ずつトグル（ｔｏｇｇｌｅ）されるマルチパルス形態を有することがある。マルチパルス形態の発光制御信号ＥＭは、複数分割されたオン区間とオフ区間とを含む。発光制御信号ＥＭの単位パルス周期Ｔは、１つのオフ区間とそれに連続した１つのオン区間とを含む。発光制御信号ＥＭのオンデューティ比は、単位パルス周期Ｔのうちで、ピクセル発光のためオン区間が占める割合で定義することがあり、発光制御信号ＥＭのオフデューティ比は、単位パルス周期Ｔのうちで、ピクセル非発光のためオフ区間が占める割合として定義することがある。発光制御信号ＥＭは単位パルスの集合で構成されているので、１フレーム期間の間にオン区間の総和が占める割合は、前記単位パルス周期Ｔに基づくオンデューティ比に等しく、１フレーム期間中のオフ区間の総和が占める割合は、前記単位パルス周期Ｔに基づくオフデューティ比と同じであり得る。
【0076】
このようなマルチトグルベースのＥＭデューティ駆動方式は、マルチパルス形態の発光制御信号ＥＭを利用するため、各フレームの開始時点で当該フレームの長さを予め知る必要はない。マルチトグルベースのＥＭデューティ駆動方式は、ＶＲＲモードで可変の１フレーム期間に合わせてリアルタイムで発光制御信号ＥＭに含まれる単位パルス周期Ｔの個数を対応させることができるため、すべての可変フレーム内で発光制御信号ＥＭのオンデューティ比を一定に設定することができる。したがって、マルチトグルベースのＥＭデューティ駆動をＶＲＲモードに容易に適用することができる。
【0077】
【0078】
図９は、フレーム周波数が１２０Ｈｚのとき、単位パルス周期Ｔを基準として発光制御信号ＥＭのオン区間とオフ区間との比率が１：２の場合を示す。そして、図１０は、フレーム周波数が４０Ｈｚのとき、単位パルス周期Ｔを基準として発光制御信号ＥＭのオン区間とオフ区間との比率が１：２の場合を示す。
【0079】
図９及び図１０において、発光制御信号ＥＭのオンデューティ比は、アクティブ区間ＡＣＴとブランク区間ＢＬＫに関係なく一定に３３％に固定することができる。アクティブ区間ＡＣＴとブランク区間ＢＬＫで発光制御信号ＥＭのオンデューティ比が同じ値に固定されると、図１１のようにアクティブ区間ＡＣＴで具現される平均輝度とブランク区間ＢＬＫで具現される。平均輝度の間に偏差ΔＬ１が生じることがある。すなわち、ブランク区間ＢＬＫの平均輝度はターゲットレベルＴＬを有するのに対し、アクティブ区間ＡＣＴの平均輝度はターゲットレベルＴＬより低いかもしれない。
【0080】
例えば、単位パルス周期Ｔを基準に発光制御信号ＥＭのオン区間とオフ区間の比率が１：２に設定された場合、ブランク区間ＢＬＫの平均輝度は目標レベルＴＬである１５０ｎｉｔであり、アクティブ区間ＡＣＴの平均輝度は目標レベルＴＬより低い１３５ｎｉｔであり得る。
【0081】
なぜなら、基準電圧Ｖｒｅｆがデフォルトレベルを有するブランク区間ＢＬＫでは、駆動電流がデフォルト値を有するのに対し、基準電圧Ｖｒｅｆがデフォルトレベルよりさらに大きいアクティブ区間ＡＣＴでは駆動電流がデフォルト値より小さくなるからである。
【0082】
フレーム輝度は、アクティブ区間ＡＣＴとブランク区間ＢＬＫで実施される平均輝度の合計として定義することがある。フレーム周波数が低いほど、すなわち１フレーム内でブランク区間ＢＬＫが占める割合が大きいほどフレーム輝度は大きくなる。逆に、フレーム周波数が高いほど、すなわち１フレーム内でブランク区間ＢＬＫが占める割合が小さいほどフレーム輝度は小さくなる。
【0083】
１２０Ｈｚのフレーム周波数でのフレーム輝度に比べて、４０Ｈｚのフレーム周波数でのフレーム輝度がさらに大きい。視聴者はフレーム輝度の累積値を対応するフレーム周波数で輝度として認識するので、ＶＲＲモードで第１フレーム周波数から第２フレーム周波数に切り替えると、輝度偏差によるフリッカを視認することができる。
【0084】
【0085】
図１３～図１５を参照すると、ＶＲＲモードでフレーム周波数切り替え時に生じる輝度偏差は、アクティブ区間ＡＣＴとブランク区間ＢＬＫとの輝度偏差に起因する。ＶＲＲモードでフレーム周波数切り替え時に生じる輝度偏差を軽減するために、本実施例のタイミングコントローラは、アクティブ区間ＡＣＴとブランク区間ＢＬＫにおける発光制御信号ＥＭのオンデューティ比を互いに異なるように制御する。タイミングコントローラは、アクティブ区間ＡＣＴに比べ、ブランク区間ＢＬＫにおける発光制御信号ＥＭのオンデューティ比をより小さく制御することにより、アクティブ区間ＡＣＴとブランク区間ＢＬＫとの間の輝度偏差ΔＬ２を低減する。別の表現として、タイミングコントローラは、アクティブ区間ＡＣＴに比べ、ブランク区間ＢＬＫにおける発光制御信号ＥＭのオフデューティ比をより大きく制御することによって、アクティブ区間ＡＣＴとブランク区間ＢＬＫとの間の輝度偏差△Ｌ２を低減する。
【0086】
このために、タイミングコントローラは、アクティブ区間ＡＣＴに比べ、ブランク区間ＢＬＫにおいて単位パルス周期をより長く設定することができる。例えば、図１３のようにフレーム周波数が４０Ｈｚの場合、タイミングコントローラはアクティブ区間ＡＣＴの第１単位パルス周期を"Ｔ１"に、そしてブランク区間ＢＬＫの第２単位パルス周期を"Ｔ２"（Ｔ２＞Ｔ１）に設定できる。
【0087】
第１単位パルス周期Ｔ１は第１オン区間と第１オフ区間を含み、第２単位パルス周期Ｔ２は第２オン区間と第２オフ区間を含む。ここで、第１オン区間と第２オン区間は長さが等しく、第２オフ区間は第１オフ区間に比べて長い。
【0088】
その結果、フレーム周波数が４０Ｈｚのとき、アクティブ区間ＡＣＴの第１単位パルス周期Ｔ１における発光制御信号ＥＭのオン区間とオフ区間の比率が１：２であり、ブランク区間ＢＬＫの第２単位パルス周期Ｔ２における発光制御信号ＥＭのオン区間とオフ区間との比率は１：３であってもよい。アクティブ区間ＡＣＴにおける発光制御信号ＥＭのオンデューティは約３３．３３％であり、発光制御信号ＥＭのオフデューティは約６６．６７％である。ブランク区間ＢＬＫにおける発光制御信号ＥＭのオンデューティは２５％であり、発光制御信号ＥＭのオフデューティは７５％である。この場合、ブランク区間ＢＬＫの平均輝度とアクティブ区間ＡＣＴの平均輝度は、１３５ｎｉｔレベルに近似し、または等しくなり得る。
【0089】
タイミングコントローラは、アクティブ区間ＡＣＴの第１単位パルス周期Ｔ１を切り替え可能な全てのフレーム周波数で等しく設定し、第１単位パルス周期Ｔ１に基づく発光制御信号ＥＭのオン区間とオフ区間との比率（例えば、１：２）を、すべてのフレーム周波数で等しく設定することができる。すなわち、タイミングコントローラは、第１フレーム周波数に対する第１単位パルス周期Ｔ１を第１フレーム周波数とは異なる第２フレーム周波数に対する第１単位パルス周期Ｔ１と等しく設定することができる。
【0090】
タイミングコントローラは、ブランク区間ＢＬＫの第２単位パルス周期Ｔ２が第１単位パルス周期Ｔ１よりも大きくなるように全てのフレーム周波数で等しく設定し、第２単位パルス周期Ｔ２にベース発光制御信号ＥＭのオン区間とオフ区間の比率例えば、１：３は、全てのフレーム周波数で等しく設定することができる。
【0091】
すると、ゲートドライバは、アクティブ区間ＡＣＴとブランク区間ＢＬＫでオンデューティ比またはオフデューティ比が異なる発光制御信号ＥＭを生成してピクセルに印加することができる。
【0092】
この第１の実施形態によれば、ＶＲＲモードでのフレーム周波数切り替え時の輝度偏差を改善し、フリッカを低減することができる。
【0093】
【0094】
図１６及び図１７を参照すると、固定オンデューティ比を有する比較例のフレーム周波数別輝度は、４０Ｈｚで２１７ｎｉｔ、６０Ｈｚで２１５．７ｎｉｔ、８０Ｈｚで２１４．６ｎｉｔ、１００Ｈｚで２１３．４ｎｉｔ、１２０Ｈｚで２１２ｎｉｔ、１４４Ｈｚで２０９．６ｎｉｔである。フレーム周波数間の最大輝度偏差は４．７％として大きい。
【0095】
これに対し、可変オンデューティ比を有する第１実施例のフレーム周波数別輝度は、４０Ｈｚで２１７．９ｎｉｔ、６０Ｈｚで２１７．７ｎｉｔ、８０Ｈｚで２１７．５ｎｉｔ、１００Ｈｚで２１７．３ｎｉｔ、１２０Ｈｚで２１１．２ｎｉｔである。フレーム周波数間の最大輝度偏差は０．０５％と非常に小さい。
【0096】
可変オンデューティ比を有する第１の実施形態の場合、フレーム周波数間の輝度偏差が小さいため、フレーム周波数切り替え時に視認可能なフリッカを大幅に低減することができる。
【0097】
【0098】
図１８及び図１９を参照すると、本明細書の第２実施形態は、第１フレームのアクティブ区間ＡＣＴから第１フレームのブランク区間ＢＬＫに変わる瞬間の急激な輝度変化と、第１フレームのブランク区間ＢＬＫから第２フレームのアクティブ区間ＡＣＴに変わる瞬間の急激な輝度変化を緩和し、フレーム周波数切り替え時に視認できるフリッカをさらに軽減することができる。
【0099】
第２実施形態によれば、アクティブ区間ＡＣＴは、第１アクティブ区間Ａ１と、第１アクティブ区間Ａ１に続く第２アクティブ区間Ａ２とに区分することができる。そして、ブランク区間ＢＬＫは、第２アクティブ区間Ａ２に続く第１ブランク区間Ｂ１と、第１ブランク区間Ｂ１に続く第２ブランク区間Ｂ２とに区分することができる。
【0100】
タイミングコントローラは、発光制御信号ＥＭのオンデューティ比を、第１ブランク区間Ｂ１で第１値に制御し、第２ブランク区間Ｂ２で第２値に制御し、第１アクティブ区間Ａ１で第３値に制御し、第２アクティブ区間Ａ２で第４値に制御することができる。この場合、第１値＜第２値＜第３値＜第４値であり得る。
【0101】
このために、タイミングコントローラは、第１アクティブ区間Ａ１の第１単位パルス周期を"Ｔ１１"、第２アクティブ区間Ａ２の第２単位パルス周期を"Ｔ１２"、第１ブランク区間Ｂ１の第３単位パルス周期を"Ｔ２１"に設定し、第２ブランク区間Ｂ２の第４単位パルス周期を"Ｔ２２"に設定することができる。Ｔ１１～Ｔ２２は、Ｔ１２＜Ｔ１１＜Ｔ２２＜Ｔ２１を満たす。
【0102】
第１単位パルス周期Ｔ１１は、第１オン区間と第１オフ区間を含み、第２単位パルス周期Ｔ１２は第２オン区間と第２オフ区間を含む。そして、第３単位パルス周期Ｔ２１は第３オン区間と第３オフ区間を含み、第４単位パルス周期Ｔ２２は第４オン区間と第４オフ区間を含む。ここで、第１ないし第４オン区間は長さが互いに同一であり、第１ないし第４オフ区間の長さは互いに異なる。第２オフ区間の長さは第１オフ区間の長さに比べてさらに短く、第４オフ区間の長さは第３オフ区間の長さに比べてさらに短い。そして、第４オフ区間の長さは第１オフ区間の長さに比べてさらに長い。
【0103】
第１アクティブ区間Ａ１の第１単位パルス周期Ｔ１１で発光制御信号ＥＭのオン区間とオフ区間の比率が１：２であり、第２アクティブ区間Ａ２の第２単位パルス周期Ｔ１２で発光制御信号ＥＭのオン区間とオフ区間の比率が１：１．５であり得る。そして、第１ブランク区間Ｂ１の第３単位パルス周期Ｔ２１で発光制御信号ＥＭのオン区間とオフ区間の比率が１：３であり、第２ブランク区間Ｂ２の第４単位パルス周期Ｔ２２で発光制御信号ＥＭのオン区間とオフ区間の比率が１：２．５であってもよい。
【0104】
第１アクティブ区間Ａ１で発光制御信号ＥＭのオンデューティは約３３．３３％であり、発光制御信号ＥＭのオフデューティは約６６．６７％である。第２アクティブ区間Ａ２で発光制御信号ＥＭのオンデューティは４０％であり、発光制御信号ＥＭのオフデューティは６０％である。第１ブランク区間Ｂ１で発光制御信号ＥＭのオンデューティは２５％であり、発光制御信号ＥＭのオフデューティは７５％である。第２ブランク区間Ｂ２で発光制御信号ＥＭのオンデューティは約２８．５７％であり、発光制御信号ＥＭのオフデューティは約７１．４３％である。
【0105】
この場合、第１ブランク区間Ｂ１の平均輝度と第１アクティブ区間Ａ１の平均輝度は１３５ｎｉｔで同一となり得る。第２アクティブ区間Ａ２の平均輝度ＬＡ２により、第１アクティブ区間Ａ１から第１ブランク区間Ｂ１に変わる瞬間の輝度偏差△Ｌ３が軽減され得る。第２ブランク区間Ｂ２の平均輝度ＬＢ２により、第１ブランク区間Ｂ１から後続フレームの第１アクティブ区間Ａ１に変わる瞬間の輝度偏差△Ｌ３′を軽減することができる。
【0106】
また、第２実施例によれば、ＶＲＲモードでフレーム周波数転換時に輝度偏差を改善し、フリッカを低減することができる。
【0107】
【0108】
図２０及び図２１を参照すると、本明細書の第３実施例は、前述の第１実施例と同様に、ブランク区間ＢＬＫの平均輝度をアクティブ区間ＡＣＴの平均輝度と同一に合わせる。第３の実施例は、ブランク区間ＢＬＫでの平均輝度調整が容易になるように、ブランク区間ＢＬＫを連続した複数のブランク区間Ｂ１，Ｂ２，Ｂ３に細分化し、ブランク区間のうち一部のブランク区間Ｂ１，Ｂ２でアクティブ区間ＡＣＴに比べて発光制御信号ＥＭのオンデューティ比をさらに小さく制御するのに対し、複数のブランク区間Ｂ３でアクティブ区間ＡＣＴに比べて発光制御信号ＥＭのオンデューティ比をより大きく制御することができる。
【0109】
第３実施例によれば、ブランク区間ＢＬＫは第１ブランク区間Ｂ１と、第１ブランク区間Ｂ１に続く第２ブランク区間Ｂ２と、第２ブランク区間Ｂ２に続く第３ブランク区間Ｂ３に区分できる。ここで、複数のブランク区間Ｂ１、Ｂ２、Ｂ３の間には、他のアクティブ区間は位置しない。
【0110】
タイミングコントローラは発光制御信号ＥＭのオンデューティ比を、第１ブランク区間Ｂ１から第１値に制御し、第２ブランク区間Ｂ２から第２値に制御し、アクティブ区間ＡＣＴから第３値に制御し、第３ブランク区間Ｂ３から第４値に制御することができる。この場合、第１値＜第２値＜第３値＜第４値であり得る。
【0111】
このため、タイミングコントローラはアクティブ区間ＡＣＴの第１単位パルス周期を"Ｔ１"に、第１ブランク区間Ｂ１の第２単位パルス周期を"Ｔ２１"に、第２ブランク区間Ｂ２の第３単位パルス周期を"Ｔ２２"に、そして第３ブランク区間Ｂ３の第４単位パルス周期を"Ｔ２３"に設定することができる。Ｔ１とＴ２１～Ｔ２３はＴ２３＜Ｔ１＜Ｔ２２＜Ｔ２１を満たす。
【0112】
第１単位パルス周期Ｔ１は第１オン区間と第１オフ区間を含み、第２単位パルス周期Ｔ２１は第２オン区間と第２オフ区間を含む。そして、第３単位パルス周期Ｔ２２は第３オン区間と第３オフ区間を含み、第４単位パルス周期Ｔ２３は第４オン区間と第４オフ区間を含む。ここで、第１ないし第４オン区間は長さが互いに同一であり、第１ないし第４オフ区間の長さは互いに異なる。第２及び第３オフ区間それぞれの長さは第１オフ区間の長さに比べて長く、第４オフ区間の長さは第１オフ区間の長さに比べてさらに短い。
【0113】
アクティブ区間ＡＣＴの第１単位パルス周期Ｔ１で発光制御信号ＥＭのオン区間とオフ区間の比率が１：２である。第１ブランク区間Ｂ１の第２単位パルス周期Ｔ２１で発光制御信号ＥＭのオン区間とオフ区間の比率が１：３であり、第２ブランク区間Ｂ２の第３単位パルス周期Ｔ２２で発光制御信号ＥＭのオン区間とオフ区間の比率が１：２．５であり、第３ブランク区間Ｂ３の第４単位パルス周期Ｔ２３で発光制御信号ＥＭのオン区間とオフ区間の比率が１：１．５であり得る。
【0114】
アクティブ区間ＡＣＴで発光制御信号ＥＭのオンデューティは約３３．３３％であり、発光制御信号ＥＭのオフデューティは約６６．６７％である。第１ブランク区間Ｂ１で発光制御信号ＥＭのオンデューティは２５％であり、発光制御信号ＥＭのオフデューティは７５％である。第２ブランク区間Ｂ２で発光制御信号ＥＭのオンデューティは約２８．５７％であり、発光制御信号ＥＭのオフデューティは約７１．４３％である。第３ブランク区間Ｂ３で発光制御信号ＥＭのオンデューティは約４０％であり、発光制御信号ＥＭのオフデューティは約６０％である。
【0115】
この場合、ブランク区間ＢＬＫの平均輝度とアクティブ区間ＡＣＴの平均輝度は１３５ｎｉｔで同一になることがある。
【0116】
このような第３実施例によれば、ＶＲＲモードでフレーム周波数転換時に輝度偏差を改善し、フリッカを低減することができる。
【0117】
【0118】
図２２及び図２３を参照すれば、フレーム周波数可変によるブランク区間ＢＬＫの長さによって発光制御信号ＥＭのブランク区間ＢＬＫでのオンデューティが変わることがある。例えば、ブランク区間ＢＬＫの単位パルス周期が１０水平期間１０Ｈに設定された場合、ブランク区間ＢＬＫの終了時点ｔ１，ｔ２，ｔ３によってブランク区間ＢＬＫでのオンデューティが変わることがある。
【0119】
したがって、各フレームの開始タイミングでスキャン信号との同期のために、発光制御信号ＥＭに対する初期化の動作が必要になる場合がある。
【0120】
このために、タイミングコントローラは、１フレーム中にリセット区間ＲＳＴをさらに割り当て、リセット区間ＲＳＴで表示パネルに印加されるすべての発光制御信号ＥＭをオフレベルに初期化することができる。リセット区間ＲＳＴは、１フレーム内でブランク区間ＢＬＫの後ろに位置する。
【0121】
以上で説明した内容から、当業者であれば本発明の技術思想を逸脱しない範疇内で多様な変更及び修正が可能であろう。したがって、本発明の技術的範囲は明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって決定されなければならないであろう。
【符号の説明】
【0122】
１００ 表示パネル
１１０ ソースドライバ
１２０ ゲートドライバ
１３０ タイミングコントローラ
１１０ ソースドライバ
１２０ ゲートドライバ
１３０ タイミングコントローラ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
