特許7546351電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュール、並びに、電子部品内蔵パッケージ基板の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-29
(45)【発行日】2024-09-06
(54)【発明の名称】電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュール、並びに、電子部品内蔵パッケージ基板の製造方法
(51)【国際特許分類】
H05K 3/46 20060101AFI20240830BHJP
G01L 9/00 20060101ALI20240830BHJP
H01L 23/12 20060101ALI20240830BHJP
【ＦＩ】
H05K3/46 Q
H05K3/46 B
H05K3/46 N
G01L9/00 301G
H01L23/12 501P
【請求項の数】
10
(21)【出願番号】P 2019215675
(22)【出願日】2019-11-28
(65)【公開番号】P2021086956
(43)【公開日】2021-06-03
【審査請求日】2022-08-26
【審判番号】
【審判請求日】2024-01-24
(73)【特許権者】
【識別番号】000003067
【氏名又は名称】ＴＤＫ株式会社
(74)【代理人】
【識別番号】100115738
【弁理士】
【氏名又は名称】鷲頭 光宏
(74)【代理人】
【識別番号】100121681
【弁理士】
【氏名又は名称】緒方 和文
(72)【発明者】
【氏名】露谷 和俊
【合議体】
【審判長】土居 仁士
【審判官】馬場 慎
【審判官】衣鳩 文彦
(56)【参考文献】
【文献】特開２００７－１０３４４１（ＪＰ，Ａ）
【文献】特開２０００－３５３８７５（ＪＰ，Ａ）
【文献】特開２０１７－９８４０４（ＪＰ，Ａ）
【文献】特開２００４－２４７７０６（ＪＰ，Ａ）
【文献】特開２００６－１５３４７４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
H05K 3/46
H01L 23/12
G01L 9/00
(57)【特許請求の範囲】
【請求項1】
第１の絶縁層と、前記第１の絶縁層の一方の表面に形成された第１の配線層と、
前記第１の絶縁層の他方の表面の第１の領域に搭載された電子部品と、
前記第１の絶縁層の前記他方の表面の第２の領域に搭載された薄膜キャパシタと、
前記電子部品及び薄膜キャパシタを埋め込むよう、一方の表面が前記第１の絶縁層の前記他方の表面を覆う第２の絶縁層と、
前記第２の絶縁層の他方の表面に形成された第２の配線層と、を備え、
前記電子部品は、外部端子が設けられ、前記第２の絶縁層の前記一方の表面側を向く主面と、前記第１の絶縁層の他方の表面と接する裏面とを含み、
前記薄膜キャパシタは、前記第１の絶縁層の前記他方の表面と接する第１の電極層と、前記第２の絶縁層の前記一方の表面と接する第２の電極層と、前記第１の電極層と前記第２の電極層に挟まれた容量絶縁膜とを含み、
前記第２の配線層に含まれる配線パターンは、前記第２の絶縁層に設けられた第１のスルーホール導体を介して、前記電子部品の前記外部端子に接続され、
前記薄膜キャパシタの前記第２の電極層は、前記薄膜キャパシタと重なるよう前記第２の絶縁層に設けられた第２のスルーホール導体に接続され、
前記薄膜キャパシタの前記第１の電極層は、前記薄膜キャパシタと重なるよう前記第１の絶縁層に設けられた第３のスルーホール導体に接続され、
前記第１の領域は前記第２の領域に囲まれており、これにより、前記電子部品は平面視で前記薄膜キャパシタに囲まれていることを特徴とする電子部品内蔵パッケージ基板。
【請求項2】
前記第１及び第２の絶縁層を貫通して設けられ、前記第１の配線層と前記第２の配線層を相互に接続する第４のスルーホール導体をさらに備え、前記第１の絶縁層の前記他方の表面は、前記電子部品及び薄膜キャパシタのいずれも搭載されていない第３の領域をさらに有し、
前記第４のスルーホール導体は、前記第３の領域を通過することを特徴とする請求項１に記載の電子部品内蔵パッケージ基板。
【請求項3】
前記第３の領域は前記第２の領域に囲まれており、これにより、前記第４のスルーホール導体は平面視で前記薄膜キャパシタに囲まれていることを特徴とする請求項２に記載の電子部品内蔵パッケージ基板。
【請求項4】
一方の外表面に設けられ、センサーチップを搭載するためのセンサーチップ搭載領域と、平面視で前記センサーチップ搭載領域と重なる位置に設けられ、前記一方の外表面から他方の外表面に亘って貫通する貫通孔と、をさらに備え、
前記第１の絶縁層の前記他方の表面は、前記貫通孔が通過する第４の領域をさらに有することを特徴とする請求項３に記載の電子部品内蔵パッケージ基板。
【請求項5】
前記第１及び第２の電極層は、表面が粗面化されていることを特徴とする請求項４に記載の電子部品内蔵パッケージ基板。
【請求項6】
前記薄膜キャパシタは、前記電子部品よりも薄いことを特徴とする請求項４又は５に記載の電子部品内蔵パッケージ基板。
【請求項7】
前記薄膜キャパシタの側面は、露出することなく前記第２の絶縁層で覆われていることを特徴とする請求項４乃至６のいずれか一項に記載の電子部品内蔵パッケージ基板。
【請求項8】
請求項４乃至７のいずれか一項に記載の電子部品内蔵パッケージ基板と、前記センサーチップ搭載領域に搭載されたセンサーチップとを備えることを特徴とするセンサーモジュール。
【請求項9】
前記センサーチップは、空気の振動、圧力、温度又は組成を検出するセンサーであることを特徴とする請求項８に記載のセンサーモジュール。
【請求項10】
一方の表面に第１の配線層が形成された第１の絶縁層の他方の表面に、薄膜キャパシタ及び前記薄膜キャパシタに囲まれるよう電子部品を搭載する第１の工程と、前記電子部品及び薄膜キャパシタを埋め込むよう、前記第１の絶縁層の前記他方の表面を第２の絶縁層で覆う第２の工程と、
前記第２の絶縁層の表面に第２の配線層を形成する第３の工程と、を備え、
前記薄膜キャパシタは、第１及び第２の電極層と、前記第１の電極層と前記第２の電極層に挟まれた容量絶縁膜とを含み、
前記電子部品は、外部端子が設けられた主面と、裏面とを含み、
前記第１の工程においては、前記第１の電極層が前記第１の絶縁層の前記他方の表面と接するよう前記薄膜キャパシタを搭載するとともに、前記裏面が前記第１の絶縁層の前記他方の表面と接するよう前記電子部品を搭載し、
前記第２の工程においては、前記薄膜キャパシタの前記第２の電極層が前記第２の絶縁層と接し、前記電子部品の前記主面が前記第２の絶縁層で覆われるよう、前記第２の絶縁層を形成し、
前記第３の工程においては、前記第２の配線層に含まれる配線パターンを、前記第２の絶縁層に設けられた第１のスルーホール導体を介して、前記電子部品の前記外部端子に接続し、前記薄膜キャパシタの前記第２の電極層に、前記薄膜キャパシタと重なるよう前記第２の絶縁層に設けられた第２のスルーホール導体を接続し、
前記薄膜キャパシタの前記第１の電極層に、前記薄膜キャパシタと重なるよう前記第１の絶縁層に設けられた第３のスルーホール導体を接続する第４の工程をさらに備えることを特徴とする電子部品内蔵パッケージ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュールに関し、特に、基板の内部に電子部品と薄膜キャパシタが埋め込まれた電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュールに関する。また、本発明は、このような電子部品内蔵パッケージ基板の製造方法に関する。
【背景技術】
【0002】
薄膜キャパシタが埋め込まれた基板としては、特許文献１に記載されたキャパシタ内蔵基板が知られている。特許文献１に記載されたキャパシタ内蔵基板は、一方の外表面に半導体ＩＣが搭載されるタイプの基板であり、基板に埋め込まれた薄膜キャパシタを半導体ＩＣの電源ライン及びグランドラインに接続することにより、電源の安定化が図られている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１５－０５３３５０号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献１に記載されたキャパシタ内蔵基板をより高機能化すべく、半導体ＩＣを基板の内部に埋め込もうとすると、絶縁層や配線層の層数が増加するため、全体の厚みが厚くなるという問題があった。
【0005】
したがって、本発明は、基板の内部に電子部品と薄膜キャパシタが埋め込まれた電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュールにおいて、全体の厚みを薄くすることを目的とする。また、本発明は、このような電子部品内蔵パッケージ基板の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明による電子部品内蔵パッケージ基板は、第１の絶縁層と、第１の絶縁層の一方の表面に形成された第１の配線層と、第１の絶縁層の他方の表面の第１の領域に搭載された電子部品と、第１の絶縁層の他方の表面の第２の領域に搭載された薄膜キャパシタと、電子部品及び薄膜キャパシタを埋め込むよう、一方の表面が第１の絶縁層の他方の表面を覆う第２の絶縁層と、第２の絶縁層の他方の表面に形成された第２の配線層とを備えることを特徴とする。
【0007】
本発明によれば、電子部品と薄膜キャパシタが第１の絶縁層の異なる表面に搭載されていることから、絶縁層や配線層の層数を増やす必要がない。これにより、基板全体の厚みを薄くすることが可能となる。
【0008】
本発明において、第１の領域は第２の領域に囲まれており、これにより、電子部品は平面視で薄膜キャパシタに囲まれていても構わない。これによれば、第１の絶縁層の表面のうち、電子部品が搭載されていない残余の領域を有効に活用することが可能となる。しかも、電子部品が薄膜キャパシタで囲まれることから、薄膜キャパシタが電子部品に対するシールドとしても機能するため、電子部品が外部からのノイズを受けにくくなる。
【0009】
本発明による電子部品内蔵パッケージ基板は、第１及び第２の絶縁層を貫通して設けられ、第１の配線層と第２の配線層を相互に接続するスルーホール導体をさらに備え、第１の絶縁層の他方の表面は、電子部品及び薄膜キャパシタのいずれも搭載されていない第３の領域をさらに有し、スルーホール導体は、第３の領域を通過するものであっても構わない。これによれば、薄膜キャパシタと干渉することなく、スルーホール導体を配置することが可能となる。この場合、第３の領域は第２の領域に囲まれており、これにより、スルーホール導体は平面視で薄膜キャパシタに囲まれていても構わない。これによれば、スルーホール導体を任意の位置に配置することが可能となる。
【0010】
本発明による電子部品内蔵パッケージ基板は、一方の外表面に設けられ、センサーチップを搭載するためのセンサーチップ搭載領域と、平面視でセンサーチップ搭載領域と重なる位置に設けられ、一方の外表面から他方の外表面に亘って貫通する貫通孔とをさらに備え、第１の絶縁層の他方の表面は、貫通孔が通過する第４の領域をさらに有するものであっても構わない。これによれば、電子部品内蔵パッケージ基板の他方の外表面から一方の外表面へ空気を流通させることが可能となる。
【0011】
本発明において、薄膜キャパシタは、第１の絶縁層の他方の表面と接する第１の電極層と、第２の絶縁層の一方の表面と接する第２の電極層と、第１の電極層と第２の電極層に挟まれた容量絶縁膜とを含み、第１及び第２の電極層は、表面が粗面化されていても構わない。これによれば、薄膜キャパシタと第１及び第２の絶縁層の密着性を高めることが可能となる。
【0012】
本発明において、薄膜キャパシタは電子部品よりも薄くても構わない。これによれば、電子部品と第２の配線層の間に位置する第２の絶縁層の厚みを薄くすることができるため、電子部品と第２の配線層を接続するスルーホール導体の加工精度を高めることが可能となる。
【0013】
本発明において、薄膜キャパシタの側面は、露出することなく第２の絶縁層で覆われていても構わない。これによれば、薄膜キャパシタを第２の絶縁層によって保護することが可能となる。
【0014】
また、本発明によるセンサーモジュールは、上記の電子部品内蔵パッケージ基板と、センサーチップ搭載領域に搭載されたセンサーチップとを備えることを特徴とする。
【0015】
本発明によれば、薄型で高機能なセンサーモジュールを提供することが可能となる。
【0016】
本発明において、センサーチップは、空気の振動、圧力、温度又は組成を検出するセンサーであっても構わない。これによれば、貫通孔を介して空気の振動、圧力、温度又は組成を検出することが可能となる。
【0017】
本発明による電子部品内蔵パッケージ基板の製造方法は、一方の表面に第１の配線層が形成された第１の絶縁層の他方の表面に、薄膜キャパシタ及び前記薄膜キャパシタに囲まれるよう電子部品を搭載する工程と、電子部品及び薄膜キャパシタを埋め込むよう、第１の絶縁層の他方の表面を第２の絶縁層で覆う工程と、第２の絶縁層の表面に第２の配線層を形成する工程とを備えることを特徴とする。
【0018】
本発明によれば、薄型で高機能な電子部品内蔵パッケージ基板を提供することが可能となる。
【発明の効果】
【0019】
このように、本発明によれば、基板の内部に電子部品と薄膜キャパシタが埋め込まれた電子部品内蔵パッケージ基板及びこれを備えるセンサーモジュールにおいて、全体の厚みを薄くすることが可能となる。また、本発明によれば、このような電子部品内蔵パッケージ基板の製造方法を提供することが可能となる。
【図面の簡単な説明】
【0020】
【発明を実施するための形態】
【0021】
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限定されるものではない。さらに、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
【0022】
図１は、本発明の一実施形態による電子部品内蔵パッケージ基板１００の構造を説明するための略断面図である。なお、本明細書において、「電子部品内蔵パッケージ基板」とは、電子部品が内蔵又は搭載された単位基板である個別基板（個片、個品）のみを指すのではなく、その個別基板を複数有する集合基板（ワークボード、ワークシート）であっても構わない。
【0023】
図１に示すように、本実施形態による電子部品内蔵パッケージ基板１００は、４層の絶縁層１１１～１１４と、絶縁層１１１～１１４の各表面に位置する配線層Ｌ４，Ｌ３，Ｌ２，Ｌ１を有している。特に限定されるものではないが、最下層に位置する絶縁層１１１及び最上層に位置する絶縁層１１４は、ガラス繊維などの芯材にガラスエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層１１２，１１３は、ガラスクロスなどの芯材を含まない樹脂材料からなるものであっても構わない。特に、絶縁層１１１，１１４の熱膨張係数は、絶縁層１１２，１１３の熱膨張係数よりも小さいことが好ましい。
【0024】
最上層に位置する絶縁層１１４及びその表面に形成された配線層Ｌ１の一部は、ソルダーレジスト１２１によって覆われている。一方、最下層に位置する絶縁層１１１及びその表面に形成された配線層Ｌ４の一部は、ソルダーレジスト１２２によって覆われている。ソルダーレジスト１２１は電子部品内蔵パッケージ基板１００の一方の外表面１０１を構成し、ソルダーレジスト１２２は電子部品内蔵パッケージ基板１００の他方の外表面１０２を構成する。
【0025】
配線層Ｌ１～Ｌ４には、それぞれ配線パターン１３１～１３４が形成されている。配線パターン１３４のうち、ソルダーレジスト１２２によって覆われていない部分には、外部端子１３０が形成されている。外部端子１３０は、後述するマザーボードへの接続端子である。また、配線パターン１３１のうち、ソルダーレジスト１２１によって覆われていない部分は、ボンディングパッドとして用いられる。配線パターン１３１～１３４は、絶縁層１１１～１１４を貫通するスルーホール導体１４１～１４３を介して相互に接続されている。
【0026】
本実施形態においては、電子部品内蔵パッケージ基板１００の一方の外表面１０１にセンサーチップ搭載領域Ａ及びＢが定義されている。さらに、平面視でセンサーチップ搭載領域Ａと重なる位置には、電子部品内蔵パッケージ基板１００を一方の外表面１０１から他方の外表面１０２に亘って貫通する貫通孔Ｖ１が設けられている。
【0027】
本実施形態による電子部品内蔵パッケージ基板１００は、絶縁層１１２と絶縁層１１３の間にコントローラチップ１５０と薄膜キャパシタ１６０が埋め込まれている。図１には１つのコントローラチップ１５０のみが示されているが、複数のコントローラチップ１５０が埋め込まれていても構わない。コントローラチップ１５０は、センサーチップ搭載領域Ａ，Ｂに搭載されるセンサーチップに接続される電子部品である。当然ながら、コントローラチップ１５０は貫通孔Ｖ１を避けて配置される。しかしながら、コントローラチップ１５０とセンサーチップ搭載領域Ａ，Ｂは、平面視で一部重なりを有していても構わない。本発明において、コントローラチップ１５０などの電子部品の種類は特に制限されず、例えば、ＭＥＭＳ（Micro Electro Mechanical Systems）、ＣＰＵ（Central Processing Unit）、ＤＳＰ（Digital Signal Processor）、ＧＰＵ（Graphics Processing Unit）、ＡＳＩＣ（Application Specific Integrated Circuit）のように動作周波数が非常に高いデジタルＩＣであっても構わないし、Ｆ－ＲｏｍやＳＤＲＡＭ等のメモリ系ＩＣであっても構わないし、増幅器、アンテナスイッチ、高周波発振回路といったアナログＩＣ等の能動素子であっても構わない。
【0028】
薄膜キャパシタ１６０は、コントローラチップ１５０と同じ層の異なる平面位置に埋め込まれている。このため、コントローラチップ１５０と薄膜キャパシタ１６０は重なりを有していない。また、本実施形態においては、コントローラチップ１５０の厚さＴ１よりも、薄膜キャパシタ１６０の厚さＴ２の方が薄い。これにより、コントローラチップ１５０と配線層Ｌ２の間に位置する絶縁層１１３の厚みを薄くすることができるため、スルーホール導体１４４の加工精度を高めることが可能となる。
【0029】
図２は、薄膜キャパシタ１６０の部分的な断面図である。
【0030】
図２に示すように、薄膜キャパシタ１６０は、Ｃｕなどからなる電極層１６１，１６２と、電極層１６１，１６２に挟まれた容量絶縁膜１６３を含む。これにより、電極層１６１を一方の電極とし、電極層１６２を他方の電極とするキャパシタが構成される。そして、薄膜キャパシタ１６０は、電極層１６１が絶縁層１１２の表面（上面）と接し、電極層１６２が絶縁層１１３の表面（下面）と接するよう、絶縁層１１２と絶縁層１１３の間に埋め込まれる。ここで、電極層１６１，１６２の表面は粗面化されていても構わない。電極層１６１，１６２の表面が粗面化されていれば、電極層１６１，１６２と絶縁層１１２，１１３の密着性が高められるとともに、電極層１６１，１６２とスルーホール導体１４５，１４６の密着性も高められる。図１に示すように、スルーホール導体１４５は、絶縁層１１１，１１２を貫通して設けられ、配線層Ｌ４に位置する配線パターン１３４と薄膜キャパシタ１６０の電極層１６１を相互に接続する。また、スルーホール導体１４６は、絶縁層１１３を貫通して設けられ、配線層Ｌ２に位置する配線パターン１３２と薄膜キャパシタ１６０の電極層１６２を相互に接続する。
【0031】
図３は、薄膜キャパシタ１６０の外観を示す略斜視図である。
【0032】
図３に示すように、薄膜キャパシタ１６０の平面形状は単純な矩形ではなく、複数の開口部１５０ａ，１４２ａ，Ｖ１ａが設けられている。開口部１５０ａはコントローラチップ１５０が配置される領域に対応し、開口部１４２ａはスルーホール導体１４２が通過する領域に対応し、開口部Ｖ１ａは貫通孔Ｖ１が通過する領域に対応する。複数の開口部１５０ａ，１４２ａ，Ｖ１ａは、それぞれ独立した開口部であっても構わないし、一部の開口部が一体化していても構わない。また、薄膜キャパシタ１６０のエッジ近傍に位置する開口部１４２ａについては、内周壁が薄膜キャパシタ１６０の外周壁とつながっていても構わない。
【0033】
図４は、絶縁層１１２の表面１１２ａに定義された各領域について説明するための模式図である。ここで、絶縁層１１２の表面１１２ａとは、絶縁層１１２の表面のうち配線層Ｌ４が設けられた表面を一方の表面とした場合、その反対側に位置する他方の表面を指す。
【0034】
図４に示すように、絶縁層１１２の表面１１２ａには、コントローラチップ１５０が搭載される第１の領域Ｃ１、薄膜キャパシタ１６０が搭載される第２の領域Ｃ２、スルーホール導体１４２が通過する第３の領域Ｃ３、並びに、貫通孔Ｖ１が通過する第４の領域Ｃ４が定義されている。領域Ｃ１，Ｃ４は、領域Ｃ２に囲まれている。ほとんどの領域Ｃ３も領域Ｃ２に囲まれているが、絶縁層１１２の表面１１２ａのエッジ近傍に位置する領域Ｃ３については、領域Ｃ２に囲まれていないものも存在する。そして、図３に示した薄膜キャパシタ１６０は、領域Ｃ２と正確に重なるよう、絶縁層１１２の表面１１２ａに搭載される。また、コントローラチップ１５０は、領域Ｃ１と正確に重なるよう、絶縁層１１２の表面１１２ａに搭載される。これにより、コントローラチップ１５０と薄膜キャパシタ１６０は、絶縁層１１２の表面１１２ａの互いに異なる平面位置に配置される。
【0035】
このように、本実施形態においては、薄膜キャパシタ１６０の平面形状を単純な矩形とするのではなく、コントローラチップ１５０、スルーホール導体１４２及び貫通孔Ｖ１が配置される位置に開口部１５０ａ，１４２ａ，Ｖ１ａを設けた平面形状を有していることから、コントローラチップ１５０、スルーホール導体１４２及び貫通孔Ｖ１が存在しない領域（Ｃ２）が有効活用され、より大きなキャパシタンスを得ることが可能となる。薄膜キャパシタ１６０の外形サイズについては、絶縁層１１１～１１４の外形サイズと同じであっても構わないが、本実施形態においては、薄膜キャパシタ１６０の外形サイズを絶縁層１１１～１１４の外形サイズよりも僅かに小さくし、これにより薄膜キャパシタ１６０の全側面が絶縁層１１３で覆われる構造としている。これにより、薄膜キャパシタ１６０の側面が基板から露出しないことから、製品の信頼性を高めることが可能となる。
【0036】
【0037】
図５～図８に示すように、配線層Ｌ１には、センサーチップ搭載領域Ａ，Ｂの近傍に複数の配線パターン１３１が形成されている。配線パターン１３１の一端は、スルーホール導体１４１を介して配線層Ｌ２に設けられた配線パターン１３２に接続されている。また、配線層Ｌ１の大部分はグランドパターン１３１Ｇを構成している。グランドパターン１３１Ｇは、スルーホール導体１４１Ｇを介して配線層Ｌ２のグランドパターン１３２Ｇに接続されている。
【0038】
配線層Ｌ２に設けられた配線パターン１３２は、スルーホール導体１４４を介してコントローラチップ１５０に接続され、或いは、スルーホール導体１４２を介して配線層Ｌ３に設けられた配線パターン１３３に接続されている。配線層Ｌ２の大部分もグランドパターン１３２Ｇを構成している。グランドパターン１３２Ｇは、スルーホール導体１４２Ｇを介して配線層Ｌ３のグランドパターン１３３Ｇに接続されている。図９及び図１０に示すように、平面視でスルーホール導体１４２，１４２Ｇと重なる位置には、薄膜キャパシタ１６０に開口部１４２ａが設けられており、これによりスルーホール導体１４２，１４２Ｇと薄膜キャパシタ１６０の干渉が防止されている。また、配線層Ｌ２には、電源電位を供給する電源パターン１３２Ｖが設けられている。電源パターン１３２Ｖの一端はスルーホール導体１４４を介してコントローラチップ１５０に接続され、他端はスルーホール導体１４６を介して薄膜キャパシタ１６０の電極層１６２に接続されている。これにより、薄膜キャパシタ１６０の電極層１６２には電源電位が与えられる。
【0039】
配線層Ｌ３に設けられた配線パターン１３３は、スルーホール導体１４３を介して配線層Ｌ４に設けられた配線パターン１３４に接続されている。配線層Ｌ３の大部分もグランドパターン１３３Ｇを構成している。グランドパターン１３３Ｇは、スルーホール導体１４３Ｇを介して配線層Ｌ４のグランドパターン１３４Ｇに接続されている。図７に示すように、平面視でスルーホール導体１４５と重なる位置には、グランドパターン１３３Ｇに開口部１４５ａが設けられており、これによりスルーホール導体１４５とグランドパターン１３３Ｇの干渉が防止されている。そして、配線層Ｌ４に設けられたグランドパターン１３４Ｇは、スルーホール導体１４５を介して薄膜キャパシタ１６０の電極層１６１に接続されている。これにより、薄膜キャパシタ１６０の電極層１６１には接地電位が与えられる。
【0040】
このように、本実施形態による電子部品内蔵パッケージ基板１００は、コントローラチップ１５０と薄膜キャパシタ１６０が同じ層の異なる平面位置に埋め込まれていることから、絶縁層や配線層の層数を増やす必要がない。これにより、基板全体の厚みを薄くすることが可能となる。しかも、平面視でコントローラチップ１５０の薄膜キャパシタ１６０で囲まれていることから、絶縁層１１２の表面１１２ａのうち、コントローラチップ１５０が搭載されていない残余の領域を有効に活用することができる。しかも、薄膜キャパシタ１６０がコントローラチップ１５０に対するシールドとしても機能するため、コントローラチップ１５０が外部からのノイズを受けにくくなる。さらに、薄膜キャパシタ１６０は大部分がＣｕなどの金属材料からなるため、コントローラチップ１５０が発生する熱の放熱経路としても機能する。
【0041】
図１１は、電子部品内蔵パッケージ基板１００を用いたセンサーモジュール１００Ａの構造を説明するための略断面図である。
【0042】
図１１に示すセンサーモジュール１００Ａは、電子部品内蔵パッケージ基板１００のセンサーチップ搭載領域Ａにセンサーチップ１７０が搭載され、センサーチップ搭載領域Ｂにセンサーチップ１８０が搭載された構成を有している。
【0043】
センサーチップ１７０は、例えば空気の振動、圧力、温度又は組成を検出するセンサー、つまりマイクロフォン、圧力センサー、温度センサー、ガスセンサーなどであり、電子部品内蔵パッケージ基板１００に形成される貫通孔Ｖ１と対向する位置に検出部１７１が設けられている。センサーチップ１７０が例えばマイクロフォンである場合、検出部１７１はメンブレン構造を有する振動板を含む。センサーチップ１７０内における検出部１７１の位置は特に限定されないが、検出部１７１の少なくとも一部は、貫通孔Ｖ１に露出している。これにより、センサーチップ１７０の検出部１７１が貫通孔Ｖ１を介して雰囲気中に晒されることから、空気の振動、圧力、温度又は組成を検出することが可能となる。
【0044】
センサーチップ１７０，１８０の出力信号は、ボンディングワイヤ１９１を介して配線パターン１３１に接続される。また、センサーチップ１７０とセンサーチップ１８０は、ボンディングワイヤ１９２を介して直接接続されていても構わない。但し、電子部品内蔵パッケージ基板１００とセンサーチップ１７０，１８０の接続方法がこれに限定されるものではなく、フリップチップ接続を用いても構わない。図１１に示す例では、センサーチップ１７０，１８０がダイアタッチフィルム１９３によって電子部品内蔵パッケージ基板１００の外表面１０１に接着されている。また、センサーチップ１７０，１８０は、平面視でコントローラチップ１５０と重なりを有している。
【0045】
さらに、電子部品内蔵パッケージ基板１００の外表面１０１は、キャップ１９４で覆われている。キャップ１９４は、センサーチップ１７０，１８０を保護するとともに、センサーチップ１７０，１８０による検出特性を高める役割を果たす。特に、センサーチップ１７０，１８０の少なくとも一方がマイクロフォンである場合、キャップ１９４によって形成される空間１９５の体積は、音響特性に大きな影響を与える。
【0046】
図１１に示すように、本実施形態によるセンサーモジュール１００Ａは、マザーボード２００に搭載することができる。図１１に示すように、マザーボード２００には貫通孔Ｖ２が形成されており、平面視で貫通孔Ｖ１と貫通孔Ｖ２が重なるよう、マザーボード２００にセンサーモジュール１００Ａが搭載される。これにより、センサーチップ１７０の検出部１７１は、貫通孔Ｖ１，Ｖ２を介して雰囲気中に晒される。その結果、矢印Ｓで示すように、空気の振動、圧力、温度又は組成がセンサーチップ１７０に伝わることから、これらの物理量を検出することが可能となる。また、本実施形態においては、センサーモジュール１００Ａの裏面に電子部品などが搭載されていないことから、センサーモジュール１００Ａとマザーボード２００の隙間を非常に小さくすることができる。これにより、センサーの感度を高めることが可能となる。尚、センサーモジュール１００Ａとマザーボード２００の隙間をアンダーフィルなどで埋めても構わない。
【0047】
次に、本実施形態による電子部品内蔵パッケージ基板１００の製造方法について説明する。
【0048】
【0049】
まず、図１２に示すように、ガラス繊維などの芯材を含む絶縁層１１１の両面にＣｕ箔等の金属膜１３３ａ，１３４ａが貼合されてなる基材（ワークボード）、すなわち両面ＣＣＬ（Copper Clad Laminate）を準備する。その後の工程における貫通孔Ｖ１の形成を容易にするとともに、ハンドリングを容易にするための適度な剛性を確保するため、絶縁層１１１に含まれる芯材の厚みは４０μｍ以下であることが望ましい。なお、金属膜１３３ａ，１３４ａの材質については特に制限されず、上述したＣｕの他、例えば、Ａｕ、Ａｇ、Ｎｉ、Ｐｄ、Ｓｎ、Ｃｒ、Ａｌ、Ｗ、Ｆｅ、Ｔｉ、ＳＵＳ材等の金属導電材料が挙げられ、これらの中でも、導電率やコストの観点からＣｕを用いることが好ましい。後述する他の金属膜についても同様である。
【0050】
また、絶縁層１１１に用いる樹脂材料は、シート状又はフィルム状に成形可能なものであれば特に制限されず使用可能であり、ガラスエポキシの他、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、若しくはベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料を用いることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、絶縁層１１１に含まれる芯材としては、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料を挙げることができる。
【0051】
次に、図１３に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜１３３ａをパターニングすることにより、配線パターン１３３を形成する。さらに、配線パターン１３３を埋め込むよう、絶縁層１１１の表面に例えば未硬化（Ｂステージ状態）の樹脂シート等を真空圧着等によって積層することにより、絶縁層１１２を形成する。
【0052】
次に、図１４に示すように、絶縁層１１２の表面１１２ａ上にコントローラチップ１５０及び薄膜キャパシタ１６０を載置する。コントローラチップ１５０は、例えば、ベアチップ状態の半導体ＩＣであり、略矩形板状をなす主面１５１が上側を向くよう、フェースアップ方式で搭載される。コントローラチップ１５０の主面１５１には、図示しない多数の外部端子が設けられている。コントローラチップ１５０は、裏面を研磨する事により通常の半導体ＩＣに比して薄くされている。具体的には、コントローラチップ１５０の厚さは、例えば２００μｍ以下、より好ましくは５０～１００μｍ程度とされる。この場合、コスト的にはウエハーの状態で多数のコントローラチップ１５０に対して一括して加工する事が望ましく、加工順序は裏面を研削し、その後ダイシングにより個別のコントローラチップ１５０に分離することができる。その他の方法として、研磨処理によって薄くする前にダイシングによって個別のコントローラチップ１５０に裁断分離又はハーフカット等する場合には、熱硬化性樹脂等によってコントローラチップ１５０の主面１５１を覆った状態で裏面を研磨することもできる。従って、絶縁膜研削、電子部品裏面研削、ダイシングの順序は多岐に亘る。さらに、コントローラチップ１５０の裏面の研削方法としては、エッチング、プラズマ処理、レーザー処理、ブラスト加工、グラインダーによる研磨、バフ研磨、薬品処理等による粗面化方法が挙げられる。これらの方法によれば、コントローラチップ１５０を薄型化することができるだけでなく、絶縁層１１２に対する密着性を向上させることも可能となる。
【0053】
また、薄膜キャパシタ１６０の電極層１６１，１６２についても、上述の通り、粗面化されていることが好ましい。コントローラチップ１５０と薄膜キャパシタ１６０の搭載順序については問わない。図１４に示すように、薄膜キャパシタ１６０にはあらかじめ開口部１４２ａ，Ｖ１ａが設けられている。上述の通り、開口部１４２ａはスルーホール導体１４２が通過する領域であり、開口部Ｖ１ａは貫通孔Ｖ１が通過する領域である。さらに、薄膜キャパシタ１６０の厚みはコントローラチップ１５０よりも薄いことが望ましい。これによれば、コントローラチップ１５０と配線層Ｌ２の間に位置する絶縁層１１３の厚みが薄くなることから、より小径のビアを形成することができ、ファインピッチ接続を実現することが可能となる。
【0054】
次に、図１５に示すように、コントローラチップ１５０及び薄膜キャパシタ１６０を覆うように絶縁層１１３及び金属膜１３２ａを形成する。絶縁層１１３の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて金属膜１３２ａとともに硬化成形することが好ましい。絶縁層１１３は、コントローラチップ１５０及び薄膜キャパシタ１６０の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。これにより、絶縁層１１３と、金属膜１３２ａ、絶縁層１１２、コントローラチップ１５０及び薄膜キャパシタ１６０との密着性が向上する。
【0055】
次に、図１６に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜１３２ａの一部をエッチングにより除去した後に、金属膜１３２ａが除去された所定の箇所に対して公知のレーザー加工やブラスト加工を行うことにより、絶縁層１１２，１１３にスルーホールを形成する。その後、無電解メッキ及び電解メッキを施し、さらに、金属膜１３２ａを公知の手法によってパターニングすることにより、配線パターン１３２、スルーホール導体１４２，１４４，１４６を形成する。スルーホール導体１４２は、絶縁層１１３，１１２を貫通することによって配線パターン１３２と配線パターン１３３を接続するものであり、スルーホール導体１４４は、絶縁層１１３を貫通することによって配線パターン１３２とコントローラチップ１５０を接続するものであり、スルーホール導体１４６は、絶縁層１１３を貫通することによって配線パターン１３２と薄膜キャパシタ１６０を接続するものである。
【0056】
次に、図１７に示すように、配線パターン１３２を埋め込むよう、絶縁層１１４と金属膜１３１ａが積層されたシートを真空熱プレスする。絶縁層１１４に用いる材料及び厚みは、絶縁層１１１と同じであっても構わない。
【0057】
次に、図１８に示すように、例えばフォトリソグラフィー法など公知の手法を用いて金属膜１３１ａ，１３４ａの一部をエッチングにより除去した後に、金属膜１３１ａ，１３４ａが除去された所定の箇所に対して公知のレーザー加工やブラスト加工を行うことにより、絶縁層１１１，１１４にスルーホールを形成する。その後、無電解メッキ及び電解メッキを施すことにより、スルーホール導体１４１，１４３，１４５を形成する。スルーホール導体１４１は、絶縁層１１４を貫通することによって金属膜１３１ａと配線パターン１３２を接続するものであり、スルーホール導体１４３は、絶縁層１１１を貫通することによって金属膜１３４ａと配線パターン１３３を接続するものであり、スルーホール導体１４５は、絶縁層１１１，１１２を貫通することによって金属膜１３１ａと薄膜キャパシタ１６０を接続するものである。その後、金属膜１３１ａ，１３４ａの表面に感光性のドライフィルム１９６，１９７を形成する。
【0058】
次に、図１９に示すように、フォトリソグラフィー法により、貫通孔Ｖ１を形成すべき平面位置のドライフィルム１９６，１９７を除去した後、ドライフィルム１９６，１９７から露出する金属膜１３１ａ，１３４ａを除去することによって開口部１９８を形成する。
【0059】
次に、図２０に示すように、開口部１９８に対応する領域に対してドリル加工、炭酸ガスレーザーやＵＶレーザーを用いたレーザー加工、又は、サンドブラストやウェットブラストなどのブラスト加工を行うことにより、貫通孔Ｖ１を形成する。
【0060】
そして、図１に示すように、絶縁層１１４，１１１の表面にそれぞれソルダーレジスト１２１，１２２を形成し、ソルダーレジスト１２１，１２２から露出する配線パターン１３４，１３１に対して部品実装用の表面処理を行う。表面処理は、例えばＣｕ－ＯＳＰ処理、Ｎｉ／Ａｕめっき処理、ＥＮＥＰＩＧ処理、はんだレベラー処理等が挙げられ、配線パターンの酸化膜防止及び後工程の部品実装への品質を目的としたものであれば、これに限らない表面処理方法でも可能である。
【0061】
以上により、本実施形態による電子部品内蔵パッケージ基板１００が完成する。
【0062】
このように、本実施形態による電子部品内蔵パッケージ基板１００の製造方法においては、絶縁層１１２の表面１１２ａにコントローラチップ１５０と薄膜キャパシタ１６０の両方を搭載していることから、これらを互いに異なる層に搭載する場合と比べ、絶縁層や配線層の層数を増やす必要がない。しかも、スルーホール導体１４２や貫通孔Ｖ１が通過する領域には、あらかじめ薄膜キャパシタ１６０に開口部１４２ａ，Ｖ１ａが設けられていることから、スルーホール導体１４２や貫通孔Ｖ１が薄膜キャパシタ１６０と干渉することもない。
【0063】
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【符号の説明】
【0064】
１００ 電子部品内蔵パッケージ基板
１００Ａ センサーモジュール
１０１，１０２ 電子部品内蔵パッケージ基板の外表面
１１１～１１４ 絶縁層
１１２ａ 絶縁層の表面
１２１，１２２ ソルダーレジスト
１３０ 外部端子
１３１～１３４ 配線パターン
１３１Ｇ～１３４Ｇ グランドパターン
１３１ａ～１３４ａ 金属膜
１３２Ｖ 電源パターン
１４１～１４６，１４１Ｇ～１４３Ｇ スルーホール導体
１４２ａ，１４５ａ，１５０ａ，Ｖ１ａ 開口部
１５０ コントローラチップ
１５１ コントローラチップの主面
１６０ 薄膜キャパシタ
１６１，１６２ 電極層
１６３ 容量絶縁膜
１７０，１８０ センサーチップ
１７１ 検出部
１９１，１９２ ボンディングワイヤ
１９３ ダイアタッチフィルム
１９４ キャップ
１９５ 空間
１９６，１９７ ドライフィルム
１９８ 開口部
２００ マザーボード
Ａ，Ｂ センサーチップ搭載領域
Ｃ１ 第１の領域
Ｃ２ 第２の領域
Ｃ３ 第３の領域
Ｃ４ 第４の領域
Ｌ１～Ｌ４ 配線層
Ｖ１，Ｖ２ 貫通孔
１００Ａ センサーモジュール
１０１，１０２ 電子部品内蔵パッケージ基板の外表面
１１１～１１４ 絶縁層
１１２ａ 絶縁層の表面
１２１，１２２ ソルダーレジスト
１３０ 外部端子
１３１～１３４ 配線パターン
１３１Ｇ～１３４Ｇ グランドパターン
１３１ａ～１３４ａ 金属膜
１３２Ｖ 電源パターン
１４１～１４６，１４１Ｇ～１４３Ｇ スルーホール導体
１４２ａ，１４５ａ，１５０ａ，Ｖ１ａ 開口部
１５０ コントローラチップ
１５１ コントローラチップの主面
１６０ 薄膜キャパシタ
１６１，１６２ 電極層
１６３ 容量絶縁膜
１７０，１８０ センサーチップ
１７１ 検出部
１９１，１９２ ボンディングワイヤ
１９３ ダイアタッチフィルム
１９４ キャップ
１９５ 空間
１９６，１９７ ドライフィルム
１９８ 開口部
２００ マザーボード
Ａ，Ｂ センサーチップ搭載領域
Ｃ１ 第１の領域
Ｃ２ 第２の領域
Ｃ３ 第３の領域
Ｃ４ 第４の領域
Ｌ１～Ｌ４ 配線層
Ｖ１，Ｖ２ 貫通孔
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】