特許 7546660 密なＢＥＯＬピッチでの台形相互接続

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-29

(45)【発行日】2024-09-06

(54)【発明の名称】密なＢＥＯＬピッチでの台形相互接続

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20240830BHJP

   H01L 21/768 20060101ALI20240830BHJP

   H01L 21/28 20060101ALI20240830BHJP

   H01L 21/285 20060101ALI20240830BHJP

   H01L 23/532 20060101ALI20240830BHJP

   H01L 23/522 20060101ALI20240830BHJP

【ＦＩ】

H01L21/88 B

H01L21/28 L

H01L21/285 C

H01L21/88 F

H01L21/88 R

H01L21/90 J

【請求項の数】 16

(21)【出願番号】P 2022516311

(86)(22)【出願日】2020-08-14

(65)【公表番号】

(43)【公表日】2022-11-16

(86)【国際出願番号】 IB2020057667

(87)【国際公開番号】W WO2021053419

(87)【国際公開日】2021-03-25

【審査請求日】2023-01-20

(31)【優先権主張番号】16/573,225

(32)【優先日】2019-09-17

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】390009531

【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション

【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ

【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ

(74)【代理人】

【識別番号】100112690

【弁理士】

【氏名又は名称】太佐 種一

(72)【発明者】

【氏名】ランツィッロ、ニコラス、アントニー

(72)【発明者】

【氏名】ショバ、ホサドゥーガ

(72)【発明者】

【氏名】ハン、ファイ

(72)【発明者】

【氏名】ワン、ジュンリ

(72)【発明者】

【氏名】本山 幸一

(72)【発明者】

【氏名】ペニー、クリストファー

(72)【発明者】

【氏名】クレベンガー、ローレンス

【審査官】早川 朋一

(56)【参考文献】

【文献】米国特許出願公開第２０１８／０３２３１５１（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／０００５８８０（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／００９６８８８（ＵＳ，Ａ１）

【文献】特開２００４－１９３３２６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３２０５－２１／３２１５

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２３／５２

Ｈ０１Ｌ ２３／５２２－２３／５３２

Ｈ０１Ｌ ２１／２８－２１／２８８

Ｈ０１Ｌ ２１／４４－２１／４４５

Ｈ０１Ｌ ２９／４０－２９／５１

(57)【特許請求の範囲】

【請求項1】

相互接続構造体を形成するための方法であって、
誘電体に少なくとも１つのトレンチをパターニングするステップであり、パターニングされたときの前記少なくとも１つのトレンチが、底部が丸みを帯びたＶ字形プロファイルを有する、前記パターニングするステップと、
前記少なくとも１つのトレンチを広げて前記少なくとも１つのトレンチ内に台形状プロファイルを生成する物理的気相堆積（ＰＶＤ）を使用して、前記少なくとも１つのトレンチ内にライナを堆積させ、裏打ちするステップと、
前記ライナを前記少なくとも１つのトレンチから前記誘電体に対して選択的に除去するステップであって、それによって、除去した後に、前記台形状プロファイルを有する前記少なくとも１つのトレンチが前記誘電体に残る、前記除去するステップと、
前記台形状プロファイルを有する前記少なくとも１つのトレンチ内に共形のバリア層を堆積させ、裏打ちするステップと、
前記共形のバリア層を覆って、前記台形状プロファイルを有する前記少なくとも１つのトレンチ内に導体を堆積させ、充填するステップと、
前記導体および前記共形のバリア層を前記誘電体まで研磨するステップと、
を含む、方法。

【請求項2】

前記誘電体が、酸化ケイ素（ＳｉＯｘ）、有機ケイ酸塩ガラス（ＳｉＣＯＨ）、多孔質有機ケイ酸塩ガラス（ｐＳｉＣＯＨ）、およびそれらの組合せからなる群から選択される、請求項１に記載の方法。

【請求項3】

前記ライナが、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、およびそれらの組合せからなる群から選択される材料を含む、請求項１に記載の方法。

【請求項4】

前記ライナが３０Åよりも大きい厚さを有する、請求項１に記載の方法。

【請求項5】

前記ライナが３５Å～５０Åの厚さを有し、それらの間の範囲にある、請求項１に記載の方法。

【請求項6】

前記共形のバリア層がＴａ、ＴａＮ、ＴｉＮ、およびそれらの組合せからなる群から選択される材料を含む、請求項１に記載の方法。

【請求項7】

前記共形のバリア層が２０Å未満の厚さを有する、請求項１に記載の方法。

【請求項8】

前記共形のバリア層が１０Å～１５Åの厚さを有し、それらの間の範囲にある、請求項１に記載の方法。

【請求項9】

前記共形のバリア層をＰＶＤ、原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）を使用して堆積させる、請求項１に記載の方法。

【請求項10】

前記導体がコバルト（Ｃｏ）、ルテニウム（Ｒｕ）、およびそれらの組合せからなる群から選択される、請求項１に記載の方法。

【請求項11】

前記導体が銅（Ｃｕ）を含む、請求項１に記載の方法。

【請求項12】

前記バリア層を覆って、前記台形状プロファイルを有する前記少なくとも１つのトレンチ内に共形の湿潤層を堆積させるステップであって、前記共形の湿潤層を前記導体の前に堆積させる、前記堆積させるステップをさらに含む、請求項１１に記載の方法。

【請求項13】

前記共形の湿潤層がＣｏ、Ｒｕ、およびそれらの組合せからなる群から選択される材料を含む、請求項１２に記載の方法。

【請求項14】

前記共形の湿潤層が３０Å未満の厚さを有する、請求項１２に記載の方法。

【請求項15】

前記共形の湿潤層が１５Å～２０Åの厚さを有し、それらの間の範囲にある、請求項１２に記載の方法。

【請求項16】

前記共形の湿潤層をＡＬＤまたはＣＶＤを使用して堆積させる、請求項１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、相互接続技術に関し、より詳細には、狭い後工程（ＢＥＯＬ：Back-End-Of-Line）ピッチで台形状相互接続を形成する技術に関する。

【背景技術】

【0002】

コバルト（Ｃｏ）およびルテニウム（Ｒｕ）は、抵抗が低く、エレクトロマイグレーションが改良されるため、銅（Ｃｕ）のような従来の相互接続金属に対する好ましい代替品と考えられている。Ｃｏ／Ｒｕベースの相互接続を形成する場合、典型的には、特徴（例えば、トレンチ）が最初に誘電体にパターニングされる。次いで、特徴は、薄いバリア層で裏打ちされ、その上にＣｏまたはＲｕあるいはその両方を堆積させて相互接続を形成する。

【0003】

バリア層の厚さは、重要な考慮すべき点である。すなわち、バリアが厚くなるほど、Ｃｏ／Ｒｕ充填金属に利用可能な特徴の領域が少なくなる。特徴のサイズが小さくなると、導体の領域が減少したときに抵抗が大幅に増加する可能性があるため、バリアと充填金属との比がさらに重要になる。

【0004】

したがって、ＣｏまたはＲｕのような代替の導体を用いて実現可能な相互接続技術を実施するためには、ライナの厚さを制御するための技術が必要である。しかしながら、そうすることは、化学気相堆積（ＣＶＤ）および原子層堆積（ＡＬＤ）などの薄膜堆積技術が、単にトレンチのプロファイルに共形になるだけであり、既に狭くなっている空間をさらに減少させるため困難である可能性がある。

【0005】

したがって、改良された相互接続製造技術が望まれている。

【発明の概要】

【0006】

本発明は、密な後工程（ＢＥＯＬ）ピッチで台形状相互接続を形成するための技術を提供する。本発明の一態様では、相互接続構造体を形成する方法が提供される。本方法は、誘電体に少なくとも１つのトレンチをパターニングすることであって、パターニングされたときの（as-patterned）少なくとも１つのトレンチが、底部が丸みを帯びたＶ字形プロファイルを有する、パターニングすることと、少なくとも１つのトレンチを広げて少なくとも１つのトレンチ内に台形状プロファイルを生成する物理的気相堆積（ＰＶＤ）を使用して、少なくとも１つのトレンチ内にライナを堆積させ、裏打ちすることと、ライナを少なくとも１つのトレンチから誘電体に対して選択的に除去することであって、それによって、除去した後に、台形状プロファイルを有する少なくとも１つのトレンチが誘電体に残る、除去することと、台形状プロファイルを有する少なくとも１つのトレンチ内に共形のバリア層を堆積させ、裏打ちすることと、共形のバリア層を覆って、台形状プロファイルを有する少なくとも１つのトレンチ内に導体を堆積させ、充填することと、導体および共形のバリア層を誘電体まで研磨することと、を含む。

【0007】

本発明の別の態様では、相互接続構造体を形成する別の方法が提供される。本方法は、誘電体に少なくとも１つのトレンチをパターニングすることであって、パターニングされたときの少なくとも１つのトレンチが、底部が丸みを帯びたＶ字形プロファイルを有する、パターニングすることと、少なくとも１つのトレンチを広げて少なくとも１つのトレンチ内に台形状プロファイルを生成するＰＶＤを使用して、少なくとも１つのトレンチ内にライナを堆積させ、裏打ちすることと、ライナを少なくとも１つのトレンチから誘電体に対して選択的に除去することであって、それによって、除去した後に、台形状プロファイルを有する少なくとも１つのトレンチが誘電体に残る、除去することと、ＰＶＤ、原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）を使用して、台形状プロファイルを有する少なくとも１つのトレンチ内に共形のバリア層を堆積させ、裏打ちすることであって、共形のバリア層が、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）、およびそれらの組合せから選択される材料を含み、共形のバリア層が約２０Å未満の厚さを有する、裏打ちすることと、共形のバリア層を覆って、台形状プロファイルを有する少なくとも１つのトレンチ内に導体を堆積させ、充填することであって、導体が、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、およびそれらの組合せから選択される、充填することと、導体および共形のバリア層を誘電体まで研磨することと、を含む。

【0008】

本発明のさらに別の態様では、相互接続構造体を形成するさらに別の方法が提供される。本方法は、誘電体に少なくとも１つのトレンチをパターニングすることであって、パターニングされたときの少なくとも１つのトレンチが、底部が丸みを帯びたＶ字形プロファイルを有する、パターニングすることと、少なくとも１つのトレンチを広げて少なくとも１つのトレンチ内に台形状プロファイルを生成するＰＶＤを使用して、少なくとも１つのトレンチ内にライナを堆積させ、裏打ちすることと、ライナを少なくとも１つのトレンチから誘電体に対して選択的に除去することであって、それによって、除去した後に、台形状プロファイルを有する少なくとも１つのトレンチが誘電体に残る、除去することと、ＰＶＤ、ＡＬＤまたはＣＶＤを使用して、台形状プロファイルを有する少なくとも１つのトレンチ内に共形のバリア層を堆積させ、裏打ちすることであって、共形のバリア層が、Ｔａ、ＴａＮ、ＴｉＮ、およびそれらの組合せから選択される材料を含み、共形のバリア層が約２０Å未満の厚さを有する、裏打ちすることと、ＡＬＤまたはＣＶＤを使用して、バリア層を覆って、台形状プロファイルを有する少なくとも１つのトレンチ内に共形の湿潤層（wetting layer）を堆積させることであって、共形の湿潤層が、Ｃｏ、Ｒｕ、およびそれらの組合せから選択される材料を含み、共形の湿潤層が約３０Å未満の厚さを有する、堆積させることと、共形のバリア層を覆って、共形の湿潤層上で、台形状プロファイルを有する少なくとも１つのトレンチ内に導体を堆積させ、充填することであって、導体が銅（Ｃｕ）を含む、充填することと、導体および共形のバリア層を誘電体まで研磨することと、を含む。

【0009】

本発明のさらに別の態様では、相互接続構造体が提供される。相互接続構造体は、台形状プロファイルを有する、誘電体にパターニングされた少なくとも１つのトレンチと、台形状プロファイルを有する少なくとも１つのトレンチを裏打ちする共形のバリア層であって、Ｔａ、ＴａＮ、ＴｉＮ、およびそれらの組合せから選択される材料を含み、約２０Å未満の厚さを有する、共形のバリア層と、共形のバリア層を覆って、台形状プロファイルを有する少なくとも１つのトレンチ内に配置された導体と、を含む。

【0010】

本発明のより完全な理解、ならびに本発明のさらなる特徴および利点は、以下の詳細な説明および図面を参照することによって得られるであろう。

【図面の簡単な説明】

【0011】

【図1】本発明の一実施形態による、底部が丸みを帯びたＶ字形トレンチ・プロファイルと台形状トレンチ・プロファイルとを比較する断面図である。

【図2】本発明の一実施形態による、少なくとも１つのトレンチを誘電体にパターニングし、これによって、パターニングされたときのトレンチが、底部が丸みを帯びたＶ字形プロファイルを有することを示す断面図である。

【図3】本発明の一実施形態による、トレンチ側壁／底部に対するイオン衝撃により、トレンチを広げてトレンチ内に台形状プロファイルを生成する物理的気相堆積（ＰＶＤ）を使用して、トレンチ内に厚い共形のライナを堆積させ、裏打ちしたことを示す断面図である。

【図4】本発明の一実施形態による、（台形状）トレンチ・プロファイルをそのまま残して、ＰＶＤライナが誘電体に対して選択的にトレンチから除去されたことを示す断面図である。

【図5】本発明の一実施形態による、原子層堆積（ＡＬＤ）または化学気相堆積（ＣＶＤ）を使用して、薄い共形のバリア層を（台形状）トレンチ内に堆積させ、裏打ちしたこと示す断面図である。

【図6】本発明の一実施形態による、バリア層を覆って、（台形状）トレンチ内に導体（例えば、コバルト（Ｃｏ）またはルテニウム（Ｒｕ）あるいはその両方）を堆積させ、充填したことを示す断面図である。

【図7】本発明の一実施形態による、導体およびバリア層が誘電体の表面まで研磨されたことを示す断面図である。

【図8】本発明の一実施形態による、図２に続く断面図である、トレンチの側壁／底部に対するイオン衝撃により、トレンチを広げてトレンチ内に台形状プロファイルを生成するＰＶＤを使用して、トレンチ内に厚い共形のライナを堆積させ、裏打ちしたことを代替の実施形態に従って示している。

【図9】本発明の一実施形態による、（台形状）トレンチ・プロファイルをそのまま残して、ＰＶＤライナが誘電体に対して選択的にトレンチから除去されたことを示す断面図である。

【図10】本発明の一実施形態による、ＡＬＤまたはＣＶＤを使用して、薄い共形のバリア層を（台形状）トレンチ内に堆積させ、裏打ちしたことを示す断面図である。

【図11】本発明の一実施形態による、ＡＬＤまたはＣＶＤを使用して、バリア層を覆って、（台形状）トレンチ内に薄い共形の湿潤層を堆積させたこと示す断面図である。

【図12】本発明の一実施形態による、バリア層を覆って、湿潤層上で、（台形状）トレンチ内に導体（例えば、銅（Ｃｕ））を堆積させ、充填したことを示す断面図である。

【図13】本発明の一実施形態による、導体、バリア層、および湿潤層が誘電体の表面まで研磨されたこと示す断面図である。

【図14】本発明の一実施形態による、Ｖ字形プロファイルのトレンチ内に形成された相互接続と比較して、台形状トレンチ内に形成された相互接続のライン抵抗がより低いことを示す図である。

【図15】本発明の一実施形態による、Ｖ字形プロファイルのトレンチ内に形成された相互接続と比較して、台形状トレンチ内に形成された相互接続を利用してチップ性能が向上したことを示す図である。

【発明を実施するための形態】

【0012】

上述したように、コバルト（Ｃｏ）またはルテニウム（Ｒｕ）などの代替の導体を用いた相互接続形成中に、化学気相堆積（ＣＶＤ）および原子層堆積（ＡＬＤ）などの薄膜堆積技術のみでは、トレンチ・プロファイルに共形のバリア層が生成されるだけであり、したがって、既に狭くなっている空間がさらに狭くなる。その結果、導体領域が最小化され、相互接続抵抗が増大する。バリア堆積のための物理的気相堆積（ＰＶＤ）を使用することにより、（すなわち、誘電体に対するイオン衝撃により）台形状トレンチを生成することができる。台形状トレンチは、より多くの導体領域を提供する。しかしながら、ＰＶＤバリアは厚く、領域を取りすぎる。

【0013】

例えば、図１を参照されたい。図１に示すように、誘電体にパターニングされたときのトレンチは、丸みを帯びたトレンチ・プロファイルおよび浅い側壁角、すなわち、底部が丸み帯びたＶ字形プロファイルを有する。このＶ字形プロファイルは、導体を充填するための限られた領域しか提供しない。したがって、ＣＶＤまたはＡＬＤを使用してバリアをトレンチ内に単に堆積させた場合、この限られた領域がさらに狭くなる。図１の点線で示すように、ＰＶＤを使用して、（イオン衝撃により）トレンチを「広げ（ｏｐｅｎ－ｕｐ）」、台形状プロファイルを生成することができる。しかしながら、上記で強調したように、ＰＶＤ層は厚すぎ、導体領域の多くを取りすぎる。

【0014】

有利には、本明細書では、最初に厚いＰＶＤ層をトレンチ内に堆積させ、それによって領域が増加した台形状トレンチ・プロファイルを生成し、次いでＰＶＤ層を除去し、これを（薄い）ＣＶＤ、ＡＬＤ、またはＰＶＤバリアで置き換えることによって、ＣＶＤまたはＡＬＤの薄膜機能とＰＶＤのプロファイル再成形／強化機能の両方の利益を活用する技術が提供される。

【0015】

本発明の技術は、銅（Ｃｕ）などの従来の導体だけでなく、ＣｏまたはＲｕなどの代替の導体と組み合わせて実施することができる。例えば、図２～図７の説明に関連して説明される第１の例示的な実施形態では、Ｃｏ／Ｒｕ相互接続を形成するための例示的な方法論が説明される。その説明に続くのは、同じＰＶＤ、次いでＣＶＤ／ＡＬＤスキームを使用するＣｕ相互接続の形成を含む第２の例示的な実施形態である。

【0016】

第１の例示的な実施形態では、図２を参照すると、プロセスは、誘電体２０２に少なくとも１つのトレンチ２０４をパターニングすることから始まる。適切な誘電体２０２としては、酸化シリコン（ＳｉＯｘ）、または有機ケイ酸塩ガラス（ＳｉＣＯＨ）、あるいは例えば２．７未満の誘電率κを有する超低κ層間誘電体（ＵＬＫ－ＩＬＤ）材料、あるいはその組合せなどの酸化物材料が挙げられるが、これらに限定されない。比較すると、二酸化ケイ素（ＳｉＯ_２）は、誘電率κの値が３．９である。適切な超低κ誘電体材料としては、多孔質有機ケイ酸塩ガラス（ｐＳｉＣＯＨ）が挙げられるが、これに限定されない。標準的なリソグラフィおよびエッチング技術を用いて、誘電体２０２にトレンチ２０４をパターニングすることができる。単なる例として、反応性イオン・エッチング（ＲＩＥ）などの指向性（すなわち異方性）エッチング・プロセスをトレンチ・エッチングに使用することができる。

【0017】

図２に示すように、パターニングされたときのトレンチ２０４は、丸みを帯びたトレンチ・プロファイルおよび浅い側壁角、すなわち、底部が丸みを帯びたＶ字形プロファイルを有し、この形状は、導体の充填に利用可能な領域を過度に制限する。トレンチ２０４を共形のバリアまたはバリア／湿潤層で単に裏打ちすると、この既に制限された導体領域がさらに減少する。

【0018】

しかしながら、図３に示すように、ＰＶＤプロセス中のトレンチ側壁／底部に対するイオン衝撃により、トレンチ２０４を広げ、トレンチ２０４内に台形状プロファイルを生成するＰＶＤを最初に使用して、厚い共形のライナ３０２をトレンチ２０４内に堆積させ、裏打ちする。適切なライナ３０２材料としては、タンタル（Ｔａ）、窒化タンタル（ＴａＮ）、または窒化チタン（ＴｉＮ）、あるいはその組合せが挙げられるが、これらに限定されない。例示的な実施形態によると、ライナ３０２を、約３０オングストローム（Å）を超える厚さ、例えば、約３５Å～約５０Å、およびそれらの間の範囲の厚さに堆積させる。

【0019】

この台形状プロファイルであっても、ライナ３０２の厚さは、トレンチ２０４の導体領域のかなりの部分を占める。したがって、ＰＶＤライナ３０２上に導体を充填すると、望ましくないほど高い抵抗になる。有利には、本明細書では、次にトレンチ２０４からＰＶＤライナ３０２を選択的に除去して、台形状プロファイルを残し、その場所により薄い（ＰＶＤ、ＡＬＤまたはＣＶＤ）バリア層を配置することが提案される。すなわち、トレンチ２０４内に台形状プロファイルを生成するためには、より厚いＰＶＤライナ（例えば、約３０Åより大きい－上記参照）の堆積が必要であるが、堆積させるＰＶＤの層が薄いほど、トレンチ２０４を広げて台形プロファイルを生成するのに十分な誘電体のイオン衝撃とならない。したがって、置換バリアが薄く保たれる限り（例えば、約２０Å未満－以下参照）、置換バリアを堆積させる際にＰＶＤを用いることもできる。

【0020】

図４に示すように、ＰＶＤライナ３０２は、誘電体２０２に対して選択的にトレンチ２０４から除去される。例示的な実施形態によると、誘電体２０２は、ＳｉＯｘ、ＳｉＣＯＨ、またはｐＳｉＣＯＨ、あるいはその組合せなどの酸化物材料であり（上記参照）、ライナ３０２（例えば、Ｔａ、ＴａＮ、またはＴｉＮ、あるいはその組合せ）は、選択的非指向性（すなわち、等方性）湿式化学エッチングなどの選択的エッチング・プロセスを使用して除去される。選択的エッチング・プロセスを使用すると、トレンチ・プロファイルがそのまま残る。したがって、残るのは、台形状プロファイルを有するトレンチ２０４であり、これは、パターニングされたときのトレンチ（すなわち、底部が丸みを帯びたＶ字形プロファイル－図２（上述）参照）のものと比較して有利には増加した導体領域を提供する。

【0021】

次いで、ＰＶＤ、ＡＬＤまたはＣＶＤを使用して、薄い共形のバリア層５０２を（台形状）トレンチ２０４内に堆積させ、裏打ちする。図５を参照されたい。図５に示すように、バリア層５０２は、（ＰＶＤライナ３０２の堆積およびその後の除去から生じる）トレンチ２０４の台形状プロファイルと共形である。適切なバリア層５０２の材料には、Ｔａ、ＴａＮ、またはＴｉＮ、あるいはその組合せが挙げられるが、これらに限定されない。例示的な実施形態によると、バリア層５０２を、約２０Å未満、例えば、約１０Å～約１５Å、およびそれらの間の範囲の厚さに堆積させる。上述したように、これらの薄い厚さでは、ＰＶＤは、台形プロファイルを生成しない。バリア層５０２は、誘電体２０２内への導体（この場合、コバルト（Ｃｏ）またはルテニウム（Ｒｕ）あるいはその両方）の拡散を防止する。

【0022】

堆積させたときのバリア層５０２は、トレンチ２０４のみならず誘電体２０２の頂面上にも配置される。図５を参照されたい。しかしながら、導体の充填後に、例えば化学機械研磨（ＣＭＰ）などのプロセスを使用して、オーバーバーデン（overburden）が除去され、それと共に、誘電体２０２の上の過剰なバリア層５０２が除去される。

【0023】

すなわち、次に、バリア層５０２を覆って、（台形状）トレンチ２０４内に導体６０２を堆積させ、充填する。図６を参照されたい。適切な導体としては、ＣｏまたはＲｕあるいはその両方が挙げられるが、これらに限定されない。上記で強調したように、本明細書では、銅（Ｃｕ）などのより伝統的な導体を用いた実施形態も提示される。蒸着、スパッタリング、電気化学めっきなどのプロセスを使用して、トレンチ２０４内に導体６０２を堆積させることができる。図６に示すように、堆積させると、導体６０２は、トレンチ２０４を過充填する。次いで、隣接する構造体への短絡を回避するために、このオーバーバーデンを除去する。

【0024】

例えば、図７に示すように、ＣＭＰなどのプロセスを使用して、導体６０２およびバリア層５０２を誘電体２０２の表面まで研磨する。その結果、導体６０２を誘電体２０２から分離する薄い（例えば、約２０Å未満、例えば、約１０Å～約１５Å、およびそれらの間の範囲－上記参照）共形のバリア層５０２を有する、誘電体２０２に埋め込まれた台形状（ＣｏまたはＲｕあるいはその両方の）相互接続７０２が得られる。

【0025】

上記で強調したように、本技術は、Ｃｕなどの従来の導体と併せて実施することもできる。例えば、図８～図１３の説明に関連して説明される別の例示的な実施形態では、Ｃｕ相互接続を形成するための例示的な方法論が説明される。

【0026】

プロセスは、上記の例と同じ一般的なやり方で、誘電体２０２（例えば、ＳｉＯｘ、ＳｉＣＯＨ、またはｐＳｉＣＯＨ、あるいはその組合せ）に少なくとも１つのトレンチ２０４をパターニングすることから開始する。したがって、図８に示されるものは、図２に示されている構造体から続いており、同様の構造体は、図において同様に番号付けされている。上述したように、ＲＩＥなどのエッチング・プロセスでは、パターニングされたときのトレンチ２０４は、丸みを帯びたトレンチ・プロファイルおよび浅い側壁角、すなわち、底部が丸みを帯びたＶ字形プロファイルを有することになる。この形状は、導体の充填に利用可能な領域を過度に制限する。したがって、トレンチ２０４を、この場合、バリア層および湿潤層で単に裏打ちすると、この既に制限された導体領域がさらに減少する。

【0027】

したがって、図８に示すように、ＰＶＤを使用して、厚い共形のライナ８０２をトレンチ２０４内に堆積させ、裏打ちする。上述したように、ＰＶＤプロセス中のトレンチ側壁／底部に対するイオン衝撃は、トレンチ２０４を広げ、トレンチ２０４内に台形状プロファイルを生成するように働く。適切なライナ８０２材料には、Ｔａ、ＴａＮ、またはＴｉＮ、あるいはその組合せが挙げられるが、これらに限定されない。例示的な実施形態によると、ライナ８０２を、約３０Åよりも大きい厚さ、例えば約３５Å～約５０Å、およびその間の範囲の厚さに堆積させる。

【0028】

図８に示すように、トレンチ２０４は、台形状プロファイルを有する。上記で詳述したように、導体領域を増加させるためには、厚いＰＶＤライナ８０２を除去する必要がある。本実施形態では、そうすることで、例えばＰＶＤ、ＡＬＤまたはＣＶＤを使用して、薄いバリア層ならびに薄い湿潤層を配置して、Ｃｕギャップ充填特性を高めることが可能になる。したがって、次に、ＰＶＤライナ８０２がトレンチ２０４から選択的に除去される。図９を参照されたい。

【0029】

図９に示すように、ＰＶＤライナ８０２は、誘電体２０２に対して選択的にトレンチ２０４から除去されている。例示的な実施形態によると、誘電体２０２は、ＳｉＯｘ、ＳｉＣＯＨ、またはｐＳｉＣＯＨ、あるいはその組合せなどの酸化物材料であり（上記参照）、ライナ８０２（例えば、Ｔａ、ＴａＮ、またはＴｉＮ、あるいはその組合せ）は、選択的非指向性（すなわち、等方性）湿式化学エッチングなどの選択的エッチング・プロセスを使用して除去される。選択的エッチング・プロセスを使用すると、トレンチ・プロファイルがそのまま残る。したがって、図９に示すように、残るのは、台形状プロファイルを有するトレンチ２０４であり、これは、パターニングされたときのトレンチのもの（すなわち、底部が丸みを帯びたＶ字形プロファイル－図２（上述）参照）と比較して有利には増加した導体領域を提供する。

【0030】

次に、図１０に示すように、ＰＶＤ、ＡＬＤまたはＣＶＤを使用して、薄い共形のバリア層１００２を、（台形状）トレンチ２０４内に堆積させ、裏打ちする。バリア層１００２は、（厚いＰＶＤライナ８０２の堆積とその後の除去から生じる）トレンチ２０４の台形状プロファイルに共形である。適切なバリア層１００２の材料としては、Ｔａ、ＴａＮ、またはＴｉＮあるいはその組合せが挙げられるが、これらに限定されない。例示的な実施形態によると、バリア層１００２を、約２０Å未満、例えば、約１０Å～約１５Å、およびそれらの間の範囲の厚さに堆積させる。上述したように、これらの薄い厚さでは、ＰＶＤは、台形プロファイルを生成しない。バリア層１００２は、湿潤層材料（この場合、ＣｏまたはＲｕあるいはその両方）または導体（この場合、Ｃｕ）あるいはその両方の誘電体２０２への拡散を防止する。

【0031】

Ｃｕのギャップ充填特性を向上させるために、次に、ＡＬＤまたはＣＶＤを使用して、バリア層１００２を覆って、（台形状）トレンチ２０４内に薄い共形の湿潤層１１０２を堆積させる。図１１を参照されたい。適切な湿潤層１１０２の材料としては、ＣｏまたはＲｕあるいはその両方が挙げられるが、これらに限定されない。Ｃｏ／Ｒｕ上にＣｕを充填することには、顕著な利点がある。例えば、Ｃｕは、Ｒｕに対して優れた濡れ性を有し、Ｃｕは、ＴａよりもＣｏをよく濡らす。例示的な実施形態によると、湿潤層１１０２を、約３０Å未満、例えば約１５Å～約２０Å、およびその間の範囲の厚さに堆積させる。

【0032】

堆積させたときのバリア層１００２および湿潤層１１０２は、トレンチ２０４内、ならびに誘電体２０２の上面上に配置される。図１１を参照されたい。しかしながら、導体の充填に続いて、例えばＣＭＰのようなプロセスを使用して、オーバーバーデンが除去され、それと共に、誘電体２０２の上の過剰なバリア層１００２および湿潤層１１０２が除去される。

【0033】

すなわち、次に、バリア層１００２を覆って、湿潤層１１０２上で、（台形状）トレンチ２０４内に導体１２０２を堆積させ、充填する。図１２を参照されたい。本例示的な実施形態では、導体１２０２はＣｕを含むが、これに限定されない。蒸着、スパッタリング、電気化学めっきなどのプロセスを使用して、トレンチ２０４内に導体１２０２を堆積させることができる。図１２に示すように、堆積させると、導体１２０２は、トレンチ２０４を過充填する。次いで、隣接する構造体への短絡を回避するために、このオーバーバーデンを除去する。

【0034】

例えば、図１３に示すように、ＣＭＰなどのプロセスを使用して、導体１２０２、バリア層１００２、および湿潤層１１０２を誘電体２０２の表面まで研磨する。その結果、導体１２０２を誘電体２０２から分離する薄い（例えば、約２０Å未満、例えば、約１０Å～約１５Å、およびそれらの間の範囲の－上記参照）共形のバリア層１００２と、薄い共形の（例えば、約３０Å未満、例えば、約１５Å～約２０Å、およびそれらの間の範囲の－上記参照）湿潤層１１０２と、を有する、誘電体２０２に埋め込まれた台形状（Ｃｕ）相互接続１３０２が得られる。

【0035】

本技術は、以下の非限定的な例を参照することによってさらに説明される。最初に、図１４に示すように、高さ対幅のアスペクト比が１．５であり、ＡＬＤバリア層の厚さが２ｎｍの台形状トレンチ・プロファイル（「ＰＶＤプロファイル」と表示）を有する本技術を用いて形成されたＣｏ相互接続では、底部が丸みを帯びたＶ字形プロファイル（「ＡＬＤプロファイル」と表示）を有する対応するトレンチと比較して、１５％低いＲ／Ｃが見られる。図１４では、トレンチ限界寸法（ＣＤ）（ナノメートル（ｎｍ）単位で測定）がＸ軸にプロットされ、ライン抵抗（オーム／マイクロメートル（Ｏｈｍ／μｍ）単位で測定）がＹ軸にプロットされている。台形状トレンチ内に形成された相互接続のより低いライン抵抗は、Ｖ字形プロファイル（すなわち、パターニングされたときの）トレンチ内に形成された相互接続と比較して、導体の量が増加したことに起因する。

【0036】

図１５は、Ｖ字形プロファイル（すなわち、パターニングされたときの）トレンチ（「ＡＬＤプロファイル」と表示）内に形成された相互接続と比較して、台形状トレンチ（「ＰＶＤプロファイル」と表示）内に形成された相互接続内の導体の量が増加したことに起因してチップ性能が向上したことを再び示す図である。すなわち、本例では、後工程（ＢＥＯＬ）において３０ｎｍピッチを有する本Ｖ字形プロファイルＣｏ相互接続設計を使用して、５ｎｍＶＴＦＥＴで３％の周波数性能ゲージ（ＦＰＧ：Frequency Performance Gauge）の改善が示された。ＦＰＧは、チップが動作することができる最大周波数の尺度であり、すなわち、周波数が高いほど、チップはより高速／より強力になる。図１５では、Ｘ軸にパワーがプロットされ、Ｙ軸に周波数（ギガヘルツ（ＧＨｚ）単位で測定）がプロットされている。

【0037】

本発明の例示的な実施形態を本明細書で説明してきたが、本発明は、それらの正確な実施形態に限定されず、本発明の範囲から逸脱することなく当業者によって様々な他の変更および修正を行うことができることを理解されたい。

【0038】

本明細書に記載される本発明の好ましい実施形態では、相互接続構造体を形成する方法が提供され、本方法は、誘電体に少なくとも１つのトレンチをパターニングするステップであって、パターニングされたときの少なくとも１つのトレンチが、底部が丸みを帯びたＶ字形プロファイルを有する、パターニングするステップと、少なくとも１つのトレンチを広げて少なくとも１つのトレンチ内に台形状プロファイルを生成するＰＶＤを使用して、少なくとも１つのトレンチ内にライナを堆積させ、裏打ちするステップと、ライナを少なくとも１つのトレンチから誘電体に対して選択的に除去するステップであって、それによって、除去した後に、台形状プロファイルを有する少なくとも１つのトレンチが誘電体に残る、除去するステップと、ＰＶＤ、ＡＬＤまたはＣＶＤを使用して、台形状プロファイルを有する少なくとも１つのトレンチ内に共形のバリア層を堆積させ、裏打ちするステップであって、共形のバリア層が、Ｔａ、ＴａＮ、ＴｉＮ、およびそれらの組合せからなる群から選択される材料を含み、共形のバリア層が約２０Å未満の厚さを有する、裏打ちするステップと、共形のバリア層を覆って、台形状プロファイルを有する少なくとも１つのトレンチ内に導体を堆積させ、充填するステップであって、導体が、Ｃｏ、Ｒｕ、およびそれらの組合せからなる群から選択される、充填するステップと、導体および共形のバリア層を誘電体まで研磨するステップと、を含む。

【0039】

本明細書に記載される本発明の別の好ましい実施形態では、相互接続構造体を形成するための方法が提供され、本方法は、誘電体に少なくとも１つのトレンチをパターニングするステップであって、パターニングされたときの少なくとも１つのトレンチが、底部が丸みを帯びたＶ字形プロファイルを有する、パターニングするステップと、少なくとも１つのトレンチを広げて少なくとも１つのトレンチ内に台形状プロファイルを生成するＰＶＤを使用して、少なくとも１つのトレンチ内にライナを堆積させ、裏打ちするステップと、ライナを少なくとも１つのトレンチから誘電体に対して選択的に除去するステップであって、それによって、除去した後に、台形状プロファイルを有する少なくとも１つのトレンチが誘電体に残る、除去するステップと、ＰＶＤ、ＡＬＤまたはＣＶＤを使用して、台形状プロファイルを有する少なくとも１つのトレンチ内に共形のバリア層を堆積させ、裏打ちするステップであって、共形のバリア層が、Ｔａ、ＴａＮ、ＴｉＮ、およびそれらの組合せからなる群から選択される材料を含み、共形のバリア層が約２０Å未満の厚さを有する、裏打ちするステップと、ＡＬＤまたはＣＶＤを使用して、バリア層を覆って、台形状プロファイルを有する少なくとも１つのトレンチ内に共形の湿潤層を堆積させるステップであって、共形の湿潤層が、Ｃｏ、Ｒｕ、およびそれらの組合せからなる群から選択される材料を含み、共形の湿潤層が約３０Å未満の厚さを有する、堆積させるステップと、共形のバリア層を覆って、共形の湿潤層上で、台形状プロファイルを有する少なくとも１つのトレンチ内に導体を堆積させ、充填するステップであって、導体がＣｕを含む、充填するステップと、導体および共形のバリア層を誘電体まで研磨するステップと、を含む。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】