知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-29
(45)【発行日】2024-09-06
(54)【発明の名称】ライン端部における自己整合型トップ・ビア形成
(51)【国際特許分類】
H01L 21/3065 20060101AFI20240830BHJP
H01L 21/02 20060101ALI20240830BHJP
G03F 7/20 20060101ALI20240830BHJP
【ＦＩ】
H01L21/302 105A
H01L21/02 Z
G03F7/20 521
【請求項の数】
10
(21)【出願番号】P 2022517855
(86)(22)【出願日】2020-08-19
(65)【公表番号】
(43)【公表日】2022-11-24
(86)【国際出願番号】 IB2020057794
(87)【国際公開番号】W WO2021059046
(87)【国際公開日】2021-04-01
【審査請求日】2023-01-20
(31)【優先権主張番号】16/580,567
(32)【優先日】2019-09-24
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(72)【発明者】
【氏名】アーノルド、ジョン
(72)【発明者】
【氏名】ダッタ、アシム
(72)【発明者】
【氏名】メッツラー、ドミニク
(72)【発明者】
【氏名】デ シルバ、エクミニ、アヌジャ
【審査官】原島 啓一
(56)【参考文献】
【文献】米国特許第１００２０２２３（ＵＳ，Ｂ１）
【文献】米国特許出願公開第２０１９／００９６６６６（ＵＳ，Ａ１）
【文献】国際公開第２０１１／１０５５５７（ＷＯ，Ａ１）
【文献】特開昭６３－２７４１５９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３０６５
Ｈ０１Ｌ ２１／００－２１／０２
Ｈ０１Ｌ ２１／０４－２１／１６
Ｈ０１Ｌ ２１／３０２
Ｈ０１Ｌ ２１／３２０５－２１／３２１３
Ｈ０１Ｌ ２１／４６１
Ｈ０１Ｌ ２１／７６８
Ｈ０１Ｌ ２３／５２２
Ｈ０１Ｌ ２３／５３２
Ｇ０３Ｆ ７／２０
(57)【特許請求の範囲】
【請求項1】
半導体デバイスを製造するための方法であって、リセスした奇数および偶数ハードマスクを形成するために第１の奇数ハードマスクおよび第１の偶数ハードマスクをリセスすることと、
前記リセスした奇数ハードマスク上に第１の導電性ハードマスク材料を含む第１の導電性ハードマスクを形成し、前記リセスした偶数ハードマスク上に第２の導電性ハードマスクを形成することと、
前記第１および第２の導電性ハードマスクに少なくとも一部は基づいて第１の奇数および偶数導電ラインに対応するライン端部に自己整合型トップ・ビアを形成することと、
前記リセスした奇数および偶数ハードマスクならびに前記第１および第２の導電性ハードマスク上に追加のハードマスク材料を形成することと、
前記追加のハードマスク材料を形成した後で平坦化プロセスを実行することと、
前記平坦化プロセスの後で非ライン端ビア・パターニングに基づいて第３および第４の導電性ハードマスクを形成することと
を含み、
前記自己整合型トップ・ビアを形成することが、
前記奇数および偶数ハードマスクならびに前記追加のハードマスク材料を除去することと、
前記導電性ハードマスクを使用して前記第１の奇数および偶数導電ラインを部分的にエッチングすることと
をさらに含む、方法。
【請求項2】
前記第１および第２の導電性ハードマスクが、前記第１の奇数および偶数導電ラインの方向に沿って半円形断面形状を有するように形成される、請求項１に記載の方法。
【請求項3】
前記第３および第４の導電性ハードマスクを形成することが、前記追加のハードマスク材料および第２の偶数導電ライン上に形成された第２の偶数ハードマスクを貫通して前記第２の偶数導電ラインまで開口部を形成することと、
前記追加のハードマスク材料および第２の奇数導電ライン上に形成された第２の奇数ハードマスクを貫通して前記第２の奇数導電ラインまで開口部を形成することと、
前記第２の偶数および奇数導電ラインまで前記開口部の内部に第２の導電性ハードマスク材料を形成することと、
前記第３および第４の導電性ハードマスクを形成するために前記導電性ハードマスク材料を形成した後で平坦化プロセスを実行することと
をさらに含む、請求項１に記載の方法。
【請求項4】
第１の奇数導電ライン上に前記第１の奇数ハードマスクを形成し、第１の偶数導電ライン上に前記第１の偶数ハードマスクを形成することと、前記第１の奇数および偶数ハードマスクならびに第１の奇数および偶数導電ラインの側壁に第１の誘電体層を形成することと、
前記第１の偶数導電ラインに対応する第１のカット領域を形成し、前記第１の奇数導電ラインに対応する第２のカット領域を形成することと
をさらに含む、請求項１に記載の方法。
【請求項5】
前記第１の奇数ハードマスクが、前記第１の奇数および偶数ハードマスクの選択的エッチングをサポートするために前記第１の偶数ハードマスクとは異なる材料を含むように形成される、請求項４に記載の方法。
【請求項6】
前記第１のカット領域を形成することが、前記第１の奇数および偶数ハードマスク上に第１のマスク材料を形成することと、
第１の奇数および偶数開口部をそれぞれ形成するために前記第１の奇数および偶数ハードマスクまで前記第１のマスク材料をパターニングすることと、
前記第１の奇数ハードマスクに対して選択的に前記第１の偶数ハードマスクをエッチングすることと、
前記第１のカット領域を形成するために前記第１の偶数開口部を介して前記第１の偶数導電ラインをエッチングすることと
をさらに含む、請求項４に記載の方法。
【請求項7】
前記第２のカット領域を形成することが、前記第１の奇数および偶数ハードマスク上ならびに前記第１のカット領域の内部に第２のマスク材料を形成することと、
第２の奇数および偶数開口部をそれぞれ形成するために前記第１の奇数および偶数ハードマスクまで前記第２のマスク材料をパターニングすることと、
前記第１の偶数ハードマスクに対して選択的に前記第１の奇数ハードマスクをエッチングすることと、
前記第２のカット領域を形成するために前記第２の奇数開口部を介して前記第１の奇数導電ラインをエッチングすることと
をさらに含む、請求項６に記載の方法。
【請求項8】
前記第１の誘電体層を置換層で置き換えることをさらに含む、請求項４に記載の方法。
【請求項9】
前記第１のカット領域の内部に第１の犠牲層を形成することと、前記第２のカット領域の内部に第２の犠牲層を形成することと
をさらに含む、請求項８に記載の方法。
【請求項10】
追加の処理を実行することであって、前記自己整合型トップ・ビア同士の間に開口部を形成するために前記第１および第２の犠牲層を除去することと、
前記開口部内に第２の誘電体層を形成することと、
前記置換層を第３の誘電体層で置き換えることと
を含む、前記追加の処理を実行することをさらに含む、請求項９に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般に、半導体デバイスに関し、特に導電ラインおよびビアを含む半導体デバイスならびにその形成方法に関する。
【背景技術】
【0002】
ビアおよび導電ラインのリソグラフィ・アライメントが、厚く不透明な導電性膜（例えば、金属膜）を通して起きることがある。小さな寸法では、オーバーレイ・エラーおよびアライメント誤差が、ビア・コンタクト抵抗および誘電体バリアに大きい影響を有することがある。限界寸法（ＣＤ）ばらつきは、さらなるオーバーレイ変動およびアライメント変動をもたらすことがある。有限のオーバーレイ・シフトは、ビアを、ライン端部から遠ざけるか、またはライン端部によるカットオフから遠ざけるか、のいずれかをもたらすことがあり、これによりビアＣＤ減少という結果になる。
【発明の概要】
【0003】
本発明の実施形態によれば、半導体デバイスを製造するための方法が提供される。本方法は、リセスした奇数および偶数ハードマスクを形成するために第１の奇数ハードマスクおよび第１の偶数ハードマスクをリセスすることと、リセスした奇数ハードマスク上に第１の導電性ハードマスク材料を含む第１の導電性ハードマスクを形成し、リセスした偶数ハードマスク上に第２の導電性ハードマスクを形成することと、第１および第２の導電性ハードマスクに少なくとも一部は基づいて第１の奇数および偶数導電ラインに対応するライン端部に自己整合型トップ・ビアを形成することとを含む。
【0004】
本発明のもう１つの実施形態によれば、半導体デバイスを製造するための方法が提供される。本方法は、リセスした奇数および偶数ハードマスクを形成するために第１の奇数ハードマスクおよび第１の偶数ハードマスクをリセスすることを含む。第１の奇数ハードマスクが、第１の奇数および偶数ハードマスクの選択的エッチングをサポートするために第１の偶数ハードマスクとは異なる材料を含むように形成される。本方法は、リセスした奇数ハードマスク上に第１の導電性ハードマスク材料を含む第１の導電性ハードマスクを形成し、リセスした偶数ハードマスク上に第２の導電性ハードマスクを形成することをさらに含む。第１および第２の導電性ハードマスクが、第１の奇数および偶数導電ラインの方向に沿って半円形断面形状を有するように形成される。本方法は、第１および第２の導電性ハードマスクに少なくとも一部は基づいて第１の奇数および偶数導電ラインに対応するライン端部に自己整合型トップ・ビアを形成することをさらに含む。
【0005】
本発明のさらにもう１つの実施形態によれば、半導体デバイスを製造するための方法が提供される。本方法は、第１の奇数導電ライン上に第１の奇数ハードマスクを形成し、第１の偶数導電ライン上に第１の偶数ハードマスクを形成することを含む。第１の奇数ハードマスクが、第１の奇数および偶数ハードマスクの選択的エッチングをサポートするために第１の偶数ハードマスクとは異なる材料を含むように形成される。本方法は、第１の奇数および偶数ハードマスクならびに第１の奇数および偶数導電ラインの側壁に第１の誘電体層を形成することと、第１の偶数導電ラインに対応する第１のカット領域を形成し、第１の奇数導電ラインに対応する第２のカット領域を形成することと、リセスした奇数および偶数ハードマスクを形成するために第１の奇数ハードマスクおよび第１の偶数ハードマスクをリセスすることと、第１の誘電体層をそれぞれの置換層で置き換えることと、リセスした奇数ハードマスク上に第１の導電性ハードマスク材料を含む第１の導電性ハードマスクを形成し、リセスした偶数ハードマスク上に第２の導電性ハードマスクを形成することとをさらに含む。第１および第２の導電性ハードマスクが、第１の奇数および偶数導電ラインの方向に沿って半円形断面形状を有するように形成される。本方法は、第１および第２の導電性ハードマスクに少なくとも一部は基づいて第１の奇数および偶数導電ラインに対応するライン端部に自己整合型トップ・ビアを形成することをさらに含む。
【0006】
本発明のさらにもう１つの実施形態によれば、半導体デバイスを製造するための方法が提供される。本方法は、第１の奇数導電ライン上に第１の奇数ハードマスクを形成し、第１の偶数導電ライン上に第１の偶数ハードマスクを形成することを含む。第１の奇数ハードマスクが、第１の奇数および偶数ハードマスクの選択的エッチングをサポートするために第１の偶数ハードマスクとは異なる材料を含むように形成される。本方法は、第１の奇数および偶数ハードマスクならびに第１の奇数および偶数導電ラインの側壁に第１の誘電体層を形成することと、第１の偶数導電ラインに対応する第１のカット領域を形成し、第１の奇数導電ラインに対応する第２のカット領域を形成することと、第１のカット領域の内部に第１の犠牲層を形成し、第２のカット領域の内部に第２の犠牲層を形成することと、リセスした奇数および偶数ハードマスクを形成するために第１の奇数ハードマスクおよび第１の偶数ハードマスクをリセスすることと、第１の誘電体層をそれぞれの置換層で置き換えることと、リセスした奇数ハードマスク上に第１の導電性ハードマスク材料を含む第１の導電性ハードマスクを形成し、リセスした偶数ハードマスク上に第２の導電性ハードマスクを形成することとをさらに含む。第１および第２の導電性ハードマスクが、第１の奇数および偶数導電ラインの方向に沿って半円形断面形状を有するように形成される。本方法は、リセスした奇数および偶数ハードマスクならびに第１および第２の導電性ハードマスク上に追加のハードマスク材料を形成することと、追加のハードマスク材料を形成した後で平坦化プロセスを実行することと、平坦化プロセスの後で非ライン端ビア・パターニングに基づいて第３および第４の導電性ハードマスクを形成することと、第１および第２の導電性ハードマスクに少なくとも一部は基づいて第１の奇数および偶数導電ラインに対応するライン端部に自己整合型トップ・ビアを形成することと、追加の処理を実行することとをさらに含む。追加の処理を実行することが、自己整合型トップ・ビア同士の間に開口部を形成するために第１および第２の犠牲層を除去することと、開口部内に第２の誘電体層を形成することと、置換層を第３の誘電体層で置き換えることとを含む。
【0007】
本発明の実施形態によれば、半導体デバイスが提供される。本デバイスは、少なくとも１つの奇数導電ラインおよび少なくとも１つの偶数導電ラインと、奇数および偶数の導電ラインに対応する各々のライン端部の自己整合型トップ・ビアと、自己整合型トップ・ビアのうちの隣接するもの同士の間に各々が配置された誘電体層とを含む。
【0008】
これらおよび他の特徴および利点は、その例示の実施形態の下記の詳細な説明から明らかとなり、その詳細な説明は、添付の図面と関連して読まれるべきである。
【0009】
下記の説明は、下記の図を参照して好ましい実施形態の詳細を提供する。
【図面の簡単な説明】
【0010】
【図1】本発明の実施形態による、半導体デバイスの製造中における導電ライン上のハードマスクの形成の上から見た図である。
【図4】本発明の実施形態による、半導体デバイスの製造中における偶数導電ラインに対応する第１のカット領域の形成の上から見た図である。
【図7】本発明の実施形態による、半導体デバイスの製造中における奇数導電ラインに対応する第２のカット領域の形成の上から見た図である。
【図10】本発明の実施形態による、第１のカット領域の内部における犠牲材料の形成の断面図である。
【図11】本発明の実施形態による、第２のカット領域の内部における犠牲材料の形成の断面図である。
【図12】本発明の実施形態による、第１のカット領域の内部に形成された材料上での導電性ハードマスクの形成の断面図である。
【図13】本発明の実施形態による、第２のカット領域の内部に形成された材料上での導電性ハードマスクの形成の断面図である。
【図14】本発明の実施形態による、奇数導電ライン領域内でのハードマスク充填および平坦化の断面図である。
【図15】本発明の実施形態による、偶数導電ライン領域内でのハードマスク充填および平坦化の断面図である。
【図16】本発明の実施形態による、半導体デバイスの製造中における導電ラインのうちの追加の導電ライン上での追加マスク材料の形成の上から見た図である。
【図17】本発明の実施形態による、半導体デバイスの製造中における導電ラインからのハードマスクの除去の上から見た図である。
【図18】本発明の実施形態による、半導体デバイスの製造中におけるカット領域からの犠牲材料の除去および誘電体材料充填の上から見た図である。
【図21】本発明のもう１つの実施形態による、半導体デバイスを製造するためのシステム／方法を図示するブロック図／流れ図である。
【発明を実施するための形態】
【0011】
本明細書において説明する実施形態は、導電ライン端部の自己整合型トップ・ビアまたはアップ・ビアの形成を提供する。より具体的には、導電ライン・カットを規定するためにカット・マスクを使用でき、そして選択的堆積を、導電ライン端部に対応するカットの両側に自己整合型トップ・ビアを形成するために使用できる。導電ライン端部におけるビア限界寸法（ＣＤ）を、導電ラインの方向に沿った選択的堆積カバレッジにより制御できる。結果として、以前に形成した導電ライン・カットに対してビアをリソグラフィでアライメントすることから生じるビアＣＤばらつきが導入されない。
【0012】
本発明の態様が、所与の例示のアーキテクチャに関して説明されるが、他のアーキテクチャ、構造体、基板材料ならびにプロセスの特徴およびステップを、本発明の態様の範囲内で変えてもよいことが理解されるはずである。
【0013】
層、領域または基板などのある要素が別の要素の「上」または「上方」にあると言及されるときには、その要素が他の要素の直接上にあっても、介在する要素がさらに存在してもよいこともまた理解されるだろう。対照的に、ある要素が別の要素の「直接上」または「直接上方」にあると言及されるときには、介在する要素は存在しない。ある要素が別の要素に「接続される」または「結合される」と言及されるときには、その要素が他の要素に直接接続されるまたは結合されても、介在する要素がさらに存在してもよいこともまた理解されるだろう。対照的に、ある要素が別の要素に「直接接続される」または「直接結合される」と言及されるときは、介在する要素は存在しない。
【0014】
本実施形態は、集積回路チップ用の設計を含むことができ、この設計は、グラフィック・コンピュータ・プログラミング言語で作成されてもよく、コンピュータ記憶媒体（ディスク、テープ、物理的ハード・ドライブ、またはストレージ・アクセス・ネットワーク内などの仮想ハード・ドライブなど）に記憶されてもよい。設計者がチップまたはチップを製造するために使用されるフォトリソグラフィ・マスクを製造しない場合には、設計者は、直接的にまたは間接的に、得られた設計を物理的な手段により（例えば、設計を記憶している記憶媒体のコピーを提供することにより）または電子的に（例えば、インターネットを介して）そのようなエンティティに送り届けることができる。記憶された設計は、次いで、フォトリソグラフィ・マスクの製造のための適したフォーマット（例えば、ＧＤＳＩＩ）へと変換され、このマスクは典型的には、ウェハ上に形成されるべき当該チップ設計の多数のコピーを含む。フォトリソグラフィ・マスクは、エッチングされるべきまたは別な方法で処理されるべきウェハ（またはウェハ上の層あるいはその両方）の領域を画定するために利用される。
【0015】
本明細書において説明するような方法を、集積回路チップの製造において使用できる。得られる集積回路チップは、素材ウェハの形態で（すなわち、多数の未パッケージ・チップを有する単一ウェハとして）、ベア・ダイとして、またはパッケージングした形態で製造者によって配布される。後者のケースでは、チップは、（マザーボードまたは他の高レベル・キャリアに付けられるリードを有するプラスチック・キャリアなどの）シングル・チップ・パッケージに、あるいは（片面もしくは両面インターコネクションまたは埋め込みインターコネクションを有するセラミック・キャリアなどの）マルチチップ・パッケージにマウントされる。いずれにせよ、チップは次いで、（ａ）マザーボードなどの中間製品または（ｂ）最終製品のいずれかの一部として他のチップ、個別回路素子、または他の信号処理デバイスあるいはこれらの組み合わせで集積される。最終製品は、玩具および他のロー・エンド・アプリケーションからディスプレイ、キーボードもしくは他の入力装置、および中央プロセッサを有する先端コンピュータ製品までの範囲にわたる、集積回路チップを含む任意の製品であってもよい。
【0016】
材料化合物が、列挙した元素、例えば、ＳｉＧｅに関連して説明されることもまた理解されるはずである。これらの化合物は、化合物内に異なる割合の元素を含み、例えば、ＳｉＧｅは、ＳｉｘＧｅ１－ｘを含み、ここでは、ｘは１以下、等である。加えて、他の元素が、化合物に含まれることがあり、そして本原理にしたがって依然として機能することがあり得る。追加の元素を有する化合物を本明細書では合金と呼ぶ。
【0017】
「１つの実施形態」または「ある実施形態」、ならびにこれらの他の変形形態への明細書における言及は、実施形態に関連して説明された特定の特徴、構造体、特性、等が、少なくとも１つの実施形態に含まれることを意味する。このように、「１つの実施形態では」または「ある実施形態では」という句が現れること、同様に明細書全体を通して様々な場所に現れる任意の他の変形形態は、必ずしもすべてが同じ実施形態を指しているわけではない。
【0018】
下記の「／」、「～または・・・あるいはその両方」および「～のうちの少なくとも１つ」のうちの任意の使用は、例えば「Ａ／Ｂ」、「ＡまたはＢあるいはその両方」ならびに「ＡおよびＢのうちの少なくとも１つ」のケースでは、最初に列挙した選択肢（Ａ）だけの選択、または２番目に列挙した選択肢（Ｂ）だけの選択、または両方の選択肢（ＡおよびＢ）の選択を包含するものであることが認識されるはずである。さらなる例として、「Ａ、ＢまたはＣあるいはこれらの組み合わせ」ならびに「Ａ、Ｂ、およびＣのうちの少なくとも１つ」のケースでは、このような言い回しは、最初に列挙した選択肢（Ａ）だけの選択、または２番目に列挙した選択肢（Ｂ）だけの選択、または３番目に列挙した選択肢（Ｃ）だけの選択、または最初および２番目に列挙した選択肢（ＡおよびＢ）だけの選択、または最初および３番目に列挙した選択肢（ＡおよびＣ）だけの選択、または２番目および３番目に列挙した選択肢（ＢおよびＣ）だけの選択、または３つすべての選択肢（ＡおよびＢおよびＣ）の選択を包含するものである。これは、本技術および関連技術の当業者には容易に明らかであるように、列挙される多くの項目に拡張されてもよい。
【0019】
本明細書において使用される用語は、特定の実施形態だけを説明する目的のためであり、例の実施形態を限定するものではない。本明細書において使用するように、単数形「１つ（a）」、「１つ（an）」および「その（the）」は、文脈が別なふうに明らかに示さない限り、同様に複数形を含むものである。「備える（comprises）」、「備えている（comprising）」、「含む（including）」および／または「含んでいる（including）」という用語は、本明細書において使用するときには、述べたフィーチャ、完全体、ステップ、操作、要素、または構成要素あるいはこれらの組み合わせの存在を特定するが、１つまたは複数の他のフィーチャ、完全体、ステップ、操作、要素、構成要素またはこれらのグループあるいはこれらの組み合わせの存在または追加を排除しないことがさらに理解されるだろう。
【0020】
「下に（beneath）」、「下方に（below）」、「下部の（lower）」、「上方に（above）」、「上部の（upper）」、等などの空間的な関係性の用語が、図に図示されたように、もう１つの要素またはフィーチャに対する１つの要素またはフィーチャの関係を記述する記述の容易さのために本明細書においては使用されることがある。空間的な関係性の用語が、図に描かれた向きに加えて使用中のまたは動作中のデバイスの異なる向きを包含するものであることが理解されるだろう。例えば、図のデバイスがひっくり返される場合には、他の要素またはフィーチャの「下方」または「下」として記述された要素は、その時には他の要素またはフィーチャの「上方に」向けられるはずである。このように、「下方に」という用語は、上方および下方の両方の向きを包含できる。デバイスを、別なふうに（９０度回転されるまたは他の向きに）向けられることがあり、本明細書において使用される空間的な関係性の記述は、それにしたがって解釈されてもよい。加えて、ある層が２つの層の「間（between）」にあると言及されるときには、２つの層の間にその層だけがあってもよく、または、１つもしくは複数の介在する層がさらに存在してもよいことが理解されるだろう。
【0021】
第１、第２、等という用語を、本明細書では様々な要素を記述するために使用できるとはいえ、これらの要素がこれらの用語により限定されるべきでないことが理解されるだろう。これらの用語は、１つの要素をもう１つの要素と区別するために使用されるだけである。このように、下記で論じる第１の要素を、本概念の範囲から逸脱せずに第２の要素と名付けることができる。
【0022】
ここで、同様の数字が同じまたは類似の要素を表す図面を参照し、図１を最初に参照して、半導体デバイス１００の上から見た図が提供される。示したように、デバイス１００は、誘電体層１０２を含む。誘電体層１０２は、本明細書において説明する実施形態にしたがって任意の好適な誘電体材料を含むことができる。例えば、下側誘電体層は、例えば、二酸化シリコン（ＳｉＯ２）、ｌｏｗ―ｋ誘電体、窒化物層、およびこれらの組み合わせを含むことができる。１つの実施形態では、誘電体層１０２は、超ｌｏｗ―ｋ誘電体（ＵＬＫ）材料を含むことができる。例えば、誘電体層１０２は、例えば、約２．５以下の誘電率、ｋ、を有する誘電体材料を含むことができる。
【0023】
さらに示したように、複数のハードマスクが、複数の導電ライン上に形成される。より具体的に、「奇数」ハードマスク１１０－１および１１０－２が奇数導電ライン領域（図示せず）内部の「奇数」導電ライン上に形成され、「偶数」ハードマスク１２０－１および１２０－２が偶数導電ライン領域（図示せず）内部の「偶数」導電ライン上に形成される。
【0024】
奇数ハードマスク１１０－１および１１０－２は、偶数ハードマスク１２０－１および１２０－２とは異なる材料を含む。より具体的に、下記にさらに詳細に説明されるように、ハードマスクの材料を、処理中にハードマスクの選択的エッチングをサポートするように選択できる。さらに、奇数ハードマスク１１０－１および１１０－２は、同じ材料を含んでも異なる材料を含んでもよく、偶数ハードマスク１２０－１および１２０－２は、同じ材料を含んでも異なる材料を含んでもよい。
【0025】
奇数ハードマスク１１０－１および１１０－２を形成するために使用される好適な材料の例は、シリコン窒化物材料（例えば、ＳｉＮ）、シリコン炭化物材料（例えば、ＳｉＣ）、等を含むことができる。偶数ハードマスク１２０－１および１２０－２を形成するために使用される好適な材料の例は、シリコン酸化物材料（例えば、ＳｉＯｘ）、スピンオンガラス（ＳＯＧ）材料、等を含むことができるが、これらに限定されない。しかしながら、奇数ハードマスクおよび偶数ハードマスクは、本明細書において説明する実施形態にしたがって任意の好適な材料を含むことができる。
【0026】
図２を参照すると、奇数導電ライン領域のうちの１つを通る断面に対応する、図１の線１－１’を通るデバイス１００の断面図が提供され、図３を参照すると、偶数導電ライン領域のうちの１つを通る断面に対応する、図１の線２－２’を通るデバイス１００の断面図が提供される。
【0027】
図２に示したように、デバイス１００は、奇数導電ライン１３０－１、および奇数導電ライン１３０－１上に形成された奇数ハードマスク１１０－１を含む。図３に図示したように、デバイス１００は、偶数導電ライン１３０－２、および偶数導電ライン１３０－２上に形成された偶数ハードマスク１２０－１を含む。誘電体層１０２が、導電ライン１３０－１および１３０－２ならびにハードマスク１１０－１および１２０－１の側壁に沿って形成される。導電ライン１３０－１および１３０－２を形成するために使用することができる好適な導電性材料の例は、銅（Ｃｕ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、等を含むが、これらに限定されない。
【0028】
図４～図６を参照すると、開口部１３７－１および１３７－２ならびに偶数導電ライン１３０－２に対応するカット領域１５０－２が形成される。例えば、この例示の例に示したように、開口部１３７－１および１３７－２は、マスク材料１３５を形成することと、ハードマスク１１０－１および１２０－１までマスク材料１３５をパターニングすることと、ハードマスク１１０－１に対して選択的にハードマスク１２０－１をエッチングすることと、カット領域１５０－２を形成するために偶数導電ライン１３０－２をエッチングすることとにより形成されてもよい。マスク材料１３５を、次いで、カット領域１５０－２の形成の後で除去できる。
【0029】
任意の適切なプロセスを、本明細書において説明する実施形態にしたがって開口部１３７－１および１３７－２ならびにカット領域１５０－２を形成するために使用できる。１つの実施形態では、反応性イオン・エッチング（ＲＩＥ）を使用できる。例えば、選択性ＲＩＥを、ハードマスク１１０－１の材料（例えば、ＳｉＮ）に対してハードマスク１２０－１の材料（例えば、ＳｉＯｘ）を選択的にエッチングするために使用できる。
【0030】
マスク材料１３５は、本明細書において説明する実施形態にしたがって任意の好適な材料を含むことができる。いくつかの実施形態では、マスク材料１３５は、多数の層を含むことができる。例えば、マスク材料１３５は、３層リソグラフィ・マスクを形成できる有機平坦化層（ＯＰＬ）、反射防止コーティング層（ＡＲＣ）（例えば、ＳｉＡＲＣ層）、およびレジスト層を含むことができる。もう１つの例として、マスク材料１３５は、４層リソグラフィ・マスクを形成できるＯＰＬ、誘電体層（例えば、酸化物）、底部ＡＲＣ層（ＢＡＲＣ層）、およびレジスト層を含むことができる。マスク材料１３５のパターンを、任意の適切なリソグラフィ積層体（図示せず）を用いて任意の適切なリソグラフィ・プロセス（例えば、ディープＵＶリソグラフィまたは極ＵＶリソグラフィ）を使用して形成できる。
【0031】
図７～図９を参照すると、開口部１４７－１および１４７－２ならびに奇数導電ライン１３０－１に対応するカット領域１５０－１が形成される。例えば、この例示の例に示したように、開口部１４７－１および１４７－２は、マスク材料１４５を形成することと、ハードマスク１１０－１および１２０－１までマスク材料１４５をパターニングすることと、ハードマスク１２０－１に対して選択的にハードマスク１１０－１をエッチングすることと、カット領域１５０－１を形成するために奇数導電ライン１３０－１をエッチングすることとにより形成されてもよい。マスク材料１４５を、次いで、カット領域１５０－１の形成の後で除去できる。
【0032】
任意の適切なプロセスを、本明細書において説明する実施形態にしたがって開口部１４７－１および１４７－２ならびにカット領域１５０－１を形成するために使用できる。１つの実施形態では、ＲＩＥを使用できる。例えば、選択性ＲＩＥを、ハードマスク１１０－１の材料（例えば、ＳｉＮ）に対してハードマスク１２０－１の材料（例えば、ＳｉＯｘ）を選択的にエッチングするために使用できる。
【0033】
マスク材料１４５は、本明細書において説明する実施形態にしたがって任意の好適な材料を含むことができる。いくつかの実施形態では、マスク材料１３５と同様に、マスク材料１４５は、多数の層を含むことができる。例えば、マスク材料１４５は、３層リソグラフィ・マスクを形成できるＯＰＬ、ＡＲＣ（例えば、ＳｉＡＲＣ層）、およびレジスト層を含むことができる。もう１つの例として、マスク材料１４５は、４層リソグラフィ・マスクを形成できるＯＰＬ、誘電体層（例えば、酸化物）、ＢＡＲＣ層、およびレジスト層を含むことができる。マスク材料１４５のパターンを、任意の適切なリソグラフィ積層体（図示せず）を用いて任意の適切なリソグラフィ・プロセス（例えば、ディープＵＶリソグラフィまたは極ＵＶリソグラフィ）を使用して形成できる。
【0034】
図１０を参照すると、カット領域１５０－１の内部の犠牲層１５５－１の形成を図示する、奇数導電ライン領域に対応するデバイス１００の断面図が提供され、図１１を参照すると、カット領域１５０－２の内部の犠牲層１５５－２の形成を図示する、偶数導電ライン領域に対応するデバイス１００の断面図が提供される。
【0035】
犠牲層１５５－１および１５５－２は、本明細書において説明する実施形態にしたがって任意の好適な材料を含むことができる。犠牲層１５５－１および１５５－２を形成するために使用できる好適な材料の例は、チタン窒化物材料（例えば、ＴｉＮ）、チタン酸化物材料（例えば、ＴｉＯｘ）、アルミニウム酸化物材料（例えば、ＡｌＯｘ）、アルミニウム窒化物材料（例えば、ＡｌＮ）、等を含むが、これらに限定されない。
【0036】
任意の適切なプロセスを、本明細書において説明する実施形態にしたがって犠牲層１５５－１および１５５－２を形成するために使用できる。例えば、犠牲層１５５－１および１５５－２は、犠牲材料を用いてカット領域１５０－１および１５０－２を埋めることと、平坦化プロセス（例えば、化学機械的平坦化（ＣＭＰ））を実行することと、犠牲層１５５－１および１５５－２を形成するためにカット領域１５０－１および１５０－２内の犠牲材料をリセスすることとによりカット領域１５０－１および１５０－２内に形成されてもよい。例えば、犠牲材料が金属酸化物を含む場合には、塩素系エッチング薬品を、（例えば、ＲＩＥを使用して）ハードマスク１１０－１および１２０－１ならびに誘電体層１０２に対して選択的に犠牲材料をエッチングするために使用できる。
【0037】
この時点で、誘電体層１０２が置換層１０３により置き換えられる。誘電体層１０２を置換層１０３で置き換えることは、１つまたは複数のエッチング・プロセスを使用して誘電体層１０２を除去すること、置換材料を用いて空洞を埋めること、および置換層１０３を形成するために置換材料を平坦化すること（例えば、ＣＭＰ）またはエッチ・バックすることを含むことができる。置換層１０３は、本明細書において説明する実施形態にしたがって任意の好適な材料を含むことができる。例えば、置換層１０３は、例えば、有機平坦化層（ＯＰＬ）または他の有機スピン・コート材料を含むことができる。
【0038】
図１２および図１３を参照すると、ハードマスク１１０－１および１２０－１が犠牲層１５５－１および１５５－２に対して選択的にリセスされ、導電性ハードマスク１６０－１が犠牲層１５５－１およびハードマスク１１０－１の上に形成され、導電性ハードマスク１６０－２が犠牲層１５５－２およびハードマスク１１０－２の上に形成される。より具体的に、導電性ハードマスク１６０－１および１６０－２を、導電性ハードマスク材料の選択的堆積により形成することができる。図１２および図１３に示したように、導電性ハードマスク１６０－１および１６０－２を、導電ライン１３０－１および１３０－２の方向に沿って半円形または２分の１円形断面形状を有するように形成できる。導電性ハードマスク１６０－１および１６０－２は、本明細書において説明する実施形態にしたがって任意の好適な材料を含むことができる。導電性ハードマスク１６０－１および１６０－２を形成するために使用できる好適な材料の例は、チタン（Ｔｉ）、タンタル（Ｔａ）、チタン窒化物材料（例えば、ＴｉＮ）、タンタル窒化物材料（例えば、ＴａＮ）、等を含むが、これらに限定されない。
【0039】
任意の適切なプロセスを、本明細書において説明する実施形態にしたがって、ハードマスク１１０－１および１２０－１をリセスし、導電性ハードマスク１６０－１および１６０－２を形成するために使用できる。例えば、ハードマスク１１０－１および１２０－１をリセスすることを、層１０３、１５５－１および１５５－２に対して選択的にハードマスク１１０－１および１２０－１をエッチングできる時間制御されたＲＩＥエッチング、ウェット・エッチング・プロセス、またはこれらの組み合わせを使用して実行できる。１つの実施形態では、フルオロカーボン系のＲＩＥプロセスを、ハードマスク１１０－１および１２０－１をリセスするために使用できる。
【0040】
図１４および図１５を参照すると、追加のハードマスク１７０－１および１７０－２が、それぞれ、ハードマスク１１０－１および１２０－１の上に形成される。この例示の実施形態では、追加のハードマスク１７０－１および１７０－２を、追加のハードマスク材料を堆積すること、および平坦化プロセス（例えば、ＣＭＰ）を実行することにより形成できる。図１４および図１５から分かるように、平坦化は、平坦な上面を有する導電性ハードマスク１６０－１および１６０－２をもたらすことができる。
【0041】
図１６を参照すると、奇数ハードマスク１１０－２および偶数ハードマスク１２０－２にそれぞれ対応する追加のハードマスク１７０－３および１７０－４ならびに追加の導電性ハードマスク１８０－１および１８０－２の形成を示す上から見た図が提供される。追加のハードマスク１７０－３および１７０－４は、追加のハードマスク１７０－１および１７０－２と同じ材料を含んでも異なる材料を含んでもよく、追加の導電性ハードマスク１８０－１および１８０－２は、追加の導電性ハードマスク１６０－１および１６０－２と同じ材料を含んでも異なる材料を含んでもよい。
【0042】
任意の適切なプロセスを、本明細書において説明する実施形態にしたがって追加のハードマスク１７０－３および１７０－４ならびに追加の導電性ハードマスク１８０－１および１８０－２を形成するために使用できる。例えば、偶数ハードマスク１２０－２用の非ライン端ビア・パターニングを、マスクを形成するために実行でき、偶数ハードマスク１２０－２を、マスクに基づいて開口部を形成するためにエッチングすることができ、そしてマスクを除去できる。奇数ハードマスク１１０－２用の非ライン端ビア・パターニングを、マスクを形成するために実行でき、奇数ハードマスク１１０－２を、マスクに基づいて開口部を形成するためにエッチングすることができ、そしてマスクを除去できる。奇数および偶数ハードマスク１１０－２および１２０－２に開口部が形成された後で、追加の導電性ハードマスク材料を、開口部内に形成でき、そして平坦化プロセス（例えば、ＣＭＰ）を実行できる。
【0043】
図１７を参照すると、追加のハードマスク１７０－１から１７０－４、奇数ハードマスク１１０－１および１１０－２、ならびに偶数ハードマスク１２０－１および１２０－２が、本明細書において説明する実施形態にしたがって任意の適切なエッチング・プロセスを使用して除去される。材料の除去は、トップ・ビア形成をもたらす。
【0044】
図１８を参照すると、自己整合型トップ・ビア１８５の形成、置換層１０３および犠牲層１５５－１と１５５－２の除去、ならびに誘電体層１９０および１９５の形成を図示する半導体デバイス１００の上から見た図が提供される。
【0045】
トップ・ビア１８５は、導電ラインに対応するライン端部に各々形成される。例えば、トップ・ビア１８５を、ハードマスク１６０－１、１６０－２、１８０－１および１８０－２を使用して導電ライン１３０－１および１３０－２を部分的にエッチングすることにより形成できる。次いで、置換層１０３を、エッチング・プロセス（例えば、ＲＩＥ）を使用して除去でき、犠牲層１５５－１および１５５－２を、別のエッチング・プロセス（例えば、ウェット・エッチング・プロセス）を使用して除去でき、誘電体層１９０を、誘電体材料を堆積しそして平坦化プロセス（例えば、ＣＭＰ）を実行することにより形成でき、誘電体層１９５を、犠牲層１５５－１および１５５－２によってこれまでは占められていた空間を埋めそして平坦化プロセス（例えば、ＣＭＰ）を実行することにより形成できる。
【0046】
誘電体層１９０および１９５は、本明細書において説明する実施形態にしたがって任意の好適な材料を含むことができる。例えば、誘電体層１９０は、ｌｏｗ―ｋ誘電体材料またはＵＬＫ誘電体材料を含むことができ、誘電体層１９５は、「ｍｏｄｅｒａｔｅ－ｋ」誘電体材料、ｌｏｗ―ｋ誘電体材料またはＵＬＫ誘電体材料を含むことができる。本明細書において使用するように、ｍｏｄｅｒａｔｅ－ｋ誘電体材料は、約４と約７との間の誘電率を有する誘電体材料を呼ぶ。誘電体層１９０および１９５は、同じまたは異なる誘電体材料を含むことができる。
【0047】
図１９を参照すると、奇数導電ライン領域のうちの１つを通る断面に対応する、図１８の線１－１’を通るデバイス１００の断面図が提供され、図２０を参照すると、偶数導電ライン領域のうちの１つを通る断面に対応する、図１８の線２－２’を通るデバイス１００の断面図が提供される。
【0048】
図２１を参照すると、実施形態にしたがって、半導体デバイスを製造するためのシステム／方法２００を図示するブロック図／流れ図が示される。
【0049】
ブロック２０２において、少なくとも第１の奇数ハードマスクが第１の奇数導電ライン上に形成され、少なくとも第１の偶数ハードマスクが第１の偶数導電ライン上に形成される。第１の誘電体層を、第１の奇数および偶数ハードマスクならび第１の奇数および偶数導電ラインの露出した側壁に形成できる。
【0050】
第１の奇数ハードマスクを、第１の偶数ハードマスクとは異なる材料を含むように形成できる。より具体的に、第１の奇数および偶数ハードマスクの材料を、処理中にハードマスクの選択的エッチングをサポートするように選択できる。さらに、第２の奇数および偶数ハードマスクがそれぞれ第２の奇数および偶数導電ライン上に形成される実施形態では、第１および第２の奇数ハードマスクを、同じ材料または異なる材料を含むように形成でき、第１および第２の偶数ハードマスクを、同じ材料または異なる材料を含むように形成できる。
【0051】
奇数ハードマスクを形成するために使用される好適な材料の例は、シリコン窒化物材料（例えば、ＳｉＮ）、シリコン炭化物材料（例えば、ＳｉＣ）、等を含むことができる。偶数ハードマスクを形成するために使用される好適な材料の例は、シリコン酸化物材料（ＳｉＯｘ）、スピンオンガラス（ＳＯＧ）材料、等を含むことができるが、これらに限定されない。しかしながら、奇数ハードマスクおよび偶数ハードマスクは、本明細書において説明する実施形態にしたがって任意の好適な材料を含むことができる。
【0052】
奇数および偶数導電ラインを形成するために使用することができる好適な導電性材料の例は、銅（Ｃｕ）、タングステン（Ｗ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）、アルミニウム（Ａｌ）、等を含むが、これらに限定されない。
【0053】
【0054】
ブロック２０４において、第１の偶数導電ラインに対応する第１のカット領域が形成される。第１のカット領域を形成することは、第１の奇数および偶数ハードマスク上に第１のマスク材料を形成することと、第１の奇数および偶数開口部をそれぞれ形成するために第１の奇数および偶数ハードマスクまで第１のマスク材料をパターニングすることと、第１の奇数ハードマスクに対して選択的に第１の偶数ハードマスクをエッチングすることと、第１のカット領域を形成するために第１の偶数開口部を介して第１の偶数導電ラインをエッチングすることとを含むことができる。
【0055】
任意の適切なプロセスを、本明細書において説明する実施形態にしたがって第１の開口部および第１のカット領域を形成するために使用できる。１つの実施形態では、反応性イオン・エッチング（ＲＩＥ）を使用できる。例えば、選択性ＲＩＥを、第１の奇数ハードマスクの材料（例えば、ＳｉＮ）に対して第１の偶数ハードマスクの材料（例えば、ＳｉＯｘ）を選択的にエッチングするために使用できる。
【0056】
第１のマスク材料を、本明細書において説明する実施形態にしたがって任意の好適な材料を含むように形成できる。いくつかの実施形態では、第１のマスク材料を、多数の層を含むように形成できる。例えば、第１のマスク材料を、３層リソグラフィ・マスクを形成できる有機平坦化層（ＯＰＬ）、反射防止コーティング層（ＡＲＣ）（例えば、ＳｉＡＲＣ層）、およびレジスト層を含むように形成できる。もう１つの例として、第１のマスク材料を、４層リソグラフィ・マスクを形成できるＯＰＬ、誘電体層（例えば、酸化物）、底部ＡＲＣ層（ＢＡＲＣ層）、およびレジスト層を含むように形成できる。第１のマスク材料のパターンを、任意の適切なリソグラフィ積層体（図示せず）を用いて任意の適切なリソグラフィ・プロセス（例えば、ディープＵＶリソグラフィまたは極ＵＶリソグラフィ）を使用して形成できる。
【0057】
【0058】
ブロック２０６において、第１の奇数導電ラインに対応する第２のカット領域が形成される。第２のカット領域を形成することは、第１の奇数および偶数ハードマスク上に第２のマスク材料を形成することと、第２の奇数および偶数開口部をそれぞれ形成するために第１の奇数および偶数ハードマスクまで第２のマスク材料をパターニングすることと、第１の奇数ハードマスクに対して選択的に第１の偶数ハードマスクをエッチングすることと、第２のカット領域を形成するために第２の奇数開口部を介して第１の奇数導電ラインをエッチングすることとを含むことができる。第２のマスク材料を、次いで除去できる。
【0059】
任意の適切なプロセスを、本明細書において説明する実施形態にしたがって第２の開口部および第２のカット領域を形成するために使用できる。１つの実施形態では、ＲＩＥを使用できる。例えば、選択性ＲＩＥを、第１の奇数ハードマスクの材料（例えば、ＳｉＮ）に対して第１の偶数ハードマスクの材料（例えば、ＳｉＯｘ）を選択的にエッチングするために使用できる。
【0060】
第２のマスク材料を、本明細書において説明する実施形態にしたがって任意の好適な材料を含むように形成できる。いくつかの実施形態では、第１のマスク材料と同様に、第２のマスク材料を、多数の層を含むように形成できる。例えば、第２のマスク材料は、３層リソグラフィ・マスクを形成できるＯＰＬ、ＡＲＣ（例えば、ＳｉＡＲＣ層）、およびレジスト層を含むことができる。もう１つの例として、第２のマスク材料は、４層リソグラフィ・マスクを形成できるＯＰＬ、誘電体層（例えば、酸化物）、ＢＡＲＣ層およびレジスト層を含むことができる。第２のマスク材料のパターンを、任意の適切なリソグラフィ積層体（図示せず）を用いて任意の適切なリソグラフィ・プロセス（例えば、ディープＵＶリソグラフィまたは極ＵＶリソグラフィ）を使用して形成できる。
【0061】
【0062】
ブロック２０８において、第１の犠牲層が、第１のカット領域の内部に形成され、第２の犠牲層が、第２のカット領域の内部に形成される。犠牲層を、本明細書において説明する実施形態にしたがって任意の好適な材料を含むように形成できる。犠牲層を形成するために使用できる好適な材料の例は、チタン窒化物材料（例えば、ＴｉＮ）、チタン酸化物材料（例えば、ＴｉＯｘ）、アルミニウム酸化物材料（例えば、ＡｌＯｘ）、アルミニウム窒化物材料（例えば、ＡｌＮ）、等を含むが、これらに限定されない。
【0063】
任意の適切なプロセスを、本明細書において説明する実施形態にしたがって犠牲層を形成するために使用できる。例えば、犠牲層を、犠牲材料を用いてカット領域を埋めることと、平坦化プロセス（例えば、化学機械的平坦化（ＣＭＰ））を実行することと、犠牲層を形成するためにカット領域内の犠牲材料をリセスすることとにより、カット領域内に形成できる。例えば、犠牲材料が金属酸化物を含む場合には、塩素系エッチング薬品を、（例えば、ＲＩＥを使用して）第１の奇数および偶数ハードマスクならびに誘電体層に対して選択的に犠牲材料をエッチングするために使用できる。
【0064】
【0065】
ブロック２１０において、第１の奇数および偶数ハードマスクが、リセスした奇数および偶数ハードマスクを形成するためにリセスされる。任意の適切なプロセスを、本明細書において説明する実施形態にしたがって第１の奇数および偶数ハードマスクをリセスするために使用できる。例えば、第１の奇数および偶数ハードマスクを、誘電体層および犠牲層に対して選択的に第１の奇数および偶数ハードマスクをエッチングできる時間制御されたＲＩＥエッチング、ウェット・エッチング・プロセス、またはこれらの組み合わせを使用してリセスできる。１つの実施形態では、フルオロカーボン系のＲＩＥプロセスを、第１の奇数および偶数ハードマスクをリセスするために使用できる。
【0066】
ブロック２１２において、第１の導電性ハードマスクおよび第２の導電性ハードマスクが形成される。第１の導電性ハードマスクを、第１の犠牲層およびリセスした奇数ハードマスク上に形成でき、第２の導電性ハードマスクを、第２の犠牲層およびリセスした偶数ハードマスク上に形成できる。より具体的に、第１および第２の導電性ハードマスクを、第１の導電性ハードマスク材料の選択的堆積により形成できる。
【0067】
第１および第２の導電性ハードマスクを、第１の奇数および偶数導電ラインの方向に沿って半円形または２分の１円形断面形状を有するように形成できる。第１および第２の導電性ハードマスクは、本明細書において説明する実施形態にしたがって任意の好適な材料を含むことができる。第１および第２の導電性ハードマスクを形成するために使用できる好適な材料の例は、チタン（Ｔｉ）、タンタル（Ｔａ）、チタン窒化物材料（例えば、ＴｉＮ）、タンタル窒化物材料（例えば、ＴａＮ）、等を含むが、これらに限定されない。任意の適切なプロセスを、本明細書において説明する実施形態にしたがって、第１および第２の導電性ハードマスクを形成するために使用できる。
【0068】
第１および第２の導電性ハードマスクを形成することは、誘電体材料をそれぞれの置換層で置き換えることをさらに含むことができる。誘電体材料を置換層で置き換えることは、１つまたは複数のエッチング・プロセスを使用して誘電体材料を除去すること、置換材料を用いて空洞を埋めること、および置換層を形成するために置換材料を平坦化すること（例えば、ＣＭＰ）またはエッチ・バックすることを含むことができる。置換層は、本明細書において説明する実施形態にしたがって任意の好適な材料を含むことができる。例えば、置換層は、例えば、有機平坦化層（ＯＰＬ）または他の有機スピン・コート材料を含むことができる。
【0069】
【0070】
ブロック２１４において、追加のハードマスク材料が形成される。追加のハードマスク材料を形成することは、リセスした奇数および偶数ハードマスクならびに第１および第２の導電性ハードマスク上に追加のハードマスク材料を堆積することを含むことができる。さらに、追加のハードマスク材料を、第２の奇数および偶数ハードマスク上に形成できる。平坦化プロセスを次いで実行できる（例えば、ＣＭＰ）。平坦化プロセスは、平坦な上面を有する第１および第２の導電性ハードマスクをもたらすことができる。
【0071】
ブロック２１６において、第３および第４の導電性ハードマスクが非ライン端ビア・パターニングに基づいて形成される。より具体的に、第２の偶数導電ラインへの開口部を、追加のハードマスク材料および第２の偶数ハードマスクを貫通して形成でき、第２の奇数導電ラインへの開口部を、追加のハードマスク材料および第２の奇数ハードマスクを貫通して形成でき、第２の導電性ハードマスク材料を第２の偶数および奇数導電ライン内の開口部内部に形成でき、そして平坦化プロセスを実行できる（例えば、ＣＭＰ）。第３および第４の導電性ハードマスクを形成するために使用できる好適な材料の例は、チタン（Ｔｉ）、タンタル（Ｔａ）、チタン窒化物材料（例えば、ＴｉＮ）、タンタル窒化物材料（例えば、ＴａＮ）、等を含むが、これらに限定されない。任意の適切なプロセスを、本明細書において説明する実施形態にしたがって第３および第４の導電性ハードマスクを形成するために使用できる。
【0072】
ブロック２１８において、自己整合型トップ・ビアがライン端部に形成される。ライン端部は、導電ライン（例えば、第１の奇数および偶数導電ライン）に対応する。任意の適切なプロセスを、本明細書において説明する実施形態にしたがって自己整合型トップ・ビアを形成するために使用できる。例えば、自己整合型トップ・ビアを形成することは、奇数および偶数ハードマスクならびに追加のハードマスク材料を除去することと、導電性ハードマスクを使用して第１の奇数および偶数導電ラインを部分的にエッチングすることとを含むことができる。
【0073】
【0074】
ブロック２２０において、追加の処理が実行される。
【0075】
追加の処理は、置換層および犠牲層を除去することを含むことができる。置換層を、エッチング・プロセス（例えば、ＲＩＥ）を使用して除去でき、犠牲層を、別のエッチング・プロセス（例えば、ウェット・エッチング・プロセス）を使用して除去できる。
【0076】
追加の処理は、奇数および偶数導電ラインの間の空間に第２の誘電体層を形成することと、置換層および犠牲層によってこれまでは占められていた空間の内部に第３の誘電体層を形成することとをさらに含むことができる。より具体的に、第２の誘電体層を、誘電体材料を堆積することと、平坦化プロセス（例えば、ＣＭＰ）を実行することとにより形成でき、第３の誘電体層を、置換層および犠牲層によってこれまでは占められていた空間を埋めることと、平坦化プロセス（例えば、ＣＭＰ）を実行することとにより形成できる。
【0077】
【0078】
（例示であり限定しないものである）半導体デバイスおよびその製造方法の好ましい実施形態を説明してきたが、変更および変形を、上記の教示を考慮して当業者なら行い得ることに留意されたい。したがって、別記の特許請求の範囲により要点を述べられたような発明の範囲内である変更を、開示された特定の実施形態において行い得ることを理解されたい。特許法により特に要求される詳細および細目とともに、発明の態様を上記のように記述してきたが、特許状によって権利を主張し、保護されることが望まれるものは、別記の特許請求の範囲に記述されている。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】