知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
特許7546669マルチコア・プロセッサ複合体の中の１コア当たりのスレッドの最適数の決定
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-08-29
(45)【発行日】2024-09-06
(54)【発明の名称】マルチコア・プロセッサ複合体の中の１コア当たりのスレッドの最適数の決定
(51)【国際特許分類】
G06F 9/50 20060101AFI20240830BHJP
【ＦＩ】
G06F9/50 120Z
【請求項の数】
20
(21)【出願番号】P 2022528932
(86)(22)【出願日】2020-11-11
(65)【公表番号】
(43)【公表日】2023-01-26
(86)【国際出願番号】 IB2020060616
(87)【国際公開番号】W WO2021099891
(87)【国際公開日】2021-05-27
【審査請求日】2023-04-24
(31)【優先権主張番号】16/690,131
(32)【優先日】2019-11-21
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(74)【代理人】
【識別番号】100120710
【弁理士】
【氏名又は名称】片岡 忠彦
(72)【発明者】
【氏名】リナルディ、ブライアン、アンソニー
(72)【発明者】
【氏名】グプタ、ローケーシュ、モハン
(72)【発明者】
【氏名】アシュ、ケヴィン
(72)【発明者】
【氏名】カロス、マシュー
(72)【発明者】
【氏名】グエン、チュン
(72)【発明者】
【氏名】ハーディー、クリント
(72)【発明者】
【氏名】レイサー、ルイス
【審査官】坂東 博司
(56)【参考文献】
【文献】特開２０１８－１４７１４１（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１６／０３３５１３２（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１３／００２４８７１（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ ９／５０
(57)【特許請求の範囲】
【請求項1】
プロセッサ複合体のコアの中で実行するスレッドの数を決定するための、コンピュータ可読プログラム・コードが内部に具現化されたコンピュータ可読ストレージ媒体であって、前記コンピュータ可読プログラム・コードが、実行されたときに操作を実行し、前記操作が、前記プロセッサ複合体の前記コア上で実行中のスレッドに基づいて第１の処理測定値を決定することであり、それぞれのコアが、複数のスレッドを独立して実行するための回路を含む、前記決定すること、
前記第１の処理測定値に基づいて、前記コア上で実行するスレッドの数を決定すること、
前記プロセッサ複合体の前記コア上で実行中の前記スレッドに基づいて第２の処理測定値を決定すること、
前記第２の処理測定値に基づいて、その結果として調整されたスレッドの数を与える、決定された前記実行するスレッドの数に対する調整を決定すること、および
前記コア上の前記調整されたスレッドの数を利用して命令を実行すること
を含み、
前記コア上の前記調整されたスレッドの数を利用して命令を実行することが、
前記コア上の前記調整されたスレッドの数に基づいて、それぞれのコア上で実行するスレッドの数を決定することであり、決定されたそれぞれのコア上で実行する前記スレッドの数が、それぞれのコア上で独立して実行するために使用可能なスレッドの数よりも少ない、前記決定すること、および
決定されたそれぞれのコア上の前記スレッドの数上でのみ実行するようにタスクをスケジューリングし、複数の前記コア上の少なくとも１つのスレッドをアイドルのままにすること
を含む、コンピュータ可読ストレージ媒体。
【請求項2】
前記第１の処理測定値が、前記プロセッサ複合体の前記コア上で実行中のスレッドからの入力／出力（Ｉ／Ｏ）操作の数を含み、前記第２の処理測定値が、前記コアの中で実行中の前記スレッドがリソースに対するロックを獲得するために待機するロック・スピン時間を含む、請求項１に記載のコンピュータ可読ストレージ媒体。
【請求項3】
前記実行するスレッドの数を前記決定することが、Ｉ／Ｏ操作数の複数の範囲と前記コア上で実行するために使用可能なスレッドの最大数に対する調整との関連を保持すること、
決定された前記Ｉ／Ｏ操作の数を含むＩ／Ｏ操作数の範囲に関連付けられた、前記スレッドの最大数に対する調整を決定すること、および
前記コア上で実行するために使用可能な前記スレッドの最大数に、決定された前記調整を適用することによって、決定された前記スレッドの数を計算すること
を含む、請求項２に記載のコンピュータ可読ストレージ媒体。
【請求項4】
前記調整が、前記スレッドの最大数をある百分率だけ低減させることを含み、Ｉ／Ｏ操作数のより高い範囲に対しては前記ある百分率が低下する、請求項３に記載のコンピュータ可読ストレージ媒体。
【請求項5】
決定された前記ロック・スピン時間に基づいて、決定された前記スレッドの数に対する前記調整を前記決定することが、ロック・スピン時間の範囲と決定された前記スレッドの数に対する調整との関連を保持すること、および
決定された前記ロック・スピン時間を含むロック・スピン時間の範囲に関連付けられた、決定された前記スレッドの数に対する調整を決定すること
を含む、請求項２に記載のコンピュータ可読ストレージ媒体。
【請求項6】
決定された前記スレッドの数に対する前記調整が、決定された前記スレッドの数をある百分率だけ低減させることを含み、ロック競合時間のより高い範囲に対しては前記ある百分率が増大する、請求項５に記載のコンピュータ可読ストレージ媒体。
【請求項7】
前記操作が、それぞれのコアについて、決定された前記実行するスレッドの数に等しい数のスレッドを、タスクを受け取るために使用可能であるとして示し、使用可能であると示されていない前記コアの中のスレッドを、アイドルであり、タスクを実行するために使用不能であるとして示すことをさらに含み、タスクを前記スケジューリングすることが、タスクを受け取るために使用可能であるとして示されたスレッド上でのみ実行するようにタスクをスケジューリングする、
請求項１に記載のコンピュータ可読ストレージ媒体。
【請求項8】
前記第１の処理測定値が、前記コアの中で実行中の前記スレッドがリソースに対するロックを獲得するために待機するロック・スピン時間を含み、前記第２の処理測定値が、前記コア上で実行中の前記スレッドからのＩ／Ｏ操作の数と、前記コアおよび前記コアによって使用される共用メモリの間のクロス・メモリ・バス・トラフィックとのうちの少なくとも一方を含む、請求項１に記載のコンピュータ可読ストレージ媒体。
【請求項9】
プロセッサ複合体のコアの中で実行するスレッドの数を決定するための、コンピュータ可読プログラム・コードが内部に具現化されたコンピュータ可読ストレージ媒体であって、前記コンピュータ可読プログラム・コードが、実行されたときに操作を実行し、前記操作が、前記プロセッサ複合体の前記コア上で実行中のスレッドからの入力／出力（Ｉ／Ｏ）操作の数を決定することであり、それぞれのコアが、複数のスレッドを独立して実行するための回路を含む、前記決定すること、
決定された前記Ｉ／Ｏ操作の数に基づいて、前記コア上で実行するスレッドの数を決定すること、および
前記コア上の決定された前記スレッドの数を利用して命令を実行すること
を含み、
前記実行するスレッドの数を前記決定することが、
Ｉ／Ｏ操作数の複数の範囲と前記コア上で実行するために使用可能なスレッドの最大数に対する調整との関連を保持すること、
決定された前記Ｉ／Ｏ操作の数を含むＩ／Ｏ操作数の範囲に関連付けられた、前記スレッドの最大数に対する調整を決定すること、および
前記コア上で実行するために使用可能な前記スレッドの最大数に、決定された前記調整を適用することによって、決定された前記スレッドの数を計算すること
を含む、コンピュータ可読ストレージ媒体。
【請求項10】
プロセッサ複合体のコアの中で実行するスレッドの数を決定するための、コンピュータ可読プログラム・コードが内部に具現化されたコンピュータ可読ストレージ媒体であって、前記コンピュータ可読プログラム・コードが、実行されたときに操作を実行し、前記操作が、前記コアの中で実行中の前記スレッドが計算リソースに対するロックを獲得するために待機するロック・スピン時間を決定すること、
決定された前記ロック・スピン時間に基づいて、前記コア上で実行するスレッドの数を決定すること、および
前記コア上の決定された前記スレッドの数を利用して命令を実行すること
を含み、
前記実行するスレッドの数を前記決定することが、
ロック・スピン時間の複数の範囲と前記コア上で実行するために使用可能なスレッドの最大数に対する調整との関連を保持すること、
決定された前記ロック・スピン時間を含むロック・スピン時間の範囲に関連付けられた、前記スレッドの最大数に対する調整を決定すること、および
前記コア上で実行するために使用可能な前記スレッドの最大数に、決定された前記調整を適用することによって、決定された前記スレッドの数を計算すること
を含む、コンピュータ可読ストレージ媒体。
【請求項11】
システムであって、スレッドを実行する複数のコアを有するプロセッサ複合体と、
コンピュータ可読プログラム・コードが内部に具現化されたコンピュータ可読ストレージ媒体と
を備え、前記コンピュータ可読プログラム・コードが、前記コアのうちの少なくとも１つのコア上で実行されたときに操作を実行し、前記操作が、
前記プロセッサ複合体の前記コア上で実行中のスレッドに基づいて第１の処理測定値を決定することであり、それぞれのコアが、複数のスレッドを独立して実行するための回路を含む、前記決定すること、
前記第１の処理測定値に基づいて、前記コア上で実行するスレッドの数を決定すること、
前記プロセッサ複合体の前記コア上で実行中の前記スレッドに基づいて第２の処理測定値を決定すること、
前記第２の処理測定値に基づいて、その結果として調整されたスレッドの数を与える、決定された前記実行するスレッドの数に対する調整を決定すること、および
前記コア上の前記調整されたスレッドの数を利用して命令を実行すること
を含み、
前記コア上の前記調整されたスレッドの数を利用して命令を実行することが、
前記コア上の前記調整されたスレッドの数に基づいて、それぞれのコア上で実行するスレッドの数を決定することであり、決定されたそれぞれのコア上で実行する前記スレッドの数が、それぞれのコア上で独立して実行するために使用可能なスレッドの数よりも少ない、前記決定すること、および
決定されたそれぞれのコア上の前記スレッドの数上でのみ実行するようにタスクをスケジューリングし、複数の前記コア上の少なくとも１つのスレッドをアイドルのままにすること
を含む、システム。
【請求項12】
前記第１の処理測定値が、前記プロセッサ複合体の前記コア上で実行中のスレッドからの入力／出力（Ｉ／Ｏ）操作の数を含み、前記第２の処理測定値が、前記コアの中で実行中の前記スレッドがリソースに対するロックを獲得するために待機するロック・スピン時間を含む、請求項１１に記載のシステム。
【請求項13】
前記実行するスレッドの数を前記決定することが、Ｉ／Ｏ操作数の複数の範囲と前記コア上で実行するために使用可能なスレッドの最大数に対する調整との関連を保持すること、
決定された前記Ｉ／Ｏ操作の数を含むＩ／Ｏ操作数の範囲に関連付けられた、前記スレッドの最大数に対する調整を決定すること、および
前記コア上で実行するために使用可能な前記スレッドの最大数に、決定された前記調整を適用することによって、決定された前記スレッドの数を計算すること
を含む、請求項１２に記載のシステム。
【請求項14】
決定された前記ロック・スピン時間に基づいて、決定された前記スレッドの数に対する前記調整を前記決定することが、ロック・スピン時間の範囲と決定された前記スレッドの数に対する調整との関連を保持すること、および
決定された前記ロック・スピン時間を含むロック・スピン時間の範囲に関連付けられた、決定された前記スレッドの数に対する調整を決定すること
を含む、請求項１２に記載のシステム。
【請求項15】
前記操作が、それぞれのコアについて、決定された前記実行するスレッドの数に等しい数のスレッドを、タスクを受け取るために使用可能であるとして示し、使用可能であると示されていない前記コアの中のスレッドを、アイドルであり、タスクを実行するために使用不能であるとして示すことをさらに含み、タスクを前記スケジューリングすることが、タスクを受け取るために使用可能であるとして示されたスレッド上でのみ実行するようにタスクをスケジューリングする、
請求項１１に記載のシステム。
【請求項16】
プロセッサ複合体のコアの中で実行するスレッドの数を決定するための方法であって、前記プロセッサ複合体の前記コア上で実行中のスレッドに基づいて第１の処理測定値を決定することであり、それぞれのコアが、複数のスレッドを独立して実行するための回路を含む、前記決定すること、
前記第１の処理測定値に基づいて、前記コア上で実行するスレッドの数を決定すること、
前記プロセッサ複合体の前記コア上で実行中の前記スレッドに基づいて第２の処理測定値を決定すること、
前記第２の処理測定値に基づいて、その結果として調整されたスレッドの数を与える、決定された前記実行するスレッドの数に対する調整を決定すること、および
前記コア上の前記調整されたスレッドの数を利用して命令を実行すること
を含み、
前記コア上の前記調整されたスレッドの数を利用して命令を実行することが、
前記コア上の前記調整されたスレッドの数に基づいて、それぞれのコア上で実行するスレッドの数を決定することであり、決定されたそれぞれのコア上で実行する前記スレッドの数が、それぞれのコア上で独立して実行するために使用可能なスレッドの数よりも少ない、前記決定すること、および
決定されたそれぞれのコア上の前記スレッドの数上でのみ実行するようにタスクをスケジューリングし、複数の前記コア上の少なくとも１つのスレッドをアイドルのままにすること
を含む、方法。
【請求項17】
前記第１の処理測定値が、前記プロセッサ複合体の前記コア上で実行中のスレッドからの入力／出力（Ｉ／Ｏ）操作の数を含み、前記第２の処理測定値が、前記コアの中で実行中の前記スレッドがリソースに対するロックを獲得するために待機するロック・スピン時間を含む、請求項１６に記載の方法。
【請求項18】
前記実行するスレッドの数を前記決定することが、Ｉ／Ｏ操作数の複数の範囲と前記コア上で実行するために使用可能なスレッドの最大数に対する調整との関連を保持すること、
決定された前記Ｉ／Ｏ操作の数を含むＩ／Ｏ操作数の範囲に関連付けられた、前記スレッドの最大数に対する調整を決定すること、および
前記コア上で実行するために使用可能な前記スレッドの最大数に、決定された前記調整を適用することによって、決定された前記スレッドの数を計算すること
を含む、請求項１７に記載の方法。
【請求項19】
決定された前記ロック・スピン時間に基づいて、決定された前記スレッドの数に対する前記調整を前記決定することが、ロック・スピン時間の範囲と決定された前記スレッドの数に対する調整との関連を保持すること、および
決定された前記ロック・スピン時間を含むロック・スピン時間の範囲に関連付けられた、決定された前記スレッドの数に対する調整を決定すること
を含む、請求項１７に記載の方法。
【請求項20】
それぞれのコアについて、決定された前記実行するスレッドの数に等しい数のスレッドを、タスクを受け取るために使用可能であるとして示し、使用可能であると示されていない前記コアの中のスレッドを、アイドルであり、タスクを実行するために使用不能であるとして示すことをさらに含み、タスクを前記スケジューリングすることが、タスクを受け取るために使用可能であるとして示されたスレッド上でのみ実行するようにタスクをスケジューリングする、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、タスクを実行するために使用可能にする、マルチコア・プロセッサ複合体（processor complex）の中の１コア当たりのスレッドの最適数を決定するためのコンピュータ・プログラム製品、システムおよび方法に関する。
【背景技術】
【0002】
同時マルチスレッディングを提供するプロセッサ・チップまたはプロセッサ複合体では、プロセッサ・チップ上の多数のコアがそれぞれ、作業負荷を並列化するために同時に実行することができる多数のスレッドを実装していることがある。プロセッサ・チップ上のそれぞれのコアは、そのコアのためのハードウェア、キャッシュ、例えばＬ１およびＬ２キャッシュ、ならびにパイプライン処理ハードウェアを必要とする。１つのコア上のスレッドはコア・ハードウェアを共有する。さらに、それぞれのスレッドは、そのコアの中に、パイプライン・リソースのサブセットなどの専用リソースを有することがあり、そのコア上のスレッドは、１つのコアに対して使用可能なＬ２およびＬ３キャッシュなどのキャッシュを共有することができる。それぞれのコアはさらに専用Ｌ１キャッシュを有することがある。
【0003】
プロセッサ・チップ上のコアは、処理に対して使用可能なコア上のスレッドの数またはアイドル状態に置かれたコア上のスレッドの数を動的に変化させるために、異なるモードで実行することができる。通常、ユーザは、それぞれのコア上でいくつのスレッドが実行するのかを制御するコマンドを発行し、そのために、処理のためのコアへのタスクのスケジューリングを休止する必要がある。
【0004】
本技術分野では、マルチコア・システム内のそれぞれのコア上で実行するスレッドの最適数を決定し、スレッドの最適数を実装するためにそれぞれのコア上での実行に使用可能なスレッドを変化させる改良された技術が求められている。
【発明の概要】
【0005】
タスクを実行するために使用可能にする、マルチコア・プロセッサ複合体の中の１コア当たりのスレッドの最適数を決定するためのコンピュータ・プログラム製品、システムおよび方法が提供される。プロセッサ・チップのコア上で実行中のスレッドに基づいて第１の処理測定値を決定する。ここで、それぞれのコアは、複数のスレッドを独立して実行するための回路を含む。第１の処理測定値に基づいて、コア上で実行するスレッドの数を決定する。プロセッサ・チップのコア上で実行中のスレッドに基づいて第２の処理測定値を決定する。第２の処理測定値に基づいて、その結果として調整されたスレッドの数を与える、決定された実行するスレッドの数に対する調整を決定する。コア上の調整されたスレッドの数を利用して命令を実行する。
【0006】
上記の実施形態によれば、２つの異なる処理属性に関して最適化するために、マルチコア・プロセッサの中の多数のコア上で実行するスレッドの最適数を、２つの異なる処理測定値に基づいて決定する。第１の処理因子を最適化するために、第１の処理測定値を使用してスレッドの最適数を決定し、次いで、代替測定値に関して最適化するために、第２の処理測定値を使用して、決定されたスレッドの最適数を調整して、２因子最適化を提供する。
【0007】
さらなる実施形態では、第１の処理測定値が、プロセッサ複合体のコア上で実行中のスレッドからの入力／出力（Ｉ／Ｏ）操作の数を含み、第２の処理測定値が、決定されたＩ／Ｏ操作の数に基づいてコア上で実行するスレッドの数を含む。
【0008】
上記の実施形態によれば、Ｉ／Ｏ操作の数に対して最適化するようにスレッドの最適数を決定する。このことは、Ｉ／Ｏ負荷が増大したときに性能を維持するため、Ｉ／Ｏ操作の数が増えたときに、使用可能なスレッドの数を増やすことになる。
【0009】
さらなる実施形態では、ロック・スピン時間（lock spin time）の範囲と決定されたスレッドの数に対する調整との関連（association）を保持する。決定されたロック・スピン時間を含むロック・スピン時間の範囲に関連付けられた、決定されたスレッドの数に対する調整を決定する。
【0010】
上記の実施形態によれば、ロック・スピン時間に基づいて最適数をさらに調整および最適化して、性能を阻害するロック・スピン時間を低減させることを試みる。ロック・スピン時間が増大するにつれて、スレッドの数を減らす調整が増大して、使用可能なスレッドを減らし、このことは、ロック競合およびシステム全体のロック・スピン時間を低減させる。
【0011】
さらなる実施形態では、決定されたそれぞれのコア上で実行するスレッドの数が、それぞれのコア上で独立して実行するために使用可能なスレッドの数よりも少ない。決定されたそれぞれのコア上のスレッドの数上でのみ実行するようにタスクをスケジューリングし、複数のコア上の少なくとも１つのスレッドをアイドルのままにする。
【0012】
上記の実施形態によれば、決定されたスレッドの数上でのみ実行し、アイドル・スレッド上では実行しないようにタスクをスケジューリングすることによって、スレッドを効果的にアイドルにする。このことは、プロセッサ・コアをオンラインのままにし、アイドル・コアにタスクをスケジューリングすることをスケジューラを使用して回避することによって、使用可能なスレッドを再構成するためにプロセッサ複合体をオフラインにする必要性を回避する。
【0013】
さらなる実施形態では、第１の処理測定値が、コアの中で実行中のスレッドがリソースに対するロックを獲得するために待機するロック・スピン時間を含み、第２の処理測定値が、コア上で実行中のスレッドからのＩ／Ｏ操作の数と、コアおよびコアによって使用される共用メモリの間のクロス・メモリ・バス・トラフィックとのうちの少なくとも一方を含む。
【0014】
上記の実施形態によれば、スレッドを減らしてロック・スピン時間を低減させるように、ロック・スピン時間に基づいて最適数を選択する。さらに、操作の数に基づいて第２の最適化を実行するために、操作の数に応じて最適数を調整する、例えば増大させることができる。
【0015】
さらに、タスクを実行するために使用可能にする、マルチコア・プロセッサ複合体の中の１コア当たりのスレッドの最適数を決定するためのコンピュータ・プログラム製品、システムおよび方法が提供される。プロセッサ複合体のコア上で実行中のスレッドからの入力／出力（Ｉ／Ｏ）操作の数を決定する。ここで、それぞれのコアは、複数のスレッドを独立して実行するための回路を含む。決定されたＩ／Ｏ操作の数に基づいて、コア上で実行するスレッドの数を決定する。コア上の決定されたスレッドの数を利用して命令を実行する。
【0016】
上記の実施形態によれば、Ｉ／Ｏ操作の数が増えたときに性能を維持するため、複合体の中でのＩ／Ｏ操作数のレベルに基づいて最適数を選択するように、Ｉ／Ｏ操作数に基づいてスレッドの最適数を決定する。
【0017】
さらに、タスクを実行するために使用可能にする、マルチコア・プロセッサ複合体の中の１コア当たりのスレッドの最適数を決定するためのコンピュータ・プログラム製品、システムおよび方法が提供される。コアの中で実行中のスレッドが計算リソースに対するロックを獲得するために待機するロック・スピン時間を決定する。決定されたロック・スピン時間に基づいて、コア上で実行するスレッドの数を決定する。コア上の決定されたスレッドの数を利用して命令を実行する。
【0018】
上記の実施形態によれば、ロック競合およびロック・スピン時間を低減させる最適数を選択するため、計算リソースにアクセスするために全てのスレッドが待機するロック・スピン時間に基づいてスレッドの最適数を決定する。このことは、ロックを獲得するための待ち時間を低減させることによってシステム性能を向上させる。
【図面の簡単な説明】
【0019】
【図1】コンピューティング環境の一実施形態を示す図である。
【図2】プロセッサ複合体のコアの中に実装されたスレッドのスレッド情報の一実施形態を示す図である。
【図3】コア上に実装されたスレッドのスレッド可用性情報（threadavailability information）の一実施形態を示す図である。
【図4】入力／出力（Ｉ／Ｏ）操作数の範囲に対するスレッドの最適数の一実施形態を示す図である。
【図5】Ｉ／Ｏ操作数に対する最適スレッド数テーブルの一実施形態を示す図である。
【図6】全スレッドに対するロック・スピン時間の範囲に関するスレッドの最適数のロック・スピン時間調整の一実施形態を示す図である。
【図7】スレッドの最適数を調整するためのロック・スピン時間調整テーブルの一実施形態を示す図である。
【図8】Ｉ／Ｏ操作数およびロック・スピン時間に基づいて１コア当たりのスレッドの最適数を決定し使用する操作の一実施形態を示す図である。
【図9】第１および第２の処理測定値に基づいて１コア当たりのスレッドの最適数を決定し使用する操作の追加の実施形態を示す図である。
【図10】ロック・スピン時間範囲に対するスレッドの最適数テーブルの一実施形態を示す図である。
【図11】スレッドの最適数を調整するためのＩ／Ｏ操作数調整テーブルの一実施形態を示す図である。
【図12】Ｉ／Ｏ操作数に基づいて１コア当たりのスレッドの最適数を決定し使用する操作の一実施形態を示す図である。
【図13】ロック・スピン時間に基づいて１コア当たりのスレッドの最適数を決定し使用する操作の一実施形態を示す図である。
【発明を実施するための形態】
【0020】
記載された実施形態は、スレッド上でのタスクの同時マルチスレッディングを提供するために、プロセッサ複合体のコア上で実行するスレッドの最適数を決定するためのコンピュータ技術の改良を提供する。記載された実施形態は、２つの異なる処理測定値に基づいて性能を最適化するために１つまたは複数の処理測定値を考慮した、プロセッサ複合体のコア上で実行するスレッドの最適数を決定する。
【0021】
記載された実施形態は、スレッド可用性情報内において１コア当たりのスレッドの最適数を使用可能として示し、他のコアをアイドルとして示して、コアの中の使用可能として示されたスレッドにのみタスクがスケジューリングされるようにすることによって、それぞれのプロセッサ・コア上で使用可能にするスレッドの最適数を調整する操作のさらなる改良を提供する。このことは、使用可能スレッドおよびアイドル・スレッドが別々のスレッド可用性情報内に示されていることにより、それぞれのコアの中の使用可能スレッドまたはアイドル・スレッドを再構成するためにコアをオフラインにすることに帰着する遅延を回避する。
【0022】
記載された実施形態は、コア上で実行中のスレッドからのＩ／Ｏ操作の数、コアの間のクロス・メモリ・バス・トラフィック、コアによって使用される共有メモリ、コアの中で実行中のスレッドがリソースに対するロックを獲得するために待機するロック・スピン時間などの多数の処理測定値および属性を考慮した、使用可能にする１コア当たりのスレッドの最適数を決定することができる。一実施形態では、最初に、決定されたＩ／Ｏ操作の数に基づいて、コア上で実行するスレッドの最適数を決定し、次いで、計算リソースに対するロックが使用可能になるのを待つことにスレッドが費やす、決定されたロック・スピン時間に基づいて、決定された実行するスレッドの最適数に対する調整を決定することによって、スレッドの最適数を決定することができる。
【0023】
図１は、メモリ・インタフェース１０４を介して共有メモリ１０６にアクセスすることができる複数のプロセッサ複合体１０２１、１０２２．．．１０２ｎを有するコンピューティング・システム１００の一実施形態を示している。それぞれのプロセッサ複合体１０２ｉは、オンボードＬ１キャッシュ１１０１、１１０２、１１０ｍ－１、１１０ｍをそれぞれが有する複数の処理コア１０８１、１０８２、１０８ｍ－１、１０８ｍを含むことができる。１０８１、１０８２および１０８ｍ－１、１０８ｍなどのコアのそれぞれの対は、インターナショナル・ビジネス・マシーンズ（「ＩＢＭ」（Ｒ））ＰＯＷＥＲ９（Ｒ）プロセッサなどのように、Ｌ２キャッシュ１１２１．．．１１２ｍ／２およびより大きなＬ３キャッシュ１１４１．．．１１４ｍ／２を共有することができる。それぞれのプロセッサ複合体１０２ｉは、シングル・チップ・モジュール（single chip module）（ＳＣＭ）を含むことができる。Ｌ３キャッシュ１１４ｉは、埋込みダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）を含むことができる。
【0024】
ワークロードの並列化ならびにコア１０８１、１０８２および１０８ｍ－１、１０８ｍにわたるスレッド１１６ｉの同時マルチスレッディングを可能にするため、それぞれのコア１０８ｉは、スレッド１１６ｉを独立して実行するためのハードウェアおよび回路を含むことができる。同時マルチスレッディングは、単一のコア１０８ｉが、異なるスレッド１１６ｉからの命令を同時にディスパッチすることを可能にする。
【0025】
共有メモリ１０６は、スレッド１１６ｉのうちの１つまたは複数のスレッドによって実行されるプログラム構成要素を含み、これらのプログラム構成要素は、コア１０８ｉの中のスレッド１１６ｉの可用性を管理するスレッド・マネージャ１２０；タスクをスレッド１１６ｉにスケジューリングするタスク・スケジューラ１２２；Ｉ／Ｏ操作の処理とリソースに対するロックを獲得するためにスレッド１１６ｉが待機するロック・スピン時間とに関する情報を有するスレッド情報２００；タスクを受け取ることに対するコア１０８ｉ上のスレッド１１６ｉの可用性を示すスレッド可用性情報３００；読取り／書込み待ち行列、リースト・リーセントリ・ユーズド（Least Recently Used）（ＬＲＵ）リスト、ストレージ、処理および他の計算リソースなどのシステム１００の中の計算リソース１２６へのロックのアクセスを管理するロック・マネージャ１２４；Ｉ／Ｏ操作数の異なる範囲に対して使用可能にするスレッドの最適数を提供するＩ／Ｏ操作数に対する最適スレッド数４００；ならびにロック・スピン時間の異なる範囲に対するスレッドの最適数の調整を提供するロック・スピン時間調整６００を含む。
【0026】
代替実施形態では、Ｌ２およびＬ３キャッシュを共有する際のコアの配置を、図１に示された配置とは異なるものとすることができる。
【0027】
図１の実施形態では、メモリ１０６が、プロセッサ複合体１０２１．．．１０２ｎの外部にある。代替実施形態では、それぞれのプロセッサ複合体１０２ｉが、プロセッサ複合体１０２ｉ上に埋め込まれた全てのコア１０８ｉのための共有メモリを含むことができる。共有メモリ１０６の中には、プログラム構成要素１２０、１２２、１２４ならびにデータ２００、３００、４００および５００が示されている。さらなる実施形態では、これらのプログラム構成要素および情報の一部または全部を、Ｌ３キャッシュ１１４ｉまたはＬ２キャッシュ１１２ｉの中に保持することができる。Ｌ２キャッシュ１１２ｉを使用して、Ｌ１キャッシュ１１０ｉから追い出されたデータをキャッシュすることができ、Ｌ３キャッシュ１１４ｉを使用して、Ｌ２キャッシュ１１２ｉから追い出されたデータをキャッシュすることができる。
【0028】
一実施形態では、それぞれのプロセッサ複合体１０２ｉが、共有メモリ１０６の中のプログラム構成要素１２０、１２２、１２４ならびにデータ２００、３００、４００および５００の別個の例を保持することができる。さらなる実施形態では、プロセッサ複合体１０２１．．．１０２ｎにわたるスレッドの割当てを管理するために、プログラム構成要素１２０、１２２、１２４ならびにデータ２００、３００、４００および５００の１つのセットがあってもよい。
【0029】
用語「プロセッサ複合体」は、「処理ユニット」、「プロセッサ」、「プロセッサ・チップ」などと呼ばれることもある。１つまたは複数の集積回路ダイの中でタスクを実行するため、コア１０８ｉは、スレッド１１６ｉをハードウェア回路として実装することができる。さらに、プロセッサ複合体、コアおよびスレッドは、物理ホスト処理リソースおよび物理ホスト・メモリ・リソースの中に実装された仮想プロセッサ複合体、コア、スレッド、メモリおよびキャッシュに関する操作を実行する仮想処理構成要素を含むこともできる。
【0030】
ある種の実施形態では、コンピューティング・システム１００が、共有不揮発性ストレージへのアクセスを提供するストレージ・コントローラを含む。
【0031】
メモリ１０６は、ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）、相変化（phase change）メモリ（ＰＣＭ）、磁気抵抗（Magnetoresistive）ランダム・アクセス・メモリ（ＭＲＡＭ）、スピン・トランスファ・トルク（Spin Transfer Torque）（ＳＴＴ）－ＭＲＡＭ、ＳＲＡＭストレージ・デバイス、ＤＲＡＭ、強誘電体（ferroelectric）ランダム・アクセス・メモリ（ＦｅＴＲＡＭ）、ナノワイヤ・ベースの不揮発性メモリ、およびダイレクト・インライン・メモリ・モジュール（ＤＩＭＭ）、ＮＡＮＤストレージ、例えばフラッシュ・メモリ、ソリッド・ステート・ドライブ（ＳＳＤ）ストレージ、不揮発性ＲＡＭなどの、揮発性または不揮発性の１つまたは複数のメモリ・デバイスを含むことができる。
【0032】
図２は、１つのプロセッサ複合体１０２ｉのコア１０８ｉの中のスレッド１１６ｉに対して保持されるスレッド情報２００の一実施形態を示しており、この図は、測定期間中にプロセッサ複合体１０２ｉの中の全てのスレッド１１６１．．．１１６ｍ上で実行されたＩ／Ｏ操作の総数、全てのスレッド１１６１．．．１１６ｍよりも少ないことがあり、それによってそれぞれのコア１０８ｉ上のいくつかのスレッドをアイドルのままにする、利用されたスレッドの数２０４、プロセッサ複合体１０２ｉ上のコアの数２０６、全てのコア１０８ｉの中に実装された、プロセッサ複合体１０２ｉの中で使用可能なスレッドの最大数２０８、ロック・マネージャ１２４からロックを獲得して計算リソース１２６にアクセスするために全てのスレッド１１６１．．．１１６ｍが待機しなければならない、プロセッサ・サイクル数で表されたものなどの、全スレッドに対するロック・スピン時間２１０を含む。
【0033】
図３は、特定のコア１０８ｉおよびスレッド１１６ｊに対して保持されるスレッド可用性情報３００ｉの一実施形態を示しており、この図は、コア３０２、スレッド３０４、そのスレッド３０４がアイドルであり、タスクを受け取らないのか、またはそのスレッド３０４が、タスク・スケジューラ１２２からタスクを受け取るために使用可能であるのかを示す、アイドル／使用可能フラグ３０６、コア４０６上のスレッド３０４に割り当てられた割当てタスク３０８、およびスレッド３０４が実行する割当てタスクを入れるタスク待ち行列３１０を含む。タスク・スケジューラ１２２は、プロセッサ複合体１０２ｉのコア１０８ｉの中のスレッド１１６ｊにタスクを割り当てるのに、ロード・バランシングを使用することができる。
【0034】
図４は、Ｉ／Ｏ操作数に対する最適スレッド数のエントリ４００ｉの一実施形態を示しており、この図は、Ｉ／Ｏ操作数の範囲４０２、およびその範囲４０２に対する最大スレッド調整４０４を含む。例えば、調整４０４は、スレッド２０８の最大数の百分率を含むことができ、この百分率は、より多数のＩ／Ｏ操作数の範囲に対して増大する。これは、システム１００の性能を維持するためにより多くのＩ／Ｏ操作を処理するためには、より多くのスレッドが必要となるためである。
【0035】
図５は、Ｉ／Ｏ操作数の異なる範囲に対してスレッドの最大数２０８の異なる百分率を提供する、テーブル４００などのＩ／Ｏ操作数に対する最適スレッド数テーブル５００の一実施形態の一例を提供する。ここで、スレッドの最適数は、Ｉ／Ｏ操作数のより高い範囲に対して増大する。
【0036】
図６は、ロック・スピン時間スレッド調整テーブル６００のエントリ６００ｉの一実施形態を示しており、この図は、ＣＰＵサイクル数で表された、１つの測定期間の間の全スレッドに対するロック・スピン時間の範囲６０２、およびスレッドの最適数に対する対応する調整６０４を含む。調整６０４は、決定されたスレッドの最適数を減少させる百分率を含むことができ、この百分率減少は、ロック・スピン時間のより高い範囲６０２に対して増大する。高いレベルのロック・スピン時間による待ち時間を短縮するため、動作するスレッドの数を減らして、計算リソース１２６にアクセスするためのロック競合の量を低減させる。このように、全スレッドに対するロック・スピン時間が増大したときには、スレッドの最適数に対する百分率減少を増大させて、ロック競合に寄与するスレッドの数を減らす。
【0037】
図７は、スレッドの最適数に対する異なる百分率減少を提供する、ロック・スピン時間スレッド調整テーブル６００に対する調整の一実施形態の一例を提供する。ここで、この百分率減少は、ロックを待つことに費やされたＣＰＵサイクル数、すなわちロック・スピン時間のより高い百分率の範囲に対して増大する。
【0038】
図８は、タスクを実行するためにタスク・スケジューラ１２２に対して使用可能にするスレッドおよびアイドルにするスレッド１１６ｉを決定するために、スレッド・マネージャ１２０によって実行される操作の一実施形態を示している。１コア１０８ｉ当たりのスレッド１１６ｉの数を調整して、Ｉ／Ｏ操作処理待ち時間とロック競合の両方を最小限に抑えるため、図８の操作を定期的に実行することができる。（ブロック８００で）それぞれのコア１０８ｊの中でのタスク・スケジューリングのためにスレッド１１６ｉの数を調整する操作を開始した後、スレッド・マネージャ１２０は、（ブロック８０２で）測定期間中のプロセッサ複合体１０２ｉのコア１０８１．．．１０８ｍ上で実行中のスレッド１１６１．．．１１６ｍからのＩ／Ｏ操作の総数２０２を決定する。（ブロック８０４で）テーブル５００（図５）などのＩ／Ｏ操作数に対する最適スレッド数テーブル４００から、スレッドに対する決定されたＩ／Ｏ操作の総数２０２を含むＩ／Ｏ操作数の範囲４０２に対応するスレッドの最適数４０４を決定する。決定されたスレッドの最適数は、１コア１０８ｉ当たりのスレッドの最大数２０８を、測定期間中のコア１０８ｉ上での決定されたＩ／Ｏ操作の数を含むＩ／Ｏ操作数の範囲４０２を有する決定されたエントリ４００ｉのフィールド４０４の中に指定された百分率だけ調整したものを含む。
【0039】
スレッド・マネージャ１２０は、（ブロック８０６で）コア１０８１．．．１０８ｍの中で実行中の全てのスレッド１１６１．．．１１６ｍが計算リソース１２６に対するロックを獲得するために待機するロック・スピン時間２１０を決定する。（ブロック８０８で）決定されたロック・スピン時間に基づいて、ロック・スピン時間調整テーブル６００から、決定されたスレッドの最適数に対する調整６０４を決定する。例えば、全てのスレッド１１６ｉが待機した決定されたロック・スピン時間２１０を含むロック・スピン時間の範囲６０２を有する、ロック・スピン時間調整テーブル６００の中のエントリ６００ｉを決定し、決定されたエントリ６００ｉから調整６０４を決定する。（ブロック８１０で）決定されたスレッドの最適数に決定された調整を適用して、調整されたスレッドの最適数を生成する。（ブロック８１２で）Ｉ／Ｏ操作性能とロック競合の両方を最適化する調整されたスレッドの最適数をコアの数２０６で除して、１コア当たりの使用可能スレッドの最適数を生成する。それぞれのコア１０８ｉについて、スレッド・マネージャ１２０は、（ブロック８１４で）コア１０８ｉの中での１コア当たりの使用可能スレッドの最適数に関してはスレッド可用性情報３００ｉ内においてスレッドを使用可能として示し、コア１０８ｉの中の使用可能として示されていないスレッドに関してはスレッド可用性情報３００ｉ内においてスレッドをアイドルとして示す。例えば、１コアにつき４つのスレッドがあり、３つのスレッドが、使用可能にする１コア当たりのスレッドの最適数である場合、３つのスレッド（最適な数）のスレッド可用性情報３００ｉは、フィールド３０６においてそれらのスレッドを使用可能として示し、１つのスレッドのスレッド可用性情報３００ｉは、フィールド３０６において１つのスレッドをアイドルとして示す。次の測定期間の間に、使用可能なスレッドの最適数を調整する図８の操作の次の例で使用する新たな測定が実施されるように、（ブロック８１６で）全スレッド上のＩ／Ｏ操作の数２０２および全スレッドに対するロック・スピン時間２１０をクリアする。
【0040】
図８の実施形態によれば、システム１００内でのＩ／Ｏ操作が増えたときにはスレッドの数を増やし、より多くのスレッドが並列に動作していることに起因するロック競合の増加によりロック・スピン時間が増大したときにはスレッドの数を減らすことによって、Ｉ／Ｏ操作待ち時間を最小限に抑えるように、スレッドの使用可能数を最適化するために、使用可能にする１コア当たりのスレッドの最適数が決定される。
【0041】
説明したさらなる実施形態は、使用可能スレッドおよびアイドル・スレッドを示す、メモリ１０６の中のスレッド可用性情報３００を更新することによって、プロセッサ複合体１０２ｉの中で使用可能なスレッドの最適数を調整する際の遅延を回避する。タスク・スケジューラ１２２は、スレッド可用性情報３００ｉの中に使用可能として示されたスレッド１１６ｉ上にのみタスクをスケジューリングする。このようにすると、コア１０８ｉを再構成する必要なしに、使用可能およびアイドルにされる１コア当たりのスレッドの数が更新される。
【0042】
図９は、タスクを実行するためにタスク・スケジューラ１２２に対して使用可能にするスレッドおよびアイドルにするスレッド１１６ｉを決定するために、スレッド・マネージャ１２０によって実行される操作の追加の実施形態を示している。１コア１０８ｉ当たりのスレッド１１６ｉの数を調整して、多数の因子に関して最適化するため、図９の操作を定期的に実行することができる。（ブロック９００で）それぞれのコア１０８ｊの中でのタスク・スケジューリングのためにスレッド１１６ｉの数を調整する操作を開始した後、スレッド・マネージャ１２０は、（ブロック９０２で）測定期間中のプロセッサ複合体１０２ｉのコア１０８１．．．１０８ｍ上で実行中のスレッド１１６１．．．１１６ｍに基づいて第１の処理測定値を決定する。（ブロック９０４で）第１の処理測定値に基づいて、コア１０８１．．．１０８ｍ上で実行するスレッドの最適数を決定する。
【0043】
スレッド・マネージャ１２０は、（ブロック９０６で）測定期間中のプロセッサ複合体１０２ｉのコア１０８１．．．１０８ｍ上で実行中のスレッド１１６１．．．１１６ｍに基づいて第２の処理測定値を決定する。（ブロック９０８で）第２の処理測定値に基づいて、決定されたスレッドの最適数に対する調整を決定する。（ブロック９１０で）決定されたスレッドの最適数に決定された調整を適用して、調整されたスレッドの最適数を生成する。（ブロック９１２で）第１の処理測定値と第２の処理測定値の両方に基づいて最適化された調整されたスレッドの最適数をコアの数２０６で除して、１コア当たりの使用可能スレッドの最適数を生成する。それぞれのコア１０８ｉについて、スレッド・マネージャ１２０は、（ブロック９１４で）コア１０８ｉの中での１コア当たりの使用可能スレッドの最適数に関してはスレッド可用性情報３００ｉ内においてスレッドを使用可能として示し、コア１０８ｉの中の使用可能として示されていないスレッドに関してはスレッド可用性情報３００ｉ内においてスレッドをアイドルとして示す。例えば、１コアにつき４つのスレッドがあり、３つのスレッドが、使用可能にする１コア当たりのスレッドの最適数である場合、３つのスレッド（最適な数）のスレッド可用性情報３００ｉは、フィールド３０６においてそれらのスレッドを使用可能として示し、１つのスレッドのスレッド可用性情報３００ｉは、フィールド３０６において１つのスレッドをアイドルとして示す。次の測定期間の間に、使用可能なスレッドの最適数を調整する図９の操作の次の例で使用する新たな測定が実施されるように、（ブロック９１６で）第１および第２の処理測定値をクリアする。
【0044】
図９の操作の実施形態によれば、多数の異なるプロセッサ測定値に基づいてスレッドの使用可能数を最適化するために、使用可能にする１コア当たりのスレッドの最適数が決定される。一実施形態では、第１の処理測定値が、コア上で実行中のスレッドからのＩ／Ｏ操作の数、コアの間のクロス・メモリ・バス・トラフィック、メモリ操作などのうちの少なくとも１つを含むことができ、第２の処理測定値が、コアの中で実行中のスレッドがリソースに対するロックを獲得するために待機するロック・スピン時間を含むことができる。さらなる実施形態では、第１の処理測定値が、コアの中で実行中のスレッドがリソースに対するロックを獲得するために待機するロック・スピン時間を含むことができ、第２の処理測定値が、コア上で実行中のスレッドからのＩ／Ｏ操作の数、およびコアの間のクロス・メモリ・バス・トラフィック、コアによって使用される共有メモリなどのうちの少なくとも１つを含むことができる。多数の処理測定値に関して最適化するために、第１および第２の処理測定値に対して、システム性能に影響を及ぼす追加の計算リソースの使用を考慮することもできる。
【0045】
図１０および１１は、第１の処理測定値が、コアの中で実行中のスレッドがリソースに対するロックを獲得するために待機するロック・スピン時間を含み、第２の処理測定値が、コア上で実行中のスレッドからのＩ／Ｏ操作の数を含むときの、調整テーブルの一実施形態を提供する。図１０は、ロック・スピン時間１００２の百分率がスレッドの最適数１００４の異なる数にどのようにマップするのかを示しており、ここで、スレッドの最適数は、コア１０８１．．．１０８ｍ上で使用可能なスレッドの最大数２０８の百分率として計算される。したがって、ロック・スピン時間１００２の異なる範囲は、スレッドの最大数の異なる百分率１００４にマップする。
【0046】
図１０およびロック・スピン時間を使用してスレッドの最適数を計算した後、図１１に示されたＩ／Ｏ操作数の範囲によって、スレッドの最適数に対する調整を決定することができる。図１１は、異なるＩ／Ｏ範囲１１０２に対するスレッドの最適数の調整１１０４を示している。Ｉ／Ｏ操作数の範囲１１０２が増大するにつれて、決定されたスレッドの最適数に対する調整１１０４は小さくなる。これは、Ｉ／Ｏ操作数のより大きな範囲に対して性能を維持するためには、より多くのスレッドが必要となるためである。
【0047】
図１２は、タスクを実行するためにタスク・スケジューラ１２２に対して使用可能にするスレッドおよびアイドルにするスレッド１１６ｉをＩ／Ｏ操作の数だけに基づいて決定するために、スレッド・マネージャ１２０によって実行される操作の追加の実施形態を示している。１コア１０８ｉ当たりのスレッド１１６ｉの数を調整して、Ｉ／Ｏ操作処理待ち時間とロック競合の両方を最小限に抑えるため、図１２の操作を定期的に実行することができる。（ブロック１２００で）それぞれのコア１０８ｊの中でのタスク・スケジューリングのためにスレッド１１６ｉの数を調整する操作を開始した後、スレッド・マネージャ１２０は、（ブロック１２０２で）測定期間中のプロセッサ複合体１０２ｉのコア１０８１．．．１０８ｍ上で実行中のスレッド１１６１．．．１１６ｍからのＩ／Ｏ操作の総数２０２を決定する。（ブロック１２０４で）図５のテーブルなどのＩ／Ｏ操作数に対する最適スレッド数テーブル４００から、スレッドに対する決定されたＩ／Ｏ操作の総数２０２を含むＩ／Ｏ操作数の範囲４０２に対応するスレッドの最適数４０４を決定する。決定されたスレッドの最適数は、１コア１０８ｉ当たりのスレッドの最大数２０８を、測定期間中のコア１０８ｉ上での決定されたＩ／Ｏ操作の数を含むＩ／Ｏ操作数の範囲４０２を有する決定されたエントリ４００ｉのフィールド４０４の中に指定された百分率だけ調整したものを含む。
【0048】
図１３は、タスクを実行するためにタスク・スケジューラ１２２に対して使用可能にするスレッドおよびアイドルにするスレッド１１６ｉを、全てのコア上で実行中の全てのスレッドが計算リソースに対するロックを獲得するために待機するロック・スピン時間２１０だけに基づいて決定するために、スレッド・マネージャ１２０によって実行される操作の追加の実施形態を示している。１コア１０８ｉ当たりのスレッド１１６ｉの数を調整して、Ｉ／Ｏ操作処理待ち時間とロック競合の両方を最小限に抑えるため、図１３の操作を定期的に実行することができる。（ブロック１３００で）それぞれのコア１０８ｊの中でのタスク・スケジューリングのためにスレッド１１６ｉの数を調整する操作を開始した後、スレッド・マネージャ１２０は、（ブロック１３０２で）コア１０８１．．．１０８ｍの中で実行中の全てのスレッド１１６１．．．．１１６ｍが計算リソース１２６に対するロックを獲得するために待機するロック・スピン時間２１０を決定する。（ブロック１３０４で）ロック・スピン時間に対する最適スレッド数１０００（図１０）から、全スレッド２０２に対する決定されたロック・スピン時間２１０を含むロック・スピン時間１００２の範囲に対応する、スレッドの最適数を構成するスレッドの最大数の百分率１００４を決定する。決定されたスレッドの最適数１００４は、１コア１０８ｉ当たりのスレッドの最大数２０８を、測定期間中の全スレッドに対する決定されたロック・スピン時間２１０を含む決定されたロック・スピン時間範囲１００２に関して図１０の列１００４の中に指定された百分率だけ調整したものを含む。
【0049】
説明したこの実施形態では、変数ｉ、ｊ、ｍ、ｎなどが、異なる要素とともに使用されたときに、その要素の同じ例または異なる例を示すことがある。
【0050】
本発明は、システム、方法もしくはコンピュータ・プログラム製品、またはこれらの組合せであることがある。コンピュータ・プログラム製品は、本発明の態様をプロセッサに実行させるためのコンピュータ可読プログラム命令をその上に有するコンピュータ可読ストレージ媒体を含むことがある。
【0051】
このコンピュータ可読ストレージ媒体は、命令実行デバイスが使用するための命令を保持および記憶することができる有形のデバイスとすることができる。このコンピュータ可読ストレージ媒体は例えば、限定はされないが、電子ストレージ・デバイス、磁気ストレージ・デバイス、光学ストレージ・デバイス、電磁気ストレージ・デバイス、半導体ストレージ・デバイスまたはこれらの適当な組合せとすることができる。コンピュータ可読ストレージ媒体のより具体的な例の非網羅的なリストは、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、リードオンリー・メモリ（ＲＯＭ）、消去可能なプログラマブル・リードオンリー・メモリ（ＥＰＲＯＭまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）、ポータブル・コンパクト・ディスク・リードオンリー・メモリ（ＣＤ－ＲＯＭ）、デジタル・バーサタイル・ディスク（ＤＶＤ）、メモリ・スティック、フロッピー（Ｒ）・ディスク、機械的にコード化されたデバイス、例えばパンチカードまたはその上に命令が記録された溝の中の一段高くなった構造体、およびこれらの適当な組合せを含む。本明細書で使用されるとき、コンピュータ可読ストレージ媒体は、それ自体が一過性の信号、例えば電波もしくは他の自由に伝搬する電磁波、ウェーブガイドもしくは他の伝送体内を伝搬する電磁波（例えば光ファイバ・ケーブル内を通る光パルス）、または電線を通して伝送される電気信号であると解釈されるべきではない。
【0052】
本明細書に記載されたコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体から対応するそれぞれのコンピューティング／処理デバイスにダウンロードすることができ、またはネットワーク、例えばインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワークもしくは無線ネットワークまたはこれらの組合せを介して外部コンピュータもしくは外部ストレージ・デバイスにダウンロードすることができる。このネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータもしくはエッジ・サーバ、またはこれらの組合せを含むことができる。それぞれのコンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インタフェースは、コンピュータ可読プログラム命令をネットワークから受信し、それらのコンピュータ可読プログラム命令を、対応するそれぞれのコンピューティング／処理デバイス内のコンピュータ可読ストレージ媒体に記憶するために転送する。
【0053】
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令もしくは状態設定データであってもよく、またはＪａｖａ（Ｒ）、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同種のプログラミング言語などの従来の手続き型プログラミング言語を含む、１つまたは複数のプログラミング言語の任意の組合せで書かれた、ソース・コードもしくはオブジェクト・コードであってもよい。このコンピュータ可読プログラム命令は、全体がユーザのコンピュータ上で実行されてもよく、一部がユーザのコンピュータ上で実行されてもよく、独立型ソフトウェア・パッケージとして実行されてもよく、一部がユーザのコンピュータ上で、一部がリモート・コンピュータ上で実行されてもよく、または全体がリモート・コンピュータもしくはリモート・サーバ上で実行されてもよい。上記の最後のシナリオでは、リモート・コンピュータが、ローカル・エリア・ネットワーク（ＬＡＮ）もしくはワイド・エリア・ネットワーク（ＷＡＮ）を含む任意のタイプのネットワークを介してユーザのコンピュータに接続されてもよく、またはこの接続が、外部コンピュータに対して（例えばインターネット・サービス・プロバイダを使用してインターネットを介して）実施されてもよい。いくつかの実施形態では、本発明の態様を実施するために、例えばプログラム可能論理回路、フィールドプログラマブル・ゲート・アレイ（ＦＰＧＡ）またはプログラム可能論理アレイ（ＰＬＡ）を含む電子回路が、このコンピュータ可読プログラム命令の状態情報を利用してその電子回路をパーソナライズすることにより、このコンピュータ可読プログラム命令を実行してもよい。
【0054】
本明細書では、本発明の態様が、本発明の実施形態による方法、装置（システム）およびコンピュータ・プログラム製品のフローチャートもしくはブロック図またはその両方の図を参照して説明される。それらのフローチャートもしくはブロック図またはその両方の図のそれぞれのブロック、およびそれらのフローチャートもしくはブロック図またはその両方の図のブロックの組合せは、コンピュータ可読プログラム命令によって実施することができることが理解される。
【0055】
これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラム可能データ処理装置のプロセッサによって実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施する手段を生成するように、汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供されてマシンを作り出すものであってよい。これらのコンピュータ可読プログラム命令は、その中に命令が記憶されたコンピュータ可読ストレージ媒体が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施する命令を含む製品を含むように、コンピュータ可読ストレージ媒体に記憶され、コンピュータ、プログラム可能データ処理装置、または他のデバイスに特定の方式で機能するように指示するものであってもよい。
【0056】
これらのコンピュータ可読プログラム命令は、コンピュータ、他のプログラム可能装置、または他のデバイスで実行される命令が、フローチャートまたはブロック図あるいはその両方の１つまたは複数のブロックに指定される機能／動作を実施するように、コンピュータによって実施されるプロセスを生み出すために、コンピュータ、他のプログラム可能データ処理装置または他のデバイスにロードされ、コンピュータ、他のプログラム可能装置または他のデバイス上で一連の動作ステップを実行させるものであってもよい。
【0057】
添付図中のフローチャートおよびブロック図は、本発明のさまざまな実施形態によるシステム、方法およびコンピュータ・プログラム製品の可能な実施態様のアーキテクチャ、機能および動作を示す。この点に関して、それらのフローチャートまたはブロック図のそれぞれのブロックは、指定された論理機能を実施する１つまたは複数の実行可能命令を含む、命令のモジュール、セグメントまたは部分を表すことがある。いくつかの代替実施態様では、ブロックに示された機能を、図に示された順序とは異なる順序で実行することができる。例えば、連続して示された２つのブロックが、実際は、実質的に同時に実行されることがあり、または、含まれる機能によってはそれらのブロックが時に逆の順序で実行されることもある。それらのブロック図もしくはフローチャートまたはその両方の図のそれぞれのブロック、ならびにそれらのブロック図もしくはフローチャートまたはその両方の図のブロックの組合せを、指定された機能もしくは操作を実行しまたは専用ハードウェアとコンピュータ命令の組合せを実施するハードウェアベースの専用システムによって実施することができることにも留意すべきである。
【0058】
図１４に示されたコンピュータ・システム１４０２などの１つまたは複数のコンピュータ・システムの中に、図１の計算構成要素を実装することができる。コンピュータ・システム／サーバ１４０２は、コンピュータ・システムによって実行されているプログラム・モジュールなどのコンピュータ・システム実行可能命令の一般的な文脈で説明することができる。一般に、プログラム・モジュールは、特定のタスクを実行し、または特定の抽象データ型を実装するルーチン、プログラム、オブジェクト、コンポーネント、ロジック、データ構造などを含むことができる。コンピュータ・システム／サーバ１４０２は、通信ネットワークを通してリンクされたリモート処理デバイスによってタスクが実行される分散クラウド・コンピューティング環境で実施することができる。分散クラウド・コンピューティング環境では、プログラム・モジュールが、メモリ・ストレージ・デバイスを含むローカル・コンピュータ・システム・ストレージ媒体とリモート・コンピュータ・システム・ストレージ媒体の両方に位置することができる。
【0059】
図１４に示されているとおり、コンピュータ・システム／サーバ１４０２は、汎用コンピューティング・デバイスの形態で示されている。コンピュータ・システム／サーバ１４０２の構成要素は、限定はされないが、図１のプロセッサ複合体１０２ｉなどの１つまたは複数のプロセッサまたは処理ユニット１４０４、図１の共有メモリ１０６などのシステム・メモリ１４０６、およびバス１４０８を含むことができ、バス１４０８は、システム・メモリ１４０６を含むさまざまなシステム構成要素をプロセッサ１４０４に結合する。バス１４０８は、メモリ・バスまたはメモリ・コントローラ、周辺バス、加速グラフィクス・ポート、およびプロセッサ・バスまたはローカル・バスを含む、さまざまなバス・アーキテクチャを使用したいくつかのタイプのバス構造体のうちの１つまたは複数のバス構造体を表す。例として、このようなアーキテクチャは、限定はされないが、インダストリ・スタンダード・アーキテクチャ（ＩＳＡ）バス、マイクロ・チャネル・アーキテクチャ（ＭＣＡ）バス、エンハンストＩＳＡ（ＥＩＳＡ）バス、ビデオ・エレクトロニクス・スタンダーズ・アソシエーション（ＶＥＳＡ）ローカル・バス、およびペリフェラル・コンポーネント・インターコネクツ（ＰＣＩ）バスを含む。
【0060】
コンピュータ・システム／サーバ１４０２は通常、さまざまなコンピュータ・システム可読媒体を含む。このような媒体は、コンピュータ・システム／サーバ１４０２がアクセス可能な利用可能な任意の媒体とすることができ、揮発性媒体と不揮発性媒体の両方、取外し可能媒体と非取外し可能媒体の両方を含むことができる。
【0061】
システム・メモリ１４０６は、ランダム・アクセス・メモリ（ＲＡＭ）１４１０もしくはキャッシュ・メモリ１４１２またはその両方など、揮発性メモリの形態のコンピュータ・システム可読媒体を含むことができる。コンピュータ・システム／サーバ１４０２はさらに、他の取外し可能／非取外し可能な揮発性／不揮発性のコンピュータ・システム・ストレージ媒体を含むことができる。単なる例として、ストレージ・システム１４１３は、非取外し可能な不揮発性の磁気媒体（図示せず。通常は「ハード・ドライブ」と呼ばれる）からの読取り用、および非取外し可能な不揮発性の磁気媒体への書込み用に提供することができる。図示されてはいないが、取外し可能な不揮発性の磁気ディスク（例えば「フロッピー（Ｒ）・ディスク」）からの読取り用および取外し可能な不揮発性の磁気ディスクへの書込み用の磁気ディスク・ドライブ、ならびにＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭまたは他の光学式媒体などの取外し可能な不揮発性光ディスクからの読取り用および取外し可能な不揮発性の光ディスクへの書込み用の光ディスク・ドライブを提供することもできる。そのような場合には、それぞれを、１つまたは複数のデータ媒体インタフェースによってバス１４０８に接続することができる。後にさらに示し、説明するが、メモリ１４０６は、本明細書に記載された実施形態の機能を実行するように構成された一組の（例えば少なくとも１つの）プログラム・モジュールを有する少なくとも１つのプログラム製品を含むことができる。
【0062】
一組の（少なくとも１つの）プログラム・モジュール１４１６、例えば、限定はされないが、オペレーティング・システム、１つまたは複数のアプリケーション・プログラム、他のプログラム・モジュールおよびプログラム・データなどを有するプログラム／ユーティリティ１４１４を、メモリ１４０６に記憶することができる。このオペレーティング・システム、１つまたは複数のアプリケーション・プログラム、他のプログラム・モジュールおよびプログラム・データまたはこれらのある組合せはそれぞれ、ネットワーキング環境の実施態様を含むことができる。コンピュータ１４０２の構成要素は、一般に本明細書に記載された本発明の実施形態の機能もしくは方法またはその両方を実行するプログラム・モジュール１４１６として実装することができる。１つまたは複数のコンピュータ・システム１４０２の中に図１のシステムを実装することができ、図１のシステムが多数のコンピュータ・システム１４０２の中に実装されている場合、それらのコンピュータ・システムはネットワークを通じて通信することができる。
【0063】
コンピュータ・システム／サーバ１４０２はさらに、キーボード、ポインティング・デバイス、ディスプレイ１４２０など；ユーザがコンピュータ・システム／サーバ１４０２と対話することを可能にする１つもしくは複数のデバイス；またはコンピュータ・システム／サーバ１４０２が１つもしくは複数の他のコンピューティング・デバイスと通信することを可能にする任意のデバイス（例えばネットワーク・カード、モデムなど）、あるいはこれらの組合せなどの、１つまたは複数の外部デバイス１４１８と通信することができる。このような通信は、入力／出力（Ｉ／Ｏ）インタフェース１４２２を介して実行することができる。さらに、コンピュータ・システム／サーバ１４０２は、ネットワーク・アダプタ１４２４を介して、ローカル・エリア・ネットワーク（ＬＡＮ）、一般的なワイド・エリア・ネットワーク（ＷＡＮ）もしくは公衆ネットワーク（例えばインターネット）、またはこれらの組合せなどの１つまたは複数のネットワークと通信することができる。図示されているように、ネットワーク・アダプタ１４２４は、バス１４０８を介してコンピュータ・システム／サーバ１４０２の残りの構成要素と通信する。示されてはいないが、他のハードウェア構成要素もしくはソフトウェア構成要素またはその両方を、コンピュータ・システム／サーバ１４０２とともに使用することができることを理解すべきである。このような構成要素の例は、限定はされないが、マイクロコード、デバイス・ドライバ、冗長処理ユニット、外部ディスク・ドライブ・アレイ、ＲＡＩＤシステム、テープ・ドライブ、およびデータ・アーカイバル・ストレージ・システムなどを含む。
【0064】
そうではないと明記されていない限り、用語「一実施形態（an embodiment）」、「実施形態（embodiment）」、「実施形態（embodiments）」、「その実施形態（the embodiment）」、「それらの実施形態（the embodiments）」、「１つまたは複数の実施形態（one or more embodiments）」、「いくつかの実施形態（some embodiments）」および「１つの実施形態（one embodiment）」は、「本発明の１つまたは複数の（しかし全てではない）実施形態（one or more (but not all) embodiments of the present invention(s)）」を意味する。
【0065】
そうではないと明記されていない限り、用語「含む（including）」、「備える（comprising）」、「有する（having）」およびこれらの用語の変形語は、「～を含むが、それらだけに限定されない（including but not limited to）」ことを意味する。
【0066】
そうではないと明記されていない限り、アイテムの列挙されたリストは、それらのアイテムの１つまたは全部が相互排除であることを暗示しない。
【0067】
そうではないと明記されていない限り、用語「１つの（a）」、「１つの（an）」および「その（the）」は「１つまたは複数の（one or more）」を意味する。
【0068】
そうではないと明記されていない限り、互いに通信するデバイスは、互いに連続的に通信している必要はない。さらに、互いに通信するデバイスは、直接に通信することもあり、または１つもしくは複数の媒介物を通して間接的に通信することもある。
【0069】
互いに通信するいくつかの構成要素を含む実施形態の説明は、そのような全ての構成要素が必要であることを暗示しない。反対に、本発明の可能な幅広いさまざまな実施形態を示すために、任意選択のさまざまな構成要素が説明される。
【0070】
本明細書に単一のデバイスまたは物品が記載されているときには、単一のデバイス／物品の代わりに２つ以上のデバイス／物品を使用することができる（それらが協働するか否かは問わない）ことは容易に明らかである。同様に、本明細書に２つ以上のデバイスまたは物品が記載されている場合（それらが協働するか否かは問わない）、２つ以上のデバイスまたは物品の代わりに単一のデバイス／物品を使用することができること、あるいは示された数のデバイスまたはプログラムの代わりに異なる数のデバイス／物品を使用することができることは容易に明らかである。あるいは、１つのデバイスの機能もしくは特徴またはその両方を、そのような機能／特徴を有していると明示的に記載されてない他の１つまたは複数のデバイスによって実施することもできる。したがって、本発明の他の実施形態がそのデバイス自体を含む必要はない。
【0071】
本発明のさまざまな実施形態の上記の説明は例示および説明のために示したものである。上記の説明が網羅的であること、または本発明を開示された精確な形態に限定することは意図されていない。上記の教示に照らして多くの修正および変更が可能である。本発明の範囲は、この詳細な説明によっては限定されず、本明細書に添付された特許請求の範囲によって限定されることが意図されている。上記の明細、例およびデータは、本発明の構成物の製造および使用の完全な説明を提供する。本発明の範囲を逸脱することなく本発明の多くの実施形態を実施することができるため、本発明は、添付された後の本明細書の特許請求の範囲に属する。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】