特許 7546736 埋め込みデバイス用パッケージ基板の作製方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-29

(45)【発行日】2024-09-06

(54)【発明の名称】埋め込みデバイス用パッケージ基板の作製方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20240830BHJP

   H05K 3/16 20060101ALI20240830BHJP

   H05K 3/18 20060101ALI20240830BHJP

【ＦＩ】

H05K3/46 Q

H05K3/46 B

H05K3/46 N

H05K3/16

H05K3/18 D

【請求項の数】 10

(21)【出願番号】P 2023127574

(22)【出願日】2023-08-04

(65)【公開番号】P2024023153

(43)【公開日】2024-02-21

【審査請求日】2023-08-04

(31)【優先権主張番号】202210945044.6

(32)【優先日】2022-08-08

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】520350546

【氏名又は名称】珠海越亜半導体股▲分▼有限公司

【氏名又は名称原語表記】ＺＨＵＨＡＩ ＡＣＣＥＳＳ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＣＯ．， ＬＴＤ

(74)【代理人】

【識別番号】100112737

【弁理士】

【氏名又は名称】藤田 考晴

(74)【代理人】

【識別番号】100136168

【弁理士】

【氏名又は名称】川上 美紀

(74)【代理人】

【識別番号】100196117

【弁理士】

【氏名又は名称】河合 利恵

(72)【発明者】

【氏名】陳 先明

(72)【発明者】

【氏名】林 文健

(72)【発明者】

【氏名】黄 本霞

(72)【発明者】

【氏名】黄 高

【審査官】塩澤 正和

(56)【参考文献】

【文献】特開２０１２－４４１６３（ＪＰ，Ａ）

【文献】特開２００８－３００４８２（ＪＰ，Ａ）

【文献】特開２０２１－４０１１８（ＪＰ，Ａ）

【文献】特開２０１９－６７８６４（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／１０９７４８（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２１／０３２００６９（ＵＳ，Ａ１）

【文献】中国特許出願公開第１１１９５２２０１（ＣＮ，Ａ）

【文献】中国実用新案第２１１１５０５５０（ＣＮ，Ｕ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／４６

Ｈ０５Ｋ ３／１０ － ３／２６

Ｈ０５Ｋ ３／３８

(57)【特許請求の範囲】

【請求項1】

埋め込みデバイス用パッケージ基板の作製方法であって、
一時的なキャリアプレートの上面に第３回路層及びターゲットを作製し、前記第３回路層及び前記ターゲットに第３誘電体層を圧着するステップと、
前記第３誘電体層に埋め込み対象のデバイスを置き、前記埋め込み対象のデバイスを第２誘電体層で覆うステップであって、前記埋め込み対象のデバイスのピンが、前記第３誘電体層に対向して設けられるステップと、
前記第２誘電体層の上面に第２銅箔を圧着し、前記第２銅箔によって第２回路層、第２銅柱及び第３銅柱を作製するステップと、
前記第２回路層、前記第２銅柱及び前記第３銅柱に第１誘電体層を圧着して被せ、前記第１誘電体層の上面に第１銅箔を圧着して前記一時的なキャリアプレートを除去するステップと、
前記第３回路層の下面に第４誘電体層を圧着し、前記第４誘電体層の下面に第４銅箔を圧着するステップと、
前記第４銅箔によって第４回路層及び第４銅柱を作製し、前記第１銅箔によって第１回路層及び第１銅柱を作製するステップと、を含むことを特徴とする埋め込みデバイス用パッケージ基板の作製方法。

【請求項2】

埋め込みデバイス用パッケージ基板の作製方法であって、
一時的なキャリアプレートにターゲットを作製し、前記ターゲットに第３誘電体層を圧着するステップと、
前記第３誘電体層に埋め込み対象のデバイスを置き、前記埋め込み対象のデバイスを第２誘電体層で覆うステップであって、前記埋め込み対象のデバイスのピンが、前記第３誘電体層に貼り合わせられるステップと、
前記第２誘電体層の上面に第２銅箔を圧着し、前記第２銅箔によって第３回路層を作製するステップと、
前記第３回路層を第１誘電体層で覆い、前記第１誘電体層の上面に第１銅箔を圧着して前記一時的なキャリアプレートを除去することで、前記第３誘電体層の下面を露出させるステップと、
前記第３誘電体層の下面に第２回路層、第２銅柱及び第３銅柱を作製するステップと、
前記第２回路層、前記第２銅柱及び前記第３銅柱に第４誘電体層を圧着して被せ、前記第４誘電体層の下面に第４銅箔を圧着するステップと、
前記第４銅箔によって第１回路層及び第１銅柱を作製し、前記第１銅箔によって第４回路層及び第４銅柱を作製するステップと、を含むことを特徴とする埋め込みデバイス用パッケージ基板の作製方法。

【請求項3】

前記第２銅箔によって第２回路層、第２銅柱及び第３銅柱を作製する前記ステップは、具体的には、
第２ビアホール及び第３ビアホールを作製するステップであって、前記第２ビアホールが、前記第３誘電体層及び前記第２誘電体層を貫通するステップと、
前記第２銅箔、前記第２ビアホール及び前記第３ビアホールに第２金属シード層を作製するステップと、
前記第２金属シード層に第２回路層、第２銅柱及び第３銅柱を作製するステップと、を含むことを特徴とする請求項１に記載の埋め込みデバイス用パッケージ基板の作製方法。

【請求項4】

前記第１銅箔によって第１回路層及び第１銅柱を作製する前記ステップは、具体的には、
第１ビアホールを作製するステップと、
前記第１銅箔、前記第１ビアホールに第１金属シード層を作製するステップと、
前記第１金属シード層に第１回路層及び第１銅柱を作製するステップと、を含むことを特徴とする請求項１に記載の埋め込みデバイス用パッケージ基板の作製方法。

【請求項5】

前記第３誘電体層の下面に第２回路層、第２銅柱及び第３銅柱を作製する前記ステップは、具体的には、
前記第３誘電体層の下面に第２ビアホール及び第３ビアホールを作製するステップであって、前記第２ビアホールが、前記第３誘電体層及び前記第２誘電体層を貫通するステップと、
前記第３誘電体層の下面、前記第２ビアホール及び前記第３ビアホールに第２金属シード層を作製するステップと、
前記第２金属シード層に第２回路層、第２銅柱及び第３銅柱を作製するステップと、を含むことを特徴とする請求項２に記載の埋め込みデバイス用パッケージ基板の作製方法。

【請求項6】

前記第３回路層及び前記ターゲットに第３誘電体層を圧着する前記ステップは、具体的には、
前記第３回路層及び前記ターゲットに粘性誘電体層を圧着するステップであって、前記粘性誘電体層が、前記埋め込み対象のデバイスを固定するために使用されるステップを含むことを特徴とする請求項１に記載の埋め込みデバイス用パッケージ基板の作製方法。

【請求項7】

前記第２銅箔、前記第２ビアホール及び前記第３ビアホールに第２金属シード層を作製する前記ステップは、具体的には、
化学蒸着法又は物理スパッタリング法により、前記第２銅箔、前記第２ビアホール及び前記第３ビアホールに第２金属シード層を作製するステップを含むことを特徴とする請求項３に記載の埋め込みデバイス用パッケージ基板の作製方法。

【請求項8】

前記第１誘電体層と前記第４誘電体層の厚さは、同じであることを特徴とする請求項１又は２に記載の埋め込みデバイス用パッケージ基板の作製方法。

【請求項9】

前記第３回路層及び前記ターゲットに第３誘電体層を圧着する前記ステップは、真空ラミネーター又はラミネーターにより、前記第３回路層及び前記ターゲットに第３誘電体層を圧着するステップを含むことを特徴とする請求項１に記載の埋め込みデバイス用パッケージ基板の作製方法。

【請求項10】

前記第２金属シード層に第２回路層、第２銅柱及び第３銅柱を作製する前記ステップは、具体的には、
モディファイドセミアディティブ法又はテンティング法により、前記第２金属シード層に第２回路層、第２銅柱及び第３銅柱を作製するステップを含むことを特徴とする請求項３又は５に記載の埋め込みデバイス用パッケージ基板の作製方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体製造技術の分野に関し、特に、埋め込みデバイス用パッケージ基板の作製方法に関する。

【背景技術】

【0002】

従来技術では、埋め込みデバイス用パッケージ基板の作製に対して、まず基板にキャビティを作製し、次に埋め込みデバイスをキャビティ内に貼り合わせて装着し、誘電体材料を圧着してキャビティを充填し、埋め込み対象のデバイスを覆う必要があるが、この基板作製プロセスでは、基板にキャビティを作製する必要があり、プロセスフローが長く、コストが高く、且つ作製中に基板の反りの問題が発生しやすく、最終的な歩留まりが低くなり、リソースが浪費される。したがって、埋め込みデバイス用パッケージ基板を作製するための新しい方法が急務となっている。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本開示は、従来技術に存在する技術的問題の１つを少なくともある程度解決することを目的としている。

【0004】

このため、本開示の実施形態の１つの目的は、基本的な反りを低減し、製品の歩留まりを向上させ、製造コストを節約することができる埋め込みデバイス用パッケージ基板の作製方法を提供することである。

【課題を解決するための手段】

【0005】

上記の技術的目的を達成するために、本開示の実施形態で採用される技術案は、
一時的なキャリアプレートの上面に第３回路層及びターゲットを作製し、前記第３回路層及び前記ターゲットに第３誘電体層を圧着するステップと、
前記第３誘電体層に埋め込み対象のデバイスを置き、前記埋め込み対象のデバイスを第２誘電体層で覆うステップであって、前記埋め込み対象のデバイスのピンが、前記第３誘電体層に対向して設けられるステップと、
前記第２誘電体層の上面に第２銅箔を圧着し、前記第２銅箔によって第２回路層、第２銅柱及び第３銅柱を作製するステップと、
前記第２回路層、前記第２銅柱及び前記第３銅柱に第１誘電体層を圧着して被せ、前記第１誘電体層の上面に第１銅箔を圧着して前記一時的なキャリアプレートを除去するステップと、
前記第３回路層の下面に第４誘電体層を圧着し、前記第４誘電体層の下面に第４銅箔を圧着するステップと、
前記第４銅箔によって第４回路層及び第４銅柱を作製し、前記第１銅箔によって第１回路層及び第１銅柱を作製するステップと、を含む。

【0006】

又は、上記の技術的目的を達成するために、本開示の実施形態で採用される技術案は、
一時的なキャリアプレートにターゲットを作製し、前記ターゲットに第３誘電体層を圧着するステップと、
前記第３誘電体層に埋め込み対象のデバイスを置き、前記埋め込み対象のデバイスを第２誘電体層で覆うステップであって、前記埋め込み対象のデバイスのピンが、前記第３誘電体層に貼り合わせられるステップと、
前記第２誘電体層の上面に第２銅箔を圧着し、前記第２銅箔によって第３回路層を作製するステップと、
前記第３回路層を第１誘電体層で覆い、前記第１誘電体層の上面に第１銅箔を圧着して前記一時的なキャリアプレートを除去することで、前記第３誘電体層の下面を露出させるステップと、
前記第３誘電体層の下面に第２回路層、第２銅柱及び第３銅柱を作製するステップと、
前記第２回路層、前記第２銅柱及び前記第３銅柱に前記第４誘電体層を圧着して被せ、前記第４誘電体層の下面に第４銅箔を圧着するステップと、
前記第４銅箔によって第１回路層及び第１銅柱を作製し、前記第１銅箔によって第４回路層及び第４銅柱を作製するステップと、を含む。

【0007】

また、本発明における上記実施形態の埋め込みデバイス用パッケージ基板の作製方法は、以下の付加的な技術的特徴をさらに有してもよい。
さらに、本開示の実施形態では、前記第２銅箔によって第２回路層、第２銅柱及び第３銅柱を作製する前記ステップは、具体的には、第２ビアホール及び第３ビアホールを作製するステップであって、前記第２ビアホールが、前記第３誘電体層及び前記第２誘電体層を貫通するステップと、前記第２銅箔、前記第２ビアホール及び前記第３ビアホールに第２金属シード層を作製するステップと、前記第２金属シード層に第２回路層、第２銅柱及び第３銅柱を作製するステップと、を含む。

【0008】

さらに、本開示の実施形態では、前記第１銅箔によって第１回路層及び第１銅柱を作製する前記ステップは、具体的には、第１ビアホールを作製するステップと、前記第１銅箔、前記第１ビアホールに第１金属シード層を作製するステップと、前記第１金属シード層に第１回路層及び第１銅柱を作製するステップと、を含む。

【0009】

さらに、本開示の実施形態では、前記第３誘電体層の下面に第２回路層、第２銅柱及び第３銅柱を作製する前記ステップは、具体的には、前記第３誘電体層の下面に第２ビアホール及び第３ビアホールを作製するステップであって、前記第２ビアホールが、前記第３誘電体層及び前記第２誘電体層を貫通するステップと、前記第３誘電体層の下面、前記第２ビアホール及び前記第３ビアホールに第２金属シード層を作製するステップと、前記第２金属シード層に第２回路層、第２銅柱及び第３銅柱を作製するステップと、を含む。

【0010】

さらに、本開示の実施形態では、前記第３回路層及び前記ターゲットに第３誘電体層を圧着する前記ステップは、具体的には、前記第３回路層及び前記ターゲットに粘性誘電体層を圧着するステップであって、前記粘性誘電体層が、前記埋め込み対象のデバイスを固定するために使用されるステップを含む。

【0011】

さらに、本開示の実施形態では、前記第２銅箔、前記第２ビアホール及び前記第３ビアホールに第２金属シード層を作製するステップは、具体的には、化学蒸着法又は物理スパッタリング法により、前記第２銅箔、前記第２ビアホール及び前記第３ビアホールに第２金属シード層を作製するステップを含む。

【0012】

さらに、本開示の実施形態では、前記第３回路層及び前記ターゲットに第３誘電体層を圧着する前記ステップは、真空ラミネーター又はラミネーターにより、前記第３回路層及び前記ターゲットに第３誘電体層を圧着するステップを含む。

【0013】

さらに、本開示の実施形態では、前記第２金属シード層に第２回路層、第２銅柱及び第３銅柱を作製する前記ステップは、具体的には、モディファイドセミアディティブ法又はテンティング法により、前記第２金属シード層に第２回路層、第２銅柱及び第３銅柱を作製するステップを含む。

【0014】

一方、本開示の実施形態は、いずれか１項に記載の埋め込みデバイス用パッケージ基板の作製方法により作製される埋め込みデバイス用パッケージ基板をさらに提供する。

【発明の効果】

【0015】

本開示の利点及び有益な効果は、以下の説明から部分的に示され、一部が以下の説明から明らかになり、又は本開示の実践によって理解される。
本開示は、埋め込みデバイスを置くためのキャビティを追加して作製することなく、一時的なキャリアプレートを誘電体層で覆うことで埋め込みデバイスを基板に直接埋め込むことができ、且つデバイスを埋め込んだ後、一時的なキャリアプレートのキャリアを除去することができ、その後の圧着固化中に一時的なキャリアが材質の違いにより、誘電体材料に従って収縮しないこと、又は、誘電体材料の収縮量と異なり、応力が生じ、誘電体材料が固化した後に基板全体が反り、製品の歩留まりに影響を与えることを回避することができる。

【図面の簡単な説明】

【0016】

【図1】本発明の１つの具体的な実施形態における埋め込みデバイス用パッケージ基板の作製方法のフローチャートである。

【図2】本発明の別の具体的な実施形態における埋め込みデバイス用パッケージ基板の作製方法のフローチャートである。

【図3】本発明の１つの具体的な実施形態における埋め込みデバイス用パッケージ基板の作製プロセスの構造概略図である。

【図4】本発明の別の具体的な実施形態における埋め込みデバイス用パッケージ基板の作製プロセスの構造概略図である。

【発明を実施するための形態】

【0017】

以下、添付図面を参照して本発明の実施形態における埋め込みデバイス用パッケージ基板の作製方法の原理及びプロセスを説明する。

【0018】

図１及び図２を参照すると、本発明に係る埋め込みデバイス用パッケージ基板の作製方法は、
一時的なキャリアプレートの上面に第３回路層及びターゲットを作製し、前記第３回路層及び前記ターゲットに第３誘電体層を圧着するステップＳ１と、
前記第３誘電体層に埋め込み対象のデバイスを置き、前記埋め込み対象のデバイスを第２誘電体層で覆うステップであって、前記埋め込み対象のデバイスのピンが、前記第３誘電体層に対向して設けられるステップＳ２と、
前記第２誘電体層の上面に第２銅箔を圧着し、前記第２銅箔によって第２回路層、第２銅柱及び第３銅柱を作製するステップＳ３と、
前記第２回路層、前記第２銅柱及び前記第３銅柱に第１誘電体層を圧着して被せ、前記第１誘電体層の上面に第１銅箔を圧着して前記一時的なキャリアプレートを除去するステップＳ４と、
前記第３回路層の下面に第４誘電体層を圧着し、前記第４誘電体層の下面に第４銅箔を圧着するステップＳ５と、
前記第４銅箔によって第４回路層及び第４銅柱を作製し、前記第１銅箔によって第１回路層及び第１銅柱を作製するステップＳ６と、を含み、
又は、
一時的なキャリアプレートにターゲットを作製し、前記ターゲットに第３誘電体層を圧着するステップＳ１１と、
前記第３誘電体層に埋め込み対象のデバイスを置き、前記埋め込み対象のデバイスを第２誘電体層で覆うステップであって、前記埋め込み対象のデバイスのピンが、前記第３誘電体層に貼り合わせられるステップＳ１２と、
前記第２誘電体層の上面に第２銅箔を圧着し、前記第２銅箔によって第３回路層を作製するステップＳ１３と、
前記第３回路層を第１誘電体層で覆い、前記第１誘電体層の上面に第１銅箔を圧着して前記一時的なキャリアプレートを除去することで、前記第３誘電体層の下面を露出させるステップＳ１４と、
前記第３誘電体層の下面に第２回路層、第２銅柱及び第３銅柱を作製するステップＳ１５と、
前記第２回路層、前記第２銅柱及び前記第３銅柱に前記第４誘電体層を圧着して被せ、前記第４誘電体層の下面に第４銅箔を圧着するステップＳ１６と、
前記第４銅箔によって第１回路層及び第１銅柱を作製し、前記第１銅箔によって第４回路層及び第４銅柱を作製するステップＳ１７と、を含む。

【0019】

具体的には、本開示の幾つかの実施形態では、第１回路層は、パッケージ基板全体の最上部に設けられるが、第４回路層は、基板の最下部に位置する。第２回路層は、埋め込みデバイスに直接接続される回路層であり、第２回路層は、第１回路層にも接続される。第３回路層は、第２回路層及び第４回路層に接続される回路層である。第１誘電体層は、第１回路層をキャリアするための誘電体層である。第４誘電体層は、第４回路層をキャリアするための誘電体層である。第３誘電体層は、埋め込み対象のデバイスを固定するための誘電体層である。第２誘電体層は、埋め込みデバイス全体を覆うための誘電体層である。第１誘電体層と第４誘電体層は、ＰＰ材料（ポリプロピレン材料）で作製されてもよく、第３誘電体層は、埋め込みデバイスを固定できる粘性誘電体材料で作製されてもよいが、第２誘電体層は、非ガラス繊維誘電体材料で作製されてもよい。第１回路層と第２回路層は、第１銅柱を介して接続されてもよく、第２回路層は、埋め込みデバイスに接続される回路層であり、第２回路層は、第２銅柱を介して埋め込みデバイスに接続されてもよく、第３回路層は、埋め込みデバイスを覆うための第２誘電体層及び埋め込みデビアスを固定するための第３誘電体層を貫通する第３銅柱を介して第２回路層に接続されてもよく、第４回路層は、第４銅柱を介して第３回路層に接続される。作製過程では、回路を作製するための第１銅箔、第２銅箔、第３銅箔及び第４銅箔は、圧着により対応する誘電体層に密着されてもよい。

【0020】

さらに、前記第２銅箔によって第２回路層、第２銅柱及び第３銅柱を作製する前記ステップＳ３は、具体的には、
第２ビアホール及び第３ビアホールを作製するステップであって、前記第２ビアホールが、前記第３誘電体層及び前記第２誘電体層を貫通するステップと、
前記第２銅箔、前記第２ビアホール及び前記第３ビアホールに第２金属シード層を作製するステップと、
前記第２金属シード層に第２回路層、第２銅柱及び第３銅柱を作製するステップと、を含む。

【0021】

具体的には、第２銅箔と第２誘電体層上に、第２ビアホール及び第３ビアホールをレーザー穴あけにより層間に作製することができ、第２ビアホールは、第２誘電体層及び第３誘電体層を貫通する必要があり、且つ第３回路層及び第２回路層を接続するための第３銅柱のその後の作製を容易にするために、第３回路層を第２ビアホールに露出させる必要もあるが、第３ビアホールを作製する場合、埋め込みデバイスのピンを第３ビアホールに露出させる必要がある。穴あけが完了した後、第２ビアホール、第３ビアホール及び穴をあけた銅箔に１層のシード層を形成する必要があり、シード層は、その後の第２回路層の作製に使用されることができる。金属シード層の作製が完了した後、シード層に第２回路層を作製することができる。また、第３ビアホール及び第３銅柱の数は、埋め込みデバイスのピンに応じて決定されてもよく、第２ビアホール及び第２銅柱の数は、実際の用途の具体的な回路の機能に応じて１つ又は複数選択されてもよく、ここでは限定されない。

【0022】

さらに、第１銅箔によって第１回路層及び第１銅柱を作製する前記ステップＳ６は、具体的には、
第１ビアホールを作製するステップＳと、
前記第１銅箔、前記第１ビアホールに第１金属シード層を作製するステップＳと、
前記第１金属シード層に第１回路層及び第１銅柱を作製するステップと、を含んでもよい。

【0023】

具体的には、本開示では、第１ビアホールは、第１誘電体層全体を貫通する必要がある。第１ビアホールは、具体的な実際の用途に応じて１つ又は複数設けられてもよい。第１ビアホールは、レーザー穴あけプロセスによって作製されてもよい。第１ビアホールが作製された後、前記第１銅箔、前記第１ビアホールを第１金属シード層で覆い、金属シード層は、穴をあけた後の第１銅箔、第１ビアホールを完全に覆う必要があり、金属シード層は、通過できる。金属シード層の作製が完了した後、金属シード層によって第１回路層及び第１銅柱を作製する必要がある。

【0024】

さらに、前記第３誘電体層の下面に第２回路層、第２銅柱及び第３銅柱を作製するステップＳ１５は、具体的には、
前記第３誘電体層の下面に第２ビアホール及び第３ビアホールを作製するステップであって、前記第２ビアホールが、前記第３誘電体層及び前記第２誘電体層を貫通するステップと、
前記第３誘電体層の下面、前記第２ビアホール及び前記第３ビアホールに第２金属シード層を作製するステップと、
前記第２金属シード層に第２回路層、第２銅柱及び第３銅柱を作製するステップと、を含んでもよい。

【0025】

第３誘電体層の下面に、第２ビアホール及び第３ビアホールをレーザー穴あけにより層間に作製することができ、第２ビアホールは、第２誘電体層及び第３誘電体層を貫通する必要があり、且つ第３回路層及び第２回路層を接続するための第３銅柱のその後の作製を容易にするために、第３回路層を第２ビアホールに露出させる必要もあるが、第３ビアホールを作製する場合、埋め込みデバイスのピンを第３ビアホールに露出させる必要がある。穴あけが完了した後、第２ビアホール、第３ビアホール及び穴をあけた銅箔に１層のシード層を形成する必要があり、シード層は、その後の第２回路層の作製に使用されることができる。金属シード層の作製が完了した後、シード層に第２回路層を作製することができる。

【0026】

さらに、化学蒸着法又は物理スパッタリング法により、前記第２銅箔、前記第２ビアホール及び前記第３ビアホールに第２金属シード層を作製する。

【0027】

具体的には、本開示の幾つかの実施形態では、第２金属シード層は、化学蒸着法と物理スパッタリング法により作製されてもよい。さらに、化学蒸着法としては、銅材料による化学気相蒸着法であってもよく、物理スパッタリング法としては、誘電体層に銅薄膜をメッキする真空マグネトロンスパッタリング技術であってもよい。

【0028】

さらに、本開示の幾つかの実施形態では、前記第１誘電体層と前記第４誘電体層の厚さは、同じである。

【0029】

具体的には、第１誘電体層と第４誘電体層は、圧着プロセスにより対応する回路層に圧着されてもよい。圧着後の誘電体層に一定の横方向の応力が存在し、第１誘電体層と第４誘電体層の厚さが同じであるため、非対称構造による反りの問題を回避することができる。また、第１誘電体層及び第４誘電体層の厚さが近くてもよい。２つの誘電体層の厚さが近い場合、２つの誘電体層の厚さの差は、０．０５ｍｍを超えなくてもよい。

【0030】

さらに、本開示の幾つかの実施形態では、第３誘電体層は、圧着プロセスにより作製されてもよい。第３誘電体層を圧着する場合、第３誘電体層が粘性材料であるため、第３誘電体層の埋め込みデバイスを固定するための側面に保護膜を貼り付ける必要があり、圧着が完了した後、埋め込みデバイスを置く前にそれを剥がす必要がある。

【0031】

さらに、第３誘電体層を圧着する場合、真空ラミネーター又はラミネーターにより、第３回路層及びターゲットに圧着することができる。

【0032】

さらに、前記第２金属シード層上の第２回路層、第２銅柱及び第３銅柱の作製は、ＭＳＡＰプロセス（モディファイドセミアディティブ法）又はＴｅｎｔｉｎｇプロセス（テンティング法）により行われてもよい。

【0033】

以下に、図３及び図４を参照して、本開示の２種類の埋め込みデバイス用パッケージ基板の作製方法を説明する。

【0034】

そのうちの１種類の方法については図３を参照してもよい。

【0035】

図３のａを参照すると、一時的なキャリアプレート１００１は、物理的に引き裂くことができる２枚の銅箔及びキャリアを含む。まず、一時的なキャリアプレート１００１に第３回路層１００２及びターゲット１００３を作製し、前記第３回路層１００２及び前記ターゲット１００３に第３誘電体層１００４を圧着する。第３誘電体層１００４は、粘性誘電体層であり、その後の埋め込みデバイスを固定することができ、ターゲット１００３は、埋め込みデバイスを位置決めすることができる。第３誘電体層１００４は、真空ラミネーター又はラミネーターにより圧着されてもよく、第３回路層１００２は、ＭＳＡＰプロセスにより作製されてもよい。

【0036】

次に、図３のｂを参照すると、第３誘電体層１００４に埋め込み対象のデバイス１００５を置き、前記埋め込み対象のデバイス１００５を第２誘電体層１００６で覆い、前記埋め込み対象のデバイス１００５のピンは、前記第３誘電体層１００４に対向して設けられ、埋め込み対象のデバイス１００５のピンは、上向きであり、埋め込み対象のデバイス１００５の本体は、第３誘電体層１００４に粘着されるが、ターゲットは、デバイスを置くときに埋め込み対象のデバイス１００５を位置決めすることができる。第２誘電体層１００６は、埋め込み対象のデバイス１００５を完全に覆う必要がある。

【0037】

次に、図３のｃを参照すると、第２誘電体層１００６の上面に第２銅箔１００７を圧着し、前記第２銅箔１００７によって第２回路層１００８、第２銅柱１００９及び第３銅柱１０１０を作製する。第２銅柱１００９は、第２誘電体層１００６及び第３誘電体層１００４を貫通する必要がある。第３銅柱１０１０は、第２回路層１００８及び第３回路層１００２を電気的に接続することができる。第２銅柱１００９は、第２回路層１００８と、第２回路層１００８及び第３回路層１００２との間に位置する埋め込み対象のデバイス１００５とを電気的に接続することができる。

【0038】

次に、図３のｄを参照すると、前記第２回路層１００８に第１誘電体層１０１１を圧着して被せ、前記第１誘電体層１０１１の上面に第１銅箔１０１２を圧着して一時的なキャリアプレート１００１を除去する。第１誘電体層１０１１は、第２回路層１００８、第２銅柱１００９及び第３銅柱１０１０を完全に覆う必要がある。第１銅箔１０１２の圧着が完了した後、物理的な引き裂き及びエッチングにより一時的なキャリアプレート１００１を除去することができる。

【0039】

次に、図３のｅを参照すると、一時的なキャリアプレート１００１が除去された後、前記第３回路層１００２の下面に第４誘電体層１０１３を圧着し、前記第４誘電体層１０１３の下面に第４銅箔１０１４を圧着する。第４誘電体層１０１３を圧着する場合、第１誘電体層１０１１と同じ厚さのＰＰ材料からなる誘電体層を選択してもよい。同じ厚さであれば、圧着時の非対称性による反り現象を回避することができる。

【0040】

最後に、図３のｆを参照すると、第４銅箔１０１４を圧着した後、第４銅箔１０１４によって第４回路層１０１５及び第４銅柱１０１６を作製し、第１銅箔１０１２によって第１回路層１０１７及び第１銅柱１０１８を作製することができる。具体的には、第１回路層１０１７及び第４回路層１０１５は、同時に作製されてもよく、第１銅柱１０１８及び第４銅柱１０１６も同時に作製されてもよく、まず第１回路層１０１７を作製し、次に第４回路層１０１５を作製し、最後に第１銅柱１０１８及び第４銅柱１０１６を作製してもよく、ここではプロセスにおける前後のステップが限定されない。

【0041】

図３の各図ａ－ｆでは、各作製ステップで新たに追加された一部の層及びデバイスのみにマークが付けられており、マークされていないものは、このステップの前のステップで現れた層及びデバイスである。

【0042】

別の方法については図４を参照してもよい。

【0043】

図４のａを参照すると、まず一時的なキャリアプレート２００１にターゲット２００２を作製し、前記ターゲット２００２に第３誘電体層２００３を圧着する。

【0044】

次に図４のｂを参照すると、前記第３誘電体層２００３に埋め込み対象のデバイス２００４を置き、前記埋め込み対象のデバイス２００４を第２誘電体層２００５で覆い、前記埋め込み対象のデバイス２００４のピンは、前記第３誘電体層２００３に貼り合わせられる。

【0045】

次に図４のｃを参照すると、前記第２誘電体層２００５の上面に第２銅箔２００６を圧着し、前記第２銅箔２００６によって第３回路層２００７を作製する。

【0046】

次に、図４のｄを参照すると、前記第３回路層２００７を第１誘電体層２００８で覆い、前記第１誘電体層２００８の上面に第１銅箔２００９を圧着して前記一時的なキャリアプレート２００１を除去し、前記第３誘電体層２００３の下面を露出させる。

【0047】

図４のｅを参照すると、前記第３誘電体層２００３の下面に第２回路層２０１０、第２銅柱２０１１及び第３銅柱２０１２を作製する。

【0048】

次に、図４のｆを参照すると、第２回路層２０１０、第２銅柱２０１１及び第３銅柱２０１２を覆うように前記第４誘電体層２０１３を基板の下から圧着し、前記第４誘電体層２０１３の下面に第４銅箔を圧着する。

【0049】

最後に、図４のｇを参照すると、第４銅箔２０１４によって第１回路層２０１５及び第１銅柱２０１６を作製し、第１銅箔２００９によって第４回路層２０１７及び第４銅柱２０１８を作製する。

【0050】

なお、図４の各図ａ－ｇでは、各作製ステップで新たに追加された一部の層及びデバイスのみにマークが付けられており、マークされていないものは、このステップの前のステップで現れた層及びデバイスである。

【0051】

また、本開示の実施形態は、上記のいずれかの実施形態に記載の埋め込みデバイス用パッケージ基板の作製方法により作製され得る埋め込みデバイス用パッケージ基板をさらに提供する。

【0052】

幾つかの選択可能な実施形態では、ブロック図に示される機能／動作は、動作説明図で示されている順序で発生しなくてもよい。例えば、関連する機能／動作によっては、連続して示される２つのブロックは、実際には、ほぼ同時に実行されてもよく、又は、前記ブロックは、逆の順序で実行される場合もある。また、本開示のフローチャートで示され且つ説明される実施形態は、技術のより包括的な理解を提供する目的で、例として提供される。開示される方法は、本明細書に示される操作と論理フローに限定されない。様々な動作の順序が変更され、より大きな動作として説明された一部のサブ動作が独立して実行される選択可能な実施形態が考えられる。

【0053】

本明細書の上記説明では、「１つの実施形態／実施例」、「別の実施形態／実施例」又は「幾つかの実施形態／実施例」などの用語を参照した説明は、実施形態又は例で説明される具体的な特徴、構造、材料又は特性が本開示の少なくとも１つの実施形態又は例に含まれることを意味する。本明細書では、上記用語の例示的な表現は、必ずしも同じ実施形態又は例を意味するわけではない。しかも、説明される具体的な特徴、構造、材料又は特性が任意の１つ又は複数の実施形態又は例において適切な方式で組み合わせられてもよい。

【0054】

本開示の実施形態を示して説明したが、当業者であれば、本開示の原理や精神から逸脱することなく、これらの実施形態に対して様々な変更、修正、置換及び変形を行うことができ、本開示の範囲が特許請求の範囲及びその同等物により限定されることが理解できる。

【0055】

以上、本開示の好適な実施形態を具体的に説明したが、本開示は、前記実施形態に限定されるものではなく、当業者は、本発明の精神から逸脱せずに種々の同等の変形又は置き換えを行うことができ、これらの同等の変形又は置き換えは、いずれも本開示の特許請求の範囲によって限定された範囲に含まれる。

【図1】

【図2】

【図3】

【図4】