特許 7547079 マスタスレーブ通信システムおよびその制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-30

(45)【発行日】2024-09-09

(54)【発明の名称】マスタスレーブ通信システムおよびその制御方法

(51)【国際特許分類】

   H04L 61/50 20220101AFI20240902BHJP

   H04L 12/40 20060101ALI20240902BHJP

【ＦＩ】

H04L61/50

H04L12/40 Z

【請求項の数】 8

(21)【出願番号】P 2020085945

(22)【出願日】2020-05-15

(65)【公開番号】P2021180448

(43)【公開日】2021-11-18

【審査請求日】2023-04-18

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】100125254

【弁理士】

【氏名又は名称】別役 重尚

(72)【発明者】

【氏名】猪 浩一朗

【審査官】前田 健人

(56)【参考文献】

【文献】米国特許出願公開第２０１７／０２９４０９２（ＵＳ，Ａ１）

【文献】特開２０１５－１０９６０８（ＪＰ，Ａ）

【文献】特開平１０－２７１１３８（ＪＰ，Ａ）

【文献】特開２０１２－１９５６５９（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０１１４２７４（ＵＳ，Ａ１）

【文献】特表２０１４－５０３９７０（ＪＰ，Ａ）

【文献】米国特許第０６７４５２７０（ＵＳ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ １２／４０

Ｈ０４Ｌ ６１／５０

(57)【特許請求の範囲】

【請求項1】

マスタノードと、固有でないアドレスである初期アドレスを保持する複数のスレーブノードとを含むマスタスレーブ通信システムであって、
前記複数のスレーブノードの各々のアドレスを、前記初期アドレスから、前記初期アドレスとは異なる前記複数のスレーブノードの各々に対応する固有アドレスに変更する変更処理を実行する変更手段と、
前記変更手段により前記複数のスレーブノードの各々のアドレスが、対応する固有アドレスに変更された後に、前記初期アドレスを用いて、前記複数のスレーブノードとの通信を試みる試行手段と、を有し、
前記変更手段は、前記試行手段による試行結果が通信の成立を示す場合に、前記変更処理を再び実行することを特徴とするマスタスレーブ通信システム。

【請求項2】

前記試行結果が通信の不成立を示した場合、前記複数のスレーブノードの各々の動作状態が正常であると判別する判別手段をさらに有することを特徴とする請求項１に記載のマスタスレーブ通信システム。

【請求項3】

前記判別手段は、前記試行結果が通信の成立を示した場合、前記複数のスレーブノードのうち少なくとも１つの動作状態が正常でないと判別することを特徴とする請求項２に記載のマスタスレーブ通信システム。

【請求項4】

前記判別手段は、前記試行結果が通信の成立を示した場合、前記複数のスレーブノードのうち少なくとも１つは初期状態にリセットされていると判別することを特徴とする請求項２に記載のマスタスレーブ通信システム。

【請求項5】

前記マスタノードと前記複数のスレーブノードとは、Ｉ２Ｃ通信方式を用いて通信され、
前記変更手段は、前記試行手段による試行結果として、前記複数のスレーブノードに接続されたシリアルデータバスの状態がデータを正常に受信したことを示すＡＣＫである場合に、前記変更処理を再び実行することを特徴とする請求項１に記載のマスタスレーブ通信システム。

【請求項6】

前記試行手段は、前記複数のスレーブノードの全てに電力を供給した状態で、前記初期アドレスを用いて、前記複数のスレーブノードとの通信を試み、
前記試行結果が通信の成立を示す場合、前記試行手段は、前記複数のスレーブノードの各々に対する電力の供給を停止した後に、再度、前記複数のスレーブノードの各々に電力を供給した状態で、前記初期アドレスを用いて、前記複数のスレーブノードとの通信を試みることを特徴とする請求項１に記載のマスタスレーブ通信システム。

【請求項7】

前記マスタノードは、前記複数のスレーブノードと通信を行う電子デバイスであることを特徴とする請求項１乃至６のいずれか１項に記載の通信システム。

【請求項8】

マスタノードと、固有でないアドレスである初期アドレスを保持する複数のスレーブノードとを含むマスタスレーブ通信システムの制御方法であって、
前記複数のスレーブノードの各々のアドレスを、前記初期アドレスから、前記初期アドレスとは異なる前記複数のスレーブノードの各々に対応する固有アドレスに変更する変更処理を実行し、
前記変更処理が完了した後に、前記初期アドレスを用いて、前記複数のスレーブノードとの通信を試み、
前記変更処理の完了後における前記初期アドレスを用いた通信の試行結果が通信の成立を示す場合に、前記変更処理を再び実行することを特徴とするマスタスレーブ通信システムの制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、マスタスレーブ通信システムおよびその制御方法に関する。

【背景技術】

【0002】

電子デバイスとしてのマスタノードが複数のスレーブノードと通信を行うマスタスレーブ通信システムが知られている。一般に、マスタノードとスレーブノードの通信には、当該スレーブノードに割り当てられたアドレス（スレーブアドレス）を指定して、任意のスレーブノードとマスタノードとの間の通信を確立する方法がとられている。マスタスレーブ通信システムの１つであるＩ２Ｃ通信においては、図１０に示すような通信方式が採用される。

【0003】

まず、マスタノードから、スタートコンディション（Ｓ）信号、接続したいスレーブアドレス信号、マスタ側がリードかライトかを指示するＲ／Ｗ信号が送信される。スレーブノードが信号を受け取ると、スレーブノードからＡＣＫが返信される。その後、マスタ側がライトとなる場合は、マスタノードからデータ信号が送信され、スレーブノードが信号を受け取るとスレーブノードからＡＣＫが返信される。一方、マスタ側がリードとなる場合は、スレーブノードからデータ信号が送信され、マスタノードが信号を受け取るとマスタノードからＡＣＫが返信される。最後にマスタノードからストップコンディション信号（Ｐ）が送信され、スレーブノードとの通信が終了する。

【0004】

ここで信号を受け取る側が信号を正しく受け取れなかった場合、ＡＣＫが返信されずＮＣＫ状態となる。このマスタスレーブ通信システムにおいては、複数のスレーブノードにはそれぞれに固有のアドレスが割り当てられる必要がある。その方法としては、特許文献１に記載されるように、マスタノードからスレーブノードそれぞれに固有のスレーブアドレスを設定することで、それぞれのスレーブノードへの通信を可能にする方式が知られている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開平５－２９２０９８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、マスタノードは、各スレーブノードが正常に動作しているかどうかという動作状態を判別するためには、それぞれのスレーブノードのスレーブアドレスを指定して通信を行い、通信が確立するかどうかを確認する必要がある。例えば、図９に示すようにスレーブノードＡ、Ｂ、Ｃの各々との通信の確立を１つ１つ確認し、つまりスレーブノードの各々からＡＣＫが返信されることを確認する必要がある。スレーブノードの数が多い場合、確認には長い時間を要してしまう。複数のスレーブノードの動作状態の判別に長時間を要すると、マスタスレーブ通信システムが搭載されている機器全体の円滑な制御ができないおそれがある。

【0007】

本発明は、複数のスレーブノードの動作状態を短時間で判別することを目的とする。

【課題を解決するための手段】

【0008】

上記目的を達成するために本発明は、マスタノードと、固有でないアドレスである初期アドレスを保持する複数のスレーブノードとを含むマスタスレーブ通信システムであって、前記複数のスレーブノードの各々のアドレスを、前記初期アドレスから、前記初期アドレスとは異なる前記複数のスレーブノードの各々に対応する固有アドレスに変更する変更処理を実行する変更手段と、前記変更手段により前記複数のスレーブノードの各々のアドレスが、対応する固有アドレスに変更された後に、前記初期アドレスを用いて、前記複数のスレーブノードとの通信を試みる試行手段と、を有し、前記変更手段は、前記試行手段による試行結果が通信の成立を示す場合に、前記変更処理を再び実行することを特徴とする。

【発明の効果】

【0009】

本発明によれば、複数のスレーブノードの動作状態を短時間で判別することができる。

【図面の簡単な説明】

【0010】

【図1】マスタスレーブ通信システムの構成を概略的に示すブロック図である。

【図2】スレーブノードＡの構成を概略的に示すブロック図である。

【図3】Ｉ２Ｃ通信のタイミングチャートである。

【図4】スレーブアドレス設定処理を示すフローチャートである。

【図5】スレーブアドレス設定処理を示す図４の続きのフローチャートである。

【図6】スレーブアドレスの変更を説明する図である。

【図7】状態判別処理を示すフローチャートである。

【図8】Ｉ２Ｃ通信方式の説明図である。

【図9】従来のＩ２Ｃ通信方式の説明図である。

【図10】従来のＩ２Ｃ通信方式の説明図である。

【発明を実施するための形態】

【0011】

以下、図面を参照して本発明の実施の形態を説明する。

【0012】

図１は、本発明の一実施の形態に係るマスタスレーブ通信システムの構成を概略的に示すブロック図である。図１において、マスタスレーブ通信システム１０００（以下、通信システム１０００）は、マスタＣＰＵ１００、及び複数のスレーブノードを備える。本実施の形態では、一例として、通信システム１０００が、３つのスレーブノード、具体的にはスレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３を備える構成について説明する。なお、通信システム１０００が備えるスレーブノードの個数は３つに限られず、２つ、又は４つ以上であっても良い。例えば、スレーブノードのアドレスのデータ長が８ビットである場合、スレーブノードの最大個数は、２^８－１、つまり、２５５となる。

【0013】

電子デバイスとしてのマスタＣＰＵ１００は、１つ以上のマスタノード及びマスタＲＯＭ１０４を備える。本実施の形態では、一例として、通信システム１０００が、１つのマスタノード、具体的に、マスタノード１０１を備える構成について説明する。

【0014】

マスタノード１０１は、データ出力端子（ＳＤＡ）及びクロック出力端子（ＣＬＫｏｕｔ）を備える。データ出力端子は、シリアルデータバス１０２に接続され、クロック出力端子は、クロック信号線１０３に接続される。シリアルデータバス１０２及びクロック信号線１０３には、それぞれスレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３が並列に接続される。このように、通信システム１０００では、１つのマスタノードに対して複数のスレーブノードがぶらさがるように接続される。

【0015】

通信システム１０００では、通信方式として、例えば、Ｉ２Ｃ通信が使用される。Ｉ２Ｃ通信では、マスタノード１０１が、クロック出力端子からクロック信号線１０３にシリアル通信用のクロック信号を出力する。クロック信号の立上りエッジ時におけるシリアルデータバス１０２の論理によって、シリアルデータが確定する。すなわち、スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３のうち、マスタノード１０１によって指定されたスレーブノードは、当該クロック信号の立上りエッジ時におけるシリアルデータバス１０２のデータ信号を読み取る。以下では、マスタノード１０１がシリアルデータバス１０２及びクロック信号線１０３を介して各スレーブノードと行う通信を「マスタスレーブ通信」と称する。

【0016】

マスタＣＰＵ１００は、スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３へ電力を供給する。図１において、マスタＣＰＵ１００は、電源線１２１からスレーブノードＡ１１１へ電力を供給し、電源線１２２からスレーブノードＢ１１２へ電力を供給し、電源線１２３からスレーブノードＣ１１３へ電力を供給する。なお、以下では、電源線１２１からスレーブノードＡ１１１へ供給される電力を「Ｖｃｃ－Ａ」とする。電源線１２２からスレーブノードＢ１１２へ供給される電力を「Ｖｃｃ－Ｂ」とする。電源線１２３からスレーブノードＣ１１３へ供給される電力を「Ｖｃｃ－Ｃ」とする。マスタＣＰＵ１００は、電力の供給のオンオフ制御を電源線１２１～１２３毎に個別に実施可能である。マスタＲＯＭ１０４は、複数の変更アドレスを格納する。各変更アドレスは、マスタスレーブ通信にて使用される各スレーブノードのアドレスを設定する後述するスレーブアドレス設定処理（図４、図５）にて使用される。変更アドレスは、各スレーブノードに対応する固有のアドレス（固有アドレス）であり、各スレーブノードの変更アドレスは互いに異なるアドレスである。

【0017】

Ｉ２Ｃ通信では、スレーブノードＡ１１１、スレーブノードＢ１１２及びスレーブノードＣ１１３は、通信システム１０００内での通信に用いられるそれぞれ固有のスレーブアドレスを有している。マスタノード１０１は、通信対象とするスレーブノードが有しているスレーブアドレスを指定することで、スレーブノードＡ１１１、スレーブノードＢ１１２もしくはスレーブノードＣ１１３のいずれかが通信対象として選択される。マスタノード１０１は、選択されたスレーブノードと通信を行う。

【0018】

Ｉ２Ｃ通信では、シリアルデータバス１０２及びクロック信号線１０３は、抵抗を介して電源Ｖｄｄにプルアップされている。この電源Ｖｄｄの電圧は、マスタノード１０１やスレーブノードへ供給される電圧（Ｖｃｃ）と同等である。シリアルデータバス１０２及びクロック信号線１０３には複数のスレーブノードが接続されるため、それぞれのノードのシリアルデータバス１０２及びクロック信号線１０３につながる端子はオープンドレイン構成をとる。各スレーブノードの端子は、常時は入力モードにしてハイインピーダンス状態となる。

【0019】

なお、本実施の形態では、スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３は互いに同様の構成であるので、以下では、代表してスレーブノードＡ１１１の構成を説明する。なお、以下では、スレーブノードＢ１１２の構成要素については、スレーブノードＡ１１１の構成要素の符号末尾の「Ａ」を「Ｂ」と読み替える。また、スレーブノードＣ１１３の構成要素について、スレーブノードＡ１１１の構成要素の符号末尾の「Ａ」を「Ｃ」と読み替える。

【0020】

図２は、スレーブノードＡ１１１の構成を概略的に示すブロック図である。図２において、スレーブノードＡ１１１は、シリアル／パラレル変換部２０１Ａ、受信アドレスレジスタ２０２Ａ、内部アドレスレジスタ２０３Ａ、スレーブＣＰＵ２０４Ａ、及びスレーブＲＯＭ２０５Ａを備える。シリアル／パラレル変換部２０１Ａ、受信アドレスレジスタ２０２Ａ、スレーブＣＰＵ２０４Ａは、内部バス２０６Ａを介して互いに接続されている。スレーブＲＯＭ２０５Ａおよび内部アドレスレジスタ２０３Ａは、スレーブＣＰＵ２０４Ａと接続されている。

【0021】

シリアル／パラレル変換部２０１Ａは、シリアルデータバス１０２及びクロック信号線１０３と接続される。シリアル／パラレル変換部２０１Ａは、マスタノード１０１から出力されたクロック信号の立上りエッジのタイミングで、マスタノード１０１から出力されたデータ信号を取り込む。シリアル／パラレル変換部２０１Ａは、取り込んだデータ信号に基づくシリアルデータをパラレルデータに変換して内部バス２０６Ａに出力する。また、シリアル／パラレル変換部２０１Ａは、内部バス２０６Ａを介して受信したパラレルデータをシリアルデータに変換して、当該シリアルデータのデータ信号をシリアルデータバス１０２へ出力する。

【0022】

受信アドレスレジスタ２０２Ａは、マスタノード１０１から受信したシリアル情報に含まれる変更アドレスを保持する。スレーブＣＰＵ２０４Ａは、スレーブノードＡ１１１の全体的な動作制御を司る演算装置である。スレーブＲＯＭ２０５Ａは、スレーブＣＰＵ２０４Ａによる制御に必要な各種情報を格納する。各種情報は、例えば、スレーブノードＡ１１１の初期アドレスを含む。初期アドレスは、マスタノード１０１と初期通信を確立するために用いられる。初期アドレスは、各スレーブノード間で共通であるが、いずれの変更アドレスとも異なる。

【0023】

スレーブノードＡ１１１には、電源線１２１を介してマスタＣＰＵ１００から電力（Ｖｃｃ－Ａ）が供給される。マスタＣＰＵ１００から電力が供給されない（Ｖｃｃオフ）と、スレーブノードＡ１１１において、スレーブＣＰＵ２０４Ａやシリアル／パラレル変換部２０１Ａ等のスレーブノードＡ１１１内の各ブロックは動作しない。従って、スレーブノードＡ１１１は、シリアルデータバス１０２及びクロック信号線１０３から切断された状態となり、マスタノード１０１と通信不可能な状態となる。この状態は、実質的に、スレーブノードＡ１１１がマスタノード１０１と未接続状態である。

【0024】

マスタＣＰＵ１００から電力が供給される（Ｖｃｃオン）と、スレーブＣＰＵ２０４Ａが起動すると共に、スレーブＲＯＭ２０５Ａに格納されている初期スレーブアドレスが内部アドレスレジスタ２０３Ａに転送される。また、シリアル／パラレル変換部２０１Ａ等のスレーブノードＡ１１１内の各ブロックが動作可能となる。従って、スレーブノードＡ１１１は、シリアルデータバス１０２及びクロック信号線１０３に接続された状態となり、マスタノード１０１と通信可能な状態となる。この状態は、実質的に、スレーブノードＡ１１１がマスタノード１０１と接続状態である。

【0025】

図３（ａ）、（ｂ）で、Ｉ２Ｃ通信方式における通信タイミングについて説明する。図３（ａ）は、Ｉ２Ｃ通信のタイミングチャートである。ここでは、８ビットを１セットとして通信を行う場合について説明する。まず、マスタノード１０１はスタートコンディション（Ｓ）信号を出力する。スタートコンディションとは、マスタノード１０１がクロック信号線１０３上のクロック信号論理がＨｉｇｈの時に、シリアルデータバス１０２上のシリアルデータ論理をＬｏｗにした状態のことである。スタートコンディション（Ｓ）信号を出力することが、Ｉ２Ｃ通信開始の合図となる。

【0026】

続いてマスタノード１０１は、クロック信号線１０３にクロック信号を出力するのと同期して、シリアルデータバス１０２に８ビットのデータを出力する。スレーブノードは、当該クロック信号の立上りエッジ時におけるシリアルデータバス１０２のシリアルデータ論理によって、シリアルデータを確定する。その後、必要なデータを受け取ったことを確認したら、スレーブノードはシリアルデータバス１０２上にＡＣＫを出力する。ここで、ＡＣＫを出力するというのは、シリアルデータバス１０２の信号レベルをＬｏｗにすることである。シリアルデータバス１０２はＡＣＫ状態となる。

【0027】

一方、必要なデータを受け取ったことを確認できない場合は、スレーブノードはシリアルデータバス１０２に対して何も制御しない。従って、シリアルデータバス１０２上はＮＣＫ状態となる。図１に示すようにシリアルデータバス１０２は抵抗を介してプルアップされていることにより、シリアルデータバス１０２に対して何も制御しないと、シリアルデータバス１０２の信号レベルがＨｉｇｈになる。すなわち、シリアルデータバス１０２はＮＣＫ状態となる。

【0028】

図３（ｂ）は、マスタ側からスレーブアドレスを指定してＩ２Ｃ通信を行う場合の通信のタイミングチャートである。まず、マスタノード１０１はスタートコンディション（Ｓ）信号を出力する。マスタノード１０１は、クロック信号線１０３にクロック信号を出力するのと同期して、シリアルデータバス１０２にスレーブアドレス値を上位ビットから７ビット分出力する（Ａ６～Ａ０）。続いて、マスタノード１０１は、その後の通信でマスタ側が送信となるか受信となるかを指示するためのＲ／Ｗ信号を出力する。マスタ側が送信となる場合、Ｒ／Ｗ信号はＬｏｗであり、マスタ側が受信となる場合、Ｒ／Ｗ信号はＨｉｇｈである。

【0029】

スレーブノードは、シリアルデータバス１０２から受け取ったスレーブアドレスが自身のスレーブアドレスと一致すればＡＣＫを出力する。例えば、スレーブノードＡ１１１は、図２に示すシリアル／パラレル変換部２０１Ａを介して変換されたパラレルデータのアドレス情報を受信アドレスレジスタ２０２Ａに格納する。そしてスレーブノードＡ１１１は、受信アドレスレジスタ２０２Ａに格納したアドレス情報と内部アドレスレジスタ２０３Ａに格納されているアドレス情報とが一致した場合に、ＡＣＫを出力する。従って、シリアルデータバス１０２はＡＣＫ状態となる。

【0030】

一方、シリアルデータバス１０２から受け取ったスレーブアドレスデータが内部アドレスレジスタ２０３Ａに格納されているアドレス情報と一致しない場合、スレーブノードＡ１１１は、シリアルデータバス１０２の制御をしない。従って、シリアルデータバス１０２はＮＣＫ状態となる。この後のデータ送信の動作は、上述したスレーブアドレス送信と同様であるため、説明を割愛する。

【0031】

図４、図５は、通信システム１０００により実行されるスレーブアドレス設定処理を示すフローチャートである。この処理は、マスタＣＰＵ１００と各スレーブＣＰＵとの協働により実現される。そのために、マスタＣＰＵ１００は、マスタＲＯＭ１０４に格納されたプログラムをマスタＣＰＵ１００に備わるＲＡＭに展開して実行する。これに加えて、各スレーブＣＰＵが、各スレーブＲＯＭに格納されたプログラムを各スレーブノードに備わるＲＡＭに展開して実行する。この処理において、マスタＣＰＵ１００は、本願発明における変更手段としての役割を果たす。

【0032】

この処理は、例えば、マスタＣＰＵ１００に通信開始の指示が入力されると開始される。この処理の初期状態では、マスタＣＰＵ１００から全てのスレーブノードへの電力の供給が停止されていることとする。つまり、スレーブノードＡ１１１、スレーブノードＢ１１２、及びスレーブノードＣ１１３が、マスタノード１０１と未接続状態である。

【0033】

ステップＳ３０１では、通信システム１０００は、マスタＣＰＵ１００からスレーブノードＡ１１１、スレーブノードＢ１１２及びスレーブノードＣ１１３の中の１つ、例えば、スレーブノードＡ１１１へ電力（Ｖｃｃ－Ａ）を供給する。

【0034】

ステップＳ３０２では、通信システム１０００は、電力が供給されたスレーブノードＡ１１１の初期設定を行う。具体的には、スレーブノードＡ１１１では、スレーブＣＰＵ２０４Ａが、スレーブＲＯＭ２０５Ａに格納された初期アドレスを内部アドレスレジスタ２０３Ａへ転送する。これにより、初期アドレスがスレーブノードＡ１１１のスレーブアドレスとして設定される。初期アドレスは、例えば、二進数で表される値である。本実施の形態では、一例として、初期アドレスを「００００１００」とする。

【0035】

ステップＳ３０３では、通信システム１０００は、マスタノード１０１により、スレーブノードＡ１１１のスレーブアドレス「００００１００」を指定して、マスタノード１０１及びスレーブノードＡ１１１のマスタスレーブ通信を開始する。そのために、マスタノード１０１は、スレーブノードＡ１１１のアドレス「００００１００」を示すデータ信号をシリアルデータバス１０２へ出力する。スレーブノードＡ１１１においては、シリアル／パラレル変換部２０１Ａが上記データ信号を受信すると、上記データ信号が示すアドレス（以下、「指定アドレス」という）を受信アドレスレジスタ２０２Ａに格納される。

【0036】

ステップＳ３０４では、通信システム１０００は、マスタノード１０１及びスレーブノードＡ１１１のマスタスレーブ通信を確立するための処理を実行する。そのために、スレーブノードＡ１１１において、スレーブＣＰＵ２０４Ａは、受信アドレスレジスタ２０２Ａに格納された指定アドレスと、内部アドレスレジスタ２０３Ａに保持されたアドレスとを比較する。ここでは、内部アドレスレジスタ２０３Ａに保持されたアドレスは、スレーブノードＡ１１１のスレーブアドレスとして設定された初期アドレス「００００１００」である。そして、これら２つのアドレスを比較した結果、２つのアドレスが一致した場合、通信システム１０００は、マスタノード１０１及びスレーブノードＡ１１１のマスタスレーブ通信を確立する。

【0037】

ステップＳ３０５では、通信システム１０００は、スレーブノードＡ１１１のスレーブアドレスを変更する。具体的には、マスタノード１０１は、マスタＲＯＭ１０４に格納された第１の変更アドレスを、シリアルデータバス１０２を介してスレーブノードＡ１１１へ送信する。ここで、第１の変更アドレスは、初期アドレスと異なるアドレスであって、マスタスレーブ通信におけるスレーブノードＡ１１１に固有のアドレス、例えば、「００００１０１」である。スレーブノードＡ１１１は、受信した第１の変更アドレスを内部アドレスレジスタ２０３Ａへ転送する。これにより、スレーブノードＡ１１１のスレーブアドレスが、図６に示すように、初期アドレス「００００１００」から変更後のアドレス「００００１０１」に切り替わる。

【0038】

ステップＳ３０６では、通信システム１０００は、第１の変更アドレス「００００１０１」を指定して、マスタノード１０１及びスレーブノードＡ１１１のマスタスレーブ通信を開始する処理を実行する。

【0039】

ステップＳ３０７では、通信システム１０００は、マスタノード１０１及びスレーブノードＡ１１１のマスタスレーブ通信を確立したか否かを判別する。スレーブノードＡ１１１のスレーブアドレスが、初期アドレス「００００１００」から第１の変更アドレス「００００１０１」に正常に切り替わっていれば、通信は確立する。

【0040】

ステップＳ３０７の判別の結果、マスタノード１０１及びスレーブノードＡ１１１のマスタスレーブ通信が確立しない場合、スレーブノードＡ１１１のスレーブアドレスが初期アドレスから第１の変更アドレスに正常に切り替わっていない。この場合、マスタＣＰＵ１００は、ステップＳ３０３の処理に戻る。一方、マスタノード１０１及びスレーブノードＡ１１１のマスタスレーブ通信が確立した場合、スレーブノードＡ１１１のスレーブアドレスが初期アドレスから第１の変更アドレスに正常に切り替わっている。この場合、通信システム１０００は、処理をステップＳ３０８に進める。

【0041】

ステップＳ３０８では、通信システム１０００は、スレーブノードＡ１１１以外のスレーブノード、例えば、スレーブノードＢ１１２のアドレスの設定を開始する。具体的には、通信システム１０００は、マスタＣＰＵ１００からスレーブノードＢ１１２へ電力（Ｖｃｃ－Ｂ）を供給する。このとき、スレーブノードＡ１１１には電力が供給され続け、スレーブノードＡ１１１のスレーブアドレス「０００１０１」の設定は保持される。

【0042】

ステップＳ３０９では、通信システム１０００は、電力が供給されたスレーブノードＢ１１２の初期設定を行う。具体的には、ステップＳ３０２と同様に、スレーブノードＢ１１２において、スレーブＣＰＵが、スレーブＲＯＭに格納された初期アドレスを、スレーブノードＢ１１２のスレーブアドレスとして設定する。ここで、スレーブノードＢ１１２のスレーブＲＯＭに格納された初期アドレスは、スレーブノードＡ１１１のスレーブＲＯＭ２０５Ａに格納された初期アドレスと同じアドレス「００００１００」である。

【0043】

ステップＳ３１０では、通信システム１０００は、マスタノード１０１により、スレーブノードＢ１１２のスレーブアドレス「００００１００」を指定して、マスタノード１０１及びスレーブノードＢ１１２のマスタスレーブ通信を開始する。そのために、マスタノード１０１は、スレーブノードＢ１１２のアドレス「００００１００」を示すデータ信号をシリアルデータバス１０２へ出力する。スレーブノードＢ１１２においては、受信したデータ信号が示す指定アドレスが受信アドレスレジスタに格納される。

【0044】

ステップＳ３１１では、マスタノード１０１及びスレーブノードＢ１１２のマスタスレーブ通信を確立するための処理を実行する。そのために、スレーブノードＢ１１２において、スレーブＣＰＵは、受信アドレスレジスタに格納された指定アドレスと、内部アドレスレジスタに保持されたアドレス（初期アドレス）とを比較する。そして、これら２つのアドレスを比較した結果、２つのアドレスが一致した場合、通信システム１０００は、マスタノード１０１及びスレーブノードＢ１１２のマスタスレーブ通信を確立する。

【0045】

ステップＳ３１２では、通信システム１０００は、スレーブノードＢ１１２のスレーブアドレスを変更する。具体的には、マスタノード１０１は、マスタＲＯＭ１０４に格納された第２の変更アドレスを、シリアルデータバス１０２を介してスレーブノードＢ１１２へ送信する。ここで、第２の変更アドレスは、初期アドレス及び第１の変更アドレスのいずれとも異なるアドレスであって、マスタスレーブ通信システムにおけるスレーブノードＢ１１２に固有のアドレス、例えば、「００００１１０」である。スレーブノードＢ１１２は、受信した第２の変更アドレスを内部アドレスレジスタへ転送する。これにより、スレーブノードＢ１１２のスレーブアドレスが、図６に示すように、初期アドレス「００００１００」から第２の変更アドレス「００００１１０」に切り替わる。

【0046】

ステップＳ３１３では、通信システム１０００は、第２の変更アドレス「００００１１０」を指定して、マスタノード１０１及びスレーブノードＢ１１２のマスタスレーブ通信を開始する処理を実行する。

【0047】

ステップＳ３１４では、通信システム１０００は、マスタノード１０１及びスレーブノードＢ１１２のマスタスレーブ通信が確立したか否かを判別する。スレーブノードＢ１１２のスレーブアドレスが、初期アドレス「００００１００」から第２の変更アドレス「００００１１０」に正常に切り替わっていれば、通信は確立する。

【0048】

ステップＳ３１４の判別の結果、マスタノード１０１及びスレーブノードＢ１１２のマスタスレーブ通信が確立しない場合、スレーブノードＢ１１２のアドレスが初期アドレスから第２の変更アドレスに正常に切り替わっていない。この場合、通信システム１０００は、ステップＳ３１０の処理に戻る。一方、マスタノード１０１及びスレーブノードＢ１１２のマスタスレーブ通信が確立した場合、スレーブノードＢ１１２のアドレスが初期アドレスから第２の変更アドレスに正常に切り替わっている。この場合、通信システム１０００は、ステップＳ３１５に処理を進める。

【0049】

ステップＳ３１５では、通信システム１０００は、スレーブノードＡ１１１、スレーブノードＢ１１２以外のスレーブノードであるスレーブノードＣ１１３のアドレスの設定を開始する。具体的には、通信システム１０００は、マスタＣＰＵ１００からスレーブノードＣ１１３へ電力（Ｖｃｃ－Ｃ）を供給する。このとき、スレーブノードＡ１１１及びスレーブノードＢ１１２には電力が供給され続け、スレーブノードＡ１１１のアドレス「００００１０１」の設定及びスレーブノードＢ１１２のアドレス「００００１１０」の設定は保持される。

【0050】

ステップＳ３１６では、通信システム１０００は、電力が供給されたスレーブノードＣ１１３の初期設定を行う。具体的には、ステップＳ３０９と同様に、スレーブノードＣ１１３において、スレーブＣＰＵが、スレーブＲＯＭに格納された初期アドレスを、スレーブノードＣ１１３のスレーブアドレスとして設定する。ここで、スレーブノードＣ１１３のスレーブＲＯＭに格納された初期アドレスは、スレーブノードＡ１１１のスレーブＲＯＭ２０５Ａに格納された初期アドレスと同じアドレス「００００１００」である。

【0051】

ステップＳ３１７では、通信システム１０００は、マスタノード１０１により、スレーブノードＣ１１３のスレーブアドレス「００００１００」を指定して、マスタノード１０１及びスレーブノードＣ１１３のマスタスレーブ通信を開始する。そのために、マスタノード１０１は、スレーブノードＣ１１３のアドレス「００００１００」を示すデータ信号をシリアルデータバス１０２へ出力する。スレーブノードＣ１１３においては、受信したデータ信号が示す指定アドレスが受信アドレスレジスタに格納される。

【0052】

ステップＳ３１８では、マスタノード１０１及びスレーブノードＣ１１３のマスタスレーブ通信を確立するための処理を実行する。そのために、スレーブノードＣ１１３において、スレーブＣＰＵは、受信アドレスレジスタに格納された指定アドレスと、内部アドレスレジスタに保持されたアドレス（初期アドレス）とを比較する。そして、これら２つのアドレスを比較した結果、２つのアドレスが一致した場合、通信システム１０００は、マスタノード１０１及びスレーブノードＣ１１３のマスタスレーブ通信を確立する。

【0053】

ステップＳ３１９では、通信システム１０００は、スレーブノードＣ１１３のスレーブアドレスを変更する。具体的には、マスタノード１０１は、マスタＲＯＭ１０４に格納された第３の変更アドレスを、シリアルデータバス１０２を介してスレーブノードＣ１１３へ送信する。ここで、第３の変更アドレスは、初期アドレス、第１、第２の変更アドレスのいずれとも異なるアドレスであって、マスタスレーブ通信システムにおけるスレーブノードＣ１１３に固有のアドレス、例えば、「００００１１１」である。スレーブノードＣ１１３は、受信した第３の変更アドレスを内部アドレスレジスタへ転送する。これにより、スレーブノードＣ１１３のスレーブアドレスが、図６に示すように、初期アドレス「００００１００」から第３の変更アドレス「００００１１１」に切り替わる。

【0054】

ステップＳ３２０では、通信システム１０００は、第３の変更アドレス「００００１１１」を指定して、マスタノード１０１及びスレーブノードＣ１１３のマスタスレーブ通信を開始する処理を実行する。

【0055】

ステップＳ３２１では、通信システム１０００は、マスタノード１０１及びスレーブノードＣ１１３のマスタスレーブ通信が確立したか否かを判別する。スレーブノードＣ１１３のスレーブアドレスが、初期アドレス「００００１００」から第３の変更アドレス「００００１１１」に正常に切り替わっていれば、通信は確立する。

【0056】

ステップＳ３２１の判別の結果、マスタノード１０１及びスレーブノードＣ１１３のマスタスレーブ通信が確立しない場合、スレーブノードＣ１１３のアドレスが初期アドレスから第３の変更アドレスに正常に切り替わっていない。この場合、通信システム１０００は、ステップＳ３１７の処理に戻る。一方、マスタノード１０１及びスレーブノードＣ１１３のマスタスレーブ通信が確立した場合、スレーブノードＣ１１３のアドレスが初期アドレスから第３の変更アドレスに正常に切り替わっている。この場合、通信システム１０００は、図４，図５に示す処理を終了する。

【0057】

図７は、状態判別処理を示すフローチャートである。この処理は、マスタＣＰＵ１００が、マスタＲＯＭ１０４に格納されたプログラムをマスタＣＰＵ１００に備わるＲＡＭに展開して実行することにより実現される。この処理は、スレーブアドレス設定処理（図４、図５）の実行後、つまり、各スレーブノードのスレーブアドレスが、それぞれに固有のアドレスに変更された後に実行される。この処理は、スレーブアドレス設定処理の実行直後、あるいはデータ送受信を実施しようとする前に開始される。なお、この処理は、状態判別の指示が入力されると開始されるようにしてもよい。この処理において、マスタＣＰＵ１００は、本願発明における試行手段、判別手段としての役割を果たす。

【0058】

ところで、各スレーブノードは、電力が供給されなくなったときや、外来ノイズの影響を受けたときに初期状態にリセットされ、何らかの要因で電力が瞬断されたときにもリセットされる。また、各スレーブノードは、リセットされると、自身のスレーブアドレス（内部アドレスレジスタに格納されるもの）が固有のアドレスから初期アドレスに戻る。スレーブノードのリセット状態においてはスレーブアドレスは初期アドレスに維持される。通常、スレーブアドレス設定処理（図４、図５）の実行後は、全てのスレーブノードにおいて、スレーブアドレスは初期アドレスから固有のアドレスに変更されている。ところが、スレーブアドレスの変更が適切に実施されなかったり、上記したリセット等の事情があったりした場合は、スレーブアドレスが初期アドレスに戻ってしまっている可能性がある。

【0059】

その一方、スレーブノードの各々との通信の確立を１つ１つ確認するには長い時間を要する。そこで、本実施の形態では、マスタＣＰＵ１００は、初期アドレスを用いた通信の試みにより、正常でないスレーブノードの存在の有無を調べる。

【0060】

まず、ステップＳ７０１では、マスタＣＰＵ１００は、通信を試みる全てのスレーブノードへ電力を供給すると共に、全てのスレーブノードに対して初期アドレスでの通信を試みる。すなわち、図８に示すように、マスタＣＰＵ１００は、シリアルデータバス１０２に対して初期アドレスを送信する。これにより実質的に、全てのスレーブノード（ここではスレーブノードＡ１１１、Ｂ１１２、Ｃ１１３）へ一斉に初期アドレスが送信される。各スレーブノードでは、受信アドレスレジスタに初期アドレスが格納される。

【0061】

ステップＳ７０２では、マスタＣＰＵ１００は、シリアルデータバス１０２がＡＣＫ状態となっているか否かを判別する。ここで、各スレーブＣＰＵは、受信アドレスレジスタに格納された初期アドレスと、スレーブアドレス（内部アドレスレジスタに保持されたアドレス）の両者が一致すればシリアルデータバス１０２へＡＣＫを出力する。各スレーブノードが正常に動作していればスレーブアドレスは固有アドレスとなっているのでＡＣＫが出力される。しかし、両者が一致しないスレーブノードのスレーブＣＰＵは、シリアルデータバス１０２へＮＣＫを出力する。従って、スレーブアドレスが初期アドレスとなっているスレーブノードが１つでもあれば、シリアルデータバス１０２はＡＣＫ状態となる。しかし、全てのスレーブノードでスレーブアドレスが固有アドレスとなっている場合は、シリアルデータバス１０２はＮＣＫ状態となる。

【0062】

ステップＳ７０２の判別の結果、シリアルデータバス１０２がＡＣＫ状態となっていない場合は、マスタＣＰＵ１００は処理をステップＳ７０３に進める。従って、シリアルデータバス１０２がＮＣＫ状態となっている場合は、マスタＣＰＵ１００は処理をステップＳ７０３に進める。シリアルデータバス１０２がＡＣＫ状態となっていないことは、試行結果が「通信の不成立」を示した場合に該当する。これは、ＡＣＫを出力したスレーブノードが１つもなかったことを意味する。従って、ステップＳ７０３では、マスタＣＰＵ１００は、全てのスレーブノードの動作状態が正常であると判別する。その後、マスタＣＰＵ１００は、図７に示す処理を終了する。

【0063】

一方、ステップＳ７０２の判別の結果、シリアルデータバス１０２がＡＣＫ状態となっている場合は、マスタＣＰＵ１００は処理をステップＳ７０４に進める。シリアルデータバス１０２がＡＣＫ状態となっていることは、試行結果が「通信の成立」を示した場合に該当する。これは、ＡＣＫを出力したスレーブノードが少なくとも１つ存在したことを意味する。そこで、マスタＣＰＵ１００は、ステップＳ７０４で、少なくとも１つのスレーブノードの動作状態が正常でないと判別する。言い換えると、マスタＣＰＵ１００は、各スレーブノードのうち少なくとも１つは初期状態にリセットされていると判別する。

【0064】

ステップＳ７０５では、マスタＣＰＵ１００は、通信を試みた全てのスレーブノードに対する電力の供給を停止（電力オフ）する。その後、ステップＳ７０６で、図４、図５に示すスレーブアドレス設定処理と同様の処理を再度実行する。これにより、マスタＣＰＵ１００は、各スレーブノードの内部アドレスレジスタに、それぞれに固有のアドレスを保持させる。その後、マスタＣＰＵ１００は、処理をステップＳ７０１に戻す。なお、ステップＳ７０１へ戻る処理が所定回数繰り返されてもステップＳ７０３へ移行しない場合は、エラーを報知すると共に、図７に示す処理を終了してもよい。

【0065】

このように、マスタＣＰＵ１００は、シリアルデータバス１０２がＡＣＫ状態かどうかを確認することで、少なくとも１つのスレーブノードが異常なのか、それとも全スレーブノードが正常なのか、を判別することができる。

【0066】

本実施の形態によれば、マスタＣＰＵ１００は、スレーブノードのスレーブアドレスを初期アドレスから固有アドレスへ変更した後に、初期アドレスを用いて、各スレーブノードとの通信を試みる。そして、その試行結果に基づいて、各スレーブノードの動作状態を判別する。すなわち、各スレーブノードに接続されたシリアルデータバス１０２の状態がＡＣＫであるか否かによって、少なくとも１つのスレーブノードが異常なのか、全スレーブノードが正常なのか、を判別することができる。よって、複数のスレーブノードの動作状態を短時間で判別することができる。

【0067】

以上、本発明をその好適な実施形態に基づいて詳述してきたが、本発明はこれら特定の実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の様々な形態も本発明に含まれる。

【符号の説明】

【0068】

１００ マスタＣＰＵ
１０１ マスタノード
１１１ スレーブノードＡ
１１２ スレーブノードＢ
１１３ スレーブノードＣ
１０００ マスタスレーブ通信システム

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】