特許 7547265 設計パターン生成方法、テンプレート、テンプレートの製造方法、及び半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-08-30

(45)【発行日】2024-09-09

(54)【発明の名称】設計パターン生成方法、テンプレート、テンプレートの製造方法、及び半導体装置

(51)【国際特許分類】

   H01L 21/3205 20060101AFI20240902BHJP

   H01L 21/768 20060101ALI20240902BHJP

   H01L 21/027 20060101ALI20240902BHJP

   B29C 59/02 20060101ALI20240902BHJP

   H01L 23/522 20060101ALI20240902BHJP

   H01L 21/822 20060101ALI20240902BHJP

   H01L 27/04 20060101ALI20240902BHJP

【ＦＩ】

H01L21/88 B

H01L21/30 502D

B29C59/02 B

H01L21/88 S

H01L27/04 D

【請求項の数】 6

(21)【出願番号】P 2021048272

(22)【出願日】2021-03-23

(65)【公開番号】P2022147142

(43)【公開日】2022-10-06

【審査請求日】2023-09-11

(73)【特許権者】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】高畑 和宏

【審査官】正山 旭

(56)【参考文献】

【文献】特表２０１１－５０８４５９（ＪＰ，Ａ）

【文献】米国特許出願公開第２００９／０１６６６８２（ＵＳ，Ａ１）

【文献】特開２０１１－０４９４２６（ＪＰ，Ａ）

【文献】特開２００１－３３２５５７（ＪＰ，Ａ）

【文献】特開２００５－０７９１５６（ＪＰ，Ａ）

【文献】特開２００１－１１８８４５（ＪＰ，Ａ）

【文献】特開２０１４－１７９５４８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３２０５

Ｈ０１Ｌ ２１／０２７

Ｂ２９Ｃ ５９／０２

Ｈ０１Ｌ ２１／８２２

(57)【特許請求の範囲】

【請求項1】

基板に塗布された有機系材料にパターンを転写することが可能なテンプレートの設計パターン生成方法において、
前記テンプレートの前記有機系材料との接触面から突出し、前記接触面に沿う所定方向に延びるラインパターンと、前記ラインパターンの上面から更に突出する柱状パターンと、を含む実パターンを生成し、
前記ラインパターン及び前記柱状パターンの前記接触面における単位面積あたりの体積を算出し、
前記接触面における領域ごとに異なる前記単位面積あたりの前記ラインパターン及び前記柱状パターンの体積の差が所定値を超えていた場合、前記単位面積あたりの前記ラインパターン及び前記柱状パターンの体積が小さい領域にダミーパターンを追加する、
設計パターン生成方法。

【請求項2】

前記ダミーパターンを追加するときは、
前記単位面積あたりの前記ラインパターン及び前記柱状パターンの体積の差に応じて、前記接触面からの前記ラインパターンの高さ以上であって、前記接触面からの前記柱状パターンの高さ未満の高さに、前記接触面からの前記ダミーパターンの高さを調整する、
請求項１に記載の設計パターン生成方法。

【請求項3】

前記単位面積あたりの前記ラインパターン及び前記柱状パターンの体積の差が所定値を超えていた場合、前記単位面積あたりの前記ラインパターン及び前記柱状パターンの体積が大きい領域の前記ラインパターン及び前記柱状パターンの合計の体積を小さくする、
請求項１または請求項２に記載の設計パターン生成方法。

【請求項4】

有機系材料にパターンを転写することが可能なテンプレートであって、
第１の面を有する基板と、
前記第１の面から突出し、前記第１の面に沿う所定方向に延びるライン部と、
前記ライン部の上面に配置される柱状部と、
前記ライン部および前記柱状部の合計の体積が他の領域より小さい領域に、前記ライン部の高さ以上であって、前記ライン部上の前記柱状部の高さ未満の高さで前記基板の前記第１の面から突出する構造部と、を備える、
テンプレート。

【請求項5】

半導体装置を製造するための第１の基板上に配置された有機系材料にパターンを転写することが可能なテンプレートの製造方法であって、
前記テンプレートの本体となる第２の基板を加工して前記有機系材料との接触面を露出させ、前記接触面から突出して前記接触面に沿う所定方向に延びるライン部と、前記ライン部の上面に配置される柱状部と、前記ライン部上の前記柱状部の高さと実質的に等しい高さのダミー部とを形成し、
前記ライン部、前記柱状部、及び前記ダミー部を覆い、前記ダミー部の上方の膜厚が、前記ライン部および前記柱状部の上方の膜厚よりも薄いレジスト膜をインプリント処理によって形成し、
前記レジスト膜をエッチバックして前記レジスト膜の表面に露出させた前記ダミー部を更にエッチバックして、前記ライン部上の前記柱状部の高さ未満の高さのダミー部を形成する、
テンプレートの製造方法。

【請求項6】

下層配線を有する下層構造と、
前記下層構造上に配置される絶縁膜と、
前記絶縁膜に沿う所定方向に延びるとともに、前記絶縁膜の一方の主面から前記絶縁膜の深さ方向に延びる配線と、
前記配線の底面から更に前記絶縁膜の深さ方向に延び、前記下層配線と接続されるビアと、
前記絶縁膜の前記主面から前記絶縁膜の深さ方向に延び、前記配線よりも深く、前記配線の底面から更に下方へ延びる前記ビアよりも浅い深さ位置に底面を有する導電部材と、を備える、
半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、設計パターン生成方法、テンプレート、テンプレートの製造方法、及び半導体装置に関する。

【背景技術】

【0002】

半導体装置の製造工程にはインプリント処理が含まれる場合がある。インプリント処理では、例えば基板上に塗布した有機系材料にテンプレートを押し当てて、テンプレートのパターンを転写する。このとき、有機系材料に転写されるパターンの転写面における疎密差を是正するため、ダミーパターンが用いられることがある。

【0003】

しかしながら、転写面における疎密差を是正しただけでは、転写されたパターン底部の残膜厚にばらつきが生じてしまう場合がある。

【先行技術文献】

【特許文献】

【0004】

【文献】特表２０１１－５０８４５９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

１つの実施形態は、転写されたパターン底部の残膜厚のばらつきを低減することが可能な設計パターン生成方法、テンプレート、テンプレートの製造方法、及び半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

実施形態の設計パターン生成方法は、基板に塗布された有機系材料にパターンを転写することが可能なテンプレートの設計パターン生成方法において、前記テンプレートの前記有機系材料との接触面から突出し、前記接触面に沿う所定方向に延びるラインパターンと、前記ラインパターンの上面から更に突出する柱状パターンと、を含む実パターンを生成し、前記ラインパターン及び前記柱状パターンの前記接触面における単位面積あたりの体積を算出し、前記接触面における領域ごとに異なる前記単位面積あたりの前記ラインパターン及び前記柱状パターンの体積の差が所定値を超えていた場合、前記単位面積あたりの前記ラインパターン及び前記柱状パターンの体積が小さい領域にダミーパターンを追加する。

【図面の簡単な説明】

【0007】

【図1】図１は、実施形態にかかるインプリント処理を用いたデュアルダマシン法による配線およびビアの形成フローの概要を示す模式図である。

【図2】図２は、実施形態にかかる設計パターン生成装置の構成の一例を示すブロック図である。

【図3】図３は、実施形態にかかる設計パターン生成設計パターン生成方法の概念図である。

【図4】図４は、実施形態にかかる設計パターン生成設計パターン生成方法の概念図である。

【図5】図５は、実施形態にかかる設計パターン生成処理の手順の一例を示すフロー図である。

【図6】図６は、実施形態にかかるテンプレートの構成の一例を示す図である。

【図7】図７は、実施形態にかかるテンプレートの製造方法の手順の一例を示す断面図である。

【図8】図８は、実施形態にかかるテンプレートの製造方法の手順の一例を示す断面図である。

【図9】図９は、実施形態にかかるテンプレートの製造方法の手順の一例を示す断面図である。

【図10】図１０は、実施形態にかかるテンプレートの製造に用いられる階段状テンプレートの製造方法の一例を示す断面図である。

【図11】図１１は、実施形態にかかる半導体装置の構成の一例を示す図である。

【図12】図１２は、比較例１，２にかかるデュアルダマシン構造の形成方法を示す模式図である。

【図13】図１３は、比較例２にかかるインプリント処理の課題を示す断面図である。

【図14】図１４は、実施形態の変形例にかかるテンプレートの製造方法の手順の一例を示す断面図である。

【図15】図１５は、実施形態の変形例にかかるテンプレートの製造方法の手順の一例を示す断面図である。

【図16】図１６は、実施形態の変形例にかかるテンプレートの製造方法の手順の一例を示す断面図である。

【発明を実施するための形態】

【0008】

以下に、本発明につき図面を参照しつつ詳細に説明する。なお、下記の実施形態により、本発明が限定されるものではない。また、下記実施形態における構成要素には、当業者が容易に想定できるものあるいは実質的に同一のものが含まれる。

【0009】

（デュアルダマシン構造の形成フロー）
半導体装置の製造工程において、ビア及び配線の形成にデュアルダマシン法が用いられることがある。デュアルダマシン法では、ＳｉＯ_２膜等の絶縁膜を掘り込んで、孔と、孔の上に配置される溝とを形成し、孔と溝とに導電材を充填して、ビアと、ビアに接続される配線とを一括して形成する。このとき、絶縁膜の全体を覆う導電膜を形成し、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等によって、導電膜を研磨して絶縁膜上から除去する。これにより、孔と溝とに導電材が残ってビア及び配線が形成される。

【0010】

ＣＭＰ法等を用いて導電膜を研磨する際、導電膜と絶縁膜との界面において、配線が形成されない領域の絶縁膜が選択的に研磨されてしまい、その領域の絶縁膜およびその領域に隣接する配線等が窪み、ディッシング形状となってしまう場合がある。そこで、絶縁膜が選択的に研磨されてしまうのを抑制するため、配線が形成されない領域の絶縁膜にダミーパターンが配置される場合がある。ダミーパターンは、ビア及び配線等に接続されない電気的にフローティングの状態となっており、半導体装置の機能には寄与しない構成である。

【0011】

実施形態の半導体装置においては、ビアと、ビアに接続される配線とを含むデュアルダマシン構造が、インプリント法を用いて形成される。その概要を図１に示す。

【0012】

図１は、実施形態にかかるインプリント処理を用いたデュアルダマシン法による配線４２およびビア４３の形成フローの概要を示す模式図である。なお、図１に示す各図は簡素化された図であって、必ずしも各構成を正確に表したものではない。

【0013】

図１（ａ）に示すように、テンプレート１０は、石英等の透明部材から構成される基板１１に、ライン部１２及び柱状部１３を含む凸状パターン１５と、凸状のダミー部１２ｄ，１４ｄとを備える。柱状部１３はライン部１２と重なる位置に配置されている。ダミー部１２ｄ，１４ｄは、ライン部１２及び柱状部１３とは重ならない位置に配置されている。

【0014】

図１（ｂ）に示すように、製造途中の半導体装置２０は被加工膜２１を備える。被加工膜２１は、テンプレート１０の凸状パターン１５が転写される対象となるＳｉＯ_２膜等の絶縁膜である。被加工膜２１上にはレジスト膜３０が形成される。

【0015】

このレジスト膜３０に、テンプレート１０の凸状パターン１５とダミー部１２ｄ，１４ｄを押し付ける。これにより、レジスト膜３０には、配線パターン３２、及び配線パターン３２と重なる位置に配置されるビアパターン３３を含む凹状パターン３５と、凹状のダミーパターン３２ｄ，３４ｄとが形成される。そして、レジスト膜３０の凹状パターン３５にしたがって、半導体装置２０の被加工膜２１を加工する。

【0016】

図１（ｃ）に示すように、レジスト膜３０の凹状パターン３５とダミーパターン３２ｄ，３４ｄが転写されることにより、被加工膜２１には、配線パターン２２、及び配線パターン２２と重なる位置に配置されるビアパターン２３を含む凹状パターン２５と、凹状のダミーパターン２２ｄ，２４ｄとが形成される。

【0017】

図１（ｄ）に示すように、被加工膜２１上に、凹状パターン２５及びダミーパターン２２ｄ，２４ｄを覆う導電膜４１を形成する。これにより、凹状パターン２５及びダミーパターン２２ｄ，２４ｄには導電材が充填される。

【0018】

図１（ｅ）に示すように、被加工膜２１上の導電膜４１をＣＭＰ等によって除去する。これにより、配線パターン２２に導電材が充填された配線４２、及びビアパターン２３に導電材が充填されたビア４３を含むデュアルダマシン構造４５と、ダミーパターン２２ｄ，２４ｄに導電材が充填されたダミー４２ｄ，４４ｄとが、被加工膜２１に形成される。

【0019】

ＣＭＰ等によって被加工膜２１上の導電膜４１を除去する際、ダミーパターン２２ｄ，２４ｄが、被加工膜２１の配線パターン２２及びビアパターン２３が形成されない領域に配置されていることで、その領域の被加工膜２１及びその領域に隣接する配線４２等がディッシング形状となることが抑制される。

【0020】

（設計パターン生成装置の構成例）
次に、図２を用いて、実施形態の設計パターン生成装置１００の構成例について説明する。図２は、実施形態にかかる設計パターン生成装置１００の構成の一例を示すブロック図である。

【0021】

実施形態の設計パターン生成装置１００は、例えば半導体装置のレジスト膜に転写される各種パターンの情報に基づいて、各種パターンの転写を行うテンプレートの設計パターンを生成する。テンプレートを製造する際には、この設計パターンに基づいてテンプレートに各種の形状が形成される。設計パターンの生成時、設計パターン生成装置１００は、必要に応じて適宜、設計パターンにダミーパターンを追加する。

【0022】

設計パターン生成装置１００は、例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、及びＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等を備えるコンピュータとして構成される。設計パターン生成装置１００が、各種情報が格納されるＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等の記憶装置を備えていてもよい。設計パターン生成装置１００のＣＰＵが、ＲＯＭ等に格納されるプログラムをＲＡＭに展開して実行することで、以下に述べる各種の機能部が実現される。ただし、各機能部はあくまで一例である。

【0023】

図２に示すように、設計パターン生成装置１００は、機能部として、レイアウト情報取得部１０１、体積算出部１０２、判定部１０３、ダミーパターン生成部１０５、実パターン生成部１０６、統合部１０７、入出力部１０８、及び記憶部１０９を備える。

【0024】

レイアウト情報取得部１０１は、例えば半導体装置の各種構成のレイアウトを設計する設計装置からレイアウト情報を取得する。レイアウト情報は、例えばレジスト膜に転写される各種パターンのレイアウトに関する情報を含む。

【0025】

上述の図１の例のように、例えばデュアルダマシン構造４５を半導体装置２０に形成するため、凹状パターン３５をレジスト膜３０に転写するテンプレート１０の設計パターンを生成する場合であれば、レイアウト情報には、配線パターン３２の数、配置、幅、深さ等の情報、及びビアパターン３３の数、配置、径、深さ等の情報が含まれる。

【0026】

体積算出部１０２は、後述の実パターン生成部１０６がレイアウト情報に基づいて生成した実パターン情報から、実パターンに含まれる各種パターンの体積を算出する。上述のテンプレート１０に関する実パターンであれば、実パターンにはライン部１２となるラインパターンと、柱状部１３となる柱状パターンとが含まれる。体積算出部１０２は、例えばラインパターンの数、幅、及び高さからラインパターンの体積を算出する。また、体積算出部１０２は、柱状パターンの数、径、及び高さから柱状パターンの体積を算出する。

【0027】

このとき、体積算出部１０２は、テンプレート１０が有するレジスト膜との接触面における単位面積あたりのラインパターン及び柱状パターンの体積を算出する。

【0028】

具体的には、体積算出部１０２は、例えば半導体装置が有するショット領域をグリッド状に分割し、それをテンプレートの接触面に対応させることで、テンプレートの接触面を単位面積に区画してもよい。ショット領域は、テンプレートをレジスト膜に１回押し当てたときにパターンが転写される領域である。または、体積算出部１０２は、算出された各種パターンの体積に基づいて、パターンの密度が高い領域と、パターンの密度が低い領域とを判別して、それぞれの領域を単位面積として区画してもよい。これらの領域を、それぞれ更に小さな単位面積に区画してもよい。

【0029】

上述のテンプレート１０に関する実パターンの場合であれば、ラインパターンの配置および柱状パターンの配置に応じて、単位面積ごとに異なるラインパターン及び柱状パターンの体積が算出される。

【0030】

判定部１０３は、算出された実パターンの体積を単位面積ごとに比較する。また、判定部１０３は、テンプレートの接触面における領域ごとに異なる単位面積あたりの実パターンの体積の差が、所定値を超えているか否かを判定する。

【0031】

ダミーパターン生成部１０５は、単位面積あたりの実パターンの体積の差が所定値を超えていると判定された場合、単位面積あたりの実パターンの体積が大きかった領域にダミーパターンを追加する決定を行う。

【0032】

ダミーパターンの追加にあたり、ダミーパターン生成部１０５は、追加するべきダミーパターンの密度を算出する。また、ダミーパターン生成部１０５は、算出した密度から、追加するダミーパターンの数、配置、面積、高さ等を決定する。

【0033】

また、ダミーパターン生成部１０５は、決定したダミーパターンの数、配置、面積、高さ等の情報を含むダミーパターン情報を生成する。

【0034】

このように、設計パターンにダミーパターンが追加されることで、実際のテンプレートには、実パターンに対応する形状に加え、ダミーパターンに対応する形状も形成されることとなる。例えば、上述の図１の例であれば、ダミーパターン生成部１０５の算出結果に基づいて、テンプレート１０には、ダミー部１２ｄ，１４ｄが追加される。更に、レジスト膜３０には、配線パターン３２の外側領域にダミーパターン３２ｄが転写され、配線パターン３２の間の領域にダミーパターン３４ｄが転写されることとなる。

【0035】

実パターン生成部１０６は、取得されたレイアウト情報に基づいて実パターン情報を生成する。ダミーパターンが半導体装置の機能に寄与しない構成となるパターンであるのに対し、実パターンは、半導体装置の機能に寄与する配線およびビア等となるパターンである。実パターン情報は、これらの配線およびビア等となるパターンに関する情報を含む。

【0036】

上述のテンプレート１０であれば、実パターン生成部１０６はラインパターン及び柱状パターンの情報を含む実パターン情報を生成する。この実パターン情報に基づいて、テンプレート１０には、半導体装置２０の配線４２となるライン部１２、及び半導体装置２０のビア４３となる柱状部１３が形成される。

【0037】

また、実パターン生成部１０６は、判定部１０３によって単位面積あたりの実パターンの体積の差が所定値を超えていると判定された場合、単位面積あたりの体積が小さかった領域に配置される実パターンの体積を小さくする。

【0038】

具体的には、実パターン生成部１０６は、例えば実パターンに含まれる各種パターンの幅、径、高さ等の少なくともいずれかを縮小して、各種パターンの体積を縮小した実パターンを再生成する。つまり、実パターン生成部１０６は、上述のレイアウト情報取得部１０１が取得したレイアウト情報に基づく実パターンを修正する。また、実パターン生成部１０６は、再生成した実パターンを含む実パターン情報を生成する。

【0039】

上述のテンプレート１０であれば、実パターン生成部１０６は、ラインパターン及び柱状パターンの少なくとも何れかの体積を縮小させる。ラインパターンの体積を縮小する場合、例えばラインパターンを低くすることができる。つまり、ラインパターンを薄くすることができる。柱状パターンの体積を縮小する場合、例えば柱状パターンの径を小さくすることができる。つまり、柱状パターンを細くすることができる。

【0040】

ただし、ラインパターン及び柱状パターンの全体の体積において、ラインパターンの体積の占める割合は相当に大きく、例えばラインパターンを低くすることで全体の体積を実効的に縮小することが容易となる。このため、実パターンの体積を縮小させる場合には、実パターン生成部１０６は、ラインパターンの体積を柱状パターンの体積に優先させて縮小するようにしてもよい。

【0041】

統合部１０７は、ダミーパターン生成部１０５が生成したダミーパターン情報、及び実パターン生成部１０６がレイアウト情報に基づいて生成または修正した実パターン情報を統合して、テンプレートの設計パターンの情報を含む設計パターン情報を生成する。また、統合部１０７は、ダミーパターン生成部１０５がダミーパターン情報を生成しなかった場合には、実パターン生成部１０６が生成した実パターン情報を設計パターン情報とする。

【0042】

入出力部１０８は、設計パターン情報の生成指示等の設計パターン生成装置１００に対するユーザからの入力を受け付ける。また、入出力部１０８は、例えばユーザからの指示等にしたがって、生成した設計パターン情報等を出力する。

【0043】

記憶部１０９には各種の情報が格納される。各種情報としては、例えば上述の設計装置から取得した各種パターンに関するレイアウト情報、ダミーパターン生成部１０５が生成したダミーパターン情報、実パターン生成部１０６が生成した修正前後の実パターン情報、及び統合部１０７が生成した設計パターン情報等がある。

【0044】

（設計パターン生成の概念）
次に、図３及び図４を用いて、設計パターンの生成方法について説明する。図３及び図４は、実施形態にかかる設計パターン生成方法の概念図である。以下の説明では、設計パターンの生成方法を概念的に説明する。

【0045】

図３（ａ）（ｂ）に示すように、設計パターンを生成するにあたり、まずは、レジスト膜３０に実パターンのみを転写する場合について考える。

【0046】

図３（ａ）は、ウェハＷ上に塗布されたレジスト膜３０に、実パターンのみを有する仮想のテンプレート１０ｘのパターンを転写しようとする様子を示す断面図である。

【0047】

第１の基板としてのウェハＷは、シリコンウェハ等の半導体ウェハ、セラミックウェハ等の絶縁体ウェハ、またはダイアモンドウェハ等の導体ウェハ等である。ウェハＷ上には被加工膜２１が形成され、被加工膜２１上にはレジスト膜３０が形成されている。なお、本明細書では、ウェハＷ単体のみならず、被加工膜２１を含むウェハＷの全体等も第１の基板と呼ぶことがある。被加工膜２１とウェハＷとの間に、他の膜、トランジスタ等の半導体装置２０の一部を構成する構造物が介在されている場合、レジスト膜３０と被加工膜２１との間に、ＳＯＣ（Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ）膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜等の他の膜が介在されている場合も、これらを含むウェハＷ全体を第１の基板と呼ぶことがある。

【0048】

上述のように、デュアルダマシン構造４５（図１参照）を形成する場合、被加工膜２１にはＳｉＯ_２膜等の絶縁膜を用いることができる。被加工膜２１が、複数種類の絶縁膜が積層された構成を有していてもよい。

【0049】

レジスト膜３０は、例えばスピン塗布法（スピンコーティング法）によって被加工膜２１上にレジスト材等の有機系材料が塗布された膜である。スピン塗布されたレジスト膜３０は、全域に亘って略均一な膜厚を有する。

【0050】

レジスト膜３０に、インプリント処理によってパターンを転写する場合には、有機系材料として、例えば光硬化型レジスト、熱硬化型レジスト等の材料が用いられることが好ましい。ただし、被加工膜２１をエッチング加工する際に被加工膜２１のマスクとして機能する材料であれば、レジスト材以外の有機系材料を用いることも可能である。

【0051】

仮想のテンプレート１０ｘは、実パターンとしてライン部１２及び柱状部１３を有する。これらのライン部１２及び柱状部１３は、上述の設計装置から取得したレイアウト情報に基づいて生成された実パターン情報を参照して形成される。

【0052】

なお、図３の例では、テンプレート１０ｘは、ライン部１２及び柱状部１３が多数配置された領域と、ライン部１２及び柱状部１３が少なく配置された領域とを有するものとする。

【0053】

これらの実パターンをレジスト膜３０に転写する際には、ライン部１２及び柱状部１３が形成された面をレジスト膜３０に対向させるように、テンプレート１０ｘがウェハＷに対して配置される。

【0054】

また、後述するように、ライン部１２及び柱状部１３を転写するため、テンプレート１０ｘをレジスト膜３０に押し当てるときは、ライン部１２及び柱状部１３が、それらの基部までレジスト膜３０の内部に没するよう、テンプレート１０ｘとウェハＷとを近接させる。このとき、レジスト膜３０の表面と接触するテンプレート１０ｘの面を、テンプレート１０ｘの接触面１０ｃと呼ぶ。また、テンプレート１０ｘの実パターンが転写されるレジスト膜３０の表面を、レジスト膜３０の転写面３０ｔと呼ぶ。

【0055】

上述のように、テンプレート１０ｘの接触面１０ｃは、ライン部１２が多数配置されて密となった面と、ライン部１２が疎らにしか配置されず疎である面とを有する。レジスト膜３０の転写面３０ｔのうち、テンプレート１０ｘの接触面１０ｃの密な面と対向する面を密領域ＡＲｄと呼ぶ。また、レジスト膜３０の転写面３０ｔのうち、テンプレート１０ｘの接触面１０ｃの疎な面と対向する面を疎領域ＡＲｓと呼ぶ。

【0056】

すなわち、レジスト膜３０の密領域ＡＲｄは、レジスト膜３０の転写面３０ｔにおける単位面積あたりにライン部１２が占める面積が大きい平面状の領域である。また、レジスト膜３０の疎領域ＡＲｓは、レジスト膜３０の転写面３０ｔにおける単位面積あたりにライン部１２が占める面積が小さい平面状の領域である。

【0057】

なお、テンプレート１０ｘをレジスト膜３０に押し当てた際、テンプレート１０ｘにおいて最も高い部分であるライン部１２上の柱状部１３の上端が、レジスト膜３０を貫通して被加工膜２１にまで到達しないよう、テンプレート１０とウェハＷとの距離が調整される。これは、テンプレート１０と、被加工膜２１及びウェハＷとの接触により、テンプレート１０及びウェハＷが破損するのを抑制するためである。

【0058】

図３（ｂ）は、レジスト膜３０にテンプレート１０ｘを押し当てた様子を示す断面図である。

【0059】

図３（ｂ）に示すように、テンプレート１０ｘが押し当てられると、テンプレート１０ｘのライン部１２及び柱状部１３によって、略均一な膜厚を有していたレジスト膜３０が押し退けられて、押し退けられた部分のレジスト膜３０の体積が減少する。

【0060】

レジスト膜３０の密領域ＡＲｄでは、より多くのライン部１２及び柱状部１３が押し当てられるので、レジスト膜３０の体積の減少量が大きい。そこで、密領域ＡＲｄの深さ方向のレジスト膜３０を含み、体積が大きく減少したレジスト膜３０の領域を低体積部ＶＬｄと呼ぶ。つまり、低体積部ＶＬｄは、レジスト膜３０の転写面３０ｔにおける単位面積あたりのレジスト膜３０の体積が小さい３次元の領域である。

【0061】

レジスト膜３０の疎領域ＡＲｓでは、少ない数のライン部１２及び柱状部１３しか押し当てられず、レジスト膜３０の体積の減少量が小さい。そこで、疎領域ＡＲｓの深さ方向のレジスト膜３０を含み、体積がそれほど減少しなかったレジスト膜３０の領域を高体積部ＶＬｓと呼ぶ。つまり、高体積部ＶＬｓは、レジスト膜３０の転写面３０ｔにおける単位面積あたりのレジスト膜３０の体積が大きい３次元の領域である。

【0062】

実施形態のテンプレート１０の設計パターンを生成する際、低体積部ＶＬｄと高体積部ＶＬｓとのレジスト膜３０の体積の差が所定値を超える見込みである場合には、高体積部ＶＬｓにダミーパターンが追加される。

【0063】

図３（ｃ）は、設計パターンに追加されたダミーパターンに基づいて、ダミー部１４ｄが追加されたテンプレート１０を示す断面図である。ライン部１２及び柱状部１３に加えてダミー部１４ｄが追加されたテンプレート１０は、例えば実際に製造対象となる実施形態のテンプレート１０である。

【0064】

図３（ｃ）に示すように、レジスト膜３０の高体積部ＶＬｓに対向するテンプレート１０の領域に所定体積のダミー部１４ｄが追加されることで、高体積部ＶＬｓのレジスト膜３０の体積が減少し、低体積部ＶＬｄと高体積部ＶＬｓとのレジスト膜３０の体積の差が低減される。

【0065】

なお、テンプレート１０にダミー部１４ｄを追加する際には、追加するダミー部１４ｄの数、配置、面積、テンプレート１０の接触面１０ｃからの高さ等が調整される。複数のダミー部１４ｄを追加する場合、それらのダミー部１４ｄの数、配置、面積、及び高さ等が個々に異なっていてもよい。

【0066】

ここで、追加可能なダミー部１４ｄの数には制約がある。体積を増大させるためダミー部１４ｄの数を増やし過ぎると、テンプレート１０の製造が煩雑となり、また、製造時間が長時間化したり製造コストが増大したりする場合があるためである。

【0067】

また、後に形成されるデュアルダマシン構造４５の配線４２及びビア４３の配置、及び線間容量等の電気特性に影響を及ぼさないよう、ダミー部１４ｄの配置位置には制約があり、同様に、ダミー部１４ｄの面積を増大させるにも制約がある。ダミー部１４ｄに対応するダミー４４ｄ（図１参照）に埋め込まれた導電材の面積が、最大面積ルールに抵触する恐れもある。

【0068】

したがって、ダミー部１４ｄの数、配置、面積に優先させて、ダミー部１４ｄの高さによって、追加するダミー部１４ｄの体積増大を図るようにしてもよい。

【0069】

なお、ダミー部１４ｄの高さによってダミー部１４ｄの体積増大を図る場合には、ダミー部１４ｄの高さを、例えばライン部１２の高さ、及びライン部１２を含めない柱状部１３の高さの少なくともいずれかとしてもよい。これにより、高体積部ＶＬｓのレジスト膜３０の体積を削減するためのダミー部１４ｄの高さ調整が容易となる。

【0070】

一方、ダミー部１４ｄの高さを、ライン部１２と柱状部１３との合計の高さと等しくすると、ダミー部１４ｄに対応するダミー４４ｄ（図１参照）の導電材が、被加工膜２１の下層構造と導通してしまう恐れがある。このため、ダミー部１４ｄの高さを、ライン部１２と柱状部１３との合計の高さに合わせるときは、ライン部１２と柱状部１３との合計の高さ未満とする等の調整が更に必要である。

【0071】

以上のように、ダミー部１４ｄの高さは、例えばライン部１２の高さ以上であって、ライン部１２の高さを含めた柱状部１３の高さ未満とすることができる。

【0072】

図３（ｄ）は、レジスト膜３０に配線パターン３２、ビアパターン３３、及びダミーパターン３４ｄを転写した後に、テンプレート１０をレジスト膜３０から離型した様子を示す断面図である。

【0073】

レジスト膜３０へのパターン転写を行う際には、テンプレート１０の離型前に、図３（ｃ）に示すような状態で、例えばテンプレート１０の上方から紫外光等を照射してレジスト膜３０を硬化させる。レジスト膜３０が光硬化型レジストではなく、熱硬化型レジストから構成される場合には、熱を加えてレジスト膜３０を硬化させる。これにより、配線パターン３２、ビアパターン３３、及びダミーパターン３４ｄを有するレジスト膜３０が形成される。

【0074】

なお、レジスト膜３０を硬化させる際、上述のように、柱状部１３がレジスト膜３０を貫通しない位置にテンプレート１０が維持される。このため、ビアパターン３３の底部にはレジスト残膜ＲＬＴｄ，ＲＬＴｓが形成される。上述の低体積部ＶＬｄと高体積部ＶＬｓとのレジスト膜３０の体積の差は、低体積部ＶＬｄと高体積部ＶＬｓとにおけるレジスト残膜ＲＬＴｄ，ＲＬＴｓの膜厚にも影響を及ぼす。

【0075】

低体積部ＶＬｄと高体積部ＶＬｓとの体積の差が例えば所定値を超えていた場合、高体積部ＶＬｓに比べて低体積部ＶＬｄでは、転写パターンの形成に用いられなかった余剰のレジスト材が多く発生する。この余剰のレジスト材によって、低体積部ＶＬｄでは、高体積部ＶＬｓのレジスト残膜ＲＬＴｓよりも厚いレジスト残膜ＲＬＴｄが形成される。このため、低体積部ＶＬｄにおいて、ビアパターン３３を転写する被加工膜２１のエッチング加工が阻害されてしまう場合がある。

【0076】

実施形態のテンプレート１０にはダミー部１４ｄが形成されるので、低体積部ＶＬｄと高体積部ＶＬｓとの体積の差が例えば所定値未満となって、低体積部ＶＬｄのレジスト残膜ＲＬＴｄと高体積部ＶＬｓのレジスト残膜ＲＬＴｓとの膜厚差が抑制され、被加工膜２１のエッチング阻害が抑制される。

【0077】

ところで、上述のように、追加されるダミー部１４ｄの数、配置、面積、及び高さ等にはそれぞれ制約がある。このため、可能な範囲でダミー部１４ｄの体積が最大となるようにダミー部１４ｄを設計したとしても、低体積部ＶＬｄと高体積部ＶＬｓとのレジスト膜３０の体積差が所定値内とならない場合もあり得る。

【0078】

そのような場合には、ライン部１２及び柱状部１３の合計体積を小さくすることが検討される。上述のように、柱状部１３の体積を削減するより、ライン部１２の体積を削減する方がライン部１２及び柱状部１３の合計体積を大幅に削減することが可能である。このため、主にライン部１２の体積を削減すべく、ライン部１２を低くすることが検討される。

【0079】

図４（ａ）は、ダミー部１４ｄに加え、より低く再設定されたライン部１２ａを備えるテンプレート１０ａを含む断面図である。

【0080】

図４（ａ）に示すように、テンプレート１０ａは、例えば可能な範囲で最大の体積を有するダミー部１４ｄと、当初のレイアウト情報に基づく実パターンよりも低くなるよう再設定されたライン部１２ａと、当初のレイアウト情報に基づく実パターンから未修正の柱状部１３と、を備える。

【0081】

ライン部１２ａの高さを調整する際には、修正前のライン部１２と修正後のライン部１２ａとの高さの差が、被加工膜２１のエッチング誤差の範囲内に収まるようにすることが好ましい。この場合、当初の設計より低くなったライン部１２ａを用いた場合でも、当初の設計によるライン部１２を用いた場合とほぼ同様に被加工膜２１がエッチング加工される。また、最終的に形成される配線４２の厚さを、略当初の設計通りに維持することができる。

【0082】

なお、低くしたライン部１２ａを低体積部ＶＬｄに配置する際、高体積部ＶＬｓに配置されるライン部１２ａの高さをこれと揃えてもよい。テンプレート１０ａに配置されるライン部１２ａの高さを揃えることで、テンプレート１０ａの製造が容易になる。低体積部ＶＬｄと同様、高体積部ＶＬｓにも低くされたライン部１２ａを配置することで、高体積部ＶＬｓのレジスト膜３０の体積が若干増大するが、低体積部ＶＬｄに配置されるライン部１２ａの総体積の方が圧倒的に大きいため、低体積部ＶＬｄと高体積部ＶＬｓとのレジスト膜３０の体積差を相殺することができる。

【0083】

図４（ｂ）は、レジスト膜３０に配線パターン３２ａ、ビアパターン３３、及びダミーパターン３４ｄを転写した後に、テンプレート１０ａをレジスト膜３０から離型した様子を示す断面図である。

【0084】

テンプレート１０ａが備える低くなったライン部１２ａがレジスト膜３０に転写されることで、配線パターン３２ａは当初の配線パターン３２よりも低く、また、小さい体積を有する。

【0085】

これにより、低体積部ＶＬｄのレジスト膜３０の体積が増大し、低体積部ＶＬｄと高体積部ＶＬｓとのレジスト膜３０の体積の差が更に低減される。また、低体積部ＶＬｄのレジスト残膜ＲＬＴｄと高体積部ＶＬｓのレジスト残膜ＲＬＴｓとの膜厚差がいっそう抑制されて、被加工膜２１のエッチング阻害がいっそう抑制される。

【0086】

以上、どのようにダミーパターンの追加を決定し、ダミーパターンの体積を決定するかについて概念的に述べた。

【0087】

（設計パターン生成処理の例）
次に、図５を用いて、実施形態の設計パターン生成装置１００による設計パターン生成処理の例について説明する。

【0088】

上述の図３及び図４を用いた設計パターンの生成方法の説明では、仮想的なテンプレート１０ｘの実パターンが転写された場合にレジスト膜３０が有することとなる体積の局所的な差に基づいて、ダミーパターンを追加することとした。ここで、パターン転写後のレジスト膜３０の体積差と、テンプレート１０ｘが有するパターンの体積差とは略一致する。

【0089】

実施形態の設計パターン生成装置１００においては、以下に述べるように、例えば実パターンが転写されたレジスト膜３０の体積を算出することなく、テンプレート１０ｘの実パターンの体積差に基づいて、その差を低減するようにダミーパターンの追加が決定される。

【0090】

以下においては、上述のテンプレート１０を製造するための設計パターンの生成処理について説明する。生成された設計パターンにしたがうことによって、ウェハＷ等に塗布されたレジスト膜３０に凹状パターン３５（図１参照）を転写することが可能なテンプレート１０を製造することができる。

【0091】

図５は、実施形態にかかる設計パターン生成処理の手順の一例を示すフロー図である。

【0092】

図５に示すように、設計パターン生成装置１００のレイアウト情報取得部１０１は、レジスト膜３０に転写される凹状パターン３５のレイアウト情報を取得する（ステップＳ１０１）。レイアウト情報は、レジスト膜３０の凹状パターン３５の転写面３０ｔから窪んだ配線パターン３２の情報、及び配線パターン３２の底面から更に窪んだビアパターン３３の情報を含む。

【0093】

設計パターン生成装置１００の実パターン生成部１０６は、レイアウト情報に基づいて、ラインパターン及び柱状パターンを含む実パターン情報を生成する（ステップＳ１０２）。

【0094】

ラインパターンは、テンプレート１０のレジスト膜３０との接触面１０ｃから突出し、接触面１０ｃに沿う所定方向に延びるパターンである。柱状パターンは、ラインパターンの上面から更に突出する柱状の形状を有するパターンである。

【0095】

体積算出部１０２は、テンプレート１０の接触面１０ｃにおける単位面積あたりのラインパターン及び柱状パターンの体積を算出する（ステップＳ１０３～Ｓ１０５）。

【0096】

より詳細には、体積算出部１０２は、実パターン情報に基づいて、ラインパターン及び柱状パターンの体積を算出する（ステップＳ１０３）。また、体積算出部１０２は、テンプレート１０の接触面１０ｃを単位面積に分割する（ステップＳ１０４）。また、体積算出部１０２は、算出したラインパターン及び柱状パターンの体積に基づいて、接触面１０ｃにおける単位面積あたりのラインパターン及び柱状パターンの体積を算出する（ステップＳ１０５）。

【0097】

設計パターン生成装置１００は、単位面積あたりのラインパターン及び柱状パターンの体積の差が所定値を超えていた場合、単位面積あたりの体積が大きかった領域にダミーパターンを追加する（ステップＳ１０６～Ｓ１０９）。

【0098】

より詳細には、判定部１０３は、単位面積あたりのラインパターン及び柱状パターンの体積差が所定値を超えているか否かを判定する（ステップＳ１０６）。単位面積あたりの体積差が所定値を超えていた場合（ステップＳ１０６：Ｎｏ）、判定部１０３は、ダミーパターンの数、配置、面積、及び高さ等の制約に反することなく、ダミーパターンの追加が可能か否かを判定する（ステップＳ１０７）。

【0099】

単位面積あたりの体積差が所定値を超えており（ステップＳ１０６：Ｎｏ）、かつ、ダミーパターンの追加が可能である場合には（ステップＳ１０７：Ｙｅｓ）、ダミーパターン生成部１０５は、追加するダミーパターンに必要な高さ、面積、数、及び配置位置等を算出する（ステップＳ１０８）。

【0100】

なお、ダミーパターンの追加対象となる上記の単位面積あたりの体積が大きかった領域とは、テンプレート１０の接触面１０ｃ内の領域であって、例えば上述の図３及び図４で説明したように、パターン転写後のレジスト膜３０における低体積部ＶＬｄ及び高体積部ＶＬｓのうち、高体積部ＶＬｓに対応する領域である。

【0101】

ここで、ダミーパターン生成部１０５は、単位面積あたりのラインパターン及び柱状パターンの体積差を是正するため、例えば優先的にダミーパターンの高さ調整を行う。つまり、ダミーパターン生成部１０５は、単位面積あたりのラインパターン及び柱状パターンの体積差に応じて、ラインパターンの高さ以上であって、ラインパターンの高さを含めた柱状パターンの高さ未満の高さに、ダミーパターンの高さを調整する。より詳細には、ダミーパターン生成部１０５は、単位面積あたりのラインパターン及び柱状パターンの体積差が大きいほど、ダミーパターンがより高くなるよう上記範囲内で設定する。

【0102】

また、優先的にダミーパターンの高さ調整を行った場合であっても、ダミーパターン生成部１０５が、単位面積あたりのラインパターン及び柱状パターンの体積差を是正するため、例えば更に単位面積あたりのラインパターン及び柱状パターンの体積差に応じて、接触面１０ｃにおけるダミーパターンの面積を調整し、また、ダミーパターンの個数を調整してもよい。つまり、ダミーパターン生成部１０５は、単位面積あたりのラインパターン及び柱状パターンの体積差が大きいほど、ダミーパターンの面積を上記制約の範囲内で増大させ、また、ダミーパターンの個数を上記制約の範囲内で増加してもよい。

【0103】

ダミーパターンのデザインが確定すると、ダミーパターン生成部１０５は、ダミーパターンに必要な高さ、面積、数、及び配置位置等を含むダミーパターン情報を生成する（ステップＳ１０９）。

【0104】

その後、設計パターン生成装置１００はステップＳ１０６の処理に戻る。

【0105】

一方、例えば以下に述べる所定の場合において、実パターン生成部１０６は、テンプレート１０の接触面１０ｃ内において単位面積あたりの体積が小さかった領域、つまり、レジスト膜３０の高体積部ＶＬｓよりも小さい低体積部ＶＬｄに対応する領域のラインパターン及び柱状パターンの合計の体積を小さくする。

【0106】

すなわち、最大限に追加可能な体積のダミーパターンを追加してもなお、単位面積あたりのラインパターン及び柱状パターンの体積の差が解消されない場合等のように、単位面積あたりの体積の差が所定値を超えているものの（ステップＳ１０６：Ｎｏ）、ダミーパターンの追加が不可能である場合には（ステップＳ１０７：Ｎｏ）、実パターン生成部１０６は、単位面積あたりのラインパターン及び柱状パターンの体積差を是正するため、例えば優先的にラインパターン高さ調整を行って、必要分だけ低くした場合のラインパターンの高さを算出する（ステップＳ１１０）。

【0107】

つまり、実パターン生成部１０６は、単位面積あたりのラインパターン及び柱状パターンの体積差に応じてラインパターンの高さを調整する。より詳細には、実パターン生成部１０６は、単位面積あたりのラインパターン及び柱状パターンの体積差が大きいほど、ラインパターンを薄く設計する。

【0108】

また、優先的にラインパターンの高さ調整を行った場合であっても、実パターン生成部１０６が、単位面積あたりのラインパターン及び柱状パターン体積差を是正するため、例えば更に柱状パターンの径を調整してもよい。つまり、実パターン生成部１０６は、単位面積あたりのラインパターン及び柱状パターンの体積差が大きいほど、柱状パターンの径を小さくしてもよい。

【0109】

ラインパターン及び柱状パターンの少なくともいずれかの実パターンの高さ調整を行った後、実パターン生成部１０６は実パターン情報を再生成する（ステップＳ１１１）。このとき、ラインパターンのみに対して高さ調整の処理が行われた場合には、実パターン情報は、修正後のラインパターン及び未修正の柱状パターンの情報を含む。ラインパターン及び柱状パターンの両方に対して高さ調整の処理が行われた場合には、実パターン情報は、修正後のラインパターン及び修正後の柱状パターンの情報を含む。

【0110】

その後、設計パターン生成装置１００はステップＳ１０６の処理に戻る。

【0111】

ステップＳ１０６において、判定部１０３が、単位面積あたりの体積の差が所定値内であると判定した場合（ステップＳ１０６：Ｙｅｓ）、統合部１０７は設計パターン情報を生成する（ステップＳ１１２）。ステップＳ１０７～Ｓ１０９の処理が行われた場合には、設計パターン情報は、ダミーパターン情報および実パターン情報を含む。このとき、更にステップＳ１１０，Ｓ１１１の処理も行われた場合には、設計パターン情報に含まれる実パターン情報は、修正後の実パターンを含む実パターン情報である。ステップＳ１０７～Ｓ１０９の処理が行われなかった場合には、設計パターン情報は実パターン情報を含む。

【0112】

以上により、実施形態の設計パターン生成装置１００による設計パターン生成処理が終了する。

【0113】

なお、ダミーパターンの追加の要否を判定する方法は上記の方法に限られない。一例として、取得したレイアウト情報から、パターン転写後のレジスト膜３０の体積差を一旦、算出し、そのうえで、レジスト膜３０の体積差をテンプレート１０の実パターンの体積差に換算してもよい。

【0114】

（テンプレートの構成例）
次に、図６を用いて、実施形態のテンプレート１０の構成例について説明する。図６は、実施形態にかかるテンプレート１０の構成の一例を示す図である。実施形態のテンプレート１０は、例えば上述の設計パターン生成装置１００が生成した設計パターンに基づいて製造されたテンプレートである。

【0115】

図６に示すように、テンプレート１０は、基板１１、ライン部１２、柱状部１３、及びダミー部１４ｄ（１４ｘ，１４ｙ，１４ｚ）を備える。

【0116】

第２の基板としての基板１１は、テンプレート１０の本体を構成し、レジスト膜３０と接触する第１の面としての接触面１０ｃを有する。基板１１は、例えば石英等の紫外光に対して透明な材料から構成される。

【0117】

ライン部１２は、基板１１と一体に構成され、基板１１の接触面１０ｃから突出する。ライン部１２は、例えば基板１１上を所定の方向に延びる。ただし、ライン部１２が、基板１１上を屈曲するように配置されていてもよい。

【0118】

柱状部１３は、ライン部１２と一体に構成され、ライン部１２の上面に配置される。柱状部１３は、例えば円形、楕円形、または小判型（オーバル型）等の、基板１１に対して平行な断面を有する。

【0119】

なお、図６の例では、テンプレート１０の一端部寄りの領域には、ライン部１２及び柱状部１３が密に配置されている。また、テンプレート１０のもう一端部寄りの領域には、ライン部１２及び柱状部１３が疎らに配置されている。

【0120】

所定の構造を備える構造部としてのダミー部１４ｄは、ライン部１２及び柱状部１３の合計の体積が他の領域より小さい領域に配置される。ライン部１２及び柱状部１３の合計体積が小さい領域とはライン部１２及び柱状部１３が疎らに配置された領域であって、例えば上述のレジスト膜３０における疎領域ＡＲｓに相当する。他の領域、つまり、ライン部１２及び柱状部１３の合計体積が大きい領域とはライン部１２及び柱状部１３が密に配置された領域であって、例えば上述のレジスト膜３０における密領域ＡＲｄに相当する。

【0121】

また、ダミー部１４ｄは、基板１１と一体に構成され、基板１１の接触面１０ｃから突出する。また、ダミー部１４ｄは、ライン部１２の高さ以上であって、ライン部１２上の柱状部１３の高さ未満の高さを有する。ダミー部１４ｄの種類、及び個数は任意である。

【0122】

複数種類のダミー部１４ｄをそれぞれ複数個、テンプレート１０に配置する場合には、例えばライン部１２及び柱状部１３が密に配置されたテンプレート１０の一端部側から、ライン部１２及び柱状部１３が疎らに配置されたテンプレート１０のもう一端部側へと向かって、ダミー部１４ｄの密度が高くなっていくように、ダミー部１４ｄを配置することができる。つまり、テンプレート１０の一端部側からもう一端部側へと、ダミー部１４ｄの高さが増し、基板１１の接触面１０ｃにおけるダミー部１４ｄの面積が大きくなり、ダミー部１４ｄの個数が増加していくように、ダミー部１４ｄを配置することができる。

【0123】

図６の例では、テンプレート１０は、複数種類のダミー部１４ｘ，１４ｙ，１４ｚを、それぞれ複数個、備える。これらのダミー部１４ｘ，１４ｙ，１４ｚは、異なる高さ、基板１１の接触面１０ｃにおいて異なる面積、及び異なる個数を有し、テンプレート１０の一端部側からもう一端部側へと向かって密度が高くなっていくように配置されている。

【0124】

ダミー部１４ｘは、ダミー部１４ｘ，１４ｙ，１４ｚの中で、テンプレート１０の最も一端部寄りに配置され、最も低く、最も面積が小さく、最も個数が少ない。ダミー部１４ｘは、例えばライン部１２と略等しい高さを有している。

【0125】

ダミー部１４ｙは、テンプレート１０の一端部ともう一端部との間の位置に配置され、ダミー部１４ｘ，１４ｙ，１４ｚの中で、中程度の高さを有し、中程度の面積を有し、ダミー部１４ｘよりも個数が多く、ダミー部１４ｚよりも個数が少ない。ダミー部１４ｙは、例えばライン部１２を含まない柱状部１３の高さと同じ高さを有する。つまり、ダミー部１４ｙの高さ方向の長さと、柱状部１３の高さ方向の長さとは略等しい。

【0126】

ダミー部１４ｚは、ダミー部１４ｘ，１４ｙ，１４ｚの中で、テンプレート１０の最ももう一端部寄りに配置され、最も高く、最も面積が大きく、最も個数が多い。ダミー部１４ｚは、例えばライン部１２を含めた柱状部１３の高さよりも若干低い。

【0127】

以上のようにダミー部１４ｘ，１４ｙ，１４ｚが配置されることで、例えばテンプレート１０がダミー部１４を有さない場合より、低体積部ＶＬｄと高体積部ＶＬｓとのレジスト膜３０の体積差が低減される。

【0128】

（テンプレートの製造方法）
次に、図７～図９を用いて、実施形態のテンプレート１０の製造方法について説明する。図７～図９は、実施形態にかかるテンプレート１０の製造方法の手順の一例を示す断面図である。

【0129】

図７（ａ）に示すように、テンプレート１０の本体となる基板１１の上面に、クロム膜等のマスク膜５１を形成する。マスク膜５１上には、例えば電子線描画等によりレジストパターン６１ｐを形成する。レジストパターン６１ｐは、基板１１のライン部１２及びダミー部１４ｘ，１４ｙ，１４ｚが配置されることとなる領域を覆う。

【0130】

図７（ｂ）に示すように、レジストパターン６１ｐをマスクとしてマスク膜５１をエッチング加工し、マスクパターン５１ｐを形成する。

【0131】

図７（ｃ）に示すように、マスクパターン５１ｐをマスクとして基板１１をエッチング加工し、ライン部１２及びダミー部１４ｘ，１４ｙ，１４ｚを形成する。この時点では、ライン部１２及びダミー部１４ｘ，１４ｙ，１４ｚは全て略等しい高さを有する。ライン部１２及びダミー部１４ｘ，１４ｙ，１４ｚの基板１１からの突出高さは、例えばテンプレート１０が最終的に備えることとなるライン部１２の高さと略等しい。

【0132】

なお、上記の過程において、レジストパターン６１ｐは消失する。

【0133】

図７（ｄ）に示すように、マスクパターン５１ｐを除去した後に、基板１１の全面を覆うクロム膜等のマスク膜５２を形成する。マスク膜５２上には、例えば電子線描画等によりレジストパターン６２ｐを形成する。レジストパターン６２ｐは、基板１１の柱状部１３及びダミー部１４ｘ，１４ｙ，１４ｚが配置されることとなる領域を覆う。

【0134】

図７（ｅ）に示すように、レジストパターン６２ｐをマスクとしてマスク膜５２をエッチング加工し、マスクパターン５２ｐを形成する。

【0135】

図８（ａ）に示すように、テンプレート１０の本体となる基板１１を加工してレジスト膜３０と接触することとなる接触面１０ｃを露出させる。また、基板１１の接触面１０ｃから突出するライン部１２と、ライン部１２の上面に配置される柱状部１３と、ライン部１２上の柱状部１３の高さと実質的に等しい高さのダミー部１４ｘ，１４ｙ，１４ｚとを形成する。ライン部１２、柱状部１３、及びダミー部１４ｘ,１４ｙ，１４ｚを形成するときは、基板１１の接触面１０ｃにおける面積が異なる複数のダミー部１４ｘ,１４ｙ，１４ｚを形成してもよい。

【0136】

すなわち、マスクパターン５２ｐをマスクとして基板１１をエッチング加工し、基板１１の接触面１０ｃを露出させる。これにより、ライン部１２が、例えばテンプレート１０が最終的に備えることとなる柱状部１３と同じ高さ分だけ掘り下げられて、基板１１の接触面１０ｃから突出した状態となる。また、ライン部１２の上面に、最終的な柱状部１３の高さを有する柱状部１３が形成される。また、ダミー部１４ｘ，１４ｙ，１４ｚは、柱状部１３の基板１１からの突出高さと略等しい高さに、基板１１の接触面１０ｃから突出した状態となる。

【0137】

なお、上記の過程において、レジストパターン６２ｐは消失する。

【0138】

図８（ｂ）～図９（ａ）に示すように、ライン部１２、柱状部１３、及びダミー部１４ｘ，１４ｙ，１４ｚを覆い、ダミー部１４ｘ，１４ｙ，１４ｚの上方の膜厚が、ライン部１２及び柱状部１３の上方の膜厚よりも薄いレジストパターン６３ｐをインプリント処理によって形成する。

【0139】

より具体的には、レジストパターン６３ｐを形成するときは、複数のダミー部１４ｘ,１４ｙ，１４ｚの上方の膜厚がそれぞれ異なるレジストパターン６３ｐをインプリント処理によって形成する。図８（ｂ）～図９（ａ）の処理について以下に詳細を説明する。

【0140】

図８（ｂ）に示すように、マスクパターン５２ｐを除去した後に、例えばスピン塗布等によって、基板１１の全面を覆うレジスト膜６３を形成する。これにより、基板１１上のライン部１２、柱状部１３、及びダミー部１４ｘ，１４ｙ，１４ｚの全体が、略平坦な上面を有するレジスト膜６３によって覆われる。

【0141】

また、パターン７４ｘ，７４ｙ，７４ｚを有する階段状テンプレート７０が、パターン７４ｘ，７４ｙ，７４ｚが基板１１に対向するように、基板１１の上方に配置される。より具体的には、階段状テンプレート７０を基板１１上に配置する際、パターン７４ｘ，７４ｙ，７４ｚはそれぞれ、ダミー部１４ｘ，１４ｙ，１４ｚの上方位置に配置させる。

【0142】

ここで、階段状テンプレート７０の基板７１は、石英等の紫外光に対して透明な材料から構成される。階段状テンプレート７０のパターン７４ｘ，７４ｙ，７４ｚは、それぞれ異なる突出高さで、階段状テンプレート７０の本体を構成する基板７１から突出している。

【0143】

パターン７４ｘ，７４ｙ，７４ｚの中で、パターン７４ｘは最も高く突出する。パターン７４ｘ，７４ｙ，７４ｚの中で、パターン７４ｙは中程度の高さで突出する。パターン７４ｘ，７４ｙ，７４ｚの中で、パターン７４ｚは最も低く突出する。これにより、パターン７４ｘ，７４ｙ，７４ｚは、パターン７４ｚからパターン７４ｘへと向かって昇段していく階段状の形状を有する。

【0144】

図８（ｃ）に示すように、階段状テンプレート７０のパターン７４ｘ，７４ｙ，７４ｚを、基板１１上のレジスト膜６３に押し当て、階段状テンプレート７０の上方から紫外光を照射し、レジスト膜６３にパターン７４ｘ，７４ｙ，７４ｚを転写する。

【0145】

図９（ａ）に示すように、レジスト膜６３にパターン７４ｘ，７４ｙ，７４ｚを転写することで、レジストパターン６３ｐが形成される。ダミー部１４ｘ，１４ｙ，１４ｚの上方のレジストパターン６３ｐの膜厚は、例えばライン部１２及び柱状部１３の上方のレジストパターン６３ｐより薄くなっている。

【0146】

より詳細には、ダミー部１４ｘ，１４ｙ，１４ｚの上方のレジストパターン６３ｐにおいて、パターン７４ｘが転写されたダミー部１４ｘ上方のレジストパターン６３ｐは最も薄い膜厚を有する。ダミー部１４ｘ，１４ｙ，１４ｚの上方のレジストパターン６３ｐにおいて、パターン７４ｙが転写されたダミー部１４ｙ上方のレジストパターン６３ｐは中程度の膜厚を有する。ダミー部１４ｘ，１４ｙ，１４ｚの上方のレジストパターン６３ｐにおいて、パターン７４ｚが転写されたダミー部１４ｚ上方のレジストパターン６３ｐは最も厚い膜厚を有する。

【0147】

図９（ｂ）～図９（ｄ）に示すように、レジストパターン６３ｐをエッチバックして、レジストパターン６３ｐの表面にダミー部１４ｘ，１４ｙ，１４ｚを露出させる。また、露出させたダミー部１４ｘ，１４ｙ，１４ｚを更にエッチバックして、ライン部１２上の柱状部１３の高さ未満の高さのダミー部１４ｘ，１４ｙ，１４ｚを形成する。

【0148】

より具体的には、ダミー部１４ｘ,１４ｙ，１４ｚをエッチバックするときは、レジストパターン６３ｐをエッチバックして複数のダミー部１４ｘ,１４ｙ，１４ｚを順次露出させ、複数のダミー部１４ｘ,１４ｙ，１４ｚを順次エッチバックして、ライン部１２の高さ以上、柱状部１３の高さ未満の異なる高さを有する複数のダミー部１４ｘ,１４ｙ，１４ｚを形成する。図９（ｂ）～図９（ｄ）の処理について以下に詳細を説明する。

【0149】

図９（ｂ）に示すように、階段状のレジストパターン６３ｐをエッチバックしていく。これにより、ダミー部１４ｘ，１４ｙ，１４ｚの中で、まず、ダミー部１４ｘの上端部がレジストパターン６３ｐの上面に露出する。

【0150】

図９（ｃ）に示すように、レジストパターン６３ｐのエッチバックを更に継続する。このとき、レジストパターン６３ｐのみならず、石英等から構成されるダミー部１４ｘ，１４ｙ，１４ｚもエッチング可能なエッチバック条件を用いることで、レジストパターン６３ｐの上面に露出したダミー部１４ｘの上端部もエッチングされていく。

【0151】

また、レジストパターン６３ｐのエッチバックを継続することで、ダミー部１４ｙの上端部もレジストパターン６３ｐの上面に露出する。

【0152】

図９（ｄ）に示すように、レジストパターン６３ｐのエッチバックを更に継続する。これにより、レジストパターン６３ｐの上面に露出したダミー部１４ｘ，１４ｙの上端部が更にエッチングされていく。

【0153】

また、レジストパターン６３ｐのエッチバックを継続することで、ダミー部１４ｚの上端部もレジストパターン６３ｐの上面に露出する。また、ダミー部１４ｚの上端部が露出した後、レジストパターン６３ｐのエッチバックを更に継続して、ダミー部１４ｚの上端部の高さが、ライン部１２を含めた柱状部１３の高さよりも若干（長さα）低くなるようにダミー部１４ｚをエッチバックする。このとき、ダミー部１４ｘ，１４ｙの上端部も若干エッチバックされてもよい。

【0154】

以上により、ライン部１２と略等しい高さのダミー部１４ｘ、ライン部１２を含めない柱状部１３と略等しい高さのダミー部１４ｙ、及びライン部１２を含めた柱状部１３より若干低い高さのダミー部１４ｚが、基板１１の接触面１０ｃに形成される。

【0155】

その後、酸素プラズマ等を用いたアッシング処理によって、残ったレジストパターン６３ｐを除去する。

【0156】

以上により、実施形態のテンプレート１０が製造される。

【0157】

（階段状テンプレートの製造方法）
次に、図１０を用いて、階段状テンプレート７０の製造方法について説明する。図１０は、実施形態にかかるテンプレート１０の製造に用いられる階段状テンプレート７０の製造方法の一例を示す断面図である。

【0158】

図１０（ａ）に示すように、階段状テンプレート７０の本体となる基板７１を準備する。また、基板７１上にクロム膜等のマスク膜を形成し、マスク膜上にレジスト膜を形成する。

【0159】

電子線描画等によってレジスト膜を加工してレジストパターン６４ｐを形成する。レジストパターン６４ｐは、基板７１のパターン７４ｘ，７４ｙ，７４ｚが配置されることとなる領域の全体を覆う。

【0160】

レジストパターン６４ｐをマスクとしてマスク膜をエッチング加工して、マスクパターン５４ｐを形成する。

【0161】

図１０（ｂ）に示すように、マスクパターン５４ｐをマスクとして基板７１をエッチング加工して、基板７１から突出するパターン７４ｘ，７４ｙ，７４ｚを形成する。このとき、パターン７４ｘ，７４ｙ，７４ｚの基板７１からの突出高さは全て等しい。なお、この過程で、レジストパターン６４ｐは消失する。

【0162】

図１０（ｃ）に示すように、電子線描画等によって、マスクパターン５４ｐ上にレジストパターン６５ｐを形成する。レジストパターン６５ｐは、基板７１から突出するパターン７４ｘ，７４ｙ，７４ｚのうち、パターン７４ｘ，７４ｙに相当する領域を覆う。

【0163】

レジストパターン６５ｐをマスクとしてマスクパターン５４ｐをエッチング加工し、レジストパターン６５ｐと同様に、パターン７４ｘ，７４ｙに相当する領域を覆うマスクパターン５４ｐを形成する。

【0164】

図１０（ｄ）に示すように、マスクパターン５４ｐをマスクとしてパターン７４ｚをエッチング加工して、パターン７４ｘ，７４ｙよりも突出高さの低いパターン７４ｚを形成する。この過程で、レジストパターン６５ｐは消失する。

【0165】

図１０（ｅ）に示すように、電子線描画等によって、マスクパターン５４ｐ上にレジストパターン６６ｐを形成する。レジストパターン６６ｐは、基板７１から突出するパターン７４ｘ，７４ｙ，７４ｚのうち、パターン７４ｘに相当する領域を覆う。

【0166】

レジストパターン６６ｐをマスクとしてマスクパターン５４ｐをエッチング加工し、レジストパターン６６ｐと同様に、パターン７４ｘに相当する領域を覆うマスクパターン５４ｐを形成する。

【0167】

図１０（ｆ）に示すように、マスクパターン５４ｐをマスクとしてパターン７４ｙ，７４ｚをエッチング加工して、パターン７４ｘよりも突出高さの低いパターン７４ｙと、パターン７４ｙよりも突出高さの低いパターン７４ｚとを形成する。この過程で、レジストパターン６６ｐは消失する。

【0168】

その後、残ったマスクパターン５４ｐを除去する。

【0169】

以上により、階段状テンプレート７０が製造される。

【0170】

（半導体装置の構成例）
次に、図１１を用いて、実施形態の半導体装置２０の構成例について説明する。実施形態の半導体装置２０には、上述の実施形態のテンプレート１０を用いてデュアルダマシン構造４５が形成されている。

【0171】

図１１は、実施形態にかかる半導体装置２０の構成の一例を示す図である。図１１（ａ）は、被加工膜２１に凹状パターン２５及びダミーパターン２４ｄが形成された半導体装置２０の断面図である。図１１（ｂ）は、デュアルダマシン構造４５及びダミー４４ｄが形成された半導体装置２０の断面図である。図１１（ｃ）は、デュアルダマシン構造４５及びダミー４４ｄが形成された半導体装置２０の平面図である。

【0172】

図１１に示すように、実施形態の半導体装置２０は、ウェハＷ及び被加工膜２１を備える。ウェハＷには、デュアルダマシン構造４５の下方に配置される下層配線ＬＷが、上面をウェハＷの表面に露出させた状態で埋め込まれている。被加工膜２１は、ＳｉＯ_２膜等の絶縁膜であり、例えばウェハＷ上に配置されている。

【0173】

ただし、被加工膜２１とウェハＷとの間に、他の膜、トランジスタ等の半導体装置２０の一部を構成する構造物が介在されていてもよい。この場合、下層配線ＬＷは、デュアルダマシン構造４５が形成される被加工膜２１の直下の膜等に配置される。

【0174】

なお、本明細書では、ウェハＷ、他の膜、または上記構造物等の下層配線ＬＷを有する構成を下層構造と呼ぶことがある。

【0175】

図１１（ａ）に示すように、テンプレート１０の凸状パターン１５及びダミー部１４ｄが転写されることで、半導体装置２０の被加工膜２１には凹状パターン２５及びダミーパターン２４ｄが形成される。

【0176】

凹状パターン２５は、被加工膜２１の表面から深さ方向に窪んだ配線パターン２２、及び配線パターン２２の底面から更に下方に延びるビアパターン２３を含む。ダミーパターン２４ｄは、例えば被加工膜２１の表面から深さ方向に窪んだダミーパターン２４ｘ，２４ｙ，２４ｚを含む。

【0177】

ダミーパターン２４ｘは、テンプレート１０のダミー部１４ｘが転写されたパターンであり、例えば被加工膜２１の配線パターン２２と略等しい深さを有する。ダミーパターン２４ｙは、テンプレート１０のダミー部１４ｙが転写されたパターンであり、例えば被加工膜２１のビアパターン２３単体と略等しい深さを有する。つまり、ダミーパターン２４ｙは、ダミーパターン２４ｘよりも深い位置まで到達している。ダミーパターン２４ｚは、テンプレート１０のダミー部１４ｚが転写されたパターンであり、例えば被加工膜２１の配線パターン２２を含めたビアパターン２３の到達深さよりも若干（長さβ）浅い位置に到達している。つまり、ダミーパターン２４ｚは、ダミーパターン２４ｙよりも更に深い位置まで到達している。

【0178】

図１１（ｂ）に示すように、半導体装置２０の凹状パターン２５及びダミーパターン２４ｄに導電材が充填されて、デュアルダマシン構造４５及びダミー４４ｄが形成される。

【0179】

すなわち、実施形態の半導体装置２０は、下層配線ＬＷを有するウェハＷと、ウェハＷの上に配置される被加工膜２１とを備える。

【0180】

被加工膜２１には、配線４２及びビア４３が配置されている。配線４２は、被加工膜２１の上面に沿う所定の方向に延びるとともに、被加工膜２１の一方の主面である上面から、被加工膜２１の深さ方向に延びる。ビア４３は、配線４２の底面から更に被加工膜２１の深さ方向に延びる。ビア４３の底部は下層配線ＬＷと接続されている。

【0181】

また、被加工膜２１には、被加工膜２１の上面から被加工膜２１の深さ方向に延びるダミー４４ｄが配置されている。導電部材としてのダミー４４ｄは、被加工膜２１における到達深さがそれぞれ異なるダミー４４ｘ，４４ｙ，４４ｚを含む。

【0182】

ダミー４４ｘは、配線４２と略同じ深さ位置に底面を有する。ダミー４４ｙは、配線４２よりも深く、配線４２の底面から更に下方へ延びるビア４３よりも浅い深さ位置に底面を有する。つまり、ダミー４４ｙの到達深さは、ダミー４４ｘの到達深さよりも深く、ダミー４４ｚの到達深さよりも浅い。ダミー４４ｚは、配線４２の底面から更に下方へ延びるビア４３よりも若干浅い位置に底面を有する。ダミー４４ｚの到達深さが、配線４２の底面から下方へ延びるビア４３よりも若干浅いため、ダミー４４ｚが下層配線ＬＷと接触してしまうことが抑制される。

【0183】

（比較例）
インプリント処理を行う際、レジスト材等の有機系材料は、例えばインクジェット法によってウェハ上に配置される。インクジェット法では、レジスト材等の液滴が滴下される。インプリント処理において、テンプレートが液滴状のレジスト材に押し当てられることによって、レジスト材がテンプレートの下面全体に膜状に広がって、被加工膜の被加工領域全体を覆うレジストパターンを形成することができる。インクジェット法によれば、密領域に滴下する液滴の密度を高め、疎領域に滴下する液滴の密度を下げるなどして、疎密差に対応することも容易である。

【0184】

上記のインクジェット法に替え、レジスト材をウェハ上に配置する方法として、スピン塗布（スピンコーティング）法が検討されている。スピン塗布法では、スピン塗布装置等を用い、スピン塗布装置が備える回転支持台上に保持したウェハを高速回転させ、ウェハにレジスト材を滴下する。レジスト材は遠心力によってウェハの全体に塗布され、ウェハ全面を覆うレジスト膜等のレジスト材の膜が形成される。

【0185】

インプリント処理により、例えば３次元構造を有するデュアルダマシン構造を形成する場合、配線パターン及びビアパターン等が転写されたレジスト膜の３次元の領域に占める体積割合は５０％以上となることが多い。配線パターンの体積に比べてビアパターンの体積は相対的に小さく、また、配線パターンには、ラインとスペースとの幅が１：１となるように配置されたラインアンドスペースパターン、及び周囲に他の配線パターンが存在しない孤立パターン等が含まれるからである。

【0186】

上記のような場合には、レジスト膜の形成方法として上述のスピン塗布法を用いることが望ましい。スピン塗布法によりレジスト材を塗布することで、テンプレートを押し当てた後にレジスト材が広がるのを待つ時間が削減されるので、全体におけるレジスト膜の体積割合が高い場合であっても、インプリント処理のスループットを向上させることができる。

【0187】

一方で、デュアルダマシン構造を形成する際、ダミーパターンが配置される場合がある。その様子を図１２及び図１３に示す。

【0188】

図１２は、比較例１，２にかかるデュアルダマシン構造４５’’，４５’の形成方法を示す模式図である。

【0189】

図１２（ａ）に示すように、比較例１の被加工膜２１’’は、配線パターン２２及びビアパターン２３のみを有し、ダミーパターンを有さない。図１２（ｂ）に示すように、被加工膜２１’’を覆うように導電膜４１’’が形成される。図１２（ｃ）に示すように、被加工膜２１’’上の導電膜４１’’をＣＭＰ研磨して、配線４２’’及びビア４３’’を含むデュアルダマシン構造４５’’が形成される。

【0190】

しかしながら、比較例１のデュアルダマシン構造４５’’にはダミーが配置されず、上述のように、被加工膜２１’’には、ラインアンドスペースパターンのように配線パターン２２が密に配置された密領域と、孤立パターンのように配線パターン２２が疎らにしか配置されない疎領域とが存在する。したがって、導電膜４１’’と被加工膜２１’’との研磨レートの違いから、疎領域内および疎領域に隣接する領域では、上面が窪んだディッシング形状Ｄｓｈの配線４２’’が形成されてしまう場合がある。

【0191】

図１２（ｄ）に示すように、比較例２のデュアルダマシン構造４５’は配線４２’及びビア４３’を備え、デュアルダマシン構造４５’の疎領域にはダミー４２ｄ’，４４ｄ’が形成されている。ダミー４２ｄ’，４４ｄ’は、密領域と疎領域とにおける単位面積あたりの配線４２‘の表面積が占める割合を揃えるように、表面積が調整されている。これにより、疎領域内および疎領域に隣接する領域において、配線４２’がディッシング形状Ｄｓｈとなってしまうのが抑制される。

【0192】

しかしながら、比較例２の手法にも課題が存在する。図１３に比較例２の課題を示す。図１３は、比較例２にかかるインプリント処理の課題を示す断面図である。

【0193】

図１３（ａ）に示すように、比較例２のテンプレート１０’は、ウェハＷ’上に被加工膜２１’、レジスト膜３０’がこの順に形成されたレジスト膜３０’に対してパターン転写を行う。

【0194】

テンプレート１０’は、面内にライン部１２が密に配置された領域と、面内にライン部１２が疎らに配置された領域とを有する。テンプレート１０’の面内における疎密差を低減するため、テンプレート１０’の疎領域にはダミー部１４ｄ’が配置されている。

【0195】

ダミー部１４ｄ’の面積は、疎密領域の両方においてライン部１２が占めている面積に応じて調整されている。これにより、テンプレート１０’の密領域の面内でライン部１２が占める面積と、テンプレート１０’の疎領域の面内でライン部１２及びダミー部１４ｄ’が占める面積との差は所定値内となっている。

【0196】

一方、ダミー部１４ｄ’の高さは、テンプレート１０’の面内における疎密差に影響を与えないので考慮されていない。ダミー部１４ｄ’は、テンプレート１０’の製造を容易にするため、例えばライン部１２と略等しい高さに形成されている。

【0197】

レジスト膜３０’において、テンプレート１０’のライン部１２が密に配置された面に対向する面を密領域ＡＲｄ’と呼ぶ。レジスト膜３０’において、テンプレート１０’のライン部１２が疎らに配置された面に対向する面を疎領域ＡＲｓ’と呼ぶ。レジスト膜３０’の疎領域ＡＲｓ’に対向するテンプレート１０’の面には、更にダミー部１４ｄ’が配置されている。

【0198】

これにより、テンプレート１０’によるパターン転写後、密領域ＡＲｄ’においてレジスト膜３０’が占める面積と、疎領域ＡＲｓ’においてレジスト膜３０’が占める面積との差を例えば所定値内とすることができる。よって、後に形成される配線４１’がディッシング形状となってしまうことが抑制される。

【0199】

ここで、密領域ＡＲｄ’及び疎領域ＡＲｓ’の深さ方向のレジスト膜３０’を含むレジスト膜３０’の体積について考える。

【0200】

図１３（ｂ）に示すように、密領域ＡＲｄ’の深さ方向のレジスト膜３０’を含む３次元の領域を低体積部ＶＬｄ’と呼ぶ。低体積部ＶＬｄ’には、配線パターン３２’及びビアパターン３３’が転写される。また、疎領域ＡＲｓ’の深さ方向のレジスト膜３０’を含む３次元の領域を高体積部ＶＬｓ’と呼ぶ。高体積部ＶＬｓ’には、配線パターン３２’及びビアパターン３３’に加えてダミーパターン３４ｄ’が転写される。

【0201】

上述のように、比較例２のテンプレート１０’においては、低体積部ＶＬｄ’及び高体積部ＶＬｓ’においてレジスト膜３０’が有する体積の差を考慮することなく、ダミー部１４ｄ’が設計されている。このため、ダミー部１４ｄ’によって、高体積部ＶＬｓ’にダミーパターン３４ｄ’が転写されたとしても、低体積部ＶＬｄ’及び高体積部ＶＬｓ’におけるレジスト膜３０’の体積差を充分に低減することができない。

【0202】

このように、比較例２においては、低体積部ＶＬｄ’及び高体積部ＶＬｓ’におけるレジスト膜３０’の体積差が大きいままであるので、低体積部ＶＬｄ’ 及び高体積部ＶＬｓ’におけるビアパターン３３’下端部のレジスト残膜ＲＬＴｄ’，ＲＬＴｓ’の膜厚差が生じてしまう。つまり、低体積部ＶＬｄ’ のレジスト残膜ＲＬＴｄ’は、転写パターンの形成に用いられなかった余剰のレジスト材によって厚くなる。また、高体積部ＶＬｓ’ のレジスト残膜ＲＬＴｓ’は、転写パターンの形成に必要とされるレジスト材の量が多く、余剰のレジスト材があまり生じないため薄くなる。

【0203】

被加工膜２１’をエッチング加工して、レジスト膜３０’のパターン転写を行う際、ビアパターン３３’下端部のレジスト残膜ＲＬＴｄ’，ＲＬＴｓ’は、レジスト膜３０’のエッチバック処理等によって事前に除去される。しかしながら、レジスト残膜ＲＬＴｄ’，ＲＬＴｓ’の膜厚差が大きいと、例えば低体積部ＶＬｄ’ のレジスト残膜ＲＬＴｄ’が除去しきれず、被加工膜２１’のエッチング加工が阻害されてしまう場合がある。

【0204】

実施形態の設計パターン生成方法によれば、単位面積あたりのレジスト膜３０の体積の差が所定値を超えていた場合、単位面積あたりの体積が大きい高体積部ＶＬｓにダミーパターン３４ｄを追加する。このように、レジスト膜３０の体積差を考慮してダミーパターン３４ｄを追加するので、低体積部ＶＬｄと高体積部ＶＬｓとにおけるレジスト残膜ＲＬＴｄ，ＲＬＴｓのばらつきを低減し、被加工膜２１のエッチング加工が阻害されてしまうのを抑制することができる。

【0205】

実施形態の設計パターン生成方法によれば、ダミーパターン３４ｄを追加するときは、単位面積あたりのレジスト膜３０の体積の差に応じて、配線パターン３２の深さ以上の深さにダミーパターン３４の深さを調整する。このように、ダミーパターン３４ｄの設計時に深さを考慮に入れることで、低体積部ＶＬｄと高体積部ＶＬｓとにおけるレジスト膜３０の体積差低減が容易となる。

【0206】

実施形態の設計パターン生成方法によれば、ダミーパターン３４ｄを追加するときは、単位面積あたりのレジスト膜３０の体積の差に応じて、配線パターン３２の深さを含めたビアパターン３３の深さ未満の深さにダミーパターン３４の深さを調整する。

【0207】

このように、ダミーパターン３４ｄの設計時に深さを考慮に入れることで、低体積部ＶＬｄと高体積部ＶＬｓとにおけるレジスト膜３０の体積差低減が容易となる。

【0208】

また、上記のように、ダミーパターン３４ｄがレジスト膜３０底部に到達しない高さにダミーパターン３４ｄを設計することで、ダミーパターン３４ｄに対応するダミー４４ｄに充填された導電材が下層構造と接触してしまうのを抑制することができる。

【0209】

実施形態の設計パターン生成方法によれば、ダミーパターン３４ｄを追加するときは、単位面積あたりのレジスト膜３０の体積の差に応じて、レジスト膜３０の転写面３０ｔにおけるダミーパターン３４ｄの面積を調整する。これによっても、低体積部ＶＬｄと高体積部ＶＬｓとにおけるレジスト膜３０の体積差が低減される。

【0210】

実施形態の設計パターン生成方法によれば、ダミーパターン３４ｄを追加するときは、単位面積あたりのレジスト膜３０の体積の差に応じて、ダミーパターン３４ｄの個数を調整する。これによっても、低体積部ＶＬｄと高体積部ＶＬｓとにおけるレジスト膜３０の体積差が低減される。

【0211】

実施形態の設計パターン生成方法によれば、単位面積あたりのレジスト膜３０の体積の差が所定値を超えていた場合、単位面積あたりの体積が小さい低体積部ＶＬｄの配線パターン３２及びビアパターン３３の合計の体積を小さくする。これによっても、低体積部ＶＬｄと高体積部ＶＬｓとにおけるレジスト膜３０の体積差が低減される。

【0212】

実施形態の設計パターン生成方法によれば、低体積部ＶＬｄの配線パターン３２及びビアパターン３３の合計の体積を小さくするときは、単位面積あたりのレジスト膜３０の体積の差に応じて、配線パターン３２の深さを調整する。

【0213】

このように、例えばビアパターン３３の体積調整に優先させて、配線パターン３２の体積を調整することで、低体積部ＶＬｄと高体積部ＶＬｓとにおけるレジスト膜３０の体積差を実効的に低減することができる。

【0214】

また、上記のように、配線パターン３２の深さを調整することにより、低体積部ＶＬｄと高体積部ＶＬｓとにおけるレジスト膜３０の体積差低減が容易となる。

【0215】

実施形態のテンプレート１０によれば、異なる高さを有する複数のダミー部１４ｘ，１４ｙ，１４ｚを備える。これにより、低体積部ＶＬｄと高体積部ＶＬｓとにおけるレジスト膜３０の体積差低減が容易となる。

【0216】

実施形態のテンプレート１０によれば、テンプレート１０の接触面１０ｃにおける面積が異なる複数のダミー部を備える。これによっても、低体積部ＶＬｄと高体積部ＶＬｓとにおけるレジスト膜３０の体積差低減が可能となる。

【0217】

実施形態のテンプレート１０の製造方法によれば、複数のダミー部１４ｘ，１４ｙ，１４ｚの上方の膜厚がそれぞれ異なるレジストパターン６３ｐをインプリント処理によって形成し、レジストパターン６３ｐをエッチバックして複数のダミー部１４ｘ，１４ｙ，１４ｚを順次露出させ、複数のダミー部１４ｘ，１４ｙ，１４ｚを順次エッチバックする。これにより、高さの異なる複数のダミー部１４ｘ，１４ｙ，１４ｚを形成することができる。

【0218】

（変形例）
次に、図１４～図１６を用いて、実施形態の変形例のテンプレートについて説明する。変形例のテンプレートは、製造方法が上述の実施形態のテンプレート１０とは異なる。

【0219】

図１４～図１６は、実施形態の変形例にかかるテンプレートの製造方法の手順の一例を示す断面図である。

【0220】

図１４（ａ）に示すように、変形例のテンプレートの本体となる基板１１の上面に、クロム膜等のマスク膜５７を形成する。マスク膜５７上には、例えば電子線描画等によりレジストパターン６７ｐを形成する。レジストパターン６７ｐは、基板１１のライン部１２及びダミー部１４ｘ，１４ｚが配置されることとなる領域を覆う。

【0221】

図１４（ｂ）に示すように、レジストパターン６７ｐをマスクとしてマスク膜５７をエッチング加工し、マスクパターン５７ｐを形成する。

【0222】

図１４（ｃ）に示すように、マスクパターン５７ｐをマスクとして基板１１をエッチング加工し、ライン部１２及びダミー部１４ｘ，１４ｚを形成する。この時点では、ライン部１２及びダミー部１４ｘ，１４ｚは互いに略等しい高さを有する。ライン部１２及びダミー部１４ｘ，１４ｚの基板１１からの突出高さは、例えば変形例のテンプレートが最終的に備えることとなるライン部１２の高さと略等しい。

【0223】

なお、上記の過程において、レジストパターン６７ｐは消失する。

【0224】

図１４（ｄ）に示すように、マスクパターン５７ｐを除去した後に、基板１１の全面を覆うクロム膜等のマスク膜５８を形成する。マスク膜５８上には、例えば電子線描画等によりレジストパターン６８ｐを形成する。レジストパターン６８ｐは、基板１１の柱状部１３及びダミー部１４ｙ，１４ｚが配置されることとなる領域を覆う。

【0225】

図１４（ｅ）に示すように、レジストパターン６８ｐをマスクとしてマスク膜５８をエッチング加工し、マスクパターン５８ｐを形成する。

【0226】

図１５（ａ）に示すように、変形例のテンプレートの本体となる基板１１を加工してレジスト膜３０と接触することとなる接触面１０ｃを露出させる。また、基板１１の接触面１０ｃから突出するライン部１２と、ライン部１２の上面に配置される柱状部１３と、ライン部１２上の柱状部１３の高さと実質的に等しい高さのダミー部１４ｚとを形成する。

【0227】

すなわち、マスクパターン５８ｐをマスクとして基板１１をエッチング加工し、基板１１の接触面１０ｃを露出させる。

【0228】

これにより、ライン部１２及びダミー部１４ｘが、例えば変形例のテンプレートが最終的に備えることとなる柱状部１３と同じ高さ分だけ掘り下げられて、基板１１の接触面１０ｃから突出した状態となる。また、ライン部１２の上面に、最終的な柱状部１３の高さを有する柱状部１３が形成される。

【0229】

また、ダミー部１４ｙが、ライン部１２を含めない柱状部１３の高さと略等しい高さに、基板１１の接触面１０ｃから突出して形成される。また、ダミー部１４ｚは、柱状部１３の基板１１からの突出高さと略等しい高さに、基板１１の接触面１０ｃから突出した状態となる。

【0230】

なお、ライン部１２、柱状部１３、及びダミー部１４ｘ,１４ｙ，１４ｚを形成するときは、基板１１の接触面１０ｃにおける面積が異なる複数のダミー部１４ｘ,１４ｙ，１４ｚを形成してもよい。

【0231】

上記の過程において、レジストパターン６８ｐは消失する。

【0232】

図１５（ｂ）～図１６（ａ）に示すように、ライン部１２、柱状部１３、及びダミー部１４ｘ，１４ｙ，１４ｚを覆い、ダミー部１４ｘ，１４ｙ，１４ｚの上方の膜厚が、ライン部１２及び柱状部１３の上方の膜厚よりも薄いレジストパターン６３ｐをインプリント処理によって形成する。図１５（ｂ）～図１６（ａ）の処理について以下に詳細を説明する。

【0233】

図１５（ｂ）に示すように、マスクパターン５８ｐを除去した後に、例えばスピン塗布等によって、基板１１の全面を覆うレジスト膜６９を形成する。これにより、基板１１上のライン部１２、柱状部１３、及びダミー部１４ｘ，１４ｙ，１４ｚの全体が、略平坦な上面を有するレジスト膜６９によって覆われる。

【0234】

また、パターン８４を有するテンプレート８０が、パターン８４が基板１１に対向するように、基板１１の上方に配置される。より具体的には、テンプレート８０を基板１１上に配置する際、パターン８４は、ダミー部１４ｚの上方位置に配置させる。

【0235】

ここで、テンプレート８０の基板８１は、石英等の紫外光に対して透明な材料から構成される。テンプレート８０のパターン８４は、テンプレート８０の本体を構成する基板８１から突出している。

【0236】

図１５（ｃ）に示すように、テンプレート８０のパターン８４を、基板１１上のレジスト膜６９に押し当て、テンプレート８０の上方から紫外光を照射し、レジスト膜６９にパターン８４を転写する。

【0237】

図１６（ａ）に示すように、レジスト膜６９にパターン８４を転写することで、レジストパターン６９ｐが形成される。ダミー部１４ｚの上方のレジストパターン６９ｐの膜厚は、例えばライン部１２、柱状部１３、及び他のダミー部１４ｘ，１４ｙの上方のレジストパターン６９ｐより薄くなっている。

【0238】

図１６（ｂ）及び図１６（ｃ）に示すように、レジストパターン６９ｐをエッチバックして、レジストパターン６９ｐの表面にダミー部１４ｚを露出させる。また、露出させたダミー部１４ｚを更にエッチバックして、ライン部１２上の柱状部１３の高さ未満の高さのダミー部１４ｚを形成する。図１６（ｂ）及び図１６（ｃ）の処理について以下に詳細を説明する。

【0239】

図１６（ｂ）に示すように、レジストパターン６９ｐをエッチバックしていく。これにより、ダミー部１４ｚの上端部がレジストパターン６９ｐの上面に露出する。

【0240】

図１６（ｃ）に示すように、レジストパターン６９ｐのエッチバックを更に継続する。このとき、レジストパターン６９ｐのみならず、石英等から構成されるダミー部１４ｚもエッチング可能なエッチバック条件を用いることで、レジストパターン６９ｐの上面に露出したダミー部１４ｚの上端部もエッチングされる。

【0241】

以上により、ライン部１２と略等しい高さのダミー部１４ｘ、ライン部１２を含めない柱状部１３と略等しい高さのダミー部１４ｙ、及びライン部１２を含めた柱状部１３より若干低い高さのダミー部１４ｚが、基板１１の接触面１０ｃに形成される。

【0242】

その後、酸素プラズマ等を用いたアッシング処理によって、残ったレジストパターン６９ｐを除去する。

【0243】

以上により、変形例のテンプレートが製造される。

【0244】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0245】

１０，１０ａ…テンプレート、１１…基板、１２，１２ａ…ライン部、１３…柱状部、１４ｄ，１４ｘ，１４ｙ，１４ｚ…ダミー部、１５…凸状パターン、２０…半導体装置、３０…レジスト膜、３２，３２ａ…配線パターン、３３…ビアパターン、３４ｄ…ダミーパターン、３５…凹状パターン、４２…配線、４３…ビア、４４ｄ…ダミー、４５…デュアルダマシン構造、１００…設計パターン生成装置、ＡＲｄ…密領域、ＡＲｓ…疎領域、ＲＬＴｄ，ＲＬＴｓ…レジスト残膜、ＶＬｄ…低体積部、ＶＬｓ…高体積部、Ｗ…ウェハ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】