特許 7547817 情報処理装置及び情報処理装置における制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-02

(45)【発行日】2024-09-10

(54)【発明の名称】情報処理装置及び情報処理装置における制御方法

(51)【国際特許分類】

   G06F 1/324 20190101AFI20240903BHJP

   G06F 15/78 20060101ALI20240903BHJP

   G06F 1/3206 20190101ALI20240903BHJP

   G06F 1/08 20060101ALI20240903BHJP

【ＦＩ】

G06F1/324

G06F15/78 517

G06F1/3206

G06F1/08 510

【請求項の数】 5

(21)【出願番号】P 2020118546

(22)【出願日】2020-07-09

(65)【公開番号】P2022015605

(43)【公開日】2022-01-21

【審査請求日】2023-04-07

【前置審査】

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110004185

【氏名又は名称】インフォート弁理士法人

(72)【発明者】

【氏名】瀬野尾 晃弘

【審査官】豊田 真弓

(56)【参考文献】

【文献】米国特許出願公開第２０１７／０２４２４７２（ＵＳ，Ａ１）

【文献】特表２００８－５１３９１２（ＪＰ，Ａ）

【文献】特開平１１－３５３０５２（ＪＰ，Ａ）

【文献】特開２００４－３０３２０６（ＪＰ，Ａ）

【文献】米国特許第０６１６７５２４（ＵＳ，Ａ）

【文献】米国特許第０６５１３１２４（ＵＳ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １／３２４

Ｇ０６Ｆ １５／７８

Ｇ０６Ｆ １／３２０６

Ｇ０６Ｆ １／０８

(57)【特許請求の範囲】

【請求項1】

演算処理部を備える情報処理装置であって、
前記演算処理部は、
前記演算処理部の消費電力を測定する電力測定部と、
前記演算処理部の性能を測定する性能測定部と、
前記演算処理部によりプログラムが実行されている間に前記演算処理部の動作周波数を所定値だけ低下させた後に測定された前記演算処理部の消費電力が閾値よりも大きい場合、前記演算処理部の電力効率の低下を検出する検出部と、
前記電力効率の低下が検出された場合、前記演算処理部の動作パラメータを変更しながら前記演算処理部に前記プログラムを実行させ、前記動作パラメータを変更しながら前記プログラムが実行されている間に測定された前記演算処理部の消費電力及び性能に基づいて、前記動作パラメータの設定値を決定する決定部と、
を含むことを特徴とする情報処理装置。

【請求項2】

前記動作パラメータは、前記演算処理部のリソースのサイズを示すパラメータであることを特徴とする請求項１記載の情報処理装置。

【請求項3】

前記動作パラメータは、前記演算処理部のリソースを使用するか否かを示すパラメータであることを特徴とする請求項１記載の情報処理装置。

【請求項4】

前記決定部は、前記演算処理部の動作パラメータの複数の値各々を用いて前記プログラムが実行されている間に測定された前記演算処理部の消費電力に対する前記演算処理部の性能の比率を求め、前記複数の値のうち前記比率の最大値に対応する値を、前記設定値に決定することを特徴とする請求項１乃至３の何れか１項に記載の情報処理装置。

【請求項5】

演算処理部を備える情報処理装置における制御方法であって、
前記演算処理部によりプログラムが実行されている間に前記演算処理部の動作周波数を所定値だけ低下させた後に測定された前記演算処理部の消費電力が閾値よりも大きい場合、前記演算処理部の電力効率の低下を検出し、
前記電力効率の低下が検出された場合、前記演算処理部の動作パラメータを変更しながら前記演算処理部に前記プログラムを実行させ、
前記動作パラメータを変更しながら前記プログラムが実行されている間に測定された前記演算処理部の消費電力及び性能に基づいて、前記動作パラメータの設定値を決定する、
ことを特徴とする制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理装置及び情報処理装置における制御方法に関する。

【背景技術】

【0002】

データセンタ、ＨＰＣ（High-Performance Computing）向けシステム等の大規模システムにおいて、情報処理装置（コンピュータ）が使用されている。情報処理装置において、プロセッサの性能を向上させるために、並列処理性能を高める技術と単体処理性能を高める技術とが進化してきている。

【0003】

プロセッサの性能は、例えば、単位時間当たりに実行される命令の個数により評価される。プロセッサは、ＣＰＵ（Central Processing Unit）と呼ばれることもある。並列処理性能を高める技術には、マルチプロセッサ、マルチコア、マルチスレッド等が含まれ、単体処理性能を高める技術には、マイクロアーキテクチャの改善が含まれる。

【0004】

マルチプロセッサ、マルチコア、マルチスレッド等による並列処理の規模は、半導体の微細化レベル及びプロセッサのダイに搭載可能な物量に応じて決定される。並列処理性能が増強されると、プロセッサの性能が向上するが、消費電力も増加する。しかし、並列処理性能をハードウェアで制御しながら、消費電力を抑えることは困難である。

【0005】

単体処理については、アウトオブオーダ実行のリソースの増強又は改良、投機実行、ハードウェアプリフェッチ、ソフトウェアプリフェッチ等により、マイクロアーキテクチャの改善が図られている。並列処理性能と同様に、単体処理性能が増強されると、プロセッサの消費電力が増加し、消費電力の要件を満たすことが難しくなる。しかし、並列処理性能とは異なり、単体処理性能をハードウェアで制御することで、消費電力を抑えることが可能である。

【0006】

図１は、従来のマルチコアプロセッサの構成例を示している。図１のプロセッサ１０１は、コア１１１－１～コア１１１－３及びキャッシュメモリ１１２を含む。各コア１１１－ｐ（ｐ＝１～３）は、命令制御部１２１－ｐ、実行部１２２－ｐ、及びキャッシュメモリ１２３－ｐを含む。命令制御部１２１－ｐは、性能カウンタ１３１－ｐを含む。

【0007】

命令制御部１２１－ｐは、プログラムに含まれる命令をフェッチしてデコードし、実行部１２２－ｐは、デコードされた命令を実行する。性能カウンタ１３１－ｐは、命令の実行等の性能イベントをカウントして、コア１１１－ｐの性能を示す性能情報を生成する。

【0008】

キャッシュメモリ１２３－ｐは、コア１１１－ｐの専用キャッシュメモリであり、キャッシュメモリ１１２は、コア１１１－１～コア１１１－３の共用キャッシュメモリである。キャッシュメモリ１２３－ｐは、レベル１のキャッシュメモリであり、キャッシュメモリ１１２は、レベル２のキャッシュメモリである。

【0009】

各コア１１１－ｐは、複数のスレッドをサポートすることで、プロセッサ１０１の性能を向上させる。さらに、複数のプロセッサ１０１を接続することで、マルチプロセッサシステムが構築される。マルチプロセッサシステムの性能は、プロセッサ１０１単体の性能よりも向上する。

【0010】

プロセッサの性能の向上に関連して、単位時間当たりのプロセッサにより実行されたユーザ・モードの命令数及び単位時間当たりのプロセッサの総実行命令数を用いる、プロセッサの動作速度制御方法が知られている（例えば、特許文献１を参照）。マイクロアーキテクチャの性能をモニタリングし、モニタリングされた性能に基づいてマイクロアーキテクチャをチューニングする方法も知られている（例えば、特許文献２を参照）。

【先行技術文献】

【特許文献】

【0011】

【文献】特開平１１－３５３０５２号公報

【文献】特開２０１２－１７８１７３号公報

【発明の概要】

【発明が解決しようとする課題】

【0012】

上述したように、プロセッサ又は情報処理装置の集積度を上昇させることで、全体の処理性能を向上させることができる。しかしながら、集積度の上昇に伴って消費電力も増大するため、情報処理装置の性能を向上させつつ、消費電力を抑えることが望ましい。

【0013】

なお、かかる問題は、データセンタ、ＨＰＣ向けシステム等の大規模システムに限らず、様々な規模の情報処理装置において生ずるものである。

【0014】

１つの側面において、本発明は、情報処理装置の電力効率を向上させることを目的とする。

【課題を解決するための手段】

【0015】

１つの案では、情報処理装置は、演算処理部を含む。演算処理部は、電力測定部、性能測定部、検出部、及び決定部を含む。

【0016】

電力測定部は、演算処理部の消費電力を測定し、性能測定部は、演算処理部の性能を測定する。検出部は、演算処理部によりプログラムが実行されている間に測定された演算処理部の消費電力に基づいて、演算処理部の電力効率の低下を検出する。

【0017】

決定部は、電力効率の低下が検出された場合、演算処理部の動作パラメータを変更しながら演算処理部にプログラムを実行させる。そして、決定部は、動作パラメータを変更しながらプログラムが実行されている間に測定された演算処理部の消費電力及び性能に基づいて、動作パラメータの設定値を決定する。

【発明の効果】

【0018】

１つの側面によれば、情報処理装置の電力効率を向上させることができる。

【図面の簡単な説明】

【0019】

【図1】従来のマルチコアプロセッサの構成図である。

【図2】情報処理装置の機能的構成図である。

【図3】情報処理装置のハードウェア構成図である。

【図4】プロセッサの構成図である。

【図5】プロセッサ内における構成要素の接続関係を示す図である。

【図6】性能カウンタの構成図である。

【図7】電力モニタの構成図である。

【図8】制御プロセッサの構成図である。

【図9】制御処理のフローチャートである。

【図10A】第１の動作パラメータ探索処理のフローチャート（その１）である。

【図10B】第１の動作パラメータ探索処理のフローチャート（その２）である。

【図11】動作パラメータを示す図である。

【図12】第２の動作パラメータ探索処理のフローチャートである。

【発明を実施するための形態】

【0020】

以下、図面を参照しながら、実施形態を詳細に説明する。

【0021】

近年のプロセッサにおける高集積化及び機能の追加に伴って、プロセッサの消費電力が増加している。一方、高性能化に対する要求は高まっており、消費電力当たりの性能を最大化することが好ましい。消費電力当たりの性能は、プロセッサの消費電力に対するプロセッサの性能の比率を表す。

【0022】

情報処理装置により実行されるユーザプログラムの種類は多岐にわたり、その挙動及び特徴は、ユーザプログラム毎に異なっている。このため、プロセッサの性能の向上及び消費電力の抑制の方法は一律に決められるものではなく、消費電力当たりの性能を最大化する方法は、ユーザプログラムに応じて異なるものになる。

【0023】

消費電力を抑える方法として、プロセッサの動作周波数の調整が挙げられる。例えば、プログラム等が動作しておらず、プロセッサの負荷が高くない状態では、動作周波数を低く抑えたり、動作周波数を定格周波数よりも上昇させる機能を抑止したりすることで、消費電力が抑えられる。

【0024】

キャッシュサイズ、アウトオブオーダ実行のリソース等を削減することで、消費電力を抑えることもできるが、このようなプロセッサのリソースの調整は、ユーザに対して開放されていないことが多い。リソースの調整がユーザに対して開放されていたとしても、リソースを動的に変更する技術は存在しない。

【0025】

特許文献１の技術では、プロセッサの動作速度が制御されるだけであり、プロセッサのリソースの調整は行われていない。

【0026】

特許文献２の技術では、マイクロアーキテクチャの性能がモニタリングされ、モニタリングされた性能に基づいてマイクロアーキテクチャがチューニングされる。しかし、マイクロアーキテクチャのチューニングは、性能の強化にとどまっており、消費電力を抑えたり、消費電力当たりの性能を向上させたりするものではない。

【0027】

また、プロセッサのリソースをユーザが静的に変更することで、消費電力当たりの性能を向上させる方法では、ユーザの作業負荷が増加する。例えば、情報処理装置に搭載されるメモリの量を変更することで、メモリスループットを調整することができる。しかし、メモリの量を変更するために、情報処理装置の電源をオフにして、メモリボードの挿抜を行う作業が発生する。

【0028】

プロセッサのリソースを静的に変更して消費電力を測定する作業を繰り返しながら、消費電力当たりの性能を最大化する場合、ユーザの作業負荷はさらに増加する。

【0029】

図２は、実施形態の情報処理装置の機能的構成例を示している。図２の情報処理装置２０１は、演算処理部２１１を含む。演算処理部２１１は、電力測定部２２１、性能測定部２２２、検出部２２３、及び決定部２２４を含む。

【0030】

電力測定部２２１は、演算処理部２１１の消費電力を測定し、性能測定部２２２は、演算処理部２１１の性能を測定する。検出部２２３は、演算処理部２１１によりプログラムが実行されている間に測定された演算処理部２１１の消費電力に基づいて、演算処理部２１１の電力効率の低下を検出する。

【0031】

決定部２２４は、電力効率の低下が検出された場合、演算処理部２１１の動作パラメータを変更しながら、演算処理部２１１にプログラムを実行させる。そして、決定部２２４は、動作パラメータを変更しながらプログラムが実行されている間に測定された演算処理部２１１の消費電力及び性能に基づいて、動作パラメータの設定値を決定する。

【0032】

図２の情報処理装置２０１によれば、情報処理装置２０１の電力効率を向上させることができる。

【0033】

図３は、図２の情報処理装置２０１のハードウェア構成例を示している。図３の情報処理装置３０１は、例えば、データセンタ、ＨＰＣ向けシステム等において使用されるサーバであり、プロセッサ３１１及びメモリ３１２を含む。情報処理装置３０１は、不図示のシステムボード及び電源をさらに含む。プロセッサ３１１及びメモリ３１２は、ハードウェアである。

【0034】

プロセッサ３１１は、図２の演算処理部２１１に対応する。メモリ３１２は、例えば、ＲＡＭ（Random Access Memory）等の半導体メモリである。プロセッサ３１１は、メモリ３１２を利用して、ユーザプログラム等のプログラムを実行する。

【0035】

なお、情報処理装置３０１は、Ｉ／Ｏ（Input/Output）コントローラ、補助記憶装置等をさらに含んでいてもよい。

【0036】

図４は、図３のプロセッサ３１１の構成例を示している。図４のプロセッサ３１１は、コア４１１－１～コア４１１－３、キャッシュメモリ４１２、電力モニタ４１３、及び制御プロセッサ４１４を含む。各コア４１１－ｐ（ｐ＝１～３）は、命令制御部４２１－ｐ、実行部４２２－ｐ、及びキャッシュメモリ４２３－ｐを含む。命令制御部４２１－ｐは、性能カウンタ４３１－ｐを含む。

【0037】

命令制御部４２１－ｐは、プログラムに含まれる命令をフェッチしてデコードし、実行部４２２－ｐは、デコードされた命令を実行する。性能カウンタ４３１－ｐは、図２の性能測定部２２２に対応し、コア４１１－ｐによる命令の実行等の性能イベントをカウントすることで、コア４１１－ｐの性能を測定する。

【0038】

キャッシュメモリ４２３－ｐは、コア４１１－ｐの専用キャッシュメモリであり、キャッシュメモリ４１２は、コア４１１－１～コア４１１－３の共用キャッシュメモリである。キャッシュメモリ４２３－ｐは、レベル１のキャッシュメモリであり、キャッシュメモリ４１２は、レベル２のキャッシュメモリである。

【0039】

電力モニタ４１３は、図２の電力測定部２２１に対応し、コア４１１－１～コア４１１－３及びキャッシュメモリ４１２の消費電力を測定する。制御プロセッサ４１４は、図２の検出部２２３及び決定部２２４に対応し、コア４１１－１～コア４１１－３及びキャッシュメモリ４１２を制御する。そして、制御プロセッサ４１４は、性能カウンタ４３１－ｐにより測定された性能と、電力モニタ４１３により測定された消費電力とを用いて、プロセッサ３１１の動作パラメータの最適な設定値を決定する。

【0040】

図４のプロセッサ３１１には３個のコア４１１－ｐが含まれているが、プロセッサ３１１に含まれるコア４１１－ｐの個数は、１個、２個、又は４個以上であってもよい。

【0041】

図５は、図４のプロセッサ３１１内における構成要素の接続関係の例を示している。各コア４１１－ｐ内の命令制御部４２１－ｐ及び実行部４２２－ｐは、キャッシュメモリ４２３－ｐに接続されており、キャッシュメモリ４２３－ｐは、キャッシュメモリ４１２に接続されている。

【0042】

電力モニタ４１３は、コア４１１－１～コア４１１－３及びキャッシュメモリ４１２に接続されている。制御プロセッサ４１４は、命令制御部４２１－１～命令制御部４２１－３、実行部４２２－１～実行部４２２－３、キャッシュメモリ４２３－１～キャッシュメモリ４２３－３、及びキャッシュメモリ４１２に接続されている。さらに、制御プロセッサ４１４は、性能カウンタ４３１－１～性能カウンタ４３１－３及び電力モニタ４１３にも接続されている。

【0043】

制御プロセッサ４１４は、コア４１１－１～コア４１１－３によるプログラムの実行中に測定された消費電力を用いて、プロセッサ３１１の電力効率の低下を検出する。電力効率の低下が検出された場合、制御プロセッサ４１４は、プロセッサ３１１の動作パラメータを変更しながら、コア４１１－１～コア４１１－３にプログラムを実行させる。

【0044】

次に、制御プロセッサ４１４は、プログラムが実行されている間に測定された消費電力及び性能を用いて、消費電力当たりの性能が最大化される動作パラメータの設定値を探索する。そして、制御プロセッサ４１４は、探索された設定値をプロセッサ３１１に設定し、コア４１１－１～コア４１１－３にプログラムを再度実行させる。

【0045】

プロセッサ３１１の動作パラメータは、プロセッサ３１１の動作周波数を示すパラメータと、マイクロアーキテクチャのパラメータとを含む。プロセッサ３１１の動作周波数は、コア４１１－１～コア４１１－３のクロック信号の周波数を表す。動作周波数を低下させることで、プロセッサ３１１の消費電力を抑えることができる。

【0046】

マイクロアーキテクチャのパラメータは、プロセッサ３１１のリソースのサイズを示すパラメータと、プロセッサ３１１のリソースを使用するか否かを示すパラメータとを含む。

【0047】

リソースのサイズを示すパラメータは、シングルインストラクション・マルチプルデータ（Single Instruction Multiple Data，ＳＩＭＤ）幅、ラストレベルキャッシュサイズ、又はメモリスループットを示すパラメータであってもよい。図４及び図５のプロセッサ３１１の場合、ラストレベルキャッシュはキャッシュメモリ４１２である。プロセッサ３１１は、プロセッサ３１１内のメモリアクセスコントローラ（不図示）とメモリ３１２との間のバスの幅を変更することで、メモリスループットを調整することができる。

【0048】

リソースを使用するか否かを示すパラメータは、パイプライン、分岐予測、又はプリフェッチを使用するか否かを示すパラメータであってもよい。パイプライン及びプリフェッチは、実行部４２２－ｐのリソースであり、分岐予測は、命令制御部４２１－ｐのリソースである。

【0049】

使用されるリソースのサイズを減少させるか、又は何れかのリソースの使用を停止することで、プロセッサ３１１の消費電力を抑えることができる。

【0050】

各リソースの使用頻度は、プロセッサ３１１により実行されるユーザプログラムの特性に応じて変化する。したがって、消費電力当たりの性能が最大化される動作パラメータの組み合わせは、一律に決められるものではなく、ユーザプログラム毎に異なってくる。

【0051】

図４及び図５のプロセッサ３１１では、制御プロセッサ４１４が、消費電力当たりの性能が最大化される動作パラメータの組み合わせを自動的に探索し、プロセッサ３１１の動作パラメータを動的に変更する。これにより、情報処理装置３０１の電力効率を向上させることができる。プロセッサ３１１により実行されるユーザプログラムが変更された場合、動作パラメータの探索を再度行うことで、各ユーザプログラムに適した動作パラメータの組み合わせを求めることができる。

【0052】

動作パラメータを動的に変更することで、情報処理装置３０１の電源をオフにする必要がなくなり、動作パラメータの変更に伴うユーザの作業負荷が軽減される。これにより、作業時間が短縮される。

【0053】

図６は、図４及び図５の性能カウンタ４３１－ｐの構成例を示している。図６の性能カウンタ４３１－ｐは、比較器６０１、加算器６０２、カウントレジスタ６０３、及びイベントレジスタ６０４を含む。

【0054】

イベントレジスタ６０４は、測定対象の性能イベントを記憶する。測定対象の性能イベントは、コア４１１－ｐによる命令の実行、キャッシュメモリ４２３－ｐに対するアクセスの発生等である。信号ＳＥは、コア４１１－ｐ内で発生した性能イベントを示す。カウントレジスタ６０３は、測定対象の性能イベントの発生回数を示すカウント値を記憶する。カウント値の初期値は０である。

【0055】

比較器６０１は、イベントレジスタ６０４が記憶する性能イベントと、信号ＳＥが示す性能イベントとを比較し、２つの性能イベントが一致した場合、カウントアップ信号を加算器６０２へ出力する。加算器６０２は、比較器６０１からカウントアップ信号が出力された場合、カウントレジスタ６０３が記憶するカウント値を１だけインクリメントする。

【0056】

性能カウンタ４３１－ｐは、所定期間内に発生した性能イベントの回数を示すカウント値を、コア４１１－ｐの性能を示す性能情報として、制御プロセッサ４１４へ出力する。例えば、測定対象の性能イベントが命令の実行である場合、コア４１１－ｐの性能情報は、ＭＩＰＳ（Million Instructions Per Second）であってもよい。

【0057】

図７は、図４及び図５の電力モニタ４１３の構成例を示している。図７の電力モニタ４１３は、計算回路７０１及び係数レジスタ７０２を含む。信号Ｓ１～信号Ｓ３は、それぞれ、コア４１１－１～コア４１１－３の消費電力を示し、信号ＳＣは、キャッシュメモリ４１２の消費電力を示す。係数レジスタ７０２は、係数Ｗ１～係数Ｗ３及び係数ＷＣを記憶する。

【0058】

計算回路７０１は、信号Ｓ１～信号Ｓ３、信号ＳＣ、係数Ｗ１～係数Ｗ３、及び係数ＷＣを用いて、次式によりプロセッサ３１１の消費電力Ｐを計算し、制御プロセッサ４１４へ出力する。

【0059】

Ｐ＝Ｓ１×Ｗ１＋Ｓ２×Ｗ２＋Ｓ３×Ｗ３＋ＳＣ×ＷＣ＋Ｃ （１）

【0060】

Ｃは、所定の定数である。例えば、Ｗ１＝Ｗ２＝Ｗ３＝ＷＣ＝１、かつ、Ｃ＝０である場合、消費電力Ｐは、次式により計算される。

【0061】

Ｐ＝Ｓ１＋Ｓ２＋Ｓ３＋ＳＣ （２）

【0062】

なお、消費電力が大きい他のハードウェアに電力モニタを配置することも可能である。例えば、図３のメモリ３１２に電力モニタを配置することで、メモリ３１２の消費電力を測定することができる。

【0063】

図８は、図４及び図５の制御プロセッサ４１４の構成例を示している。図８の制御プロセッサ４１４は、ステータスレジスタ８０１、性能レジスタ８０２、消費電力レジスタ８０３、及びデータレジスタ８０４を含む。

【0064】

ステータスレジスタ８０１は、プロセッサ３１１の動作モードを示すステータス情報を記憶する。プロセッサ３１１の動作モードは、通常モード、低速モード、又は探索モードの何れかである。通常モードは、通常の周波数のクロック信号に同期して動作する動作モードであり、低速モードは、通常の周波数よりも低い周波数のクロック信号に同期して動作する動作モードである。探索モードは、消費電力当たりの性能が最大化される動作パラメータの設定値を探索する動作モードである。

【0065】

性能レジスタ８０２は、性能カウンタ４３１－ｐから出力される性能情報を記憶し、消費電力レジスタ８０３は、電力モニタ４１３から出力される消費電力を記憶する。データレジスタ８０４は、プロセッサ３１１の消費電力当たりの性能を示す評価値を記憶する。

【0066】

図９は、図４及び図５の制御プロセッサ４１４が行う制御処理の例を示すフローチャートである。図９の制御処理は、コア４１１－１～コア４１１－３がプログラムを実行している間に行われる。

【0067】

まず、制御プロセッサ４１４は、情報処理装置３０１の動作モードを低消費電力モードへ切り替える省電力指示を、ＯＳ（Operating System）から受け取る（ステップ９０１）。ＯＳは、何れかのコア４１１－ｐ内で動作し、例えば、情報処理装置３０１の消費電力又は負荷が所定値よりも小さくなった場合に、省電力指示を制御プロセッサ４１４へ出力する。

【0068】

次に、制御プロセッサ４１４は、ステータスレジスタ８０１が記憶しているステータス情報が通常モードを示しているか否かをチェックする（ステップ９０２）。ステータス情報が通常モードを示している場合（ステップ９０２，ＹＥＳ）、制御プロセッサ４１４は、コア４１１－１～コア４１１－３のクロック信号の周波数を、所定値Ｆだけ低下させる（ステップ９０３）。所定値Ｆは、クロック信号の通常の周波数の５％～２０％の範囲の値であってもよい。

【0069】

次に、制御プロセッサ４１４は、ステータスレジスタ８０１のステータス情報を通常モードから低速モードに変更し（ステップ９０４）、電力モニタ４１３から出力される消費電力を取得して、消費電力レジスタ８０３に格納する（ステップ９０５）。そして、制御プロセッサ４１４は、消費電力レジスタ８０３が記憶している消費電力を閾値ＴＨと比較する（ステップ９０６）。閾値ＴＨは、プロセッサ３１１の最大消費電力の４０％～６０％の範囲の値であってもよい。

【0070】

コア４１１－１～コア４１１－３のクロック信号の周波数を低下させることで、理論的には、プロセッサ３１１の性能及び消費電力がともに低下する。しかし、周波数を所定値Ｆだけ低下させても消費電力があまり減少しない場合、プロセッサ３１１の消費電力当たりの性能が低下している可能性がある。したがって、クロック信号の周波数を低下させた後に測定された消費電力を閾値ＴＨと比較することで、プロセッサ３１１の電力効率のレベルをチェックすることができる。

【0071】

消費電力が閾値ＴＨ以下である場合（ステップ９０６，ＹＥＳ）、制御プロセッサ４１４は、プロセッサ３１１の電力効率が低下していないと判定する。そして、制御プロセッサ４１４は、コア４１１－１～コア４１１－３及びキャッシュメモリ４１２に対して、動作パラメータを現在の設定値のまま維持するように指示する（ステップ９０７）。

【0072】

一方、消費電力が閾値ＴＨよりも大きい場合（ステップ９０６，ＮＯ）、制御プロセッサ４１４は、プロセッサ３１１の電力効率が低下したと判定する。そして、制御プロセッサ４１４は、ステータスレジスタ８０１のステータス情報を低速モードから探索モードに変更する（ステップ９０９）。

【0073】

次に、制御プロセッサ４１４は、動作パラメータ探索処理を行うことで、動作パラメータの最適な設定値を、コア４１１－１～コア４１１－３及びキャッシュメモリ４１２に設定する（ステップ９１０）。

【0074】

ステータス情報が通常モードを示していない場合（ステップ９０２，ＮＯ）、制御プロセッサ４１４は、ステータス情報が低速モードを示しているか否かをチェックする（ステップ９０８）。ステータス情報が低速モードを示している場合（ステップ９０８，ＹＥＳ）、制御プロセッサ４１４は、ステップ９０５以降の処理を行う。一方、ステータス情報が探索モードを示している場合（ステップ９０８，ＮＯ）、制御プロセッサ４１４は、ステップ９１０の処理を行う。

【0075】

図１０Ａ及び図１０Ｂは、図９のステップ９１０における第１の動作パラメータ探索処理の例を示すフローチャートである。まず、制御プロセッサ４１４は、変数Ｘ、変数Ｙ、変数Ｅ［ｉ］［ｊ］（ｉ＝０～ｎ、ｊ＝０～ｍ）、及び変数ＭＡＸ［ｊ］（ｊ＝０～ｍ）に０を設定する（ステップ１００１）。

【0076】

Ｘは、プロセッサ３１１の性能を表し、Ｙは、プロセッサ３１１の消費電力を表す。制御変数ｊは、プロセッサ３１１のｊ番目の動作パラメータを表し、制御変数ｉは、各動作パラメータのｉ番目の設定値を表す。ｎ及びｍは、０以上の整数である。ただし、ｎは、動作パラメータに応じて変化する。データレジスタ８０４は、各動作パラメータの０番目～ｎ番目の設定値を記憶している。

【0077】

Ｅ［ｉ］［ｊ］は、ｊ番目の動作パラメータにｉ番目の設定値が設定された場合の消費電力当たりの性能を表し、ＭＡＸ［ｊ］は、Ｅ［０］［ｊ］～Ｅ［ｎ］［ｊ］の最大値を表す。

【0078】

次に、制御プロセッサ４１４は、ｉ及びｊに０を設定し（ステップ１００２）、ｊとｍを比較する（ステップ１００３）。ｊがｍ以下である場合（ステップ１００３，ＮＯ）、制御プロセッサ４１４は、ｉとｎを比較する（ステップ１００４）。ｉがｎ以下である場合（ステップ１００４，ＮＯ）、制御プロセッサ４１４は、ｊ番目の動作パラメータにｉ番目の設定値を設定する制御を行う（ステップ１００５）。

【0079】

図１１は、ｍ＝６の場合の動作パラメータの例を示している。０番目の動作パラメータは、動作周波数を示し、０番目～ｎ番目の設定値を有する。例えば、０番目の設定値は２．０ＧＨｚである。

【0080】

１番目の動作パラメータは、ＳＩＭＤ幅を示し、０番目～２番目（ｎ＝２）の設定値を有する。例えば、０番目の設定値は５１２ｂｉｔである。２番目の動作パラメータは、ラストレベルキャッシュサイズを示し、０番目～ｎ番目の設定値を有する。例えば、０番目の設定値は３２ＭＢである。３番目の動作パラメータは、メモリスループットを示し、０番目～ｎ番目の設定値を有する。例えば、０番目の設定値は２５６ＧＢ／ｓｅｃである。

【0081】

４番目の動作パラメータは、パイプラインを使用するか否かを示し、０番目～ｎ番目の設定値を有する。ＥＸＡ及びＥＸＢは、固定小数点演算パイプラインを表し、ＦＬＡ及びＦＬＢは、浮動小数点演算パイプラインを表し、ＥＡＧＡ及びＥＡＧＢは、ロード／ストア命令の仮想アドレス計算パイプラインを表す。“Ｏｎ”は、パイプラインを使用することを示し、“Ｏｆｆ”は、パイプラインを使用しないことを示す。例えば、０番目の設定値は、すべてのパイプラインについて“Ｏｎ”である。

【0082】

５番目の動作パラメータは、分岐予測を使用するか否かを示し、０番目及び１番目（ｎ＝１）の設定値を有する。“Ｏｎ”は、分岐予測を使用することを示し、“Ｏｆｆ”は、分岐予測を使用しないことを示す。０番目の設定値は“Ｏｎ”であり、１番目の設定値は“Ｏｆｆ”である。

【0083】

６番目の動作パラメータは、プリフェッチを使用するか否かを示し、０番目～３番目（ｎ＝３）の設定値を有する。ＨＷは、ハードウェアプリフェッチを表し、ＳＷは、ソフトウェアプリフェッチを表す。“Ｏｎ”は、プリフェッチを使用することを示し、“Ｏｆｆ”は、プリフェッチを使用しないことを示す。例えば、０番目の設定値は、ＨＷ及びＳＷについて“Ｏｎ”である。

【0084】

制御プロセッサ４１４は、データレジスタ８０４が記憶しているｊ番目の動作パラメータのｉ番目の設定値を選択して、コア４１１－１～コア４１１－３又はキャッシュメモリ４１２へ出力する。そして、コア４１１－１～コア４１１－３又はキャッシュメモリ４１２は、動作を停止することなく、動作パラメータを制御プロセッサ４１４から出力される設定値に変更する。

【0085】

次に、制御プロセッサ４１４は、性能カウンタ４３１－１～性能カウンタ４３１－３に対して性能情報を要求し、性能カウンタ４３１－１～性能カウンタ４３１－３から出力される性能情報を取得して、性能レジスタ８０２に格納する。そして、制御プロセッサ４１４は、性能カウンタ４３１－１～性能カウンタ４３１－３の性能情報の統計値を求めて、Ｘに設定する（ステップ１００６）。統計値としては、平均値、中央値等が用いられる。

【0086】

次に、制御プロセッサ４１４は、電力モニタ４１３に対して消費電力を要求し、電力モニタ４１３から出力される消費電力を取得して、消費電力レジスタ８０３に格納する。そして、制御プロセッサ４１４は、消費電力レジスタ８０３が記憶する消費電力を、Ｙに設定する（ステップ１００７）。

【0087】

次に、制御プロセッサ４１４は、ＸをＹで除算することで、消費電力当たりの性能を求めて、Ｅ［ｉ］［ｊ］に設定する（ステップ１００８）。そして、制御プロセッサ４１４は、Ｅ［ｉ］［ｊ］をデータレジスタ８０４に格納する。

【0088】

次に、制御プロセッサ４１４は、ｉを１だけインクリメントして（ステップ１００９）、ステップ１００４以降の処理を繰り返す。

【0089】

ｉがｎを超えた場合（ステップ１００４，ＹＥＳ）、制御プロセッサ４１４は、データレジスタ８０４が記憶しているＥ［０］［ｊ］～Ｅ［ｎ］［ｊ］の最大値を、ＭＡＸ［ｊ］に設定する（ステップ１０１０）。そして、制御プロセッサ４１４は、ＭＡＸ［ｊ］と、ＭＡＸ［ｊ］に対応するｉの値とを、データレジスタ８０４に格納する。

【0090】

次に、制御プロセッサ４１４は、ｉに０を設定し（ステップ１０１１）、ｊを１だけインクリメントして（ステップ１０１２）、ステップ１００３以降の処理を繰り返す。

【0091】

ｊがｍを超えた場合（ステップ１００３，ＹＥＳ）、制御プロセッサ４１４は、ｊに０を設定し（ステップ１０１３）、ｊとｍを比較する（ステップ１０１４）。ｊがｍ以下である場合（ステップ１０１４，ＮＯ）、制御プロセッサ４１４は、ｊ番目の動作パラメータに、ＭＡＸ［ｊ］に対応する設定値を設定する制御を行う（ステップ１０１５）。このとき、制御プロセッサ４１４は、データレジスタ８０４が記憶しているｉの値を用いて、ＭＡＸ［ｊ］に対応する設定値を選択する。

【0092】

制御プロセッサ４１４は、ＭＡＸ［ｊ］に対応する設定値を、コア４１１－１～コア４１１－３又はキャッシュメモリ４１２へ出力する。そして、コア４１１－１～コア４１１－３又はキャッシュメモリ４１２は、動作を停止することなく、動作パラメータを制御プロセッサ４１４から出力される設定値に変更する。

【0093】

次に、制御プロセッサ４１４は、ｊを１だけインクリメントして（ステップ１０１６）、ステップ１０１４以降の処理を繰り返す。ｊがｍを超えた場合（ステップ１０１４，ＹＥＳ）、制御プロセッサ４１４は、処理を終了する。

【0094】

ステップ１０１５の処理により、例えば、図１１の動作パラメータが次のような設定値に設定される。

【0095】

動作周波数：１．６ＧＨｚ
ＳＩＭＤ幅：１２８ｂｉｔ
ラストレベルキャッシュサイズ：１６ＭＢ
メモリスループット：１２８ＧＢ／ｓｅｃ
パイプライン：ＥＸＡ Ｏｎ，ＥＸＢ Ｏｎ，ＦＬＡ Ｏｎ，ＦＬＢ Ｏｎ，ＥＡＧＡ Ｏｎ，ＥＡＧＢ Ｏｎ
分岐予測：Ｏｎ
プリフェッチ：ＨＷ Ｏｎ，ＳＷ Ｏｆｆ

【0096】

図１２は、図９のステップ９１０における第２の動作パラメータ探索処理の例を示すフローチャートである。図１２の動作パラメータ探索処理では、０番目～ｍ番目の動作パラメータのうち、ユーザにより指定された特定の動作パラメータについて、最適な設定値が探索される。

【0097】

まず、制御プロセッサ４１４は、変数Ｘ、変数Ｙ、変数Ｅ［ｉ］（ｉ＝０～ｎ）、及び変数ＭＡＸに０を設定する（ステップ１２０１）。Ｘは、プロセッサ３１１の性能を表し、Ｙは、プロセッサ３１１の消費電力を表す。制御変数ｉは、特定の動作パラメータのｉ番目の設定値を表す。Ｅ［ｉ］は、特定の動作パラメータにｉ番目の設定値が設定された場合の消費電力当たりの性能を表し、ＭＡＸは、Ｅ［０］～Ｅ［ｎ］の最大値を表す。

【0098】

次に、制御プロセッサ４１４は、ｉに０を設定し（ステップ１２０２）、ｉとｎを比較する（ステップ１２０３）。ｉがｎ以下である場合（ステップ１２０３，ＮＯ）、制御プロセッサ４１４は、特定の動作パラメータにｉ番目の設定値を設定する制御を行う（ステップ１２０４）。

【0099】

ステップ１２０５及びステップ１２０６の処理は、図１０Ａのステップ１００６及びステップ１００７の処理と同様である。次に、制御プロセッサ４１４は、ＸをＹで除算することで、消費電力当たりの性能を求めて、Ｅ［ｉ］に設定する（ステップ１２０７）。そして、制御プロセッサ４１４は、Ｅ［ｉ］をデータレジスタ８０４に格納する。

【0100】

次に、制御プロセッサ４１４は、ｉを１だけインクリメントして（ステップ１２０８）、ステップ１２０３以降の処理を繰り返す。

【0101】

ｉがｎを超えた場合（ステップ１２０３，ＹＥＳ）、制御プロセッサ４１４は、データレジスタ８０４が記憶しているＥ［０］～Ｅ［ｎ］の最大値を、ＭＡＸに設定する（ステップ１２０９）。そして、制御プロセッサ４１４は、ＭＡＸと、ＭＡＸに対応するｉの値とを、データレジスタ８０４に格納する。

【0102】

次に、制御プロセッサ４１４は、特定の動作パラメータに、ＭＡＸに対応する設定値を設定する制御を行う（ステップ１２１０）。このとき、制御プロセッサ４１４は、データレジスタ８０４が記憶しているｉの値を用いて、ＭＡＸに対応する設定値を選択する。

【0103】

例えば、特定の動作パラメータがＳＩＭＤ幅である場合、プロセッサ３１１により実行されるプログラムの性質によっては、ＳＩＭＤ幅を増加させても性能が向上しないことがある。この場合、ＳＩＭＤ幅の増加は消費電力の増加に繋がるため、ＳＩＭＤ幅を減少させることで、消費電力当たりの性能が向上する可能性がある。ステップ１２１０の処理により、ＳＩＭＤ幅は、例えば、２５６ｂｉｔに設定される。

【0104】

なお、制御プロセッサ４１４の代わりに、コア４１１－１～コア４１１－３の何れかが図９の制御処理を行うことで、プロセッサ３１１の動作パラメータを動的に変更することも可能である。

【0105】

図２の情報処理装置２０１及び図３の情報処理装置３０１の構成は一例に過ぎず、情報処理装置の用途又は条件に応じて、一部の構成要素を省略又は変更してもよい。例えば、図３の情報処理装置３０１は、入力装置、出力装置、又は通信装置を含んでいてもよい。

【0106】

図１のプロセッサ１０１と図４及び図５のプロセッサ３１１の構成は一例に過ぎず、情報処理装置の構成又は条件に応じて、一部の構成要素を省略又は変更してもよい。例えば、図４及び図５のプロセッサ３１１において、コア４１１－１～コア４１１－３の何れかが図９の制御処理を行う場合は、制御プロセッサ４１４を省略することができる。

【0107】

図６の性能カウンタ４３１－ｐ及び図７の電力モニタ４１３の構成は一例に過ぎず、情報処理装置の構成又は条件に応じて、一部の構成要素を省略又は変更してもよい。図８の制御プロセッサ４１４の構成は一例に過ぎず、情報処理装置の構成又は条件に応じて、一部の構成要素を省略又は変更してもよい。

【0108】

図９、図１０Ａ、図１０Ｂ、及び図１２のフローチャートは一例に過ぎず、情報処理装置の構成又は条件に応じて、一部の処理を省略又は変更してもよい。図１１に示した動作パラメータは一例に過ぎず、情報処理装置の構成又は条件に応じて、一部の動作パラメータを省略又は変更してもよい。

【0109】

開示の実施形態とその利点について詳しく説明したが、当業者は、特許請求の範囲に明確に記載した本発明の範囲から逸脱することなく、様々な変更、追加、省略をすることができるであろう。

【0110】

図２乃至図１２を参照しながら説明した実施形態に関し、さらに以下の付記を開示する。
（付記１）
演算処理部を備える情報処理装置であって、
前記演算処理部は、
前記演算処理部の消費電力を測定する電力測定部と、
前記演算処理部の性能を測定する性能測定部と、
前記演算処理部によりプログラムが実行されている間に測定された前記演算処理部の消費電力に基づいて、前記演算処理部の電力効率の低下を検出する検出部と、
前記電力効率の低下が検出された場合、前記演算処理部の動作パラメータを変更しながら前記演算処理部に前記プログラムを実行させ、前記動作パラメータを変更しながら前記プログラムが実行されている間に測定された前記演算処理部の消費電力及び性能に基づいて、前記動作パラメータの設定値を決定する決定部と、
を含むことを特徴とする情報処理装置。
（付記２）
前記動作パラメータは、前記演算処理部のリソースのサイズを示すパラメータであることを特徴とする付記１記載の情報処理装置。
（付記３）
前記演算処理部のリソースのサイズを示すパラメータは、シングルインストラクション・マルチプルデータ幅、ラストレベルキャッシュサイズ、又はメモリスループットを示すパラメータであることを特徴とする付記２記載の情報処理装置。
（付記４）
前記動作パラメータは、前記演算処理部のリソースを使用するか否かを示すパラメータであることを特徴とする付記１記載の情報処理装置。
（付記５）
前記演算処理部のリソースを使用するか否かを示すパラメータは、パイプライン、分岐予測、又はプリフェッチを使用するか否かを示すパラメータであることを特徴とする付記４記載の情報処理装置。
（付記６）
前記検出部は、前記プログラムが実行されている間に前記演算処理部の動作周波数を所定値だけ低下させ、前記動作周波数を前記所定値だけ低下させた後に測定された前記演算処理部の消費電力が閾値よりも大きい場合、前記電力効率が低下したと判定することを特徴とする付記１乃至５の何れか１項に記載の情報処理装置。
（付記７）
前記決定部は、前記演算処理部の動作パラメータの複数の値各々を用いて前記プログラムが実行されている間に測定された前記演算処理部の消費電力に対する前記演算処理部の性能の比率を求め、前記複数の値のうち前記比率の最大値に対応する値を、前記設定値に決定することを特徴とする付記１乃至６の何れか１項に記載の情報処理装置。
（付記８）
演算処理部を備える情報処理装置における制御方法であって、
前記演算処理部によりプログラムが実行されている間に測定された前記演算処理部の消費電力に基づいて、前記演算処理部の電力効率の低下を検出し、
前記電力効率の低下が検出された場合、前記演算処理部の動作パラメータを変更しながら前記演算処理部に前記プログラムを実行させ、
前記動作パラメータを変更しながら前記プログラムが実行されている間に測定された前記演算処理部の消費電力及び性能に基づいて、前記動作パラメータの設定値を決定する、
ことを特徴とする制御方法。
（付記９）
前記動作パラメータは、前記演算処理部のリソースのサイズを示すパラメータであることを特徴とする付記８記載の制御方法。
（付記１０）
前記演算処理部のリソースのサイズを示すパラメータは、シングルインストラクション・マルチプルデータ幅、ラストレベルキャッシュサイズ、又はメモリスループットを示すパラメータであることを特徴とする付記９記載の制御方法。
（付記１１）
前記動作パラメータは、前記演算処理部のリソースを使用するか否かを示すパラメータであることを特徴とする付記８記載の制御方法。
（付記１２）
前記演算処理部のリソースを使用するか否かを示すパラメータは、パイプライン、分岐予測、又はプリフェッチを使用するか否かを示すパラメータであることを特徴とする付記１１記載の制御方法。
（付記１３）
前記演算処理部の電力効率の低下を検出する処理は、前記プログラムが実行されている間に前記演算処理部の動作周波数を所定値だけ低下させる処理と、前記動作周波数を前記所定値だけ低下させた後に測定された前記演算処理部の消費電力が閾値よりも大きい場合、前記電力効率が低下したと判定する処理とを含むことを特徴とする付記８乃至１２の何れか１項に記載の制御方法。
（付記１４）
前記動作パラメータの設定値を決定する処理は、前記演算処理部の動作パラメータの複数の値各々を用いて前記プログラムが実行されている間に測定された前記演算処理部の消費電力に対する前記演算処理部の性能の比率を求める処理と、前記複数の値のうち前記比率の最大値に対応する値を、前記設定値に決定する処理とを含むことを特徴とする付記８乃至１３の何れか１項に記載の制御方法。

【符号の説明】

【0111】

１０１、３１１ プロセッサ
１１１－１～１１１－３、４１１－１～４１１－３ コア
１１２、１２３－１～１２３－３、４１２、４２３－１～４２３－３ キャッシュメモリ
１２１－１～１２１－３、４２１－１～４２１－３ 命令制御部
１２２－１～１２２－３、４２２－１～４２２－３ 実行部
１３１－１～１３１－３、４３１－１～４３１－３ 性能カウンタ
２０１、３０１ 情報処理装置
２１１ 演算処理部
２２１ 電力測定部
２２２ 性能測定部
２２３ 検出部
２２４ 決定部
３１２ メモリ
４１３ 電力モニタ
４１４ 制御プロセッサ
６０１ 比較器
６０２ 加算器
６０３ カウントレジスタ
６０４ イベントレジスタ
７０１ 計算回路
７０２ 係数レジスタ
８０１ ステータスレジスタ
８０２ 性能レジスタ
８０３ 消費電力レジスタ
８０４ データレジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10A】

【図10B】

【図11】

【図12】