特許 7548230 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-02

(45)【発行日】2024-09-10

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240903BHJP

   H01L 29/12 20060101ALI20240903BHJP

   H01L 21/336 20060101ALI20240903BHJP

【ＦＩ】

H01L29/78 652Q

H01L29/78 652T

H01L29/78 653A

H01L29/78 652K

H01L29/78 652D

H01L29/78 658F

【請求項の数】 10

(21)【出願番号】P 2021530514

(86)(22)【出願日】2020-05-22

(86)【国際出願番号】 JP2020020321

(87)【国際公開番号】W WO2021005896

(87)【国際公開日】2021-01-14

【審査請求日】2023-01-23

(31)【優先権主張番号】P 2019128619

(32)【優先日】2019-07-10

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】堀井 拓

【審査官】岩本 勉

(56)【参考文献】

【文献】国際公開第２０１７／０２９７４８（ＷＯ，Ａ１）

【文献】特開２０１８－０５６５０６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

半導体基板と、
前記半導体基板の表面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたシリコンまたはアルミニウムを含む接合膜と、
前記接合膜の上のゲートパッド層と、
を有し、
前記ゲート絶縁膜の上には、絶縁体の凸部が設けられており、
前記接合膜は、前記凸部と凸部の間に設けられており、
前記ゲートパッド層は、少なくとも前記接合膜と接する領域にチタンを含む半導体装置。

【請求項2】

前記接合膜は、上面視した形状が、ストライプ、円形、多角形のいずれかである請求項１に記載の半導体装置。

【請求項3】

隣り合う前記接合膜の間隔は、０．５μｍ以上、１００μｍ以下である請求項１または請求項２に記載の半導体装置。

【請求項4】

前記ゲートパッド層の上にはパッシベーション膜が設けられており、
前記パッシベーション膜が開口し、前記ゲートパッド層が露出している領域がゲートパッド領域であって、
前記ゲートパッド領域の面積に対する前記接合膜の面積は、５％以上、９５％以下である請求項１から請求項３のいずれか一項に記載の半導体装置。

【請求項5】

前記ゲートパッド層は、前記接合膜と接する側より、チタンを含む合金層、窒化チタン層、アルミニウムを含む金属層が順に積層されたものである請求項１から請求項４のいずれか一項に記載の半導体装置。

【請求項6】

半導体基板と、
前記半導体基板の表面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたシリコンまたはアルミニウムを含む接合膜と、
前記接合膜の上のゲートパッド層と、
を有し、
前記ゲートパッド層は、少なくとも前記接合膜と接する領域にチタンを含み、
前記ゲートパッド層は、前記接合膜と接する側より、チタンを含む合金層、窒化チタン層、アルミニウムを含む金属層が順に積層されたものである半導体装置。

【請求項7】

前記ゲートパッド層の上にはパッシベーション膜が設けられており、
前記パッシベーション膜が開口し、前記ゲートパッド層が露出している領域がゲートパッド領域であって、
前記ゲートパッド領域のすべてにおいて、前記接合膜と前記ゲートパッド層とが接触している請求項６に記載の半導体装置。

【請求項8】

前記半導体基板は、炭化珪素半導体基板である請求項１から請求項７のいずれか一項に記載の半導体装置。

【請求項9】

半導体基板と、
前記半導体基板の表面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたシリコンまたはアルミニウムを含む接合膜と、
前記接合膜の上のゲートパッド層と、
を有し、
前記ゲートパッド層は、少なくとも前記接合膜と接する領域にチタンを含み、
前記ゲート絶縁膜の上には、絶縁体の凸部が設けられており、
前記接合膜は、前記凸部と凸部の間に設けられており、
前記接合膜は、上面視した形状が、ストライプ、円形、多角形のいずれかであり、
隣り合う前記接合膜の間隔は、０．５μｍ以上、１００μｍ以下であり、
前記ゲートパッド層の上にはパッシベーション膜が設けられており、
前記パッシベーション膜が開口し、前記ゲートパッド層が露出している領域がゲートパッド領域であって、
前記ゲートパッド領域の面積に対する前記接合膜の面積は、５％以上、９５％以下である半導体装置。

【請求項10】

炭化珪素半導体基板と、
前記炭化珪素半導体基板の表面に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に設けられたシリコンまたはアルミニウムを含む接合膜と、
前記接合膜の上のゲートパッド層と、
を有し、
前記ゲートパッド層は、少なくとも前記接合膜と接する領域にチタンを含み、
前記ゲート絶縁膜の上には、絶縁体の凸部が設けられており、
前記接合膜は、前記凸部と凸部の間に設けられており、
前記接合膜は、上面視した形状が、ストライプ、円形、多角形のいずれかであり、
隣り合う前記接合膜の間隔は、０．５μｍ以上、１００μｍ以下であり、
前記ゲートパッド層の上にはパッシベーション膜が設けられており、
前記パッシベーション膜が開口し、前記ゲートパッド層が露出している領域がゲートパッド領域であって、
前記ゲートパッド領域の面積に対する前記接合膜の面積は、５％以上、９５％以下であり、
前記ゲートパッド層は、前記接合膜と接する側より、チタンを含む合金層、窒化チタン層、アルミニウムを含む金属層が順に積層されたものである半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関する。

【0002】

本出願は、２０１９年７月１０日出願の日本出願第２０１９－１２８６１９号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。

【背景技術】

【0003】

電界効果トランジスタ等の半導体装置は、半導体基板の一方の面にゲート電極、ソース電極が形成されており、他方の面にドレイン電極等が形成されており、ゲート電極等と接続されているゲートパッドと外部端子とがワイヤボンディングにより接続されている。このような半導体装置では、ゲートパッドにおいて、ワイヤボンディングをする際に、ゲートパッドが剥がれる場合があることから、ゲートパッドが剥がれることを防ぐため、表面に凹凸が形成された絶縁膜の上に、ゲートパッドを形成する方法が開示されている。

【先行技術文献】

【特許文献】

【0004】

【文献】日本国特開平２－１１７１４５号公報

【発明の概要】

【0005】

本開示の半導体装置は、半導体基板と、半導体基板の表面に設けられたゲート絶縁膜と、ゲート絶縁膜の上に設けられたシリコンまたはアルミニウムを含む接合膜と、接合膜の上のゲートパッド層と、を有する。そして、ゲートパッド層は、少なくとも接合膜と接する領域にチタンを含んでいる。

【図面の簡単な説明】

【0006】

【図1】図１は炭化珪素半導体装置の上面図である。

【図2】図２は炭化珪素半導体装置の断面図である。

【図3】図３は本開示の第１の実施形態の炭化珪素半導体装置の上面図である。

【図4】図４は本開示の第１の実施形態の炭化珪素半導体装置の断面図である。

【図5】図５は本開示の第１の実施形態の炭化珪素半導体装置の構造の説明図である。

【図6】図６は本開示の第１の実施形態のゲートパッド層の説明図（１）である。

【図7】図７は本開示の第１の実施形態のゲートパッド層の説明図（１）である。

【図8】図８は本開示の第１の実施形態のゲートパッド層の説明図（１）である。

【図9】図９は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（１）である。

【図10】図１０は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（２）である。

【図11】図１１は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（３）である。

【図12】図１２は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（４）である。

【図13】図１３は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（５）である。

【図14】図１４は本開示の第１の実施形態の炭化珪素半導体装置の製造方法の工程図（６）である。

【図15】図１５は本開示の第２の実施形態の炭化珪素半導体装置の上面図である。

【図16】図１６は本開示の第２の実施形態の炭化珪素半導体装置の断面図である。

【図17】図１７は本開示の第２の実施形態の炭化珪素半導体装置の製造方法の工程図（１）である。

【図18】図１８は本開示の第２の実施形態の炭化珪素半導体装置の製造方法の工程図（２）である。

【図19】図１９は本開示の第２の実施形態の炭化珪素半導体装置の製造方法の工程図（３）である。

【図20】図２０は本開示の第２の実施形態の炭化珪素半導体装置の製造方法の工程図（４）である。

【図21】図２１は本開示の第２の実施形態の炭化珪素半導体装置の製造方法の工程図（５）である。

【図22】図２２は本開示の第２の実施形態の炭化珪素半導体装置の製造方法の工程図（６）である。

【図23】図２３は本開示の第２の実施形態の炭化珪素半導体装置の変形例の上面図である。

【発明を実施するための形態】

【0007】

［本開示が解決しようとする課題］
表面に凹凸が形成された絶縁膜の上に、ゲートパッドを形成した構造としただけでは、密着性は不十分であり、ワイヤボンディングの際にゲートパッドが剥がれることを十分に防ぐことができない。このため、半導体装置におけるゲートパッドの密着性が、より高いものが求められている。

【0008】

［本開示の効果］
本開示によれば、半導体装置におけるゲートパッドの密着性を向上できる。

【0009】

実施するための形態について、以下に説明する。

【0010】

［本開示の実施形態の説明］
最初に本開示の実施形態を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。

【0011】

〔１〕 本開示の一態様に係る半導体装置は、半導体基板と、前記半導体基板の表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたシリコンまたはアルミニウムを含む接合膜と、前記接合膜の上のゲートパッド層と、を有し、前記ゲートパッド層は、少なくとも前記接合膜と接する領域にチタンを含む。

【0012】

これにより、ゲートパッドの密着性を向上させることができ、ゲートパッドにワイヤボンディングをする際に、ゲートパッドが剥がれることを防ぐことができる。

【0013】

〔２〕 前記ゲート絶縁膜の上には、絶縁体の凸部が設けられており、前記接合膜は、前記凸部と凸部の間に設けられている。

【0014】

これにより、ゲートパッドの密着性をより一層向上させることができる。

【0015】

〔３〕 前記接合膜は、上面視した形状が、ストライプ、円形、多角形のいずれかである。

【0016】

上記の形状にすることにより、ゲートパッドの密着性を向上させることができる。

【0017】

〔４〕 隣り合う前記接合膜の間隔は、０．５μｍ以上、１００μｍ以下である。

【0018】

一般的なフォトリソグラフィーの加工精度より、０．５μｍ以上であることが好ましく、アンカー効果を確保するためには、１００μｍ以下であることが好ましいからである。

【0019】

〔５〕 前記ゲートパッド層の上にはパッシベーション膜が設けられており、前記パッシベーション膜が開口し、前記ゲートパッド層が露出している領域がゲートパッド領域であって、前記ゲートパッド領域の面積に対する前記接合膜の面積は、５％以上、９５％以下である。

【0020】

接合膜の面積が５％未満であると密着性向上効果が薄く、９５％より大きくなるとアンカー効果が薄くなるからである。

【0021】

〔６〕 前記ゲートパッド層の上にはパッシベーション膜が設けられており、前記パッシベーション膜が開口し、前記ゲートパッド層が露出している領域がゲートパッド領域であって、前記ゲートパッド領域のすべてにおいて、前記接合膜と前記ゲートパッド層とが接触している。

【0022】

ゲートパッド領域のすべてにおいて、接合膜とゲートパッド層とが接触していても、密着性を向上させることができる。

【0023】

〔７〕 前記ゲートパッド層は、前記接合膜と接する側より、チタンを含む合金層、窒化チタン層、アルミニウムを含む金属層が順に積層されたものである。

【0024】

金属層をこのような構造にすることにより、接合層を形成している材料との合金層が形成され密着性を高めることができる。

【0025】

〔８〕 前記半導体基板は、炭化珪素半導体基板である。

【0026】

本開示は、炭化珪素半導体基板を用いた半導体装置において有用である。

【0027】

〔９〕 本開示の他の一態様に係る半導体装置は、半導体基板と、前記半導体基板の表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたシリコンまたはアルミニウムを含む接合膜と、前記接合膜の上のゲートパッド層と、を有し、前記ゲートパッド層は、少なくとも前記接合膜と接する領域にチタンを含み、前記ゲート絶縁膜の上には、絶縁体の凸部が設けられており、前記接合膜は、前記凸部と凸部の間に設けられており、前記接合膜は、上面視した形状が、ストライプ、円形、多角形のいずれかであり、隣り合う前記接合膜の間隔は、０．５μｍ以上、１００μｍ以下であり、前記ゲートパッド層の上にはパッシベーション膜が設けられており、前記パッシベーション膜が開口し、前記ゲートパッド層が露出している領域がゲートパッド領域であって、前記ゲートパッド領域の面積に対する前記接合膜の面積は、５％以上、９５％以下である。

【0028】

〔１０〕 本開示の更に他の一態様に係る半導体装置は、炭化珪素半導体基板と、前記炭化珪素半導体基板の表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に設けられたシリコンまたはアルミニウムを含む接合膜と、前記接合膜の上のゲートパッド層と、を有し、前記ゲートパッド層は、少なくとも前記接合膜と接する領域にチタンを含み、前記ゲート絶縁膜の上には、絶縁体の凸部が設けられており、前記接合膜は、前記凸部と凸部の間に設けられており、前記接合膜は、上面視した形状が、ストライプ、円形、多角形のいずれかであり、隣り合う前記接合膜の間隔は、０．５μｍ以上、１００μｍ以下であり、前記ゲートパッド層の上にはパッシベーション膜が設けられており、前記パッシベーション膜が開口し、前記ゲートパッド層が露出している領域がゲートパッド領域であって、前記ゲートパッド領域の面積に対する前記接合膜の面積は、５％以上、９５％以下であり、前記ゲートパッド層は、前記接合膜と接する側より、チタンを含む合金層、窒化チタン層、アルミニウムを含む金属層が順に積層されたものである。

【0029】

［本開示の実施形態の詳細］
以下、本開示の一実施形態（以下「本実施形態」と記す）について詳細に説明するが、本実施形態はこれらに限定されるものではない。

【0030】

〔第１の実施形態〕
最初に、炭化珪素半導体装置であるトランジスタにおけるゲートパッド等について、図１及び図２に基づき説明する。図１は、この炭化珪素半導体装置の上面図であり、図２は図１における一点鎖線１Ａ－１Ｂで切断した断面図である。

【0031】

この炭化珪素半導体装置は、いわゆる縦型の炭化珪素半導体装置であり、炭化珪素半導体基板１０の上に、ゲート絶縁膜２０が形成されており、ゲート絶縁膜２０の上には、ゲート配線層３０が形成されており、更に、層間絶縁膜４０が形成されている。層間絶縁膜４０は、ゲート配線層３０の上にも形成されており、ゲート配線層３０とゲートパッド層５０とが接続される部分には、開口部を有しており、層間絶縁膜４０の開口部において、ゲートパッド層５０はゲート配線層３０と接続されている。層間絶縁膜４０の上には、ゲートパッド領域５１を含む領域にゲートパッド層５０が形成されており、ゲートパッド層５０の両側には、ソース電極層６０が形成されている。

【0032】

更に、ゲートパッド層５０及びソース電極層６０の上には、パッシベーション膜７０が形成されている。ゲートパッド領域５１では、ゲートパッド層５０の上のパッシベーション膜７０が開口しており、ゲートパッド層５０が露出している。また、図１に示されるソースパッド領域６１では、ソース電極層６０の上のパッシベーション膜７０が開口しており、ソース電極層６０が露出している。

【0033】

ゲート絶縁膜２０及び層間絶縁膜４０は、酸化シリコン（ＳｉＯ_２）により形成されており、ゲート配線層３０はポリシリコンにより形成されており、ゲートパッド層５０及びソース電極層６０は、ＡｌまたはＣｕ等を含む金属により形成されている。パッシベーション膜７０は、窒化シリコン（ＳｉＮ）等により形成されている。

【0034】

このような構造の炭化珪素半導体装置においては、ゲートパッド領域５１にワイヤボンディングをする際に、ゲートパッド層５０が層間絶縁膜４０との界面より剥がれてしまう場合がある。このため、ゲートパッド層５０が剥がれにくい構造の炭化珪素半導体装置が求められている。

【0035】

（炭化珪素半導体装置）
次に、第１の実施形態における縦型トランジスタとなる炭化珪素半導体装置について、図３及び図４に基づき説明する。図３は、本実施形態における炭化珪素半導体装置の上面図であり、図４は図３における一点鎖線３Ａ－３Ｂで切断した断面図である。

【0036】

尚、炭化珪素は、従来から半導体装置に幅広く用いられている珪素に比べてバンドギャップが広いことから、高耐圧の半導体装置等に用いられている。このような炭化珪素を用いた半導体装置である縦型トランジスタでは、耐圧等の観点より、炭化珪素半導体基板の第１の主面側にゲート電極及びソース電極が形成されており、第２の主面側にドレイン電極が形成されている。

【0037】

本実施形態における炭化珪素半導体装置は、いわゆる縦型の炭化珪素半導体装置であり、炭化珪素半導体基板１０の上に、ゲート絶縁膜２０が形成されており、ゲート絶縁膜２０の上には、ゲート配線層３０及び接合膜１３０が形成されている。ゲート配線層３０と接合膜１３０とは分離しており、ゲート配線層３０と接合膜１３０との間のゲート絶縁膜２０の上には、層間絶縁膜１４０が形成されている。層間絶縁膜１４０は、ゲート配線層３０とゲートパッド層１５０とが接続される部分に開口部を有しており、ゲートパッド層１５０は、層間絶縁膜１４０の開口部において、ゲート配線層３０と接続されている。また、接合膜１３０の上には、ゲートパッド領域１５１を含む領域にゲートパッド層１５０が形成されており、ゲートパッド層１５０の両側には、ソース電極層６０が形成されている。

【0038】

更に、ゲートパッド層１５０及びソース電極層６０の上には、パッシベーション膜７０が形成されている。ゲートパッド領域１５１では、ゲートパッド層１５０の上のパッシベーション膜７０が開口しており、ゲートパッド層５０が露出している。尚、図３に示されるソースパッド領域６１では、ソース電極層６０の上のパッシベーション膜７０が開口しており、ソース電極層６０が露出している。

【0039】

層間絶縁膜１４０は、酸化シリコンにより形成されており、接合膜１３０はポリシリコンにより形成されている。ゲートパッド層１５０は、最初に、図５に示されるように、接合膜１３０の上に、Ｔｉ（チタン）層１５２、ＴｉＮ（窒化チタン）層１５３を成膜した後、熱処理を行うことにより、接合膜１３０に含まれるＳｉとＴｉ層１５２とを反応させる。これにより、図６に示されるように、ＴｉＳｉ合金層１５４を形成する。この後、図７に示されるように、ＴｉＮ層１５３の上に、ＡｌＳｉＣｕ層１５５を成膜することにより、接合膜１３０の上に、ＴｉＳｉ合金層１５４、ＴｉＮ層１５３、ＡｌＳｉＣｕ層１５５が順に積層されたゲートパッド層１５０を形成することができる。

【0040】

即ち、接合膜１３０の上に、Ｔｉ層１５２、ＴｉＮ層１５３を成膜した後、約７００℃の温度で熱処理を行うことにより、ポリシリコンにより形成されている接合膜１３０と、Ｔｉ層１５２のＴｉとが反応し、ＴｉＳｉ合金層１５４が形成される。このようにＴｉＳｉ合金層１５４が形成されることにより、ポリシリコンにより形成された接合膜１３０と、ゲートパッド層１５０との密着性を高めることができる。これにより、ゲートパッド領域１５１において、ゲートパッド層１５０に、ワイヤボンディングをする際に、ゲートパッド層１５０が剥がれることを防ぐことができる。接合膜１３０は、ポリシリコンの他、Ａｌ（アルミニウム）等であってもよいが、製造の観点からは、ポリシリコンが好ましい。

【0041】

Ｔｉ層１５２の膜厚は、約１０ｎｍであり、ＴｉＮ層１５３の膜厚は、１００ｎｍであり、ゲートパッド層１５０の全体の膜厚は、３μｍ～５μｍである。また、ＡｌＳｉＣｕ層１５５に代えて、Ａｌを含む金属膜を用いてもよい。

【0042】

尚、ゲートパッド層１５０におけるＴｉＮ層１５３は、ＡｌＳｉＣｕ層１５５に含まれるＡｌが、層間絶縁膜１４０に拡散することを防ぐために設けられている。即ち、ＡｌＳｉＣｕ層１５５に含まれるＡｌが、層間絶縁膜１４０に拡散すると、ゲートパッド層１５０とソース電極層６０との間の抵抗が低くなる場合があるため、ＴｉＮ層１５３を設けることにより、これを防ぐためである。

【0043】

本実施形態における縦型トランジスタは、図８に示すように、炭化珪素単結晶基板３１０の第１の主面３１０ａの上に、第１のｎ型層３２１、ｐ型層３２２、第２のｎ型層３２３が順に形成されている。このような、炭化珪素単結晶基板３１０、第１のｎ型層３２１、ｐ型層３２２、第２のｎ型層３２３等により炭化珪素半導体基板１０が形成されている。また、第２のｎ型層３２３、ｐ型層３２２、第１のｎ型層３２１の一部を除去することにより、断面がＶ字状のゲートトレンチが形成されている。このゲートトレンチの底面及び側壁は、ゲート絶縁膜２０により覆われており、ゲート絶縁膜２０の上に成膜されたポリシリコンにより、ゲートトレンチの内部が埋め込まれて、ゲート電極３１が形成されている。ゲート電極３１はゲート配線層３０と接続されている。

【0044】

また、ゲート電極３１を覆うように、層間絶縁膜１４０が形成されている。ゲートトレンチより離れた領域には、ｐ型となる不純物元素をイオン注入することにより、不純物濃度の高い高濃度ｐ型領域３２４が形成されている。層間絶縁膜１４０、第２のｎ型層３２３及び高濃度ｐ型領域３２４の上には、ソース電極層６０が形成されており、炭化珪素単結晶基板３１０の第１の主面３１０ａとは反対の第２の主面３１０ｂには、ドレイン電極９０が形成されている。このような縦型トランジスタは、ソース電極層６０が形成されている領域に形成されている。

【0045】

尚、第１のｎ型層３２１は、ｎ型ドリフト層であり、ｎ型となる不純物元素が比較的低い濃度でドープされている。ｐ型層３２２は、ｐ型ボディ層であり、ｐとなる不純物元素がドープされている。第２のｎ型層３２３は、第１のｎ型層３２１よりも、ｎ型となる不純物元素が高い濃度でドープされているｎ型層である。

【0046】

図８に示される構造の縦型トランジスタでは、ゲート電極３１に所定の電圧が印加されると、ｐ型層３２２のゲート絶縁膜２０の近傍の領域にチャネルが形成され、第１のｎ型層３２１と第２のｎ型層３２３との間が導通する。これにより、ソース電極層６０とドレイン電極９０との間に電流が流れ、半導体装置がオンになる。尚、ゲート電極３１に所定の電圧が印加されていない場合には、ｐ型層３２２にはチャネルは形成されず、ソース電極層６０とドレイン電極９０との間には電流は流れないためオフ状態となる。

【0047】

（炭化珪素半導体装置の製造方法）
次に、本実施形態における炭化珪素半導体装置の製造方法について、図９～図１４に基づき説明する。尚、下記の製造方法の説明では、ゲートパッド層１５０が形成される部分の工程を中心に説明し、不純物元素のイオン注入や、ゲートトレンチを形成する工程等については説明を省略する。

【0048】

最初に、図９に示されるように、不純物元素のイオン注入等が行われた炭化珪素半導体基板１０の上に、ゲート絶縁膜２０及びポリシリコン膜１３０ａを順に形成する。ゲート絶縁膜２０は、炭化珪素半導体基板１０の表面を熱酸化し、膜厚が約５０ｎｍの酸化シリコン膜を形成することにより形成する。この後、ゲート絶縁膜２０の上に、ＣＶＤ（chemical vapor deposition）により、膜厚が約３００ｎｍのポリシリコン膜１３０ａを成膜する。このように形成されたポリシリコン膜１３０ａにより、後述するゲート電極３１、ゲート配線層３０、接合膜１３０が形成される。

【0049】

次に、ポリシリコン膜１３０ａの上に、不図示のレジストパターンを形成し、ポリシリコン膜１３０ａの一部を除去することにより、図１０に示されるように、残存するポリシリコン膜１３０ａにより、ゲート配線層３０、接合膜１３０等を形成する。具体的には、ポリシリコン膜１３０ａの上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ポリシリコン膜１３０ａが除去される領域に開口部を有する不図示のレジストパターンを形成する。この後、ＲＩＥ（Reactive Ion Etch）等により、レジストパターンの開口部におけるポリシリコン膜１３０ａを除去することにより、残存するポリシリコン膜１３０ａによりゲート配線層３０、接合膜１３０等を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。

【0050】

次に、図１１に示されるように、ゲート配線層３０、接合膜１３０等の上に、層間絶縁膜１４０を形成する。層間絶縁膜１４０は、ＣＶＤにより酸化シリコンを成膜することにより形成する。

【0051】

次に、図１２に示されるように、層間絶縁膜１４０の一部を除去し、ゲート配線層３０の一部及び接合膜１３０を露出させる。具体的には、層間絶縁膜１４０の上にフォトレジストを塗布し、露光装置により露光、現像を行うことにより、開口部を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等により、レジストパターンの開口部における層間絶縁膜１４０を除去することにより、ゲート配線層３０の一部及び接合膜１３０を露出させる。この後、不図示のレジストパターンは有機溶剤等により除去する。

【0052】

次に、図１３に示されるように、ゲートパッド層１５０及びソース電極層６０を形成する。具体的には、露出しているゲート配線層３０、接合膜１３０、層間絶縁膜１４０の上に、Ｔｉ層、ＴｉＮ層を順に積層した膜をスパッタリングにより成膜する。成膜されるＴｉ層の膜厚は１０ｎｍであり、ＴｉＮ層の膜厚は１００ｎｍである。この後、約７００℃の温度で熱処理を行うことにより、ゲート配線層３０及び接合膜１３０のＳｉと、ゲート配線層３０及び接合膜１３０と接しているＴｉ層のＴｉとを反応させてＴｉＳｉ合金層を形成する。この後、ＴｉＮ層の上に、ＡｌＳｉＣｕ層をスパッタリングにより成膜し、Ｔｉを含む合金層であるＴｉＳｉ合金層、ＴｉＮ層、ＡｌＳｉＣｕ層が順に成膜された積層金属膜を形成する。この後、積層金属膜の上に、不図示のレジストパターンを形成する。レジストパターンは、ゲートパッド層１５０及びソース電極層６０が形成される領域に形成され、レジストパターンの開口部における積層金属膜をエッチングにより除去することにより、ゲートパッド層１５０及びソース電極層６０を形成する。

【0053】

次に、図１４に示されるように、ＳｉＮによりパッシベーション膜７０を成膜し、パッシベーション膜７０の一部を除去することにより、ゲートパッド領域１５１及びソースパッド領域６１を形成する。具体的には、ゲートパッド層１５０及びソース電極層６０等の上に、ＣＶＤにより膜厚が約１μｍのＳｉＮ膜を成膜する。この後、成膜されたＳｉＮ膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲートパッド領域１５１及びソースパッド領域６１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等により、レジストパターンの開口部におけるＳｉＮ膜を除去することにより、残存するＳｉＮ膜によりパッシベーション膜７０を形成する。これにより、ゲートパッド層１５０において、パッシベーション膜７０が開口している領域に、ゲートパッド領域１５１が形成され、ソース電極層６０において、パッシベーション膜７０が開口している領域に、ソースパッド領域６１が形成される。

【0054】

以上の工程により、本実施の形態における炭化珪素半導体装置を製造することができる。

【0055】

尚、上記の説明では、炭化珪素半導体を用いた場合について説明したが、シリコン基板やＧａＡｓ基板等を用いた半導体装置においても適用可能である。

【0056】

〔第２の実施形態〕
次に、第２の実施形態における縦型トランジスタとなる炭化珪素半導体装置について、図１５及び図１６に基づき説明する。図１５は、本実施形態における炭化珪素半導体装置の上面図であり、図１６は図１５における一点鎖線１５Ａ－１５Ｂで切断した断面図である。

【0057】

本実施形態における炭化珪素半導体装置は、いわゆる縦型の炭化珪素半導体装置であり、炭化珪素半導体基板１０の上に、ゲート絶縁膜２０が形成されており、ゲート絶縁膜２０の上には、ゲート配線層３０、接合膜２３０が形成されている。本実施形態においては、接合膜２３０は、炭化珪素半導体基板１０の基板面に対し上面視した形状が、ストライプ状に形成されており、ストライプ状に形成された接合膜２３０の間には、酸化シリコンにより凸部２４０が形成されている。層間絶縁膜１４０は、ゲート配線層３０とゲートパッド層１５０とが接続される部分に開口部を有しており、ゲートパッド層１５０は、層間絶縁膜１４０の開口部において、ゲート配線層３０と接続されている。

【0058】

本実施形態においては、凸部２４０は、層間絶縁膜１４０と同時に形成される。接合膜２３０及び凸部２４０の上には、ゲートパッド領域１５１を含む領域にゲートパッド層１５０が形成されており、ゲートパッド層１５０の両側には、ソース電極層６０が形成されている。本実施形態においては、ゲートパッド層１５０は、凸部２４０の上面２４０ａ及び側面２４０ｂに接している。

【0059】

層間絶縁膜１４０及び凸部２４０は、絶縁体である酸化シリコンにより形成されており、接合膜２３０はポリシリコンにより形成されている。

【0060】

本実施形態においては、接合膜２３０及び凸部２４０の上に、Ｔｉ層及びＴｉＮ層を成膜した後、約７００℃の温度で熱処理を行う。これにより、ポリシリコンにより形成されている接合膜２３０と、接合膜２３０の上のＴｉ層のＴｉとが反応し、ＴｉＳｉ合金層が形成される。また、本実施の形態は、凸部２４０においては、凸部２４０の上面２４０ａ及び側面２４０ｂとゲートパッド層１５０とが接触しており、ゲートパッド層１５０との接触面積が広くなる。このため、接合膜２３０及び凸部２４０と、ゲートパッド層１５０との密着性が第１の実施形態よりも更に高くなる。これにより、ゲートパッド領域１５１におけるゲートパッド層１５０において、ワイヤボンディングにより接続をする際に、ゲートパッド層１５０が剥がれることを防ぐことができる。

【0061】

本実施の形態においては、接合膜２３０と凸部２４０とが交互に形成されており、例えば、接合膜２３０の幅Ｗａは約１０μｍであり、凸部２４０の幅Ｗｂは約１０μｍである。接合膜２３０の幅Ｗａは、０．５μｍ以上、１００μｍ以下が好ましい。更に、隣り合う接合膜の間隔となる凸部２４０の幅Ｗｂは、０．５μｍ以上１００μｍ以下が好ましい。尚、凸部２４０の幅Ｗｂは、本実施形態において、隣り合う接合膜２３０と接合膜２３０との間の最短となる幅である。

【0062】

一般的なフォトリソグラフィーの加工精度より、幅Ｗａ及びＷｂは０．５μｍ以上であることが好ましい。また、幅Ｗａが１００μｍ以下であれば、周期回数があまり減ることはないため、アンカー効果が低減しない。幅Ｗｂが１００μｍ以下であれば、接合膜２３０の十分な面積を確保することができる。

【0063】

また、ゲートパッド領域１５１内における接合膜２３０の面積は、ゲートパッド領域１５１の面積の５％以上、９５％以下が好ましく、更に、５０％以上８０％以下が好ましい。尚、ゲートパッド領域１５１は、例えば、一辺が約１００μｍの正方形で形成されている。接合膜２３０の面積が５％未満であると密着性向上効果が薄く、９５％より大きくなるとアンカー効果が薄くなる。更に、５０％以上、８０％以下とすることにより、接合膜２３０による密着性向上効果とアンカー効果による密着性向上効果の双方を十分に得ることができる。

【0064】

（炭化珪素半導体装置の製造方法）
次に、本実施形態における炭化珪素半導体装置の製造方法について、図１７～図２２に基づき説明する。

【0065】

最初に、図１７に示されるように、不純物元素のイオン注入等が行われた炭化珪素半導体基板１０の上に、ゲート絶縁膜２０及びポリシリコン膜２３０ａを順に形成する。

【0066】

次に、ポリシリコン膜２３０ａの上に、不図示のレジストパターンを形成し、ポリシリコン膜２３０ａの一部を除去することにより、図１８に示されるように、残存するポリシリコン膜２３０ａにより、ゲート配線層３０、接合膜２３０等を形成する。具体的には、ポリシリコン膜２３０ａの上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ポリシリコン膜２３０ａが除去される領域に開口部を有する不図示のレジストパターンを形成する。この後、ＲＩＥ等により、レジストパターンの開口部におけるポリシリコン膜２３０ａを除去する。この後、不図示のレジストパターンは有機溶剤等により除去する。このように形成される接合膜２３０は、幅が１０μｍ、間隔が１０μｍのストライプ状に形成される。

【0067】

次に、図１９に示されるように、ゲート配線層３０、接合膜２３０等の上に、層間絶縁膜１４０を形成する。層間絶縁膜１４０は、ＣＶＤにより酸化シリコンを成膜することにより形成する。

【0068】

次に、図２０に示されるように、層間絶縁膜１４０の一部を除去し、ゲート配線層３０の一部及び接合膜２３０を露出させる。これにより、接合膜２３０と接合膜２３０との間に残存している層間絶縁膜１４０により凸部２４０が形成される。

【0069】

次に、図２１に示されるように、ゲートパッド層１５０及びソース電極層６０を形成する。具体的には、露出しているゲート配線層３０、接合膜２３０、層間絶縁膜１４０、凸部２４０の上に、Ｔｉ層、ＴｉＮ層を順に積層した膜をスパッタリングにより成膜する。成膜されるＴｉ層の膜厚は１０ｎｍであり、ＴｉＮ層の膜厚は１００ｎｍである。この後、約７００℃の温度で熱処理を行うことにより、ゲート配線層３０及び接合膜２３０のＳｉと、ゲート配線層３０及び接合膜２３０と接しているＴｉ層のＴｉとを反応させてＴｉＳｉ合金層を形成する。この後、ＴｉＮ層の上に、ＡｌＳｉＣｕ層をスパッタリングにより成膜し、Ｔｉを含む合金層であるＴｉＳｉ合金層、ＴｉＮ層、ＡｌＳｉＣｕ層が順に成膜された積層金属膜を形成する。この後、積層金属膜の上に、不図示のレジストパターンを形成する。レジストパターンは、ゲートパッド層１５０及びソース電極層６０が形成される領域に形成され、レジストパターンの開口部における積層金属膜を除去することにより、ゲートパッド層１５０及びソース電極層６０を形成する。

【0070】

次に、図２２に示すように、ＳｉＮによりパッシベーション膜７０を成膜し、パッシベーション膜７０の一部を除去することにより、ゲートパッド領域１５１及びソースパッド領域６１を形成する。これにより、ゲートパッド層１５０において、パッシベーション膜７０が開口している領域に、ゲートパッド領域１５１が形成され、ソース電極層６０において、パッシベーション膜７０が開口している領域に、ソースパッド領域６１が形成される。

【0071】

（変形例）
また、本実施形態は、図２３に示されるように、接合膜２３１は、基板面に対し上面視した形状が、円形となるように形成されたものであってもよい。この場合、ゲートパッド領域１５１において、接合膜２３１が形成されていない部分に凸部が形成される。

【0072】

この場合においては、接合膜２３１の直径は約１０μｍであり、隣り合う接合膜２３１の最短距離は約１０μｍである。接合膜２３１の直径は、０．５μｍ以上１００μｍ以下が好ましい。また、隣り合う接合膜２３１の最短距離は、０．５μｍ以上１００μｍ以下が好ましい。

【0073】

接合膜２３１は、基板面に対し上面視した形状が、三角形、四角形等の多角形のものであってもよい。

【0074】

尚、上記以外の内容については、第１の実施形態と同様である。

【0075】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【符号の説明】

【0076】

１０ 炭化珪素半導体基板
２０ ゲート絶縁膜
３０ ゲート配線層
３１ ゲート電極
４０ 層間絶縁膜
５０ ゲートパッド層
５１ ゲートパッド領域
６０ ソース電極層
６１ ソースパッド領域
７０ パッシベーション膜
９０ ドレイン電極
１３０ 接合膜
１３０ａ ポリシリコン膜
１４０ 層間絶縁膜
１５０ ゲートパッド層
１５１ ゲートパッド領域
１５２ Ｔｉ層
１５３ ＴｉＮ層
１５４ ＴｉＳｉ合金層
１５５ ＡｌＳｉＣｕ層
２３０ 接合膜
２３０ａ ポリシリコン膜
２３１ 接合膜
２４０ 凸部
２４０ａ 上面
２４０ｂ 側面
３１０ 炭化珪素単結晶基板
３１０ａ 第１の主面
３１０ｂ 第２の主面
３２１ 第１のｎ型層
３２２ ｐ型層
３２３ 第２のｎ型層
３２４ 高濃度ｐ型領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】