ホーム > 特許ランキング > レイセオン カンパニー
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-02
(45)【発行日】2024-09-10
(54)【発明の名称】フィールドプレートを有する電界効果トランジスタ
(51)【国際特許分類】
H01L 21/338 20060101AFI20240903BHJP
H01L 29/812 20060101ALI20240903BHJP
H01L 29/41 20060101ALI20240903BHJP
H01L 29/778 20060101ALI20240903BHJP
H01L 21/265 20060101ALI20240903BHJP
H01L 29/06 20060101ALI20240903BHJP
【ＦＩ】
H01L29/80 F
H01L29/44 Y
H01L29/80 H
H01L21/265 Y
H01L29/06 301F
【請求項の数】
5
(21)【出願番号】P 2022525187
(86)(22)【出願日】2020-08-28
(65)【公表番号】
(43)【公表日】2023-01-05
(86)【国際出願番号】 US2020048323
(87)【国際公開番号】W WO2021086484
(87)【国際公開日】2021-05-06
【審査請求日】2022-06-20
(31)【優先権主張番号】16/671,438
(32)【優先日】2019-11-01
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】503455363
【氏名又は名称】レイセオン カンパニー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100135079
【弁理士】
【氏名又は名称】宮崎 修
(72)【発明者】
【氏名】デイヴィス，マイケル，エス．
(72)【発明者】
【氏名】チュンベス，エドゥアルド，エム．
(72)【発明者】
【氏名】アップルトン ジュニア，ブライアン，ティー．
【審査官】恩田 和彦
(56)【参考文献】
【文献】特開２０１７－２２８５７１（ＪＰ，Ａ）
【文献】特開２０１５－０７２９７５（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１５／０１１５３２６（ＵＳ，Ａ１）
【文献】特開２０１８－０４１９３２（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／０１２３１５０（ＵＳ，Ａ１）
【文献】特開２０１７－１５７７０２（ＪＰ，Ａ）
【文献】特開２０１７－１６３１０９（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１４／０２６４３６０（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３３８
Ｈ０１Ｌ ２９／４１
Ｈ０１Ｌ ２１／２６５
Ｈ０１Ｌ ２９／０６
Ｈ０１Ｌ ２９／７７８
Ｈ０１Ｌ ２９／８１２
(57)【特許請求の範囲】
【請求項1】
電界効果トランジスタ構造であって：半導体の表面の対応する部分に接触するソース、ドレイン及びゲートを有する半導体；及び
前記ゲートと前記ドレインとの間の領域に電界を成形するためのフィールドプレート構造であり、
前記ゲートと前記ドレインとの間の前記領域を覆う、前記半導体の前記表面上の誘電体層であり、前記ソースの一部から前記ゲートを越えて前記ドレインの一部まで延在する誘電体層；
前記ゲートと前記ドレインとの間の領域上の前記誘電体層内に配置され、所定の固定された不動電荷分布を有するイオン注入領域；
を有するフィールドプレート構造；
を含む電界効果トランジスタ構造であり、
前記イオン注入領域は、前記ゲートの一部の上にあり前記ドレインに向かって延びており、前記ドレインに至るまでは延びていない、
電界効果トランジスタ構造。
【請求項2】
前記固定された不動電荷分布により、前記フィールドプレート構造が、前記ゲートと前記ドレインとの間の前記領域内の前記電界を形成することを可能にする、請求項１に記載の電界効果トランジスタ構造。
【請求項3】
前記固定された不動電荷分布は、前記ソース及び前記ドレインから電気的に絶縁されている、請求項１に記載の電界効果トランジスタ構造。
【請求項4】
前記固定された不動電荷分布により、前記フィールドプレート構造が、前記ゲートと前記ドレインとの間の前記領域内の前記電界を形成することを可能にする、請求項３に記載の電界効果トランジスタ構造。
【請求項5】
電界効果トランジスタを形成するための方法であって、半導体を提供するステップであり、当該半導体が当該半導体の表面の対応する部分に接触するソース、ドレイン及びゲートを有する、ステップ；及び
フィールドプレートを提供するステップであり、
前記ソースと前記ドレインとの間の領域において、前記半導体の前記表面上に配置され前記ゲート上に延在する誘電体層であり、前記ソースの一部から前記ゲートを越えて前記ドレインの一部まで延在する誘電体層を提供するステップ；
前記半導体の外部から、イオン注入マスクを用いて前記誘電体層の一部内へと不動電荷を堆積してイオン注入領域を形成するステップであり、前記不動電荷の一部を前記半導体の上方表面上の前記誘電体層内に配置し、前記不動電荷を前記ゲートと前記ドレインとの間の領域上に延在させる、イオン注入領域形成ステップ；
を含む方法であり、
前記イオン注入領域は、前記ゲートの一部の上にあり前記ドレインに向かって延びており、前記ドレインに至るまでは延びていない、
方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、一般に電界効果トランジスタに関し、より詳細には、フィールドプレート構造を有する電界効果トランジスタに関する。
【発明の概要】
【発明が解決しようとする課題】
【0002】
当技術分野で知られているように、GaNベースの電界効果トランジスタ（FET）デバイスが、GaAs又はSiをベースとする従来の世代のデバイスよりもはるかに高い電圧で動作することができる。その結果、RF GaNデバイスは、同等の電力付加効率で、はるかに高い出力パワーを達成することができる。しかしながら、GaNベースのデバイスは、高電圧で動作した場合には、依然として幾つかの課題を呈する。RFサイクルのオフ状態部分（ドレイン・ゲート間電圧が最大に達する）の間、ゲートのドレインエッジに位置する電界の最大値は、通常、GaNのブレークダウン電界強度（～3MV/cm）と同じオーダーの極端なレベルに達する。このピーク場はいくつかの負の結果をもたらす。第一に、ゲートを通るキャリア注入が、大きな電界によって大幅に増強され、過剰なリークを生じ、これは、次に、素子の早期故障及び／又は破局的な素子故障のいずれかに寄与し得る。第二に、バッファ内のトラップ又は表面状態による電界増強トラッピングが、実質的なDC/RF分散（dispersion）をもたらす可能性がある。DC/RF分散は、「電流崩壊」（DC対応物と比較してRF動作下での最大電流密度の減少）と「ニーウォークアウト（knee walkout）」（DC対応物と比較してRF動作下でのトランジスタのオン抵抗の増加）の組み合わせによって特徴付けられる。これらの有害な電界誘起効果は、トランジスタを横方向にスケーリングすること（より小さいソース-ドレイン間隔）によって、又はその動作電圧を増加させることによって、出力電力又は高周波性能をさらに改善する努力に対抗してしまう。
【0003】
誘電体、典型的には窒化ケイ素による表面不動態化（surface passivation）は、低～中の電圧動作（典型的には、デバイスの幾何形状に依存して、25 V未満）でのDC/RF分散を緩和するのに役立った。しかしながら、より高い電圧で、デバイスの故障及びDC/RF分散に関して依然として困難に直面する。電界を整形し、そのピーク値を低減するために、GaNデバイスにおいてフィールドプレートが開発された。ゲート（ゲート接続フィールドプレート）又はソース（ソース接続フィールドプレート）に接続された薄膜金属からなるフィールドプレート構造が、DC/RF分散を低減するだけでなく、漏洩を低減し、降伏電圧を増加させるのに役立った。これらの性能改善は、ゲートとドレインとの間の電圧降下をより良く分配するようにフィールドプレートの幾何学的形状が設計され、従って、デバイス内のピーク電界を低減するために可能である。デバイス内のピーク電界を最小化することが、漏れを低減し、DC/RF分散を低減し、降伏電圧を高める。これらの理由から、フィールドプレートの特徴は、より高い電圧で動作し、優れた出力パワー及び効率を提供するRF GaNデバイスの設計に不可欠であった。
【0004】
しかしながら、従来の薄膜金属フィールドプレートが、欠陥発生（フォトリソグラフィ、金属蒸着、及び金属リフトオフプロセスによる）、フィールドプレート自体の金属ステップ被覆（step coverage）不良、金属リフトオフプロセスの結果としての寸法制御不良、及びその後の処理に影響を与える可能性のある追加のトポグラフィを含む、多くの製造上の困難をもたらしてきた。製造上の問題は別として、従来のフィールドプレートはまた、トランジスタ利得及び最大動作周波数を制限する寄生ゲート及びドレインキャパシタンスを増加させてしまう。
【課題を解決するための手段】
【0005】
本開示によれば、電界効果トランジスタ構造は、ゲートとドレインとの間の領域に電界を形成するためのフィールドプレート構造を備え、該フィールドプレート構造は、ゲート上に、及びゲートとドレインとの間の領域内の半導体の表面上に配置された誘電体層と、誘電体層の一部に配置された電荷とを備え、該電荷は、電界のみを生成する。
【0006】
一実施形態では、電界効果トランジスタ構造は、ゲートとドレインとの間の領域内で電界を整形するためのフィールドプレート構造を備え、該フィールドプレート構造は、ゲート上及びゲートとドレインとの間の領域内の半導体の表面上に配置された誘電体層と、誘電体層の一部に配置されたイオン注入電荷とを備える。
【0007】
一実施形態では、電界効果トランジスタ構造は、半導体の表面の対応する部分に接触するソース、ドレイン、及びゲートを有する半導体と、ゲートとドレインとの間の領域内に電界を形成するためのフィールドプレート構造であり、ゲートとドレインとの間の領域上の半導体の表面上の誘電体層と、ゲートとドレインとの間の領域上の誘電体層内に配置され、所定の分布を有する固定不動電荷とを備えるフィールドプレート構造と、を備える。
【0008】
一実施形態では、固定された不動電荷によって、フィールドプレート構造は、ゲートとドレインとの間の領域における電界を形成することのみが可能となる。
【0009】
一実施形態では、電荷は、ソース及びドレインから電気的に絶縁される。
【0010】
一実施形態では、電界効果トランジスタを形成するための方法が提供され、この方法は、半導体構造の表面の対応する部分に接触するソース、ドレイン及びゲートを有する半導体構造を提供するステップと、フィールドプレートを形成するステップとを含む。フィールドプレートを形成するステップは、ソースとドレインとの間の領域において半導体の表面上に配置された誘電体層を提供するステップを含む。誘電層は、ゲートの上方に延在する。フィールドプレートを形成するステップはさらに、誘電体層の一部に配置される電荷を半導体構造の外部のソースから堆積させるステップを含む。前記電荷の一部は、前記半導体構造の上方表面上の前記誘電体層内に配置され、前記電荷は、前記ゲートと前記ドレインとの間の領域にわたって延在する。
【0011】
一実施形態では、電荷は、誘電体層中へ所定の分布で堆積される。
【0012】
一実施形態では、電界効果トランジスタは、半導体表面の対応する部分に接触するソース、ドレイン及びゲートを有する半導体と、フィールドプレートとを含む。フィールドプレートは、前記ソースと前記ドレインとの間の領域において前記半導体表面上に配置された誘電体層を含み、前記誘電体層の一部において電荷が所定の分布に配置される。
【0013】
一実施形態では、電界効果トランジスタは、半導体と、半導体表面の対応する部分に接触するソース、ドレイン及びゲートと、複数の垂直に積み重ねられた誘電体層とを含む。垂直に積み重ねられた誘電体層の上側の1層は、それらの部分に配置された固定の不動電荷を有し、フィールドプレート構造を提供し、固定の不動電荷は、フィールドプレート構造をもたらし、電荷は、トランジスタのゲートとドレインとの間の領域内に電界を形成し、電荷は、トランジスタのゲートとドレインとの間の領域内の電界を単に修正する。
【0014】
一実施形態では、電界効果トランジスタを形成するための方法が提供され、該方法は、半導体表面の対応する部分に接触するソース、ドレイン及びゲートを有する半導体構造を提供するステップと、前記半導体表面上に前記ゲートと前記ドレインとの間の領域を覆って配置される誘電体層を提供するステップと、前記半導体構造の外部のソースから、前記誘電体層の一部に配置されるよう電気イオンを前記ゲートと前記ドレインとの間の前記誘電体層に堆積させるステップとを含む。
【0015】
一実施形態では、より適切な材料特性を有する第２の誘電体が、選択的又は非選択的に上述の構造上に配置されてもよい。この第２の誘電体は、ゲートを覆って延び、固定された不動の電荷は、誘電体層の一部分に配置され、そのような電荷の一部分は、ゲートの上面を覆って誘電体層に配置され、電荷の別の一部分は、ゲートの上面からゲートとドレインとの間の位置に延びる領域内の誘電体層に配置される。
【0016】
このような配置では、誘電体層中の電荷は、従来の薄膜金属フィールドプレートに有効に置き換わる。帯電した誘電体領域は、トランジスタ内の電界分布を修正し、最大電界の値を減少させるために電界を生成することができる自己バイアスフィールドプレートとして作用する。このスタイルのフィールドプレートは、従来の薄膜金属フィールドプレートに関連する製造及び歩留まりの問題を排除する。これらの実施形態に記載されるように、誘電体に電荷を導入することは、イオン注入によって行われる。このプロセスは、イオン源から試料（この場合は誘電体）に向けられた電界を介してイオンを加速し、その物理的、化学的及び／又は電気的特性を変化させることを含む。これは、半導体デバイスの製造において一般的に使用されるプロセスである。イオン注入のドーズ量及び分布は、ブレークダウン要件に適合し、所望の電界整形を達成するように調整することができる。イオン注入種及び注入技術は、ブレークダウン要件及び極性に適合するように選択することができる。イオン注入は、同様の電界低減を達成するために非常に単純化された処理を提供する。
【0017】
別の実施形態では、イオン注入パターンは、その空中画像が、所望の電界プロファイルを達成するためにフィールドプレートを効果的に傾斜又は傾斜させるような方法で、誘電体中に注入されたドーズ量を等級付けするように作成することができる。
【0018】
本開示における１又は複数の実施形態の詳細は、付随する図面及び下記の説明において規定される。本開示の他の特徴、目的、及び利点は、明細書及び図面、ならびに特許請求の範囲から明らかであろう。
【図面の簡単な説明】
【0019】
【図1A】本開示に従ったフィールドプレート構造を有する電界効果トランジスタの平面図である。
【図3A】本開示に従ったフィールドプレート構造を有する電界効果トランジスタの平面図である。
【図4A】本開示に従ったフィールドプレート構造を有する電界効果トランジスタの平面図である。
【発明を実施するための形態】
【0020】
次に、図１Ａ及び図１Ｂを参照すると、メサ構造10が、基板12を有するように示されている。基板12は、ここでは、例えば、ヒ化ガリウム（GaAs）、窒化ガリウム（GaN）、シリコン（Si）、酸化ガリウム（Ga2 O3）又は炭化シリコン（SiC）などの半導体基板である。メサ構造10はさらに、基板12上の窒化ガリウム（GaN）バッファ層14と、GaN層14とヘテロ接合を形成する窒化アルミニウムガリウム（AlGaN）層16とを有するように示されている。ソース電極18及びドレイン電極20が、AlGaN層16とオーム接触する。ソース電極18とドレイン電極20との間に配置されたゲート電極22は、ここでは、AlGaN層16とショットキー接触しており、ゲート電極は、ヘテロ接合によって形成された二次元電子ガス（2DEG）チャネルを介して、ソース電極18とドレイン電極20との間のキャリアの流れを制御するために使用される。
【0021】
次に、図２Ａ及び図２Ｂを参照すると、誘電体材料の層、ここでは、例えば、窒化ケイ素（SiNx）、SiO2、Al2 O3、又はTa2 O5が、プラズマ強化化学蒸着（PECVD）、例えば低圧化学蒸着（Low Pressure Chemical Vapor Deposition）によって、構造の表面上に形成され、従来のフォトリソグラフィ及びエッチングプロセスを用いてパターン化され、図２Ｂに示されるように、表面上に誘電体層24を形成する。層24は、ドレイン電極20の一部から、ドレイン電極20とゲート電極22との間のAlGaN層16の表面を覆い、ゲート電極22の頂部と側部を覆い、次いで、ゲート電極22とソース電極18との間のAlGaN層16の表面を覆い、次いで、図示のようにソース電極18の一部を覆って延びる。誘電体層24が十分な品質でない場合、第２の誘電体層24'が、図４ＢＢに関連して後述されるように、この目的のために層24の上に堆積され得ることに留意されたい。
【0022】
図３Ａ及び図３Ｂとともに説明を続けると、ウィンドウ30を有するマスク28が、図示のように構造の上方表面上に配置される。イオン41（ここでは、半導体構造10の外部のイオン源29（ここでは、イオン源29がイオン注入器である）からの記号（-）によって示される負電荷である）が、イオン注入によって、ウィンドウ30によって露出される誘電体層24の部分に注入される。ここで、分布は、誘電体層24の表面に平行な方向に沿って均一であり、誘電体層24の深さに所定の分布を有し、例えば、誘電体層24の上方表面内に所定の深さにピークを有するガウス分布である。より詳細には、イオンは、ドレインとゲートとの間の領域に堆積され、適切な種のイオン注入（後続の処理ステップにおいて拡散を低減するために重いイオン）、電荷（n-チャンネルトランジスタに対しては負、p-チャンネルトランジスタに対しては正）、エネルギー（誘電体層24において浅い層を作り出すための低エネルギー）、及びドーズ（dose）（自己バイアスされたフィールドプレートの正しい電位を作り出すために十分なドーズ）を利用する。この電荷（イオン）は、マスク28、ここではフォトリソグラフィーで画定されたマスクを利用して堆積され、ゲート22とソース18との間の領域内に延びることなく、注入領域をドレイン20とゲート22との間の領域に制限し、ソースキャパシタンスに対する寄生ゲートのいかなる増加の可能性も排除する。
【0023】
ウィンドウ30は、層24内に電荷を均一に堆積させるための単なる開いたウィンドウである必要はなく、電荷（イオン）分布及び得られた半導体フィールド、例えば、図６Ａ及び図６Ｂ、並びに図７Ａ及び図７Ｂのマスク28'及び28"に示すようなドット30'又はストライプ30"の点のような半導体フィールドを調整するために修正して、それぞれ、電荷分布及び得られた半導体フィールドを調整するための回折格子パターンを生成することができる。例えば、開口部30'及び30"は、傾斜した電荷分布を提供するようなサイズ及び間隔で配置されてもよく、従って、電荷41は、誘電体層24内に不均一に堆積され、マスク28'又は28"は、誘電体層24'又は24'の表面に沿ったイオンの所定の不均一な分布を提供する。
【0024】
注入する正しいイオンは、負イオンSr－、Ba－、Ra－、及びCa－又は正イオンCs＋のように比較的大きく（緩やかな熱拡散）、また、デバイスの予想寿命にわたって半導体フィールドを修正するために電気的に安定であるべきである。正確なエネルギーは、例えば、10～40keVの範囲で、浅く、明確に定義されたシート電荷を生成するために、いくぶん低くなる。正しいドーズは、シミュレーション及び実験によって決定され、マスキング法（矩形又は斑点）に依存するが、そのドーズは、１e13イオン/cm2～１e15イオン/cm2のオーダーである。
【0025】
図４Ａ及び図４Ｂを参照すると、イオン41が所定の位置に配置され、フォトリソグラフィにより画定されたマスク30が除去されると、半導体処理が完了し、イオン電荷はアニールされず、所定の位置に残って、ゲートとドレインとの間で電界を分配する。フィールドプレート構造41によって生成される電界は、誘電体層24内の電気イオン41によってのみ与えられることに留意されたい。イオン注入に関して上述したプロセスは、半導体ドーピングではなく、注入された電荷41による電荷注入が、注入された誘電フィールドプレートを生成することにも留意されたい。得られた半導体デバイスに動作バイアスが印加されるとき、ゲート電極のドレイン側のピーク電界は、イオン注入なしにデバイスが作製された場合よりも小さい。この点に関し、デバイスは、ピーク電界が過剰又は臨界値を超えることなく、より高い電圧で動作することができる。
【0026】
次に、図５を参照すると、図４Ａ及び４Ｂに示される電界効果トランジスタ40の構造は、基板12の底部に形成された接地平面導体42を有する。ソース電極18は、導電性ビア44を介して接地平面導体42に接続される。ドレイン電極20は、抵抗Rを介して正電圧源＋Ｖに接続され、ゲート電極22は、図示のようにRF入力信号に接続され、共通ソース増幅器48を形成する。ここで、イオン注入領域は、ゲート電極22の一部上にあり、さらにドレイン電極20に向かって延びている。イオン注入領域は、ドレイン電極20に至るまでは延びていないことに留意されたい。誘電体中のイオンの電荷を中和するために実施されるアニーリングは行われず、その結果、イオンは、誘電体中の浮遊形態で電荷を保持されることに留意されたい。イオン注入領域は、ソース電極側のキャパシタンスの増加を除去するために、この一般的なソーストランジスタの例では、ゲートとドレインとの間の領域にのみ局在化されることに留意されたい。
【0027】
例：
単一の誘電体構造図４Ｂ：
・誘電体層24の厚さ:60～150nm
・電荷は、層24中の最大深さ：30～50nmまで、ガウス分布で注入される。
・注入された電荷のピーク深さ：層24の上方表面に5～20nm
二重の誘電体構造図４ＢＢ：
・誘電体層24'の厚さ:45～150nm
・誘電体層24は、デバイスパッシベーションのような、注入されたフィールドプレート以外のデバイスの理由のために、二重誘電体構成における層24'よりも薄い。
・電荷は、層24'中の最大深さ：30～50nmまで、ガウス分布で注入される。
・注入された電荷のピーク深さ:層24'の上方表面に5～20nm
本開示による電界効果トランジスタ構造は、半導体の表面の対応する部分に接触するソース、ドレイン及びゲートを有する半導体と、ゲートとドレインとの間の領域内に電界を形成するためのフィールドプレート構造とを含む。フィールドプレート構造は、ゲートとドレインとの間の領域を覆う半導体の表面上の誘電体層と、ゲートとドレインとの間の領域を覆う誘電体層内に配置され、所定の分布を有する固定不動電荷とを含むことが理解されるべきである。電界効果トランジスタは、単独で又は組み合わせて、以下の特徴を含むことができる。固定された不動電荷は、フィールドプレート構造が、ゲートとドレインとの間の領域内の電界を成形することを単独で可能にする。電荷は、ソース及びドレインから電気的に絶縁される。固定された不動電荷は、フィールドプレート構造が、ゲートとドレインとの間の領域内の電界を成形することを単独で可能にする。
単一の誘電体構造図４Ｂ：
・誘電体層24の厚さ:60～150nm
・電荷は、層24中の最大深さ：30～50nmまで、ガウス分布で注入される。
・注入された電荷のピーク深さ：層24の上方表面に5～20nm
二重の誘電体構造図４ＢＢ：
・誘電体層24'の厚さ:45～150nm
・誘電体層24は、デバイスパッシベーションのような、注入されたフィールドプレート以外のデバイスの理由のために、二重誘電体構成における層24'よりも薄い。
・電荷は、層24'中の最大深さ：30～50nmまで、ガウス分布で注入される。
・注入された電荷のピーク深さ:層24'の上方表面に5～20nm
本開示による電界効果トランジスタ構造は、半導体の表面の対応する部分に接触するソース、ドレイン及びゲートを有する半導体と、ゲートとドレインとの間の領域内に電界を形成するためのフィールドプレート構造とを含む。フィールドプレート構造は、ゲートとドレインとの間の領域を覆う半導体の表面上の誘電体層と、ゲートとドレインとの間の領域を覆う誘電体層内に配置され、所定の分布を有する固定不動電荷とを含むことが理解されるべきである。電界効果トランジスタは、単独で又は組み合わせて、以下の特徴を含むことができる。固定された不動電荷は、フィールドプレート構造が、ゲートとドレインとの間の領域内の電界を成形することを単独で可能にする。電荷は、ソース及びドレインから電気的に絶縁される。固定された不動電荷は、フィールドプレート構造が、ゲートとドレインとの間の領域内の電界を成形することを単独で可能にする。
【0028】
本開示による電界効果トランジスタを形成する方法は、半導体構造の表面の対応する部分に接触するソース、ドレイン及びゲートを有する半導体構造を提供するステップと、フィールドプレートを形成するステップとを含む。フィールドプレートを形成するステップは、ソースとドレインとの間の領域において半導体の表面上に配置されるよう誘電体層を提供するステップと、誘電体層の一部に配置されるよう電気イオンを半導体構造の外部のソースから堆積させるステップとを含む。そのような電気イオンの一部は、半導体構造の上方表面上に誘電体層内に配置され、電荷は、ゲートとドレインとの間の領域にわたって延在することが理解されるべきである。当該方法は、電荷が誘電体層中に所定の分布で堆積される特徴を含んでもよい。
【0029】
また、本開示による電界効果トランジスタは、半導体の表面の対応する部分と接触するソース、ドレイン及びゲートを有する半導体と、ソースとドレインとの間の領域において半導体の表面上に配置され、誘電体が誘電体層の部分における所定の分布に配置される誘電体層を含むフィールドプレートとを含むことも理解されるべきである。
【0030】
本開示による電界効果トランジスタは、半導体の表面の対応する部分と接触するソース、ドレイン及びゲートとを有する半導体と、複数の垂直に積み重ねられた誘電体層とを含む。垂直に積み重ねられた誘電体層の上側の１層は、それらの部分に設けられた固定の不動電荷を有して、フィールドプレート構造を提供する。固定の不動電荷は、単に、トランジスタのフィールドプレート構造のゲートとドレインとの間の領域に電界を形成するフィールドプレート構造を提供し、電荷は、ソースとドレインとの間の領域にある半導体の表面に配置されたトランジスタの電界を単に修正する、ことも理解されるべきである。
【0031】
本開示による電界効果トランジスタを形成する方法は、ソース、ドレイン及びゲートを有する半導体構造を半導体表面の対応する部分に接触させて提供するステップと、ゲートとドレインとの間の領域において半導体表面上に配置されるよう誘電体層を提供するステップと、ゲートとドレインとの間の誘電体層の部分に電気イオンを堆積させるステップとを含むことも理解されるべきである。本方法は、以下の特徴を含むように、個別に又は組み合わせて、下記の特徴を含むことができる：内部に電気イオンを有する誘電体層は、ソース及びドレインから電気的に絶縁されているか、或いは、誘電体層中に所定の分布を有する。
【0032】
ここで理解すべきことは、ゲートとドレインとの間の領域に電界を整形するためのフィールドプレート構造を有する電界効果トランジスタであって、本開示によるこのようなフィールドプレート構造は、ゲートとドレインとの間の領域に配置された誘電体層と、誘電体層の一部に配置された電荷とを含み、ここで、電荷は、電界を単独で生成する。
【0033】
本開示による電界効果トランジスタ構造は、ゲートとドレインとの間の領域に電界を生成するためのフィールドプレート構造であって、ゲート上及びゲートとドレインとの間の領域内の半導体の表面上に配置された誘電体層と、誘電体層の一部に配置されたイオン注入電荷とを含むフィールドプレート構造を含むことも理解されるべきである。
【0034】
本開示の多くの実施形態を記述してきた。とはいうものの、本開示の技術思想及び範囲から逸脱せずに、種々の改変がなされてもよいということを理解されたい。したがって、他の態様は特許請求の範囲の範囲内にある。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図4BB】
【図5】
【図6A】
【図6B】
【図7A】
【図7B】