知財求人 - 知財ポータルサイト「IP Force」
特許7549216プリント基板設計プログラム、プリント基板設計方法及びプリント基板設計装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-03
(45)【発行日】2024-09-11
(54)【発明の名称】プリント基板設計プログラム、プリント基板設計方法及びプリント基板設計装置
(51)【国際特許分類】
G06F 30/394 20200101AFI20240904BHJP
H05K 3/00 20060101ALI20240904BHJP
【ＦＩ】
G06F30/394
H05K3/00 D
【請求項の数】
11
(21)【出願番号】P 2021006816
(22)【出願日】2021-01-20
(65)【公開番号】P2022111414
(43)【公開日】2022-08-01
【審査請求日】2023-09-07
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】中本 慎一
【審査官】松浦 功
(56)【参考文献】
【文献】特開平１１－０９６２０２（ＪＰ，Ａ）
【文献】特開平０８－２６４６５６（ＪＰ，Ａ）
【文献】特開２００２－００９１５９（ＪＰ，Ａ）
【文献】特開２０１１－１３３９９０（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ ３０／３０ －３０／３９８
Ｈ０５Ｋ ３／００
(57)【特許請求の範囲】
【請求項1】
第１のプリント基板と前記第１のプリント基板に複数の電源端子または複数の接地端子を介して接続される第２のプリント基板との第１の設計情報を取得し、前記第１のプリント基板と前記第２のプリント基板のそれぞれについて、
前記第１の設計情報に基づいて、電源配線層または接地配線層が形成される領域を、電源電流または接地電流の複数の供給元と複数の供給先の位置から決定される前記電源電流または前記接地電流の流れる方向に沿って分割した複数の第１の領域を決定し、
前記複数の第１の領域を複数の等電位線で分割した複数の第２の領域を決定し、
前記複数の等電位線における隣接する等電位線間に設定された目標電圧降下値と、前記複数の電源端子または前記複数の接地端子のそれぞれに設定された目標電流値に基づいて、前記複数の第２の領域のそれぞれの目標抵抗値を計算し、
前記目標抵抗値に基づいて、前記電源配線層または前記接地配線層を設計した第２の設計情報を生成する、
処理をコンピュータに実行させるプリント基板設計プログラム。
【請求項2】
前記目標電流値は、前記複数の電源端子または前記複数の接地端子のそれぞれについて同じ値である、請求項１に記載のプリント基板設計プログラム。
【請求項3】
前記目標抵抗値の計算では、前記複数の第１の領域の間における前記電源電流または前記接地電流の流入及び流出はないものとして計算が行われる、請求項１または２に記載のプリント基板設計プログラム。
【請求項4】
前記複数の供給元と前記複数の供給先の何れかは、前記複数の電源端子または前記複数の接地端子の何れかにビアを介して接続されるビア接続部である、請求項１乃至３の何れか一項に記載のプリント基板設計プログラム。
【請求項5】
前記方向は、前記複数の供給元のそれぞれと、前記複数の供給先のうち前記複数の供給元のそれぞれに対しての最短距離に位置する供給先とを結ぶ第１の直線の方向である、請求項１乃至４の何れか一項に記載のプリント基板設計プログラム。
【請求項6】
前記複数の供給元よりも前記複数の供給先が広範囲に配置されている場合、前記方向は、前記複数の供給先のそれぞれと、前記複数の供給元のうち前記複数の供給先のそれぞれに対しての最短距離に位置する供給元とを結ぶ第２の直線の方向である、請求項１乃至５の何れか一項に記載のプリント基板設計プログラム。
【請求項7】
前記目標電流値に基づいて、前記複数の第２の領域のそれぞれの電流値を計算し、前記目標電圧降下値を、計算した前記電流値で割ることで、前記目標抵抗値が計算される、請求項１乃至６の何れか一項に記載のプリント基板設計プログラム。
【請求項8】
前記複数の第２の領域のうち、前記複数の供給元の何れかが含まれる第２の領域の前記電流値は、前記方向の上流側の第２の領域から供給される第１の電流値と、含まれる供給元の電流値とを加算した値である、請求項７に記載のプリント基板設計プログラム。
【請求項9】
前記複数の第２の領域のうち、前記複数の供給先の何れかが含まれる第２の領域の前記電流値は、前記方向の下流側の第２の領域に供給する第３の電流値と、含まれる供給先の電流値とを加算した値である、請求項７または８に記載のプリント基板設計プログラム。
【請求項10】
コンピュータが、第１のプリント基板と前記第１のプリント基板に複数の電源端子または複数の接地端子を介して接続される第２のプリント基板との第１の設計情報を取得し、
前記第１のプリント基板と前記第２のプリント基板のそれぞれについて、
前記第１の設計情報に基づいて、電源配線層または接地配線層が形成される領域を、電源電流または接地電流の複数の供給元と複数の供給先の位置から決定される前記電源電流または前記接地電流の流れる方向に沿って分割した複数の第１の領域を決定し、
前記複数の第１の領域を複数の等電位線で分割した複数の第２の領域を決定し、
前記複数の等電位線における隣接する等電位線間に設定された目標電圧降下値と、前記複数の電源端子または前記複数の接地端子のそれぞれに設定された目標電流値に基づいて、前記複数の第２の領域のそれぞれの目標抵抗値を計算し、
前記目標抵抗値に基づいて、前記電源配線層または前記接地配線層を設計した第２の設計情報を生成する、
プリント基板設計方法。
【請求項11】
第１のプリント基板と前記第１のプリント基板に複数の電源端子または複数の接地端子を介して接続される第２のプリント基板との第１の設計情報を記憶する記憶部と、前記第１の設計情報を前記記憶部から取得し、前記第１のプリント基板と前記第２のプリント基板のそれぞれについて、前記第１の設計情報に基づいて、電源配線層または接地配線層が形成される領域を、電源電流または接地電流の複数の供給元と複数の供給先の位置から決定される前記電源電流または前記接地電流の流れる方向に沿って分割した複数の第１の領域を決定し、前記複数の第１の領域を複数の等電位線で分割した複数の第２の領域を決定し、前記複数の等電位線における隣接する等電位線間に設定された目標電圧降下値と、前記複数の電源端子または前記複数の接地端子のそれぞれに設定された目標電流値に基づいて、前記複数の第２の領域のそれぞれの目標抵抗値を計算し、前記目標抵抗値に基づいて、前記電源配線層または前記接地配線層を設計した第２の設計情報を生成する処理部と、
を有するプリント基板設計装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、プリント基板設計プログラム、プリント基板設計方法及びプリント基板設計装置に関する。
【背景技術】
【0002】
プリント基板には、ＬＳＩ（Large Scale Integrated circuit）を搭載した別のプリント基板が複数の電源端子や複数の接地端子を介して接続されることがある。近年、それらの端子の高密度化により端子サイズの微細化が進んでいる。このため、端子間を接続するための半田接合部や、プリント基板内のビアにおける電流密度が増加しており、エレクトロマイグレーションによる半田接合部やビアの破断が発生しやすい状況になっている。
【0003】
また、電流供給元（たとえば、ＤＣ（Direct Current）－ＤＣコンバータ）から電流供給先（たとえば、ＬＳＩ）までの経路の抵抗値の違いにより、上記複数の電源端子や複数の接地端子のうち、電流供給元や電流供給先に近いものに局所的に電流が集中する。このような電源端子や接地端子に接続する半田接合部やビアでは、特に電流密度が高くなるため、エレクトロマイグレーションが促進され、破断が発生しやすい状況に陥る。
【0004】
従来、電流が特定の電源端子に集中することを防ぐために、電源配線層に開口部などを設けたり、電源配線層の数を増やしたりして、電流経路における抵抗値を調整する手法がある（たとえば、特許文献１，２参照）。
【0005】
なお、電源端子に過剰な電流が流れることを防ぐために、電源端子に接続するビアの径を変えて抵抗値を調整する手法がある（たとえば、特許文献３参照）。また、複雑な形状の電極パターンでも、ポテンシャル解析により電極パターン内部の抵抗値や抵抗分布を求めることを可能とした技術がある（たとえば、特許文献４参照）。また、アンテナコイルの設計過程において、設計対象のアンテナを配置する空間を複数のメッシュに区切り、各メッシュの最適な電流量を計算する手法があった（たとえば、特許文献５参照）。
【先行技術文献】
【特許文献】
【0006】
【文献】特開２０１９－１２９２６１号公報
【文献】特開２０１９－１２９２６２号公報
【文献】特開２０１８－１０７３０７号公報
【文献】特開平７－６３７９９号公報
【文献】特開２０２０－３５０２８号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
電源配線層に開口部などを設けたり、電源配線層の数を増やしたりして、電流経路における抵抗を調整する従来の手法では、複数の電源端子や複数の接地端子に流れる電流の均等度合いが許容範囲内になるまで、電源配線層や接地配線層の再設計が繰り返される。すなわち、均等度合いが許容範囲外である場合には、電流が多い箇所は抵抗値が上がるように、電流が少ない箇所は抵抗値が下がるような設計変更が行われる。このため、電流集中を抑制可能な電源配線層または接地配線層を設計するには時間がかかるという問題があった。
【0008】
１つの側面では、本発明は、電流集中を抑制可能な電源配線層または接地配線層の設計時間を短縮できるプリント基板設計プログラム、プリント基板設計方法及びプリント基板設計装置を提供することを目的とする。
【課題を解決するための手段】
【0009】
１つの実施態様では、第１のプリント基板と前記第１のプリント基板に複数の電源端子または複数の接地端子を介して接続される第２のプリント基板との第１の設計情報を取得し、前記第１のプリント基板と前記第２のプリント基板のそれぞれについて、前記第１の設計情報に基づいて、電源配線層または接地配線層が形成される領域を、電源電流または接地電流の複数の供給元と複数の供給先の位置から決定される前記電源電流または前記接地電流の流れる方向に沿って分割した複数の第１の領域を決定し、前記複数の第１の領域を複数の等電位線で分割した複数の第２の領域を決定し、前記複数の等電位線における隣接する等電位線間に設定された目標電圧降下値と、前記複数の電源端子または前記複数の接地端子のそれぞれに設定された目標電流値に基づいて、前記複数の第２の領域のそれぞれの目標抵抗値を計算し、前記目標抵抗値に基づいて、前記電源配線層または前記接地配線層を設計した第２の設計情報を生成する、処理をコンピュータに実行させるプリント基板設計プログラムが提供される。
【0010】
また、１つの実施態様では、プリント基板設計方法が提供される。
また、１つの実施態様ではプリント基板設計装置が提供される。
また、１つの実施態様ではプリント基板設計装置が提供される。
【発明の効果】
【0011】
１つの側面では、本発明は、電流集中を抑制可能な電源配線層または接地配線層の設計時間を短縮できる。
【図面の簡単な説明】
【0012】
【図1】第１の実施の形態のプリント基板設計方法及びプリント基板設計装置の一例を示す図である。
【図2】プリント基板設計装置のハードウェア例を示すブロック図である。
【図3】プリント基板設計装置の機能例を示すブロック図である。
【図4】プリント基板設計装置の処理手順の一例を示すフローチャートである。
【図5】領域分割処理の手順の一例を示すフローチャートである。
【図6】詳細設計処理の手順の一例を示すフローチャートである。
【図7】第１の設計例における設計対象の２つのプリント基板の断面模式図である。
【図8】第１の設計例における設計対象の２つのプリント基板の上面模式図である。
【図9】下側のプリント基板における電流方向の決定例を示す図である。
【図10】上側のプリント基板における電流方向の決定例を示す図である。
【図11】下側のプリント基板における第１領域の決定例を示す図である。
【図12】上側のプリント基板における第１領域の決定例を示す図である。
【図13】下側のプリント基板における第２領域の決定例及び目標電圧降下値の設定例を示す図である。
【図14】上側のプリント基板における第２領域の決定例及び目標電圧降下値の設定例を示す図である。
【図15】目標電流値の設定例と下側のプリント基板における各第２領域の電流値の計算例を示す図である。
【図16】上側のプリント基板における各第２領域の電流値の計算例を示す図である。
【図17】第２の領域の決定後の２つのプリント基板の上面模式図である。
【図18】目標抵抗値の計算例と詳細設計の例を示す図である。
【図19】詳細設計により目標抵抗値が得られたときの効果を示す図である。
【図20】第１の設計例における設計対象の２つのプリント基板の断面模式図である。
【図21】第２の設計例における設計対象の２つのプリント基板の上面模式図である。
【図22】下側のプリント基板における電流方向の決定例を示す図である。
【図23】上側のプリント基板における電流方向の決定例を示す図である。
【図24】下側のプリント基板における第１領域の決定例を示す図である。
【図25】上側のプリント基板における第１領域の決定例を示す図である。
【図26】下側のプリント基板における第２領域の決定例及び目標電圧降下値の設定例を示す図である。
【図27】上側のプリント基板における第２領域の決定例及び目標電圧降下値の設定例を示す図である。
【発明を実施するための形態】
【0013】
【0014】
第１の実施の形態のプリント基板設計装置１０は、複数の電源端子または複数の接地端子を介して接続される複数のプリント基板の設計を行う。
プリント基板設計装置１０は、記憶部１１及び処理部１２を有する。
プリント基板設計装置１０は、記憶部１１及び処理部１２を有する。
【0015】
記憶部１１は、ＲＡＭ（Random Access Memory）などの揮発性の記憶装置、または、ＨＤＤ（Hard Disk Drive）やフラッシュメモリなどの不揮発性の記憶装置である。
記憶部１１は、複数の電源端子または複数の接地端子を介して接続される複数のプリント基板の設計情報（以下、第１設計情報１１ａという）を記憶する。
記憶部１１は、複数の電源端子または複数の接地端子を介して接続される複数のプリント基板の設計情報（以下、第１設計情報１１ａという）を記憶する。
【0016】
第１設計情報１１ａは、たとえば、複数のプリント基板のそれぞれに含まれる電源配線層、接地配線層、ビア、複数の電源端子、複数の接地端子などの配置や形状、物性値（抵抗率など）に関する情報を含むＣＡＤ（Computer Aided Design）データである。また、第１設計情報１１ａは、信号配線層、複数の信号端子などの配置や形状などに関する情報や、搭載される素子の情報（ＬＳＩの消費電流、許容電圧降下値など）を含んでいてもよい。なお、第１設計情報１１ａに含まれる電源配線層や接地配線層の情報は、基本設計によって得られたものであり、電源端子などにおける電流集中を避けるための構成に関する情報は、後述する詳細設計により生成される。
【0017】
なお、プリント基板設計装置１０が、ユーザによる入力を受け付けて、その入力に基づいて、第１設計情報１１ａを作成してもよいし、プリント基板設計装置１０は、別の情報処理装置において生成された第１設計情報１１ａを取得してもよい。
【0018】
処理部１２は、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）などのハードウェアであるプロセッサにより実現される。ただし、処理部１２は、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの電子回路を含んでもよい。プロセッサは、ＲＡＭなどのメモリに記憶されたプログラムを実行する。たとえば、プリント基板設計プログラムが実行される。なお、複数のプロセッサの集合を「マルチプロセッサ」または単に「プロセッサ」ということがある。
【0019】
処理部１２は、第１設計情報１１ａに基づいて、複数のプリント基板のそれぞれにおいて、特定の電源端子や接地端子に電流が集中しないように各領域の抵抗値を調整した電源配線層と接地配線層を設計する。なお、以下の例では、２つのプリント基板の設計方法を説明するが、３つ以上のプリント基板についても同様に適用できる。
【0020】
図１には、設計対象のプリント基板１５，１６の例が示されている。プリント基板１５，１６は、複数の電源端子または複数の接地端子を介して接続されている。図１の例では、プリント基板１５，１６のそれぞれにおける複数の電源端子（図示が省略されている）が、半田バンプ（図１の断面模式図における半田バンプ１７ａ，１７ｂ，１７ｃなど）を介して接続されている。また、プリント基板１５には、ＤＣ－ＤＣコンバータ１８（図１ではＤＣＤＣと表記されている）が搭載されており、プリント基板１６には、ＬＳＩ１９が搭載されている。
【0021】
以下、図１のようなプリント基板１５，１６の電源配線層の設計手順の一例を説明する。
処理部１２は、記憶部１１から第１設計情報１１ａを取得すると（ステップＳ１）、プリント基板１５，１６のそれぞれについて以下のような処理を行う。
処理部１２は、記憶部１１から第１設計情報１１ａを取得すると（ステップＳ１）、プリント基板１５，１６のそれぞれについて以下のような処理を行う。
【0022】
まず、処理部１２は、第１設計情報１１ａに基づいて、電源配線層が形成される領域を、電源電流の複数の供給元と複数の供給先の位置から決定される電源電流の流れる方向に沿って分割した複数の第１領域を決定する（ステップＳ２）。
【0023】
図１の例では、ステップＳ２の処理に関するプリント基板１５，１６の上面模式図において、プリント基板１５内部の電源配線層が形成される領域１５ａ、プリント基板１６内部の電源配線層が形成される領域１６ａが示されている。
【0024】
領域１５ａには、複数のビア接続部（ビア接続部１５ｂ，１５ｃなど）が設けられている。ＤＣ－ＤＣコンバータ１８の下方に位置する複数のビア接続部（ビア接続部１５ｂなど）は、プリント基板１５の電源配線層において、ＤＣ－ＤＣコンバータ１８から供給される電源電流が流れる複数のビアが接続される部分である。プリント基板１６と接続する複数の電源端子の下方に位置する複数のビア接続部（ビア接続部１５ｃなど）は、プリント基板１５の電源配線層において、プリント基板１６に供給する電源電流が流れる複数のビアが接続される部分である。
【0025】
領域１６ａにも、複数のビア接続部（ビア接続部１６ｂ，１６ｃなど）が設けられている。プリント基板１５と接続する複数の電源端子の上方に位置する複数のビア接続部（ビア接続部１６ｂなど）は、プリント基板１６の電源配線層において、プリント基板１５から供給される電源電流が流れる複数のビアが接続される部分である。ＬＳＩ１９の下方に位置する複数のビア接続部（ビア接続部１６ｃなど）は、プリント基板１６の電源配線層において、ＬＳＩ１９に供給する電源電流が流れる複数のビアが接続される部分である。
【0026】
したがって、領域１５ａにおいては、ＤＣ－ＤＣコンバータ１８の下方に位置する複数のビア接続部が電源電流の供給元であり、プリント基板１６と接続する複数の電源端子の下方に位置する複数のビア接続部が電源電流の供給先となる。また、領域１６ａにおいては、プリント基板１５と接続する複数の電源端子の上方に位置する複数のビア接続部が電源電流の供給元であり、ＬＳＩ１９の下方に位置する複数のビア接続部が電源電流の供給先（消費先ということもできる）となる。
【0027】
このため、ステップＳ２の処理では、処理部１２は、まず領域１５ａ，１６ａのそれぞれにおいて、電源電流の複数の供給元である複数のビア接続部と、複数の供給先である複数のビア接続部の位置から電源電流の流れる方向を決める。電源電流の流れる方向は、電源電流の供給元のビア接続部と、そのビア接続部に対して最短距離に位置する電源電流の供給先のビア接続部とを通る直線の方向とすればよい。
【0028】
処理部１２は、図１に示すように、領域１５ａにおいて、電源電流の各供給元のビア接続部に対して、上記のような直線１５ｄ１，１５ｄ２，１５ｄ３を生成する。たとえば、直線１５ｄ３は、電源電流の供給元のビア接続部１５ｂと、ビア接続部１５ｂに対して最短距離に位置する電源電流の供給先のビア接続部１５ｃとを通る直線である。また、処理部１２は、図１に示すように、領域１６ａにおいて、電源電流の各供給元のビア接続部に対して、上記のような直線１６ｄ１，１６ｄ２，１６ｄ３を生成する。たとえば、直線１６ｄ３は、電源電流の供給元のビア接続部１６ｂと、ビア接続部１６ｂに対して最短距離に位置する電源電流の供給先のビア接続部１６ｃとを通る直線である。
【0029】
図１のように、電源電流の複数の供給元が設けられる領域と、複数の供給先が設けられる領域と、電源配線層が形成される領域１５ａ，１６ａの幅（ｙ軸方向の長さ）が同程度である場合、決定した何れの直線もｘ軸方向に延びる直線である。このため、処理部１２は、領域１５ａ，１６ａを、ｘ軸方向に沿って複数の第１領域に分割する。なお、処理部１２は、計算を容易にするために、電源電流の各供給元や各供給先が、複数の第１領域にまたがらないように分割を行う。
【0030】
図１には、上記のように生成した各直線の間で、領域１５ａ，１６ａを分割することで得られた第１領域１５ｅ１，１５ｅ２，１５ｅ３，１６ｅ１，１６ｅ２，１６ｅ３が示されている。なお、計算を簡略化するために、第１領域１５ｅ１，１５ｅ２，１５ｅ３，１６ｅ１，１６ｅ２，１６ｅ３のそれぞれの間では電源電流の流入及び流出はないものとする。
【0031】
ステップＳ２の処理後、処理部１２は、複数の第１領域を複数の等電位線で分割した複数の第２領域を決定する（ステップＳ３）。図１には、複数の第１領域を複数の等電位線（等電位線１５ｆ１，１５ｆ２，１６ｆ１，１６ｆ２など）で分割した複数の第２領域（第２領域１５ｇ１，１５ｇ２，１６ｇ１，１６ｇ２，１６ｇ３など）の例が示されている。図１の例では、電源電流の流れる方向はｘ軸方向であるため、等電位線はｙ軸方向に延びる直線である。
【0032】
なお、等電位線を細かく設定することで計算量は増えるが、計算精度は上がる。
ステップＳ３の処理後、処理部１２は、複数の等電位線における各隣接する等電位線間に設定された目標電圧降下値と、複数の電源端子のそれぞれに設定された目標電流値に基づいて、複数の第２の領域のそれぞれの目標抵抗値を計算する（ステップＳ４）。目標電流値は、たとえば、複数の電源端子のそれぞれについて、同じ値とする。なお、各電源端子に設定される目標電流値は、電流集中を防げれば同じ値としなくてもよく、許容範囲内で異なる値としてもよい。
ステップＳ３の処理後、処理部１２は、複数の等電位線における各隣接する等電位線間に設定された目標電圧降下値と、複数の電源端子のそれぞれに設定された目標電流値に基づいて、複数の第２の領域のそれぞれの目標抵抗値を計算する（ステップＳ４）。目標電流値は、たとえば、複数の電源端子のそれぞれについて、同じ値とする。なお、各電源端子に設定される目標電流値は、電流集中を防げれば同じ値としなくてもよく、許容範囲内で異なる値としてもよい。
【0033】
目標電圧降下値は、たとえば、ＬＳＩ１９の許容電圧降下値などから設定される。なお、各等電位線間の目標電圧降下値は同一でなくてもよい。
目標電流値は、たとえば、ＬＳＩ１９の消費電流などから設定される。処理部１２は、たとえば、ＬＳＩ１９の消費電流を、プリント基板１５，１６を接続する電源端子の数で割ることで、目標電流値を計算する。
目標電流値は、たとえば、ＬＳＩ１９の消費電流などから設定される。処理部１２は、たとえば、ＬＳＩ１９の消費電流を、プリント基板１５，１６を接続する電源端子の数で割ることで、目標電流値を計算する。
【0034】
図１には、第２領域１５ｇ１，１６ｇ３の目標抵抗値の計算例が示されている。
第２領域１５ｇ１には、第２領域１５ｇ１に含まれるビア接続部からビアを介して電源端子に流れる電源電流の値と、電流方向の下流側の第２領域１５ｇ２に含まれるビア接続部からビアを介して電源端子に流れる電源電流の値とを合計した値の電流が流れる。各電源端子に設定された目標電流値をｉとすると、第２領域１５ｇ１には、２ｉの電流が流れる。第２領域１５ｇ１の両端の等電位線１５ｆ１，１５ｆ２間に設定された目標電圧降下値をΔｖとした場合、第２領域１５ｇ１の目標抵抗値は、Ｒａ＝Δｖ／２ｉとなる。
第２領域１５ｇ１には、第２領域１５ｇ１に含まれるビア接続部からビアを介して電源端子に流れる電源電流の値と、電流方向の下流側の第２領域１５ｇ２に含まれるビア接続部からビアを介して電源端子に流れる電源電流の値とを合計した値の電流が流れる。各電源端子に設定された目標電流値をｉとすると、第２領域１５ｇ１には、２ｉの電流が流れる。第２領域１５ｇ１の両端の等電位線１５ｆ１，１５ｆ２間に設定された目標電圧降下値をΔｖとした場合、第２領域１５ｇ１の目標抵抗値は、Ｒａ＝Δｖ／２ｉとなる。
【0035】
第２領域１６ｇ３には、第２領域１６ｇ１～１６ｇ３に含まれるビア接続部にビアを介して電源端子から供給される電源電流の合計値の電流が流れる。各電源端子に設定された目標電流値をｉとすると、第２領域１６ｇ３には、３ｉの電流が流れる。第２領域１６ｇ３の両端の等電位線１６ｆ１，１６ｆ２間に設定された目標電圧降下値をΔｖとした場合、第２領域１６ｇ３の目標抵抗値は、Ｒｂ＝Δｖ／３ｉとなる。
【0036】
その後、処理部１２は、計算した目標抵抗値に基づいて、電源配線層を設計した第２設計情報を生成する（ステップＳ５）。処理部１２は、計算した目標抵抗値に基づいて、電源配線層の層数を増やすことで抵抗を下げたり、電源配線層に１または複数の開口部を設けることで抵抗を上げることで、各第２領域が目標抵抗値（または目標抵抗値との差が許容範囲内）になるように設計（詳細設計）を行う。
【0037】
処理部１２は、生成した第２設計情報を出力し（ステップＳ６）、処理を終える。処理部１２は、たとえば、第２設計情報を、図示しない表示装置に出力して表示させてもよいし、記憶部１１に出力して記憶させてもよい。また、処理部１２は、ネットワークを介してプリント基板設計装置１０の外部の情報処理装置に第２設計情報を送信してもよい。
【0038】
なお、上記の処理手順は一例であり、たとえば、処理部１２は、複数の等電位線を最初に設定した後に、複数の第１領域を決定し、決定した複数の第１領域を、複数の等電位線により分割して複数の第２領域を決定してもよい。
【0039】
以上のような第１の実施の形態のプリント基板設計方法によれば、各電源端子に設定された目標電流値や目標電圧降下値に基づいて、電源配線層を分割した複数の第２領域の各々の目標抵抗値を計算する。詳細設計前に電源端子の電流集中を防げる電源配線層の各第２領域の目標抵抗値が得られるため、詳細設計が繰り返されることが抑制され設計時間を短縮できる。
【0040】
なお、上記の例では電源配線層の設計について説明したが、接地配線層についても同様に適用できる。
すなわち、処理部１２は、第１設計情報１１ａに基づいて、接地配線層が形成される領域を、接地電流の複数の供給元と複数の供給先の位置から決定される接地電流の流れる方向に沿って分割した複数の第１領域を決定する。そして、処理部１２は、複数の第１領域を複数の等電位線で分割した複数の第２領域を決定する。その後、処理部１２は、複数の等電位線における各隣接する等電位線間に設定された目標電圧降下値と、複数の接地端子のそれぞれに設定された目標電流値に基づいて、複数の第２領域のそれぞれの目標抵抗値を計算する。そして、処理部１２は、目標抵抗値に基づいて、接地配線層を設計した第２の設計情報を生成する。これにより上記と同様の効果が得られる。
すなわち、処理部１２は、第１設計情報１１ａに基づいて、接地配線層が形成される領域を、接地電流の複数の供給元と複数の供給先の位置から決定される接地電流の流れる方向に沿って分割した複数の第１領域を決定する。そして、処理部１２は、複数の第１領域を複数の等電位線で分割した複数の第２領域を決定する。その後、処理部１２は、複数の等電位線における各隣接する等電位線間に設定された目標電圧降下値と、複数の接地端子のそれぞれに設定された目標電流値に基づいて、複数の第２領域のそれぞれの目標抵抗値を計算する。そして、処理部１２は、目標抵抗値に基づいて、接地配線層を設計した第２の設計情報を生成する。これにより上記と同様の効果が得られる。
【0041】
【0042】
プリント基板設計装置２０は、図２に示すようなコンピュータにより実現できる。プリント基板設計装置２０は、ＣＰＵ２１、ＲＡＭ２２、ＨＤＤ２３、ＧＰＵ（Graphics Processing Unit）２４、入力インタフェース２５、媒体リーダ２６及び通信インタフェース２７を有する。上記ユニットは、バスに接続されている。
【0043】
ＣＰＵ２１は、プログラムの命令を実行する演算回路を含むプロセッサである。ＣＰＵ２１は、ＨＤＤ２３に記憶されたプログラムやデータの少なくとも一部をＲＡＭ２２にロードし、プログラムを実行する。なお、ＣＰＵ２１は複数のプロセッサコアを備えてもよく、プリント基板設計装置２０は複数のプロセッサを備えてもよく、以下で説明する処理を複数のプロセッサまたはプロセッサコアを用いて並列に実行してもよい。また、複数のプロセッサの集合（マルチプロセッサ）を「プロセッサ」と呼んでもよい。
【0044】
ＲＡＭ２２は、ＣＰＵ２１が実行するプログラムやＣＰＵ２１が演算に用いるデータを一時的に記憶する揮発性の半導体メモリである。なお、プリント基板設計装置２０は、ＲＡＭ以外の種類のメモリを備えてもよく、複数個のメモリを備えてもよい。
【0045】
ＨＤＤ２３は、ＯＳ（Operating System）やミドルウェアやアプリケーションソフトウェアなどのソフトウェアのプログラム、及び、データを記憶する不揮発性の記憶装置である。プログラムには、たとえば、プリント基板の設計処理をプリント基板設計装置２０に実行させるプリント基板設計プログラムが含まれる。なお、プリント基板設計装置２０は、フラッシュメモリやＳＳＤ（Solid State Drive）などの他の種類の記憶装置を備えてもよく、複数の不揮発性の記憶装置を備えてもよい。
【0046】
ＧＰＵ２４は、ＣＰＵ２１からの命令にしたがって、プリント基板設計装置２０に接続されたディスプレイ２４ａに画像を出力する。ディスプレイ２４ａとしては、ＣＲＴ（Cathode Ray Tube）ディスプレイ、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、プラズマディスプレイ（ＰＤＰ：Plasma Display Panel）、有機ＥＬ（ＯＥＬ：Organic Electro-Luminescence）ディスプレイなどを用いることができる。
【0047】
入力インタフェース２５は、プリント基板設計装置２０に接続された入力デバイス２５ａから入力信号を取得し、ＣＰＵ２１に出力する。入力デバイス２５ａとしては、マウスやタッチパネルやタッチパッドやトラックボールなどのポインティングデバイス、キーボード、リモートコントローラ、ボタンスイッチなどを用いることができる。また、プリント基板設計装置２０に、複数の種類の入力デバイスが接続されていてもよい。
【0048】
媒体リーダ２６は、記録媒体２６ａに記録されたプログラムやデータを読み取る読み取り装置である。記録媒体２６ａとして、たとえば、磁気ディスク、光ディスク、光磁気ディスク（ＭＯ：Magneto-Optical disk）、半導体メモリなどを使用できる。磁気ディスクには、フレキシブルディスク（ＦＤ：Flexible Disk）やＨＤＤが含まれる。光ディスクには、ＣＤ（Compact Disc）やＤＶＤ（Digital Versatile Disc）が含まれる。
【0049】
媒体リーダ２６は、たとえば、記録媒体２６ａから読み取ったプログラムやデータを、ＲＡＭ２２やＨＤＤ２３などの他の記録媒体にコピーする。読み取られたプログラムは、たとえば、ＣＰＵ２１によって実行される。なお、記録媒体２６ａは、可搬型記録媒体であってもよく、プログラムやデータの配布に用いられることがある。また、記録媒体２６ａやＨＤＤ２３を、コンピュータ読み取り可能な記録媒体ということがある。
【0050】
通信インタフェース２７は、ネットワーク２７ａに接続され、ネットワーク２７ａを介して他の情報処理装置と通信を行うインタフェースである。通信インタフェース２７は、スイッチなどの通信装置とケーブルで接続される有線通信インタフェースでもよいし、基地局と無線リンクで接続される無線通信インタフェースでもよい。
【0051】
次に、プリント基板設計装置２０の機能及び処理手順を説明する。
図３は、プリント基板設計装置の機能例を示すブロック図である。
プリント基板設計装置２０は、第１設計情報記憶部３１、領域分割部３２、目標抵抗値計算部３３、詳細設計部３４、出力部３５を有する。第１設計情報記憶部３１は、たとえば、ＲＡＭ２２またはＨＤＤ２３に確保した記憶領域を用いて実装できる。領域分割部３２、目標抵抗値計算部３３、詳細設計部３４、出力部３５は、たとえば、ＣＰＵ２１が実行するプログラムモジュールを用いて実装できる。
図３は、プリント基板設計装置の機能例を示すブロック図である。
プリント基板設計装置２０は、第１設計情報記憶部３１、領域分割部３２、目標抵抗値計算部３３、詳細設計部３４、出力部３５を有する。第１設計情報記憶部３１は、たとえば、ＲＡＭ２２またはＨＤＤ２３に確保した記憶領域を用いて実装できる。領域分割部３２、目標抵抗値計算部３３、詳細設計部３４、出力部３５は、たとえば、ＣＰＵ２１が実行するプログラムモジュールを用いて実装できる。
【0052】
第１設計情報記憶部３１は、前述の第１設計情報１１ａを記憶する。
領域分割部３２は、２つのプリント基板の電源配線層または接地配線層が形成される領域を複数の領域（前述の図１の例では複数の第２領域）に分割する。
領域分割部３２は、２つのプリント基板の電源配線層または接地配線層が形成される領域を複数の領域（前述の図１の例では複数の第２領域）に分割する。
【0053】
目標抵抗値計算部３３は、複数の領域のそれぞれにおける目標抵抗値を計算する。
詳細設計部３４は、計算された目標抵抗値に基づいて、電源配線層または接地配線層の詳細設計を行う。
詳細設計部３４は、計算された目標抵抗値に基づいて、電源配線層または接地配線層の詳細設計を行う。
【0054】
出力部３５は、詳細設計によって得られた設計情報を出力する。
図４は、プリント基板設計装置の処理手順の一例を示すフローチャートである。
領域分割部３２は、第１設計情報記憶部３１から第１設計情報１１ａを取得し（ステップＳ１０）、第１設計情報１１ａに基づいて、複数のプリント基板のそれぞれの電源配線層または接地配線層が形成される領域を複数の領域に分割する（ステップＳ１１）。ステップＳ１１の処理手順の詳細については後述する。
図４は、プリント基板設計装置の処理手順の一例を示すフローチャートである。
領域分割部３２は、第１設計情報記憶部３１から第１設計情報１１ａを取得し（ステップＳ１０）、第１設計情報１１ａに基づいて、複数のプリント基板のそれぞれの電源配線層または接地配線層が形成される領域を複数の領域に分割する（ステップＳ１１）。ステップＳ１１の処理手順の詳細については後述する。
【0055】
次に、目標抵抗値計算部３３は、ステップＳ１１の処理における領域分割の際に設定される複数の等電位線のうち、各隣接する等電位線間に目標電圧降下値を設定する（ステップＳ１２）。
【0056】
また、目標抵抗値計算部３３は、プリント基板間を接続する複数の電源端子または複数の接地端子のそれぞれに目標電流値を設定し（ステップＳ１３）、複数の領域のそれぞれの電流値を計算する（ステップＳ１４）。
【0057】
そして、目標抵抗値計算部３３は、目標電圧降下値と各領域の電流値に基づいて、複数の領域のそれぞれの目標抵抗値を計算する（ステップＳ１５）。
詳細設計部３４は、目標抵抗値に基づいて、電源配線層または接地配線層を設計（詳細設計）する（ステップＳ１６）。ステップＳ１６の処理手順の詳細については後述する。
詳細設計部３４は、目標抵抗値に基づいて、電源配線層または接地配線層を設計（詳細設計）する（ステップＳ１６）。ステップＳ１６の処理手順の詳細については後述する。
【0058】
その後、出力部３５は、詳細設計によって得られた設計情報（第２設計情報）を出力する（ステップＳ１７）。出力部３５は、たとえば、第２設計情報を、ディスプレイ２４ａに出力して表示させてもよいし、ＨＤＤ２３に出力して記憶させてもよい。また、出力部３５は、ネットワーク２７ａを介してプリント基板設計装置２０の外部の情報処理装置に第２設計情報を送信してもよい。
【0059】
なお、上記の処理手順は一例であり、適宜処理の順序を入れ替えるなどしてもよい。
図５は、領域分割処理の手順の一例を示すフローチャートである。
領域分割部３２は、第１設計情報１１ａに基づいて、各プリント基板の電源配線層または接地配線層における電流方向を決定する（ステップＳ２０）。電流方向は、電源配線層においては、電源電流の複数の供給元と複数の供給先の位置から決定され、接地配線層においては、接地電流の複数の供給元と複数の供給先の位置から決定される。
図５は、領域分割処理の手順の一例を示すフローチャートである。
領域分割部３２は、第１設計情報１１ａに基づいて、各プリント基板の電源配線層または接地配線層における電流方向を決定する（ステップＳ２０）。電流方向は、電源配線層においては、電源電流の複数の供給元と複数の供給先の位置から決定され、接地配線層においては、接地電流の複数の供給元と複数の供給先の位置から決定される。
【0060】
電流方向は、たとえば、電源電流または接地電流の供給元のビア接続部と、そのビア接続部に対して最短距離に位置する電源電流または接地電流の供給先のビア接続部とを通る直線の方向とすればよい。このため、領域分割部３２は、上記のような直線を、電源電流または接地電流の供給元の複数のビア接続部のそれぞれについて生成する。なお、領域分割部３２は、たとえば、電源配線層や接地配線層が複雑な形状の場合、複数の供給元と複数の供給先の位置に基づいたシミュレーションによって電流方向を決定してもよい。
【0061】
そして、領域分割部３２は、電源配線層または接地配線層が形成される領域を、決定した電源電流の流れる方向に沿って分割した複数の第１領域を決定する（ステップＳ２１）。領域分割部３２は、複数の第１領域のそれぞれの境界が、上記のように生成した複数の直線のそれぞれを、なるべくまたがないように複数の第１領域を決定する。領域分割部３２は、たとえば、上記のように生成した複数の直線のうち、各隣接する直線の中間で電源配線層または接地配線層が形成される領域を分割することで、複数の第１領域を決定する。
【0062】
さらに、領域分割部３２は、複数の等電位線を設定し、複数の等電位線により複数の第１領域のそれぞれを分割することで複数の第２領域を決定し（ステップＳ２２）、領域分割処理を終える。
【0063】
図６は、詳細設計処理の手順の一例を示すフローチャートである。
詳細設計部３４は、第１設計情報１１ａに基づいて、複数の第２領域のそれぞれの抵抗値を算出し、各第２領域の抵抗値がその第２領域について算出された目標抵抗値よりも大きいか否かを判定する（ステップＳ３０）。
詳細設計部３４は、第１設計情報１１ａに基づいて、複数の第２領域のそれぞれの抵抗値を算出し、各第２領域の抵抗値がその第２領域について算出された目標抵抗値よりも大きいか否かを判定する（ステップＳ３０）。
【0064】
詳細設計部３４は、目標抵抗値よりも大きい抵抗値をもつ第２領域があると判定した場合、電源配線層または接地配線層において、その第２領域を含む領域における層数を追加する（ステップＳ３１）。これにより、その第２領域の抵抗値を小さくさせ、目標抵抗値に近づけることができる。ステップＳ３１の処理後、ステップＳ３０からの処理が繰り返される。
【0065】
詳細設計部３４は、目標抵抗値よりも大きい抵抗値をもつ第２領域がないと判定した場合、各第２領域の抵抗値がその第２領域について算出された目標抵抗値よりも小さいか否かを判定する（ステップＳ３２）。
【0066】
詳細設計部３４は、目標抵抗値よりも小さい抵抗値をもつ第２領域があると判定した場合、電源配線層または接地配線層のその第２領域において１または複数の開口部を設けることで、電流経路を制限する（ステップＳ３３）。これにより、その第２領域の抵抗値を大きくさせ、目標抵抗値に近づけることができる。ステップＳ３３の処理後、ステップＳ３０からの処理が繰り返される。
【0067】
詳細設計部３４は、目標抵抗値よりも小さい抵抗値をもつ第２領域がないと判定した場合、詳細設計処理を終了する。
なお、上記の処理例では、各第２領域の抵抗値が目標抵抗値に一致した場合、詳細設計が終了するが、各第２領域の抵抗値と目標抵抗値との差が所定の許容範囲内である場合には、詳細設計が終了するようにしてもよい。
なお、上記の処理例では、各第２領域の抵抗値が目標抵抗値に一致した場合、詳細設計が終了するが、各第２領域の抵抗値と目標抵抗値との差が所定の許容範囲内である場合には、詳細設計が終了するようにしてもよい。
【0068】
【0069】
図７は、第１の設計例における設計対象の２つのプリント基板の断面模式図である。図８は、第１の設計例における設計対象の２つのプリント基板の上面模式図である。図７では、図８のＶＩＩ－ＶＩＩ線における断面が示されている。
【0070】
プリント基板４０，４１は、複数の電源端子または複数の接地端子を介して接続されている。図７の例では、プリント基板４０，４１のそれぞれにおける複数の電源端子（図示が省略されている）が、半田バンプ（半田バンプ４２ａ，４２ｂ，４２ｃ，４２ｄなど）を介して接続されている。また、プリント基板４０には、ＤＣ－ＤＣコンバータ４３が搭載されており、プリント基板４１には、ＬＳＩ４４が搭載されている。
【0071】
図８には、プリント基板４０内部の電源配線層が形成される領域４０ａ、プリント基板４１内部の電源配線層が形成される領域４１ａが示されている。
領域４０ａ，４１ａには、複数のビア接続部が設けられている。たとえば、上側のプリント基板４１の領域４１ａに設けられたビア接続部４１ｂは、下側のプリント基板４０の領域４０ａのビア接続部と、電源端子及びビアを介して電気的に接続される。
領域４０ａ，４１ａには、複数のビア接続部が設けられている。たとえば、上側のプリント基板４１の領域４１ａに設けられたビア接続部４１ｂは、下側のプリント基板４０の領域４０ａのビア接続部と、電源端子及びビアを介して電気的に接続される。
【0072】
上記のようなプリント基板４０，４１を設計する場合、領域分割部３２は、前述の図５のステップＳ２０の処理において、たとえば、以下のように電流方向を決定する。
図９は、下側のプリント基板における電流方向の決定例を示す図である。
図９は、下側のプリント基板における電流方向の決定例を示す図である。
【0073】
下側のプリント基板４０の領域４０ａには、ＤＣ－ＤＣコンバータ４３の下方に位置し、電流供給元となる複数のビア接続部（ビア接続部４０ｂなど）が設けられている。さらに、領域４０ａには、プリント基板４１と接続する複数の電源端子の下方に位置し、電流供給先となる複数のビア接続部（ビア接続部４０ｃなど）が設けられている。
【0074】
領域分割部３２は、領域４０ａにおいて、電源電流の供給元の各ビア接続部と、そのビア接続部に対して最短距離に位置する電源電流の供給先のビア接続部とを通る直線４０ｄ１，４０ｄ２，４０ｄ３，４０ｄ４，４０ｄ５，４０ｄ６を生成する。たとえば、直線４０ｄ１は、電源電流の供給元のビア接続部４０ｂと、ビア接続部４０ｂに対して最短距離に位置する電源電流の供給先のビア接続部４０ｃとを通る直線である。領域分割部３２は、領域４０ａにおいて直線４０ｄ１～４０ｄ６の方向を電流方向として決定する。
【0075】
図１０は、上側のプリント基板における電流方向の決定例を示す図である。
上側のプリント基板４１の領域４１ａには、プリント基板４０と接続する複数の電源端子の上方に位置し、電流供給元となる複数のビア接続部（ビア接続部４１ｂなど）が設けられている。さらに、領域４１ａには、ＬＳＩ４４の下方に位置し、電流供給先となる複数のビア接続部（ビア接続部４１ｃなど）が設けられている。
上側のプリント基板４１の領域４１ａには、プリント基板４０と接続する複数の電源端子の上方に位置し、電流供給元となる複数のビア接続部（ビア接続部４１ｂなど）が設けられている。さらに、領域４１ａには、ＬＳＩ４４の下方に位置し、電流供給先となる複数のビア接続部（ビア接続部４１ｃなど）が設けられている。
【0076】
領域分割部３２は、領域４１ａにおいて、電源電流の供給元の各ビア接続部と、そのビア接続部に対して最短距離に位置する電源電流の供給先のビア接続部とを通る直線４１ｄ１，４１ｄ２，４１ｄ３，４１ｄ４，４１ｄ５，４１ｄ６を生成する。たとえば、直線４１ｄ１は、電源電流の供給元のビア接続部４１ｂと、ビア接続部４１ｂに対して最短距離に位置する電源電流の供給先のビア接続部４１ｃとを通る直線である。領域分割部３２は、領域４１ａにおいて直線４１ｄ１～４１ｄ６の方向を電流方向として決定する。
【0077】
【0078】
領域分割部３２は、プリント基板４０の領域４０ａを、直線４０ｄ１～４０ｄ６のうち、各隣接する直線の中間でｘ軸方向に分割することで、図１１に示すように複数の第１領域４０ｅ１，４０ｅ２，４０ｅ３，４０ｅ４，４０ｅ５，４０ｅ６を決定する。
【0079】
計算を簡略化するために、第１領域４０ｅ１～４０ｅ６のそれぞれの間では、電源電流の流入及び流出はないものとする。
図１２は、上側のプリント基板における第１領域の決定例を示す図である。
図１２は、上側のプリント基板における第１領域の決定例を示す図である。
【0080】
領域分割部３２は、プリント基板４１の領域４１ａを、直線４１ｄ１～４１ｄ６のうち、各隣接する直線の中間でｘ軸方向に分割することで、図１２に示すように複数の第１領域４１ｅ１，４１ｅ２，４１ｅ３，４１ｅ４，４１ｅ５，４１ｅ６を決定する。
【0081】
計算を簡略化するために、第１領域４１ｅ１～４１ｅ６のそれぞれの間では、電源電流の流入及び流出はないものとする。
次に、領域分割部３２は、前述の図５のステップ２２の処理において、たとえば、以下のように第２領域を決定し、目標抵抗値計算部３３は、前述の図４のステップＳ１２の処理において、たとえば、以下のように、目標電圧降下値を設定する。
次に、領域分割部３２は、前述の図５のステップ２２の処理において、たとえば、以下のように第２領域を決定し、目標抵抗値計算部３３は、前述の図４のステップＳ１２の処理において、たとえば、以下のように、目標電圧降下値を設定する。
【0082】
図１３は、下側のプリント基板における第２領域の決定例及び目標電圧降下値の設定例を示す図である。
領域分割部３２は、プリント基板４０の領域４０ａに複数の等電位線（等電位線４０ｆ１，４０ｆ２，４０ｆ３，４０ｆ４，４０ｆ５など）を設定し、図１１に示した第１領域４０ｅ１～４０ｅ６をｙ軸方向に分割する。これにより、複数の第２領域（第２領域４０ｇ１，４０ｇ２，４０ｇ３，４０ｇ４など）が決定される。
領域分割部３２は、プリント基板４０の領域４０ａに複数の等電位線（等電位線４０ｆ１，４０ｆ２，４０ｆ３，４０ｆ４，４０ｆ５など）を設定し、図１１に示した第１領域４０ｅ１～４０ｅ６をｙ軸方向に分割する。これにより、複数の第２領域（第２領域４０ｇ１，４０ｇ２，４０ｇ３，４０ｇ４など）が決定される。
【0083】
その後、目標抵抗値計算部３３は、設定された複数の等電位線における各隣接する等電位線間に目標電圧降下値を設定する。図１３の例では、等電位線４０ｆ１から等電位線４０ｆ５までにおいて、電圧Ｖ５から電圧Ｖ１への電圧降下が発生することを目標としており、各隣接する等電位線間で同じΔｖの目標電圧降下値が設定されている。
【0084】
図１４は、上側のプリント基板における第２領域の決定例及び目標電圧降下値の設定例を示す図である。
領域分割部３２は、プリント基板４１の領域４１ａに複数の等電位線（等電位線４１ｆ１，４１ｆ２，４１ｆ３，４１ｆ４，４１ｆ５など）を設定し、図１２に示した第１領域４１ｅ１～４１ｅ６をｙ軸方向に分割する。これにより、複数の第２領域（第２領域４１ｇ１，４１ｇ２，４１ｇ３，４１ｇ４など）が決定される。
領域分割部３２は、プリント基板４１の領域４１ａに複数の等電位線（等電位線４１ｆ１，４１ｆ２，４１ｆ３，４１ｆ４，４１ｆ５など）を設定し、図１２に示した第１領域４１ｅ１～４１ｅ６をｙ軸方向に分割する。これにより、複数の第２領域（第２領域４１ｇ１，４１ｇ２，４１ｇ３，４１ｇ４など）が決定される。
【0085】
その後、目標抵抗値計算部３３は、設定された複数の等電位線における各隣接する等電位線間に目標電圧降下値を設定する。図１４の例では、等電位線４１ｆ１から等電位線４１ｆ５までにおいて、電圧Ｖ５から電圧Ｖ１への電圧降下が発生することを目標としており、各隣接する等電位線間で同じΔｖの目標電圧降下値が設定されている。
【0086】
その後、目標抵抗値計算部３３は、図４のステップＳ１３，Ｓ１４の処理において、たとえば、以下のように、目標電流値を設定するとともに、各第２領域の電流値を計算する。
【0087】
図１５は、目標電流値の設定例と下側のプリント基板における各第２領域の電流値の計算例を示す図である。
目標抵抗値計算部３３は、プリント基板４０，４１間を接続する複数の電源端子のそれぞれに同一の目標電流値を設定する。目標電流値は、たとえば、ＬＳＩ４４の消費電流を、プリント基板４０，４１間を接続する電源端子の数で割ることで得られる。
目標抵抗値計算部３３は、プリント基板４０，４１間を接続する複数の電源端子のそれぞれに同一の目標電流値を設定する。目標電流値は、たとえば、ＬＳＩ４４の消費電流を、プリント基板４０，４１間を接続する電源端子の数で割ることで得られる。
【0088】
目標抵抗値計算部３３は、目標電流値に基づいて、各第２領域の電流値を計算する。上記のように、複数の第１領域のそれぞれの間で電源電流の流入及び流出がないものとしているため、目標抵抗値計算部３３は、各第２領域において、ｙ方向に隣接する第２領域との間で電源電流の流入や流出はないものとして計算を行う。
【0089】
複数の電源端子のそれぞれに流れる電源電流の値を目標電流値＝ｉとした場合、たとえば、それぞれ１つのビア接続部を含む第２領域４０ｇ１～４０ｇ４のそれぞれからは、目標電流値＝ｉの電源電流が引き出されることになる。このため、図１５では、“－ｉ”と表記されている。
【0090】
第２領域４０ｇ４における電流値は、第２領域４０ｇ４から目標電流値＝ｉの電源電流が引き出されるためｉと算出される。第２領域４０ｇ３における電流値は、上流側の第２領域４０ｇ４へ供給される電源電流（電流値＝ｉ）と、引き出される目標電流値＝ｉを加算して２ｉと算出される。第２領域４０ｇ２における電流値は、上流側の第２領域４０ｇ３へ供給される電源電流（電流値＝２ｉ）と、引き出される目標電流値＝ｉを加算して３ｉと算出される。第２領域４０ｇ１における電流値は、上流側の第２領域４０ｇ２へ供給される電源電流（電流値＝３ｉ）と、引き出される目標電流値＝ｉを加算して４ｉと算出される。
【0091】
図１６は、上側のプリント基板における各第２領域の電流値の計算例を示す図である。
上記のように、複数の第１領域のそれぞれの間で電源電流の流入及び流出がないものとしているため、目標抵抗値計算部３３は、各第２領域において、ｙ方向に隣接する第２領域との間で電源電流の流入や流出はないものとして計算を行う。
上記のように、複数の第１領域のそれぞれの間で電源電流の流入及び流出がないものとしているため、目標抵抗値計算部３３は、各第２領域において、ｙ方向に隣接する第２領域との間で電源電流の流入や流出はないものとして計算を行う。
【0092】
複数の電源端子のそれぞれに流れる電源電流の値を目標電流値＝ｉとした場合、たとえば、それぞれ１つのビア接続部を含む第２領域４１ｇ１～４１ｇ４のそれぞれには、プリント基板４０から目標電流値＝ｉの電源電流が供給されることになる。このため、図１６では、“＋ｉ”と表記されている。
【0093】
第２領域４１ｇ１における電流値は、図１５の第２領域４０ｇ１から目標電流値＝ｉの電源電流が供給されるためｉと算出される。第２領域４１ｇ２における電流値は、下流側の第２領域４１ｇ１から供給される電源電流（電流値＝ｉ）と、図１５の第２領域４０ｇ２から供給される電源電流（目標電流値＝ｉ）を加算して２ｉと算出される。第２領域４１ｇ３における電流値は、下流側の第２領域４１ｇ２から供給される電源電流（電流値＝２ｉ）と、図１５の第２領域４０ｇ３から供給される電源電流（目標電流値＝ｉ）を加算して３ｉと算出される。第２領域４１ｇ４における電流値は、下流側の第２領域４１ｇ３から供給される電源電流（電流値＝３ｉ）と、図１５の第２領域４０ｇ３から供給される電源電流（目標電流値＝ｉ）を加算して４ｉと算出される。
【0094】
次に、目標抵抗値計算部３３は、図４のステップＳ１５の処理において、たとえば、以下のように、目標抵抗値を計算し、詳細設計部３４は、図４のステップＳ１６の処理において、たとえば、以下のように詳細設計を行う。
【0095】
【0096】
図１８は、目標抵抗値の計算例と詳細設計の例を示す図である。
図１８において、Ｒ２＿１は、図１５の第２領域４０ｇ４の目標抵抗値、Ｒ２＿２は、図１５の第２領域４０ｇ３の目標抵抗値、Ｒ２＿３は、図１５の第２領域４０ｇ２の目標抵抗値、Ｒ２＿４は、図１５の第２領域４０ｇ１の目標抵抗値である。また、図１８において、Ｒ１＿１は、図１６の第２領域４１ｇ４の目標抵抗値、Ｒ１＿２は、図１６の第２領域４１ｇ３の目標抵抗値、Ｒ１＿３は、図１６の第２領域４１ｇ２の目標抵抗値、Ｒ１＿４は、図１６の第２領域４１ｇ１の目標抵抗値である。
図１８において、Ｒ２＿１は、図１５の第２領域４０ｇ４の目標抵抗値、Ｒ２＿２は、図１５の第２領域４０ｇ３の目標抵抗値、Ｒ２＿３は、図１５の第２領域４０ｇ２の目標抵抗値、Ｒ２＿４は、図１５の第２領域４０ｇ１の目標抵抗値である。また、図１８において、Ｒ１＿１は、図１６の第２領域４１ｇ４の目標抵抗値、Ｒ１＿２は、図１６の第２領域４１ｇ３の目標抵抗値、Ｒ１＿３は、図１６の第２領域４１ｇ２の目標抵抗値、Ｒ１＿４は、図１６の第２領域４１ｇ１の目標抵抗値である。
【0097】
プリント基板４０において、前述のように、第２領域４０ｇ４における電流値はｉ、目標電圧降下値はΔｖであるため、Ｒ２＿１＝Δｖ／ｉと算出され、第２領域４０ｇ３における電流値は２ｉ、目標電圧降下値はΔｖであるため、Ｒ２＿２＝Δｖ／２ｉと算出される。また、前述のように、第２領域４０ｇ２における電流値は３ｉ、目標電圧降下値はΔｖであるため、Ｒ２＿３＝Δｖ／３ｉと算出され、第２領域４０ｇ１における電流値は４ｉ、目標電圧降下値はΔｖであるため、Ｒ２＿４＝Δｖ／４ｉと算出される。
【0098】
プリント基板４１において、前述のように、第２領域４１ｇ４における電流値は４ｉ、目標電圧降下値はΔｖであるため、Ｒ１＿１＝Δｖ／４ｉと算出され、第２領域４１ｇ３における電流値は３ｉ、目標電圧降下値はΔｖであるため、Ｒ１＿２＝Δｖ／３ｉと算出される。また、前述のように、第２領域４１ｇ２における電流値は２ｉ、目標電圧降下値はΔｖであるため、Ｒ１＿３＝Δｖ／２ｉと算出され、第２領域４１ｇ１における電流値はｉ、目標電圧降下値はΔｖであるため、Ｒ１＿４＝Δｖ／ｉと算出される。
【0099】
詳細設計部３４は、上記のように決定した目標抵抗値を実現するために、たとえば、図１８に示すような詳細設計を行う。
プリント基板４０において、第２領域４０ｇ４のビア接続部に接続されるビア５０ａは電源配線層５１ａに接続され、第２領域４０ｇ３のビア接続部に接続されるビア５０ｂは電源配線層５１ａ，５１ｂに接続されている。また、プリント基板４０において、第２領域４０ｇ２のビア接続部に接続されるビア５０ｃは電源配線層５１ａ，５１ｂ，５１ｃに接続され、第２領域４０ｇ１のビア接続部に接続されるビア５０ｄも電源配線層５１ａ，５１ｂ，５１ｃに接続されている。
プリント基板４０において、第２領域４０ｇ４のビア接続部に接続されるビア５０ａは電源配線層５１ａに接続され、第２領域４０ｇ３のビア接続部に接続されるビア５０ｂは電源配線層５１ａ，５１ｂに接続されている。また、プリント基板４０において、第２領域４０ｇ２のビア接続部に接続されるビア５０ｃは電源配線層５１ａ，５１ｂ，５１ｃに接続され、第２領域４０ｇ１のビア接続部に接続されるビア５０ｄも電源配線層５１ａ，５１ｂ，５１ｃに接続されている。
【0100】
プリント基板４１において、第２領域４１ｇ４のビア接続部に接続されるビア５２ａは電源配線層５３ａ，５３ｂ，５３ｃに接続され、第２領域４１ｇ３のビア接続部に接続されるビア５２ｂも電源配線層５３ａ，５３ｂ，５３ｃに接続されている。また、プリント基板４１において、第２領域４１ｇ２のビア接続部に接続されるビア５２ｃは電源配線層５３ａ，５３ｂに接続され、第２領域４１ｇ１のビア接続部に接続されるビア５２ｄは電源配線層５３ａに接続されている。
【0101】
このように各第２領域における電源配線層の層数を変えることで、抵抗値を目標抵抗値に近づけることができる。たとえば、抵抗値を１／２にしたい場所では、電源配線層の層数を２倍にすればよい。
【0102】
なお、図６に示したように、電源配線層に開口部を設けて電流経路を制限することで、第２領域における抵抗値を目標抵抗値に近づけるようにしてもよい。たとえば、抵抗値を３倍にしたい場所では、電源電流を妨げる方向に開口部を配置するなどし、電流経路の幅を１／３にすることで抵抗値を３倍にすることができる。
【0103】
上記の手法で目標抵抗値の達成が困難な場合は、電源端子数を変えて第１領域に含まれるビア接続部の数を変えるようにしてもよい。ただ、その変更により、電源電流の流れる方向に変更がある場合には、再度領域分割を行うことが望ましい。
【0104】
図１９は、詳細設計により目標抵抗値が得られたときの効果を示す図である。図１９には、図１８に示したビア５０ａ，５０ｂ，５０ｃ，５０ｄ，５２ａ，５２ｂ，５２ｃ，５２ｄに流れる電源電流（ビア電流）が示されている。また、図１９には、第２領域４０ｇ１～４０ｇ４，４１ｇ１～４０ｇ４における電圧降下の様子が示されている。さらに、図１９には、第２領域４０ｇ１～４０ｇ４，４１ｇ１～４１ｇ４の抵抗値（電源配線層における電流方向の抵抗）が示されている。
【0105】
横軸は、図１８などにおいてｘ軸方向に並ぶ第２領域４０ｇ１～４０ｇ４，４１ｇ１～４１ｇ４を示している。ｘ１は第２領域４０ｇ４，４１ｇ４、ｘ２は第２領域４０ｇ３，４１ｇ３、ｘ３は第２領域４０ｇ２，４１ｇ２、ｘ４は第２領域４０ｇ１，４１ｇ１を表す。縦軸は、ビア電流と電圧降下のグラフにおいてはビア電流の電流値と電圧値、電源配線層における電流方向の抵抗のグラフにおいてはその抵抗値を表す。
【0106】
図１９のように、詳細設計により目標抵抗値が得られたとき、ビア５０ａ，５０ｂ，５０ｃ，５０ｄ，５２ａ，５２ｂ，５２ｃ，５２ｄに流れる電源電流を均等にでき、電源端子の電流集中を防げる。また、第２領域４０ｇ１～４０ｇ４，４１ｇ１～４１ｇ４における電圧降下を設定した目標電圧降下値であるΔｖとすることができる。
【0107】
上記のようなプリント基板設計方法によれば、詳細設計前に電源端子の電流集中を防げる電源配線層の各第２領域の目標抵抗値が得られるため、詳細設計が繰り返されることが抑制され設計時間を短縮できる。
【0108】
（第２の設計例）
第２の設計例は、２つのプリント基板を接続する複数の電源端子が、搭載されるＤＣ－ＤＣコンバータの複数の電源端子やＬＳＩの複数の電源端子よりも広範囲に設けられている場合を想定したものである。たとえば、大電流を消費するために２つのプリント基板を接続する複数の電源端子が多くなる場合などに、本設計例が適用可能である。
第２の設計例は、２つのプリント基板を接続する複数の電源端子が、搭載されるＤＣ－ＤＣコンバータの複数の電源端子やＬＳＩの複数の電源端子よりも広範囲に設けられている場合を想定したものである。たとえば、大電流を消費するために２つのプリント基板を接続する複数の電源端子が多くなる場合などに、本設計例が適用可能である。
【0109】
図２０は、第１の設計例における設計対象の２つのプリント基板の断面模式図である。図２１は、第２の設計例における設計対象の２つのプリント基板の上面模式図である。図２０では、図２１のＸＸ－ＸＸ線における断面が示されている。
【0110】
プリント基板４０，４１は、複数の電源端子または複数の接地端子を介して接続されている。図２０の例では、プリント基板４０，４１のそれぞれにおける複数の電源端子（図示が省略されている）が、半田バンプ（半田バンプ６２ａ，６２ｂ，６２ｃ，６２ｄなど）を介して接続されている。また、プリント基板６０には、ＤＣ－ＤＣコンバータ６３が搭載されており、プリント基板６１には、ＬＳＩ６４が搭載されている。
【0111】
図２１には、プリント基板６０内部の電源配線層が形成される領域６０ａ、プリント基板４１内部の電源配線層が形成される領域６１ａが示されている。
領域６０ａ，６１ａには、複数のビア接続部が設けられている。たとえば、上側のプリント基板６１の領域６１ａに設けられたビア接続部６１ｂは、下側のプリント基板６０の領域６０ａのビア接続部と、電源端子及びビアを介して電気的に接続される。
領域６０ａ，６１ａには、複数のビア接続部が設けられている。たとえば、上側のプリント基板６１の領域６１ａに設けられたビア接続部６１ｂは、下側のプリント基板６０の領域６０ａのビア接続部と、電源端子及びビアを介して電気的に接続される。
【0112】
上記のようなプリント基板６０，６１を設計する場合、領域分割部３２は、前述の図５のステップ２０の処理において、たとえば、以下のように電流方向を決定する。
図２２は、下側のプリント基板における電流方向の決定例を示す図である。
図２２は、下側のプリント基板における電流方向の決定例を示す図である。
【0113】
下側のプリント基板６０の領域６０ａには、ＤＣ－ＤＣコンバータ６３の下方に位置し、電流供給元となる複数のビア接続部（ビア接続部６０ｂなど）が設けられている。さらに、領域６０ａには、プリント基板６１と接続する複数の電源端子の下方に位置し、電流供給先となる複数のビア接続部（ビア接続部６０ｃなど）が設けられている。
【0114】
図２２の例の場合、電流供給元となる複数のビア接続部よりも電流供給先となる複数のビア接続部が広範囲に配置されている。この場合、領域分割部３２は、領域６０ａにおいて、電源電流の供給先の各ビア接続部と、そのビア接続部に対して最短距離に位置する電源電流の供給元のビア接続部とを通る直線を生成する。たとえば、直線６０ｄは、電源電流の供給先のビア接続部６０ｃと、ビア接続部６０ｃに対して最短距離に位置する電源電流の供給元のビア接続部６０ｂとを通る直線である。領域分割部３２は、領域６０ａにおいて生成した直線の方向を電流方向として決定する。図２２のように、電流方向の一部は、１つのビア接続部（たとえば、ビア接続部６０ｂ）から放射状に伸びる複数の直線で表されている。
【0115】
図２３は、上側のプリント基板における電流方向の決定例を示す図である。
上側のプリント基板６１の領域６１ａには、プリント基板６０と接続する複数の電源端子の上方に位置し、電流供給元となる複数のビア接続部（ビア接続部６１ｂなど）が設けられている。さらに、領域６１ａには、ＬＳＩ６４の下方に位置し、電流供給先となる複数のビア接続部（ビア接続部６１ｃなど）が設けられている。
上側のプリント基板６１の領域６１ａには、プリント基板６０と接続する複数の電源端子の上方に位置し、電流供給元となる複数のビア接続部（ビア接続部６１ｂなど）が設けられている。さらに、領域６１ａには、ＬＳＩ６４の下方に位置し、電流供給先となる複数のビア接続部（ビア接続部６１ｃなど）が設けられている。
【0116】
領域分割部３２は、領域６１ａにおいて、電源電流の供給元の各ビア接続部と、そのビア接続部に対して最短距離に位置する電源電流の供給先のビア接続部とを通る直線を生成する。たとえば、直線６１ｄは、電源電流の供給元のビア接続部６１ｂと、ビア接続部６１ｂに対して最短距離に位置する電源電流の供給先のビア接続部６１ｃとを通る直線である。領域分割部３２は、領域６１ａにおいて直線４１ｄ１～４１ｄ６の方向を電流方向として決定する。図２３のように、電流方向の一部は、１つのビア接続部（たとえば、ビア接続部６１ｃ）から放射状に伸びる複数の直線で表されている。
【0117】
【0118】
領域分割部３２は、プリント基板６０の領域６０ａを、生成した直線（直線６０ｄなど）をなるべくまたがないように分割して複数の第１領域を決定する。図２４の例では、ある点Ｐ１から放射方向に伸びる分割線によって分割された第１領域６０ｅ１，６０ｅ２，６０ｅ３，６０ｅ４，６０ｅ５，６０ｅ６，６０ｅ７，６０ｅ８が示されている。
【0119】
計算を簡略化するために、第１領域６０ｅ１～６０ｅ８のそれぞれの間では、電源電流の流入及び流出はないものとする。
図２５は、上側のプリント基板における第１領域の決定例を示す図である。
図２５は、上側のプリント基板における第１領域の決定例を示す図である。
【0120】
領域分割部３２は、プリント基板６１の領域６１ａを、生成した直線（直線６１ｄなど）をなるべくまたがないように分割して複数の第１領域を決定する。図２５の例では、ある点Ｐ２から放射方向に伸びる分割線によって分割された第１領域６１ｅ１，６１ｅ２，６１ｅ３，６１ｅ４，６１ｅ５，６１ｅ６，６１ｅ７，６１ｅ８が示されている。
【0121】
計算を簡略化するために、第１領域６１ｅ１～６１ｅ８のそれぞれの間では、電源電流の流入及び流出はないものとする。
次に、領域分割部３２は、前述の図５のステップ２２の処理において、たとえば、以下のように第２領域を決定し、目標抵抗値計算部３３は、前述の図４のステップＳ１２の処理において、たとえば、以下のように、目標電圧降下値を設定する。
次に、領域分割部３２は、前述の図５のステップ２２の処理において、たとえば、以下のように第２領域を決定し、目標抵抗値計算部３３は、前述の図４のステップＳ１２の処理において、たとえば、以下のように、目標電圧降下値を設定する。
【0122】
図２６は、下側のプリント基板における第２領域の決定例及び目標電圧降下値の設定例を示す図である。
領域分割部３２は、プリント基板６０の領域６０ａに等電位線６０ｆ１，６０ｆ２，６０ｆ３，６０ｆ４，６０ｆ５を設定し、図２４に示した第１領域６０ｅ１～６０ｅ８を分割する。等電位線６０ｆ１～６０ｆ５は、第１領域６０ｅ１～６０ｅ８の境界線に垂直に交差する。これにより、複数の第２領域（第２領域６０ｇ１，６０ｇ２，６０ｇ３など）が決定される。
領域分割部３２は、プリント基板６０の領域６０ａに等電位線６０ｆ１，６０ｆ２，６０ｆ３，６０ｆ４，６０ｆ５を設定し、図２４に示した第１領域６０ｅ１～６０ｅ８を分割する。等電位線６０ｆ１～６０ｆ５は、第１領域６０ｅ１～６０ｅ８の境界線に垂直に交差する。これにより、複数の第２領域（第２領域６０ｇ１，６０ｇ２，６０ｇ３など）が決定される。
【0123】
その後、目標抵抗値計算部３３は、設定された等電位線６０ｆ１～６０ｆ５における各隣接する等電位線間に目標電圧降下値を設定する。図２６の例では、等電位線６０ｆ１から等電位線６０ｆ５までにおいて、電圧Ｖ５から電圧Ｖ１への電圧降下が発生することを目標としており、各隣接する等電位線間で同じΔｖの目標電圧降下値が設定されている。
【0124】
図２７は、上側のプリント基板における第２領域の決定例及び目標電圧降下値の設定例を示す図である。
領域分割部３２は、プリント基板６１の領域６１ａに等電位線６１ｆ１，６１ｆ２，６１ｆ３，６１ｆ４，６１ｆ５を設定し、図２５に示した第１領域６１ｅ１～６１ｅ８を分割する。等電位線６１ｆ１～６１ｆ５は、第１領域６１ｅ１～６１ｅ８の境界線に垂直に交差する。これにより、複数の第２領域（第２領域６１ｇ１，６１ｇ２，６１ｇ３，６１ｇ４など）が決定される。
領域分割部３２は、プリント基板６１の領域６１ａに等電位線６１ｆ１，６１ｆ２，６１ｆ３，６１ｆ４，６１ｆ５を設定し、図２５に示した第１領域６１ｅ１～６１ｅ８を分割する。等電位線６１ｆ１～６１ｆ５は、第１領域６１ｅ１～６１ｅ８の境界線に垂直に交差する。これにより、複数の第２領域（第２領域６１ｇ１，６１ｇ２，６１ｇ３，６１ｇ４など）が決定される。
【0125】
その後、目標抵抗値計算部３３は、設定された複数の等電位線における各隣接する等電位線間に目標電圧降下値を設定する。図２７の例では、等電位線６１ｆ１から等電位線６１ｆ５までにおいて、電圧Ｖ５から電圧Ｖ１への電圧降下が発生することを目標としており、各隣接する等電位線間で同じΔｖの目標電圧降下値が設定されている。
【0126】
図２６、図２７のように設定した等電位線６０ｆ１～６０ｆ８と等電位線６１ｆ１～６１ｆ８は第１の設計例とは異なり重ならないが、等電位線６０ｆ１～６０ｆ８，６１ｆ１～６１ｆ８は目標電圧降下値の設定のために用いるものであるため、それでよい。
【0127】
その後、目標抵抗値計算部３３は、図４のステップＳ１３，Ｓ１４の処理において、目標電流値を設定するとともに、各第２領域の電流値を計算する。
目標抵抗値計算部３３は、プリント基板６０，６１間を接続する複数の電源端子のそれぞれに同一の目標電流値を設定する。目標電流値は、たとえば、ＬＳＩ４４の消費電流を、プリント基板６０，６１間を接続する電源端子の数で割ることで得られる。以下、目標電流値＝ｉとする。
目標抵抗値計算部３３は、プリント基板６０，６１間を接続する複数の電源端子のそれぞれに同一の目標電流値を設定する。目標電流値は、たとえば、ＬＳＩ４４の消費電流を、プリント基板６０，６１間を接続する電源端子の数で割ることで得られる。以下、目標電流値＝ｉとする。
【0128】
目標抵抗値計算部３３は、目標電流値に基づいて、各第２領域の電流値を計算する。上記のように、複数の第１領域のそれぞれの間で電源電流の流入及び流出がないものとしているため、目標抵抗値計算部３３は、各第２領域において、円周方向に隣接する第２領域との間で電源電流の流入や流出はないものとして計算を行う。これらの処理についても、図２６、図２７を用いて説明する。
【0129】
図２６において、いくつかのビア接続部を含む第２領域６０ｇ１～６０ｇ３のそれぞれからは、含まれるビア接続部の数と目標電流値＝ｉとの積で表される電流値の電源電流が引き出される。また、図２７において、いくつかのビア接続部を含む第２領域６１ｇ１～６１ｇ３のそれぞれには、含まれるビア接続部の数と目標電流値＝ｉとの積で表される電源電流がプリント基板６０から供給される。
【0130】
なお、複数の第２領域をまたぐビア接続部については、含まれるビア接続部の面積に応じて何れの第２領域に属するものであるかを決めてもよいし、含まれるビア接続部の面積比に応じて電流値を複数の第２領域の間で分けてもよい。
【0131】
図２６において、第２領域６０ｇ１，６０ｇ２に含まれるビア接続部の数がそれぞれ４つとした場合、第２領域６０ｇ３における電流値は、第２領域６０ｇ３から４ｉの電源電流が引き出されるため４ｉと算出される。第２領域６０ｇ２における電流値は、第２領域６０ｇ３へ供給される電源電流（電流値＝４ｉ）と、引き出される目標電流値＝４ｉを加算して８ｉと算出される。第２領域６０ｇ１における電流値は、第２領域６０ｇ２へ供給される電源電流（電流値＝８ｉ）と、引き出される目標電流値＝４ｉを加算して１２ｉと算出される。
【0132】
図２７において、第２領域６１ｇ１に含まれるビア接続部の数が３つ、第２領域６１ｇ２に含まれるビア接続部の数が５つ、第２領域６１ｇ３に含まれるビア接続部の数が２つ、第２領域６１ｇ４に含まれるビア接続部の数が１つとする。この場合、第２領域６１ｇ１における電流値は、３つのビア接続部のそれぞれから目標電流値＝ｉの電源電流が供給されるため、３ｉと算出される。第２領域６１ｇ２における電流値は、５つのビア接続部のそれぞれから目標電流値＝ｉの電源電流が供給されるとともに、第２領域６１ｇ１から３ｉが供給されるため、８ｉと算出される。第２領域６１ｇ３における電流値は、２つのビア接続部のそれぞれから目標電流値＝ｉの電源電流が供給されるとともに、第２領域６１ｇ２から８ｉが供給されるため、１０ｉと算出される。第２領域６１ｇ４における電流値は、１つのビア接続部から目標電流値＝ｉの電源電流が供給されるとともに、第２領域６１ｇ３から１０ｉが供給されるため、１１ｉと算出される。
【0133】
その後、目標抵抗値計算部３３は、図４のステップＳ１５の処理において、たとえば、以下のように、目標抵抗値を計算し、詳細設計部３４は、図４のステップＳ１６の処理において、たとえば、以下のように詳細設計を行う。これらの処理は、第１の設計例と同じであるため説明を省略する。
【0134】
以上のような第２の設計例においても、第１の設計例と同様の効果が得られる。
なお、上記の説明では電源配線層の設計に関するものであったが、接地配線層の設計に関しても、上記と同様の設計方法が適用できる。
なお、上記の説明では電源配線層の設計に関するものであったが、接地配線層の設計に関しても、上記と同様の設計方法が適用できる。
【0135】
なお、前述のように、上記の処理内容は、たとえば、コンピュータであるプリント基板設計装置２０にプログラムを実行させることで実現できる。
プログラムは、コンピュータ読み取り可能な記録媒体（たとえば、記録媒体２６ａ）に記録しておくことができる。記録媒体として、たとえば、磁気ディスク、光ディスク、光磁気ディスク、半導体メモリなどを使用できる。磁気ディスクには、ＦＤ及びＨＤＤが含まれる。光ディスクには、ＣＤ、ＣＤ－Ｒ（Recordable）／ＲＷ（Rewritable）、ＤＶＤ及びＤＶＤ－Ｒ／ＲＷが含まれる。プログラムは、可搬型の記録媒体に記録されて配布されることがある。その場合、可搬型の記録媒体から他の記録媒体（たとえば、ＨＤＤ２３）にプログラムをコピーして実行してもよい。
プログラムは、コンピュータ読み取り可能な記録媒体（たとえば、記録媒体２６ａ）に記録しておくことができる。記録媒体として、たとえば、磁気ディスク、光ディスク、光磁気ディスク、半導体メモリなどを使用できる。磁気ディスクには、ＦＤ及びＨＤＤが含まれる。光ディスクには、ＣＤ、ＣＤ－Ｒ（Recordable）／ＲＷ（Rewritable）、ＤＶＤ及びＤＶＤ－Ｒ／ＲＷが含まれる。プログラムは、可搬型の記録媒体に記録されて配布されることがある。その場合、可搬型の記録媒体から他の記録媒体（たとえば、ＨＤＤ２３）にプログラムをコピーして実行してもよい。
【0136】
以上、実施の形態に基づき、本発明のプリント基板設計プログラム、プリント基板設計方法及びプリント基板設計装置の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【符号の説明】
【0137】
１０ プリント基板設計装置
１１ 記憶部
１１ａ 第１設計情報
１２ 処理部
１５，１６ プリント基板
１５ａ，１６ａ 領域
１５ｂ，１５ｃ，１６ｂ，１６ｃ ビア接続部
１５ｄ１～１５ｄ３，１６ｄ１～１６ｄ３ 直線
１５ｅ１～１５ｅ３，１６ｅ１～１６ｅ３ 第１領域
１５ｆ１，１５ｆ２，１６ｆ１，１６ｆ２ 等電位線
１５ｇ１，１５ｇ２，１６ｇ１～１６ｇ３ 第２領域
１７ａ，１７ｂ，１７ｃ 半田バンプ
１８ ＤＣ－ＤＣコンバータ
１９ ＬＳＩ
１１ 記憶部
１１ａ 第１設計情報
１２ 処理部
１５，１６ プリント基板
１５ａ，１６ａ 領域
１５ｂ，１５ｃ，１６ｂ，１６ｃ ビア接続部
１５ｄ１～１５ｄ３，１６ｄ１～１６ｄ３ 直線
１５ｅ１～１５ｅ３，１６ｅ１～１６ｅ３ 第１領域
１５ｆ１，１５ｆ２，１６ｆ１，１６ｆ２ 等電位線
１５ｇ１，１５ｇ２，１６ｇ１～１６ｇ３ 第２領域
１７ａ，１７ｂ，１７ｃ 半田バンプ
１８ ＤＣ－ＤＣコンバータ
１９ ＬＳＩ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】