(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-03
(45)【発行日】2024-09-11
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 21/336 20060101AFI20240904BHJP
H01L 29/78 20060101ALI20240904BHJP
H01L 29/739 20060101ALI20240904BHJP
【ＦＩ】
H01L29/78 301D
H01L29/78 655Z
H01L29/78 301H
【請求項の数】
18
(21)【出願番号】P 2020127985
(22)【出願日】2020-07-29
(65)【公開番号】P2022025260
(43)【公開日】2022-02-10
【審査請求日】2023-06-07
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110002310
【氏名又は名称】弁理士法人あい特許事務所
(72)【発明者】
【氏名】西田 悠亮
【審査官】岩本 勉
(56)【参考文献】
【文献】国際公開第２０１２／１２７９６０（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１５／０１１５３６０（ＵＳ，Ａ１）
【文献】特開２０１０－０４５１３０（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１０／００３２７５４（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２９／７３９
(57)【特許請求の範囲】
【請求項1】
主面を有する半導体チップと、前記主面の表層部に形成された第１導電型のドリフト領域と、
前記ドリフト領域の表層部に形成された第１導電型のドレイン領域と、
前記ドレイン領域から第１方向に間隔を空けて前記ドリフト領域の表層部に形成された第２導電型のボディ領域と、
前記ボディ領域の表層部に形成され、前記第１方向に交差する第２方向に沿って延びる側部を有する第１導電型のソース領域と、
前記第２方向において前記ソース領域に隣接するように前記ボディ領域の表層部に形成された第２導電型の不純物領域であって、前記第２方向に沿って延び、前記ソース領域の側部に対して前記ドレイン領域とは反対側に向けて窪んだ側部を有する不純物領域とを含み、
前記ボディ領域は、前記第１方向において前記ソース領域の側部に対向する第１側部と、前記第１方向において前記不純物領域の側部に対向し、前記第１側部に対して前記不純物領域側に向けて窪んだ第２側部とを含む、半導体装置。
【請求項2】
前記ボディ領域は、前記第１側部および前記第２側部を接続する傾斜側部を含む、請求項１に記載の半導体装置。
【請求項3】
前記ソース領域は、第１不純物濃度を有する第１部分と、前記第１部分よりも前記ドレイン領域に近い側に形成され、前記第１不純物濃度よりも低い第２不純物濃度を有し、前記ソース領域の側部を形成する第２部分とを含む、請求項１または２に記載の半導体装置。
【請求項4】
前記ソース領域の前記第１部分と前記第２部分との境界部の少なくとも一部は、前記第２方向における前記不純物領域の側部の延長線上に形成されている、請求項３に記載の半導体装置。
【請求項5】
前記第１方向において、前記ソース領域の側部と前記ボディ領域の前記第１側部との距離は、前記不純物領域の側部と前記ボディ領域の前記第２側部との距離の９５％～１０５％の大きさである、請求項１～４のいずれか一項に記載の半導体装置。
【請求項6】
主面を有する半導体チップと、前記主面の表層部に形成された第１導電型のドリフト領域と、
前記ドリフト領域の表層部に形成された第１導電型のドレイン領域と、
前記ドレイン領域から第１方向に間隔を空けて前記ドリフト領域の表層部に形成された第２導電型のボディ領域と、
前記ボディ領域の表層部に形成され、前記第１方向において前記ドレイン領域に対向する第１縁部を有する第１導電型のソース領域と、
前記第１方向に交差する第２方向において前記ソース領域に隣接するように前記ボディ領域の表層部に形成され、前記第１方向において前記ドレイン領域に対向する第１縁部を有する第２導電型の不純物領域とを含み、
前記ソース領域の第１縁部は、前記不純物領域の第１縁部に対して前記ドレイン領域側に膨らんでおり、
前記ボディ領域は、前記ソース領域の第１縁部および前記不純物領域の第１縁部に沿って延び、前記ソース領域の第１縁部の形状に沿って湾曲した側部を有している、半導体装置。
【請求項7】
前記ソース領域は、前記第２方向における第２縁部を有しており、前記不純物領域は、前記第２方向において前記ソース領域の第２縁部との間に境界部を形成する第２縁部を有しており、
前記ソース領域の第２縁部は、前記不純物領域の第２縁部の前記第１方向における端部において選択的に突出した突出部を含む、請求項６に記載の半導体装置。
【請求項8】
前記ソース領域の第２縁部の前記突出部は、前記第１方向において前記不純物領域の第２縁部を挟むように一対形成されている、請求項７に記載の半導体装置。
【請求項9】
前記ソース領域は、第１不純物濃度を有する第１部分と、前記突出部を起点に前記第２方向に沿って延び、前記第１不純物濃度よりも低い第２不純物濃度を有し、前記ソース領域の第１縁部を形成する第２部分とを含む、請求項７または８に記載の半導体装置。
【請求項10】
前記ソース領域の前記第１部分と前記第２部分との境界部の少なくとも一部は、前記第１方向において、前記不純物領域の端縁よりも内側に形成されている、請求項９に記載の半導体装置。
【請求項11】
前記ソース領域の第２縁部の前記突出部は、前記第２方向に対して傾斜した端縁を有している、請求項７～１０のいずれか一項に記載の半導体装置。
【請求項12】
主面を有する半導体チップと、前記主面の表層部に形成された第１導電型のドリフト領域と、
前記ドリフト領域の表層部に形成された第２導電型のドレイン領域と、
前記ドレイン領域から第１方向に間隔を空けて前記ドリフト領域の表層部に形成され、前記第１方向に交差する第２方向に沿って延びる側部を有する第２導電型のソース領域と、
前記第２方向において前記ソース領域に隣接するように前記ドリフト領域の表層部に形成された第１導電型の不純物領域であって、前記第２方向に沿って延び、前記ソース領域の側部に対して前記ドレイン領域とは反対側に向けて窪んだ側部を有する不純物領域とを含み、
前記ドレイン領域は、前記第１方向において前記ソース領域の側部に対向する第１側部と、前記第１方向において前記不純物領域の側部に対向し、前記第１側部に対して前記不純物領域側に向けて突出した第２側部とを含む、半導体装置。
【請求項13】
前記ドレイン領域は、前記第１側部および前記第２側部を接続する傾斜側部を含む、請求項１２に記載の半導体装置。
【請求項14】
前記ソース領域は、第１不純物濃度を有する第１部分と、前記第１部分よりも前記ドレイン領域に近い側に形成され、前記第１不純物濃度よりも低い第２不純物濃度を有し、前記ソース領域の側部を形成する第２部分とを含む、請求項１２または１３に記載の半導体装置。
【請求項15】
前記ソース領域の前記第１部分と前記第２部分との境界部の少なくとも一部は、前記第２方向における前記不純物領域の側部の延長線上に形成されている、請求項１４に記載の半導体装置。
【請求項16】
前記第１方向において、前記ソース領域の側部と前記ドレイン領域の前記第１側部との距離は、前記不純物領域の側部と前記ドレイン領域の前記第２側部との距離の９５％～１０５％の大きさである、請求項１２～１５のいずれか一項に記載の半導体装置。
【請求項17】
主面を有する半導体チップと、前記主面の表層部に形成された第１導電型のドリフト領域と、
前記ドリフト領域の表層部に形成された第２導電型のドレイン領域と、
前記ドレイン領域から第１方向に間隔を空けて前記ドリフト領域の表層部に形成され、前記第１方向において前記ドレイン領域に対向する第１縁部を有する第２導電型のソース領域と、
前記第１方向に交差する第２方向において前記ソース領域に隣接するように前記ドリフト領域の表層部に形成され、前記第１方向において前記ドレイン領域に対向する第１縁部を有する第２導電型の不純物領域と、
前記ソース領域および前記不純物領域と、前記ドレイン領域との間に跨って形成されたゲート電極とを含み、
前記ソース領域の第１縁部は、前記不純物領域の第１縁部に対して前記ドレイン領域側に膨らんでおり、
前記ゲート電極は、前記第１方向における前記ドレイン領域側の側部であって、前記ソース領域の第１縁部に対向する第１側部と、前記第１方向において前記不純物領域の第１縁部に対向し、前記第１側部に対して前記不純物領域に近づく方向に向けて窪んだ第２側部とを含み、
前記ドレイン領域は、前記ゲート電極の前記第１側部および前記第２側部に対して自己整合的に形成されている、半導体装置。
【請求項18】
前記ゲート電極は、前記第１側部および前記第２側部を接続する傾斜側部を含み、前記ドレイン領域は、前記ゲート電極の前記第１側部、前記傾斜側部および前記第２側部の連続形状に対して自己整合的に形成されている、請求項１７に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
特許文献１は、互いに平行に延びる２つのドレインと、その２つのドレインの間に形成されたｎ型ソース領域およびｐ型不純物領域（コンタクト領域）とを含む半導体装置を開示している。ｎ型ソース領域およびｐ型不純物領域は、ドレインに沿って交互に配置されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１２－１５６２０５号公報
【発明の概要】
【課題を解決するための手段】
【0004】
本発明の一実施形態に係る半導体装置は、主面を有する半導体チップと、前記主面の表層部に形成された第１導電型のドリフト領域と、前記ドリフト領域の表層部に形成された第１導電型のドレイン領域と、前記ドレイン領域から第１方向に間隔を空けて前記ドリフト領域の表層部に形成された第２導電型のボディ領域と、前記ボディ領域の表層部に形成され、前記第１方向に交差する第２方向に沿って延びる側部を有する第１導電型のソース領域と、前記第２方向において前記ソース領域に隣接するように前記ボディ領域の表層部に形成された第２導電型の不純物領域であって、前記第２方向に沿って延び、前記ソース領域の側部に対して前記ドレイン領域とは反対側に向けて窪んだ側部を有する不純物領域とを含み、前記ボディ領域は、前記第１方向において前記ソース領域の側部に対向する第１側部と、前記第１方向において前記不純物領域の側部に対向し、前記第１側部に対して前記不純物領域側に向けて窪んだ第２側部とを含む。
【図面の簡単な説明】
【0005】
【発明を実施するための形態】
【0006】
＜本発明の実施形態＞
まず、本発明の実施形態を列記して説明する。
本発明の一実施形態に係る半導体装置は、主面を有する半導体チップと、前記主面の表層部に形成された第１導電型のドリフト領域と、前記ドリフト領域の表層部に形成された第１導電型のドレイン領域と、前記ドレイン領域から第１方向に間隔を空けて前記ドリフト領域の表層部に形成された第２導電型のボディ領域と、前記ボディ領域の表層部に形成され、前記第１方向に交差する第２方向に沿って延びる側部を有する第１導電型のソース領域と、前記第２方向において前記ソース領域に隣接するように前記ボディ領域の表層部に形成された第２導電型の不純物領域であって、前記第２方向に沿って延び、前記ソース領域の側部に対して前記ドレイン領域とは反対側に向けて窪んだ側部を有する不純物領域とを含み、前記ボディ領域は、前記第１方向において前記ソース領域の側部に対向する第１側部と、前記第１方向において前記不純物領域の側部に対向し、前記第１側部に対して前記不純物領域側に向けて窪んだ第２側部とを含む。
まず、本発明の実施形態を列記して説明する。
本発明の一実施形態に係る半導体装置は、主面を有する半導体チップと、前記主面の表層部に形成された第１導電型のドリフト領域と、前記ドリフト領域の表層部に形成された第１導電型のドレイン領域と、前記ドレイン領域から第１方向に間隔を空けて前記ドリフト領域の表層部に形成された第２導電型のボディ領域と、前記ボディ領域の表層部に形成され、前記第１方向に交差する第２方向に沿って延びる側部を有する第１導電型のソース領域と、前記第２方向において前記ソース領域に隣接するように前記ボディ領域の表層部に形成された第２導電型の不純物領域であって、前記第２方向に沿って延び、前記ソース領域の側部に対して前記ドレイン領域とは反対側に向けて窪んだ側部を有する不純物領域とを含み、前記ボディ領域は、前記第１方向において前記ソース領域の側部に対向する第１側部と、前記第１方向において前記不純物領域の側部に対向し、前記第１側部に対して前記不純物領域側に向けて窪んだ第２側部とを含む。
【0007】
たとえば、ソース－ドレイン間の短チャネルを抑制するために、チャネル長を一定以上にする場合がある。この構成によれば、ソース領域の側部と不純物領域の側部とを比較すると、ソース領域の側部が相対的に、ドレイン領域に近い位置に形成されている。そのため、ソース領域から第１方向に沿うチャネル長を基準にしてチャネル長を一律に設定したのでは、不純物領域から第１方向に沿うチャネル長が必要以上に長くなる場合がある。そこで、ボディ領域の第２側部を、ボディ領域の第１側部に対して選択的に窪ませることによって、ソース領域から第１方向に沿うチャネル長と、不純物領域から第１方向に沿うチャネル長との差を小さくすることができる。これにより、ソース領域から第１方向に沿って形成されるチャネルについては短チャネルを抑制するためのチャネル長を確保しつつ、不純物領域から第１方向に沿って形成されるチャネルについてはチャネル長を短くしてチャネル抵抗を低下させることができる。
【0008】
本発明の一実施形態に係る半導体装置では、前記ボディ領域は、前記第１側部および前記第２側部を接続する傾斜側部を含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記ソース領域は、第１不純物濃度を有する第１部分と、前記第１部分よりも前記ドレイン領域に近い側に形成され、前記第１不純物濃度よりも低い第２不純物濃度を有し、前記ソース領域の側部を形成する第２部分とを含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記ソース領域は、第１不純物濃度を有する第１部分と、前記第１部分よりも前記ドレイン領域に近い側に形成され、前記第１不純物濃度よりも低い第２不純物濃度を有し、前記ソース領域の側部を形成する第２部分とを含んでいてもよい。
【0009】
本発明の一実施形態に係る半導体装置では、前記ソース領域の前記第１部分と前記第２部分との境界部の少なくとも一部は、前記第２方向における前記不純物領域の側部の延長線上に形成されていてもよい。
本発明の一実施形態に係る半導体装置では、前記第１方向において、前記ソース領域の側部と前記ボディ領域の前記第１側部との距離は、前記不純物領域の側部と前記ボディ領域の前記第２側部との距離の９５％～１０５％の大きさであってもよい。
本発明の一実施形態に係る半導体装置では、前記第１方向において、前記ソース領域の側部と前記ボディ領域の前記第１側部との距離は、前記不純物領域の側部と前記ボディ領域の前記第２側部との距離の９５％～１０５％の大きさであってもよい。
【0010】
本発明の一実施形態に係る半導体装置は、主面を有する半導体チップと、前記主面の表層部に形成された第１導電型のドリフト領域と、前記ドリフト領域の表層部に形成された第１導電型のドレイン領域と、前記ドレイン領域から第１方向に間隔を空けて前記ドリフト領域の表層部に形成された第２導電型のボディ領域と、前記ボディ領域の表層部に形成され、前記第１方向において前記ドレイン領域に対向する第１縁部を有する第１導電型のソース領域と、前記第２方向において前記ソース領域に隣接するように前記ボディ領域の表層部に形成され、前記第１方向において前記ドレイン領域に対向する第１縁部を有する第２導電型の不純物領域とを含み、前記ソース領域の第１縁部は、前記不純物領域の第１縁部に対して前記ドレイン領域側に膨らんでおり、前記ボディ領域は、前記ソース領域の第１縁部および前記不純物領域の第１縁部に沿って延び、前記ソース領域の第１縁部の形状に沿って湾曲した側部を有していてもよい。
【0011】
たとえば、ソース－ドレイン間の短チャネルを抑制するために、チャネル長を一定以上にする場合がある。この構成によれば、ソース領域の第１縁部が不純物領域の第１縁部に対してドレイン領域側に膨らんでいる。そのため、ソース領域から第１方向に沿うチャネル長を基準にしてチャネル長を一律に設定したのでは、不純物領域から第１方向に沿うチャネル長が必要以上に長くなる場合がある。そこで、ボディ領域の側部の形状を、ソース領域の第１縁部の形状に沿う湾曲形状とすることによって、ソース領域から第１方向に沿うチャネル長と、不純物領域から第１方向に沿うチャネル長との差を小さくすることができる。これにより、ソース領域から第１方向に沿って形成されるチャネルについては短チャネルを抑制するためのチャネル長を確保しつつ、不純物領域から第１方向に沿って形成されるチャネルについてはチャネル長を短くしてチャネル抵抗を低下させることができる。
【0012】
本発明の一実施形態に係る半導体装置では、前記ソース領域は、前記第２方向における第２縁部を有しており、前記不純物領域は、前記第２方向において前記ソース領域の第２縁部との間に境界部を形成する第２縁部を有しており、前記ソース領域の第２縁部は、前記不純物領域の第２縁部の前記第１方向における端部において選択的に突出した突出部を含んでいてもよい。
【0013】
本発明の一実施形態に係る半導体装置では、前記ソース領域の第２縁部の前記突出部は、前記第１方向において前記不純物領域の第２縁部を挟むように一対形成されていてもよい。
本発明の一実施形態に係る半導体装置では、前記ソース領域は、第１不純物濃度を有する第１部分と、前記突出部を起点に前記第２方向に沿って延び、前記第１不純物濃度よりも低い第２不純物濃度を有し、前記ソース領域の第１縁部を形成する第２部分とを含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記ソース領域は、第１不純物濃度を有する第１部分と、前記突出部を起点に前記第２方向に沿って延び、前記第１不純物濃度よりも低い第２不純物濃度を有し、前記ソース領域の第１縁部を形成する第２部分とを含んでいてもよい。
【0014】
本発明の一実施形態に係る半導体装置では、前記ソース領域の前記第１部分と前記第２部分との境界部の少なくとも一部は、前記第１方向において、前記不純物領域の端縁よりも内側に形成されていてもよい。
本発明の一実施形態に係る半導体装置では、前記ソース領域の第２縁部の前記突出部は、前記第２方向に対して傾斜した端縁を有していてもよい。
本発明の一実施形態に係る半導体装置では、前記ソース領域の第２縁部の前記突出部は、前記第２方向に対して傾斜した端縁を有していてもよい。
【0015】
本発明の一実施形態に係る半導体装置は、主面を有する半導体チップと、前記主面の表層部に形成された第１導電型のドリフト領域と、前記ドリフト領域の表層部に形成された第２導電型のドレイン領域と、前記ドレイン領域から第１方向に間隔を空けて前記ドリフト領域の表層部に形成され、前記第１方向に交差する第２方向に沿って延びる側部を有する第２導電型のソース領域と、前記第２方向において前記ソース領域に隣接するように前記ドリフト領域の表層部に形成された第１導電型の不純物領域であって、前記第２方向に沿って延び、前記ソース領域の側部に対して前記ドレイン領域とは反対側に向けて窪んだ側部を有する不純物領域とを含み、前記ドレイン領域は、前記第１方向において前記ソース領域の側部に対向する第１側部と、前記第１方向において前記不純物領域の側部に対向し、前記第１側部に対して前記不純物領域側に向けて突出した第２側部とを含んでいてもよい。
【0016】
たとえば、ソース－ドレイン間の短チャネルを抑制するために、チャネル長を一定以上にする場合がある。この構成によれば、ソース領域の側部と不純物領域の側部とを比較すると、ソース領域の側部が相対的に、ドレイン領域に近い位置に形成されている。そのため、ソース領域から第１方向に沿うチャネル長を基準にしてチャネル長を一律に設定したのでは、不純物領域から第１方向に沿うチャネル長が必要以上に長くなる場合がある。そこで、第１方向において不純物領域の側部に対向するドレイン領域の第２側部を選択的に突出させることによって、ソース領域から第１方向に沿うチャネル長と、不純物領域から第１方向に沿うチャネル長との差を小さくすることができる。これにより、ソース領域から第１方向に沿って形成されるチャネルについては短チャネルを抑制するためのチャネル長を確保しつつ、不純物領域から第１方向に沿って形成されるチャネルについてはチャネル長を短くしてチャネル抵抗を低下させることができる。
【0017】
本発明の一実施形態に係る半導体装置では、前記ドレイン領域は、前記第１側部および前記第２側部を接続する傾斜側部を含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記ソース領域は、第１不純物濃度を有する第１部分と、前記第１部分よりも前記ドレイン領域に近い側に形成され、前記第１不純物濃度よりも低い第２不純物濃度を有し、前記ソース領域の側部を形成する第２部分とを含んでいてもよい。
本発明の一実施形態に係る半導体装置では、前記ソース領域は、第１不純物濃度を有する第１部分と、前記第１部分よりも前記ドレイン領域に近い側に形成され、前記第１不純物濃度よりも低い第２不純物濃度を有し、前記ソース領域の側部を形成する第２部分とを含んでいてもよい。
【0018】
本発明の一実施形態に係る半導体装置では、前記ソース領域の前記第１部分と前記第２部分との境界部の少なくとも一部は、前記第２方向における前記不純物領域の側部の延長線上に形成されていてもよい。
本発明の一実施形態に係る半導体装置では、前記第１方向において、前記ソース領域の側部と前記ドレイン領域の前記第１側部との距離は、前記不純物領域の側部と前記ドレイン領域の前記第２側部との距離の９５％～１０５％の大きさであってもよい。
本発明の一実施形態に係る半導体装置では、前記第１方向において、前記ソース領域の側部と前記ドレイン領域の前記第１側部との距離は、前記不純物領域の側部と前記ドレイン領域の前記第２側部との距離の９５％～１０５％の大きさであってもよい。
【0019】
本発明の一実施形態に係る半導体装置は、主面を有する半導体チップと、前記主面の表層部に形成された第１導電型のドリフト領域と、前記ドリフト領域の表層部に形成された第２導電型のドレイン領域と、前記ドレイン領域から第１方向に間隔を空けて前記ドリフト領域の表層部に形成され、前記第１方向において前記ドレイン領域に対向する第１縁部を有する第２導電型のソース領域と、前記第２方向において前記ソース領域に隣接するように前記ドリフト領域の表層部に形成され、前記第１方向において前記ドレイン領域に対向する第１縁部を有する第２導電型の不純物領域と、前記ソース領域および前記不純物領域と、前記ドレイン領域との間に跨って形成されたゲート電極とを含み、前記ソース領域の第１縁部は、前記不純物領域の第１縁部に対して前記ドレイン領域側に膨らんでおり、前記ゲート電極は、前記第１方向における前記ドレイン領域側の側部であって、前記ソース領域の第１縁部に対向する第１側部と、前記第１方向において前記不純物領域の第１縁部に対向し、前記第１側部に対して前記不純物領域に近づく方向に向けて窪んだ第２側部とを含み、前記ドレイン領域は、前記ゲート電極の前記第１側部および前記第２側部に対して自己整合的に形成されていてもよい。
【0020】
たとえば、ソース－ドレイン間の短チャネルを抑制するために、チャネル長を一定以上にする場合がある。この構成によれば、ソース領域の第１縁部が不純物領域の第１縁部に対してドレイン領域側に膨らんでいる。そのため、ソース領域から第１方向に沿うチャネル長を基準にしてチャネル長を一律に設定したのでは、不純物領域から第１方向に沿うチャネル長が必要以上に長くなる場合がある。そこで、第１方向において不純物領域の第１縁部に対向するゲート電極の第２側部を選択的に窪ませ、このゲート電極の第１側部および第２側部に対してドレイン領域が自己整合的に形成されている。これにより、ソース領域から第１方向に沿うチャネル長と、不純物領域から第１方向に沿うチャネル長との差を小さくすることができる。これにより、ソース領域から第１方向に沿って形成されるチャネルについては短チャネルを抑制するためのチャネル長を確保しつつ、不純物領域から第１方向に沿って形成されるチャネルについてはチャネル長を短くしてチャネル抵抗を低下させることができる。
【0021】
本発明の一実施形態に係る半導体装置では、前記ゲート電極は、前記第１側部および前記第２側部を接続する傾斜側部を含み、前記ドレイン領域は、前記ゲート電極の前記第１側部、前記傾斜側部および前記第２側部の連続形状に対して自己整合的に形成されていてもよい。
【0022】
＜本発明の実施形態の詳細な説明＞
次に、本発明の実施形態を、添付図面を参照して詳細に説明する。
［第１実施形態］
（半導体装置１の構成）
図１は、本発明の第１実施形態に係る半導体装置１の模式的な平面図である。図２は、図１に示す領域IIの拡大図である。図３は、図２に示す領域IIIの拡大図である。図４は、図３の一部をさらに拡大して示す図である。図５は、図２に示すＶ－Ｖ線に沿う断面図である。図６は、図２に示すＶＩ－ＶＩ線に沿う断面図である。
次に、本発明の実施形態を、添付図面を参照して詳細に説明する。
［第１実施形態］
（半導体装置１の構成）
図１は、本発明の第１実施形態に係る半導体装置１の模式的な平面図である。図２は、図１に示す領域IIの拡大図である。図３は、図２に示す領域IIIの拡大図である。図４は、図３の一部をさらに拡大して示す図である。図５は、図２に示すＶ－Ｖ線に沿う断面図である。図６は、図２に示すＶＩ－ＶＩ線に沿う断面図である。
【0023】
図１～図６を参照して、半導体装置１は、直方体形状に形成された半導体チップ２を含む。半導体チップ２は、半導体装置１の外形を形成しており、たとえば、単結晶の半導体材料がチップ状（直方体形状）に形成された構造体である。半導体チップ２は、Ｓｉ、ＳｉＣ等の半導体材料で形成されている。半導体チップ２は、一方側の第１主面３、他方側の第２主面４、ならびに、第１主面３および第２主面４を接続する第１～第４側面５Ａ～５Ｄを有している。
【0024】
第１主面３および第２主面４は、それらの法線方向Ｚから見た平面視（以下、単に「平面視」という。）において四角形状に形成されている。第１主面３は、機能デバイスが形成されるデバイス面である。第２主面４は、機能デバイスが形成されない非デバイス面である。この実施形態では、半導体チップ２は、半導体基板およびエピタキシャル層の少なくとも一方を含んでいてもよい。
【0025】
第１～第４側面５Ａ～５Ｄは、第１側面５Ａ、第２側面５Ｂ、第３側面５Ｃおよび第４側面５Ｄを含む。第１側面５Ａおよび第２側面５Ｂは、第１方向Ｘに延び、第１方向Ｘに直交する第２方向Ｙに対向している。第３側面５Ｃおよび第４側面５Ｄは、第２方向Ｙに延び、第１方向Ｘに対向している。
図５および図６に示すように、半導体チップ２は、第２主面４の表層部に形成されたｐ型領域６（第２導電型領域）を含む。ｐ型領域６は、第２主面４の表層部の全域に形成され、第２主面４および第１～第４側面５Ａ～５Ｄから露出している。ｐ型領域６のｐ型不純物濃度は、１．０×１０１３ｃｍ－３以上１．０×１０１５ｃｍ－３以下であってもよい。ｐ型領域６の厚さは、１００μｍ以上５００μｍ以下であってもよい。ｐ型領域６は、この実施形態では、ｐ型の半導体基板によって形成されている。
図５および図６に示すように、半導体チップ２は、第２主面４の表層部に形成されたｐ型領域６（第２導電型領域）を含む。ｐ型領域６は、第２主面４の表層部の全域に形成され、第２主面４および第１～第４側面５Ａ～５Ｄから露出している。ｐ型領域６のｐ型不純物濃度は、１．０×１０１３ｃｍ－３以上１．０×１０１５ｃｍ－３以下であってもよい。ｐ型領域６の厚さは、１００μｍ以上５００μｍ以下であってもよい。ｐ型領域６は、この実施形態では、ｐ型の半導体基板によって形成されている。
【0026】
半導体チップ２は、第１主面３の表層部に形成されたｎ型領域７（第１導電型領域）を含む。ｎ型領域７は、この実施形態では、ｐ型領域６に直接に接している。ｎ型領域７のｎ型不純物濃度は、１．０×１０１４ｃｍ－３以上１．０×１０１６ｃｍ－３以下であってもよい。ｎ型領域７は、第１主面３の表層部の全域に形成され、第１主面３および第１～第１～第４側面５Ａ～５Ｄから露出している。ｎ型領域７の厚さは、たとえば、ｐ型領域６の厚さよりも小さい。ｎ型領域７の厚さは、５μｍ以上２０μｍ以下であってもよい。ｎ型領域７は、この実施形態では、ｎ型のエピタキシャル層によって形成されている。なお、ｎ型領域７は、比較的低い不純物濃度を有しているので、ｎ－型の領域と称してもよい。
【0027】
ｎ型領域７には、素子分離ウェル１３が形成されている。素子分離ウェル１３は、たとえば、平面視で環状に形成されている。素子分離ウェル１３は、これに限らず、平面視でたとえば、円環状または三角環状等の他の閉曲線構造であってもよい。
図５および図６に示すように、素子分離ウェル１３は、第２主面４側に形成されたｐ型の第１ピラー領域１４と、第１主面３側に形成された第２ピラー領域１５との２層構造であってもよい。素子分離ウェル１３の第１ピラー領域１４と第２ピラー領域１５との境界は、ｎ型領域７に設定されている。第１ピラー領域１４と第２ピラー領域１５との境界は、たとえば、半導体チップ２の第１主面３から１．０μｍ以上２．０μｍ以下の深さ位置に設定されていてもよい。
図５および図６に示すように、素子分離ウェル１３は、第２主面４側に形成されたｐ型の第１ピラー領域１４と、第１主面３側に形成された第２ピラー領域１５との２層構造であってもよい。素子分離ウェル１３の第１ピラー領域１４と第２ピラー領域１５との境界は、ｎ型領域７に設定されている。第１ピラー領域１４と第２ピラー領域１５との境界は、たとえば、半導体チップ２の第１主面３から１．０μｍ以上２．０μｍ以下の深さ位置に設定されていてもよい。
【0028】
ｎ型領域７には、素子分離ウェル１３によって、複数のデバイス領域８が区画されている。複数のデバイス領域８の個数および配置は任意である。複数のデバイス領域８は、第１主面３の表層部を利用して形成された機能デバイスを含んでいてもよい。機能デバイスは、たとえば、半導体スイッチングデバイス、半導体整流デバイスおよび受動デバイスのうちの少なくとも１つを含んでいてもよい。機能デバイスは、たとえば、半導体スイッチングデバイス、半導体整流デバイスおよび受動デバイスのうちの少なくとも２つが組み合わされた回路網を含んでいてもよい。
【0029】
半導体スイッチングデバイスは、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＢＪＴ（Bipolar Junction Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Junction Transistor）およびＪＦＥＴ（Junction Field Effect Transistor）のうちの少なくとも１つを含んでいてもよい。半導体整流デバイスは、たとえば、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、ツェナダイオード、ショットキーバリアダイオードおよびファーストリカバリーダイオードのうちの少なくとも１つを含んでいてもよい。受動デバイスは、たとえば、抵抗、コンデンサおよびインダクタのうちの少なくとも１つを含んでいてもよい。
【0030】
複数のデバイス領域８は、ＭＯＳＦＥＴの一例としてのＬＤＭＯＳＦＥＴ（Lateral Double diffused MOSFET）が形成されたＬＤＭＯＳ領域９を含む（図１の領域II参照）。以下では、ＬＤＭＯＳ領域９の構造について具体的に説明する。
半導体チップ２の第１主面３には、フィールド絶縁膜１７が形成されている。フィールド絶縁膜１７は、図５および図６に示すように、素子分離ウェル１３の一部に重なると共に、素子分離ウェル１３の内側の領域に選択的に形成されている。フィールド絶縁膜１７は、たとえば、ｎ型領域７の表面（第１主面３）を選択的に酸化させて形成したＬＯＣＯＳ膜であってもよい。
半導体チップ２の第１主面３には、フィールド絶縁膜１７が形成されている。フィールド絶縁膜１７は、図５および図６に示すように、素子分離ウェル１３の一部に重なると共に、素子分離ウェル１３の内側の領域に選択的に形成されている。フィールド絶縁膜１７は、たとえば、ｎ型領域７の表面（第１主面３）を選択的に酸化させて形成したＬＯＣＯＳ膜であってもよい。
【0031】
フィールド絶縁膜１７は、第１開口部１７ａと、第２開口部１７ｂとを有している。第１開口部１７ａは、図２に示すように、平面視で第２方向Ｙに長く延びる矩形状に形成されている。第２開口部１７ｂは、平面視で第２方向Ｙに長く延びる長円状に形成されている。第１方向Ｘにおいて、第１開口部１７ａは、第２開口部１７ｂを挟むように一対形成されていてもよい。
【0032】
ＬＤＭＯＳ領域９には、ＬＤＭＯＳ２０が形成されている。ＬＤＭＯＳ２０は、第１主面３の表層部に形成されたｎ型（第１導電型）のドリフト領域２１を含む。ドリフト領域２１は、ｎ型領域７によって形成されている。図５および図６に示すように、ｎ型領域７の表層部には、ｎ型のウェル領域２２およびｐ型のボディ領域２３が形成されている。ｎ型のウェル領域２２およびｐ型のボディ領域２３は、第１方向Ｘに互いに間隔をおいて形成されている。ｎ型のウェル領域２２は、図２に示すように、ｐ型のボディ領域２３を取り囲むように平面視で環状に形成されている。すなわち、ｐ型のボディ領域２３は、第１方向Ｘにおいてｎ型のウェル領域２２の間に形成されている。ｎ型のウェル領域２２は、ｎ型のドリフト領域２１よりも高いｎ型不純物濃度を有していてもよい。ウェル領域２２のｎ型不純物濃度は、たとえば、５．０×１０１５ｃｍ－３以上５．０×１０１７ｃｍ－３以下であってもよい。また、ｐ型のボディ領域２３のｐ型不純物濃度は、たとえば、１．０×１０１６ｃｍ－３以上５．０×１０１７ｃｍ－３以下であってもよい。
【0033】
図５および図６に示すように、平面視で第２開口部１７ｂの内側では、ボディ領域２３と、ｎ型のウェル領域２２の一部と、ｎ型のウェル領域２２およびボディ領域２３の間に形成されているｎ型領域７とがフィールド絶縁膜１７から露出している。
ウェル領域２２の表層部には、ｎ型のドレイン領域２５が形成されている。ｎ型のドレイン領域２５は、ｎ型のウェル領域２２よりも高いｎ型不純物濃度を有していてもよい。ドレイン領域２５のｎ型不純物濃度は、たとえば、１．０×１０１６ｃｍ－３以上５．０×１０１７ｃｍ－３以下であってもよい。ｎ型のドレイン領域２５は、第１開口部１７ａにおいてフィールド絶縁膜１７から露出している。
ウェル領域２２の表層部には、ｎ型のドレイン領域２５が形成されている。ｎ型のドレイン領域２５は、ｎ型のウェル領域２２よりも高いｎ型不純物濃度を有していてもよい。ドレイン領域２５のｎ型不純物濃度は、たとえば、１．０×１０１６ｃｍ－３以上５．０×１０１７ｃｍ－３以下であってもよい。ｎ型のドレイン領域２５は、第１開口部１７ａにおいてフィールド絶縁膜１７から露出している。
【0034】
ｐ型のボディ領域２３は、ｎ型のドレイン領域２５から第１方向Ｘに間隔をおいて形成されている。ｐ型のボディ領域２３の表層部には、ｎ型のソース領域２６が形成されている。
ソース領域２６は、図３および図４に示すように、第１方向Ｘに沿う一対の第１縁部３８と、第２方向Ｙに沿う一対の第２縁部３９とによって形成された平面視四角形状に形成されていてもよい。ソース領域２６の第１縁部３８は、第１方向Ｘにおいてドレイン領域２５に対向している。ソース領域２６の第１縁部３８の外縁は、ソース領域２６の側部２６ａと定義してもよい。ソース領域２６は、第１方向Ｘにおいて第１幅Ｗ１（一対の側部２６ａ間の距離）を有している。第１幅Ｗ１は、たとえば、０．７μｍ以上１．０μｍ以下であってもよい。
ソース領域２６は、図３および図４に示すように、第１方向Ｘに沿う一対の第１縁部３８と、第２方向Ｙに沿う一対の第２縁部３９とによって形成された平面視四角形状に形成されていてもよい。ソース領域２６の第１縁部３８は、第１方向Ｘにおいてドレイン領域２５に対向している。ソース領域２６の第１縁部３８の外縁は、ソース領域２６の側部２６ａと定義してもよい。ソース領域２６は、第１方向Ｘにおいて第１幅Ｗ１（一対の側部２６ａ間の距離）を有している。第１幅Ｗ１は、たとえば、０．７μｍ以上１．０μｍ以下であってもよい。
【0035】
ソース領域２６の第２縁部３９は、図４に示すように、第１方向Ｘにおける端部において選択的に突出した突出部４４を含んでいてもよい。突出部４４は、一対の第２縁部３９のそれぞれに形成されている。
ソース領域２６は、ｎ型の高濃度部２６ｂと、高濃度部２６ｂよりも不純物濃度が低いｎ型の低濃度部２６ｃとを含んでいてもよい。高濃度部２６ｂは、ｎ型のウェル領域２２よりも高いｎ型不純物濃度を有していてもよい。高濃度部２６ｂのｎ型不純物濃度は、たとえば、１．０×１０１９ｃｍ－３以上１．０×１０２２ｃｍ－３以下であってもよい。一方、低濃度部２６ｃは、ｎ型のウェル領域２２よりも低いｎ型不純物濃度を有していてもよい。低濃度部２６ｃのｎ型不純物濃度は、たとえば、１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下であってもよい。
ソース領域２６は、ｎ型の高濃度部２６ｂと、高濃度部２６ｂよりも不純物濃度が低いｎ型の低濃度部２６ｃとを含んでいてもよい。高濃度部２６ｂは、ｎ型のウェル領域２２よりも高いｎ型不純物濃度を有していてもよい。高濃度部２６ｂのｎ型不純物濃度は、たとえば、１．０×１０１９ｃｍ－３以上１．０×１０２２ｃｍ－３以下であってもよい。一方、低濃度部２６ｃは、ｎ型のウェル領域２２よりも低いｎ型不純物濃度を有していてもよい。低濃度部２６ｃのｎ型不純物濃度は、たとえば、１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下であってもよい。
【0036】
高濃度部２６ｂは、ソース領域２６の内方部に形成されていてもよい。低濃度部２６ｃは、第１方向Ｘにおいて高濃度部２６ｂの両端部に一体的に形成され、第２方向Ｙに沿って延びるソース領域２６の第１縁部３８を形成していてもよい。高濃度部２６ｂと低濃度部２６ｃとの境界部４０は、第２方向Ｙに沿って一対の第２縁部３９間に形成されており、第２方向Ｙに沿ってソース領域２６を分断している。また、ソース領域２６の突出部４４は、図４に示すように、低濃度部２６ｃで形成されていてもよい。つまり、低濃度部２６ｃは、突出部４４を起点に第２方向Ｙに沿って直線状に延びていてもよい。
【0037】
また、ｐ型のボディ領域２３の表層部には、第２方向Ｙにソース領域２６と隣接するｐ型のコンタクト領域２７が形成されている。ｐ型のコンタクト領域２７は、本発明の不純物領域の一例である。ｐ型のコンタクト領域２７は、ｐ型のボディ領域２３よりも高い不純物濃度を有していてもよい。コンタクト領域２７のｐ型不純物濃度は、たとえば、１．０×１０１９ｃｍ－３以上１．０×１０２２ｃｍ－３以下であってもよい。
【0038】
コンタクト領域２７は、図３および図４に示すように、第１方向Ｘに沿う一対の第１縁部５６と、第２方向Ｙに沿う一対の第２縁部５７とによって形成された平面視四角形状に形成されていてもよい。コンタクト領域２７の第１縁部５６は、第１方向Ｘにおいてドレイン領域２５に対向している。コンタクト領域２７の第１縁部５６の外縁は、コンタクト領域２７の側部２７ａと定義してもよい。
【0039】
また、コンタクト領域２７は、第２縁部５７がソース領域２６の第２縁部３９に接することによって、ソース領域２６に隣接している。また、コンタクト領域２７の第２縁部５７は、ソース領域２６の一対の突出部４４の間の領域に形成されており、一対の突出部４４に挟まれている。他の言い方では、コンタクト領域２７の第２縁部５７は、ソース領域２６の第２縁部３９内に向かって選択的に突出していてもよい。
【0040】
コンタクト領域２７は、第１方向Ｘにおいて第２幅Ｗ２（一対の側部２７ａ間の距離）を有している。第２幅Ｗ２は、ソース領域２６の第１幅Ｗ１よりも狭く、たとえば、０．５μｍ以上０．８μｍ以下であってもよい。これにより、図２に示すように、コンタクト領域２７の側部２７ａは、第１方向Ｘにおいて、ソース領域２６の側部２６ａよりもドレイン領域２５から遠い位置に形成されている。第２方向Ｙに沿って交互に連続する複数の側部２６ａおよび複数の側部２７ａの観点では、コンタクト領域２７の側部２７ａは、第２方向Ｙにおいて隣り合うソース領域２６の一対の側部２６ａに対してドレイン領域２５とは反対側に窪んでいる。
【0041】
図４に示すように、ソース領域２６の第１縁部３８は、コンタクト領域２７の第１縁部５６に対してドレイン領域２５側に膨らんだ膨出部あってもよい。この膨出部は、ソース領域２６の低濃度部２６ｃで形成されていてもよい。ソース領域２６の第１縁部３８の膨出形状は、図３に示すように、平面視長方形状であってもよいし、図４に示すように、略半楕円形状であってもよい。図４の場合、ソース領域２６の側部２６ａ（第１縁部３８の外縁）は、第２方向Ｙに沿って延びる直線部２６１ａと、直線部２６１ａの端部からコンタクト領域２７の側部２７ａに向かって第２方向Ｙに傾斜して延び、側部２７ａに連続する傾斜部２６２ａとを含んでいてもよい。傾斜部２６２ａは、突出部４４の外縁を形成していてもよい。
【0042】
また、ソース領域２６の高濃度部２６ｂと低濃度部２６ｃとの境界部４０は、図３に示すように、コンタクト領域２７の側部２７ａの延長線上に形成されていてもよいし、図４に示すように、コンタクト領域２７の側部２７ａよりも内側に形成されていてもよい。
図３の場合では、高濃度部２６ｂの第１方向Ｘにおける幅Ｗ１´は、コンタクト領域２７の第１方向Ｘにおける幅（Ｗ２）と略同じであってもよい。また、コンタクト領域２７は、第２方向Ｙにおいて、ソース領域２６の高濃度部２６ｂに接続されている一方、低濃度部２６ｃからボディ領域２３を介して離れていてもよい。
図３の場合では、高濃度部２６ｂの第１方向Ｘにおける幅Ｗ１´は、コンタクト領域２７の第１方向Ｘにおける幅（Ｗ２）と略同じであってもよい。また、コンタクト領域２７は、第２方向Ｙにおいて、ソース領域２６の高濃度部２６ｂに接続されている一方、低濃度部２６ｃからボディ領域２３を介して離れていてもよい。
【0043】
図４の場合では、高濃度部２６ｂの第１方向Ｘにおける幅Ｗ１´は、コンタクト領域２７の第１方向Ｘにおける幅（Ｗ２）よりも小さくてもよい。また、コンタクト領域２７は、第２方向Ｙにおいて、ソース領域２６の高濃度部２６ｂに接続される部分と、低濃度部２６ｃ（突出部４４）に接続される部分とを有している。
また、図２および図３に示すように、ソース領域２６およびコンタクト領域２７は、第２方向Ｙに交互に複数形成されている。図３に示すように、ソース領域２６の第２方向Ｙにおける第１長さＬ１は、コンタクト領域２７の第２方向Ｙにおける第２長さＬ２よりも大きい。すなわち、第１長さＬ１に対する第２長さＬ２の比Ｌ２／Ｌ１は、１よりも小さい。たとえば、比Ｌ２／Ｌ１は１／２である。
また、図２および図３に示すように、ソース領域２６およびコンタクト領域２７は、第２方向Ｙに交互に複数形成されている。図３に示すように、ソース領域２６の第２方向Ｙにおける第１長さＬ１は、コンタクト領域２７の第２方向Ｙにおける第２長さＬ２よりも大きい。すなわち、第１長さＬ１に対する第２長さＬ２の比Ｌ２／Ｌ１は、１よりも小さい。たとえば、比Ｌ２／Ｌ１は１／２である。
【0044】
ボディ領域２３は、この実施形態では、図３に示すように、ソース領域２６およびコンタクト領域２７の繰り返し構造を取り囲むように平面視環状に形成されている。より具体的には、ボディ領域２３は、第２方向Ｙに沿って延びる一対の側部５４と、一対の側部５４の同士を接続する一対の端部５８とを一体的に含む長円環状に形成されている。
ボディ領域２３の側部５４は、図３に示すように、第１方向Ｘにおいてソース領域２６の側部２６ａに対向する第１側部５１と、第１方向Ｘにおいてコンタクト領域２７の側部２７ａに対向する第２側部５２とを含んでいてもよい。第１側部５１は、ソース領域２６の第１方向Ｘにおける両側にそれぞれ形成されている。一方、第２側部５２は、コンタクト領域２７の第１方向Ｘにおける両側にそれぞれ形成されている。第１側部５１および第２側部５２は、それぞれ第２方向Ｙに延びる直線状であってもよい。
ボディ領域２３の側部５４は、図３に示すように、第１方向Ｘにおいてソース領域２６の側部２６ａに対向する第１側部５１と、第１方向Ｘにおいてコンタクト領域２７の側部２７ａに対向する第２側部５２とを含んでいてもよい。第１側部５１は、ソース領域２６の第１方向Ｘにおける両側にそれぞれ形成されている。一方、第２側部５２は、コンタクト領域２７の第１方向Ｘにおける両側にそれぞれ形成されている。第１側部５１および第２側部５２は、それぞれ第２方向Ｙに延びる直線状であってもよい。
【0045】
図３に示すように、第１主面３の表層部において、第２側部５２は、第１側部５１よりもコンタクト領域２７側に形成されている。これにより、ボディ領域２３の側部５４は、第２側部５２においてコンタクト領域２７側へ窪んでいる。すなわち、ボディ領域２３は、第１方向Ｘにおける第１側部５１同士の間の距離ＷＳが、第１方向における第２側部５２同士の距離ＷＣよりも大きい。
【0046】
ここで、第１方向Ｘにおける、ボディ領域２３の第１側部５１と、ソース領域２６との距離を第３幅Ｗ３とする。また、第１方向Ｘにおける、ボディ領域２３の第２側部５２と、コンタクト領域２７との距離を第４幅Ｗ４とする。そうすると、距離ＷＳは、第１幅Ｗ１と、２つの第３幅Ｗ３との和となり（ＷＳ＝Ｗ１＋Ｗ３×２）、距離ＷＣは、第２幅Ｗ２と、２つの第４幅Ｗ４との和となる（ＷＣ＝Ｗ２＋Ｗ４×２）。距離ＷＳは、距離ＷＣよりも大きい。
【0047】
また、ソース領域２６の側方（第１方向Ｘ）に形成される第１チャネル領域３２のチャネル長は第３幅Ｗ３となる。一方、コンタクト領域２７の側方（第１方向Ｘ）に形成される第２チャネル領域３３のチャネル長は第４幅Ｗ４となる。
この実施形態では、第１側部５１およびソース領域２６の距離（第３幅Ｗ３）が、第２側部５２およびコンタクト領域２７の距離（第４幅Ｗ４）の９５％～１０５％の大きさであってもよい。つまり、第３幅Ｗ３が、第４幅Ｗ４と略同じである。したがって、第１チャネル領域３２のチャネル長（第３幅Ｗ３）は、第２チャネル領域３３のチャネル長（第４幅Ｗ４）と略同じになっている。
この実施形態では、第１側部５１およびソース領域２６の距離（第３幅Ｗ３）が、第２側部５２およびコンタクト領域２７の距離（第４幅Ｗ４）の９５％～１０５％の大きさであってもよい。つまり、第３幅Ｗ３が、第４幅Ｗ４と略同じである。したがって、第１チャネル領域３２のチャネル長（第３幅Ｗ３）は、第２チャネル領域３３のチャネル長（第４幅Ｗ４）と略同じになっている。
【0048】
また、ボディ領域２３は、第１側部５１および第２側部５２を繋ぐ傾斜側部５３を含む。傾斜側部５３は、第１側部５１から第２側部５２に向かって徐々にコンタクト領域２７に近づくように傾斜している。他の言い方では、平面視において、第１側部５１と傾斜側部５３との挟角、および第２側部５２と傾斜側部５３との挟角の少なくとも一方が、鈍角であってもよい。これにより、各挟角の部分においてボディ領域２３に電界が集中することを抑制することができる。
【0049】
また、傾斜側部５３とソース領域２６との距離は、第５幅Ｗ５となる。第５幅Ｗ５は、第１方向Ｘに対して傾斜する方向に沿って測定することができる。
傾斜側部５３は、ソース領域２６およびコンタクト領域２７の境界に対して、第１方向Ｘに重なるように形成されている。傾斜側部５３は、ソース領域２６に対して第１方向Ｘに重ならず、かつコンタクト領域２７に対して第１方向Ｘに重なるように形成してもよい。
傾斜側部５３は、ソース領域２６およびコンタクト領域２７の境界に対して、第１方向Ｘに重なるように形成されている。傾斜側部５３は、ソース領域２６に対して第１方向Ｘに重ならず、かつコンタクト領域２７に対して第１方向Ｘに重なるように形成してもよい。
【0050】
また、ボディ領域２３の側部５４は、図４に示すように、交互に連続するソース領域２６の第１縁部３８およびコンタクト領域２７の第１縁部５６に沿って延びており、ソース領域２６の第１縁部３８の形状に沿って湾曲していてもよい。たとえば、第２方向Ｙにおいてコンタクト領域２７の第１縁部５６に平行に延びる直線状の側部５９と、側部５９から、ソース領域２６の第１縁部３８の膨出形状に合わせて湾曲した形状でドレイン領域２５側に膨らむ側部６０とを含んでいてもよい。
【0051】
図５および図６に示すように、フィールド絶縁膜１７の第２開口部１７ｂの内側における第１主面３には、ゲート絶縁膜２８が形成されている。ゲート絶縁膜２８は、ウェル領域２２、ドリフト領域２１およびボディ領域２３に跨がるように形成されている。ソース領域２６の高濃度部２６ｂおよびコンタクト領域２７は、ゲート絶縁膜２８から露出している。ゲート絶縁膜２８は、たとえば、第１主面３を熱酸化して形成したシリコン酸化膜であってもよい。また、ゲート絶縁膜２８の厚さは、たとえば、０．４μｍ以上１．０μｍ以下であってもよい。
【0052】
第１主面３には、ゲート絶縁膜２８を介してゲート電極２９が形成されている。ゲート電極２９は、ゲート絶縁膜２８およびフィールド絶縁膜１７を選択的に覆うように形成されている。ゲート電極２９は、たとえば、ポリシリコンまたはアルミニウム等の導電材料を含んでいてもよい。ゲート電極２９の厚さは、たとえば、０．４μｍ以上１．０μｍ以下であってもよい。ゲート電極２９の側壁は、絶縁膜であるサイドウォール３１によって覆われている。
【0053】
ゲート電極２９がゲート絶縁膜２８を介してボディ領域２３と対向する領域が、ＬＤＭＯＳ２０のチャネル領域３２，３３である。チャネル領域３２，３３のチャネルの形成は、ゲート電極２９によって制御される。チャネル領域３２，３３は、ソース領域２６とドリフト領域２１との間でボディ領域２３に形成される第１チャネル領域３２と、コンタクト領域２７とドリフト領域２１との間でボディ領域２３に形成される第２チャネル領域３３とを含む。
【0054】
第１主面３には、ゲート電極２９およびフィールド絶縁膜１７を覆うように層間絶縁膜３４が形成されている。層間絶縁膜３４は、たとえば、酸化膜および窒化膜の少なくとも一方を含む絶縁膜によって形成されている。なお、層間絶縁膜３４は、複数層の層間絶縁膜によって形成されていてもよい。
層間絶縁膜３４には、ドレイン開口３５、ソース開口３６およびバックゲート開口３７が形成されている。ドレイン開口３５、ソース開口３６およびバックゲート開口３７は、層間絶縁膜３４をその厚み方向（法線方向Ｚ）に貫通している。
層間絶縁膜３４には、ドレイン開口３５、ソース開口３６およびバックゲート開口３７が形成されている。ドレイン開口３５、ソース開口３６およびバックゲート開口３７は、層間絶縁膜３４をその厚み方向（法線方向Ｚ）に貫通している。
【0055】
ドレイン開口３５は、平面視でドレイン領域２５に重なる位置に形成されている。図２に示すように、ドレイン開口３５は、第２方向Ｙに沿って配列された複数個のドレイン開口３５を含んでいてもよい。各ドレイン開口３５は、平面視四角形状であってもよい。また、図示はしないが、ドレイン開口３５は、第２方向Ｙに沿って長い１つのドレイン開口３５を含んでいてもよい。
【0056】
ソース開口３６は、平面視でソース領域２６に重なる位置に形成されている。バックゲート開口３７は、平面視でコンタクト領域２７に重なる位置に形成されている。ソース開口３６およびバックゲート開口３７は、それぞれ、各ソース領域２６および各コンタクト領域２７に対して１つずつ形成されていてもよいし、複数個形成されていてもよい。また、各ソース領域２６および各コンタクト領域２７に対して、ソース開口３６およびバックゲート開口３７の一方が複数形成され、他方が１つ形成されていてもよい。各ソース開口３６およびバックゲート開口３７は、平面視四角形状であってもよい。
【0057】
この実施形態では、ソース領域２６の第１長さＬ１がコンタクト領域２７の第２長さＬ２よりも長いため、各ソース領域２６に対してソース開口３６が複数個形成され、各コンタクト領域２７に対してバックゲート開口３７が１つ形成されている。たとえば、図３に示すように、第２方向Ｙに沿って、２つ１セットのソース開口３６および１つのバックゲート開口３７が交互に配列されている。これにより、コンタクト領域２７に対して相対的に広い面積を有するソース領域２６に対する全体としてのコンタクト抵抗を低減することができる。
【0058】
図５に示すように、ドレイン開口３５の内部には、ドレインコンタクト電極４１が形成されている。ドレインコンタクト電極４１は、ドレイン領域２５に接続されている。ソース開口３６の内部には、ソースコンタクト電極４２が形成されている。また、ソースコンタクト電極４２は、ソース領域２６に接続されている。
図６に示すように、バックゲート開口３７の内部には、バックゲートコンタクト電極４３が形成されている。バックゲートコンタクト電極４３は、コンタクト領域２７に接続されている。
図６に示すように、バックゲート開口３７の内部には、バックゲートコンタクト電極４３が形成されている。バックゲートコンタクト電極４３は、コンタクト領域２７に接続されている。
【0059】
ドレインコンタクト電極４１、ソースコンタクト電極４２およびバックゲートコンタクト電極４３は、Ｔｉ系金属膜（Ｔｉ膜およびＴｉＮ膜のうちの少なくとも１つ）によって形成されている。
層間絶縁膜３４上には、ドレイン配線４５、ソース配線４６およびバックゲート配線４７が形成されている。ドレイン配線４５は、ドレインコンタクト電極４１に接続されている。ソース配線４６は、ソースコンタクト電極４２に接続されている。また、バックゲート配線４７は、バックゲートコンタクト電極４３に接続されている。
層間絶縁膜３４上には、ドレイン配線４５、ソース配線４６およびバックゲート配線４７が形成されている。ドレイン配線４５は、ドレインコンタクト電極４１に接続されている。ソース配線４６は、ソースコンタクト電極４２に接続されている。また、バックゲート配線４７は、バックゲートコンタクト電極４３に接続されている。
【0060】
ドレイン配線４５、ソース配線４６およびバックゲート配線４７は、Ｔｉ系金属膜、Ａｌ系金属膜、およびＴｉ系金属膜を含む積層構造を有していてもよい。Ａｌ系金属膜は、純Ａｌ膜（純度が９９％以上のＡｌ膜）、ＡｌＳｉ合金膜、ＡｌＣｕ合金膜およびＡｌＳｉＣｕ合金膜のうちの少なくとも一つを含んでいてもよい。
こうして、ドレイン配線４５は、ドレインコンタクト電極４１を介してドレイン領域２５に電気的に接続されている。ソース配線４６は、ソースコンタクト電極４２を介してソース領域２６に電気的に接続されている。また、バックゲート配線４７は、バックゲートコンタクト電極４３を介してコンタクト領域２７に電気的に接続されている。
こうして、ドレイン配線４５は、ドレインコンタクト電極４１を介してドレイン領域２５に電気的に接続されている。ソース配線４６は、ソースコンタクト電極４２を介してソース領域２６に電気的に接続されている。また、バックゲート配線４７は、バックゲートコンタクト電極４３を介してコンタクト領域２７に電気的に接続されている。
【0061】
（半導体装置１の作用効果）
たとえば、ソース－ドレイン間の短チャネルを抑制するために、チャネル長を一定以上にする場合がある。この半導体装置１では、図２～図４に示すように、ソース領域２６がコンタクト領域２７よりもドレイン領域２５側に膨らんでいて、第１方向Ｘにおいて幅広である。そのため、ソース領域２６から第１方向Ｘに沿うチャネル長を基準にしてチャネル長を一律に設定したのでは、コンタクト領域２７から第１方向Ｘに沿うチャネル長が必要以上に長くなる場合がある。
たとえば、ソース－ドレイン間の短チャネルを抑制するために、チャネル長を一定以上にする場合がある。この半導体装置１では、図２～図４に示すように、ソース領域２６がコンタクト領域２７よりもドレイン領域２５側に膨らんでいて、第１方向Ｘにおいて幅広である。そのため、ソース領域２６から第１方向Ｘに沿うチャネル長を基準にしてチャネル長を一律に設定したのでは、コンタクト領域２７から第１方向Ｘに沿うチャネル長が必要以上に長くなる場合がある。
【0062】
そこで、半導体装置１では、図３に示すように、コンタクト領域２７の側方（第１方向Ｘ）におけるボディ領域２３の第２側部５２が、ソース領域２６の側方（第１方向Ｘ）におけるボディ領域２３の第１側部５１よりもコンタクト領域２７側に形成されている。これにより、ボディ領域２３の側部５４が平坦である構成に比べて、ボディ領域２３の第１側部５１およびソース領域２６の間に形成される第１チャネル領域３２のチャネル長（第３幅Ｗ３）と、ボディ領域２３の第２側部５２およびコンタクト領域２７の間に形成される第２チャネル領域３３のチャネル長（第４幅Ｗ４）との差を小さくすることができる。これにより、第１チャネル領域３２については短チャネルを抑制するためのチャネル長を確保しつつ、第２チャネル領域３３についてはチャネル長を短くしてチャネル抵抗を低減することができる。
【0063】
一方、第２チャネル領域３３の短チャネルの抑制に関しては、ソース領域２６から第１方向Ｘに傾斜する方向に沿うチャネル長（たとえば、傾斜側部５３とソース領域２６との距離（第５幅Ｗ５））が短チャネルを抑制できるだけの距離であればよい。つまり、第５幅Ｗ５の大きさが第３幅Ｗ３と略同じ範囲内であれば短チャネルを抑制できるので、この条件の下、第４幅Ｗ４を狭めることによってチャネル抵抗をさらに低減することができる。
【0064】
（半導体装置１の製造方法）
次に、図７Ａ～図７Ｓを参照して、半導体装置１の製造工程について説明する。図７Ａ～図７Ｓは、前述の半導体装置１の製造工程を示す縦断面図である。
図７Ａを参照して、ｐ型の半導体ウエハ１０が用意される。半導体ウエハ１０には、個々の半導体装置１となる領域を区画するデバイス領域切断予定ラインが設定される。半導体ウエハ１０は、半導体装置１のｐ型領域６に対応する。次に、第１レジストマスク６１を介して半導体ウエハ１０の主面の表層部に、ｐ型不純物が導入される。これにより、半導体ウエハ１０の主面の表層部に第１導入部１４ａが形成される。その後、第１レジストマスク６１が、半導体ウエハ１０から除去される。
次に、図７Ａ～図７Ｓを参照して、半導体装置１の製造工程について説明する。図７Ａ～図７Ｓは、前述の半導体装置１の製造工程を示す縦断面図である。
図７Ａを参照して、ｐ型の半導体ウエハ１０が用意される。半導体ウエハ１０には、個々の半導体装置１となる領域を区画するデバイス領域切断予定ラインが設定される。半導体ウエハ１０は、半導体装置１のｐ型領域６に対応する。次に、第１レジストマスク６１を介して半導体ウエハ１０の主面の表層部に、ｐ型不純物が導入される。これにより、半導体ウエハ１０の主面の表層部に第１導入部１４ａが形成される。その後、第１レジストマスク６１が、半導体ウエハ１０から除去される。
【0065】
次に、図７Ｂを参照して、エピタキシャル成長法によって、半導体ウエハ１０の主面からＳｉ、ＳｉＣ等の半導体材料がエピタキシャル成長され、ｎ型のエピタキシャル層が形成される。このエピタキシャル層は、ｎ型領域７に対応する。これにより、ｐ型領域６およびｎ型領域７を含む半導体ウエハ構造体１２が形成される。半導体ウエハ構造体１２は、第１主面３に対応する第１ウエハ主面９３と、第２主面４に対応する第２ウエハ主面９４とを含む。このとき、半導体ウエハ１０の主面に導入された第１導入部１４ａのｐ型不純物がｎ型領域７に拡散する。これにより、ｐ型の第１ピラー領域１４が形成される。
【0066】
なお、ｐ型の不純物としては、たとえば、Ｂ（ホウ素）またはＡｌ（アルミニウム）等を挙げることができ、ｎ型の不純物としては、たとえばＰ（リン）またはＡｓ（砒素）等を挙げることができる。
次に、図７Ｃを参照して、第２レジストマスク６２を介して半導体ウエハ構造体１２における第１ウエハ主面９３の表層部に、ｐ型の不純物が導入される。これにより、半導体ウエハ構造体１２の第１ウエハ主面９３の表層部に第２導入部１５ａが形成される。その後、第２レジストマスク６２が除去される。
次に、図７Ｃを参照して、第２レジストマスク６２を介して半導体ウエハ構造体１２における第１ウエハ主面９３の表層部に、ｐ型の不純物が導入される。これにより、半導体ウエハ構造体１２の第１ウエハ主面９３の表層部に第２導入部１５ａが形成される。その後、第２レジストマスク６２が除去される。
【0067】
次に、図７Ｄおよび図７Ｅを参照して、第３レジストマスク６３を介して半導体ウエハ構造体１２の第１ウエハ主面９３の表層部に、ｐ型不純物が導入される。ここで、図７Ｄは、図５に対応する部分の縦断面図であり、主に、ソース領域２６が形成される部分を示す図である。図７Ｅは、図６に対応する部分の縦断面図であり、主に、コンタクト領域２７が形成される部分を示す図である。第３レジストマスク６３は、ボディ領域２３を形成する領域に対応する開口６３ａを有している。これにより、半導体ウエハ構造体１２の第１ウエハ主面９３の表層部に第３導入部２３ａが形成される。
【0068】
このとき、図７Ｄに示すようにソース領域２６が形成される領域では、第３レジストマスク６３の開口６３ａを第１方向Ｘにおいて比較的幅広とすることによって、第１ウエハ主面９３の表層部に広い幅Ｗａでｐ型不純物が導入される。一方、図７Ｅに示すようにコンタクト領域２７が形成される領域では、第３レジストマスク６３の開口６３ａを第１方向Ｘにおいて比較的幅狭とすることによって、第１ウエハ主面９３の表層部に幅Ｗａよりも狭い幅Ｗｂでｐ型不純物が導入される。その後、第３レジストマスク６３が除去される。
【0069】
次に、図７Ｆおよび図７Ｇを参照して、第４レジストマスク６４を介して半導体ウエハ構造体１２の第１ウエハ主面９３の表層部に、ｎ型不純物が導入される。ここで、図７Ｆは、図５に対応する部分の縦断面図であり、主に、ソース領域２６が形成される部分を示す図である。図７Ｇは、図６に対応する部分の縦断面図であり、主に、コンタクト領域２７が形成される部分を示す図である。第４レジストマスク６４は、ウェル領域２２を形成する領域に対応する開口６４ａを有している。これにより、半導体ウエハ構造体１２の第１ウエハ主面９３の表層部に第４導入部２２ａが形成される。その後、第４レジストマスク６４が除去される。
【0070】
次に、図７Ｈおよび図７Ｉを参照して、半導体ウエハ構造体１２を熱処理することによって、第２導入部１５ａおよび第３導入部２３ａのｐ型不純物と、第４導入部２２ａのｎ型不純物とが半導体ウエハ構造体１２中に拡散する。ここで、図７Ｈは、図５に対応する部分の縦断面図であり、主に、ソース領域２６が形成される部分を示す図である。図７Ｉは、図６に対応する部分の縦断面図であり、主に、コンタクト領域２７が形成される部分を示す図である。これにより、第２導入部１５ａから第２ピラー領域１５が形成され、第３導入部２３ａからボディ領域２３が形成され、第４導入部２２ａからｎ型のウェル領域２２が形成される。
【0071】
次に、図７Ｊを参照して、ＣＶＤ法や熱酸化処理法によって、半導体ウエハ構造体１２の第１ウエハ主面９３にフィールド絶縁膜１７が形成される。次に、フィールド絶縁膜１７の第１開口部１７ａおよび第２開口部１７ｂから露出する第１ウエハ主面９３が、熱酸化される。これにより、ゲート絶縁膜２８が形成される。なお、フィールド絶縁膜１７およびゲート絶縁膜２８は、どちらが先に形成されてもよい。
【0072】
次に、図７Ｋを参照して、ゲート電極２９が形成される。たとえば、ＣＶＤ法によってゲート電極２９用のベース電極層（この実施形態では、導電性ポリシリコン層）がフィールド絶縁膜１７およびゲート絶縁膜２８を覆うように形成される。次に、レジストマスク（図示せず）を介するエッチングによってベース電極層の不要部分が除去されることによって、ゲート電極２９が形成される。このときのエッチングは、ウエットエッチングであってもよいし、ドライエッチングであってもよい。
【0073】
次に、図７Ｌを参照して、レジストマスク（図示せず）およびゲート電極２９をマスクとして、ｎ型不純物がボディ領域２３の表層部に導入される。これにより、ソース領域２６の低濃度部２６ｃが、ボディ領域２３の表層部にゲート電極２９に対して自己整合的に形成される。
次に、図７Ｍを参照して、ゲート電極２９の側壁を覆うサイドウォール３１が形成される。サイドウォール３１の形成工程では、たとえば、サイドウォール３１用のベース絶縁膜（図示せず）が、ゲート電極２９を覆うようにフィールド絶縁膜１７上に形成される。次に、ベース絶縁膜においてゲート電極２９の側壁を覆う部分が残存するように、ドライエッチング等のエッチングによって、ベース絶縁膜が選択的に除去される。
次に、図７Ｍを参照して、ゲート電極２９の側壁を覆うサイドウォール３１が形成される。サイドウォール３１の形成工程では、たとえば、サイドウォール３１用のベース絶縁膜（図示せず）が、ゲート電極２９を覆うようにフィールド絶縁膜１７上に形成される。次に、ベース絶縁膜においてゲート電極２９の側壁を覆う部分が残存するように、ドライエッチング等のエッチングによって、ベース絶縁膜が選択的に除去される。
【0074】
次に、図７Ｎを参照して、レジストマスク（図示せず）、フィールド絶縁膜１７およびサイドウォール３１を介して、ウェル領域２２の表層部およびボディ領域２３の表層部にｎ型不純物が導入される。これにより、ｎ型のドレイン領域２５がフィールド絶縁膜１７に対して自己整合的に形成され、ソース領域２６の高濃度部２６ｂがサイドウォール３１に対して自己整合的に形成される。ソース領域２６は、ボディ領域２３の表層部において第１方向Ｘに間隔を空けて形成される。
【0075】
次に、図７Ｏを参照して、レジストマスク（図示せず）およびサイドウォール３１を介してボディ領域２３の表層部にｐ型不純物が導入される。これにより、コンタクト領域２７がサイドウォール３１に対して自己整合的に形成される。コンタクト領域２７は、ソース領域２６と第２方向Ｙに沿って交互に形成される。
次に、図７Ｐおよび図７Ｑを参照して、たとえばＣＶＤ法によって、フィールド絶縁膜１７およびゲート電極２９を覆うように層間絶縁膜３４が形成される。ここで、図７Ｐは、図５に対応する部分の縦断面図であり、主に、ソース領域２６が形成される部分を示す図である。図７Ｑは、図６に対応する部分の縦断面図であり、主に、コンタクト領域２７が形成される部分を示す図である。次に、レジストマスク（図示せず）を介するエッチングによって、層間絶縁膜３４の不要部分が除去される。これにより、複数のドレイン開口３５、複数のソース開口３６および複数のバックゲート開口３７が層間絶縁膜３４に形成される。
次に、図７Ｐおよび図７Ｑを参照して、たとえばＣＶＤ法によって、フィールド絶縁膜１７およびゲート電極２９を覆うように層間絶縁膜３４が形成される。ここで、図７Ｐは、図５に対応する部分の縦断面図であり、主に、ソース領域２６が形成される部分を示す図である。図７Ｑは、図６に対応する部分の縦断面図であり、主に、コンタクト領域２７が形成される部分を示す図である。次に、レジストマスク（図示せず）を介するエッチングによって、層間絶縁膜３４の不要部分が除去される。これにより、複数のドレイン開口３５、複数のソース開口３６および複数のバックゲート開口３７が層間絶縁膜３４に形成される。
【0076】
次に、たとえばスパッタ法によって、Ｔｉ系金属膜（Ｔｉ膜およびＴｉＮ膜のうちの少なくとも１つ）が、複数のドレイン開口３５の壁面、複数のソース開口３６の壁面および複数のバックゲート開口３７の壁面および層間絶縁膜３４の主面に沿って膜状に形成される。次に、たとえばＣＶＤ法によって、タングステン（Ｗ）膜が、Ｔｉ系金属膜を覆うように形成される。タングステン膜は、Ｔｉ系金属膜を挟んで複数のドレイン開口３５、複数のソース開口３６および複数のバックゲート開口３７に埋め込まれ、Ｔｉ膜を挟んで層間絶縁膜３４の主面を覆う。
【0077】
その後、タングステン膜の不要部分およびＴｉ系金属膜の不要部分が、エッチングによって除去される。これにより、ドレインコンタクト電極４１、ソースコンタクト電極４２およびバックゲートコンタクト電極４３が形成される。
次に、図７Ｒおよび図７Ｓを参照して、たとえばスパッタ法によって、ドレイン配線４５、ソース配線４６およびバックゲート配線４７用の導電材料が、層間絶縁膜３４上に形成される。ここで、図７Ｒは、図５に対応する部分の縦断面図であり、主に、ソース領域２６が形成される部分を示す図である。図７Ｓは、図６に対応する部分の縦断面図であり、主に、コンタクト領域２７が形成される部分を示す図である。次に、レジストマスク（図示せず）を介するエッチングによって当該導電材料の不要部分が除去される。これにより、層間絶縁膜３４上にドレイン配線４５、ソース配線４６およびバックゲート配線４７が形成される。
その後、半導体ウエハ構造体１２が切断予定ラインに沿って切断される。これにより、一枚の半導体ウエハ構造体１２から複数の半導体装置１が切り出される。
次に、図７Ｒおよび図７Ｓを参照して、たとえばスパッタ法によって、ドレイン配線４５、ソース配線４６およびバックゲート配線４７用の導電材料が、層間絶縁膜３４上に形成される。ここで、図７Ｒは、図５に対応する部分の縦断面図であり、主に、ソース領域２６が形成される部分を示す図である。図７Ｓは、図６に対応する部分の縦断面図であり、主に、コンタクト領域２７が形成される部分を示す図である。次に、レジストマスク（図示せず）を介するエッチングによって当該導電材料の不要部分が除去される。これにより、層間絶縁膜３４上にドレイン配線４５、ソース配線４６およびバックゲート配線４７が形成される。
その後、半導体ウエハ構造体１２が切断予定ラインに沿って切断される。これにより、一枚の半導体ウエハ構造体１２から複数の半導体装置１が切り出される。
【0078】
［第２実施形態］
（半導体装置７１の構成）
図８は、ＣＭＯＳ領域１６を示す模式的な平面図である。図９は、ＣＭＯＳ領域１６のｎチャネルＭＯＳＦＥＴの拡大平面図である。図１０は、ゲート電極１２９を斜め上方から見た図である。図１１は、図９の一部をさらに拡大して示す図である。図１２は、図９に示すＸＩＩ－ＸＩＩ線に沿う断面図である。図１３は、図９に示すＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。
（半導体装置７１の構成）
図８は、ＣＭＯＳ領域１６を示す模式的な平面図である。図９は、ＣＭＯＳ領域１６のｎチャネルＭＯＳＦＥＴの拡大平面図である。図１０は、ゲート電極１２９を斜め上方から見た図である。図１１は、図９の一部をさらに拡大して示す図である。図１２は、図９に示すＸＩＩ－ＸＩＩ線に沿う断面図である。図１３は、図９に示すＸＩＩＩ－ＸＩＩＩ線に沿う断面図である。
【0079】
次に、図８～図１３を参照して、本発明の第２実施形態に係る半導体装置７１の構成について説明する。なお、以下では、上記第１実施形態に係る半導体装置１に対して述べた構造に対応する構造については同一の参照符号を付して説明を省略する。
半導体装置７１は、前述の半導体チップ２を含んでいる。なお、図１２および図１３では、ｐ型領域６を省略して示している。半導体チップ２のｎ型領域７の表層部には、素子分離部６８が形成されている。素子分離部６８は、たとえばＳＴＩ（Shallow Trench Isolation）等の絶縁膜であってもよい。
半導体装置７１は、前述の半導体チップ２を含んでいる。なお、図１２および図１３では、ｐ型領域６を省略して示している。半導体チップ２のｎ型領域７の表層部には、素子分離部６８が形成されている。素子分離部６８は、たとえばＳＴＩ（Shallow Trench Isolation）等の絶縁膜であってもよい。
【0080】
半導体装置７１は、図８に示すように、素子分離部６８によって区画された複数のデバイス領域８の一例として、ＣＭＯＳＦＥＴ（Complementary Metal Oxide Semiconductor Field Effect Transistor）が形成されたＣＭＯＳ領域１６を含む。ＣＭＯＳ領域１６は、素子分離部６８によって他のデバイス領域８から絶縁分離されている。
ＣＭＯＳ領域１６には、素子分離部６８によってさらに絶縁分離されたｎチャネルＭＯＳＦＥＴ７０およびｐチャネルＭＯＳＦＥＴ８０が形成されている。以下では、ｎチャネルＭＯＳＦＥＴ７０およびｐチャネルＭＯＳＦＥＴ８０のうち、ｎチャネルＭＯＳＦＥＴ７０の構造について詳細に説明し、ｐチャネルＭＯＳＦＥＴ８０の構造説明は省略する。ｐチャネルＭＯＳＦＥＴ８０の構造は、ｎチャネルＭＯＳＦＥＴ７０のｎ型半導体部分とｐ型半導体部分とを反転させればよい。
ＣＭＯＳ領域１６には、素子分離部６８によってさらに絶縁分離されたｎチャネルＭＯＳＦＥＴ７０およびｐチャネルＭＯＳＦＥＴ８０が形成されている。以下では、ｎチャネルＭＯＳＦＥＴ７０およびｐチャネルＭＯＳＦＥＴ８０のうち、ｎチャネルＭＯＳＦＥＴ７０の構造について詳細に説明し、ｐチャネルＭＯＳＦＥＴ８０の構造説明は省略する。ｐチャネルＭＯＳＦＥＴ８０の構造は、ｎチャネルＭＯＳＦＥＴ７０のｎ型半導体部分とｐ型半導体部分とを反転させればよい。
【0081】
ｎチャネルＭＯＳＦＥＴ７０は、ｎ型領域７の第１主面３の表層部に形成されたｐ型（第２導電型）のウェル領域５５を含む。ウェル領域５５は、ドリフト領域と称してもよい。ｐ型のウェル領域５５のｐ型不純物濃度は、１．０×１０１６ｃｍ－３以上５．０×１０１７ｃｍ－３以下であってもよい。ウェル領域５５の表層部は、素子分離部６８によって区画されている。ウェル領域５５は、第１主面３から素子分離部６８の底部よりも深く形成されており、素子分離部６８の底部を下側から覆っている。この実施形態では、ウェル領域５５は、素子分離部６８の底部に接する端部５５ａを有している。
【0082】
ｎチャネルＭＯＳＦＥＴ７０は、ｎ型のドレイン領域１２５、ｎ型のソース領域１２６およびｐ型のコンタクト領域１２７を含む。ｐ型のコンタクト領域１２７は、本発明の不純物領域の一例である。ｎ型のドレイン領域１２５、ｎ型のソース領域１２６およびｐ型のコンタクト領域１２７は、ウェル領域５５の表層部に形成されている。ｎ型のドレイン領域１２５は、ｎ型領域７よりも高いｎ型不純物濃度を有していてもよい。ドレイン領域１２５のｎ型不純物濃度は、たとえば、１．０×１０１９ｃｍ－３以上１．０×１０２２ｃｍ－３以下であってもよい。ｐ型のコンタクト領域１２７のｐ型不純物濃度は、たとえば、１．０×１０１９ｃｍ－３以上１．０×１０２２ｃｍ－３以下であってもよい。
【0083】
ドレイン領域１２５は、第２方向Ｙに沿って長い長尺状に形成されている。より具体的には、ドレイン領域１２５は、第２方向Ｙに沿って延びる一対の側部８４と、一対の側部８４の同士を接続する一対の端部８５とを一体的に含む形状に形成されている。
ソース領域１２６は、図９および図１１に示すように、第１方向Ｘに沿う一対の第１縁部１３８と、第２方向Ｙに沿う一対の第２縁部１３９とによって形成された平面視四角形状に形成されていてもよい。ソース領域１２６の第１縁部１３８は、第１方向Ｘにおいてドレイン領域１２５に対向している。ソース領域１２６の第１縁部１３８の外縁は、ソース領域１２６の側部１２６ａと定義してもよい。ソース領域１２６は、第１方向Ｘにおいて第１幅Ｈ１（一対の側部１２６ａ間の距離）を有している。第１幅Ｈ１は、たとえば、０．７μｍ以上１．０μｍ以下であってもよい。
ソース領域１２６は、図９および図１１に示すように、第１方向Ｘに沿う一対の第１縁部１３８と、第２方向Ｙに沿う一対の第２縁部１３９とによって形成された平面視四角形状に形成されていてもよい。ソース領域１２６の第１縁部１３８は、第１方向Ｘにおいてドレイン領域１２５に対向している。ソース領域１２６の第１縁部１３８の外縁は、ソース領域１２６の側部１２６ａと定義してもよい。ソース領域１２６は、第１方向Ｘにおいて第１幅Ｈ１（一対の側部１２６ａ間の距離）を有している。第１幅Ｈ１は、たとえば、０．７μｍ以上１．０μｍ以下であってもよい。
【0084】
ソース領域１２６の第２縁部１３９は、図１１に示すように、第１方向Ｘにおける端部において選択的に突出した突出部１４４を含んでいてもよい。突出部１４４は、一対の第２縁部１３９のそれぞれに形成されている。
ソース領域１２６は、ｎ型の高濃度部１２６ｂと、高濃度部１２６ｂよりも不純物濃度が低いｎ型の低濃度部１２６ｃとを含んでいてもよい。高濃度部１２６ｂは、ｎ型領域７よりも高いｎ型不純物濃度を有していてもよい。高濃度部１２６ｂのｎ型不純物濃度は、たとえば、１．０×１０１９ｃｍ－３以上１．０×１０２２ｃｍ－３以下であってもよい。一方、低濃度部１２６ｃは、ｎ型領域７よりも低いｎ型不純物濃度を有していてもよい。低濃度部１２６ｃのｎ型不純物濃度は、たとえば、１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下であってもよい。
ソース領域１２６は、ｎ型の高濃度部１２６ｂと、高濃度部１２６ｂよりも不純物濃度が低いｎ型の低濃度部１２６ｃとを含んでいてもよい。高濃度部１２６ｂは、ｎ型領域７よりも高いｎ型不純物濃度を有していてもよい。高濃度部１２６ｂのｎ型不純物濃度は、たとえば、１．０×１０１９ｃｍ－３以上１．０×１０２２ｃｍ－３以下であってもよい。一方、低濃度部１２６ｃは、ｎ型領域７よりも低いｎ型不純物濃度を有していてもよい。低濃度部１２６ｃのｎ型不純物濃度は、たとえば、１．０×１０１７ｃｍ－３以上１．０×１０１９ｃｍ－３以下であってもよい。
【0085】
高濃度部１２６ｂは、ソース領域１２６の内方部に形成されていてもよい。低濃度部１２６ｃは、第１方向Ｘにおいて高濃度部１２６ｂの両端部に一体的に形成され、第２方向Ｙに沿って延びるソース領域１２６の第１縁部１３８を形成していてもよい。高濃度部１２６ｂと低濃度部１２６ｃとの境界部１４０は、第２方向Ｙに沿って一対の第２縁部１３９間に形成されており、第２方向Ｙに沿ってソース領域１２６を分断している。また、ソース領域１２６の突出部１４４は、図１１に示すように、低濃度部１２６ｃで形成されていてもよい。つまり、低濃度部１２６ｃは、突出部１４４を起点に第２方向Ｙに沿って直線状に延びていてもよい。
【0086】
コンタクト領域１２７は、図９および図１１に示すように、第１方向Ｘに沿う一対の第１縁部１５６と、第２方向Ｙに沿う一対の第２縁部１５７とによって形成された平面視四角形状に形成されていてもよい。コンタクト領域１２７の第１縁部１５６は、第１方向Ｘにおいてドレイン領域１２５に対向している。コンタクト領域１２７の第１縁部１５６の外縁は、コンタクト領域１２７の側部１２７ａと定義してもよい。
【0087】
また、コンタクト領域１２７は、第２縁部１５７がソース領域１２６の第２縁部１３９に接することによって、ソース領域１２６に隣接している。また、コンタクト領域１２７の第２縁部１５７は、ソース領域１２６の一対の突出部１４４の間の領域に形成されており、一対の突出部１４４に挟まれている。他の言い方では、コンタクト領域１２７の第２縁部１５７は、ソース領域１２６の第２縁部１３９内に向かって選択的に突出していてもよい。
【0088】
コンタクト領域１２７は、第１方向Ｘにおいて第２幅Ｈ２（一対の側部１２７ａ間の距離）を有している。第２幅Ｈ２は、ソース領域１２６の第１幅Ｈ１よりも狭く、たとえば、０．５μｍ以上０．８μｍ以下であってもよい。これにより、図９に示すように、コンタクト領域１２７の側部１２７ａは、第１方向Ｘにおいて、ソース領域１２６の側部１２６ａよりもドレイン領域１２５から遠い位置に形成されている。第２方向Ｙに沿って交互に連続する複数の側部１２６ａおよび複数の側部１２７ａの観点では、コンタクト領域１２７の側部１２７ａは、第２方向Ｙにおいて隣り合うソース領域１２６の一対の側部１２６ａに対してドレイン領域１２５とは反対側に窪んでいる。
【0089】
図１１に示すように、ソース領域１２６の第１縁部１３８は、コンタクト領域１２７の第１縁部１５６に対してドレイン領域１２５側に膨らんだ膨出部あってもよい。この膨出部は、ソース領域１２６の低濃度部１２６ｃで形成されていてもよい。ソース領域１２６の第１縁部１３８の膨出形状は、図９に示すように、平面視長方形状であってもよいし、図１１に示すように、略半楕円形状であってもよい。図１１の場合、ソース領域１２６の側部１２６ａ（第１縁部１３８の外縁）は、第２方向Ｙに沿って延びる直線部２６３ａと、直線部２６３ａの端部からコンタクト領域１２７の側部１２７ａに向かって第２方向Ｙに傾斜して延び、側部１２７ａに連続する傾斜部２６４ａとを含んでいてもよい。傾斜部２６４ａは、突出部１４４の外縁を形成していてもよい。
【0090】
また、ソース領域１２６の高濃度部１２６ｂと低濃度部１２６ｃとの境界部１４０は、図９に示すように、コンタクト領域１２７の側部１２７ａの延長線上に形成されていてもよいし、図１１に示すように、コンタクト領域１２７の側部１２７ａよりも内側に形成されていてもよい。
図９の場合では、高濃度部１２６ｂの第１方向Ｘにおける幅Ｈ１´は、コンタクト領域１２７の第１方向Ｘにおける幅（Ｈ２）と略同じであってもよい。また、コンタクト領域１２７は、第２方向Ｙにおいて、ソース領域１２６の高濃度部１２６ｂに接続されている一方、低濃度部１２６ｃからウェル領域５５を介して離れていてもよい。
図９の場合では、高濃度部１２６ｂの第１方向Ｘにおける幅Ｈ１´は、コンタクト領域１２７の第１方向Ｘにおける幅（Ｈ２）と略同じであってもよい。また、コンタクト領域１２７は、第２方向Ｙにおいて、ソース領域１２６の高濃度部１２６ｂに接続されている一方、低濃度部１２６ｃからウェル領域５５を介して離れていてもよい。
【0091】
図１１の場合では、高濃度部１２６ｂの第１方向Ｘにおける幅Ｈ１´は、コンタクト領域１２７の第１方向Ｘにおける幅（Ｈ２）よりも小さくてもよい。また、コンタクト領域１２７は、第２方向Ｙにおいて、ソース領域１２６の高濃度部１２６ｂに接続される部分と、低濃度部１２６ｃ（突出部１４４）に接続される部分とを有している。
また、図９および図１１に示すように、ソース領域１２６およびコンタクト領域１２７は、第２方向Ｙに交互に複数形成されている。図９に示すように、ソース領域１２６の第２方向Ｙにおける第１長さＬ１は、コンタクト領域１２７の第２方向Ｙにおける第２長さＬ２よりも大きい。すなわち、第１長さＬ１に対する第２長さＬ２の比Ｌ２／Ｌ１は、１よりも小さい。たとえば、比Ｌ２／Ｌ１は１／２である。
また、図９および図１１に示すように、ソース領域１２６およびコンタクト領域１２７は、第２方向Ｙに交互に複数形成されている。図９に示すように、ソース領域１２６の第２方向Ｙにおける第１長さＬ１は、コンタクト領域１２７の第２方向Ｙにおける第２長さＬ２よりも大きい。すなわち、第１長さＬ１に対する第２長さＬ２の比Ｌ２／Ｌ１は、１よりも小さい。たとえば、比Ｌ２／Ｌ１は１／２である。
【0092】
第１主面３には、ゲート絶縁膜１２８が形成されている。ゲート絶縁膜１２８は、ドレイン領域１２５とソース領域１２６との間に跨るように形成されている。ゲート絶縁膜１２８は、たとえば第１主面３を熱酸化して形成したシリコン酸化膜であってもよい。また、ゲート絶縁膜１２８の厚さは、たとえば、０．４μｍ以上１．０μｍ以下であってもよい。
【0093】
第１主面３には、ゲート絶縁膜１２８を介してゲート電極１２９が形成されている。ゲート電極１２９は、たとえば、ポリシリコンまたはアルミニウム等の導電材料を含んでいてもよい。ゲート電極１２９の厚さは、たとえば、０．４μｍ以上１．０μｍ以下であってもよい。
ゲート電極１２９がゲート絶縁膜１２８を介してウェル領域５５と対向する領域が、ｎチャネルＭＯＳＦＥＴ７０のチャネル領域７２，７３である。チャネル領域７２，７３のチャネルの形成は、ゲート電極１２９によって制御される。チャネル領域７２，７３は、ソース領域１２６とドレイン領域１２５との間でウェル領域５５に形成される第１チャネル領域７２と、コンタクト領域１２７とドレイン領域１２５との間でウェル領域５５に形成される第２チャネル領域７３とを含む。
ゲート電極１２９がゲート絶縁膜１２８を介してウェル領域５５と対向する領域が、ｎチャネルＭＯＳＦＥＴ７０のチャネル領域７２，７３である。チャネル領域７２，７３のチャネルの形成は、ゲート電極１２９によって制御される。チャネル領域７２，７３は、ソース領域１２６とドレイン領域１２５との間でウェル領域５５に形成される第１チャネル領域７２と、コンタクト領域１２７とドレイン領域１２５との間でウェル領域５５に形成される第２チャネル領域７３とを含む。
【0094】
ゲート電極１２９は、この実施形態では、図９に示すように、ソース領域１２６およびコンタクト領域１２７の繰り返し構造を取り囲むように平面視環状に形成されている。より具体的には、ゲート電極１２９は、第２方向Ｙに沿って延びる一対の側部１３１と、一対の側部１３１の同士を接続する一対の端部１３２とを一体的に含む細長い環状に形成されており、その中央に、ソース領域１２６およびコンタクト領域１２７を露出させる開口１００が形成されている。開口１００は、第２方向Ｙに沿って細長い形状に形成されており、ソース領域１２６およびコンタクト領域１２７の繰り返し構造を一体的に露出させている。
【0095】
ゲート電極１２９の側部１３１は、図９および図１１に示すように、第１方向Ｘにおいてソース領域１２６の側部１２６ａに対向する第１側部１５１と、第１方向Ｘにおいてコンタクト領域１２７の側部１２７ａに対向する第２側部１５２とを含んでいてもよい。第１側部１５１は、ソース領域１２６の第１方向Ｘにおける両側にそれぞれ形成されている。一方、第２側部１５２は、コンタクト領域１２７の第１方向Ｘにおける両側にそれぞれ形成されている。第１側部１５１および第２側部１５２は、それぞれ第２方向Ｙに延びる直線状であってもよい。
【0096】
図９および図１１に示すように、第１主面３の表層部において、第２側部１５２は、第１側部１５１よりもコンタクト領域１２７側に形成されている。これにより、ゲート電極１２９の側部１３１は、第２側部１５２においてコンタクト領域１２７側へ窪んでいる。すなわち、ゲート電極１２９は、第１方向Ｘにおける第１側部１５１同士の間の距離ＨＳが、第１方向における第２側部１５２同士の距離ＨＣよりも大きい。
【0097】
また、ゲート電極１２９は、第１側部１５１および第２側部１５２を繋ぐ傾斜側部１５３を含む。傾斜側部１５３は、第１側部１５１から第２側部１５２に向かって徐々にコンタクト領域１２７に近づくように傾斜している。他の言い方では、平面視において、第１側部１５１と傾斜側部１５３との挟角、および第２側部１５２と傾斜側部１５３との挟角の少なくとも一方が、鈍角であってもよい。これにより、各挟角の部分においてゲート電極１２９に電界が集中することを抑制することができる。
【0098】
傾斜側部１５３は、ソース領域１２６およびコンタクト領域１２７の境界に対して、第１方向Ｘに重なるように形成されている。傾斜側部１５３は、ソース領域１２６に対して第１方向Ｘに重ならず、かつコンタクト領域１２７に対して第１方向Ｘに重なるように形成してもよい。
また、ゲート電極１２９は、開口１００を形成する第３側部１０１を有していてもよい。第３側部１０１は、第２方向Ｙに沿ってソース領域１２６およびコンタクト領域１２７の繰り返し構造に連続して跨る直線状に形成されていてもよい。
また、ゲート電極１２９は、開口１００を形成する第３側部１０１を有していてもよい。第３側部１０１は、第２方向Ｙに沿ってソース領域１２６およびコンタクト領域１２７の繰り返し構造に連続して跨る直線状に形成されていてもよい。
【0099】
ドレイン領域１２５は、ゲート電極１２９の側部１３１に隣接しており、ゲート電極１２９の側部１３１に対して自己整合的に形成されている。つまり、ドレイン領域１２５の側部８４は、ゲート電極１２９の第１側部１５１、傾斜側部１５３および第２側部１５２の連続形状に沿って形成された形状を有している。ここで、自己整合的とは、たとえば、ドレイン領域１２５が、ゲート電極１２９をマスクとして使用するイオン注入によって導入された不純物によって形成され、ドレイン領域１２５の側部８４の形状が、ゲート電極１２９の側部１３１の形状によって決定されることであってもよい。
【0100】
したがって、この実施形態では、ドレイン領域１２５の側部８４は、図９～図１１に示すように、第１方向Ｘにおいてソース領域１２６の側部１２６ａに対向する第１側部８１と、第１方向Ｘにおいてコンタクト領域１２７の側部１２７ａに対向する第２側部８２とを含んでいてもよい。第１側部８１は、ソース領域１２６の第１方向Ｘにおける両側にそれぞれ形成されている。一方、第２側部８２は、コンタクト領域１２７の第１方向Ｘにおける両側にそれぞれ形成されている。第１側部８１および第２側部８２は、それぞれ第２方向Ｙに延びる直線状であってもよい。
【0101】
図９に示すように、第１主面３の表層部において、第２側部８２は、第１側部８１よりもコンタクト領域１２７側に形成されている。これにより、ドレイン領域１２５の側部８４は、第２側部８２においてコンタクト領域１２７側へ突出している。
また、ドレイン領域１２５は、第１側部８１および第２側部８２を繋ぐ傾斜側部８３を含む。傾斜側部８３は、第１側部８１から第２側部８２に向かって徐々にコンタクト領域１２７に近づくように傾斜している。他の言い方では、平面視において、第１側部８１と傾斜側部８３との挟角、および第２側部８２と傾斜側部８３との挟角の少なくとも一方が、鈍角であってもよい。これにより、各挟角においてドレイン領域１２５に電界が集中することを抑制することができる。
また、ドレイン領域１２５は、第１側部８１および第２側部８２を繋ぐ傾斜側部８３を含む。傾斜側部８３は、第１側部８１から第２側部８２に向かって徐々にコンタクト領域１２７に近づくように傾斜している。他の言い方では、平面視において、第１側部８１と傾斜側部８３との挟角、および第２側部８２と傾斜側部８３との挟角の少なくとも一方が、鈍角であってもよい。これにより、各挟角においてドレイン領域１２５に電界が集中することを抑制することができる。
【0102】
傾斜側部８３は、ソース領域１２６およびコンタクト領域１２７の境界に対して、第１方向Ｘに重なるように形成されている。傾斜側部８３は、ソース領域１２６に対して第１方向Ｘに重ならず、かつコンタクト領域１２７に対して第１方向Ｘに重なるように形成してもよい。
また、ドレイン領域１２５の側部８４は、図１１に示すように、交互に連続するソース領域１２６の第１縁部１３８およびコンタクト領域１２７の第１縁部１５６に沿って延びており、ソース領域１２６の第１縁部１３８の形状に沿って湾曲していてもよい。たとえば、ドレイン領域１２５の側部８４は、第２方向Ｙにおいてコンタクト領域１２７の第１縁部１５６に平行に延びる直線状の側部８６と、側部８６から、ソース領域１２６の第１縁部１３８の膨出形状に合わせて湾曲した形状でドレイン領域１２５側に膨らむ側部８７とを含んでいてもよい。また、ゲート電極１２９は、図１１に示すように、ドレイン領域１２５の側部８４を覆っていてもよい。
また、ドレイン領域１２５の側部８４は、図１１に示すように、交互に連続するソース領域１２６の第１縁部１３８およびコンタクト領域１２７の第１縁部１５６に沿って延びており、ソース領域１２６の第１縁部１３８の形状に沿って湾曲していてもよい。たとえば、ドレイン領域１２５の側部８４は、第２方向Ｙにおいてコンタクト領域１２７の第１縁部１５６に平行に延びる直線状の側部８６と、側部８６から、ソース領域１２６の第１縁部１３８の膨出形状に合わせて湾曲した形状でドレイン領域１２５側に膨らむ側部８７とを含んでいてもよい。また、ゲート電極１２９は、図１１に示すように、ドレイン領域１２５の側部８４を覆っていてもよい。
【0103】
つまり、ゲート電極１２９は、後述するようにエッチングによって形成されるため、図９および図１０に示すように、それぞれ直線状の第１側部８１、第２側部８２および傾斜側部８３が明確に区別されていてもよい。たとえば、第１側部８１、第２側部８２および傾斜側部８３のそれぞれの境界に挟角が形成されていてもよい。一方、ドレイン領域１２５は、ゲート電極１２９をマスクとするイオン注入後、不純物の熱拡散によって形成される。そのため、ゲート電極１２９とは異なり、第１側部５１、第２側部５２および傾斜側部５３の各境界がラウンド形状となり、図１１に示すように、各側部１５１～１５３を区別することが困難な場合がある。その場合に、ドレイン領域１２５の側部８４は、図１１に示すように、側部８６および側部８７を有していてもよい。
【0104】
ここで、図９に示すように、第１主面３の表層部において、ドレイン領域１２５の第１側部８１と、ソース領域１２６との距離を第３幅Ｈ３とする。また、第１主面３の表層部において、ドレイン領域１２５の第２側部８２と、コンタクト領域１２７との距離を第４幅Ｈ４とする。そうすると、図１２および図１３に示すように、ソース領域１２６の側方（第１方向Ｘ）に形成される第１チャネル領域７２のチャネル長は第３幅Ｈ３となる。一方、コンタクト領域１２７の側方（第１方向Ｘ）に形成される第２チャネル領域７３のチャネル長は第４幅Ｈ４となる。
【0105】
この実施形態では、第１側部８１およびソース領域１２６の距離（第３幅Ｈ３）が、第２側部８２およびコンタクト領域１２７の距離（第４幅Ｈ４）の９５％～１０５％の大きさであってもよい。つまり、第３幅Ｈ３が、第４幅Ｈ４と略同じである。したがって、第１チャネル領域７２のチャネル長（第３幅Ｈ３）は、第２チャネル領域７３のチャネル長（第４幅Ｈ４）と略同じになっている。
【0106】
また、ドレイン領域１２５は、ソース領域１２６とは反対側（第１方向Ｘにおいてソース領域１２６に対向しない）に第３側部１０２を有していてもよい。第３側部１０２は、素子分離部６８との境界をなしており、第２方向Ｙに沿って直線状に形成されていてもよい。
また、ドレイン領域１２５は、第１方向Ｘにおいて、第６幅Ｈ６および第７幅Ｈ７を有している。第６幅Ｈ６は、第１側部８１と第３側部１０２との距離であり、第７幅Ｈ７は、第２側部８２と第３側部１０２との距離であってもよい。第２側部８２がコンタクト領域１２７側に突出していることから、第７幅Ｈ７は、第６幅Ｈ６よりも大きい。
また、ドレイン領域１２５は、第１方向Ｘにおいて、第６幅Ｈ６および第７幅Ｈ７を有している。第６幅Ｈ６は、第１側部８１と第３側部１０２との距離であり、第７幅Ｈ７は、第２側部８２と第３側部１０２との距離であってもよい。第２側部８２がコンタクト領域１２７側に突出していることから、第７幅Ｈ７は、第６幅Ｈ６よりも大きい。
【0107】
第１主面３には、ゲート電極１２９を覆うように層間絶縁膜１３４が形成されている。層間絶縁膜１３４は、たとえば、酸化膜および窒化膜の少なくとも一方を含む絶縁膜によって形成されている。なお、層間絶縁膜１３４は、複数層の層間絶縁膜によって形成されていてもよい。
層間絶縁膜１３４には、ドレイン開口１３５、ソース開口１３６およびバックゲート開口１３７が形成されている。ドレイン開口１３５、ソース開口１３６およびバックゲート開口１３７は、層間絶縁膜１３４をその厚み方向（法線方向Ｚ）に貫通している。
層間絶縁膜１３４には、ドレイン開口１３５、ソース開口１３６およびバックゲート開口１３７が形成されている。ドレイン開口１３５、ソース開口１３６およびバックゲート開口１３７は、層間絶縁膜１３４をその厚み方向（法線方向Ｚ）に貫通している。
【0108】
ドレイン開口１３５は、平面視でドレイン領域１２５に重なる位置に形成されている。図９に示すように、ドレイン開口１３５は、第２方向Ｙに沿って配列された複数個のドレイン開口１３５を含んでいてもよい。各ドレイン開口１３５は、平面視四角形状であってもよい。また、図示はしないが、ドレイン開口１３５は、第２方向Ｙに沿って長い１つのドレイン開口１３５を含んでいてもよい。
【0109】
ソース開口１３６は、平面視でソース領域１２６に重なる位置に形成されている。バックゲート開口１３７は、平面視でコンタクト領域１２７に重なる位置に形成されている。ソース開口１３６およびバックゲート開口１３７は、それぞれ、各ソース領域１２６および各コンタクト領域１２７に対して１つずつ形成されていてもよいし、複数個形成されていてもよい。また、各ソース領域１２６および各コンタクト領域１２７に対して、ソース開口１３６およびバックゲート開口１３７の一方が複数形成され、他方が１つ形成されていてもよい。各ソース開口１３６およびバックゲート開口１３７は、平面視四角形状であってもよい。
【0110】
この実施形態では、ソース領域１２６の第１長さＬ１がコンタクト領域１２７の第２長さＬ２よりも長いため、各ソース領域１２６に対してソース開口１３６が複数個形成され、各コンタクト領域１２７に対してバックゲート開口１３７が１つ形成されている。たとえば、図９に示すように、第２方向Ｙに沿って、２つ１セットのソース開口１３６および１つのバックゲート開口１３７が交互に配列されている。これにより、コンタクト領域１２７に対して相対的に広い面積を有するソース領域１２６に対する全体としてのコンタクト抵抗を低減することができる。
【0111】
図１２に示すように、ドレイン開口１３５の内部には、ドレインコンタクト電極１４１が形成されている。ドレインコンタクト電極１４１は、ドレイン領域１２５に接続されている。ソース開口１３６の内部には、ソースコンタクト電極１４２が形成されている。また、ソースコンタクト電極１４２は、ソース領域１２６に接続されている。
図１３に示すように、バックゲート開口１３７の内部には、バックゲートコンタクト電極１４３が形成されている。バックゲートコンタクト電極１４３は、コンタクト領域１２７に接続されている。
図１３に示すように、バックゲート開口１３７の内部には、バックゲートコンタクト電極１４３が形成されている。バックゲートコンタクト電極１４３は、コンタクト領域１２７に接続されている。
【0112】
ドレインコンタクト電極１４１、ソースコンタクト電極１４２およびバックゲートコンタクト電極１４３は、Ｔｉ系金属膜（Ｔｉ膜およびＴｉＮ膜のうちの少なくとも１つ）によって形成されている。
層間絶縁膜１３４上には、ドレイン配線１４５、ソース配線１４６およびバックゲート配線１４７が形成されている。ドレイン配線１４５は、ドレインコンタクト電極１４１に接続されている。ソース配線１４６は、ソースコンタクト電極１４２に接続されている。また、バックゲート配線１４７は、バックゲートコンタクト電極１４３に接続されている。
層間絶縁膜１３４上には、ドレイン配線１４５、ソース配線１４６およびバックゲート配線１４７が形成されている。ドレイン配線１４５は、ドレインコンタクト電極１４１に接続されている。ソース配線１４６は、ソースコンタクト電極１４２に接続されている。また、バックゲート配線１４７は、バックゲートコンタクト電極１４３に接続されている。
【0113】
ドレイン配線１４５、ソース配線１４６およびバックゲート配線１４７は、Ｔｉ系金属膜、Ａｌ系金属膜、およびＴｉ系金属膜を含む積層構造を有していてもよい。Ａｌ系金属膜は、純Ａｌ膜（純度が９９％以上のＡｌ膜）、ＡｌＳｉ合金膜、ＡｌＣｕ合金膜およびＡｌＳｉＣｕ合金膜のうちの少なくとも一つを含んでいてもよい。
こうして、ドレイン配線１４５は、ドレインコンタクト電極１４１を介してドレイン領域１２５に電気的に接続されている。ソース配線１４６は、ソースコンタクト電極１４２を介してソース領域１２６に電気的に接続されている。また、バックゲート配線１４７は、バックゲートコンタクト電極１４３を介してコンタクト領域１２７に電気的に接続されている。
こうして、ドレイン配線１４５は、ドレインコンタクト電極１４１を介してドレイン領域１２５に電気的に接続されている。ソース配線１４６は、ソースコンタクト電極１４２を介してソース領域１２６に電気的に接続されている。また、バックゲート配線１４７は、バックゲートコンタクト電極１４３を介してコンタクト領域１２７に電気的に接続されている。
【0114】
（半導体装置７１の作用効果）
たとえば、ソース－ドレイン間の短チャネルを抑制するために、チャネル長を一定以上にする場合がある。この半導体装置７１では、図９～図１１に示すように、ソース領域１２６がコンタクト領域１２７よりもドレイン領域１２５側に膨らんでいて、第１方向Ｘにおいて幅広である。そのため、ソース領域１２６から第１方向Ｘに沿うチャネル長を基準にしてチャネル長を一律に設定したのでは、コンタクト領域１２７から第１方向Ｘに沿うチャネル長が必要以上に長くなる場合がある。
たとえば、ソース－ドレイン間の短チャネルを抑制するために、チャネル長を一定以上にする場合がある。この半導体装置７１では、図９～図１１に示すように、ソース領域１２６がコンタクト領域１２７よりもドレイン領域１２５側に膨らんでいて、第１方向Ｘにおいて幅広である。そのため、ソース領域１２６から第１方向Ｘに沿うチャネル長を基準にしてチャネル長を一律に設定したのでは、コンタクト領域１２７から第１方向Ｘに沿うチャネル長が必要以上に長くなる場合がある。
【0115】
そこで、半導体装置７１では、図９および図１１に示すように、コンタクト領域１２７の側方（第１方向Ｘ）におけるドレイン領域１２５の第２側部８２が、ソース領域１２６の側方（第１方向Ｘ）におけるドレイン領域１２５の第１側部８１よりもコンタクト領域１２７側に形成されている。これにより、ドレイン領域１２５の側部８４が平坦である構成に比べて、ドレイン領域１２５の第１側部８１およびソース領域１２６の間に形成される第１チャネル領域７２のチャネル長（第３幅Ｈ３）と、ドレイン領域１２５の第２側部８２およびコンタクト領域１２７の間に形成される第２チャネル領域７３のチャネル長（第４幅Ｈ４）との差を小さくすることができる。これにより、第１チャネル領域７２については短チャネルを抑制するためのチャネル長を確保しつつ、第２チャネル領域７３についてはチャネル長を短くしてチャネル抵抗を低減することができる。
【0116】
一方、第２チャネル領域７３の短チャネルの抑制に関しては、ソース領域１２６から第１方向Ｘに傾斜する方向に沿うチャネル長（たとえば、傾斜側部８３とソース領域１２６との距離（第５幅Ｈ５））が短チャネルを抑制できるだけの距離であればよい。つまり、第５幅Ｈ５の大きさが第３幅Ｈ３と略同じ範囲内であれば短チャネルを抑制できるので、この条件の下、第４幅Ｈ４を狭めることによってチャネル抵抗をさらに低減することができる。
【0117】
（半導体装置７１の製造方法）
次に、図１４Ａ～図１４Ｇを参照して、半導体装置７１の製造工程について説明する。図１４Ａ～図１４Ｇは、前述の半導体装置７１の製造工程を示す縦断面図である。以下では、第１実施形態に係る半導体装置１の製造方法において述べた工程に対応する工程については、説明を省略する。
次に、図１４Ａ～図１４Ｇを参照して、半導体装置７１の製造工程について説明する。図１４Ａ～図１４Ｇは、前述の半導体装置７１の製造工程を示す縦断面図である。以下では、第１実施形態に係る半導体装置１の製造方法において述べた工程に対応する工程については、説明を省略する。
【0118】
図１４Ａを参照して、半導体ウエハ構造体１２の第１ウエハ主面９３の表層部に対し、ｐ型不純物が選択的に導入され、その不純物を拡散させることによってｐ型のウェル領域５５が形成される。次に、半導体ウエハ構造体１２の第１ウエハ主面９３の表層部に、ドライエッチングによって溝が形成され、その溝に絶縁膜としての酸化膜が埋め込まれる。その後、当該酸化膜の表面をＣＭＰ技術によって平坦化することによって、素子分離部６８が形成される。
【0119】
次に、図１４Ｂおよび図１４Ｃを参照して、レジストマスク（図示せず）を介して第１ウエハ主面９３の表層部にｎ型不純物を導入することによって、ソース領域１２６の低濃度部１２６ｃが形成される。ここで、図１４Ｂは、図１２に対応する部分の縦断面図であり、主に、ソース領域１２６が形成される部分を示す図である。図１４Ｃは、図１３に対応する部分の縦断面図であり、主に、コンタクト領域１２７が形成される部分を示す図である。
【0120】
また、たとえば、熱酸化処理法によって第１ウエハ主面９３にゲート絶縁膜１２８が形成される。次に、ゲート電極１２９が形成される。たとえば、ＣＶＤ法によってゲート電極１２９用のベース電極層（この実施形態では導電性ポリシリコン層）がゲート絶縁膜１２８を覆うように形成される。次に、レジストマスク（図示せず）を介するエッチングによってベース電極層の不要部分が除去されることによって、ゲート電極１２９が形成される。このときのエッチングは、ウエットエッチングであってもよいし、ドライエッチングであってもよい。
【0121】
次に、レジストマスク（図示せず）およびゲート電極１２９をマスクとして、ｎ型不純物ウェル領域５５の表層部が導入される。これにより、ｎ型のドレイン領域１２５およびソース領域１２６の高濃度部１２６ｂがゲート電極１２９に対して自己整合的に形成される。また、第１ウエハ主面９３の表層部にｐ型不純物が導入される。これにより、コンタクト領域１２７が形成される。コンタクト領域１２７は、ソース領域１２６と第２方向Ｙに沿って交互に形成される。ドレイン領域１２５を形成する工程では、コンタクト領域１２７の形成領域の第１方向Ｘ側において、第１側部８１が第２側部８２よりもコンタクト領域１２７の形成領域側に形成される。
【0122】
次に、図１４Ｄおよび図１４Ｅを参照して、たとえばＣＶＤ法によって、ゲート電極１２９を覆うように層間絶縁膜１３４が形成される。ここで、図１４Ｄは、図１２に対応する部分の縦断面図であり、主に、ソース領域１２６が形成される部分を示す図である。図１４Ｅは、図１３に対応する部分の縦断面図であり、主に、コンタクト領域１２７が形成される部分を示す図である。次に、レジストマスク（図示せず）を介するエッチングによって、層間絶縁膜１３４の不要部分が除去される。これにより、複数のドレイン開口１３５、複数のソース開口１３６および複数のバックゲート開口１３７が層間絶縁膜１３４に形成される。
【0123】
次に、たとえばスパッタ法によってＴｉ系金属膜（Ｔｉ膜およびＴｉＮ膜のうちの少なくとも１つ）が、複数のドレイン開口１３５の壁面、複数のソース開口１３６の壁面および複数のバックゲート開口１３７の壁面および層間絶縁膜１３４の主面に沿って膜状に形成される。次に、たとえばＣＶＤ法によって、タングステン（Ｗ）膜が、Ｔｉ系金属膜を覆うように形成される。タングステン膜は、Ｔｉ系金属膜を挟んで複数のドレイン開口１３５、複数のソース開口１３６および複数のバックゲート開口１３７に埋め込まれ、Ｔｉ膜を挟んで層間絶縁膜１３４の主面を覆う。
【0124】
その後、タングステン膜の不要部分およびＴｉ系金属膜の不要部分が、エッチングによって除去される。これにより、ドレインコンタクト電極１４１、ソースコンタクト電極１４２およびバックゲートコンタクト電極１４３が形成される。
次に、図１４Ｆおよび図１４Ｇを参照して、たとえばスパッタ法によって、ドレイン配線１４５、ソース配線１４６およびバックゲート配線１４７用の導電材料が、層間絶縁膜１３４上に形成される。ここで、図１４Ｆは、図１２に対応する部分の縦断面図であり、主に、ソース領域１２６が形成される部分を示す図である。図１４Ｇは、図１３に対応する部分の縦断面図であり、主に、コンタクト領域１２７が形成される部分を示す図である。次に、レジストマスク（図示せず）を介するエッチングによって当該導電材料の不要部分が除去される。これにより、層間絶縁膜１３４上にドレイン配線１４５、ソース配線１４６およびバックゲート配線１４７が形成される。
次に、図１４Ｆおよび図１４Ｇを参照して、たとえばスパッタ法によって、ドレイン配線１４５、ソース配線１４６およびバックゲート配線１４７用の導電材料が、層間絶縁膜１３４上に形成される。ここで、図１４Ｆは、図１２に対応する部分の縦断面図であり、主に、ソース領域１２６が形成される部分を示す図である。図１４Ｇは、図１３に対応する部分の縦断面図であり、主に、コンタクト領域１２７が形成される部分を示す図である。次に、レジストマスク（図示せず）を介するエッチングによって当該導電材料の不要部分が除去される。これにより、層間絶縁膜１３４上にドレイン配線１４５、ソース配線１４６およびバックゲート配線１４７が形成される。
【0125】
その後、半導体ウエハ構造体１２が切断予定ラインに沿って切断される。これにより、一枚の半導体ウエハ構造体１２から複数の半導体装置７１が切り出される。
以上、本発明の実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、半導体装置１，７１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１，７１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
以上、本発明の実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、半導体装置１，７１の各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、半導体装置１，７１において、ｐ型の部分がｎ型であり、ｎ型の部分がｐ型であってもよい。
【0126】
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
【符号の説明】
【0127】
１ 半導体装置
２ 半導体チップ
３ 第１主面
４ 第２主面
５Ａ 第１側面
５Ｂ 第２側面
５Ｃ 第３側面
５Ｄ 第４側面
６ ｐ型領域
７ ｎ型領域
８ デバイス領域
９ ＬＤＭＯＳ領域
１０ 半導体ウエハ
１２ 半導体ウエハ構造体
１３ 素子分離ウェル
１４ 第１ピラー領域
１４ａ 第１導入部
１５ 第２ピラー領域
１５ａ 第２導入部
１６ ＣＭＯＳ領域
１７ フィールド絶縁膜
１７ａ 第１開口部
１７ｂ 第２開口部
２０ ＬＤＭＯＳ
２１ ドリフト領域
２２ ウェル領域
２２ａ 第４導入部
２３ ボディ領域
２３ａ 第３導入部
２５ ドレイン領域
２６ ソース領域
２６ａ 側部
２６ｂ 高濃度部
２６ｃ 低濃度部
２７ コンタクト領域
２７ａ 側部
２８ ゲート絶縁膜
２９ ゲート電極
３１ サイドウォール
３２ 第１チャネル領域
３３ 第２チャネル領域
３４ 層間絶縁膜
３５ ドレイン開口
３６ ソース開口
３７ バックゲート開口
３８ 第１縁部
３９ 第２縁部
４０ 境界部
４１ ドレインコンタクト電極
４２ ソースコンタクト電極
４３ バックゲートコンタクト電極
４４ 突出部
４５ ドレイン配線
４６ ソース配線
４７ バックゲート配線
５１ 第１側部
５２ 第２側部
５３ 傾斜側部
５４ 側部
５５ ウェル領域
５５ａ 端部
５６ 第１縁部
５７ 第２縁部
５８ 端部
５９ 側部
６０ 側部
６１ 第１レジストマスク
６２ 第２レジストマスク
６３ 第３レジストマスク
６３ａ 開口
６４ 第４レジストマスク
６４ａ 開口
６８ 素子分離部
７０ ｎチャネルＭＯＳＦＥＴ
７１ 半導体装置
７２ 第１チャネル領域
７３ 第２チャネル領域
８０ ｐチャネルＭＯＳＦＥＴ
８１ 第１側部
８２ 第２側部
８３ 傾斜側部
８４ 側部
８５ 端部
８６ 側部
８７ 側部
９３ 第１ウエハ主面
９４ 第２ウエハ主面
１００ 開口
１０１ 第３側部
１０２ 第３側部
１２５ ドレイン領域
１２６ ソース領域
１２６ａ 側部
１２６ｂ 高濃度部
１２６ｃ 低濃度部
１２７ コンタクト領域
１２７ａ 側部
１２８ ゲート絶縁膜
１２９ ゲート電極
１３１ 側部
１３２ 端部
１３４ 層間絶縁膜
１３５ ドレイン開口
１３６ ソース開口
１３７ バックゲート開口
１３８ 第１縁部
１３９ 第２縁部
１４０ 境界部
１４１ ドレインコンタクト電極
１４２ ソースコンタクト電極
１４３ バックゲートコンタクト電極
１４４ 突出部
１４５ ドレイン配線
１４６ ソース配線
１４７ バックゲート配線
１５１ 第１側部
１５２ 第２側部
１５３ 傾斜側部
１５６ 第１縁部
１５７ 第２縁部
２６１ａ 直線部
２６２ａ 傾斜部
２６３ａ 直線部
２６４ａ 傾斜部
Ｈ１ 第１幅
Ｈ２ 第２幅
Ｈ３ 第３幅
Ｈ４ 第４幅
Ｈ５ 第５幅
Ｈ６ 第６幅
Ｈ７ 第７幅
ＨＣ 距離
ＨＳ 距離
Ｗ１ 第１幅
Ｗ２ 第２幅
Ｗ３ 第３幅
Ｗ４ 第４幅
Ｗ５ 第５幅
ＷＣ 距離
ＷＳ 距離
２ 半導体チップ
３ 第１主面
４ 第２主面
５Ａ 第１側面
５Ｂ 第２側面
５Ｃ 第３側面
５Ｄ 第４側面
６ ｐ型領域
７ ｎ型領域
８ デバイス領域
９ ＬＤＭＯＳ領域
１０ 半導体ウエハ
１２ 半導体ウエハ構造体
１３ 素子分離ウェル
１４ 第１ピラー領域
１４ａ 第１導入部
１５ 第２ピラー領域
１５ａ 第２導入部
１６ ＣＭＯＳ領域
１７ フィールド絶縁膜
１７ａ 第１開口部
１７ｂ 第２開口部
２０ ＬＤＭＯＳ
２１ ドリフト領域
２２ ウェル領域
２２ａ 第４導入部
２３ ボディ領域
２３ａ 第３導入部
２５ ドレイン領域
２６ ソース領域
２６ａ 側部
２６ｂ 高濃度部
２６ｃ 低濃度部
２７ コンタクト領域
２７ａ 側部
２８ ゲート絶縁膜
２９ ゲート電極
３１ サイドウォール
３２ 第１チャネル領域
３３ 第２チャネル領域
３４ 層間絶縁膜
３５ ドレイン開口
３６ ソース開口
３７ バックゲート開口
３８ 第１縁部
３９ 第２縁部
４０ 境界部
４１ ドレインコンタクト電極
４２ ソースコンタクト電極
４３ バックゲートコンタクト電極
４４ 突出部
４５ ドレイン配線
４６ ソース配線
４７ バックゲート配線
５１ 第１側部
５２ 第２側部
５３ 傾斜側部
５４ 側部
５５ ウェル領域
５５ａ 端部
５６ 第１縁部
５７ 第２縁部
５８ 端部
５９ 側部
６０ 側部
６１ 第１レジストマスク
６２ 第２レジストマスク
６３ 第３レジストマスク
６３ａ 開口
６４ 第４レジストマスク
６４ａ 開口
６８ 素子分離部
７０ ｎチャネルＭＯＳＦＥＴ
７１ 半導体装置
７２ 第１チャネル領域
７３ 第２チャネル領域
８０ ｐチャネルＭＯＳＦＥＴ
８１ 第１側部
８２ 第２側部
８３ 傾斜側部
８４ 側部
８５ 端部
８６ 側部
８７ 側部
９３ 第１ウエハ主面
９４ 第２ウエハ主面
１００ 開口
１０１ 第３側部
１０２ 第３側部
１２５ ドレイン領域
１２６ ソース領域
１２６ａ 側部
１２６ｂ 高濃度部
１２６ｃ 低濃度部
１２７ コンタクト領域
１２７ａ 側部
１２８ ゲート絶縁膜
１２９ ゲート電極
１３１ 側部
１３２ 端部
１３４ 層間絶縁膜
１３５ ドレイン開口
１３６ ソース開口
１３７ バックゲート開口
１３８ 第１縁部
１３９ 第２縁部
１４０ 境界部
１４１ ドレインコンタクト電極
１４２ ソースコンタクト電極
１４３ バックゲートコンタクト電極
１４４ 突出部
１４５ ドレイン配線
１４６ ソース配線
１４７ バックゲート配線
１５１ 第１側部
１５２ 第２側部
１５３ 傾斜側部
１５６ 第１縁部
１５７ 第２縁部
２６１ａ 直線部
２６２ａ 傾斜部
２６３ａ 直線部
２６４ａ 傾斜部
Ｈ１ 第１幅
Ｈ２ 第２幅
Ｈ３ 第３幅
Ｈ４ 第４幅
Ｈ５ 第５幅
Ｈ６ 第６幅
Ｈ７ 第７幅
ＨＣ 距離
ＨＳ 距離
Ｗ１ 第１幅
Ｗ２ 第２幅
Ｗ３ 第３幅
Ｗ４ 第４幅
Ｗ５ 第５幅
ＷＣ 距離
ＷＳ 距離
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図7F】
【図7G】
【図7H】
【図7I】
【図7J】
【図7K】
【図7L】
【図7M】
【図7N】
【図7O】
【図7P】
【図7Q】
【図7R】
【図7S】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14A】
【図14B】
【図14C】
【図14D】
【図14E】
【図14F】
【図14G】