知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-03
(45)【発行日】2024-09-11
(54)【発明の名称】半導体製造方法および半導体製造装置
(51)【国際特許分類】
H01L 21/205 20060101AFI20240904BHJP
H10B 43/27 20230101ALI20240904BHJP
H01L 21/336 20060101ALI20240904BHJP
H01L 29/788 20060101ALI20240904BHJP
H01L 29/792 20060101ALI20240904BHJP
C23C 16/24 20060101ALI20240904BHJP
【ＦＩ】
H01L21/205
H10B43/27
H01L29/78 371
C23C16/24
【請求項の数】
6
(21)【出願番号】P 2021044822
(22)【出願日】2021-03-18
(65)【公開番号】P2022143997
(43)【公開日】2022-10-03
【審査請求日】2023-09-08
(73)【特許権者】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100091487
【弁理士】
【氏名又は名称】中村 行孝
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(74)【代理人】
【識別番号】100120385
【弁理士】
【氏名又は名称】鈴木 健之
(72)【発明者】
【氏名】福本 敦之
(72)【発明者】
【氏名】相宗 史記
【審査官】小▲高▼ 孔頌
(56)【参考文献】
【文献】特開２０１５－０３２７１２（ＪＰ，Ａ）
【文献】特開２０１７－１３５３４４（ＪＰ，Ａ）
【文献】特開２０１４－１７９４６５（ＪＰ，Ａ）
【文献】特開２０１１－２４９７６４（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１４／０２６４５４７（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１５／００３７９７５（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１４／０２２１６９９（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／２０５
Ｈ１０Ｂ ４３／２７
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２１／７８８
Ｈ０１Ｌ ２１／７９２
Ｃ２３Ｃ １６／２４
(57)【特許請求の範囲】
【請求項1】
アミノシラン系の第１ガスで下地層上に第１シード層を形成し、アミノ基を含まないシラン系の第２ガスで前記第１シード層上に第１アモルファスシリコン層を形成し、
アミノシラン系の第３ガスで前記第１アモルファスシリコン層上に不純物を含有する第２シード層を形成し、
アミノ基を含まないシラン系の第４ガスで前記第２シード層上に第２アモルファスシリコン層を形成することを含み、
前記不純物は、炭素および窒素を含み、
前記下地層は、基板の上方に設けられた第１層と第２層との積層体を貫通する貫通孔の側壁に沿って設けられたトンネル絶縁層であり、
前記貫通孔の中央に位置するように前記第１アモルファスシリコン層上および前記第２アモルファスシリコン層上に、ドープアモルファスシリコン層を形成し、
前記ドープアモルファスシリコン層上にニッケルを含有する金属層を形成し、
前記金属層、前記第１アモルファスシリコン層および前記第２アモルファスシリコン層に対してシリサイドアニールを実施することで、前記第１アモルファスシリコン層および前記第２アモルファスシリコン層の上端側にニッケルダイシリサイド層を形成し、
前記ニッケルダイシリサイド層の下方へのマイグレーションにともなって前記ニッケルダイシリサイド層を触媒とした前記第１アモルファスシリコン層および前記第２アモルファスシリコン層の単結晶化を行うことを更に含む、半導体製造方法。
【請求項2】
前記シリサイドアニールを実施することで、前記ニッケルダイシリサイド層は、前記ドープアモルファスシリコン層の下端と、前記第１アモルファスシリコン層および前記第２アモルファスシリコン層の上端と、の間に形成され、
前記ニッケルダイシリサイド層の下方へのマイグレーションにともなって、前記ドープアモルファスシリコン層の下端と、前記ニッケルダイシリサイド層の上端との間に単結晶シリコンが形成される、請求項１に記載の半導体製造方法。
【請求項3】
前記第３ガスは、前記第１ガスと同一のガスである、請求項１または２に記載の半導体製造方法。
【請求項4】
前記第３ガスは、前記第１ガスと異なるガスである、請求項１または２に記載の半導体製造方法。
【請求項5】
前記第４ガスは、前記第２ガスと同一のガスである、請求項１～４のいずれか１項に記載の半導体製造方法。
【請求項6】
前記第１ガスおよび前記第３ガスは、ブチルアミノシラン、ビスターシャリブチルアミノシラン、ジメチルアミノシラン、ビスジメチルアミノシラン、トリジメチルアミノシラン、ジエチルアミノシラン、ビスジエチルアミノシラン、ジプロピルアミノシラン、およびジイソプロピルアミノシランからなる群より選択される少なくとも１種類のアミノシランを含有するガスであり、
前記第２ガスおよび前記第４ガスは、ＳｉＨ ２ 、ＳｉＨ ４ 、ＳｉＨ ６ 、Ｓｉ ２ Ｈ ４ 、Ｓｉ ２ Ｈ ６ 、Ｓｉ ｍ Ｈ ２ｍ＋２ （ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、およびＳｉ ｎ Ｈ ２ｎ （ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物からなる群より選択される少なくとも１種類のシランを含有するガスである、請求項１～５のいずれか１項に記載の半導体製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体製造方法および半導体製造装置に関する。
【背景技術】
【0002】
半導体記憶装置の製造において、ＭＩＬＣ(Metal-induced Lateral Crystalization)法によってメモリホール内のアモルファスシリコンを単結晶化する際に、アモルファスシリコンの多結晶化が起こることで単結晶化が阻害されることがあった。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１１－２４９７６４号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
アモルファスシリコンを適切に単結晶化することができる半導体製造方法および半導体製造装置を提供する。
【課題を解決するための手段】
【0005】
一の実施形態によれば、半導体製造方法は、アミノシラン系の第１ガスで下地層上に第１シード層を形成することを含む。前記方法はさらに、アミノ基を含まないシラン系の第２ガスで第１シード層上に第１アモルファスシリコン層を形成することを含む。前記方法はさらに、アミノシラン系の第３ガスで第１アモルファスシリコン層上に不純物を含有する第２シード層を形成することを含む。前記方法はさらに、アミノ基を含まないシラン系の第４ガスで第２シード層上に第２アモルファスシリコン層を形成することを含む。
【図面の簡単な説明】
【0006】
【図1】第１の実施形態による半導体製造装置を示す図である。
【図2】第１の実施形態による半導体製造方法を示すフローチャートである。
【図3】第１の実施形態による半導体製造方法を示す断面図である。
【図12】第２の実施形態による半導体製造装置を示す図である。
【図13】第３の実施形態による半導体製造装置を示す図である。
【発明を実施するための形態】
【0007】
以下、本発明の実施形態を、図面を参照して説明する。図１から図１３において、同一または類似する構成には同一の符号を付し、重複する説明は省略する。
（第１の実施形態）
図１は、第１実施形態による半導体製造装置１を示す図である。図１に示すように、第１実施形態による半導体装置１は、処理室２と、ボート３と、第１ガス供給チューブ４と、第２ガス供給チューブ５と、カバー部材６と、加熱装置７と、ガス供給制御部８と、加熱制御部９と、ポンプ１０と、圧力制御部１１とを備える。
（第１の実施形態）
図１は、第１実施形態による半導体製造装置１を示す図である。図１に示すように、第１実施形態による半導体装置１は、処理室２と、ボート３と、第１ガス供給チューブ４と、第２ガス供給チューブ５と、カバー部材６と、加熱装置７と、ガス供給制御部８と、加熱制御部９と、ポンプ１０と、圧力制御部１１とを備える。
【0008】
処理室２は、複数枚の半導体基板１００を収容可能な中空構造体である。処理室２には、半導体基板１００を処理した排ガスを排気する排気口２１が設けられている。例えば、排気口２１は、鉛直方向に延びる長孔で構成されており、また、鉛直方向に直交する方向の排気口２１の幅は一定である。
【0009】
ボート３は、処理室２内に配置されている。ボート３は、鉛直方向に延びる支柱３１を有し、支柱３１には、鉛直方向に間隔を空けて複数の水平な溝（図示せず）が設けられている。ボート３は、各溝内に半導体基板１００を挿入することで、複数の半導体基板１００を鉛直方向（すなわち、半導体基板１００の厚み方向）に間隔を空けて積層状態に保持することができる。
【0010】
第１ガス供給チューブ４は、処理室２内に配置されている。第１ガス供給チューブ４は、半導体基板１００にアミノシラン系の第１ガスＧ１を供給するチューブである。具体的には、第１ガス供給チューブ４は、ボート３に側方から面するように鉛直方向に延びている。第１ガス供給チューブ４には、ボート３に保持される複数の半導体基板１００に向けて第１ガスＧ１を吐出する複数の第１吐出口４１が設けられている。複数の第１吐出口４１は、複数の半導体基板１００と一対一の位置関係で設けられている。例えば、第１吐出口４１は、ボート３に保持される半導体基板１００と同数設けられており、対応する第１吐出口４１と半導体基板１００とは、鉛直方向の位置すなわち高さがほぼ一致している。各第１吐出口４１は、例えば一定の断面積を有する。第１吐出口４１が半導体基板１００と一対一の位置関係で設けられていることで、後述する第１シード層１０８および第２シード層１１０の厚みを複数の半導体基板１００の間で均一化することができる。なお、図１に示される例において、第１ガス供給チューブ４の数は１つであるが、複数の第１ガス供給チューブ４を処理室２内に配置してもよい。
【0011】
アミノシラン系の第１ガスＧ１としては、例えば、ブチルアミノシラン、ビスターシャリブチルアミノシラン、ジメチルアミノシラン、ビスジメチルアミノシラン、トリジメチルアミノシラン、ジエチルアミノシラン、ビスジエチルアミノシラン、ジプロピルアミノシラン、およびジイソプロピルアミノシランからなる群より選択される少なくとも１種類のアミノシランを含有するガスを好適に用いることができる。
【0012】
第２ガス供給チューブ５は、処理室２内に配置されている。第２ガス供給チューブ５は、半導体基板１００にアミノ基を含まないシラン系の第２ガスＧ２を供給するチューブである。具体的には、第２ガス供給チューブ５は、ボート３に側方から面するように鉛直方向に延びている。第２ガス供給チューブ５には、ボート３に保持される複数の半導体基板１００に向けてアミノ基を含まないシラン系の第２ガスＧ２を吐出する複数の第２吐出口５１が設けられている。各第２吐出口５１は、例えば一定の断面積を有する。なお、図１に示される例において、第２ガス供給チューブ５の数は１つであるが、複数の第２ガス供給チューブ５を処理室２内に配置してもよい。
【0013】
アミノ基を含まないシラン系の第２ガスＧ２としては、例えば、ＳｉＨ２、ＳｉＨ４、ＳｉＨ６、Ｓｉ２Ｈ４、Ｓｉ２Ｈ６、ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、およびＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物からなる群より選択される少なくとも１種類のシランを含有するガスを好適に用いることができる。
【0014】
カバー部材６は、処理室２の外側に処理室２を覆うように配置されている。カバー部材６は、排気口６１が設けられている。処理室２の排気口２１から排出された排ガスは、排気口６１から外部に排出される。
【0015】
加熱装置７は、カバー部材６の外側にカバー部材６を包囲するように配置されている。加熱装置７は、カバー部材６の外側から処理室２を加熱することで、処理室２に供給されたガスＧ１、Ｇ２を活性化するとともに半導体基板１００を加熱する。
【0016】
ガス供給制御部８は、第１ガス供給チューブ４による第１ガスＧ１の供給を制御する。具体的には、ガス供給制御部８は、第１ガスＧ１のガス源から第１ガス供給チューブ４への第１ガスＧ１の流入の有無および流量を制御する。また、ガス供給制御部８は、第２ガス供給チューブ５による第２ガスＧ２の供給を制御する。具体的には、ガス供給制御部８は、第２ガスＧ２のガス源から第２ガス供給チューブ５への第２ガスＧ２の流入の有無および流量を制御する。ガス供給制御部８は、例えば、マスフローコントローラおよび電磁弁等を備えていてもよい。
【0017】
加熱制御部９は、加熱装置７による加熱を制御することで処理室２内の温度すなわち半導体基板１００の処理温度を制御する。
【0018】
ポンプ１０は、排気口６１に対してガスの下流側に配置されている。ポンプ１０は、処理室２内を排気することで半導体基板１００を処理した排ガスを処理室２から排出する。
【0019】
圧力制御部１１は、ポンプ１０による排気を制御することで処理室２内の圧力すなわち半導体基板１００の処理圧力を制御する。
【0020】
次に、以上のように構成された半導体装置１を適用した第１の実施形態による半導体製造方法について説明する。
【0021】
【0022】
第１の実施形態による半導体製造方法は、図２のフローチャートにしたがった熱処理による成膜工程を有する。少なくとも図２の成膜工程は、上述した半導体製造装置１で実施される。ただし、図２の初期状態として、半導体基板１００には、図２の前工程によって図３に示される構造が形成されている。図３に示すように、図２の初期状態において、半導体基板１００は、シリコン基板１０１の上方に、積層体１０４とメモリ膜１２０とを有する。積層体１０４は、例えばシリコン酸化膜で構成された絶縁層１０２と、例えばシリコン窒化膜で構成された犠牲層１０３とを交互に積層した構造である。メモリ膜１２０は、積層体１０４を積層方向に貫通するメモリホールＭＨの側壁に沿って設けられている。メモリ膜１２０は、外側（すなわち、メモリホールＭＨの側壁側）から順に、ブロック絶縁層１０５と、電荷蓄積層１０６と、トンネル絶縁層１０７とを有する。ブロック絶縁層１０５およびトンネル絶縁層１０７は、例えばシリコン酸化膜で構成されている。電荷蓄積層１０６は、例えばシリコン窒化膜で構成されている。
【0023】
図４は、図３に続く、第１の実施形態による半導体製造方法を示す断面図である。図３に示した初期状態から、図２に示すように、半導体基板１００を加熱しながら半導体基板１００にアミノシラン系の第１ガスＧ１を供給する。このとき、加熱制御部９は、処理室２内の温度を３２５℃以上４５０℃以下に制御することが好ましい。また、圧力制御部１１は、処理室２内の圧力を２７Ｐａ以上１０００Ｐａ以下に制御することが好ましい。成膜温度が低温ほど高圧な条件が好ましい。半導体基板１００を加熱しながら半導体基板１００に第１ガスＧ１を供給することで、図４に示すようにトンネル絶縁層１０７上（すなわち、トンネル絶縁層１０７の内側）に第１シード層１０８が形成される。第１シード層１０８は、下地であるトンネル絶縁層１０７上にシリコンの核を均一に発生させ、モノシランを吸着させやすくする層である。なお、第１シード層１０８の形成には、アミノ基を含まないシラン系のガス（例えば、Ｓｉ２Ｈ６）がさらに用いられてもよい。
【0024】
図５は、図４に続く、第１の実施形態による半導体製造方法を示す断面図である。第１シード層１０８を形成した後、図２に示すように、半導体基板１００を加熱しながら半導体基板１００にアミノ基を含まないシラン系の第２ガスＧ２を供給する。このとき、加熱制御部９は、処理室２内の温度を第１シード層１０８の形成時よりも高く制御することが好ましい。より好ましくは、処理室２内の温度は、４５０℃以上５５０℃以下である。処理室２内の圧力は、第１シード層１０８の形成時と同程度でよい。半導体基板１００を加熱しながら半導体基板１００に第２ガスＧ２を供給することで、図５に示すように第１シード層１０８上（すなわち、第１シード層１０８の内側）に第１アモルファスシリコン層１０９が形成される。
【0025】
図６は、図５に続く、第１の実施形態による半導体製造方法を示す断面図である。第１アモルファスシリコン層１０９を形成した後、図２に示すように、半導体基板１００を加熱しながら半導体基板１００に第１ガスＧ１を供給する。このとき、加熱制御部９は、処理室２内の温度を第１アモルファスシリコン層１０９の形成時よりも低く制御することが好ましい。より好ましくは、処理室２内の温度は、３２５℃以上４５０℃以下である。半導体基板１００を加熱しながら半導体基板１００に第１ガスＧ１を供給することで、図６に示すように第１アモルファスシリコン層１０９上（すなわち、第１アモルファスシリコン層１０９の内側）に第２シード層１１０が形成される。第２シード層１１０は、下地である第１アモルファスシリコン層１０９上にシリコンの核を均一に発生させ、モノシランを吸着させやすくする層である。トンネル絶縁層１０７を下地とした第１シード層１０８と異なり、第２シード層１１０は、第１アモルファスシリコン層１０９を下地としている。これにより、第２シード層１１０は、不純物としてのＣ（炭素）およびＮ（窒素）を含有することができる。ＣおよびＮのドース量は、好ましくは１０１３ａｔｍｓ／ｃｍ２台である。第２シード層１１０を設けることで、後述するＭＩＬＣ法の実施の際にアモルファスシリコン層の多結晶化が生じることを抑制することができる。
【0026】
図７は、図６に続く、第１の実施形態による半導体製造方法を示す断面図である。第２シード層１１０を形成した後、図２に示すように、半導体基板１００を加熱しながら半導体基板１００に第２ガスＧ２を供給する。このとき、加熱制御部９は、処理室２内の温度を第２シード層１１０の形成時よりも高く制御することが好ましい。より好ましくは、処理室２内の温度は、４５０℃以上５５０℃以下である。半導体基板１００を加熱しながら半導体基板１００に第２ガスＧ２を供給することで、図７に示すように第２シード層１１０上（すなわち、第２シード層１１０の内側）に第２アモルファスシリコン層１１１が形成される。以下、第１シード層１０８、第１アモルファスシリコン層１０９、第２シード層１１０および第２アモルファスシリコン層１１１の積層構造のことをアモルファスシリコン層１０８～１１１とも呼ぶ。
【0027】
図８は、図７に続く、第１の実施形態による半導体製造方法を示す断面図である。第２アモルファスシリコン層１１１を形成した後、図８に示すように、メモリホールＭＨの中央に位置するように第２アモルファスシリコン層１１１上に、例えばＡＬＤ(Atomic Layer Deposition)法またはＣＶＤ(Chemical Vapor Deposition)法によってコア層１１２を形成する。コア層１１２は、例えば、シリコン酸化膜で構成されている。コア層１１２の形成は、アモルファスシリコン層１０８～１１１が多結晶化しない成膜温度で実施する。
【0028】
図９は、図８に続く、第１の実施形態による半導体製造方法を示す断面図である。コア層１１２を形成した後は、ＭＩＬＣ法によるアモルファスシリコン層１０８～１１１の単結晶化を実施する。すなわち、先ず、図９に示すように、イオン注入法によってアモルファスシリコン層１０８～１１１に例えばｎ型の不純物（Ｐ、Ａｓ、Ｂなど）をドープすることで、アモルファスシリコン層１０８～１１１の上端にドープアモルファスシリコン層１１３を形成する。
【0029】
図１０は、図９に続く、第１の実施形態による半導体製造方法を示す断面図である。ドープアモルファスシリコン層１１３を形成した後、図１０に示すように、例えばＰＶＤ(Physical Vapor Deposition)法またはＭＯ(Metal Organic)－ＣＶＤ法により、半導体基板１００の全面を覆うように金属層１１４を形成する。金属層１１４は、ニッケルを含有する。なお、金属層１１４は、シリサイドを形成できる元素であればよく、ＣｏやＹなどであってもよい。金属層１１４を形成した後、金属層１１４およびアモルファスシリコン層１０８～１１１に対してシリサイドアニールを実施することで、アモルファスシリコン層１０８～１１１の上端側にニッケルダイシリサイド層１１５を形成する。
【0030】
図１１は、図１０に続く、第１の実施形態による半導体製造方法を示す断面図である。ニッケルダイシリサイド層１１５を形成した後、アモルファスシリコン層１０８～１１１およびニッケルダイシリサイド層１１５をアモルファスシリコン層１０８～１１１が多結晶化しない成膜温度で加熱する。これにより、図１１に示すように、ニッケルダイシリサイド層１１５の下方へのマイグレーションにともなってニッケルダイシリサイド層１１５を触媒としたアモルファスシリコン層１０８～１１１の単結晶１１６化が行われる。このとき、第２シード層１１０の不純物（Ｃ、Ｎ）によって、アモルファスシリコン層１０８～１１１の多結晶化が抑制される。アモルファスシリコン層１０８～１１１の多結晶化が抑制されることで、ニッケルダイシリサイド層１１５のマイグレーションが多結晶によって阻害されることを抑制することができる。
【0031】
以上説明したように、第１の実施形態によれば、第１アモルファスシリコン層１０９と第２アモルファスシリコン層１１１との間に不純物を含有する第２シード層１１０を形成することで、アモルファスシリコン層１０８～１１１を適切に単結晶化することができる。
【0032】
また、第１シード層１０８の形成と第２シード層１１０の形成に同一の第１ガスＧ１を用いることで、半導体製造装置１の構成およびプロセスを簡素化することができる。ただし、第２シード層１１０の形成を第１ガスＧ１よりも不純物を含有しやすいアミノシラン系ガスを用いて行ってもよい。この場合、アモルファスシリコン層１０８～１１１の多結晶化をより効果的に抑制してアモルファスシリコン層１０８～１１１をより適切に単結晶化することができる。
【0033】
（第２の実施形態）
図１２は、第２の実施形態による半導体製造装置１を示す図である。これまでは、排気口２１の幅が一定である半導体製造装置１の例について説明した。これに対して、図１２に示すように、第２の実施形態において、排気口２１の断面積は、第１吐出口４１に近い第１部分２１ａ（すなわち、第１吐出口４１と高さが一致する部分）が第１吐出口４１から遠い第２部分２１ｂ（すなわち、第１吐出口４１と高さが一致しない部分）よりも大きい。図１２に示される例において、第１部分２１ａは円形である。第１部分２１ａは、矩形などの多角形であってもよい。第２の実施形態によれば、排ガスの排気効率を向上させることができる。
図１２は、第２の実施形態による半導体製造装置１を示す図である。これまでは、排気口２１の幅が一定である半導体製造装置１の例について説明した。これに対して、図１２に示すように、第２の実施形態において、排気口２１の断面積は、第１吐出口４１に近い第１部分２１ａ（すなわち、第１吐出口４１と高さが一致する部分）が第１吐出口４１から遠い第２部分２１ｂ（すなわち、第１吐出口４１と高さが一致しない部分）よりも大きい。図１２に示される例において、第１部分２１ａは円形である。第１部分２１ａは、矩形などの多角形であってもよい。第２の実施形態によれば、排ガスの排気効率を向上させることができる。
【0034】
（第３の実施形態）
図１３は、第３の実施形態による半導体製造装置１を示す図である。これまでは、複数の第１吐出口４１の断面積が一定である半導体製造装置１の例について説明した。これに対して、第３の実施形態において、複数の第１吐出口４１のうちのアミノシラン系ガスの下流側（図１３における上側）の第１吐出口４１は、アミノシラン系ガスの上流側（図１３における下側）の第１吐出口４１よりも断面積が大きい。これにより、複数の半導体基板１００への第１ガスＧ１の供給圧を均一化することができるので、複数の半導体基板１００の間で第１シード層１０８および第２シード層１１０の厚みを均一化することができる。
図１３は、第３の実施形態による半導体製造装置１を示す図である。これまでは、複数の第１吐出口４１の断面積が一定である半導体製造装置１の例について説明した。これに対して、第３の実施形態において、複数の第１吐出口４１のうちのアミノシラン系ガスの下流側（図１３における上側）の第１吐出口４１は、アミノシラン系ガスの上流側（図１３における下側）の第１吐出口４１よりも断面積が大きい。これにより、複数の半導体基板１００への第１ガスＧ１の供給圧を均一化することができるので、複数の半導体基板１００の間で第１シード層１０８および第２シード層１１０の厚みを均一化することができる。
【0035】
また、第３の実施形態において、排気口２１の断面積は、アミノシラン系ガスの下流側の吐出口４１に近い部分がアミノシラン系ガスの上流側の吐出口４１に近い部分よりも大きくてもよい。これにより排ガスの排気効率を向上させることができる。
【0036】
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
【0037】
（付記）
（１）アミノシラン系の第１ガスで下地層上に第１シード層を形成し、
アミノ基を含まないシラン系の第２ガスで前記第１シード層上に第１アモルファスシリコン層を形成し、
アミノシラン系の第３ガスで前記第１アモルファスシリコン層上に不純物を含有する第２シード層を形成し、
アミノ基を含まないシラン系の第４ガスで前記第２シード層上に第２アモルファスシリコン層を形成することを含む、半導体製造方法。
（２）前記不純物は、炭素を含む、（１）に記載の半導体製造方法。
（３）前記不純物は、窒素を含む、（１）または（２）に記載の半導体製造方法。
（４）前記下地層は、基板の上方に設けられた第１層と第２層との積層体を貫通する貫通孔の側壁に沿って設けられた第１絶縁層である、（１）～（３）のいずれかに記載の半導体製造方法。
（５）前記貫通孔の中央に位置するように前記第２アモルファスシリコン層上に、第２絶縁層を形成し、
前記第１アモルファスシリコン層および前記第２アモルファスシリコン層の上端側にシリサイド層を形成し、
前記シリサイド層を触媒として前記第１アモルファスシリコン層および前記第２アモルファスシリコン層を単結晶化することを更に含む、（４）に記載の半導体製造方法。
（６）前記シリサイド層は、ニッケルダイシリサイド層である（５）に記載の半導体製造方法。
（７）前記第３ガスは、前記第１ガスと同一のガスである、（１）～（６）のいずれかに記載の半導体製造方法。
（８）前記第３ガスは、前記第１ガスと異なるガスである、（１）～（６）のいずれかに記載の半導体製造方法。
（９）前記第４ガスは、前記第２ガスと同一のガスである、（１）～（８）のいずれかに記載の半導体製造方法。
（１０）前記第１ガスおよび前記第３ガスは、ブチルアミノシラン、ビスターシャリブチルアミノシラン、ジメチルアミノシラン、ビスジメチルアミノシラン、トリジメチルアミノシラン、ジエチルアミノシラン、ビスジエチルアミノシラン、ジプロピルアミノシラン、およびジイソプロピルアミノシランからなる群より選択される少なくとも１種類のアミノシランを含有するガスである、（１）～（９）のいずれかに記載の半導体製造方法。
（１１）前記第２ガスおよび前記第４ガスは、ＳｉＨ２、ＳｉＨ４、ＳｉＨ６、Ｓｉ２Ｈ４、Ｓｉ２Ｈ６、ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、およびＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物からなる群より選択される少なくとも１種類のシランを含有するガスである、（１）～（１０）のいずれかに記載の半導体製造方法。
（１２）複数の処理対象基板を収容可能な処理室と、
前記処理室内に配置され、厚み方向に間隔を空けて前記複数の処理対象基板を保持可能な保持部と、
前記処理室内に配置され、前記保持部に保持される前記複数の処理対象基板に向けてアミノシラン系ガスを吐出する複数の吐出口が設けられたガス供給管とを備え、
前記複数の吐出口は、前記複数の処理対象基板と一対一の位置関係で設けられている、半導体製造装置。
（１３）前記処理室は、前記厚み方向に沿って前記処理対象基板を処理したガスの排気口が設けられており、
前記排気口の断面積は、前記吐出口に近い部分が前記吐出口から遠い部分よりも大きい、（１２）に記載の半導体製造装置。
（１４）前記複数の吐出口のうちの前記アミノシラン系ガスの下流側の吐出口は、前記アミノシラン系ガスの上流側の吐出口よりも断面積が大きい、（１２）または（１３）に記載の半導体製造装置。
（１５）前記複数の吐出口のうちの前記アミノシラン系ガスの下流側の吐出口は、前記アミノシラン系ガスの上流側の吐出口よりも断面積が大きく、
前記排気口の断面積は、前記アミノシラン系ガスの下流側の吐出口に近い部分が前記アミノシラン系ガスの上流側の吐出口に近い部分よりも大きい、（１３）に記載の半導体製造装置。
（１６）前記処理室内に配置され、前記保持部に保持される前記複数の処理対象基板に向けてアミノ基を含まないシラン系ガスを吐出する複数の第２の吐出口が設けられた第２のガス供給管を更に備える、（１２）～（１５）のいずれかに記載の半導体製造装置。
（１７）前記処理対象基板への前記アミノシラン系ガスおよび前記アミノ基を含まないシラン系ガスの供給を制御する制御部を更に備え、
前記制御部は、
前記処理対象基板に設けられた下地層上に第１シード層が形成されるように、前記処理対象基板への前記アミノシラン系ガスの供給を制御し、
前記第１シード層上に第１アモルファスシリコン層が形成されるように、前記処理対象基板への前記アミノ基を含まないシラン系ガスの供給を制御し、
前記第１アモルファスシリコン層上に不純物を含有する第２シード層が形成されるように、前記処理対象基板への前記アミノシラン系ガスの供給を制御し、
前記第２シード層上に第２アモルファスシリコン層が形成されるように、前記処理対象基板への前記アミノ基を含まないシラン系ガスの供給を制御する、（１６）に記載の半導体製造装置。
（１）アミノシラン系の第１ガスで下地層上に第１シード層を形成し、
アミノ基を含まないシラン系の第２ガスで前記第１シード層上に第１アモルファスシリコン層を形成し、
アミノシラン系の第３ガスで前記第１アモルファスシリコン層上に不純物を含有する第２シード層を形成し、
アミノ基を含まないシラン系の第４ガスで前記第２シード層上に第２アモルファスシリコン層を形成することを含む、半導体製造方法。
（２）前記不純物は、炭素を含む、（１）に記載の半導体製造方法。
（３）前記不純物は、窒素を含む、（１）または（２）に記載の半導体製造方法。
（４）前記下地層は、基板の上方に設けられた第１層と第２層との積層体を貫通する貫通孔の側壁に沿って設けられた第１絶縁層である、（１）～（３）のいずれかに記載の半導体製造方法。
（５）前記貫通孔の中央に位置するように前記第２アモルファスシリコン層上に、第２絶縁層を形成し、
前記第１アモルファスシリコン層および前記第２アモルファスシリコン層の上端側にシリサイド層を形成し、
前記シリサイド層を触媒として前記第１アモルファスシリコン層および前記第２アモルファスシリコン層を単結晶化することを更に含む、（４）に記載の半導体製造方法。
（６）前記シリサイド層は、ニッケルダイシリサイド層である（５）に記載の半導体製造方法。
（７）前記第３ガスは、前記第１ガスと同一のガスである、（１）～（６）のいずれかに記載の半導体製造方法。
（８）前記第３ガスは、前記第１ガスと異なるガスである、（１）～（６）のいずれかに記載の半導体製造方法。
（９）前記第４ガスは、前記第２ガスと同一のガスである、（１）～（８）のいずれかに記載の半導体製造方法。
（１０）前記第１ガスおよび前記第３ガスは、ブチルアミノシラン、ビスターシャリブチルアミノシラン、ジメチルアミノシラン、ビスジメチルアミノシラン、トリジメチルアミノシラン、ジエチルアミノシラン、ビスジエチルアミノシラン、ジプロピルアミノシラン、およびジイソプロピルアミノシランからなる群より選択される少なくとも１種類のアミノシランを含有するガスである、（１）～（９）のいずれかに記載の半導体製造方法。
（１１）前記第２ガスおよび前記第４ガスは、ＳｉＨ２、ＳｉＨ４、ＳｉＨ６、Ｓｉ２Ｈ４、Ｓｉ２Ｈ６、ＳｉｍＨ２ｍ＋２（ただし、ｍは３以上の自然数）の式で表されるシリコンの水素化物、およびＳｉｎＨ２ｎ（ただし、ｎは３以上の自然数）の式で表されるシリコンの水素化物からなる群より選択される少なくとも１種類のシランを含有するガスである、（１）～（１０）のいずれかに記載の半導体製造方法。
（１２）複数の処理対象基板を収容可能な処理室と、
前記処理室内に配置され、厚み方向に間隔を空けて前記複数の処理対象基板を保持可能な保持部と、
前記処理室内に配置され、前記保持部に保持される前記複数の処理対象基板に向けてアミノシラン系ガスを吐出する複数の吐出口が設けられたガス供給管とを備え、
前記複数の吐出口は、前記複数の処理対象基板と一対一の位置関係で設けられている、半導体製造装置。
（１３）前記処理室は、前記厚み方向に沿って前記処理対象基板を処理したガスの排気口が設けられており、
前記排気口の断面積は、前記吐出口に近い部分が前記吐出口から遠い部分よりも大きい、（１２）に記載の半導体製造装置。
（１４）前記複数の吐出口のうちの前記アミノシラン系ガスの下流側の吐出口は、前記アミノシラン系ガスの上流側の吐出口よりも断面積が大きい、（１２）または（１３）に記載の半導体製造装置。
（１５）前記複数の吐出口のうちの前記アミノシラン系ガスの下流側の吐出口は、前記アミノシラン系ガスの上流側の吐出口よりも断面積が大きく、
前記排気口の断面積は、前記アミノシラン系ガスの下流側の吐出口に近い部分が前記アミノシラン系ガスの上流側の吐出口に近い部分よりも大きい、（１３）に記載の半導体製造装置。
（１６）前記処理室内に配置され、前記保持部に保持される前記複数の処理対象基板に向けてアミノ基を含まないシラン系ガスを吐出する複数の第２の吐出口が設けられた第２のガス供給管を更に備える、（１２）～（１５）のいずれかに記載の半導体製造装置。
（１７）前記処理対象基板への前記アミノシラン系ガスおよび前記アミノ基を含まないシラン系ガスの供給を制御する制御部を更に備え、
前記制御部は、
前記処理対象基板に設けられた下地層上に第１シード層が形成されるように、前記処理対象基板への前記アミノシラン系ガスの供給を制御し、
前記第１シード層上に第１アモルファスシリコン層が形成されるように、前記処理対象基板への前記アミノ基を含まないシラン系ガスの供給を制御し、
前記第１アモルファスシリコン層上に不純物を含有する第２シード層が形成されるように、前記処理対象基板への前記アミノシラン系ガスの供給を制御し、
前記第２シード層上に第２アモルファスシリコン層が形成されるように、前記処理対象基板への前記アミノ基を含まないシラン系ガスの供給を制御する、（１６）に記載の半導体製造装置。
【符号の説明】
【0038】
１０７：トンネル絶縁層、１０８：第１シード層、１０９：第１アモルファスシリコン層、１１０：第２シード層、１１１：第２アモルファスシリコン層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】