知財求人 - 知財ポータルサイト「IP Force」
特許7549667クロック送信方法、クロック受信方法、及びコンピュータ読み取り可能な記憶媒体
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-03
(45)【発行日】2024-09-11
(54)【発明の名称】クロック送信方法、クロック受信方法、及びコンピュータ読み取り可能な記憶媒体
(51)【国際特許分類】
H04L 7/00 20060101AFI20240904BHJP
H03H 17/00 20060101ALN20240904BHJP
【ＦＩ】
H04L7/00 250
H03H17/00 601F
H03H17/00 621E
【請求項の数】
19
(21)【出願番号】P 2022550187
(86)(22)【出願日】2021-06-23
(65)【公表番号】
(43)【公表日】2023-04-10
(86)【国際出願番号】 CN2021101821
(87)【国際公開番号】W WO2021259324
(87)【国際公開日】2021-12-30
【審査請求日】2022-08-22
(31)【優先権主張番号】202010591351.X
(32)【優先日】2020-06-24
(33)【優先権主張国・地域又は機関】CN
(73)【特許権者】
【識別番号】511151662
【氏名又は名称】中興通訊股▲ふん▼有限公司
【氏名又は名称原語表記】ＺＴＥ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】ＺＴＥ Ｐｌａｚａ，Ｋｅｊｉ Ｒｏａｄ Ｓｏｕｔｈ，Ｈｉ－Ｔｅｃｈ Ｉｎｄｕｓｔｒｉａｌ Ｐａｒｋ，Ｎａｎｓｈａｎ Ｓｈｅｎｚｈｅｎ，Ｇｕａｎｇｄｏｎｇ ５１８０５７ Ｃｈｉｎａ
(74)【代理人】
【識別番号】100112656
【弁理士】
【氏名又は名称】宮田 英毅
(74)【代理人】
【識別番号】100089118
【弁理士】
【氏名又は名称】酒井 宏明
(72)【発明者】
【氏名】続博雄
(72)【発明者】
【氏名】関童童
(72)【発明者】
【氏名】曾富前
【審査官】北村 智彦
(56)【参考文献】
【文献】欧州特許出願公開第０３５９９７３６（ＥＰ，Ａ１）
【文献】特開２０１１－１５１６０９（ＪＰ，Ａ）
【文献】特開２０１５－１７７４２５（ＪＰ，Ａ）
【文献】特開平０５－１２２１５０（ＪＰ，Ａ）
【文献】特開２０１６－０３９３９６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｌ ７／００
Ｈ０３Ｈ １７／００
ＩＥＥＥ Ｘｐｌｏｒｅ
(57)【特許請求の範囲】
【請求項1】
送信側に適用されるクロック送信方法であって、第１入力クロックと第２入力クロックを入力するステップと、
前記第１入力クロックから第１サンプリングクロックを取得するステップと、
前記第２入力クロックから第２サンプリングクロックを取得するステップと、
前記第１サンプリングクロックと前記第２サンプリングクロックから第１周波数制御ワードを決定するステップであって、前記第１周波数制御ワードは、前記第１サンプリングクロックと前記第２サンプリングクロックとの間のクロック周波数の関係を示すためのものであるステップと、
前記第１入力クロックからクロック信号を生成し、かつ前記クロック信号を受信側に送信するステップであって、前記クロック信号は、前記第１周波数制御ワードが少なくとも付されているステップとを含み、
前記第１入力クロックから第１サンプリングクロックを取得する前記ステップは、
所定の第１倍数により前記第１入力クロックを周波数逓倍して、前記第１サンプリングクロックを得るステップであって、前記第１サンプリングクロックは、前記第２サンプリングクロックのクロック周波数との比率が所定の範囲にあるステップを含む、クロック送信方法。
【請求項2】
前記第１周波数制御ワードは、前記第１サンプリングクロックと前記第２サンプリングクロックのクロック周波数の比率、及び前記第１サンプリングクロックと前記第２サンプリングクロックのクロック周波数の差のうちの少なくとも１つを示す、請求項１に記載のクロック送信方法。
【請求項3】
前記第１サンプリングクロックと前記第２サンプリングクロックから第１周波数制御ワードを決定する前記ステップは、前記第１サンプリングクロックのクロック信号と前記第２サンプリングクロックのクロック信号に対してそれぞれ、周波数をサンプリングし、前記第１周波数制御ワードを決定するステップを含む、請求項２に記載のクロック送信方法。
【請求項4】
前記第１サンプリングクロックのクロック信号と前記第２サンプリングクロックのクロック信号に対してそれぞれ、周波数をサンプリングし、前記第１周波数制御ワードを決定する前記ステップは、前記第１サンプリングクロックのクロックエッジを累積するステップと、
前記第２サンプリングクロックのクロックエッジを判定し、かつ判定結果に基づいて前記第２サンプリングクロックのクロックエッジをカウントするステップと、
前記第１サンプリングクロックのクロックエッジが所定の数値まで累積された場合、前記第２サンプリングクロックのクロックエッジのカウント値を決定して前記第１周波数制御ワードを得るステップとを含む、請求項３に記載のクロック送信方法。
【請求項5】
所定の第１倍数により前記第１入力クロックを周波数逓倍して、前記第１サンプリングクロックを得る前記ステップは、さらに、所定の第２倍数により前記第１入力クロックを周波数逓倍して、前記クロック信号を生成するための第１送信クロックを得るステップと、
所定の第３倍数により前記第１送信クロックを周波数逓倍して、前記第１サンプリングクロックを得るステップとを含む、請求項１に記載のクロック送信方法。
【請求項6】
前記第２入力クロックから第２サンプリングクロックを取得する前記ステップは、所定の第４倍数により前記第２入力クロックを周波数逓倍して前記第２サンプリングクロックを得るステップを含む、請求項５に記載のクロック送信方法。
【請求項7】
前記クロック信号には、さらに、前記第１倍数、前記第２倍数、前記第３倍数、前記第４倍数が付されている、請求項６に記載のクロック送信方法。
【請求項8】
前記第１入力クロックからクロック信号を生成し、かつ前記クロック信号を受信側に送信する前記ステップは、さらに、所定のフィルタリング方式により前記第１周波数制御ワードをフィルタリングするステップと、
前記第１入力クロックからフィルタリングした前記第１周波数制御ワードが付されている前記クロック信号を生成し、かつ前記クロック信号を前記受信側に送信するステップとを含む、請求項１～４のいずれか一項に記載のクロック送信方法。
【請求項9】
前記第１サンプリングクロックと前記第２サンプリングクロックから第１周波数制御ワードを決定する前記ステップは、さらに、前記第１サンプリングクロックと前記第２サンプリングクロックから前記第１周波数制御ワードを決定することを繰り返して実行し、複数の前記第１周波数制御ワードを得るステップを含み、
所定のフィルタリング方式により前記第１周波数制御ワードをフィルタリングする前記ステップは、複数の前記第１周波数制御ワードの平均値をフィルタリングした前記第１周波数制御ワードとするステップを含む、請求項８に記載のクロック送信方法。
【請求項10】
前記第１入力クロックからクロック信号を生成し、かつ前記クロック信号を受信側に送信する前記ステップは、前記第１入力クロックをエンコードしてそのクロック周波数が前記第１入力クロックのクロック周波数である前記クロック信号を生成し、かつ前記第１周波数制御ワードを前記クロック信号に含め、かつ前記クロック信号を受信側に送信するステップを含む、請求項１に記載のクロック送信方法。
【請求項11】
前記クロック送信方法は、第３入力クロックを入力するステップと、
前記第３入力クロックから第３サンプリングクロックを取得し、前記第１サンプリングクロックと前記第３サンプリングクロックから第２周波数制御ワードを決定するステップであって、前記第２周波数制御ワードは、前記第１サンプリングクロックと前記第３サンプリングクロックとの間のクロック周波数の関係を示すためのものであるステップと、をさらに含み、
ここで、受信側に送信された前記クロック信号は、前記第１周波数制御ワードと前記第２周波数制御ワードが少なくとも付されている、請求項１に記載のクロック送信方法。
【請求項12】
受信側に適用されるクロック受信方法であって、送信側から送信されたクロック信号を受信するステップであって、前記クロック信号は、前記送信側の第１入力クロックから生成され、かつ第１サンプリングクロックと第２サンプリングクロックとの間のクロック周波数の関係を示すための第１周波数制御ワードが少なくとも付されており、前記第１サンプリングクロックは、前記第１入力クロックを周波数逓倍して得られ、前記第２サンプリングクロックは、前記送信側の第２入力クロックから所定の規則に従って決定され、前記第１サンプリングクロックは、前記第２サンプリングクロックのクロック周波数との比率が所定の範囲にあるステップと、
前記クロック信号から前記第１入力クロックと前記第１周波数制御ワードを決定するステップと、
前記第１入力クロックと前記第１周波数制御ワードから前記第２入力クロックを決定するステップとを含む、クロック受信方法。
【請求項13】
前記第１入力クロックと前記第１周波数制御ワードから前記第２入力クロックを決定する前記ステップは、前記第１入力クロックから前記第１サンプリングクロックを取得し、かつ前記第１サンプリングクロックと前記第１周波数制御ワードから複数の第１位相アドレスを決定するステップであって、前記第１位相アドレスは、前記第２サンプリングクロックの位相を示すためのものであるステップと、
前記複数の第１位相アドレスに基づいて前記第２サンプリングクロックを決定し、かつ前記第２サンプリングクロックから前記第２入力クロックを決定するステップとを含む、請求項１２に記載のクロック受信方法。
【請求項14】
前記第１入力クロックから前記第１サンプリングクロックを取得し、かつ前記第１サンプリングクロックと前記第１周波数制御ワードから複数の第１位相アドレスを決定する前記ステップは、前記第１サンプリングクロックのクロックエッジにより前記第１周波数制御ワードを累積し、かつ前記第１周波数制御ワードの毎回の累積結果に基づいて前記複数の第１位相アドレスを得るステップを含み、
前記複数の第１位相アドレスに基づいて前記第２サンプリングクロックを決定する前記ステップは、
前記複数の第１位相アドレスと所定のマッピング関係に基づいて前記第２サンプリングクロックの波形を得るステップであって、前記マッピング関係は、前記第１位相アドレスと前記第２サンプリングクロックの所定の波形パラメータとの間のマッピング関係を示すためのものであるステップと、
前記第２サンプリングクロックの波形から前記第２サンプリングクロックのクロック周波数を決定するステップとを含む、請求項１３に記載のクロック受信方法。
【請求項15】
前記波形パラメータは、周期的波形のパラメータを示し、前記波形パラメータは、矩形波出力レベル値、正弦波出力レベル値、三角波出力レベル値、鋸歯状波出力レベル値、パルス出力レベル値の少なくとも１つを含む、請求項１４に記載のクロック受信方法。
【請求項16】
前記波形パラメータが前記矩形波出力レベル値である場合、前記複数の第１位相アドレスと所定のマッピング関係に基づいて前記第２サンプリングクロックの波形を得る前記ステップは、前記マッピング関係に基づいて前記複数の第１位相アドレスを判定し、かつ判定結果に基づいて前記第２サンプリングクロックの波形を得るステップを含む、請求項１５に記載のクロック受信方法。
【請求項17】
前記波形パラメータが前記正弦波出力レベル値である場合、前記複数の第１位相アドレスと所定のマッピング関係に基づいて前記第２サンプリングクロックの波形を得る前記ステップは、前記複数の第１位相アドレスと前記マッピング関係に基づいて前記複数の第１位相アドレスにそれぞれ対応する複数の前記正弦波出力レベル値を得るステップと、
複数の前記正弦波出力レベル値をデジタル／アナログ変換して前記第２サンプリングクロックの波形を得るステップとを含む、請求項１５に記載のクロック受信方法。
【請求項18】
前記クロック信号には、さらに、第２周波数制御ワードが付されており、前記第２周波数制御ワードが第１サンプリングクロックと第３サンプリングクロックとの間のクロック周波数の関係を示し、前記第３サンプリングクロックが前記送信側の第３入力クロックから所定の規則に従って決定され、前記クロック受信方法は、
前記クロック信号から前記第２周波数制御ワードを決定するステップと、
前記第１入力クロックと前記第２周波数制御ワードから前記第３入力クロックを決定するステップとをさらに含む、請求項１５に記載のクロック受信方法。
【請求項19】
プロセッサによって実行されると請求項１～１１のいずれか一項に記載のクロック送信方法、又は請求項１２～１８のいずれか一項に記載のクロック受信方法を実現するように構成されるコンピュータプログラムが記憶されている、コンピュータ読み取り可能な記憶媒体。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、出願番号が２０２０１０５９１３５１．Ｘ、出願日が２０２０年６月２４日の中国特許出願に基づいて提案されており、当該中国特許出願の優先権を主張しており、当該中国特許出願の全内容は参照として本願に組み込まれている。
【0002】
本願の実施例は、通信の技術分野に関し、具体的には、クロック送信装置及び方法、クロック受信装置及び方法に関する。
【背景技術】
【0003】
ネットワークのスループットの連続的な向上に伴い、大容量スイッチ、ルータなどの通信機器の業務カードの種類、ラックスロットはますます多くなっている。様々な業務に対応するクロック配信は通信機器に不可欠な機能であり、一般的に、通信機器は１から無限大の外部回線の様々な周波数源クロックを受信する必要がある。例えば、２０スロットのシステムの場合、アップリンク及びダウンリンクのクロック配線は、合計４０本のラインを配置する必要がある。システムに周波数源の異なる２種類のクロックが配信と返信用に存在する場合は、合計８０本のラインを配置する必要がある。さらに差動配線方式を採用すると合計１６０本のラインを配置する必要がある。それぞれのスロットにおける周波数源の異なるクロック数が増加するにつれて、上記クロックに対応するライン数は倍々に増加する。
【0004】
また、通信機器では、上記の配線は、通常、数１０ｃｍ連続して配置されており、大型通信機器では、１ｍ以上連続して配置しなければ接続できないものもある。通信機器の小型化、集積化、低コスト化の設計理念に伴い、通信機器の内部で配線が可能なバックプレーンの空間は非常に限られており、数が多く長距離配線が必要な上記クロック配線は、自身の空間が非常に限られているバックプレーンにとって、クロック配線の配置が困難である。
【0005】
上記分野のいくつかの場面では、通信機器のクロック配信中にクロック配線を配置することが複雑すぎて実現が困難であるという問題に対して、当該分野では、まだ有効な解決策が提案されていない。
【発明の概要】
【発明が解決しようとする課題】
【0006】
本願の実施例は、クロック送信装置及びその方法、クロック受信装置及びその方法を提供する。
【課題を解決するための手段】
【0007】
本願の一実施例によれば、
第１入力クロックと第２入力クロックを入力するように構成される入力ユニットと、前記第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと前記第２入力クロックから所定の規則に従って決定される第２サンプリングクロックを取得し、かつ前記第１サンプリングクロックと前記第２サンプリングクロックに基づいて、前記第１サンプリングクロックと前記第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定するように構成されるサンプリングユニットと、前記第１入力クロックから前記第１周波数制御ワードが少なくとも付されているクロック信号を生成し、かつ前記クロック信号を受信側に送信するように構成される送信ユニットとを含む、クロック送信装置を提供する。
第１入力クロックと第２入力クロックを入力するように構成される入力ユニットと、前記第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと前記第２入力クロックから所定の規則に従って決定される第２サンプリングクロックを取得し、かつ前記第１サンプリングクロックと前記第２サンプリングクロックに基づいて、前記第１サンプリングクロックと前記第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定するように構成されるサンプリングユニットと、前記第１入力クロックから前記第１周波数制御ワードが少なくとも付されているクロック信号を生成し、かつ前記クロック信号を受信側に送信するように構成される送信ユニットとを含む、クロック送信装置を提供する。
【0008】
本願の別の実施例によれば、さらに、
送信側から送信されたクロック信号を受信するように構成される受信ユニットであって、前記クロック信号は、前記送信側の第１入力クロックから生成され、かつ前記第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと前記送信側の第２入力クロックから所定の規則に従って決定される第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードが少なくとも付され、前記受信ユニットはさらに、前記クロック信号から前記第１入力クロックと前記第１周波数制御ワードを決定する、受信ユニットと、前記第１入力クロックと前記第１周波数制御ワードから前記第２入力クロックを決定するように構成される復元ユニットとを含む、クロック受信装置を提供する。
送信側から送信されたクロック信号を受信するように構成される受信ユニットであって、前記クロック信号は、前記送信側の第１入力クロックから生成され、かつ前記第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと前記送信側の第２入力クロックから所定の規則に従って決定される第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードが少なくとも付され、前記受信ユニットはさらに、前記クロック信号から前記第１入力クロックと前記第１周波数制御ワードを決定する、受信ユニットと、前記第１入力クロックと前記第１周波数制御ワードから前記第２入力クロックを決定するように構成される復元ユニットとを含む、クロック受信装置を提供する。
【0009】
本願の別の実施例によれば、
第１入力クロックと第２入力クロックを入力するように構成される入力ユニットと、前記第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと前記第２入力クロックから所定の規則に従って決定される第２サンプリングクロックを取得し、かつ前記第１サンプリングクロックと前記第２サンプリングクロックに基づいて、前記第１サンプリングクロックと前記第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定するように構成されるサンプリングユニットと、前記第１入力クロックから前記第１周波数制御ワードが少なくとも付されているクロック信号を生成し、かつ前記クロック信号を受信側に送信するように構成される送信ユニットと、前記クロック信号を受信し、かつ前記クロック信号から前記第１入力クロックと前記第１周波数制御ワードを決定するように構成される受信ユニットと、前記第１入力クロックと前記第１周波数制御ワードから前記第２入力クロックを決定するように構成される復元ユニットとを含む、クロック伝送システムを提供する。
第１入力クロックと第２入力クロックを入力するように構成される入力ユニットと、前記第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと前記第２入力クロックから所定の規則に従って決定される第２サンプリングクロックを取得し、かつ前記第１サンプリングクロックと前記第２サンプリングクロックに基づいて、前記第１サンプリングクロックと前記第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定するように構成されるサンプリングユニットと、前記第１入力クロックから前記第１周波数制御ワードが少なくとも付されているクロック信号を生成し、かつ前記クロック信号を受信側に送信するように構成される送信ユニットと、前記クロック信号を受信し、かつ前記クロック信号から前記第１入力クロックと前記第１周波数制御ワードを決定するように構成される受信ユニットと、前記第１入力クロックと前記第１周波数制御ワードから前記第２入力クロックを決定するように構成される復元ユニットとを含む、クロック伝送システムを提供する。
【0010】
本願の別の実施例によれば、さらに、送信側に適用されるクロック送信方法であって、第１入力クロックと第２入力クロックを入力するステップと、前記第１入力クロックから第１サンプリングクロックを取得し、前記第２入力クロックから第２サンプリングクロックを取得し、かつ前記第１サンプリングクロックと前記第２サンプリングクロックから前記第１サンプリングクロックと前記第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定するステップと、前記第１入力クロックから前記第１周波数制御ワードが少なくとも付されているクロック信号を生成し、かつ前記クロック信号を受信側に送信するステップとを含む、クロック送信方法を提供する。
【0011】
本願の別の実施例によれば、さらに、受信側に適用されるクロック受信方法であって、送信側から送信されたクロック信号を受信するステップであって、前記クロック信号は、前記送信側の第１入力クロックから生成され、かつ前記第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと前記送信側の第２入力クロックから所定の規則に従って決定される第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードが少なくとも付されているステップと、前記クロック信号から前記第１入力クロックと前記第１周波数制御ワードを決定するステップと、前記第１入力クロックと前記第１周波数制御ワードから前記第２入力クロックを決定するステップとを含む、クロック受信方法を提供する。
【0012】
本願の別の実施例によれば、さらに、実行されると上記のいずれかの方法実施例におけるステップを実現するように構成されるコンピュータプログラムが記憶されているコンピュータ読み取り可能な記憶媒体を提供する。
【0013】
本願の別の実施例によれば、さらに、メモリとプロセッサを含み、前記メモリにはコンピュータプログラムが記憶されており、前記プロセッサは、前記コンピュータプログラムを実行して上記のいずれかの方法実施例におけるステップを実現するように構成される電子装置を提供する。
【図面の簡単な説明】
【0014】
【図1】本分野のいくつかの場面に係るクロック配信の接続概略図である。
【図2】本願の実施例に係るクロック送信装置の第１機能概略図である。
【図3】本願の実施例に係るクロック送信装置の第２機能概略図である。
【図4】本願の実施例に係るクロック送信装置の第３機能概略図である。
【図5】本願の実施例に係るクロック送信装置の第４機能概略図である。
【図6】本願の実施例に係るクロック送信装置の第５機能概略図である。
【図7】本願の実施例に係るクロック送信装置の第６機能概略図である。
【図8】本願の実施例に係るクロック受信装置の第１機能概略図である。
【図9】本願の実施例に係るクロック受信装置の第２機能概略図である。
【図10】本願の実施例に係るクロック受信装置の第３機能概略図である。
【図11】本願の実施例に係るクロック受信装置の第４機能概略図である。
【図12】本願の例示的な実施例に係るクロックネットワーキングのトポロジー図である。
【図13】本願の実施例に係るクロックネットワーキングの第１内部実装トポロジー図である。
【図14】本願の例示的な実施例に係るフレーミング概略図である。
【図15】本願の例示的な実施例に係るデューティ比変調に基づくＰＷＭエンコードの概略図である。
【図16】本願の例示的な実施例に係るマンチェスターエンコードに基づくＰＷＭエンコードの概略図である。
【図17】本願の実施例に係るクロックネットワーキングの第２内部実装トポロジー図である。
【図18】本願の実施例に係るクロック伝送システムの機能概略図である。
【図19】本願の実施例に係るクロック送信方法のフローチャートである。
【図20】本願の実施例に係るクロック伝送システムのフローチャートである。
【発明を実施するための形態】
【0015】
以下、図面を参照しながら実施例と組み合わせて本願の実施例を詳しく説明する。
なお、本願の明細書、特許請求の範囲及び図面における「第１」、「第２」などの用語は、類似する対象を区分するためのものである。必ずしも特定の順序又は優先順位を説明するとは限らない。
なお、本願の明細書、特許請求の範囲及び図面における「第１」、「第２」などの用語は、類似する対象を区分するためのものである。必ずしも特定の順序又は優先順位を説明するとは限らない。
【0016】
本願の実施例に係るクロック送信装置及び方法、クロック受信装置及び方法をさらに説明するために、以下、本願の実施例に係るクロック送信装置及び方法、クロック受信装置の適用場面について説明する。
【0017】
図１は本分野のいくつかの場面に係るクロック配信の接続概略図である。図１に示すように、本分野のいくつかの場面では、非同期クロックに対応するクロックラインは、ポイントツーポイント方式で接続して伝送する必要があり、すなわち、非同期クロックはそれぞれ１つの所定のクロックラインを占有しており、送信モジュールはアップリンク又はダウンリンクの方式でクロックボード又は業務ボードの受信モジュールにクロックを伝送し、これによって、受信モジュールは対応する非同期クロックをそれぞれロックして復元する。
【0018】
上記ライン配置において、周波数源の異なるクロック信号はそれぞれ１つの所定のポイントツーポイント物理伝送媒体を占有しており、一方、周波数源の異なるクロック信号が同一の物理リンクで伝送され、即ち、２本以上のクロックラインが合わせられた場合、受信モジュールはいずれの周波数源もロックできず、このため、本分野のいくつかの場面では、非同期クロックが同一ラインを介して伝送できない。このため、本分野のいくつかの場面では、非同期クロックは通信機器のバックプレーンにおけるプリント回路基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）の配線スペースやコネクタピンの配置スペースなどを追加的に占有してしまい、その結果として、２以上の周波数源のクロックラインの配置においては、配線の増加、ＰＣＢ層の増加、コネクタ数の増加が必要とされ、この結果、既存の小型化バックプレーンのスペースでは上記クロックラインの配置が困難である。
【0019】
それに対して、本願の実施例は、クロック送信装置及び方法、クロック受信装置及び方法を提供し、送信側と受信側との間で同一クロックラインを介して周波数源の異なるクロックを伝送することを可能とする。本願の実施例に係るクロック送信装置及びクロック受信装置は、それぞれ、通信機器のクロック配信の送信側及び受信側として構成される。以下、本願の実施例に係るクロック送信装置及びその方法、クロック受信装置及びその方法について説明する。
【0020】
本願の実施例は、クロック送信装置を提供し、図２は、本願の実施例に係るクロック送信装置の第１機能概略図である。図２に示すように、本願の実施例に係る装置は、
第１入力クロックと第２入力クロックを入力するように構成される入力ユニット１０２と、
第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと第２入力クロックから所定の規則に従って決定される第２サンプリングクロックを取得し、かつ第１サンプリングクロックと第２サンプリングクロックから第１サンプリングクロックと第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定するように構成されるサンプリングユニット１０４と、
第１入力クロックから第１周波数制御ワードが少なくとも付されているクロック信号を生成し、かつクロック信号を受信側に送信するように構成される送信ユニット１０６と、を含む。
第１入力クロックと第２入力クロックを入力するように構成される入力ユニット１０２と、
第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと第２入力クロックから所定の規則に従って決定される第２サンプリングクロックを取得し、かつ第１サンプリングクロックと第２サンプリングクロックから第１サンプリングクロックと第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定するように構成されるサンプリングユニット１０４と、
第１入力クロックから第１周波数制御ワードが少なくとも付されているクロック信号を生成し、かつクロック信号を受信側に送信するように構成される送信ユニット１０６と、を含む。
【0021】
本願の実施例では、入力ユニットは、入力ポートにより実現されてもよく、入力ユニットによって入力される第１入力クロックと第２入力クロックは、同期であってもよく、非同期であってもよい。一例では、第１入力クロックと第２入力クロックは非同期クロックであり、以下、該例における第１入力クロックと第２入力クロックについて説明する。
【0022】
第１入力クロックと第２入力クロックとがクロック送信ユニットの入力ユニットに同時に入力された後に、所定の規則に従って第１入力クロックと第２入力クロックから第１サンプリングクロックと第２サンプリングクロックを決定してもよい。なお、以上の第１入力クロックに対して所定の規則と、第２入力クロックに対して所定の規則とは同じであってもよく、異なってもよい。一例では、第１入力クロックに対して周波数逓倍処理を行って第１サンプリングクロックを取得してサンプリングユニットに伝送し、第２入力クロックに対して処理を行わずに第２サンプリングクロックとしてサンプリングユニットに伝送してもよく、又は、第１入力クロックと第２入力クロックのそれぞれに対して異なる倍数で周波数逓倍を行って第１サンプリングクロックと第２サンプリングクロックとを得るようにしてもよい。図３は、本願の実施例に係るクロック送信装置の第２機能概略図である。図３に示すように、本願の実施例に係るクロック送信装置は、
【0023】
所定の第１倍数により第１入力クロックを周波数逓倍して、第２サンプリングクロックのクロック周波数との比率が所定の範囲にある第１サンプリングクロックを得るように構成される周波数逓倍ユニット１０８をさらに含んでもよい。
【0024】
なお、周波数逓倍ユニットは、第１入力クロックを周波数逓倍することで、周波数逓倍した第１入力クロック、即ち、第１サンプリングクロックと第２サンプリングクロックの間のクロック周波数の比率を所定の範囲にすることができ、それにより、第１周波数制御ワードの確認過程において、サンプリングユニットによるサンプリングや確認の時間を制御することができ、それにより本願の実施例に係るクロック送信装置の処理効率を改善する。当業者は、第１入力クロックと第２入力クロックの実際クロック周波数に基づいて周波数逓倍ユニットの周波数逓倍の倍数、例えば、上記の第１倍数を選択してもよいが、本願はそれを限定しない。
【0025】
一実施例では、周波数逓倍ユニット１０８は、
所定の第２倍数により第１入力クロックを周波数逓倍して、送信ユニットがクロック信号を生成するための第１送信クロックを得るように構成される第１周波数逓倍サブユニット１０８２と、
所定の第３倍数により第１送信クロックを周波数逓倍して、第１サンプリングクロックを得るように構成される第２周波数逓倍サブユニット１０８４とをさらに含んでもよい。
所定の第２倍数により第１入力クロックを周波数逓倍して、送信ユニットがクロック信号を生成するための第１送信クロックを得るように構成される第１周波数逓倍サブユニット１０８２と、
所定の第３倍数により第１送信クロックを周波数逓倍して、第１サンプリングクロックを得るように構成される第２周波数逓倍サブユニット１０８４とをさらに含んでもよい。
【0026】
上記の第１周波数逓倍サブユニットと第２周波数逓倍サブユニットにより、第１入力クロックが第１周波数逓倍サブユニットによる一段周波数逓倍を受けて、第１送信クロックが得られ、クロック信号を生成するために送信ユニットに送信されるとともに、第１送信クロックがさらに第２周波数逓倍サブユニットによる二段周波数逓倍を受けて、第１サンプリングクロックが得られる。
【0027】
一方、第２入力クロックに関しては、第２入力クロックが、例えば１００１ｈｚ、４００２ｈｚ、８００３ｈｚなどの低周波クロックである場合、上記の低周波の第２入力クロックをそのまま第２サンプリングクロックとすると、サンプリングユニットがサンプリングや確認をする過程に上記低周波クロックを効果的に判定又はカウントできず、一定の誤差を引き起こす。そのために、本願の実施例に係る周波数逓倍ユニットは、所定の第４倍数により第２入力クロックを周波数逓倍して第２サンプリングクロックを得るように構成される第３周波数逓倍ユニット１０８６をさらに含んでもよい。
【0028】
なお、本願の実施例に係る周波数逓倍ユニット、又はそれが備えた第１周波数逓倍サブユニット、第２周波数逓倍サブユニット、第３周波数逓倍サブユニットは、パルス追加・削除ゲートや、位相同期回路、電圧制御発振器（ＶＣＯ：Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）によるロック周波数分周などの周波数逓倍デバイス又は周波数逓倍方式により実現されてもよいが、本願はそれを限定しない。周波数が固定されるクロックを周波数逓倍する方式は、当業者に公知のものであり、本願の実施例は、ここで重複して説明しない。
【0029】
本願の実施例では、第１周波数制御ワードは、第１サンプリングクロックと第２サンプリングクロックとの間の関係を複数種の方式で示してもよい。一例では、第１周波数制御ワードは、第１サンプリングクロックと第２サンプリングクロックのクロック周波数の比率、又は、第１サンプリングクロックと第２サンプリングクロックのクロック周波数の差を示してもよい。なお、以上の比率又は差は、第１周波数制御ワードが示す第１サンプリングクロックと第２サンプリングクロックとの間の関係を明瞭に説明するためのものに過ぎず、第１サンプリングクロックと第２サンプリングクロックとの間の関係を示すことができるパラメータ又は数学関係であれば、本願の実施例に係る第１周波数制御ワードとすることができる。
【0030】
第１周波数制御ワードの決定過程では、本願の実施例に係るサンプリングユニットは、第１サンプリングクロックのクロック周波数と第２サンプリングクロックのクロック周波数に対してサンプリングすることにより、第１周波数制御ワードを決定してもよい。
【0031】
なお、一例では、本願の実施例に係るサンプリングユニットは、カウンタにより実現されてもよく、即ち、カウンタがクロックエッジをカウントすることにより、第１サンプリングクロックのクロック周波数と第２サンプリングクロックのクロック周波数に対してサンプリングする。別の例では、本願の実施例に係るサンプリングユニットは、周波数計により実現されてもよく、即ち、周波数計が第１サンプリングクロックと第２クロックサンプリング周波数を直接的に測量することにより、第１サンプリングクロックのクロック周波数と第２サンプリングクロックのクロック周波数に対してサンプリングする。以下、以上の例においてカウンタがクロックエッジをカウントすることにより第１サンプリングクロックのクロック周波数と第２サンプリングクロックのクロック周波数に対してサンプリングする形態について説明する。
【0032】
図４は、本願の実施例に係るクロック送信装置の第３機能概略図である。図４に示すように、一実施例では、サンプリングユニット１０４は、
第１サンプリングクロックのクロックエッジを累積するように構成される送信累積サブユニット１０４２と、
第２サンプリングクロックのクロックエッジを判定するように構成される送信判定サブユニット１０４４と、
送信判定サブユニットの判定結果に基づいて第２サンプリングクロックのクロックエッジをカウントし、かつ第１サンプリングクロックのクロックエッジが所定の数値まで累積された場合、第２サンプリングクロックのクロックエッジのカウント値を決定して、第１周波数制御ワードを得るように構成されるカウントサブユニット１０４６とを含む。
第１サンプリングクロックのクロックエッジを累積するように構成される送信累積サブユニット１０４２と、
第２サンプリングクロックのクロックエッジを判定するように構成される送信判定サブユニット１０４４と、
送信判定サブユニットの判定結果に基づいて第２サンプリングクロックのクロックエッジをカウントし、かつ第１サンプリングクロックのクロックエッジが所定の数値まで累積された場合、第２サンプリングクロックのクロックエッジのカウント値を決定して、第１周波数制御ワードを得るように構成されるカウントサブユニット１０４６とを含む。
【0033】
図４に示されるサンプリングユニットでは、第１サンプリングクロックを送信累積サブユニットに送信して第１サンプリングクロックのクロックエッジ、通常立ち上がりエッジを累積すると共に、第２サンプリングクロックを送信判定サブユニットに送信して第２サンプリングクロックのクロックエッジ、通常立ち上がりエッジを判定し、かつ、カウントサブユニットは、判定結果に基づいて、第２サンプリングクロックのクロックエッジをカウントしてもよい。送信累積サブユニットの第１サンプリングクロックのクロックエッジに対する累積結果が所定の閾値に達する場合、カウントサブユニットはラッチクリアされ、ラッチ状態では、第２サンプリングクロックのクロックエッジの現在のカウント値は、本願の実施例に係る第１周波数制御ワードとなり、クリアされたカウンタは、新たに第２サンプリングクロックのクロックエッジをカウントする。
【0034】
上記サンプリングユニットでは、送信累積サブユニットは、累積器、例えば、２Ｎ累積器から構成されてもよく、送信判定サブユニットは、判定器から構成されてもよく、カウントサブユニットは、カウンタから構成されてもよい。一例では、送信累積サブユニットが２Ｎ累積器であることを例として説明する。第１サンプリングクロックが１０００００００８０ｈｚとして設定され、第２サンプリングクロックが１００００００４ｈｚとして設定され、２Ｎ累積器のＮの数値が３２として設定される場合、上記サンプリングユニットの動作過程は、以下の通りである。
【0035】
２Ｎ累積器は、第１サンプリングクロックが対応する１０００００００８０ｈｚのクロックの立ち上がりエッジの数を累積すると共に、判定器は、第２サンプリングクロックが対応する１００００００４ｈｚのクロックの立ち上がりエッジを判定し、カウンタは、上記判定結果に基づいて第２サンプリングクロックの立ち上がりエッジをカウントする。２Ｎ累積器が２＾３２冪乗個の立ち上がりエッジまで累積すると、カウンタは、現在の第２サンプリングクロックの立ち上がりエッジの個数をラッチする。例えば、２Ｎ累積器が第１サンプリングクロックを４２９４９６７２９６（２＾３２）個の立ち上がりエッジまで累積すると、カウンタは第２サンプリングクロックの立ち上がりエッジの個数を４２９４９６８７としてラッチし、この４２９４９６８７は上記第２サンプリングクロックに対する第１周波数制御ワードになる。
【0036】
なお、上記カウンタが整数しか記録できない、即ち、得られた第１周波数制御ワードが整数の値であるので、一定の誤差が存在する。図５は本願の実施例に係るクロック送信装置の第４機能概略図である。図５に示すように、第１周波数制御ワードに存在し得る誤差に対して、本願の実施例に係るクロック送信ユニットは、
所定のフィルタリング方式により第１周波数制御ワードをフィルタリングし、かつ、送信ユニットがフィルタリングした第１周波数制御ワードをクロック信号に付するように、フィルタリングした第１周波数制御ワードを送信ユニットに送信するフィルタリングユニット１１０をさらに含んでもよい。
所定のフィルタリング方式により第１周波数制御ワードをフィルタリングし、かつ、送信ユニットがフィルタリングした第１周波数制御ワードをクロック信号に付するように、フィルタリングした第１周波数制御ワードを送信ユニットに送信するフィルタリングユニット１１０をさらに含んでもよい。
【0037】
なお、上記フィルタリングユニットにおいて所定のフィルタリング方式は、複数種であってもよい。一例では、フィルタリングユニットは、平均フィルタリングをフィルタリング方式として採用してもよく、別の例では、フィルタリングユニットは、移動平均フィルタリングをフィルタリング方式として採用してもよく、いずれのフィルタリング方式でも、サンプリングユニットが複数組のデータ、即ち複数の第１周波数制御ワードを提供する必要があり、以下、平均フィルタリングの方式により第１周波数制御ワードをフィルタリングする過程について説明する。
【0038】
サンプリングユニットが第１サンプリングクロックと第２サンプリングクロックから第１周波数制御ワードを決定することを繰り返すことにより、複数の第１周波数制御ワードが得られる。具体的には、上記例では、２Ｎ累積器及びカウンタのサンプリングユニットを例示して説明しており、２Ｎ累積器が第１サンプリングクロックの立ち上がりエッジの個数を２Ｎ個まで累積すると、カウンタはラッチクリアされ、第１周波数制御ワード（Ｋ１とする）を出力し、カウンタがクリアされた後、２Ｎ累積器は第１サンプリングクロックの立ち上がりエッジの個数をさらに累積し、カウンタは第２サンプリング回路の立ち上がりエッジを改めてカウントし、２Ｎ累積器が再度第１サンプリングクロックの立ち上がりエッジの個数を２Ｎ個まで累積すると、カウンタはラッチクリアされ、第１周波数制御ワード（Ｋ２とする）を出力し、このように繰り返すことにより、２Ｎ累積器が第１サンプリングクロックの立ち上がりエッジの個数を２Ｎ個まで累積するたびに、カウンタは周波数制御ワード（Ｋ１、Ｋ２……ＫＭとし、Ｍは１よりも大きい正の整数）を出力する。
【0039】
カウンタが上記Ｋ１、Ｋ２……ＫＭを出力すると、フィルタリングユニットはこのＫ１、Ｋ２……ＫＭの平均値をフィルタリングした第１周波数制御ワード（Ｋ）としてもよく、Ｋは（Ｋ１、Ｋ２……ＫＭ）／Ｍを満たす。
【0040】
上記フィルタリングユニットにより出力された、フィルタリングした第１周波数制御ワードは非整数であってもよく、一方、サンプリングユニットにより出力されたある第１周波数制御ワードに存在し得るジッター現象を収束して安定化することができ、このため、上記フィルタリングした第１周波数制御ワードは誤差を効果的に減少できる。
【0041】
第１周波数制御ワードの出力を完了した後に、本願の実施例に係る送信ユニットは、第１周波数制御ワードを第１入力クロックから生成されるクロック信号に付して、クロックラインを介して受信側に送信してもよい。送信ユニットは、クロックラインに接続されるように構成される送信ポートを含んでもよく、図６は、本願の実施例に係るクロック送信装置の第５機能概略図である。図６に示すように、本願の実施例に係る送信ユニット１０６は、
第１入力クロックをエンコードして、そのクロック周波数が第１入力クロックのクロック周波数であるクロック信号を生成し、かつ第１周波数制御ワードをクロック信号にエンベロープするように構成されるパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）エンコードサブユニット１０６２をさらに含んでもよい。
第１入力クロックをエンコードして、そのクロック周波数が第１入力クロックのクロック周波数であるクロック信号を生成し、かつ第１周波数制御ワードをクロック信号にエンベロープするように構成されるパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）エンコードサブユニット１０６２をさらに含んでもよい。
【0042】
本願の実施例に係るＰＷＭエンコードユニットは、第１周波数制御ワードを第１入力クロックに基づいてＰＷＭ波によるクロック信号に変調して受信側に送信してもよい。なお、上記ＰＷＭ波の変調は、デューティ比変調法、マンチェスター符号化法、８Ｂ／１０Ｂエンコード、６４Ｂ／６６Ｂエンコードなどであってよく、本願はそれを限定しない。
【0043】
上記ＰＷＭエンコードサブユニットは、エンコード能力を有するダイレクト・デジタル・シンセサイザ（ＤＤＳ：Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｓ）信号発生器、デジタル制御発振器（ＤＣＯ：Ｄｉｇｉｔａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）、デジタル位相ロックループ（ＤＰＬＬ：Ｄｉｇｉｔａｌ Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）、シングルチップマイクロコンピュータ、フィールドプログラマブルゲートアレイプロセッサなどを採用してもよく、特定用途向け集積回路（ＩＣ：Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、システムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ－ｏｎ－ａ－Ｃｈｉｐ）などを採用してもよい。上記ＰＷＭエンコードサブユニットは、上記デバイスのうちの１つ又は複数から構成され、即ち、第１入力クロックエンコードを第１周波数制御ワードが付されているＰＷＭ波に合成できる任意のデバイスは、本願の実施例に係るＰＷＭエンコードサブユニットとしてもよい。
【0044】
なお、上記例では、本願の実施例に係るクロック送信装置が周波数逓倍ユニット及びフィルタリングユニットを含む場合、上記クロック信号には、周波数逓倍ユニットの周波数逓倍の倍数、例えば、第１倍数、第２倍数、第３倍数や第４倍数などが付される必要もあり、また、クロック信号に付されている第１周波数制御ワードはフィルタリングした周波数制御ワードである。
【0045】
本願の実施例に係るクロック送信装置によれば、送信側でクロックを送信する場合、入力ユニットによって入力された送信対象の第１入力クロックと第２入力クロックに対して、サンプリングユニットは第１入力クロックから所定の規則に従って決定される第１サンプリングクロック、及び第２入力クロックから所定の規則に従って決定される第２サンプリングクロックを取得し、かつ第１サンプリングクロックと第２サンプリングクロックから第１サンプリングクロックと第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定し、さらに、送信ユニットは第１入力クロックから第１周波数制御ワードが付されているクロック信号を生成し、かつクロック信号を受信側に送信することができる。これによって、本願の実施例に係るクロック送信装置は、第１入力クロックと第２入力クロックを同時に送信することができ、また、第１入力クロックと第２入力クロックとが同期であるか否かを限定しない。したがって、本願の実施例は、本分野の幾つかの場面において通信機器のクロック配信においてクロックラインの配置が非常に複雑で実現しにくいという問題を解決して、クロック配信においてクロックラインの配置を顕著に簡易化することができ、それによりバックプレーンの製造コストを低下させる効果を奏する。
【0046】
なお、本願の実施例に係るクロック送信装置によれば、非同期クロックは同一クロックラインを介して伝送することができ、これによって、通信機器のクロック配信において複数の伝送対象非同期クロックがある場合、クロック伝送は１本だけのクロックラインを介して行われ、非同期クロックごとにクロックラインを配置する必要がなく、これにより、クロック配信におけるクロックラインの数が顕著に減少し、バックプレーンの配線スペースの利用が大幅に改善される。また、本願の実施例に係るクロック送信装置によれば、バックプレーンの製造においても多くのラインについて配線したり、ＰＣＢ層又はコネクタなどを拡大したりする必要がなく、よって、バックプレーンの製造コストが顕著に削減される。
【0047】
なお、本願の実施例に係る第２入力クロックは複数であってもよく、即ち、本願の実施例に係るクロック送信装置は任意の数の非同期クロックを同時に送信してもよい。図７は本願の実施例に係るクロック送信装置の第６機能概略図である。図７に示される例では、本願の実施例に係るクロック送信装置は、３つの非同期クロックを受信側に同時に送信してもよく、以下、この例について説明する。
【0048】
一実施例では、本願の実施例に係るクロック送信装置は、
第１入力クロック、第２入力クロック及び第３入力クロックを入力するように構成される入力ユニット１０２と、
第１サンプリングサブユニット１１０４と第２サンプリングサブユニット２１０４を含み、
第１サンプリングサブユニット１１０４は、第１サンプリングクロックと第２サンプリングクロックから第１周波数制御ワードを決定するように構成され、
第２サンプリングサブユニット２１０４は、第１サンプリングクロックと第３サンプリングクロックから、第１サンプリングクロックと第３入力クロックから所定の規則に従って決定される第３サンプリングクロックとの間の関係を示すための第２周波数制御ワードを決定するように構成されるサンプリングユニット１０４と、
第１入力クロックから、第１周波数制御ワード及び第２周波数制御ワードが少なくとも付されているクロック信号を生成し、かつクロック信号を受信側に送信するように構成される送信ユニット１０６とを含む。
第１入力クロック、第２入力クロック及び第３入力クロックを入力するように構成される入力ユニット１０２と、
第１サンプリングサブユニット１１０４と第２サンプリングサブユニット２１０４を含み、
第１サンプリングサブユニット１１０４は、第１サンプリングクロックと第２サンプリングクロックから第１周波数制御ワードを決定するように構成され、
第２サンプリングサブユニット２１０４は、第１サンプリングクロックと第３サンプリングクロックから、第１サンプリングクロックと第３入力クロックから所定の規則に従って決定される第３サンプリングクロックとの間の関係を示すための第２周波数制御ワードを決定するように構成されるサンプリングユニット１０４と、
第１入力クロックから、第１周波数制御ワード及び第２周波数制御ワードが少なくとも付されているクロック信号を生成し、かつクロック信号を受信側に送信するように構成される送信ユニット１０６とを含む。
【0049】
なお、上記第１サンプリングサブユニットと第２サンプリングサブユニットの動作過程は、上記サンプリングユニットの動作過程の説明を参照し、ここで重複して説明しない。
【0050】
よって、複数の非同期クロックを送信する過程において、本願の実施例に係るクロック送信装置は、いずれの非同期クロックについても対応するサンプリングモジュールを設置し、第１入力クロックを対照として、該非同期クロックに対応する周波数制御ワードを決定することができる。
【0051】
なお、本願の実施例に係る第１入力クロックは、送信側から受信側に送信すべき複数の非同期クロックのうちのいずれかのクロックであってもよく、送信側の基準クロックであってもよく、一例では、第１入力クロックは送信側のローカルクロックであってもよく、別の例では、第１入力クロックは送信側から導入される外部基準クロックであってもよい。
【0052】
本願の実施例は、さらに、クロック受信装置を提供し、図８は、本願の実施例に係るクロック受信装置の第１機能概略図である。図８に示すように、本願の実施例に係る装置は、
送信側から送信されたクロック信号を受信するように構成される受信ユニット２０２であって、クロック信号は、送信側の第１入力クロックから生成され、かつ第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと送信側の第２入力クロックから所定の規則に従って決定される第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードが少なくとも付され、受信ユニット２０２はさらに、クロック信号から第１入力クロックと第１周波数制御ワードを決定する、受信ユニット２０２と、
第１入力クロックと第１周波数制御ワードから第２入力クロックを決定するように構成される復元ユニット２０４とを含む。
送信側から送信されたクロック信号を受信するように構成される受信ユニット２０２であって、クロック信号は、送信側の第１入力クロックから生成され、かつ第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと送信側の第２入力クロックから所定の規則に従って決定される第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードが少なくとも付され、受信ユニット２０２はさらに、クロック信号から第１入力クロックと第１周波数制御ワードを決定する、受信ユニット２０２と、
第１入力クロックと第１周波数制御ワードから第２入力クロックを決定するように構成される復元ユニット２０４とを含む。
【0053】
なお、本願の実施例に係るクロック受信装置が受信するクロック信号は、上記本願の実施例に係るクロック送信装置が送信するクロック信号であるので、クロック送信装置によるクロック信号の生成又は前処理過程は、上記クロック送信装置における説明に対応しており、ここで重複して説明しない。
【0054】
本願の実施例に係る受信ユニットは、送信側がクロックラインを介して送信したクロック信号を受信するように構成され、受信ユニットは、クロックラインに接続されるように構成される受信ポートを含んでもよい。図９は、本願の実施例に係る受信ユニットの第２機能概略図である。図９に示すように、受信ユニットは、クロック信号をデコードして、第１入力クロックを復元し、かつクロック信号に付されている第１周波数制御ワードを抽出するように構成されるＰＷＭデコードサブユニット２０２２をさらに含んでもよい。
【0055】
なお、本願の実施例に係るクロック信号が、送信側でＰＷＭエンコードサブユニットによりエンコードして合成されるＰＷＭ波である場合、受信ユニットは、上記ＰＷＭデコードユニットにより受信されたＰＷＭ波をデコードして復元してもよく、これによって、ＰＷＭ波内の対応する第１入力クロックと第１周波数制御ワードが得られる。
【0056】
ＰＷＭエンコードユニットと同様に、上記ＰＷＭデコードサブユニットは、デコード能力を有するＤＤＳ信号発生器、ＤＣＯ、ＤＰＬＬ、シングルチップマイクロコンピュータ、フィールドプログラマブルゲートアレイプロセッサなどを採用してもよいし、特定用途向け集積回路ＩＣ、ＳＯＣなどを採用してもよい。上記ＰＷＭデコードサブユニットは、上記デバイスのうちの１つ又は複数から構成されてもよく、即ち、クロック信号をデコードして第１入力クロックと第１周波数制御ワードを得ることができる任意のデバイスは、本願の実施例に係るＰＷＭデコードサブユニットとしてもよい。
【0057】
本願の実施例では、受信ユニットにより得られる第１入力信号と第１周波数制御ワードは、復元ユニットに送信されて第２入力信号の復元を行ってもよい。復元ユニット２０４は、さらに、
第１入力クロックから第１サンプリングクロックを取得し、かつ第１サンプリングクロックと第１周波数制御ワードから第２サンプリングクロックの位相を示すための複数の第１位相アドレスを決定し、
複数の第１位相アドレスに基づいて第２サンプリングクロックを決定し、かつ前記第２サンプリングクロックから前記第２入力クロックを決定するように構成されてもよい。
第１入力クロックから第１サンプリングクロックを取得し、かつ第１サンプリングクロックと第１周波数制御ワードから第２サンプリングクロックの位相を示すための複数の第１位相アドレスを決定し、
複数の第１位相アドレスに基づいて第２サンプリングクロックを決定し、かつ前記第２サンプリングクロックから前記第２入力クロックを決定するように構成されてもよい。
【0058】
なお、クロック信号を送信するクロック送信装置には、前述の周波数逓倍ユニットが含まれており、即ち、上記第１サンプリングクロック又は第２サンプリングクロックは第１入力クロック又は第２入力クロックを所定の周波数逓倍の倍数により周波数逓倍したものである場合、受信ユニットは、第１入力クロックと第１周波数制御ワードを得る上に、クロック信号からそれに付されている周波数逓倍の倍数、例えば、前述周波数逓倍ユニットの第１倍数、第２倍数、第３倍数、第４倍数などを取得してもよい。本願の実施例に係るクロック受信装置は、受信ユニットが第１入力クロックを得た後に、クロック送信装置と同じ周波数逓倍の倍数を採用する必要もあり、それにより第１入力クロックを周波数逓倍した後に、さらに、復元ユニットにより第２入力クロックを復元する。一例では、クロック送信装置において、周波数逓倍ユニットにより第１入力クロックを４０倍周波数逓倍した後に第１サンプリングクロックが得られ、第２入力クロックが処理されずに第２サンプリングクロックとなり、上記の場合、受信ユニットは上記第１入力クロック、第１周波数制御ワード及び周波数逓倍の倍数を得た後に、本願の実施例に係るクロック受信装置は第１入力クロックを４０倍で周波数逓倍処理し、周波数逓倍した第１入力クロックを復元ユニットに伝送して復元させる必要がある。別の例では、クロック送信装置では、周波数逓倍ユニットの第１周波数逓倍サブユニットは第１入力クロックに対して４０倍により一段周波数逓倍を行って第１送信クロックを得るとともに、第２周波数逓倍サブユニットは第１送信クロックに対して２０倍により二段周波数逓倍を行って第１サンプリングクロックを得て、さらに、第３周波数逓倍サブユニットは、第２入力クロックに対して２０倍により周波数逓倍を行って第２サンプリングクロックを得て、上記の場合、受信ユニットは、第１送信信号、第１周波数制御ワードの、上記第１、第２、第３周波数逓倍サブユニットに対応する周波数逓倍の倍数をクロック信号から直接取得し、本願の実施例に係るクロック受信装置は、第１送信信号に対して２０倍の周波数逓倍処理を行い、周波数逓倍した第１送信クロックを復元ユニットに伝送して復元させる必要があり、また、第１送信クロックに対しては、１／４０倍周波数分周により周波数分周処理を行って、復元させて第１入力クロックを得て、復元ユニットにより直接出力されたクロックに対しては、１／２０倍周波数分周により周波数分周処理を行って、復元させて第２入力クロックを得る。上記のクロック送信装置による処理方式では、第１入力クロックに対する周波数逓倍処理の過程は、上記復元ユニットにおいて第１入力クロックから第１サンプリングクロックを取得する過程である。
【0059】
なお、上記第１位相アドレスは、第２サンプリングクロックが対応する波形を採用する位相アドレスを示すものであり、一例では、第２サンプリングクロックは、矩形波又は正弦波である。
【0060】
なお、第２サンプリングクロックを決定した後、第２入力クロックから第２サンプリングクロックを決定する前記規則に従って、第２サンプリングクロックから第２入力クロックを復元させることができる。
【0061】
以下、好ましい例により第１位相アドレスの決定過程を説明する。図１０は、本願の実施例に係るクロック受信装置の第３機能概略図である。図１０に示すように、復元ユニット２０４は、
第１サンプリングクロックのクロックエッジにより第１周波数制御ワードを累積し、かつ第１周波数制御ワードの毎回の累積結果に基づいて複数の第１位相アドレスを得るように構成される受信累積サブユニット２０４２と、
複数の第１位相アドレスと、第１位相アドレスと第２サンプリングクロックの所定の波形パラメータとの間のマッピング関係を示すための所定のマッピング関係に基づいて、第２サンプリングクロックの波形を得るように構成される問合せサブユニット２０４４と、を含み、問合せサブユニットは、さらに、第２サンプリングクロックの波形から第２サンプリングクロックのクロック周波数を決定するように構成される。
第１サンプリングクロックのクロックエッジにより第１周波数制御ワードを累積し、かつ第１周波数制御ワードの毎回の累積結果に基づいて複数の第１位相アドレスを得るように構成される受信累積サブユニット２０４２と、
複数の第１位相アドレスと、第１位相アドレスと第２サンプリングクロックの所定の波形パラメータとの間のマッピング関係を示すための所定のマッピング関係に基づいて、第２サンプリングクロックの波形を得るように構成される問合せサブユニット２０４４と、を含み、問合せサブユニットは、さらに、第２サンプリングクロックの波形から第２サンプリングクロックのクロック周波数を決定するように構成される。
【0062】
図１０に示す復元ユニットにおいて、第１サンプリングクロックが受信累積サブユニットに送信された後に、受信累積サブユニットは、第１サンプリングクロックのクロックエッジにより第１周波数制御ワードを累積して、第１位相アドレスを得るようにしてもよい。受信累積サブユニットは、累積過程において、第１サンプリングクロックがそのクロック周波数に達するたびに、このときの第１サンプリングクロックが到来するクロックエッジにより第１周波数制御ワードを１回累積し、毎回の累積結果は１つの第１位相アドレスであり、これによって、受信累積サブユニットは複数の第１位相アドレスを得る。
【0063】
上記復元ユニットにおいて、受信累積サブユニットは累積器、例えば、２Ｎ累積器から構成されてもよい。一例では、受信累積サブユニットが２Ｎ累積器である場合を例として説明する。第１サンプリングクロックを１Ｇｈｚ、第１周波数制御ワードを４２９４９６７２として設定すれば、上記復元ユニットの動作過程は以下の通りである。
【0064】
２Ｎ累積器は、第１サンプリングクロックのクロック周波数に応じて第１サンプリングクロックの立ち上がりエッジを累積し、即ち、１Ｇｈｚの立ち上がりエッジに達するたびに、２Ｎ累積器は第１周波数制御ワードを１回自動的に累積し、１回の累積を完了すると、１つの第１位相アドレスが得られ、該第１位相アドレスは現在の累積結果となる。累積結果が所定の閾値、例えば２＾３２冪乗よりも大きくなると、２Ｎ累積器は累積結果をクリアし、累積を再開し、上記累積の過程は以下の通りである。
【0065】
１回目に１Ｇｈｚに達すると、２Ｎ累積器の累積結果は４２９４９６７２＊１＝４２９４９６７２であり、対応する第１位相アドレスは４２９４９６７２であり、
２回目に１Ｇｈｚに達すると、２Ｎ累積器の累積結果は４２９４９６７２＊２＝８５８９９３４４であり、対応する第１位相アドレスは８５８９９３４４であり、
３回目に１Ｇｈｚに達すると、２Ｎ累積器の累積結果は４２９４９６７２＊３＝１２８８４９０１６であり、対応する第１位相アドレスは１２８８４９０１６であり、
……
１００回目に１Ｇｈｚに達すると、２Ｎ累積器の累積結果は４２９４９６７２＊１００＝４２９４９６７２００であり、対応する第１位相アドレスは４２９４９６７２００であり、
１０１回目に１Ｇｈｚに達すると、４２９４９６７２＊１０１＝４３３７９１６８７２になり、この値が２＾３２冪乗よりも大きいため、２Ｎ累積器はクリアされて累積を再開し、２Ｎ累積器の累積結果は４２９４９６７２＊１＝４２９４９６７２になり、対応する第１位相アドレスは４２９４９６７２になり、
１０２回目に１Ｇｈｚに達すると、２Ｎ累積器の累積結果は４２９４９６７２＊２＝８５８９９３４４であり、対応する第１位相アドレスは８５８９９３４４である。
２回目に１Ｇｈｚに達すると、２Ｎ累積器の累積結果は４２９４９６７２＊２＝８５８９９３４４であり、対応する第１位相アドレスは８５８９９３４４であり、
３回目に１Ｇｈｚに達すると、２Ｎ累積器の累積結果は４２９４９６７２＊３＝１２８８４９０１６であり、対応する第１位相アドレスは１２８８４９０１６であり、
……
１００回目に１Ｇｈｚに達すると、２Ｎ累積器の累積結果は４２９４９６７２＊１００＝４２９４９６７２００であり、対応する第１位相アドレスは４２９４９６７２００であり、
１０１回目に１Ｇｈｚに達すると、４２９４９６７２＊１０１＝４３３７９１６８７２になり、この値が２＾３２冪乗よりも大きいため、２Ｎ累積器はクリアされて累積を再開し、２Ｎ累積器の累積結果は４２９４９６７２＊１＝４２９４９６７２になり、対応する第１位相アドレスは４２９４９６７２になり、
１０２回目に１Ｇｈｚに達すると、２Ｎ累積器の累積結果は４２９４９６７２＊２＝８５８９９３４４であり、対応する第１位相アドレスは８５８９９３４４である。
【0066】
上記のように毎回の累積により得られた第１位相アドレスについては、問合せサブユニットは現在の第１位相アドレスに対応する第２サンプリングクロックの波形パラメータを問い合わせてもよい。波形パラメータは周期的波形のパラメータを示すものであり、ここで、波形パラメータは、矩形波出力レベル値、正弦波出力レベル値、三角波出力レベル値、鋸歯状波出力レベル値、パルス出力レベル値（即ち、デューティ比が５０％ではない波形に対応する出力レベル値）の少なくとも１つを含む。一例では、第２サンプリングクロックの波形パラメータは正弦波出力レベル値であってもよく、別の例では、第２サンプリングクロックの波形パラメータは矩形波出力レベル値であってもよい。以下、第２サンプリングクロックの波形パラメータを参照して説明する。
【0067】
上記例における波形パラメータが矩形波出力レベル値である場合について説明し、問合せサブユニット２０４４は、さらに、マッピング関係に基づいて複数の第１位相アドレスを判定し、かつ判定結果に基づいて第２サンプリングクロックの波形を得るように構成される。
【0068】
上記例では、波形パラメータが矩形波出力レベル値であるため、問合せサブユニットは直接判定器から構成されてもよく、即ち、所定の規則に従って受信累積サブユニットの累積結果に対応する第１位相アドレスを判定し、高レベル／低レベルを出力すると決定する。マッピング関係は予め決定されていてもよく、例えば、第１位相アドレスが２＾３１冪乗以下である場合、低レベルを出力し、第１位相アドレスが２＾３１冪乗よりも大きく、即ち２＾３２冪乗である場合、高レベルを出力する。このように繰り返すと、問合せサブユニットの判定に従って複数の第１位相アドレスに対応する矩形波出力レベル値を出力し、第２サンプリングクロックの波形を得ることができる。第２サンプリングクロックのクロック周波数は上記第２サンプリングクロックの矩形波の波形から決定され得る。
【0069】
上記例における波形パラメータが正弦波出力レベル値である場合について説明し、図１１は本願の実施例に係るクロック受信装置の第４機能概略図である。図１１に示すように、問合せサブユニット２０４４は、さらに、複数の第１位相アドレスと所定のマッピング関係に基づいて、複数の第１位相アドレスにそれぞれ対応する複数の正弦波出力レベル値を得るように構成され、
復元ユニット２０４は、デジタル／アナログ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）サブユニット２０４６をさらに含み、ＤＡＣサブユニット２０４６は、複数の正弦波出力レベル値をデジタル／アナログ変換することにより、第２サンプリングクロックの波形を得るように構成される。
復元ユニット２０４は、デジタル／アナログ変換器（ＤＡＣ：Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ）サブユニット２０４６をさらに含み、ＤＡＣサブユニット２０４６は、複数の正弦波出力レベル値をデジタル／アナログ変換することにより、第２サンプリングクロックの波形を得るように構成される。
【0070】
上記例では、波形パラメータが正弦波出力レベル値であるため、問合せサブユニットには所定のローカル読み出し専用メモリ（ＲＯＭ：Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ）テーブルが必要とされ、このローカルＲＯＭテーブルには、上記マッピング関係、即ち第１位相アドレスと対応する正弦波出力レベル値との間のマッピング関係が記録されている。第１位相アドレスが０、１、２、３であることを例示して説明し、上記ローカルＲＯＭテーブルには、上記第１位相アドレス０、１、２、３と正弦波出力レベル値との間のマッピング関係が記憶されており、該マッピング関係は、以下の通りであってもよい。
０～０Ｖ；
１～１．６５Ｖ；
２～３．３Ｖ；
３～１．６５Ｖ
０～０Ｖ；
１～１．６５Ｖ；
２～３．３Ｖ；
３～１．６５Ｖ
【0071】
よって、受信累積サブユニットの累積結果に対応する第１位相アドレスが０である場合、問合せサブユニットはローカルＲＯＭテーブルに記録された上記マッピング関係に基づいて、該第１位相アドレスに対応する正弦波出力レベル値を０Ｖとして決定してもよく、さらに、ＤＡＣサブユニットは、デジタル／アナログ変換によって、０Ｖのレベルを出力してもよい。このように繰り返すと、問合せサブユニット及びＤＡＣサブユニットによって複数の第１位相アドレスに対応する正弦波出力レベル値が連続的に出力され、第２サンプリングクロックの波形が得られる。第２サンプリングクロックのクロック周波数は上記第２サンプリングクロックの正弦波の波形から決定され得る。
【0072】
なお、クロック送信装置の入力クロックが２つよりも多い場合、本願の実施例に係るクロック受信装置は入力クロックを１つずつ復元させてもよい。一実施例では、クロック信号には第２周波数制御ワードがさらに付されており、第２周波数制御ワードは第１サンプリングクロックと第３サンプリングクロックとの間の関係を示すものであり、第３サンプリングクロックは送信側の第３入力クロックから所定の規則に従って決定される。本願の実施例に係るクロック受信装置では、受信ユニットは、第１入力クロックと第１周波数制御ワードを決定するとともに、クロック信号から第２周波数制御ワードを決定し、さらに、上記第２入力クロックの復元方式を参照して、第１入力クロックと第２周波数制御ワードから第３入力クロックを決定してもよい。
【0073】
本願の実施例に係るクロック送信装置、クロック受信装置及びクロック伝送システムをさらに説明するために、以下、複数の例示的な実施例により説明する。なお、以下の例示的な実施例では、送信モジュールは、本願の実施例に係るクロック送信装置を示すように構成され、受信モジュールは、本願の実施例に係るクロック受信モジュールを示すように構成され、送信モジュールと受信モジュールの両方は、本願の実施例に係るクロック伝送システムを構成する。
【0074】
例示的な実施例１
図１２は本願の例示的な実施例に係るクロックネットワーキングのトポロジー図であり、この例示的な実施例では、クロック配信に使用されるネットワーキング構造は図１２に示される。図１３は本願の実施例に係るクロックネットワーキングの第１内部実装トポロジー図であり、この例示的な実施例では、クロック配信における送信モジュール及び受信モジュールの内部実装は図１３に示される。図１３に示すように、この例示的な実施例では、送信モジュールによって入力される送信対象のクロックは周波数の異なる４種類の非同期クロックを含み、上記４種類の非同期クロックは順次、基本周波数クロックＦｃｌｋ＝２５０００００２ｈｚ、非同期クロックＡ＝３３００００１８ｈｚ、非同期クロックＢ＝１００００００４ｈｚ、非同期クロックＣ＝１９４４０００９ｈｚである。
図１２は本願の例示的な実施例に係るクロックネットワーキングのトポロジー図であり、この例示的な実施例では、クロック配信に使用されるネットワーキング構造は図１２に示される。図１３は本願の実施例に係るクロックネットワーキングの第１内部実装トポロジー図であり、この例示的な実施例では、クロック配信における送信モジュール及び受信モジュールの内部実装は図１３に示される。図１３に示すように、この例示的な実施例では、送信モジュールによって入力される送信対象のクロックは周波数の異なる４種類の非同期クロックを含み、上記４種類の非同期クロックは順次、基本周波数クロックＦｃｌｋ＝２５０００００２ｈｚ、非同期クロックＡ＝３３００００１８ｈｚ、非同期クロックＢ＝１００００００４ｈｚ、非同期クロックＣ＝１９４４０００９ｈｚである。
【0075】
基本周波数クロックＦｃｌｋ＝２５０００００２ｈｚは、送信モジュールに送信された後に、その１つが周波数逓倍ユニットに送信されて周波数逓倍を受ける。この例示的な実施例では、周波数逓倍ユニットは４０倍周波数逓倍を利用して基本周波数クロックを４０＊Ｆｃｌｋ＝１０００００００８０ｈｚとし、周波数逓倍した基本周波数クロックをサンプリングユニットＡ、サンプリングユニットＢ、サンプリングユニットＣに供給し、エッジ判定及び２Ｎ累積器に基本クロックを供給する。基本周波数クロックのもう１つであるＦｃｌｋ＝２５０００００２ｈｚは、周波数逓倍を受けずにＰＷＭエンコードユニットに送信されて、ＰＷＭエンコードユニットに基本クロックを供給する。
【0076】
非同期クロックＡ＝３３００００１８ｈｚは、サンプリングユニットＡに送信された後に、周波数逓倍器による４０周波数逓倍の基本周波数クロックは非同期クロックＡについてエッジサンプリング判定を行い、結果はカウンタに伝送されて自己加算させる。周波数逓倍器による４０周波数逓倍の基本周波数クロック４０＊Ｆｃｌｋ＝１０００００００８０ｈｚは、累積器に送信されて、１つずつ累積することによって累積が行われ、累積数が２Ｎに等しくなると、後段カウンタはラッチクリアされ、これと同様に、２Ｎ累積器もクリアされ、累積を再開する。２Ｎ累積器が２Ｎに累積するたびに、カウンタがラッチした数値は現在時刻での非同期クロックＡの周波数制御ワードＫＡであり、その計算式は以下の通りである。
【0077】
【数1】
【0078】
式中、ＣｆｒｅｑＡは非同期クロックＡのクロック周波数を示し、Ｃｘ＊ｆｃｌｋは周波数逓倍した基本周波数クロックのクロック周波数を示す。
【0079】
例えば、Ｎ＝３２の場合、累積器が４２９４９６７２９６個の４０倍基本周波数クロックまで累積すると、カウンタは周波数制御ワード|ＫＡ|≒１４１７３３９８７をラッチし、計算フィルタリングユニットに伝送する。
【0080】
同様に、非同期クロックＢ＝１００００００４ｈｚはサンプリングユニットＢに送信され、周波数逓倍器による４０周波数逓倍の基本周波数クロックは非同期クロックＢについてエッジサンプリング判定を行い、結果はカウンタに伝送されて自己加算させる。周波数逓倍器による４０周波数逓倍の基本周波数クロック４０＊Ｆｃｌｋ＝１０００００００８０ｈｚは２Ｎ累積器に送信されて、１つずつ累積することによって累積が行われ、累積数が２Ｎに等しくなると、後段カウンタはラッチクリアされ、これと同様に、２Ｎ累積器もクリアされ、累積を再開する。２Ｎ累積器が２Ｎに累積するたびに、カウンタがラッチした数値は現在時刻での非同期クロックＢの周波数制御ワードＫＢであり、その計算式は以下の通りである。
【0081】
【数2】
【0082】
式中、ＣｆｒｅｑＢは非同期クロックＢのクロック周波数を示し、Ｃｘ＊ｆｃｌｋは周波数逓倍した基本周波数クロックのクロック周波数を示す。
【0083】
例えば、Ｎ＝３２の場合、累積器が４２９４９６７２９６個の４０倍基本周波数クロックまで累積すると、カウンタは周波数制御ワード|ＫＢ|≒４２９４９６８７をラッチし、計算フィルタリングユニットに伝送する。
【0084】
同様に、非同期クロックＣ＝１９４４０００９ｈｚはサンプリングユニットＣに送信され、周波数逓倍器による４０周波数逓倍の基本周波数クロックは非同期クロックＣについてエッジサンプリング判定を行い、結果はカウンタに伝送されて自己加算させる。周波数逓倍器による４０周波数逓倍の基本周波数クロック４０＊Ｆｃｌｋ＝１０００００００８０ｈｚは２Ｎ累積器に送信されて、１つずつ累積することによって累積が行われ、累積数が２Ｎに等しくなると、後段カウンタはラッチクリアされ、これと同様に、２Ｎ累積器もクリアされ、累積を再開する。２Ｎ累積器が２Ｎに累積するたびに、カウンタがラッチした数値は現在時刻での非同期クロックＣの周波数制御ワードＫＣであり、その計算式は以下の通りである。
【0085】
【数3】
【0086】
式中、ＣｆｒｅｑＣは非同期クロックＣのクロック周波数を示し、Ｃｘ＊ｆｃｌｋは周波数逓倍した基本周波数クロックのクロック周波数を示す。
【0087】
例えば、Ｎ＝３２の場合、累積器が４２９４９６７２９６個の４０倍基本周波数クロックまで累積すると、カウンタは周波数制御ワード|ＫＣ|≒８３４９４１９６をラッチし、計算フィルタリングユニットに伝送する。
【0088】
なお、この例示的な実施例では、２Ｎ累積器のＮ＝３２を例にするのは、周波数合成方法をよりよく説明するために過ぎず、Ｎは８、１６、３２、４８、６４などの任意の数字であってもよく、一定の閾値範囲内でＮの値が大きければ大きいほど、周波数制御ワードの時間が長く、精度が高いと判定し、当業者はシステムの誤差精度に応じてＮの値を調整してもよく、本願の実施例はＮの値を限定しない。
【0089】
上記ＫＡ、ＫＢ、ＫＣがサンプリングユニットＡ、サンプリングユニットＢ、サンプリングユニットＣのそれぞれによって得られたリアルタイムな周波数制御ワードであって、小数部分を除去した整数の周波数制御ワードであるので、受信モジュールの復元ユニットＡ、復元ユニットＢ、復元ユニットＣに直接伝達されると、復元により得られたクロックはそれぞれ３３００００１８．０６０８ｈｚ、１００００００４．０６８９ｈｚ、１９４４０００８．９５１２ｈｚであり、元の非同期クロックＡ、非同期クロックＢ、非同期クロックＣとの周波数誤差は＋１．８ｐｐｂ、＋６．９ｐｐｂ、－２．５ｐｐｂである。
【0090】
誤差及びジッターをさらに低減させるために、サンプリングユニットＡ、サンプリングユニットＢ、サンプリングユニットＣによって得られたリアルタイムな周波数制御ワードＫＡ、ＫＢ、ＫＣは計算フィルタリングユニットに送信される。計算フィルタリングユニットはリアルタイムな周波数制御ワードＫＡ、ＫＢ、ＫＣをフィルタリングする。
【0091】
この例示的な実施例は、平均フィルタリングをフィルタリング方式として採用し、そのアルゴリズムは、以下の通りである。
【0092】
【数4】
【0093】
上記アルゴリズムは、サンプリングユニットにおいて周波数制御ワードに対してＭ回累積してカウントし、Ｍ個の周波数制御ワードの平均値でフィルタリング処理を行うことを示す。フィルタリングの精度はＭの値によって決定される。
【0094】
上記平均値アルゴリズムによって計算したところ、フィルタリング後の小数点以下１桁の非同期周波数制御ワードは、順次、ＫＡ
’＝１４１７３３９８６.７、ＫＢ
’＝４２９４９６８６.７、ＫＣ
’＝８３４９４１９６.２である。
【0095】
なお、この例示的な実施例では、平均フィルタリングアルゴリズムによるフィルタリングは例示的なものに過ぎず、当業者は他のフィルタリング方式でフィルタリングしてもよく、本願の実施例はこれを限定しない。
【0096】
フィルタリングした周波数制御ワードＫＡ
’、ＫＢ
’、ＫＣ
’はＰＷＭエンコードユニットに送信され、ＰＷＭエンコードユニットは基本周波数クロックＦｃｌｋに基づいて、フレーミング方式で３つの周波数制御ワードＫＡ
’、ＫＢ
’、ＫＣ
’をエンコードにより合成されたＰＷＭ搬送波にそれぞれエンベロープする。図１４は本願の例示的な実施例に係るフレーミング概略図であり、図１４に示すように、フレーミング方法では、０００１は周波数制御ワードＡのフレームヘッダーを表し、フレームヘッダーに続くのは周波数制御ワードＡであり、００１０は周波数制御ワードＢのフレームヘッダーを表し、フレームヘッダーに続くのは周波数制御ワードＢであり、００１１は周波数制御ワードＣのフレームヘッダーを表し、フレームヘッダーに続くのは周波数制御ワードＣであり、１１１１は構成情報のフレームヘッダーＤを表し、フレームヘッダーに続くのはフレームに伴う基本情報、例えば周波数逓倍ユニットの倍数情報、サンプリングユニットのサンプリング回数情報などであり、ＣＲＣチェックフレームは最後にある。
【0097】
なお、上記フレームヘッダーは周波数制御ワードの前に設定されてもよいし、周波数制御ワードの後に設定されてもよい。同様に、この例示的な実施例で例示されているフレームヘッダー０００１～１１１１はフレーミング方式をよりよく説明するためのものであり、特定の内容を指すものではなく、フレームヘッダー容量及び暗号化の有無を指すものでもなく、当業者であれば、業務のニーズの実現方式に応じてフレームヘッダーに対して変更及び暗号化を行うことができ、本願の実施例はフレームヘッダーの位置、形態や内容を限定しない。
【0098】
ＰＷＭエンコードユニットによるエンコード合成方式はデューティ比変調によるものであってもよく、図１５は本願の例示的な実施例に係るデューティ比変調に基づくＰＷＭエンコード概略図であり、図１５に示すように、８０％デューティ比は０を表し、２０％デューティ比は１を表してもよく、３０％デューティ比は０を表し、７０％デューティ比は１を表してもよく、本願の実施例はこれを限定しない。
【0099】
なお、この例示的な実施例では、デューティ比変調の使用は周波数合成方法をよりよく説明するためであり、当業者は他のエンコード形態を利用してもよい。図１６は本願の例示的な実施例に係るマンチェスターエンコードに基づくＰＷＭエンコードの概略図であり、即ち、この例示的な実施例では、図１６に示すマンチェスターエンコードを用いてＰＷＭエンコードを行ってもよく、また、８Ｂ／１０ＢエンコードなどをサンプリングすることでＰＷＭ波をエンコードしてもよく、本願はこれを限定しない。
【0100】
ＰＷＭエンコードユニットは、エンコード合成を完了した後、最終的に周波数制御ワードＡ、周波数制御ワードＢ、周波数制御ワードＣをすべてＰＷＭ搬送波にエンコードする。合成されたＰＷＭ搬送波は、単一の伝送リンクを介して、受信モジュールに信号を伝達する。なお、単一の伝送リンクはＰＣＢ配線、コネクタ、光ファイバ、差動配線、及び複数の物理媒体を組み合わせて使用するリンクなどであってもよく、本願はこれを限定しない。
【0101】
受信モジュールは、単一の伝送リンクを介して伝達されてきたＰＷＭ搬送波を受信して、デコードのためにＰＷＭデコードユニットに送信して、フレームヘッダーを識別することで、周波数制御ワードＫＡ
’、ＫＢ
’、ＫＣ
’及び周波数逓倍ユニットの倍数をそれぞれデコードし、復元ユニットＡ、復元ユニットＢ、復元ユニットＣにＫＡ
’、ＫＢ
’、ＫＣ
’をそれぞれ送信し、受信モジュールの周波数逓倍ユニットに周波数逓倍の倍数を送信し、ＰＷＭデコードユニットはＰＷＭ搬送波基本周波数クロックＦｃｌｋ＝２５０００００２ｈｚを物理的に復元し、第１分岐の受信クロックとして受信モジュールに出力し、また、基本周波数クロックは受信モジュールにおいて周波数逓倍ユニットに導かれる。
【0102】
受信モジュールの周波数逓倍ユニットは、送信モジュールの周波数逓倍ユニットと同じ倍数を設定した後、入力された基本周波数クロックＦｃｌｋを４０倍して４０＊Ｆｃｌｋ＝１０００００００８０ｈｚを得る。復元ユニットＡ、復元ユニットＢ、復元ユニットＣに４０倍基本クロック周波数を各復元ユニットの基準クロックとして送信する。
【0103】
フィルタリングした非同期クロック周波数制御ワードＫＡ
’は復元ユニットＡに送信され、周波数逓倍器による４０周波数逓倍の基本周波数クロックは基準クロックを供給し、累積はＫＡ
’を累積数として行われ、累積器の最大値は２Ｎであり、以下のアルゴリズムに従う。
【0104】
【数5】
【0105】
この例示的な実施例では、Ｎ＝３２として計算し、連続的に累積してローカルＲＯＭテーブルアドレスを得る。ローカルＲＯＭテーブルにはアドレスに対応する１及び０の矩形波が記憶されており、出力クロックデューティ比が５０％として要求される場合、ＲＯＭでは、アドレスの最初の半分に対応するデータは「１」、アドレスの後半分に対応するデータは「０」である。
【0106】
累積器によって出力されたアドレスルックアップテーブルから得られた実際非同期クロック周波数はＦｒｅｑＡ＝３３００００１７．９９０９９１２２５４６６１３２１６４００１４６５ｈｚであり、元の非同期クロックＡに対応する３３００００１８ｈｚとは０．２７２ｐｐｂの差がある。
【0107】
同様に、フィルタリングした非同期クロック周波数制御ワードＫＢ
’は復元ユニットＢに送信され、周波数逓倍器による４０周波数逓倍の基本周波数クロックは基準クロックを供給し、累積はＫＢ
’を累積数として行われ、累積器の最大値は２Ｎであり、以下のアルゴリズムに従う。
【0108】
【数6】
【0109】
この例示的な実施例では、Ｎ＝３２として計算し、連続的に累積してローカルＲＯＭテーブルアドレスを得る。ローカルＲＯＭテーブルには、アドレスに対応する１及び０の矩形波が記憶されており、出力クロックデューティ比が５０％として要求される場合、ＲＯＭでは、アドレスの最初の半分に対応するデータは「１」であり、アドレスの後半分に対応するデータは「０」である。
【0110】
累積器によって出力されたアドレスルックアップテーブルから得られた実際非同期クロック周波数はＦｒｅｑＢ＝１００００００３．９９９０９３２９９７３１６１２２０５５０５３７１ｈｚであり、元の非同期クロックＢに対応する１００００００４ｈｚとは０．０９ｐｐｂの差がある。
【0111】
同様に、フィルタリングした非同期クロック周波数制御ワードＫＣ
’は復元ユニットＢに送信され、周波数逓倍器による４０周波数逓倍の基本周波数クロックは基準クロックを供給し、累積はＫＣ
’を累積数として行われ、累積器の最大値は２Ｎであり、以下のアルゴリズムに従う。
【0112】
【数7】
【0113】
この例示的な実施例では、Ｎ＝３２として計算し、連続的に累積してローカルＲＯＭテーブルアドレスを得る。ローカルＲＯＭテーブルには、アドレスに対応する１及び０の矩形波が記憶されており、出力クロックデューティ比が５０％として要求される場合、ＲＯＭでは、アドレスの最初の半分に対応するデータは「１」であり、アドレスの後半分に対応するデータは「０」である。
【0114】
累積器によって出力されたアドレスルックアップテーブルから得られた実際非同期クロック周波数はＦｒｅｑＣ＝１９４４０００８．９９７８０９０７１０９３７９７６８３７１５８２ｈｚであり、元の非同期クロックＣに対応する１９４４０００９ｈｚとは０．１１ｐｐｂの差がある。
【0115】
なお、上記で５０％デューティ比を採用したのは、ローカルＲＯＭテーブルアドレスの決定過程をよりよく説明するためであり、当業者は、実際に要求されるデューティ比に応じてアドレスに対応する「１」、「０」の比及び順序関係を調整してもよく、本願はこれを限定しない。同様に、上記誤差は、この例示的な実施例で復元させた非同期クロックと送信モジュールの元の非同期クロックとの誤差に過ぎず、実際に実施してみると、上記誤差は累積器のＮの値の大きさ、計算フィルタのフィルタリング能力、ローカルＲＯＭテーブルの深さなどの要素に依存し、例えば、誤差は、Ｎの値の増加に伴い減少してもよく、計算フィルタのフィルタリング能力の向上に伴い減少してもよく、当業者は実際のニーズに応じて誤差を制御又は調整してもよい。
【0116】
例示的な実施例２
図１７は本願の実施例に係るクロックネットワーキングの第２内部実装トポロジー図であり、図１７に示すように、この例示的な実施例では、送信モジュールによって入力された送信対象のクロックは周波数の異なる４種類の非同期クロックを含み、上記４種類の非同期クロックは順次、基本周波数クロックＦｃｌｋ＝１００００．０００８ｈｚ、非同期クロックＡ＝８００１ｈｚ、非同期クロックＢ＝１００００００４ｈｚ、非同期クロックＣ＝６４８０００３ｈｚである。
図１７は本願の実施例に係るクロックネットワーキングの第２内部実装トポロジー図であり、図１７に示すように、この例示的な実施例では、送信モジュールによって入力された送信対象のクロックは周波数の異なる４種類の非同期クロックを含み、上記４種類の非同期クロックは順次、基本周波数クロックＦｃｌｋ＝１００００．０００８ｈｚ、非同期クロックＡ＝８００１ｈｚ、非同期クロックＢ＝１００００００４ｈｚ、非同期クロックＣ＝６４８０００３ｈｚである。
【0117】
基本周波数クロックＦｃｌｋ＝１００００．０００８ｈｚは、送信モジュールに送信された後に、まず、第１段周波数逓倍ユニットＤに送信されて周波数逓倍を受ける。２５００倍周波数逓倍をして、ｄ＊Ｆｃｌｋ＝２５０００００２ｈｚが得られる。一段周波数逓倍をした後の１つであるｄ＊Ｆｃｌｋは第２段周波数逓倍ユニットに送信されて周波数逓倍を受ける。この例示的な実施例では、一例として、４０倍周波数逓倍により、基本周波数クロックを４０＊ｄ＊Ｆｃｌｋ＝１０００００００８０ｈｚとし、サンプリングユニットＡ、サンプリングユニットＢ、サンプリングユニットＣに送信し、エッジ判定及び２Ｎ累積器に基本クロックを供給する。一段周波数逓倍をした後の基本周波数クロックのもう１つであるｄ＊Ｆｃｌｋ＝２５０００００２ｈｚは周波数逓倍を受けずにＰＷＭエンコードユニットに送信され、ＰＷＭエンコードユニットに基本クロックを供給する。
【0118】
非同期クロックＡ＝８００１ｈｚは、送信モジュールに送信された後に、まず、周波数逓倍ユニットＡに送信されて２０００倍周波数逓倍を受け、クロック周波数を１６００２０００ｈｚに向上させてから、サンプリングユニットＡに送信される。サンプリングユニットＡでは、周波数逓倍器による４０周波数逓倍の基本周波数クロックはエッジサンプリング判定を行い、結果はカウンタに伝送されて自己加算させる。周波数逓倍器による４０周波数逓倍の基本周波数クロック４０＊ｄ＊Ｆｃｌｋ＝１０００００００８０ｈｚは２Ｎ累積器に送信され、１つずつ累積することによって累積が行われ、累積数が２Ｎに等しくなると、後段カウンタはラッチクリアされ、これと同様に、２Ｎ累積器もクリアされ、累積を再開する。２Ｎ累積器が２Ｎに累積するたびに、カウンタがラッチした数値は現在時刻での非同期クロックＡの周波数制御ワードＫＡであり、その計算式は以下の通りである。
【0119】
【数8】
【0120】
式中、ＣｆｒｅｑＡは非同期クロックＡのクロック周波数を表し、Ｃｘ＊ｆｃｌｋは周波数逓倍した基本周波数クロックのクロック周波数を表す。
【0121】
例えば、Ｎ＝３２の場合、累積器が４２９４９６７２９６個の４０倍基本周波数クロックまで累積すると、カウンタは周波数制御ワード|ＫＡ|≒６８７２８０６１をラッチし、計算フィルタリングユニットに伝送する。
【0122】
同様に、非同期クロックＢ＝１００００００４ｈｚは周波数逓倍ユニットＢに送信され、１倍周波数逓倍を受け、即ち、クロック周波数は１００００００４ｈｚに維持されたまま、サンプリングユニットＢに送信される。サンプリングユニットＢでは、周波数逓倍器による４０周波数逓倍の基本周波数クロックはエッジサンプリング判定を行い、結果はカウンタに伝送されて自己加算させる。周波数逓倍器による４０周波数逓倍の基本周波数クロック４０＊ｄ＊Ｆｃｌｋ＝１０００００００８０ｈｚは２Ｎ累積器に送信され、１つずつ累積することによって累積が行われ、累積数が２Ｎに等しくなると、後段カウンタはラッチクリアされ、これと同様に、２Ｎ累積器もクリアされ、累積を再開する。２Ｎ累積器が２Ｎに累積するたびに、カウンタがラッチした数値は現在時刻での非同期クロックＢの周波数制御ワードＫＢであり、その計算式は以下の通りである。
【0123】
【数9】
【0124】
式中、ＣｆｒｅｑＢは非同期クロックＢのクロック周波数を表し、Ｃｘ＊ｆｃｌｋは周波数逓倍した基本周波数クロックのクロック周波数を表す。
【0125】
例えば、Ｎ＝３２の場合、累積器が４２９４９６７２９６個の４０倍基本周波数クロックまで累積すると、カウンタは周波数制御ワード|ＫＢ|≒４２９４９６８７をラッチし、計算フィルタリングユニットに伝送する。
【0126】
同様に、非同期クロックＣ＝６４８０００３ｈｚは、周波数逓倍ユニットＣに送信され、３倍周波数逓倍を受け、即ち、クロック周波数Ｃ＝１９４４０００９ｈｚになってから、サンプリングユニットＣに送信される。サンプリングユニットＣでは、周波数逓倍器による４０周波数逓倍の基本周波数クロックはエッジサンプリング判定を行い、結果はカウンタに伝送されて自己加算させる。周波数逓倍器による４０周波数逓倍の基本周波数クロック４０＊ｄ＊Ｆｃｌｋ＝１０００００００８０ｈｚは２Ｎ累積器に送信されて、累積され、累積数が２Ｎに等しくなると、後段カウンタはラッチクリアされ、これと同様に、２Ｎ累積器もクリアされ、累積を再開する。２Ｎ累積器が２Ｎに累積するたびに、カウンタがラッチした数値は現在時刻での非同期クロックＣの周波数制御ワードＫＣであり、その計算式は以下の通りである。
【0127】
【数10】
【0128】
式中、ＣｆｒｅｑＣは非同期クロックＣのクロック周波数を表し、Ｃｘ＊ｆｃｌｋは周波数逓倍した基本周波数クロックのクロック周波数を表す。
【0129】
例えば、Ｎ＝３２の場合、累積器が４２９４９６７２９６個の４０倍基本周波数クロックまで累積すると、カウンタは周波数制御ワード|ＫＣ|≒８３４９４１９６をラッチし、計算フィルタリングユニットに伝送する。
【0130】
なお、この例示的な実施例では、２Ｎ累積器のＮ＝３２を例にするのは、周波数合成方法をよりよく説明するために過ぎず、Ｎは８、１６、３２、４８、６４などの任意の数字であってもよく、一定の閾値範囲内でＮの値が大きければ大きいほど、周波数制御ワードの時間が長く、精度が高いと判定し、当業者はシステムの誤差精度に応じてＮの値を調整してもよく、本願の実施例はＮの値を限定しない。
【0131】
上記ＫＡ、ＫＢ、ＫＣがサンプリングユニットＡ、サンプリングユニットＢ、サンプリングユニットＣのそれぞれによって得られたリアルタイムな周波数制御ワードであって、小数部分を除去した整数の周波数制御ワードであるので、誤差及びジッターをさらに低減させるために、サンプリングユニットＡ、サンプリングユニットＢ、サンプリングユニットＣによって得られたリアルタイムな周波数制御ワードＫＡ、ＫＢ、ＫＣは計算フィルタリングユニットに送信される。計算フィルタリングユニットはリアルタイムな周波数制御ワードＫＡ、ＫＢ、ＫＣをフィルタリングする。
【0132】
この例示的な実施例は、平均フィルタリングをフィルタリング方式として作用し、そのアルゴリズムは、以下のとおりである。
【0133】
【数11】
【0134】
上記アルゴリズムは、サンプリングユニットにおいて周波数制御ワードをＭ回累積してカウントすることを示し、Ｍ個の周波数制御ワードの平均値でフィルタリング処理を行う。フィルタリングの精度はＭの値によって決定される。
【0135】
上記平均値アルゴリズムによって計算したところ、フィルタリング後の小数点以下１桁の３種類の非同期周波数制御ワードは順次、ＫＡ
’＝６８７２８０６１.２、ＫＢ
’＝４２９４９６８６.７、ＫＣ
’＝８３４９４１９６.２である。
【0136】
フィルタリングした周波数制御ワードＫＡ
’、ＫＢ
’、ＫＣ
’はＰＷＭエンコードユニットに送信され、ＰＷＭエンコードユニットは基本周波数クロックＦｃｌｋに基づいて、フレーミング方式で３つの周波数制御ワードＫＡ
’、ＫＢ
’、ＫＣ
’をエンコードで合成されたＰＷＭ搬送波にそれぞれエンベロープする。フレーミング方式は図１４を参照すればよく、フレーミング方法では、０００１は周波数制御ワードＡのフレームヘッダーを表し、フレームヘッダーに続くのは周波数制御ワードＡであり、００１０は周波数制御ワードＢのフレームヘッダーを表し、フレームヘッダーに続くのは周波数制御ワードＢであり、００１１は周波数制御ワードＣのフレームヘッダーを表し、フレームヘッダーに続くのは周波数制御ワードＣであり、１１１１は構成情報のフレームヘッダーＤを表し、フレームヘッダーに続くのはフレームに伴う基本情報、例えば周波数逓倍ユニットの倍数情報、サンプリングユニットのサンプリング回数情報などであり、ＣＲＣチェックフレームは最後にある。
【0137】
なお、上記フレームヘッダーは周波数制御ワードの前に設定されてもよいし、周波数制御ワードの後に設定されてもよい。同様に、この例示的な実施例で例示されているフレームヘッダー０００１～１１１１はフレーミング方式をよりよく説明するためのものであり、特定の内容を指すものではなく、フレームヘッダー容量及び暗号化の有無を指すものでもなく、当業者であれば、業務のニーズの実現方式に応じてフレームヘッダーに対して変更及び暗号化を行うことができ、本願の実施例はフレームヘッダーの位置、形態や内容を限定しない。
【0138】
ＰＷＭエンコードユニットによるエンコード合成方式は図５に示すデューティ比変調によるものであってもよく、８０％デューティ比は０を表し、２０％デューティ比は１を表してもよく、３０％デューティ比は０を表し、７０％デューティ比は１を表してもよく、本願の実施例はこれを限定しない。
【0139】
なお、この例示的な実施例では、デューティ比変調の使用は周波数合成方法をよりよく説明するためであり、当業者は他のエンコード形態、例えばマンチェスターエンコード、８Ｂ／１０Ｂエンコードなどを利用してＰＷＭ波をエンコードしてもよく、本願はこれを限定しない。
【0140】
ＰＷＭエンコードユニットは、エンコード合成を完了した後、最終的に周波数制御ワードＡ、周波数制御ワードＢ、周波数制御ワードＣを全てＰＷＭ搬送波にエンコードする。合成されたＰＷＭ搬送波は、単一の伝送リンクを介して、受信モジュールに信号を伝達する。なお、単一の伝送リンクはＰＣＢ配線、コネクタ、光ファイバ、差動配線、及び複数の物理媒体を組み合わせて使用するリンクなどであってもよく、本願はこれを限定しない。
【0141】
受信モジュールは、単一の伝送リンクを介して伝達されてきたＰＷＭ搬送波を受信して、デコードのためにＰＷＭデコードユニットに送信して、フレームヘッダーを識別することで、周波数制御ワードＫＡ
’、ＫＢ
’、ＫＣ
’及び各周波数逓倍ユニットの倍数をそれぞれデコードし、復元ユニットＡ、復元ユニットＢ、復元ユニットＣにＫＡ
’、ＫＢ
’、ＫＣ
’をそれぞれ送信し、復元ユニットの後段周波数分周ユニットに伝達されてきた各周波数逓倍の倍数を書き込み、受信モジュールの周波数逓倍ユニットにｄ＊Ｆｃｌｋの周波数逓倍の倍数を送信し、ＰＷＭデコードユニットは、ＰＷＭ搬送波基本周波数クロックｄ＊Ｆｃｌｋ＝２５０００００２ｈｚを物理的に復元し、周波数分周Ｄユニットはこれを２５００倍周波数分周して、Ｆｃｌｋ＝１００００．０００８ｈｚが得られ、第１分岐の受信クロックとして受信モジュールに出力され、また、ｄ＊Ｆｃｌｋ基本周波数クロックは受信モジュールにおいて周波数逓倍ユニットに導かれる。
【0142】
受信モジュールの周波数逓倍ユニットは、送信モジュールの周波数逓倍ユニットと同じ倍数を設定した後、入力された基本周波数クロックｄ＊Ｆｃｌｋを４０倍して４０＊ｄ＊Ｆｃｌｋ＝１０００００００８０ｈｚを得る。復元ユニットＡ、復元ユニットＢ、復元ユニットＣに４０倍基本クロック周波数を各復元ユニットの基準クロックとして送信する。
【0143】
フィルタリングした非同期クロック周波数制御ワードＫＡ
’は復元ユニットＡに送信され、周波数逓倍器による４０周波数逓倍の基本周波数クロックは基準クロックを供給し、累積はＫＡ
’を累積数として行われ、累積器の最大値は２Ｎであり、以下のアルゴリズムに従う。
【0144】
【数12】
【0145】
本実施例では、Ｎ＝３２として計算し、連続的に累積してローカルＲＯＭテーブルアドレスを得る。ローカルＲＯＭテーブルにはアドレスに対応する１及び０の矩形波が記憶されており、出力クロックデューティ比が５０％として要求される場合、ＲＯＭでは、アドレスの最初の半分に対応するデータは「１」、アドレスの後半分に対応するデータは「０」である。
【0146】
累積器によって出力されたアドレスルックアップテーブルから得られた実際非同期クロック周波数はＦｒｅｑＡ＝１６００２０００．００６４３８４４１５７４５７３５１６８４５７０３ｈｚであり、後段周波数分周器によって元の送信モジュールの周波数逓倍係数２０００を割り当てられ、２０００倍周波数分周を受けて、周波数として８００１．０００００３２１９２２０７８７２８６７５８４２２８５１５ｈｚが得られ、元の非同期クロックＡに対応する８００１ｈｚとは０．４０２ｐｐｂの差がある。
【0147】
同様に、フィルタリングした非同期クロック周波数制御ワードＫＢ
’は復元ユニットＢに送信され、周波数逓倍器による４０周波数逓倍の基本周波数クロックは基準クロックを供給し、累積はＫＢ
’を累積数として行われ、累積器の最大値は２Ｎであり、以下のアルゴリズムに従う。
【0148】
【数13】
【0149】
本実施例では、Ｎ＝３２として計算し、連続的に累積してローカルＲＯＭテーブルアドレスを得る。ローカルＲＯＭテーブルには、アドレスに対応する１及び０の矩形波が記憶されており、出力クロックデューティ比が５０％として要求される場合、ＲＯＭでは、アドレスの最初の半分に対応するデータは「１」であり、アドレスの後半分に対応するデータは「０」である。
【0150】
累積器によって出力されたアドレスルックアップテーブルから得られた実際非同期クロック周波数はＦｒｅｑＢ＝１００００００３．９９９０９３２９９７３１６１２２０５５０５３７１ｈｚであり、元の送信モジュールにおいて周波数逓倍係数が１倍周波数逓倍であるので、後段周波数分周器では調整が行われず、得られた非同期周波数は、元の非同期クロックＢに対応する１００００００４ｈｚとは０．０９ｐｐｂの差がある。
【0151】
同様に、フィルタリングした非同期クロック周波数制御ワードＫＣ
’は復元ユニットＢに送信され、周波数逓倍器による４０周波数逓倍の基本周波数クロックは基準クロックを供給し、累積はＫＣ
’を累積数として行われ、累積器の最大値は２Ｎであり、以下のアルゴリズムに従う。
【0152】
【数14】
【0153】
本実施例では、Ｎ＝３２として計算し、連続的に累積してローカルＲＯＭテーブルアドレスを得る。ローカルＲＯＭテーブルには、アドレスに対応する１及び０の矩形波が記憶されており、出力クロックデューティ比が５０％として要求される場合、ＲＯＭでは、アドレスの最初の半分に対応するデータは「１」であり、アドレスの後半分に対応するデータは「０」である。
【0154】
累積器によって出力されたアドレスルックアップテーブルから得られた実際非同期クロック周波数はＦｒｅｑＣ＝１９４４０００８．９９７８０９０７１０９３７９７６８３７１５８２ｈｚであり、後段周波数分周器によって元の送信モジュールの周波数逓倍係数３を割り当てられ、３倍周波数分周を受けて、周波数として６４８０００２．９９９２６９６９０３６４５９９２２７９０５２７３４ｈｚが得られ、元の非同期クロックＣに対応する６４８０００３ｈｚとは０．１１ｐｐｂの差がある。
【0155】
なお、上記で５０％デューティ比を採用したのは、ローカルＲＯＭテーブルアドレスの決定過程をよりよく説明するためであり、当業者は、実際に要求されるデューティ比に応じてアドレスに対応する「１」、「０」の比及び順序関係を調整してもよく、本願はこれを限定しない。同様に、上記誤差は、この例示的な実施例で復元させた非同期クロックと送信モジュールの元の非同期クロックとの誤差に過ぎず、実際に実施してみると、上記誤差は累積器のＮの値の大きさ、計算フィルタのフィルタリング能力、ローカルＲＯＭテーブルの深さなどの要素に依存し、例えば、誤差は、Ｎの値の増加に伴い減少してもよく、計算フィルタのフィルタリング能力の向上に伴い減少してもよく、当業者は実際のニーズに応じて誤差を制御又は調整してもよい。
【0156】
本願の実施例は、さらに、クロック伝送システムを提供し、図１８は、本願の実施例に係るクロック伝送システムの機能概略図である。図１８に示すように、本願の実施例に係るクロック伝送システムは、
第１入力クロックと第２入力クロックを入力するように構成される入力ユニット３０２と、
第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと第２入力クロックから所定の規則に従って決定される第２サンプリングクロックを取得し、かつ第１サンプリングクロックと第２サンプリングクロックから第１サンプリングクロックと第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定するように構成されるサンプリングユニット３０４と、
第１入力クロックから第１周波数制御ワードが少なくとも付されているクロック信号を生成し、かつクロック信号を受信側に送信するように構成される送信ユニット３０６と、
クロック信号を受信し、かつクロック信号から第１入力クロックと第１周波数制御ワードを決定するように構成される受信ユニット３０８と、
第１入力クロックと第１周波数制御ワードから第２入力クロックを決定するように構成される復元ユニット３１０と、を含む。
第１入力クロックと第２入力クロックを入力するように構成される入力ユニット３０２と、
第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと第２入力クロックから所定の規則に従って決定される第２サンプリングクロックを取得し、かつ第１サンプリングクロックと第２サンプリングクロックから第１サンプリングクロックと第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定するように構成されるサンプリングユニット３０４と、
第１入力クロックから第１周波数制御ワードが少なくとも付されているクロック信号を生成し、かつクロック信号を受信側に送信するように構成される送信ユニット３０６と、
クロック信号を受信し、かつクロック信号から第１入力クロックと第１周波数制御ワードを決定するように構成される受信ユニット３０８と、
第１入力クロックと第１周波数制御ワードから第２入力クロックを決定するように構成される復元ユニット３１０と、を含む。
【0157】
なお、本願の実施例に係るクロック伝送システムにおける入力ユニット、サンプリングユニット、送信ユニットは、本願の実施例に係るクロック送信装置の対応するユニットを構成するものであり、このため、本願の実施例に係るクロック伝送システムの受信ユニット、復元ユニットは、本願の実施例に係るクロック受信装置の対応するユニットである。したがって、本願の実施例に係るクロック伝送システムは、本願の実施例に係るクロック送信装置とクロック受信装置から構成されてもよく、本願の実施例に係るクロック伝送システムの送信側の残りの実施例及び技術案は、本願の実施例に係るクロック送信装置に対応しており、本願の実施例に係るクロック伝送システムの受信側の残りの実施例及び技術案は、本願の実施例に係るクロック受信装置に対応しており、ここで重複して説明しない。
【0158】
一実施例では、本願の実施例に係るクロック伝送システムは、
送信ユニットと受信ユニットとの間に設置され、同一ラインを介してクロック信号を受信ユニットに伝送するように構成されるラインユニット３１２をさらに含む。
送信ユニットと受信ユニットとの間に設置され、同一ラインを介してクロック信号を受信ユニットに伝送するように構成されるラインユニット３１２をさらに含む。
【0159】
なお、本願の実施例に係るラインユニットは、クロック伝送システムの送信ユニットと受信ユニットとの間の物理リンクを構成し、ラインユニットが示す物理リンクは１つであり、そのため、送信側の複数の入力クロックは同一ラインを介して受信側に送信されることができる。
【0160】
本願の実施例は、さらに、送信側に適用されるクロック送信方法を提供し、図１９は、本願の実施例に係るクロック送信方法のフローチャートであり、図１９に示すように、本願の実施例に係るクロック送信方法は、Ｓ１０２、Ｓ１０４、及びＳ１０６を含む。
【0161】
Ｓ１０２：第１入力クロックと第２入力クロックを入力する。
【0162】
Ｓ１０４：第１入力クロックから第１サンプリングクロックを取得し、第２入力クロックから第２サンプリングクロックを取得し、かつ第１サンプリングクロックと第２サンプリングクロックから第１サンプリングクロックと第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定する。
【0163】
Ｓ１０６：第１入力クロックから第１周波数制御ワードが少なくとも付されているクロック信号を生成し、かつクロック信号を受信側に送信する。
【0164】
なお、本願の実施例に係るクロック送信方法の残りの実施例及び技術案は本願の実施例に係るクロック送信装置に対応しており、ここで重複して説明しない。
【0165】
一実施例では、上記第１周波数制御ワードは、第１サンプリングクロックと第２サンプリングクロックのクロック周波数の比率、及び第１サンプリングクロックと第２サンプリングクロックのクロック周波数の差のうちの少なくとも１つを示す。
【0166】
一実施例では、上記ステップＳ１０４では、第１サンプリングクロックと第２サンプリングクロックから第１周波数制御ワードを決定するステップは、
第１サンプリングクロックのクロック周波数と第２サンプリングクロックのクロック周波数に対してそれぞれサンプリングして第１周波数制御ワードを決定するステップを含む。
第１サンプリングクロックのクロック周波数と第２サンプリングクロックのクロック周波数に対してそれぞれサンプリングして第１周波数制御ワードを決定するステップを含む。
【0167】
一実施例では、第１サンプリングクロックのクロック周波数と第２サンプリングクロックのクロック周波数に対してそれぞれサンプリングして第１周波数制御ワードを決定するステップは、
第１サンプリングクロックのクロックエッジを累積するステップと、
第２サンプリングクロックのクロックエッジを判定し、かつ判定結果に基づいて第２サンプリングクロックのクロックエッジをカウントするステップと、
第１サンプリングクロックのクロックエッジが所定の数値まで累積された場合、第２サンプリングクロックのクロックエッジのカウント値を決定して第１周波数制御ワードを得るステップとを含む。
第１サンプリングクロックのクロックエッジを累積するステップと、
第２サンプリングクロックのクロックエッジを判定し、かつ判定結果に基づいて第２サンプリングクロックのクロックエッジをカウントするステップと、
第１サンプリングクロックのクロックエッジが所定の数値まで累積された場合、第２サンプリングクロックのクロックエッジのカウント値を決定して第１周波数制御ワードを得るステップとを含む。
【0168】
一実施例では、上記ステップＳ１０４では、第１入力クロックから第１サンプリングクロックを取得するステップは、
所定の第１倍数により第１入力クロックを周波数逓倍して、第２サンプリングクロックのクロック周波数との比率が所定の範囲内にある第１サンプリングクロックを得るステップを含む。
所定の第１倍数により第１入力クロックを周波数逓倍して、第２サンプリングクロックのクロック周波数との比率が所定の範囲内にある第１サンプリングクロックを得るステップを含む。
【0169】
一実施例では、上記の所定の第１倍数により第１入力クロックを周波数逓倍して、第１サンプリングクロックを得るステップは、
所定の第２倍数により第１入力クロックを周波数逓倍して、クロック信号を生成するための第１送信クロックを得るステップと、
所定の第３倍数により第１送信クロックを周波数逓倍して第１サンプリングクロックを得るステップとをさらに含む。
所定の第２倍数により第１入力クロックを周波数逓倍して、クロック信号を生成するための第１送信クロックを得るステップと、
所定の第３倍数により第１送信クロックを周波数逓倍して第１サンプリングクロックを得るステップとをさらに含む。
【0170】
一実施例では、上記ステップＳ１０４では、第２入力クロックから第２サンプリングクロックを取得するステップは、
所定の第４倍数により第２入力クロックを周波数逓倍して第２サンプリングクロックを得るステップを含む。
所定の第４倍数により第２入力クロックを周波数逓倍して第２サンプリングクロックを得るステップを含む。
【0171】
一実施例では、上記クロック信号には、さらに、第１倍数、第２倍数、第３倍数、第４倍数が付されている。
【0172】
一実施例では、上記ステップＳ１０６では、第１入力クロックからクロック信号を生成し、かつクロック信号を受信側に送信するステップは、
所定のフィルタリング方式により第１周波数制御ワードをフィルタリングするステップと、
第１入力クロックによりフィルタリングした第１周波数制御ワードが付されているクロック信号を生成し、かつクロック信号を受信側に送信するステップとをさらに含む。
所定のフィルタリング方式により第１周波数制御ワードをフィルタリングするステップと、
第１入力クロックによりフィルタリングした第１周波数制御ワードが付されているクロック信号を生成し、かつクロック信号を受信側に送信するステップとをさらに含む。
【0173】
一実施例では、上記ステップＳ１０４では、第１サンプリングクロックと第２サンプリングクロックから第１周波数制御ワードを決定するステップは、
第１サンプリングクロックと第２サンプリングクロックから第１周波数制御ワードを決定することを繰り返して実行し、複数の第１周波数制御ワードを得るステップをさらに含み、
所定のフィルタリング方式により第１周波数制御ワードをフィルタリングするステップは、複数の第１周波数制御ワードの平均値をフィルタリングした第１周波数制御ワードとするステップを含む。
第１サンプリングクロックと第２サンプリングクロックから第１周波数制御ワードを決定することを繰り返して実行し、複数の第１周波数制御ワードを得るステップをさらに含み、
所定のフィルタリング方式により第１周波数制御ワードをフィルタリングするステップは、複数の第１周波数制御ワードの平均値をフィルタリングした第１周波数制御ワードとするステップを含む。
【0174】
一実施例では、上記ステップＳ１０６では、第１入力クロックからクロック信号を生成するステップは、
第１入力クロックをエンコードして、そのクロック周波数が第１入力クロックのクロック周波数であるクロック信号を生成し、かつ第１周波数制御ワードをクロック信号にエンベロープするステップを含む。
第１入力クロックをエンコードして、そのクロック周波数が第１入力クロックのクロック周波数であるクロック信号を生成し、かつ第１周波数制御ワードをクロック信号にエンベロープするステップを含む。
【0175】
一実施例では、本願の実施例に係るクロック送信方法は、
第１入力クロック、第２入力クロック及び第３入力クロックを入力するステップと、
第１サンプリングクロックと第２サンプリングクロックから第１周波数制御ワードを決定するステップと、
第３入力クロックから第３サンプリングクロックを取得し、第１サンプリングクロックと第３サンプリングクロックから第１サンプリングクロックと第３サンプリングクロックとの間の関係を示すための第２周波数制御ワードを決定するステップと、
第１入力クロックにより第１周波数制御ワードと第２周波数制御ワードが少なくとも付されているクロック信号を生成し、かつクロック信号を受信側に送信するステップとをさらに含む。
第１入力クロック、第２入力クロック及び第３入力クロックを入力するステップと、
第１サンプリングクロックと第２サンプリングクロックから第１周波数制御ワードを決定するステップと、
第３入力クロックから第３サンプリングクロックを取得し、第１サンプリングクロックと第３サンプリングクロックから第１サンプリングクロックと第３サンプリングクロックとの間の関係を示すための第２周波数制御ワードを決定するステップと、
第１入力クロックにより第１周波数制御ワードと第２周波数制御ワードが少なくとも付されているクロック信号を生成し、かつクロック信号を受信側に送信するステップとをさらに含む。
【0176】
一実施例では、上記第１入力クロックの周波数源と第２入力クロックの周波数源とは異なっている。
【0177】
以上の実施形態の説明から、上記実施例に係る方法は、ソフトウェアと必須の汎用ハードウェアプラットフォームとを組み合わせることによって実現されてもよいが、もちろん、ハードウェアプラットフォームによって実現されてもよく、多くの場合、前者はより好ましい実施形態であることは、当業者にとって自明になる。このような知見に基づいて、本願の技術案の本質的な部分又は従来技術に貢献する部分はソフトウェア製品の形態として具現化されてもよく、該コンピュータソフトウェア製品は記憶媒体（例えばＲＯＭ／ＲＡＭ、ディスケット、光ディスク）に記憶され、一台の端末機器（携帯電話、コンピュータ、サーバやネットワーク機器などであってもよい）に本願の各実施例に記載の方法を実行させる複数の指令を含む。
【0178】
本願の実施例は、受信側に適用されるクロック受信方法をさらに提供し、図２０は、本願の実施例に係るクロック受信方法のフローチャートであり、図２０に示すように、本願の実施例に係るクロック受信方法は、Ｓ２０２、Ｓ２０４及びＳ２０６を含む。
【0179】
Ｓ２０２：送信側の第１入力クロックから生成され、かつ第１入力クロックから所定の規則に従って決定される第１サンプリングクロックと送信側の第２入力クロックから所定の規則に従って決定される第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードが少なくとも付されている、受信送信側から送信されたクロック信号を受信する。
【0180】
Ｓ２０４：クロック信号から第１入力クロックと第１周波数制御ワードを決定する。
【0181】
Ｓ２０６：第１入力クロックと第１周波数制御ワードから第２入力クロックを決定する。
【0182】
なお、本願の実施例に係るクロック受信方法の残りの実施例及び技術案は本願の実施例に係るクロック受信装置に対応しており、ここで重複して説明しない。
【0183】
一実施例では、上記ステップＳ２０６では、第１入力クロックと第１周波数制御ワードから第２入力クロックを決定するステップは、
第１入力クロックから第１サンプリングクロックを取得し、かつ第１サンプリングクロックと第１周波数制御ワードから第２サンプリングクロックの位相を示すための複数の第１位相アドレスを決定するステップと、
複数の第１位相アドレスに基づいて第２サンプリングクロックを決定し、かつ第２サンプリングクロックから第２入力クロックを決定するステップとを含む。
第１入力クロックから第１サンプリングクロックを取得し、かつ第１サンプリングクロックと第１周波数制御ワードから第２サンプリングクロックの位相を示すための複数の第１位相アドレスを決定するステップと、
複数の第１位相アドレスに基づいて第２サンプリングクロックを決定し、かつ第２サンプリングクロックから第２入力クロックを決定するステップとを含む。
【0184】
一実施例では、上記の第１入力クロックから第１サンプリングクロックを取得し、かつ第１サンプリングクロックと第１周波数制御ワードから複数の第１位相アドレスを決定するステップは、
第１サンプリングクロックのクロックエッジにより第１周波数制御ワードを累積し、かつ第１周波数制御ワードの毎回の累積結果に基づいて複数の第１位相アドレスを得るステップを含み、
複数の第１位相アドレスに基づいて第２サンプリングクロックを決定するステップは、
複数の第１位相アドレスと、第１位相アドレスと第２サンプリングクロックの所定の波形パラメータとの間のマッピング関係を示すための所定のマッピング関係に基づいて第２サンプリングクロックの波形を得るステップと、
第２サンプリングクロックの波形から第２サンプリングクロックのクロック周波数を決定するステップとを含む。
第１サンプリングクロックのクロックエッジにより第１周波数制御ワードを累積し、かつ第１周波数制御ワードの毎回の累積結果に基づいて複数の第１位相アドレスを得るステップを含み、
複数の第１位相アドレスに基づいて第２サンプリングクロックを決定するステップは、
複数の第１位相アドレスと、第１位相アドレスと第２サンプリングクロックの所定の波形パラメータとの間のマッピング関係を示すための所定のマッピング関係に基づいて第２サンプリングクロックの波形を得るステップと、
第２サンプリングクロックの波形から第２サンプリングクロックのクロック周波数を決定するステップとを含む。
【0185】
一実施例では、上記波形パラメータは、周期的波形のパラメータを示し、波形パラメータは、矩形波出力レベル値、正弦波出力レベル値、三角波出力レベル値、鋸歯状波出力レベル値、パルス出力レベル値の少なくとも１つを含む。
【0186】
一実施例では、上記波形パラメータが矩形波出力レベル値である場合、複数の第１位相アドレスと所定のマッピング関係に基づいて第２サンプリングクロックの波形を得るステップは、
マッピング関係に基づいて複数の第１位相アドレスを判定し、かつ判定結果に基づいて第２サンプリングクロックの波形を得るステップを含む。
マッピング関係に基づいて複数の第１位相アドレスを判定し、かつ判定結果に基づいて第２サンプリングクロックの波形を得るステップを含む。
【0187】
一実施例では、上記波形パラメータが正弦波出力レベル値である場合、複数の第１位相アドレスと所定のマッピング関係に基づいて第２サンプリングクロックの波形を得るステップは、
複数の第１位相アドレスとマッピング関係に基づいて複数の第１位相アドレスにそれぞれ対応する複数の正弦波出力レベル値を得るステップと、
複数の正弦波出力レベル値をデジタル／アナログ変換して第２サンプリングクロックの波形を得るステップとを含む。
複数の第１位相アドレスとマッピング関係に基づいて複数の第１位相アドレスにそれぞれ対応する複数の正弦波出力レベル値を得るステップと、
複数の正弦波出力レベル値をデジタル／アナログ変換して第２サンプリングクロックの波形を得るステップとを含む。
【0188】
一実施例では、上記クロック信号には、第２周波数制御ワードが付されており、第２周波数制御ワードは第１サンプリングクロックと第３サンプリングクロックとの間の関係を示し、第３サンプリングクロックは送信側の第３入力クロックから所定の規則に従って決定され、
上記の場合では、本願の実施例に係るクロック受信方法は、
クロック信号から第２周波数制御ワードを決定するステップと、
第１入力クロックと第２周波数制御ワードから第３入力クロックを決定するステップとをさらに含む。
上記の場合では、本願の実施例に係るクロック受信方法は、
クロック信号から第２周波数制御ワードを決定するステップと、
第１入力クロックと第２周波数制御ワードから第３入力クロックを決定するステップとをさらに含む。
【0189】
以上の実施形態の説明から、上記実施例に係る方法は、ソフトウェアと必須の汎用ハードウェアプラットフォームとを組み合わせることによって実現されてもよいが、もちろん、ハードウェアプラットフォームによって実現されてもよく、多くの場合、前者はより好ましい実施形態であることは、当業者にとって自明になる。このような知見に基づいて、本願の技術案の本質的な部分又は従来技術に貢献する部分はソフトウェア製品の形態として具現化されてもよく、該コンピュータソフトウェア製品は記憶媒体（例えばＲＯＭ／ＲＡＭ、ディスケット、光ディスク）に記憶され、一台の端末機器（携帯電話、コンピュータ、サーバやネットワーク機器などであってもよい）に本願の各実施例に記載の方法を実行させる複数の指令を含む。
【0190】
本願の実施例は、さらに、実行されると上記のいずれかの実施例におけるステップを実現するように構成されるコンピュータプログラムが記憶されているコンピュータ読み取り可能な記憶媒体を提供する。
【0191】
例示的な一実施例において、上記コンピュータ読み取り可能な記憶媒体は、フラッシュドライブや、読み出し専用メモリ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ、ＲＯＭと略称する）、ランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲＡＭと略称する）、モバイルディスク、ディスケット、光ディスクなどのコンピュータプログラムを記憶することができる各種の媒体を含んでもよいが、これらに限定されない。
【0192】
本願の実施例は、メモリとプロセッサを含み、このメモリにはコンピュータプログラムが記憶されており、このプロセッサは、コンピュータプログラムを実行して上記のいずれかの方法実施例におけるステップを実現するように構成される電子装置をさらに提供する。
【0193】
例示的な一実施例において、上記電子装置は、伝送手段と入出力手段をさらに含み、この伝送手段は、上記プロセッサに接続され、この入出力手段は、上記プロセッサに接続される。
【0194】
本願の実施例によれば、送信側でクロックを送信する際に、入力ユニットによって入力された送信対象の第１入力クロック及び第２入力クロックに対して、サンプリングユニットは第１入力クロックから所定の規則に従って決定される第１サンプリングクロック、及び第２入力クロックから所定の規則に従って決定される第２サンプリングクロックを取得し、第１サンプリングクロックと第２サンプリングクロックから第１サンプリングクロックと第２サンプリングクロックとの間の関係を示すための第１周波数制御ワードを決定し、さらに、送信ユニットは第１入力クロックから第１周波数制御ワードが付されているクロック信号を生成し、クロック信号を受信側に送信する。これによって、本願の実施例に係るクロック送信装置は、第１入力クロックと第２入力クロックを同時に送信し、また、第１入力クロックと第２入力クロックが同期であるか否かについて限制はない。したがって、本願の実施例は、本分野の幾つかの場面において通信機器のクロック配信においてクロックラインの配置が非常に複雑で実現しにくいという問題を解決して、クロック配信においてクロックラインの配置を顕著に簡易化することができ、それによりバックプレーンの製造コストを低下させる効果を奏する。
【0195】
本実施例における具体例は、上記実施例及び例示的な実施形態に説明された例を参照することができ、本実施例はここで重複して説明しない。
【0196】
もちろん、当業者にとって明らかなように、上記の本願の各モジュール又は各ステップは汎用の計算装置によって実現されてもよく、１つの計算装置に集中してもよく、複数の計算装置からなるネットワークに分散してもよく、計算装置により実行可能なプログラムコードによって実現されてもよく、これによって、記憶装置に記憶されて計算装置で実行されてもよく、場合によっては示される又は説明されるステップはここで記載の順序とは異なるもので実行されてもよいし、それぞれ単一の集積ラインモジュールとして作製されてもよく、モジュール又はステップのうちの複数は単一の集積ラインモジュールとして実装されてもよい。このようにして、本願はいずれの特定のハードウェアとソフトウェアとの組み合わせにも限定されない。
【0197】
以上は、本願の幾つかの実施例に過ぎず、本願を限定するものではない。当業者にとって、本願は、各種の変更及び変化を行うことができる。本願の要旨を逸脱しない範囲で行った修正、同等置換や改良などは、いずれも本願の特許範囲に含まれる。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
