特許 7549929 半導体超接合パワーデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-04

(45)【発行日】2024-09-12

(54)【発明の名称】半導体超接合パワーデバイス

(51)【国際特許分類】

   H01L 29/78 20060101AFI20240905BHJP

【ＦＩ】

H01L29/78 652K

H01L29/78 652H

H01L29/78 653A

H01L29/78 652C

H01L29/78 652S

【請求項の数】 3

(21)【出願番号】P 2023503495

(86)(22)【出願日】2022-06-10

(65)【公表番号】

(43)【公表日】2023-11-07

(86)【国際出願番号】 CN2022098111

(87)【国際公開番号】W WO2023045414

(87)【国際公開日】2023-03-30

【審査請求日】2023-01-18

(31)【優先権主張番号】202111128640.7

(32)【優先日】2021-09-26

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】519152663

【氏名又は名称】蘇州東微半導体股▲ふん▼有限公司

(74)【代理人】

【識別番号】110002952

【氏名又は名称】弁理士法人鷲田国際特許事務所

(72)【発明者】

【氏名】▲劉▼磊

(72)【発明者】

【氏名】▲劉▼▲偉▼

(72)【発明者】

【氏名】袁▲願▼林

(72)【発明者】

【氏名】王睿

【審査官】杉山 芳弘

(56)【参考文献】

【文献】中国実用新案第２０７１８３２８１（ＣＮ，Ｕ）

【文献】中国特許出願公開第１１２４４７８２２（ＣＮ，Ａ）

【文献】中国特許出願公開第１１１３２６５８５（ＣＮ，Ａ）

【文献】特表２０１８－５０５５６６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

ｎ型ドレイン領域（２０）と、
前記ｎ型ドレイン領域（２０）の上に位置するｎ型ドリフト領域（２１）と、
幅が同じである複数のｐ型カラム（２３）と、
各ｐ型カラム（２３）の頂部に設けられる第１のｐ型ボディ領域（２４）であって、前記第１のｐ型ボディ領域（２４）内に第１のｎ型ソース領域（２５）が設けられる、第１のｐ型ボディ領域（２４）と、
隣接する２つの前記第１のｐ型ボディ領域（２４）の間に介在する２つのゲートトレンチ（２２）と、
各ゲートトレンチ（２２）内に設けられるゲート誘電体層（２６）及びゲート（２７）と、を含み、
隣接する２つの前記ｐ型カラム（２３）間の間隔は同じであり、前記２つのゲートトレンチ（２２）間の間隔は、少なくとも２つ以上の異なる間隔値に設定され、前記隣接する２つの前記第１のｐ型ボディ領域（２４）の間に介在する２つのゲートトレンチ（２２）の幅は同じであり、
前記第１のｐ型ボディ領域（２４）の幅は同じであり、隣接する２つの前記第１のｐ型ボディ領域（２４）の間に介在する２つのゲートトレンチ（２２）の幅と、他の隣接する２つの前記第１のｐ型ボディ領域（２４）の間に介在する２つのゲートトレンチ（２２）の幅が異なる、
半導体超接合パワーデバイス。

【請求項2】

前記２つのゲートトレンチ（２２）の間に介在する第２のｐ型ボディ領域（４４）をさらに含み、第２のｐ型ボディ領域（４４）内に第２のｎ型ソース領域（４５）が設けられ、前記第２のｐ型ボディ領域（４４）の幅は、少なくとも２つの異なる幅値に設定されている、請求項１に記載の半導体超接合パワーデバイス。

【請求項3】

各ゲートトレンチ（２２）の底部におけるゲート誘電体層（２６）の厚さは、前記各ゲートトレンチ（２２）の側壁におけるゲート誘電体層（２６）の厚さよりも大きい、請求項１に記載の半導体超接合パワーデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、半導体パワーデバイス技術の分野に属し、例えば、半導体超接合パワーデバイスに関する。

【0002】

本出願は、２０２１年９月２６日に中国専利局に提出された出願番号が２０２１１１１２８６４０．７号の中国特許出願の優先権を主張するものであり、当該出願の全部内容を引用により本出願に援用する。

【背景技術】

【0003】

半導体超接合パワーデバイスは、電荷バランス技術に基づいて、オン抵抗及び寄生容量を低減することができ、半導体超接合パワーデバイスは、極めて速いスイッチング特性を有し、スイッチング損失を低減して、より高いパワー変換効率を実現することができる。半導体超接合パワーデバイスをオン・オフにする過程において、ミラー容量（Ｃｒｓｓ）及びそれに対応するゲート－ドレイン間容量（Ｃｇｄ）は、半導体超接合パワーデバイスのオン・オフ過程に重要な役割を果たす。半導体超接合パワーデバイスをオン・オフにする際に、ゲート－ドレイン間容量（Ｃｇｄ）が急変し、これにより半導体超接合パワーデバイスの電気的性質も急変する。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本出願は、関連技術における半導体超接合パワーデバイスでのゲート－ドレイン間容量の急変を解決するために、ゲート－ドレイン間容量の変更曲線を調整することができる半導体超接合パワーデバイスを提供する。

【課題を解決するための手段】

【0005】

本出願の実施例は、
ｎ型ドレイン領域と、
前記ｎ型ドレイン領域の上に位置するｎ型ドリフト領域と、
幅が同じである複数のｐ型カラムと、
各ｐ型カラムの頂部に設けられる第１のｐ型ボディ領域であって、前記第１のｐ型ボディ領域内に第１のｎ型ソース領域が設けられた、第１のｐ型ボディ領域と、
隣接する２つの前記第１のｐ型ボディ領域の間に介在する２つのゲートトレンチと、
各ゲートトレンチ内に設けられるゲート誘電体層及びゲートと、を含み、
ここで、隣接する２つの前記ｐ型カラム間の間隔は同じであり、前記２つのゲートトレンチ間の間隔は、少なくとも２つ以上の異なる間隔値に設定され、隣接する２つの前記第１のｐ型ボディ領域の間に介在する前記２つのゲートトレンチの幅は同じである、半導体超接合パワーデバイスを提供する。

【図面の簡単な説明】

【0006】

【図1】図１は、本出願に係る半導体超接合パワーデバイスの第１の実施例の断面構造模式図である。

【図2】図２は、本出願に係る半導体超接合パワーデバイスの第２の実施例の断面構造模式図である。

【発明を実施するための形態】

【0007】

以下、本出願の実施例における図面を参照し、具体的な形態によって、完全に本出願の技術案を説明する。

【0008】

図１は、本出願に係る半導体超接合パワーデバイスの第１の実施例の断面構造模式図である。図１に示すように、本出願の実施例に係る半導体超接合パワーデバイスは、以下のことを含む。ｎ型ドレイン領域２０であって、ｎ型ドレイン領域２０は、金属層を介してドレイン電圧に外付けされることができる。ｎ型ドリフト領域２１であって、ｎ型ドレイン領域２０の上に位置する。

【0009】

本出願に係る半導体超接合パワーデバイスは、複数のｐ型カラム２３をさらに含み、複数のｐ型カラム２３の幅は同じであり、且つ隣接する２つのｐ型カラム２３間の間隔は同じであり、ｐ型カラム２３と隣接するｎ型ドリフト領域２１とは電荷バランスとなるｐｎ接合の構造を形成する。容易に示すや説明するために、図１には３つのｐ型カラム２３のみを例示している。

【0010】

各ｐ型カラム２３の頂部には、いずれも第１のｐ型ボディ領域が設けられ、第１のｐ型ボディ領域内に第１のｎ型ソース領域２５が設けられている。

【0011】

隣接する２つの第１のｐ型ボディ領域２４の間に介在する２つのゲートトレンチ２２であって、２つのゲートトレンチ２２間の間隔は少なくとも２つの異なる間隔値に設定され、本出願の実施例において、例示的には、ゲートトレンチ２２間の間隔は、ｂ１とｂ２（ｂ１≠ｂ２）という２つの異なる間隔値に設定されていることが示されている。ソース－ドレイン電圧によってゲートトレンチ２２間にある領域がすべて損失されなくなると、ゲート－ドレイン間容量は、この電圧ポイントで急降下し、ゲートトレンチ２２間の間隔を少なくとも２つの異なる間隔値にすることにより、ゲートトレンチ２２間の間隔が小さい領域は先に損失されなくなり、ゲート－ドレイン間容量はこのソース－ドレイン電圧ポイントで急降下し、そして、ソース－ドレイン電圧がさらに上昇するにつれて、ゲートトレンチ２２間の間隔がやや広い領域は順次に損失されなくなり、ゲート－ドレイン間容量はこれらのソース－ドレイン電圧ポイントで順次に急降下する。したがって、ゲート－ドレイン間容量の急変ポイントはいくつかの異なるソース－ドレイン電圧ポイントに分散することで、ゲート－ドレイン間容量の急変速度は低下され、ゲート－ドレイン間容量の急変によるゲート電圧の振動を低減する。

【0012】

２つのゲートトレンチ２２間の間隔は、隣接する２つのｐ型カラム間にある２つのゲートトレンチ２２間の間隔と理解することができ、同じｐ型カラム２３の両側にある２つのゲートトレンチ２２間の間隔ではない。

【0013】

隣接する２つの第１のｐ型ボディ領域２４の間に介在する２つのゲートトレンチ２２の幅は同じであり、ゲートトレンチ２２内にゲート誘電体層２６とゲート２７が設けられ、ゲート２７は、通常、ゲート電圧に外付けることにより、第１のｐ型ボディ領域２４の第１の電流チャネルのオン・オフを制御する。

【0014】

本出願の半導体超接合パワーデバイスは、第１のｐ型ボディ領域２４の間にダブルトレンチゲート構造を採用し、ゲートトレンチ間の間隔を調節することによってゲート－ドレイン間容量の変更曲線を調整し、半導体超接合パワーデバイスをオン・オフにする時にゲート－ドレイン間容量の急変が遅くなるようにする。

【0015】

図２は、本出願に係る半導体超接合パワーデバイスの第２の実施例の断面構造模式図である。図１に示す実施例と比較して、図２に示す本出願の半導体超接合パワーデバイスは、さらに第２のｐ型ボディ領域４４を含み、第２のｐ型ボディ領域４４は２つのゲートトレンチ２２の間に設けられ、且つｎ型ドリフト領域２１の上に位置し、この時、第２のｐ型ボディ領域４４の幅は、少なくとも２つの異なる幅値に設定され、図１に対応的に、図２における第２のｐ型ボディ領域４４の幅は、ｂ１とｂ２（ｂ１≠ｂ２）という２つの異なる間隔値に設定されている。第２のｐ型ボディ領域４４内に第２のｎ型ソース領域４５が設けられ、この時、ゲート２７は、ゲート電圧によって第２のｐ型ボディ領域４４内の第２の電流チャネルのオン・オフを同時に制御することもでき、この時、半導体超接合パワーデバイスにおける電流チャネルの数を増加させることにより、半導体超接合パワーデバイスのオン抵抗を低減することができる。

【0016】

本出願の半導体超接合パワーデバイスは、各ゲートトレンチ２２の底部におけるゲート誘電体層２６の厚さを、前記各ゲートトレンチ２２の側壁におけるゲート誘電体層２６の厚さよりも大きくすることもでき、これにより、ゲート－ドレイン間容量の値を低減し、ゲート－ドレイン間容量の急変の程度を低減することができる。

【図1】

【図2】