特許 7550013 画素回路の駆動方法、画素回路、及び、表示装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-04

(45)【発行日】2024-09-12

(54)【発明の名称】画素回路の駆動方法、画素回路、及び、表示装置

(51)【国際特許分類】

   G09G 3/3233 20160101AFI20240905BHJP

   G09F 9/30 20060101ALI20240905BHJP

   G09G 3/20 20060101ALI20240905BHJP

   H10K 59/12 20230101ALI20240905BHJP

【ＦＩ】

G09G3/3233

G09F9/30 338

G09F9/30 365

G09G3/20 611H

G09G3/20 621A

G09G3/20 622P

G09G3/20 623C

G09G3/20 623D

G09G3/20 641R

G09G3/20 642A

H10K59/12

【請求項の数】 9

(21)【出願番号】P 2020172823

(22)【出願日】2020-10-13

(65)【公開番号】P2022064215

(43)【公開日】2022-04-25

【審査請求日】2023-10-12

(73)【特許権者】

【識別番号】523290528

【氏名又は名称】ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社

(74)【代理人】

【識別番号】100189430

【弁理士】

【氏名又は名称】吉川 修一

(74)【代理人】

【識別番号】100190805

【弁理士】

【氏名又は名称】傍島 正朗

(72)【発明者】

【氏名】山本 哲郎

(72)【発明者】

【氏名】國田 謙二

(72)【発明者】

【氏名】柘植 仁志

(72)【発明者】

【氏名】田中 哲平

【審査官】川俣 郁子

(56)【参考文献】

【文献】特開２０１５－０７９１０７（ＪＰ，Ａ）

【文献】特開２０１０－１４５５７９（ＪＰ，Ａ）

【文献】国際公開第２０１５／０３３４９６（ＷＯ，Ａ１）

【文献】特開２０１０－１４５５８１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０３６２６７０（ＵＳ，Ａ１）

【文献】中国特許出願公開第１０３５７８４１１（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ９／３０－９／４６

Ｇ０９Ｇ３／００－３／０８

３／１２－３／１６

３／１９－３／２６

３／３０－３／３４

３／３８

Ｈ０５Ｂ３３／００－３３／２８

４４／００

４５／６０

Ｈ１０Ｋ５０／００－９９／００

(57)【特許請求の範囲】

【請求項1】

信号線を介して供給された信号電圧に応じた電源からの電流を供給する駆動トランジスタと、前記信号線と前記駆動トランジスタのゲート電極との間に接続された書き込みトランジスタと、前記電流に応じて発光する発光素子とを備える画素回路の駆動方法であって、
前記発光素子は、前記駆動トランジスタのソース電極及びドレイン電極の一方の電極に接続されており、
前記電源は、前記駆動トランジスタの前記ソース電極及び前記ドレイン電極の他方の電極に接続されており、第一電位と前記第一電位よりも低い第二電位であって、前記発光素子を逆バイアスとするための第二電位とを切り替え可能であり、
前記駆動方法は、
前記駆動トランジスタのゲートソース間電圧を前記駆動トランジスタの閾値電圧よりも大きくする閾値補正準備動作の前であって前記電源が前記第一電位であるときに、前記駆動トランジスタの前記ゲート電極に所定の電圧を供給し、
前記駆動トランジスタの前記ゲート電極に前記所定の電圧が供給された後、前記第一電位から前記第二電位に切り替える
画素回路の駆動方法。

【請求項2】

前記所定の電圧は、前記閾値補正準備動作の開始時点を含む前記閾値補正準備動作中にわたって供給され続ける
請求項１に記載の画素回路の駆動方法。

【請求項3】

前記所定の電圧は、前記駆動トランジスタの前記閾値電圧よりも大きな電圧であって、前記駆動トランジスタの前記ゲート電極及びソース電極間が順バイアスとなるための参照電圧である
請求項１又は２に記載の画素回路の駆動方法。

【請求項4】

前記所定の電圧は、前記書き込みトランジスタが前記閾値補正準備動作の前にオンすることで、前記信号線から前記駆動トランジスタの前記ゲート電極に供給される
請求項１～３のいずれか１項に記載の画素回路の駆動方法。

【請求項5】

前記所定の電圧は、前記駆動トランジスタの前記ゲート電極と前記所定の電圧を供給するための電源線との間に接続された選択トランジスタが前記閾値補正準備動作の前にオンすることで、前記電源線から前記駆動トランジスタの前記ゲート電極に供給される
請求項１～３のいずれか１項に記載の画素回路の駆動方法。

【請求項6】

前記駆動トランジスタの前記ソース電極及び前記ドレイン電極の他方の電極への前記電流の供給を、前記駆動トランジスタの前記ゲート電極に前記所定の電圧を供給する前に停止する
請求項１～５のいずれか１項に記載の画素回路の駆動方法。

【請求項7】

前記発光素子は、有機ＥＬ素子である
請求項１～６のいずれか１項に記載の画素回路の駆動方法。

【請求項8】

画素回路であって、
信号線を介して供給された電圧に応じた電源からの電流を供給する駆動トランジスタと、
前記信号線と前記駆動トランジスタのゲート電極との間に接続された書き込みトランジスタと、
前記駆動トランジスタのソース電極及びドレイン電極の一方の電極に接続された発光素子とを備え、
前記電源は、前記駆動トランジスタの前記ソース電極及び前記ドレイン電極の他方の電極に接続されており、第一電位と前記第一電位よりも低い第二電位であって、前記発光素子を逆バイアスとするための第二電位とを切り替え可能であり、
前記画素回路において、
前記駆動トランジスタのゲートソース間電圧を前記駆動トランジスタの閾値電圧よりも大きくする閾値補正準備動作の前であって前記電源が前記第一電位であるときに、前記駆動トランジスタの前記ゲート電極に所定の電圧が印加され、
前記駆動トランジスタの前記ゲート電極に前記所定の電圧が供給された後、前記第一電位から前記第二電位に切り替える
画素回路。

【請求項9】

請求項８に記載の画素回路と、
前記信号線に信号電圧を供給する水平セレクタと、
前記駆動トランジスタの前記ゲート電極に前記所定の電圧を供給するための制御を行う制御部とを備え、
前記制御部は、前記閾値補正準備動作の前に、前記駆動トランジスタの前記ゲート電極に前記所定の電圧を印加する
表示装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子等の発光素子を備える画素回路の駆動方法、画素回路、及び、表示装置に関する。

【背景技術】

【0002】

自発光型表示装置に用いられる電気光学素子として、有機ＥＬ素子が知られている。有機ＥＬ素子は、有機薄膜に電界をかけると発光する現象を利用した電気光学素子であり、有機ＥＬ素子を流れる電流値を制御することで発色の階調を得ている。そのため、有機ＥＬ素子を用いる有機ＥＬ表示装置は、有機ＥＬ素子の電流量を制御するための駆動トランジスタと、駆動トランジスタの制御電圧を保持する保持容量（キャパシタ）とを含む画素回路が画素ごとに設けられている。

【0003】

駆動トランジスタは、当該駆動トランジスタの特性バラツキにより有機ＥＬ素子の発光輝度などに影響を与えることがある。駆動トランジスタの特性バラツキは、閾値電圧のバラツキ、移動度のバラツキなどである。そこで、特許文献１には、駆動トランジスタの閾値電圧のバラツキを補正する閾値電圧補正、及び、駆動トランジスタの移動度のバラツキを補正する移動度補正を行う表示装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１３－０５７９４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、上記のような画素回路を備える表示装置において、表示される映像の表示品位が向上することが望まれる。

【0006】

そこで、本開示は、表示品位が向上された画素回路の駆動方法、画素回路、及び、表示装置を提供する。

【課題を解決するための手段】

【0007】

本開示の一態様に係る画素回路の駆動方法は、信号線を介して供給された信号電圧に応じた電流を供給する駆動トランジスタと、前記信号線と前記駆動トランジスタのゲート電極との間に接続された書き込みトランジスタと、前記電流に応じて発光する発光素子とを備える画素回路の駆動方法であって、前記駆動トランジスタのゲートソース間電圧を前記駆動トランジスタの閾値電圧よりも大きくする閾値補正準備動作の前に、前記駆動トランジスタの前記ゲート電極に所定の電圧を供給する。

【0008】

本開示の一態様に係る画素回路は、信号線を介して供給された電圧に応じた電流を供給する駆動トランジスタと、前記信号線と前記駆動トランジスタのゲート電極との間に接続された書き込みトランジスタと、前記駆動トランジスタのソース電極及びドレイン電極の一方の電極に接続された発光素子とを備え、前記駆動トランジスタのゲートソース間電圧を前記駆動トランジスタの閾値電圧よりも大きくする閾値補正準備動作の前に、前記駆動トランジスタの前記ゲート電極に所定の電圧が印加される。

【0009】

本開示の一態様に係る表示装置は、上記の画素回路と、前記信号線に前記信号電圧を供給する水平セレクタと、前記駆動トランジスタの前記ゲート電極に前記所定の電圧を供給するための制御を行う制御部とを備え、前記制御部は、前記閾値補正準備動作の前に、前記駆動トランジスタの前記ゲート電極に前記所定の電圧を印加する。

【発明の効果】

【0010】

本開示の一態様に係る画素回路の駆動方法等によれば、映像の表示品位を向上することができる。

【図面の簡単な説明】

【0011】

【図1】図１は、従来技術の有機ＥＬ表示装置の概略構成を示す図である。

【図2】図２は、従来技術の画素回路を示す回路図である。

【図3】図３は、有機ＥＬ素子のＩ－Ｖ特性の経時変化を示す図である。

【図4】図４は、従来技術の有機ＥＬ表示装置の回路動作を説明するためのタイミングチャートである。

【図5】図５は、従来技術の有機ＥＬ表示装置の回路動作を説明するための第１図である。

【図6】図６は、従来技術の有機ＥＬ表示装置の回路動作を説明するための第２図である。

【図7】図７は、従来技術の有機ＥＬ表示装置の回路動作を説明するための第３図である。

【図8】図８は、従来技術の有機ＥＬ表示装置の回路動作を説明するための第４図である。

【図9】図９は、従来技術の有機ＥＬ表示装置の駆動トランジスタのソース電位の変化を示す図である。

【図10】図１０は、従来技術の有機ＥＬ表示装置の回路動作を説明するための第５図である。

【図11】図１１は、従来技術の有機ＥＬ表示装置の回路動作を説明するための第６図である。

【図12】図１２は、従来技術の有機ＥＬ表示装置の駆動トランジスタのソース電位と移動度との関係を示す図である。

【図13】図１３は、従来技術の有機ＥＬ表示装置の回路動作を説明するための第７図である。

【図14】図１４は、従来技術の有機ＥＬ表示装置における白表示及び黒表示を行った場合の、駆動トランジスタのゲート電位及びソース電位の変化を示す図である。

【図15】図１５は、従来技術の有機ＥＬ表示装置におけるアノード電位及びカソード電位の変化を模式的に示す図である。

【図16】図１６は、従来技術の有機ＥＬ表示装置の表示が白表示から黒表示へ変化する場合に発生する表示ムラを説明するための図である。

【図17】図１７は、実施の形態に係る有機ＥＬ表示装置の回路動作を説明するためのタイミングチャートである。

【図18】図１８は、実施の形態の変形例１に係る有機ＥＬ表示装置の概略構成を示す図である。

【図19】図１９は、実施の形態の変形例１に係る有機ＥＬ表示装置の回路動作を説明するためのタイミングチャートである。

【図20】図２０は、実施の形態の変形例２に係る有機ＥＬ表示装置の概略構成を示す図である。

【図21】図２１は、実施の形態の変形例２に係る有機ＥＬ表示装置の回路動作を説明するためのタイミングチャートである。

【図22】図２２は、比較例に係る有機ＥＬ表示装置の回路動作を説明するためのタイミングチャートである。

【図23】図２３は、実施の形態の変形例３に係る有機ＥＬ表示装置の概略構成を示す図である。

【図24】図２４は、実施の形態の変形例３に係る有機ＥＬ表示装置の回路動作を説明するためのタイミングチャートである。

【発明を実施するための形態】

【0012】

（本開示の基礎となった知見）
本開示に係る実施の形態及び各変形例の説明に先立ち、本開示の基礎となった知見について説明する。

【0013】

まずは、従来技術の有機ＥＬ表示装置の概略構成について、図１を参照しながら説明する。図１は、従来技術の有機ＥＬ表示装置１の概略構成を示す図である。

【0014】

図１に示すように、本開示の前提となる有機ＥＬ表示装置１は、有機ＥＬ素子を含む複数の画素回路２０が行列状に２次元配置されて構成される画素アレイ３０と、水平セレクタ４０と、電源スキャナ５０と、ライトスキャナ６０とを備える。水平セレクタ４０、電源スキャナ５０、及び、ライトスキャナ６０は、画素アレイ３０の周辺に配置される駆動回路部（駆動部）である。

【0015】

有機ＥＬ表示装置１がカラー表示対応の場合、カラー画像を形成する単位となる１つの画素（単位画素／ピクセル）は、複数のサブ画素回路を含んで構成され、このサブ画素回路の各々が図１の画素回路２０に相当することになる。より具体的には、カラー表示対応の有機ＥＬ表示装置１では、１つの画素は、例えば、青色（Ｂｌｕｅ：Ｂ）光を発する第一のサブ画素回路、赤色（Ｒｅｄ；Ｒ）光を発する第二のサブ画素回路、及び、緑色（Ｇｒｅｅｎ；Ｇ）光を発する第三のサブ画素回路の３つのサブ画素回路を含んで構成される。

【0016】

ただし、１つの画素としては、ＲＧＢの３原色のサブ画素回路の組み合わせに限定されず、３原色のサブ画素回路に更に１色又は複数色のサブ画素回路を加えて１つの画素を構成することも可能である。例えば、輝度向上のために白色（Ｗｈｉｔｅ；Ｗ）光を発光するサブ画素回路を加えて、１つの画素を構成したり、色再現範囲を拡大するために補色光を発する少なくとも１つのサブ画素回路を加えて１つの画素を構成したりすることも可能である。

【0017】

また、画素アレイ３０には、ｍ行ｎ列の画素の配列に対して、行方向（画素行の画素回路２０の配列方向）に沿って電源線５１と走査線６１とが画素行ごとに配線されている。また、画素アレイ３０には、ｍ行ｎ列の画素の配列に対して、列方向（画素列の画素回路２０の配列方向）に沿って信号線４１が画素列毎に配線されている。

【0018】

複数の信号線４１は、水平セレクタ４０の対応する画素列の出力端にそれぞれ接続されている。複数の電源線５１は、電源スキャナ５０の対応する画素行の出力端にそれぞれ接続されている。複数の走査線６１は、ライトスキャナ６０の対応する画素行の出力端にそれぞれ接続されている。

【0019】

水平セレクタ４０（信号線駆動回路）は、信号供給源（図示せず）から供給される輝度情報に応じた映像信号の信号電圧Ｖｓｉｇ（以下、信号電圧とも記載する）と基準電位Ｖｏｆｓとを選択的に出力する。ここで、基準電位Ｖｏｆｓは、映像信号の信号電圧Ｖｓｉｇの基準となる電圧（例えば、映像信号の黒レベルに相当する電圧）であり、後述する閾値補正動作の際に用いられる。

【0020】

水平セレクタ４０から出力される信号電圧Ｖｓｉｇ及び基準電位Ｖｏｆｓは、信号線４１を介して画素アレイ３０の各画素回路２０に対して、ライトスキャナ６０による走査によって選択された画素行の単位で書き込まれる。すなわち、水平セレクタ４０は、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。

【0021】

なお、水平セレクタ４０は、少なくとも信号電圧Ｖｓｉｇを出力可能であればよい。

【0022】

電源スキャナ５０（電源供給走査回路）は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフトするシフトレジスタ回路等によって構成されている。この電源スキャナ５０は、ライトスキャナ６０による線順次走査に同期して、第一電位Ｖｃｃと当該第一電位Ｖｃｃよりも低い第二電位Ｖｓｓとを切り替えて電源線５１に供給する。後述するように、第一電位Ｖｃｃ及び第二電位Ｖｓｓの切り替え（電源電位の切り替え）によって、画素回路２０の発光及び非発光（消光）の制御が行なわれてもよい。

【0023】

ライトスキャナ６０（書き込み走査回路）は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。このライトスキャナ６０は、画素アレイ３０の各画素回路２０への映像信号の信号電圧の書き込みに際して、走査線６１に対して書き込み走査信号（書き込み電圧であり、以降においてオン信号とも記載する）を順次供給することによって画素アレイ３０の各画素回路２０を行単位で順番に走査（線順次走査）する。

【0024】

次に、上記のような有機ＥＬ表示装置１が備える画素回路２０について、図２を参照しながら説明する。図２は、従来技術の画素回路２０を示す回路図である。

【0025】

図２に示すように、画素回路２０は、映像信号に対応する輝度で有機ＥＬ素子ＥＬを発光させる回路であり、有機ＥＬ素子ＥＬと、保持容量Ｃ１と、書き込みトランジスタＴ１と、駆動トランジスタＴ２とを有する。また、画素回路２０は、さらに、保持容量Ｃ１に参照電圧を印加するための薄膜トランジスタである参照トランジスタ、有機ＥＬ素子ＥＬの第一電極の電位を初期化するための薄膜トランジスタである初期化トランジスタなどを有していてもよい。

【0026】

有機ＥＬ素子ＥＬは、第一電極及び第二電極を有する発光素子である。図２に示す例では、第一電極及び第二電極は、それぞれ有機ＥＬ素子ＥＬのアノード（アノード電極）及びカソード（カソード電極）である。有機ＥＬ素子ＥＬの第二電極は、カソード電源線に接続される。カソード電源線には、カソード電位Ｖｃａｔが供給される。有機ＥＬ素子ＥＬは、発光素子の一例である。カソード電源線は、全画素回路２０に対して共通に配線されている。

【0027】

保持容量Ｃ１は、電圧（例えば、信号電圧Ｖｓｉｇ又は基準電位Ｖｏｆｓ）を保持するための素子であり、駆動トランジスタＴ２のゲート電極ｇとソース電極ｓとの間に接続される。

【0028】

書き込みトランジスタＴ１は、保持容量Ｃ１に映像信号に対応する電圧を印加するための薄膜トランジスタである。書き込みトランジスタＴ１のドレイン電極及びソース電極の一方に信号線４１が接続され、他方に保持容量Ｃ１及び駆動トランジスタＴ２のゲート電極ｇが接続される。書き込みトランジスタＴ１のゲート電極には、走査線６１が接続される。書き込みトランジスタＴ１は、例えば、オン信号に従ってオン状態となり、映像信号に対応する電圧を保持容量Ｃ１に保持させる。

【0029】

駆動トランジスタＴ２は、有機ＥＬ素子ＥＬの第一電極（アノード）と接続され、保持容量Ｃ１に保持された電圧に応じた電流を有機ＥＬ素子ＥＬに供給するＮチャネル型の薄膜トランジスタである。駆動トランジスタＴ２のソース電極ｓが有機ＥＬ素子ＥＬの第一電極に接続され、ドレイン電極ｄが電源線５１に接続される。電源線５１には、電源スキャナ５０から第一電位Ｖｃｃ又は第二電位Ｖｓｓが選択的に供給される。

【0030】

書き込みトランジスタＴ１及び駆動トランジスタＴ２として、例えば、Ｎチャネル型のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）を用いることができるが、書き込みトランジスタＴ１及び駆動トランジスタＴ２の導電型の組み合わせはこれに限定されない。

【0031】

また、有機ＥＬ素子ＥＬの第一電極の電位及び電源線５１から供給される電位の関係によっては、駆動トランジスタＴ２におけるソース電極ｓ及びドレイン電極ｄの位置関係は図２に示す関係から変化し得る。

【0032】

上記構成の画素回路２０において、書き込みトランジスタＴ１は、ライトスキャナ６０から走査線６１を通してゲート電極に印加されるオン信号に応じて導通状態（オン状態）となる。これにより、書き込みトランジスタＴ１は、信号線４１を通して水平セレクタ４０から供給される、信号電圧Ｖｓｉｇ又は基準電位Ｖｏｆｓをサンプリングして画素回路２０内に書き込む。書き込みトランジスタＴ１によって書き込まれた信号電圧Ｖｓｉｇ又は基準電位Ｖｏｆｓは、駆動トランジスタＴ２のゲート電極ｇに印加されるとともに保持容量Ｃ１に保持される。

【0033】

駆動トランジスタＴ２は、電源線５１からの電源電位が第一電位Ｖｃｃにあるときには、図２に示すように、電源線５１側がドレイン電極ｄ、有機ＥＬ素子ＥＬ側がソース電極ｓとなって飽和領域で動作する。これにより、駆動トランジスタＴ２は、電源線５１から電流の供給を受けて有機ＥＬ素子ＥＬを電流駆動にて発光駆動する。より具体的には、駆動トランジスタＴ２は、飽和領域で動作することにより、保持容量Ｃ１に保持された信号電圧Ｖｓｉｇの電圧値に応じた電流値の駆動電流を有機ＥＬ素子ＥＬに供給し、当該有機ＥＬ素子ＥＬを電流駆動することによって発光させる。

【0034】

駆動トランジスタＴ２は、さらに、電源線５１からの電源電位が第一電位Ｖｃｃから第二電位Ｖｓｓに切り替わったときには、電源線５１側がソース電極ｓ、有機ＥＬ素子ＥＬ側がドレイン電極ｄとなってスイッチングトランジスタとして動作する。これにより、駆動トランジスタＴ２は、有機ＥＬ素子ＥＬへの駆動電流の供給を停止し、有機ＥＬ素子ＥＬを非発光状態にする。すなわち、駆動トランジスタＴ２は、有機ＥＬ素子ＥＬの発光及び非発光を制御するトランジスタとしての機能を有する。

【0035】

この駆動トランジスタＴ２のスイッチング動作により、有機ＥＬ素子ＥＬが非発光状態となる期間（以降において、非発光期間とも記載する）を設けることで、有機ＥＬ素子ＥＬの発光期間と非発光期間との割合（デューティ）を制御することができる。このデューティ制御により、１フレーム期間に亘って画素回路２０が発光することに伴う残像ボケを低減することができるため、特に、動画の品位をより優れたものとすることができる。

【0036】

電源スキャナ５０から電源線５１を通して選択的に供給される第一電位Ｖｃｃ及び第二電位Ｖｓｓのうち、第一電位Ｖｃｃは、有機ＥＬ素子ＥＬを発光駆動する駆動電流を駆動トランジスタＴ２に供給するための電源電位である。また、第二電位Ｖｓｓは、有機ＥＬ素子ＥＬに対して負バイアス（逆バイアス）をかけるための電源電位である。つまり、第二電位Ｖｓｓは、発光素子を逆バイアスとするための電圧である。この第二電位Ｖｓｓは、基準電位Ｖｏｆｓよりも低い電位、例えば、駆動トランジスタＴ２の閾値電圧をＶｔｈとするときＶｏｆｓ－Ｖｔｈよりも低い電位に設定される。

【0037】

ここで、有機ＥＬ素子ＥＬのＩ－Ｖ特性（電流－電圧特性）の経時変化について、図３を参照しながら説明する。図３は、有機ＥＬ素子ＥＬのＩ－Ｖ特性の経時変化を示す図である。

【0038】

図３に示すように、有機ＥＬ素子ＥＬは、経時変化により実線で示されるＩ－Ｖ特性から点線で示されるＩ－Ｖ特性へと変化する。駆動トランジスタＴ２の閾値電圧をＶｔｈ、移動度をμ、実効チャネル幅（実効ゲート幅）をＷ、実効チャネル長（実効ゲート長）をＬ、単位ゲート容量をＣ、ゲートソース間の電圧をＶｇｓとすると、ドレインソース間電流Ｉｄｓは、
Ｉｄｓ＝１／２×μ×Ｗ／Ｌ×Ｃ（Ｖｇｓ－Ｖｔｈ）^２ （式１）
で示される。なお、駆動トランジスタＴ２のドレインソース間電流Ｉｄｓは、有機ＥＬ素子ＥＬの駆動電流にほぼ相当する。以下では、便宜上、ドレインソース間電流Ｉｄｓが有機ＥＬ素子ＥＬの駆動電流に相当する例について説明する。また、駆動電流を駆動電流Ｉｄｓとも記載する。

【0039】

このとき、図２に示す画素回路２０では、駆動トランジスタＴ２が一定の駆動電流Ｉｄｓを流そうとしても、図３に示すグラフから分かるように有機ＥＬ素子ＥＬの印加電圧Ｖが大きくなるため、有機ＥＬ素子ＥＬの第一電極（アノード）の電位（つまり、駆動トランジスタＴ２のソース電位Ｖｓ）が上昇する。このとき駆動トランジスタＴ２のゲートはフローティング状態であるため、ほぼ一定のゲートソース間電圧Ｖｇｓが維持されるように、ソース電位Ｖｓと共にゲート電位Ｖｇも上昇し、駆動電流Ｉｄｓはほぼ一定に保たれる。このことが有機ＥＬ素子ＥＬの発光輝度を変化させないように作用する。

【0040】

しかしながら、画素回路２０ごとに駆動トランジスタＴ２の閾値電圧Ｖｔｈ及び移動度μは異なっているため、式１に応じて、電流値にバラツキが生じ、発光輝度も画素回路２０ごとに変化してしまう。そのため、駆動トランジスタＴ２を有する画素回路２０においては、閾値電圧Ｖｔｈ及び移動度μのバラツキを抑えるため、それらの補正動作を行うことが求められる。補正動作については、後述する。

【0041】

次に、上記の有機ＥＬ表示装置１の基本的な回路動作について、図４～図１６を参照しながら説明する。図４は、従来技術の有機ＥＬ表示装置１の回路動作を説明するためのタイミングチャートである。図４は、書き込みトランジスタＴ１のゲート電極の電位（走査線６１の電位であり、高電位（ＯＮ）又は低電位（ＯＦＦ））、電源線５１の電位（Ｖｃｃ又はＶｓｓ）、信号線４１の電位（Ｖｓｉｇ又はＶｏｆｓ）、駆動トランジスタＴ２のゲート電極ｇの電位（図４中のＴ２ゲート）、及び、駆動トランジスタＴ２のソース電極ｓの電位（図４中のＴ２ソース）のそれぞれの変化を示している。

【0042】

（前表示フレームの発光期間）
図４に示すタイミングチャートにおいて、時刻ｔ１以前は、前の表示フレームにおける有機ＥＬ素子ＥＬの発光期間である。この前表示フレームの発光期間では、電源線５１の電位が第一電位Ｖｃｃ（以下、「高電位Ｖｃｃ」とも記載する）であり、また、書き込みトランジスタＴ１が非導通状態（オフ状態）である。

【0043】

このとき、駆動トランジスタＴ２は、飽和領域で動作するように設定されている。これにより、図５に示すように、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓに応じた駆動電流Ｉｄｓ（ドレインソース間電流）が、電源線５１から駆動トランジスタＴ２を通して有機ＥＬ素子ＥＬに供給される。従って、有機ＥＬ素子ＥＬが駆動電流Ｉｄｓの電流値に応じた輝度で発光する。なお、図５は、従来技術の有機ＥＬ表示装置１の回路動作を説明するための第１図である。また、このとき有機ＥＬ素子ＥＬに流れる駆動電流Ｉｄｓは、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓに応じて、式１により算出される値をとる。

【0044】

（非発光期間）
時刻ｔ１になると、線順次走査の新しい表示フレーム（現表示フレーム）に入る。そして、図６に示すように、電源線５１の電位が高電位Ｖｃｃから第二電位Ｖｓｓ（以下、「低電位Ｖｓｓ」とも記載する）に切り替わる。低電位Ｖｓｓは、信号線４１の基準電位Ｖｏｆｓに対してＶｏｆｓ－Ｖｔｈよりも十分に低い電位であり、有機ＥＬ素子ＥＬを消光させることができる電位である。なお、図６は、従来技術の有機ＥＬ表示装置１の回路動作を説明するための第２図である。

【0045】

ここで、有機ＥＬ素子ＥＬの閾値電圧をＶｔｈｅｌ、カソード電位をＶｃａｔとすると、低電位Ｖｓｓが、
Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔ （式２）
を満たす場合、駆動トランジスタＴ２のソース電位Ｖｓが低電位Ｖｓｓにほぼ等しくなるため、有機ＥＬ素子ＥＬは逆バイアス状態となって消光する。そして、駆動トランジスタＴ２の電源線５１側がソース電極ｓとなる。このとき、有機ＥＬ素子ＥＬの第一電極（アノード）は、低電位Ｖｓｓに充電される。

【0046】

（閾値補正準備期間）
次に、時刻ｔ２で走査線６１の電位が低電位側から高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、図７に示すように、書き込みトランジスタＴ１が導通状態となる。図７は、従来技術の有機ＥＬ表示装置１の回路動作を説明するための第３図である。

【0047】

このとき、水平セレクタ４０から信号線４１に対して基準電位Ｖｏｆｓが供給された状態にあるため、駆動トランジスタＴ２のゲート電位Ｖｇが基準電位Ｖｏｆｓになる。また、駆動トランジスタＴ２のソース電位Ｖｓは、基準電位Ｖｏｆｓよりも十分に低い電位、すなわち、低電位Ｖｓｓである。

【0048】

このとき、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ－Ｖｓｓとなる。ここで、Ｖｏｆｓ－Ｖｓｓが駆動トランジスタＴ２の閾値電圧Ｖｔｈよりも大きくないと、後述する閾値補正動作を行うことができないため、
Ｖｏｆｓ－Ｖｓｓ＞Ｖｔｈ （式３）
となる電位関係に設定する必要がある。

【0049】

このように、駆動トランジスタＴ２のゲート電位Ｖｇを基準電位Ｖｏｆｓに固定し、かつ、ソース電位Ｖｓを低電位Ｖｓｓに固定して初期化する処理が、後述する閾値補正動作を行う前の準備（閾値補正準備）の処理である。従って、基準電位Ｖｏｆｓ及び低電位Ｖｓｓが、駆動トランジスタＴ２のゲート電位Ｖｇ及びソース電位Ｖｓの各初期化電位となる。

【0050】

時刻ｔ３で走査線６１の電位が高電位側から低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、閾値補正準備期間が終了する。時刻ｔ２から時刻ｔ３までが閾値補正準備期間である。

【0051】

（閾値補正期間）
次に、時刻ｔ４で、書き込みトランジスタＴ１が導通している状態で、電源線５１の電位が低電位Ｖｓｓから高電位Ｖｃｃに切り替わると、図８に示すように、有機ＥＬ素子ＥＬの第一電極が駆動トランジスタＴ２のソース電極ｓとなり、駆動トランジスタＴ２に電流が流れる。これにより、駆動トランジスタＴ２のゲート電位Ｖｇが基準電位Ｖｏｆｓに保たれた状態で閾値補正動作が開始される。すなわち、ゲート電位Ｖｇから駆動トランジスタＴ２の閾値電圧Ｖｔｈを減じた電位（Ｖｏｆｓ－Ｖｔｈ）に向けて駆動トランジスタＴ２のソース電位Ｖｓが上昇を開始する。なお、図８は、従来技術の有機ＥＬ表示装置１の回路動作を説明するための第４図である。

【0052】

ここでは、便宜上、駆動トランジスタＴ２のゲート電位Ｖｇの基準電位Ｖｏｆｓ（初期化電位）を基準とし、当該基準電位Ｖｏｆｓから駆動トランジスタＴ２の閾値電圧Ｖｔｈを減じた電位に向けてソース電位Ｖｓを変化させる動作（処理）を閾値補正動作（閾値補正処理）と呼んでいる。この閾値補正動作が進むと、やがて、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓが駆動トランジスタＴ２の閾値電圧Ｖｔｈに収束する。この閾値電圧Ｖｔｈに相当する電圧は、保持容量Ｃ１に保持される。

【0053】

なお、閾値補正動作を行う期間（図４中の閾値補正期間）において、電流が保持容量Ｃ１側に流れ、有機ＥＬ素子ＥＬ側には流れないようにするために、有機ＥＬ素子ＥＬがカットオフ状態（ハイインピーダンス状態）となるようにカソード電源線のカソード電位Ｖｃａｔを設定しておくこととする。

【0054】

有機ＥＬ素子ＥＬの等価回路は、図８に示すように、ダイオード及び等価容量Ｃｅｌで表される。そして、駆動トランジスタＴ２のソース電位をＶｅｌとすると、
Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ （式４）
の関係が成り立つ限り、駆動トランジスタＴ２の電流は保持容量Ｃ１及び等価容量Ｃｅｌを充電するために使われる。例えば、有機ＥＬ素子ＥＬのリーク電流が駆動トランジスタＴ２に流れる電流よりもかなり小さい限り、駆動トランジスタＴ２の電流は保持容量Ｃ１及び等価容量Ｃｅｌを充電するために使われる。なお、ソース電位Ｖｅｌは、有機ＥＬ素子ＥＬの第一電極の電位でもある。

【0055】

ソース電位Ｖｅｌの変化について、図９を参照しながら説明する。図９は、従来技術の有機ＥＬ表示装置１の駆動トランジスタＴ２のソース電位Ｖｅｌの変化を示す図である。図９は、閾値補正動作のときのソース電位Ｖｅｌの変化を模式的に示す図である。

【0056】

図９に示すように、ソース電位Ｖｅｌは、時間とともに上昇する。ソース電位Ｖｅｌは、ＶｓｓからＶｏｆｓ－Ｖｔｈに向けて漸次的に上昇する。

【0057】

次に、時刻ｔ５で、走査線６１の電位が低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１が非導通状態となる。書き込みトランジスタＴ１は、時刻ｔ４から第一期間経過した時刻ｔ５に非導通状態となる。このとき、駆動トランジスタＴ２のゲート電極ｇが信号線４１から電気的に切り離されることによってフローティング状態になる。しかし、ゲートソース間電圧Ｖｇｓが駆動トランジスタＴ２の閾値電圧Ｖｔｈよりも大きいため、図１０に示すように、電流（ドレインソース間電流Ｉｄｓ）が流れ、駆動トランジスタＴ２のゲート、ソース電位は上昇する。なお、このとき有機ＥＬ素子ＥＬには逆バイアスがかかっているため、当該有機ＥＬ素子ＥＬが発光することはない。なお、図１０は、従来技術の有機ＥＬ表示装置１の回路動作を説明するための第５図である。

【0058】

次に、時刻ｔ６において、信号線４１の電位が基準電位Ｖｏｆｓとなっている期間（例えば、基準電位Ｖｏｆｓとなったとき）に書き込みトランジスタＴ１を導通状態として、再度閾値補正動作を開始する。この動作を繰り返すことで、最終的に駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓは、閾値電圧Ｖｔｈという値をとる。このとき、駆動トランジスタＴ２のソース電位Ｖｅｌは、
Ｖｅｌ＝Ｖｏｆｓ－Ｖｔｈ≦Ｖｃａｔ＋Ｖｔｈｅｌ （式５）
となっている。

【0059】

次に、時刻ｔ７で、走査線６１の電位が低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１が非導通状態となる。書き込みトランジスタＴ１は、時刻ｔ６から第二期間経過した時刻ｔ７に非導通状態となる。

【0060】

また、時刻ｔ８から時刻ｔ９までの期間においても、再度閾値補正動作が行われる。時刻ｔ９は、閾値補正動作が終了する時刻であり、書き込みトランジスタＴ１が非導通状態となる。時刻ｔ４から時刻ｔ５まで、時刻ｔ６から時刻ｔ７まで、及び、時刻ｔ８から時刻ｔ９までが閾値補正期間である。

【0061】

このように、有機ＥＬ表示装置１は、閾値補正動作を書き込み動作及び移動度補正動作とともに行う１Ｈ期間に加えて、当該１Ｈ期間に先行する複数の水平期間に亘って分割して閾値補正動作を複数回実行する、いわゆる、分割閾値補正動作を行ってもよい。

【0062】

この分割閾値補正動作によれば、高精細化に伴う多画素化によって１水平期間として割り当てられる時間が短くなったとしても、閾値補正期間として複数の水平期間に亘って十分な時間を確保することができる。従って、１水平期間として割り当てられる時間が短くなっても、閾値補正期間として十分な時間を確保できるため、閾値補正動作を確実に実行することができる。なお、閾値補正動作を行う回数は、上記に限定されず、例えば、１回だけであってもよい。

【0063】

（書き込み及び移動度補正期間）
次に、時刻ｔ１０で、信号線４１の電位が基準電位Ｖｏｆｓから映像信号の信号電圧Ｖｓｉｇに切り替わった状態で、走査線６１の電位が高電位側に遷移する（ＯＦＦ→ＯＮ）ことで、図１１に示すように、書き込みトランジスタＴ１が導通状態になって映像信号の信号電圧Ｖｓｉｇがサンプリングされ、画素回路２０内に書き込まれる。なお、図１１は、従来技術の有機ＥＬ表示装置１の回路動作を説明するための第６図である。また、信号電圧Ｖｓｉｇは、映像信号の階調に応じた電圧である。

【0064】

この書き込みトランジスタＴ１による信号電圧Ｖｓｉｇの書き込みにより、駆動トランジスタＴ２のゲート電位Ｖｇが信号電圧Ｖｓｉｇになる。このとき、有機ＥＬ素子ＥＬは、カットオフ状態にある。従って、映像信号の信号電圧Ｖｓｉｇに応じて電源線５１から駆動トランジスタＴ２に流れる電流（ドレインソース間電流Ｉｄｓ）は、保持容量Ｃ１及び等価容量Ｃｅｌに流れ込む。これにより、保持容量Ｃ１及び等価容量Ｃｅｌの充電が開始される。

【0065】

例えば、駆動トランジスタＴ２のソース電位Ｖｓが有機ＥＬ素子ＥＬの閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔとの和を越えなければ、駆動トランジスタＴ２の電流は、保持容量Ｃ１及び等価容量Ｃｅｌを充電するのに使われる。

【0066】

有機ＥＬ素子ＥＬの等価容量Ｃｅｌが充電されることにより、駆動トランジスタＴ２のソース電位Ｖｓが時間の経過とともに上昇していく。このとき、駆動トランジスタＴ２の閾値電圧Ｖｔｈの画素回路２０ごとのバラツキは閾値補正動作により既にキャンセルされており、駆動トランジスタＴ２のドレインソース間電流Ｉｄｓは、当該駆動トランジスタＴ２の移動度μに依存したものとなる（式１参照）。これによって、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓは、移動度μを反映して小さくなり一定時間経過後に完全に移動度μを補正するゲートソース間電圧Ｖｇｓとなる。なお、駆動トランジスタＴ２の移動度μは、当該駆動トランジスタＴ２のチャネルを構成する半導体薄膜の移動度である。

【0067】

図１２は、従来技術の有機ＥＬ表示装置１の駆動トランジスタＴ２のソース電位Ｖｓと移動度μとの関係を示す図である。図１２は、移動度μのバラツキによるソース電位の変化を示す図である。

【0068】

図１２に示すように、移動度μが相対的に大きい駆動トランジスタＴ２を有する画素回路２０では、駆動トランジスタＴ２の電流量が大きく、移動度μが相対的に小さい場合に比べて、ソース電位Ｖｓの上昇は早くなる。また、移動度μが相対的に小さい駆動トランジスタＴ２を有する画素回路２０では、駆動トランジスタＴ２の電流量が小さく、移動度μが相対的に大きい場合に比べて、ソース電位Ｖｓの上昇は遅くなる。

【0069】

例えば、移動度μにバラツキがある２つの画素回路２０において、駆動トランジスタＴ２のゲート電極ｇに対して、同じレベルの信号電圧Ｖｓｉｇを書き込んだ場合について説明する。この場合、移動度補正を行わないと、移動度μの大きい画素回路２０に流れるドレインソース間電流Ｉｄｓと、移動度μの小さい画素回路２０に流れるドレインソース間電流Ｉｄｓとに、大きな差が生じる。これにより、移動度μの画素回路２０ごとのバラツキに起因して、ドレインソース間電流Ｉｄｓに大きな差が生じると、画像のユニフォーミティ（例えば、明るさの均一性）が損なわれる。

【0070】

そこで、上記のように、移動度補正が行われる。以下で、移動度補正について、さらに説明する。

【0071】

映像信号の信号電圧Ｖｓｉｇに対する保持容量Ｃ１の保持電圧の比率、すなわち、書き込みゲインが１（理想値）であると仮定すると、駆動トランジスタＴ２のソース電位ＶｓがＶｏｆｓ－ＶｔｈからΔＶｓ上昇することで、駆動トランジスタＴ２のゲートソース間電圧ＶｇｓはＶｓｉｇ－Ｖｏｆｓ＋Ｖｔｈ－ΔＶｓとなる。ΔＶｓは、ソース電位Ｖｓの上昇した電位を示す。

【0072】

すなわち、駆動トランジスタＴ２のソース電位Ｖｓの上昇分ΔＶｓは、保持容量Ｃ１に保持された電圧（Ｖｓｉｇ－Ｖｏｆｓ＋Ｖｔｈ）から差し引かれるように、換言すれば、保持容量Ｃ１の充電電荷を放電するように作用する。さらに換言すれば、駆動トランジスタＴ２のソース電位Ｖｓの上昇分ΔＶｓは、保持容量Ｃ１に対して負帰還がかけられたことになる。従って、ソース電位Ｖｓの上昇分ΔＶｓは、負帰還の帰還量となる。

【0073】

このように、駆動トランジスタＴ２に流れるドレインソース間電流Ｉｄｓに応じた帰還量ΔＶｓでゲートソース間電圧Ｖｇｓに負帰還をかけることで、駆動トランジスタＴ２のドレインソース間電流Ｉｄｓの移動度μに対する依存性を打ち消すことができる。この打ち消す動作が、駆動トランジスタＴ２の移動度μの画素回路２０ごとのバラツキを補正する移動度補正動作である。

【0074】

より具体的には、移動度μの大きな画素回路２０で帰還量ΔＶｓの補正をかけると、ドレインソース間電流Ｉｄｓは、第一電流値から第二電流値まで大きく降下する。一方、移動度μの小さな画素回路２０の帰還量ΔＶｓは小さいため、ドレインソース間電流Ｉｄｓは、第三電流値（＜第一電流値）から第四電流値まで降下する。第二電流値と第四電流値とが等しくなるような期間、移動度補正を行うことで、移動度μの画素回路２０ごとのバラツキが補正される。負帰還の帰還量ΔＶｓは、移動度補正動作の補正量とも言える。

【0075】

また、駆動トランジスタＴ２のゲート電極ｇに書き込まれる映像信号の信号振幅（Ｖｓｉｇ－Ｖｏｆｓ）が高いほど、ドレインソース間電流Ｉｄｓが大きくなるため、負帰還の帰還量ΔＶｓの絶対値も大きくなる。従って、発光輝度レベルに応じた移動度補正動作が行われる。

【0076】

（発光期間）
次に、時刻ｔ１１で、走査線６１の電位が低電位側に遷移する（ＯＮ→ＯＦＦ）ことで、書き込みトランジスタＴ１が非導通状態となり、書き込み動作が終了する。これにより、駆動トランジスタＴ２のゲート電極ｇは、信号線４１から電気的に切り離されるためにフローティング状態になる。時刻ｔ１０から時刻ｔ１１までが書き込み及び移動度補正期間である。

【0077】

ここで、駆動トランジスタＴ２のゲート電極ｇがフローティング状態にあるときは、駆動トランジスタＴ２のゲートソース間に保持容量Ｃ１が接続されていることにより、駆動トランジスタＴ２のソース電位Ｖｓの変動に連動してゲート電位Ｖｇも変動する。すなわち、駆動トランジスタＴ２のソース電位Ｖｓ及びゲート電位Ｖｇは、保持容量Ｃ１に保持されているゲートソース間電圧Ｖｇｓを保持したまま上昇する。そして、駆動トランジスタＴ２のソース電位Ｖｓは、駆動トランジスタＴ２のドレインソース間電流Ｉｄｓ（飽和電流）に応じた有機ＥＬ素子ＥＬの発光電圧まで上昇する。

【0078】

このように、駆動トランジスタＴ２のゲート電位Ｖｇがソース電位Ｖｓの変動に連動して変動する動作がブートストラップ動作である。換言すれば、ブートストラップ動作は、保持容量Ｃ１に保持されたゲートソース間電圧Ｖｇｓ、すなわち、保持容量Ｃ１の両端間電圧を保持したまま、ゲート電位Ｖｇ及びソース電位Ｖｓが変動する動作である。

【0079】

駆動トランジスタＴ２のゲート電極ｇがフローティング状態になり、それと同時に、駆動トランジスタＴ２のドレインソース間電流Ｉｄｓが有機ＥＬ素子ＥＬに流れ始めることにより、図１３に示すように、当該ドレインソース間電流Ｉｄｓに応じて有機ＥＬ素子ＥＬの第一電極（アノード）の電位が電位Ｖｘまで上昇する。そして、有機ＥＬ素子ＥＬの第一電極の電位Ｖｘ（例えば、図１３中の点Ｂの電位）がＶｔｈｅｌ＋Ｖｃａｔを越えると、有機ＥＬ素子ＥＬに駆動電流Ｉｄｓが流れ始めるため有機ＥＬ素子ＥＬが発光を開始する。なお、図１３は、従来技術の有機ＥＬ表示装置１の回路動作を説明するための第７図である。

【0080】

上記のような画素回路２０において、有機ＥＬ素子ＥＬは、発光時間が長くなると、つまり経時変化により、Ｉ－Ｖ特性が変化（劣化）してしまう。そのため、図１３中の点Ｂの電位も変化する。しかしながら、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓは一定値に保たれているので、有機ＥＬ素子ＥＬに流れる電流は変化しない。よって、有機ＥＬ素子ＥＬのＩ－Ｖ特性が変化しても、一定の駆動電流Ｉｄｓが常に流れ続け、有機ＥＬ素子ＥＬの発光輝度が変化することはない。

【0081】

ここで、画素の表示（例えば、白表示及び黒表示）における駆動トランジスタＴ２のゲート電位Ｖｇ及びソース電位Ｖｓの変化について、図１４を参照しながら説明する。図１４は、従来技術の有機ＥＬ表示装置１における白表示及び黒表示を行った場合の、駆動トランジスタＴ２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示す図である。図１４では、電源線５１に供給される電圧を第一電位Ｖｃｃから低い第二電位Ｖｓｓへ変化させることで、発光期間から非発光期間への変更を行っている。このとき、上記の通り電源線５１が駆動トランジスタＴ２のソース電極ｓ側となり、有機ＥＬ素子ＥＬのアノードは、第二電位Ｖｓｓに充電される（図６を参照）。なお、図１４に示す時刻ｔ２１～ｔ３１は、図４に示す時刻ｔ１～ｔ１１と同様であり説明を省略する。なお、白表示及び黒表示とは、例えば、白表示の領域（例えば、バー表示の領域）とそれ以外の黒表示の領域とが１つの映像に混在して表示されることを意味する。映像は、静止画像であってもよいし、動画像であってもよい。

【0082】

発光期間において白表示を行う画素及び黒表示を行う画素の、電源線５１に供給される電位を第一電位Ｖｃｃから第二電位Ｖｓｓに変化させたときの有機ＥＬ素子ＥＬのアノードの電位（アノード電位）の変化（つまり、駆動トランジスタＴ２のソース電位Ｖｓの変化）について考察する。

【0083】

発光期間において白表示を行っている場合において、時刻ｔ２１において電源線５１に供給される電位を第一電位Ｖｃｃから第二電位Ｖｓｓに切り替える（発光期間から非発光期間に切り替える）ときの駆動トランジスタＴ２のゲート電位Ｖｇ（図１４に示すＴ２ゲート（白表示）（実線）を参照）は、発光期間において黒表示を行っている場合に比べて大きい。そのため、第一電位Ｖｃｃから第二電位Ｖｓｓに切り替えたときの駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓ（駆動トランジスタＴ２のゲート電位Ｖｇ－第二電位Ｖｓｓ）は、発光期間において黒表示を行っている場合に比べて大きくなる。このとき、有機ＥＬ素子ＥＬのアノード電位は、急速に第二電位Ｖｓｓに充電される。

【0084】

逆に、発光期間において黒表示を行っている場合において、電源線５１に供給される電位を第一電位Ｖｃｃから第二電位Ｖｓｓに切り替えるときの駆動トランジスタＴ２のゲート電位Ｖｇ（図１４に示すＴ２ゲート（黒表示）（破線）を参照）は、発光期間において白表示を行っている場合に比べて小さい。そのため、第一電位Ｖｃｃから第二電位Ｖｓｓに切り替えたときの駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓ（駆動トランジスタＴ２のゲート電位Ｖｇ－第二電位Ｖｓｓ）は、発光期間において白表示を行っている場合に比べて小さくなる。このとき、有機ＥＬ素子ＥＬのアノード電位は、緩やかに第二電位Ｖｓｓに充電される。つまり、発光期間において黒表示を行っている場合、発光期間において白表示を行っている場合に比べて、有機ＥＬ素子ＥＬのアノード電位は、緩やかに変化する。

【0085】

このように、電源線５１に供給される電位を第一電位Ｖｃｃから第二電位Ｖｓｓに切り替える場合（電源ライン：Ｖｃｃ→Ｖｓｓ）、白表示のときは有機ＥＬ素子ＥＬのアノード電位が急速に変化し、黒表示のときは有機ＥＬ素子ＥＬのアノード電位が緩やかに変化する。このアノード電位の変化が有機ＥＬ素子ＥＬを介してカソードに入力され、これによりカソードの電位（カソード電位Ｖｃａｔ）が変化する。図１５は、従来技術の有機ＥＬ表示装置１におけるアノード電位及びカソード電位Ｖｃａｔの変化を模式的に示す図である。白表示の場合の電位の変化を実線で示し、黒表示の場合の電位の変化を破線で示す。

【0086】

図１５に示すように、カソードは、所定の電位に接地されているので、カソード電位Ｖｃａｔは一定時間経過後には所定の電位に戻るが、白表示と黒表示とでカソード電位Ｖｃａｔの揺れ量が異なる。つまり、第一電位Ｖｃｃから第二電位Ｖｓｓに切り替えるときの表示が白表示であるか黒表示であるかによって、カソード電位Ｖｃａｔの揺れ量が変化する。なお、図１５から明らかであるが、アノード電位の変化量が大きいほど、カソード電位Ｖｃａｔの揺れ量も大きくなる。つまり、白表示と黒表示とでは、白表示の方がカソード電位Ｖｃａｔの揺れ量が大きくなる。カソード電位Ｖｃａｔの揺れ量は、例えば、カソード電位Ｖｃａｔの時刻ｔ２１における変化量を意味する。

【0087】

このカソード電位Ｖｃａｔの揺れ量の違いが有機ＥＬ表示装置１の表示品位を低下させる要因となる。カソード電位Ｖｃａｔの揺れ量の違いと表示品位との関係について、図１６を参照しながら説明する。図１６は、従来技術の有機ＥＬ表示装置１の表示が白表示から黒表示へ変化する場合に発生する表示ムラを説明するための図である。図１６は、有機ＥＬ表示装置１の表示が白表示から黒表示へ変化する場合を示している。ここでの表示ムラは、ライン方向に沿ったスジ状のムラである。なお、表示が白表示から黒表示へ変化するとは、１つの映像において走査方向（例えば、紙面上に上から下に向かう方向）の途中で白表示から黒表示へ表示が変化することを意味する。

【0088】

図１６に示す表示イメージは、有機ＥＬ表示装置１が連続して表示する映像のイメージを示しており、Ｎ－１ライン（Ｎ－１行目の画素行）より上側は白表示を行い、Ｎライン（Ｎ行目の画素行）より下側は黒表示を行う場合、つまり発光期間においてＮ－１ラインより上側のラインには白表示に応じた信号電圧Ｖｓｉｇが供給され、Ｎラインより下側のラインには黒表示に応じた信号電圧Ｖｓｉｇが供給される場合の映像のイメージを示す。表示イメージにおけるドットハッチングの密度は、黒表示の濃さの度合いを示しており、ドットハッチングの密度が高いほど黒が濃いことを示す。なお、白表示のラインのそれぞれに入力される信号電圧Ｖｓｉｇは等しく、かつ、黒表示のラインのそれぞれに入力される信号電圧Ｖｓｉｇは等しいとする。

【0089】

また、図１６に示すタイミングイメージは、各ラインにおける電源ライン（電源線）の電圧の変化を示す。図１６では、時刻ｔａにおいて、Ｎ－１ライン目の電源ラインが第一電位Ｖｃｃから第二電位Ｖｓｓへ変化する、つまりＮ－１ライン目が発光期間から非発光期間に移行している。また、図１６では、時刻ｔｂにおいて、Ｎライン目の電源ラインが第一電位Ｖｃｃから第二電位Ｖｓｓへ変化する、つまりＮライン目が発光期間から非発光期間に移行している。なお、非発光期間におけるＶｔｈ補正は、閾値補正動作が行われることを示しており、ｕ補正は移動度補正が行われることを示す。なお、図１６では、紙面上の上から下に向かって走査されている例を示しているが、これに限定されない。

【0090】

図１６に示すように、時刻ｔａは、Ｎ－１ライン目の電源ラインが第一電位Ｖｃｃから第二電位Ｖｓｓへ変化するタイミング、つまり白表示を行っているラインが消光するタイミングを示す。時刻ｔａでは、Ｎ－９ライン目が閾値補正動作の終了付近となっている。また、時刻ｔｂは、Ｎライン目の電源ラインが第一電位Ｖｃｃから第二電位Ｖｓｓへ変化するタイミング、つまり黒表示を行っているラインが消光するタイミングを示す。時刻ｔｂでは、Ｎ－８ライン目が閾値補正動作の終了付近となっている。

【0091】

ここで、上記より、時刻ｔａにおけるカソード電位Ｖｃａｔの揺れ量及び時刻ｔｂにおけるカソード電位Ｖｃａｔの揺れ量は異なり、具体的には、時刻ｔｂにおけるカソード電位Ｖｃａｔの揺れ量の方が小さくなる。つまり、Ｎライン目が発光期間から非発光期間に移行するときのカソード電位Ｖｃａｔの揺れ量は、Ｎ－１ライン目が発光期間から非発光期間に移行するときのカソード電位Ｖｃａｔの揺れ量より小さくなる。

【0092】

このカソード電位Ｖｃａｔの揺れが当該ラインの有機ＥＬ素子ＥＬを介して、他のラインの有機ＥＬ素子ＥＬに入力される。カソード電位Ｖｃａｔの揺れは、例えば、閾値補正動作が終了付近である有機ＥＬ素子ＥＬのアノードにも入力される。例えば、Ｎライン目のカソード電位Ｖｃａｔの揺れがＮ－８ライン目の有機ＥＬ素子ＥＬのアノードにも入力される。カソードでは、カソード電位Ｖｃａｔが小さくなる方向に揺れるため、例えば、Ｎライン目のカソード電位Ｖｃａｔの揺れによりＮ－８ライン目の有機ＥＬ素子ＥＬのアノード電位も小さくなる方向に揺れる。換言すると、Ｎ－８ライン目を含む他のラインでは、アノード電位の揺れによって駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓが大きくなる。この他のラインのゲートソース間電圧Ｖｇｓの変化量が、当該ラインが白表示であるか黒表示であるかに応じて異なる。

【0093】

例えば、時刻ｔａにおいてＮ－１ライン目が発光期間から非発光期間に移行するときのＮ－９ライン目のゲートソース間電圧Ｖｇｓの変化量は、時刻ｔｂにおいてＮライン目が発光期間から非発光期間に移行するときのＮ－８ライン目のゲートソース間電圧Ｖｇｓの変化量より大きくなる。このゲートソース間電圧Ｖｇｓの変化量の差に起因して、Ｎ－８ライン目等に表示が少し暗くなるようなスジ状の表示ムラが発生する。

【0094】

表示イメージでは、Ｎ－８ライン目、Ｎ－７ライン目、Ｎ－６ライン目と徐々にスジの濃さが薄くなっているが、これはＮ－７ライン目及びＮ－６ライン目が時刻ｔｂにおいて閾値補正動作の途中であり、閾値補正動作の途中にＮライン目（黒表示のライン）によるカソード電位Ｖｃａｔの揺れが入力されていることに起因する。つまり、Ｎ－７ライン目及びＮ－６ライン目は、Ｎ－８ライン目より閾値補正動作の残りの期間が長いので、時刻ｔｂにおいて駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓが比較的大きく、アノード電位の揺れに対してもその後の閾値補正動作により駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓの変化が緩和されるため、Ｎ－８ライン目よりもスジの濃さが薄くなる。また、Ｎ－６ライン目は、残りの閾値補正動作の期間がＮ－７ライン目より長いので、Ｎ－７ライン目よりもスジの濃さが薄くなる。また、閾値補正動作の終了付近であるＮ－８ライン目では、ゲートソース間電圧Ｖｇｓの変化が緩和されにくいので、スジの濃さが濃くなりやすい。なお、時刻ｔｂにおいて、Ｎ－９ライン目は、発光期間に移行しているので、Ｎライン目に起因するカソード電位Ｖｃａｔの揺れによる影響を受けない。つまり、Ｎ－９ライン目では、スジは発生しにくい。

【0095】

上記のように、有機ＥＬ素子ＥＬに第二電位Ｖｓｓ（有機ＥＬ素子ＥＬに対して負バイアス（逆バイアス）をかけるための電源電位）を入力するときの当該有機ＥＬ素子ＥＬの表示（例えば、黒表示又は白表示）の違いによりカソード電位Ｖｃａｔの揺れ方が異なり、そのカソード電位Ｖｃａｔの揺れが閾値補正動作中のライン（画素行）に入力されるために、図１６に示すような表示ムラが発生すると考えられる。

【0096】

なお、当該表示ムラは、連続する複数のラインに白を表示するようなバー表示において顕著に発生するが、画像内の小さなウィンドウ枠のみに白を表示するようなウィンドウ表示においても表示ムラの濃さは薄くなるものの同様の問題は発生し得る。

【0097】

そこで、本願発明者らは、このようなカソード電位Ｖｃａｔの揺れに起因する表示ムラを抑制することができる画素回路の駆動方法等について、鋭意検討を行い、以下に説明する画素回路の駆動方法等を創案した。

【0098】

以下、本開示の実施の形態について、図面を用いて説明する。なお、以下に説明する実施の形態は、いずれも本開示における一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であって本開示を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本開示における独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

【0099】

なお、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡略化する。

【0100】

また、本明細書において、等しい、一定などの要素間の関係性を示す用語、並びに、数値、および、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。

【0101】

（実施の形態）
［１．有機ＥＬ表示装置の動作］
本実施の形態に係る有機ＥＬ表示装置の動作について、図１７を参照しながら説明する。なお、本実施の形態に係る有機ＥＬ表示装置は、画素回路の駆動方法に特徴があり、画素回路の構成は、従来技術の有機ＥＬ表示装置１と同じであってもよい。以下では、本実施の形態に係る有機ＥＬ表示装置の構成は、有機ＥＬ表示装置１と同様であるものとして有機ＥＬ表示装置１の符号を用いて説明する。

【0102】

例えば、本実施の形態に係る有機ＥＬ表示装置１は、画素回路２０と、信号線４１に信号電圧Ｖｓｉｇを供給する水平セレクタ４０と、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを供給するための制御を行う制御部とを備える。本実施の形態では、制御部は、水平セレクタ４０及びライトスキャナ６０により実現される。

【0103】

また、例えば、画素回路２０は、信号線４１を介して供給された信号電圧Ｖｓｉｇに応じた電流を供給する駆動トランジスタＴ２と、信号線４１と駆動トランジスタＴ２のゲート電極ｇとの間に接続された書き込みトランジスタＴ１と、電流に応じて発光する有機ＥＬ素子ＥＬとを備える。

【0104】

なお、有機ＥＬ表示装置１は、表示装置の一例である。また、以下では、表示の違いにおけるソース電位Ｖｓの変化量ΔＶｓの違いを抑制する、及び、当該変化量ΔＶｓ自体を小さくすることが可能な画素回路２０の動作について説明する。

【0105】

図１７は、本実施の形態に係る有機ＥＬ表示装置１の回路動作を説明するためのタイミングチャートである。書き込みトランジスタＴ１のゲート電極の電位（走査線６１の電位であり、高電位（ＯＮ）又は低電位（ＯＦＦ））、電源線５１の電位（第一電位Ｖｃｃ又は第二電位Ｖｓｓ）、信号線４１の電位（信号電圧Ｖｓｉｇ又は基準電位Ｖｏｆｓ）、並びに、白表示及び黒表示のときの駆動トランジスタＴ２のゲート電極ｇの電位（図１７中のＴ２ゲート）、及び、駆動トランジスタＴ２のソース電極ｓの電位（図１７中のＴ２ソース）のそれぞれの変化を示している。また、白表示のときのゲート電極ｇの電位及びソース電極ｓの電位を実線で示し、黒表示のときのゲート電極ｇの電位及びソース電極ｓの電位を破線で示している。本実施の形態では、第一電位Ｖｃｃ及び第二電位Ｖｓｓは、それぞれ、１０Ｖ～２０Ｖ程度及び－５Ｖ～０Ｖ程度であり、基準電位Ｖｏｆｓは、０Ｖである。

【0106】

なお、図１７に示す時刻ｔ４３～ｔ５１の回路動作は、図１４に示す時刻ｔ２３～ｔ３１の回路動作と同じであり説明を省略する。

【0107】

図１７に示すように、本実施の形態に係る有機ＥＬ表示装置１は、時刻ｔ４２において電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変化する前の時刻ｔ４１において書き込みトランジスタＴ１をオンする。つまり、有機ＥＬ表示装置１は、非発光期間において、電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変化する前に、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを供給する。有機ＥＬ表示装置１は、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓを駆動トランジスタＴ２の閾値電圧よりも大きくする閾値補正準備動作の前に、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを供給するとも言える。基準電位Ｖｏｆｓは、駆動トランジスタＴ２の閾値電圧Ｖｔｈよりも大きな電圧（参照電圧）であり、所定の電圧の一例である。基準電位Ｖｏｆｓは、例えば、駆動トランジスタＴ２のゲート電極ｇ及びソース電極ｓ間が順バイアスとなるための電圧であってもよい。本実施の形態では、基準電位Ｖｏｆｓは、書き込みトランジスタＴ１が閾値補正準備動作の前にオンすることで、信号線４１から駆動トランジスタＴ２のゲート電極ｇに供給される。

【0108】

また、有機ＥＬ表示装置１は、表示に応じた信号電圧Ｖｓｉｇ（表示する映像に応じた電圧）ではなく基準電位Ｖｏｆｓ（固定の電位）が駆動トランジスタＴ２のゲート電極ｇに供給されているときに、電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変化させる。基準電位Ｖｏｆｓは、例えば、閾値補正準備動作の開始時点を含む閾値補正準備動作中にわたって供給され続けるとも言える。時刻ｔ４１～ｔ４２の間に駆動トランジスタＴ２のゲート電極ｇに供給される基準電位Ｖｏｆｓは、ゲート電位Ｖｇをリセットするためのリセット電位であるとも言える。

【0109】

これにより、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを入力した状態で電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変化する。つまり、有機ＥＬ表示装置１は、白表示か黒表示かに関わらず、電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変化させるときの駆動トランジスタＴ２のゲート電位Ｖｇを同じ電位（基準電位Ｖｏｆｓ）とすることができる。例えば、電源線５１の電位が第二電位Ｖｓｓに変化した後の駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓは、基準電位Ｖｏｆｓ－第二電位Ｖｓｓであり、白表示か黒表示かに関わらず、一定の値となる。例えば、時刻ｔ４２において、白表示のときの駆動トランジスタＴ２のゲート電位Ｖｇ（Ｔ２ゲート（白表示））と、黒表示のときの駆動トランジスタＴ２のゲート電位Ｖｇ（Ｔ２ゲート（黒表示））とは、例えば、同程度の電位（例えば、基準電位Ｖｏｆｓ）となる。よって、表示の違い（白表示か黒表示かの違い）によるカソード電位Ｖｃａｔの揺れ量の差を低減することができるので、表示の違いによる他のラインのアノード電位の揺れ量の差を低減することができる。

【0110】

また、さらに時刻ｔ４１～ｔ４２の期間、つまり駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを供給し、かつ、電源線５１に第一電位Ｖｃｃが供給されている期間、駆動トランジスタＴ２のゲート電位Ｖｇの変化に応じて駆動トランジスタＴ２のソース電位Ｖｓ（有機ＥＬ素子ＥＬのアノード電位）が変化する。時刻ｔ４１～ｔ４２の期間において、ゲート電位Ｖｇが低下する場合、ソース電位Ｖｓも低下する。

【0111】

例えば、駆動トランジスタＴ２のゲート電位Ｖｇが信号電圧Ｖｓｉｇである状態で電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変化した場合（従来技術の場合）、白表示のときのソース電位Ｖｓの変化量は、ΔＶｓ１となる。一方、本実施の形態では、時刻ｔ４１～ｔ４２の間でソース電位Ｖｓが低下するので、電源線５１の電位が第一電位Ｖｃｃから第二出にＶｓｓに変化した場合、白表示のときのソース電位Ｖｓの変化量は、ΔＶｓ２（＜ΔＶｓ１）となる。また、黒表示のときのソース電位Ｖｓの変化量も同様に、ΔＶｓ４（＜ΔＶｓ３）となる。

【0112】

これにより、時刻ｔ４２において、電源線５１に第二電位Ｖｓｓが印加されたときのソース電位Ｖｓの変化量ΔＶｓを低減することができる。その結果、ソース電位Ｖｓの電圧変動が容量性カップリングによりカソード電位Ｖｃａｔに与える影響度合い（カップリング量）を低減することができる。つまり、カソード電位Ｖｃａｔの揺れ量を低減することができる。

【0113】

よって、有機ＥＬ表示装置１は、画素回路２０の構成を変更することなく、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを供給するタイミングを、電源線５１が第二電位Ｖｓｓに変更するタイミングより前にするだけで、他のライン（他の画素行）の各補正への影響を小さくすることができるので、スジなどの表示ムラが低減された映像を表示することが可能となる。

【0114】

上記の図１７では、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓが印加されている状態で、電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変化する場合について説明したが、これに限定されない。例えば、図１７に示す時刻ｔ４１に書き込みトランジスタＴ１をオンして駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを供給した後、時刻ｔ４２までに書き込みトランジスタＴ１をオフしてもよい。つまり、時刻ｔ４２において、駆動トランジスタＴ２のゲート電極ｇには基準電位Ｖｏｆｓが供給されていなくてもよい。なお、有機ＥＬ素子ＥＬのアノードを第二電位Ｖｓｓにより確実に充電する観点から、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓが印加されている状態で、電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変更するとよい。例えば、基準電位Ｖｏｆｓは、閾値補正準備動作の開始後にわたって駆動トランジスタＴ２のゲート電極ｇに供給されるとよい。

【0115】

［２．効果など］
以上のように、本実施の形態に係る画素回路２０の駆動方法は、信号線４１を介して供給された信号電圧Ｖｓｉｇに応じた電流を供給する駆動トランジスタＴ２と、信号線４１と駆動トランジスタＴ２のゲート電極ｇとの間に接続された書き込みトランジスタとＴ１、電流に応じて発光する有機ＥＬ素子ＥＬ（発光素子の一例）とを備える画素回路の駆動方法である。当該駆動方法は、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓを駆動トランジスタＴ２の閾値電圧Ｖｔｈよりも大きくする閾値補正準備動作の前に、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓ（所定の電圧の一例）を供給する。

【0116】

これにより、閾値補正準備動作の前に、駆動トランジスタＴ２のゲート電位Ｖｇを表示態様に関わらず一定の値（例えば、基準電位Ｖｏｆｓ）とすることができる。例えば、電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変更になることで閾値準備動作が開始されるときの、表示態様の違いによる駆動トランジスタＴ２のソース電位Ｖｓの変化量ΔＶｓの差を小さくすることができる。つまり、ソース電位Ｖｓの変化量ΔＶｓの差により生じるスジ状の表示ムラ（例えば、図１６の表示イメージを参照）を低減することができる。よって、有機ＥＬ表示装置１の表示品位が向上する。

【0117】

また、所定の電圧は、閾値補正準備動作の開始時点を含む閾値補正準備動作中にわたって供給され続ける。

【0118】

これにより、有機ＥＬ素子ＥＬのアノードが第二電位Ｖｓｓに充電できなくなることを抑制することができる。例えば、図１７に示す時刻ｔ４１に書き込みトランジスタＴ１をオンしてから時刻ｔ４２までの間に当該書き込みトランジスタＴ１をオフした後で、つまり駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓが供給され続けていない状態で、電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変化した場合、有機ＥＬ素子ＥＬのアノード電位の変化に伴って駆動トランジスタＴ２のゲート電位Ｖｇが基準電位Ｖｏｆｓから変化してしまう。

【0119】

そして、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓ（駆動トランジスタＴ２のゲート電位Ｖｇ－第二電位Ｖｓｓ）は徐々に小さな値となるので、有機ＥＬ素子ＥＬのアノードを第二電位Ｖｓｓに充電できなくなる恐れがある。一方、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓが印加されている状態で、電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変化した場合、有機ＥＬ素子ＥＬのアノード電位が変化しても駆動トランジスタＴ２のゲート電位Ｖｇは基準電位Ｖｏｆｓ変化しにくい。つまり、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓ（駆動トランジスタＴ２のゲート電位Ｖｇ－第二電位Ｖｓｓ）は徐々に小さくなりにくいので、有機ＥＬ素子ＥＬのアノードを第二電位Ｖｓｓに充電できる確実性が向上する。

【0120】

また、所定の電圧は、駆動トランジスタＴ２の閾値電圧Ｖｔｈよりも大きな電圧であって、駆動トランジスタＴ２のゲート電極ｇ及びソース電極ｓ間が順バイアスとなるための参照電圧である。

【0121】

これにより、もともと閾値補正準備動作及び閾値補正動作において駆動トランジスタＴ２のゲート電極ｇに印加される基準電位Ｖｏｆｓの印加タイミングを変更するだけで、基準電位Ｖｏｆｓを供給するための電源等を追加することなく、表示ムラを低減することができる画素回路２０を実現することができる。

【0122】

また、所定の電圧は、書き込みトランジスタＴ１が閾値補正準備動作の前にオンすることで、信号線４１から駆動トランジスタＴ２のゲート電極ｇに供給される。

【0123】

これにより、駆動トランジスタＴ２のゲート電極ｇに供給する基準電位Ｖｏｆｓのための構成を追加することなく、信号線４１を利用してゲート電極ｇにリセット電位を印加することができる。つまり、画素回路２０を簡素化することができる。例えば、有機ＥＬ表示装置１における画素回路２０の形成工程を簡素化することが可能となり、より短時間で、より安価な有機ＥＬ表示装置１を実現することができる。

【0124】

また、発光素子は、有機ＥＬ素子ＥＬである。

【0125】

これにより、有機ＥＬ素子ＥＬを備える有機ＥＬ表示装置１において、表示ムラを低減することができる。

【0126】

また、本実施の形態に係る画素回路２０は、信号線４１を介して供給された電圧に応じた電流を供給する駆動トランジスタＴ２と、信号線４１と駆動トランジスタＴ２のゲート電極ｇとの間に接続された書き込みトランジスタＴ１と、駆動トランジスタＴ２のソース電極ｓ及びドレイン電極ｄの一方の電極に接続された有機ＥＬ素子ＥＬとを備える。そして、駆動トランジスタＴ２のゲートソース間電圧Ｖｇｓを駆動トランジスタＴ２の閾値電圧Ｖｔｈよりも大きくする閾値補正準備動作の前に、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓが印加される。また、本実施の形態に係る有機ＥＬ表示装置１は、上記の画素回路２０と、信号線４１に信号電圧Ｖｓｉｇを供給する水平セレクタ４０と、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを供給するための制御を行う水平セレクタ４０及びライトスキャナ６０（制御部の一例）とを備える。そして、水平セレクタ４０及びライトスキャナ６０は、閾値補正準備動作の前に、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを印加する。

【0127】

これにより、上記の画素回路２０の駆動方法と同様の効果を奏する。

【0128】

（実施の形態の変形例１）
本変形例に係る有機ＥＬ表示装置１ａの概略構成について、図１８を参照しながら説明する。図１８は、本変形例に係る有機ＥＬ表示装置１ａの概略構成を示す図である。図１８では、画素アレイ３０ａにおいて、複数の画素回路２０ａのうち１つの画素回路２０ａの回路構成を示す回路図を図示している。本変形例に係る有機ＥＬ表示装置１ａは、信号電圧Ｖｓｉｇと基準電位Ｖｏｆｓとを互いに異なるトランジスタを介して駆動トランジスタＴ２に供給可能な構成を有する点において、実施の形態に係る有機ＥＬ表示装置１と相違する。以降において、本変形例に係る画素回路２０ａ及び有機ＥＬ表示装置１ａについて、実施の形態に係る画素回路２０及び有機ＥＬ表示装置１との相違点を中心に説明する。また、実施の形態に係る画素回路２０及び有機ＥＬ表示装置１と同一又は類似の構成については、画素回路２０及び有機ＥＬ表示装置１と同一の符号を付し、説明を省略又は簡略化する。

【0129】

図１８に示すように、本変形例に係る有機ＥＬ表示装置１ａは、実施の形態に係る有機ＥＬ表示装置１に加えて基準スキャナ７０を備え、かつ、画素アレイ３０及び水平セレクタ４０に替えて画素アレイ３０ａ及び水平セレクタ４０ａを有する。水平セレクタ４０ａ、電源スキャナ５０、ライトスキャナ６０、及び、基準スキャナ７０は、画素アレイ３０ａの周辺に配置される駆動回路部（駆動部）である。

【0130】

画素アレイ３０ａには、ｍ行ｎ列の画素の配列に対して、行方向（画素行の画素回路２０ａの配列方向）に沿って電源線５１と走査線６１と制御線７１とが画素行ごとに配線されている。また、画素アレイ３０ａには、ｍ行ｎ列の画素の配列に対して、列方向（画素列の画素回路２０ａの配列方向）に沿って信号線４１が画素列毎に配線されている。

【0131】

水平セレクタ４０ａから出力される信号電圧Ｖｓｉｇは、信号線４１を介して画素アレイ３０ａの各画素回路２０ａに対して、ライトスキャナ６０による走査によって選択された画素行の単位で書き込まれる。すなわち、水平セレクタ４０ａは、信号電圧Ｖｓｉｇを行（ライン）単位で書き込む線順次書き込みの駆動形態を採っている。なお、本変形例では、水平セレクタ４０ａから基準電位Ｖｏｆｓは出力されない。

【0132】

基準スキャナ７０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。基準スキャナ７０は、画素アレイ３０ａの各画素回路２０ａへ発光期間から非発光期間への切り替えに際して、制御線７１に対して制御信号を順次供給することによって画素アレイ３０ａの各画素回路２０ａを行単位で順番に走査（線順次走査）する。制御信号は、図１８に示すスイッチングトランジスタＴ３（ＳＷトランジスタＴ３）の導通及び非導通を切り替えるための電圧である。複数の制御線７１は、基準スキャナ７０の対応する画素行の出力端にそれぞれ接続されている。

【0133】

画素回路２０ａは、実施の形態に係る画素回路２０に加えてＳＷトランジスタＴ３を有する。ＳＷトランジスタＴ３は、基準電位Ｖｏｆｓが供給されている電源線７２と駆動トランジスタＴ２のゲート電極ｇとの間に接続されており、基準電位Ｖｏｆｓをゲート電極ｇに印加するか否かを、基準スキャナ７０からの制御信号に応じて切り替える。電源線７２は、例えば、基準電位Ｖｏｆｓを出力可能な電源に接続されている。ＳＷトランジスタＴ３は、選択トランジスタの一例である。

【0134】

このように、本変形例に係る画素回路２０ａは、信号線４１からは信号電圧Ｖｓｉｇのみが供給され、新たに駆動トランジスタＴ２のゲート電極ｇに接続したＳＷトランジスタＴ３を介して基準電位Ｖｏｆｓを当該ゲート電極ｇに供給する構成を有する。

【0135】

なお、書き込みトランジスタＴ１とＳＷトランジスタＴ３とは、一方のみがオンする。つまり、書き込みトランジスタＴ１とＳＷトランジスタＴ３とは、同時にオンしない。

【0136】

続いて、上記のように構成された有機ＥＬ表示装置１ａの動作について、図１９を参照しながら説明する。図１９は、本変形例に係る有機ＥＬ表示装置１ａの回路動作を説明するためのタイミングチャートである。

【0137】

図１９に示すように、時刻ｔ６１において、基準スキャナ７０からの制御信号によりＳＷトランジスタＴ３がオンする。これにより、電源線７２を介して基準電位Ｖｏｆｓが駆動トランジスタＴ２のゲート電極ｇに供給され、駆動トランジスタＴ２がオフすることで、非発光期間に移行する。なお、時刻ｔ６１の時点で、電源線５１には第一電位Ｖｃｃが供給されている。なお、本変形例に係る基準電位Ｖｏｆｓは、駆動トランジスタＴ２がオフする程度の電位であれば特に限定されない。

【0138】

次に、時刻ｔ６２において、電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変化する。これにより、閾値補正準備動作が開始される。なお、時刻ｔ６１～ｔ６２において、ＳＷトランジスタＴ３はオンしたままであるが、これに限定されない。

【0139】

次に、時刻ｔ６３において、電源線５１の電位が第二電位Ｖｓｓから第一電位Ｖｃｃに変化する。これにより、閾値補正動作が開始される。

【0140】

次に、時刻ｔ６４において、基準スキャナ７０からの制御信号によりＳＷトランジスタＴ３がオフする。これにより、閾値補正動作が終了する。

【0141】

次に、時刻ｔ６５において、ライトスキャナ６０からの制御信号により書き込みトランジスタＴ１がオンする。これにより、駆動トランジスタＴ２のゲート電極ｇに信号電圧Ｖｓｉｇが供給され、当該信号電圧Ｖｓｉｇが画素回路２０ａ内に書き込まれ、かつ、移動度補正が行われる。

【0142】

次に、時刻ｔ６６において、ライトスキャナ６０からの制御信号により書き込みトランジスタＴ１がオフすることで、発光期間が開始される。つまり、有機ＥＬ素子ＥＬが発光を開始する。

【0143】

上記のように、本変形例に係る有機ＥＬ表示装置１ａにおいても、実施の形態に係る有機ＥＬ表示装置１と同様、電源線５１の電位が第一電位Ｖｃｃから第二電位Ｖｓｓに変化する前に、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを印加する。基準電位Ｖｏｆｓは、駆動トランジスタＴ２のゲート電極ｇと当該基準電位Ｖｏｆｓを供給するための電源線７２との間に接続されたＳＷトランジスタＴ３が閾値補正準備動作の前にオンすることで電源線７２から駆動トランジスタＴ２のゲート電極ｇに供給されるとも言える。また、有機ＥＬ表示装置１ａは、例えば、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓが印加された状態で、電源線５１の電位を第一電位Ｖｃｃから第二電位Ｖｓｓに変化するとよい。

【0144】

以上のように、本変形例に係る画素回路２０ａの駆動方法において、基準電位Ｖｏｆｓ（所定の電圧の一例）は、駆動トランジスタＴ２のゲート電極ｇと基準電位Ｖｏｆｓを供給するための電源線７２との間に接続されたＳＷトランジスタＴ３（選択トランジスタの一例）が閾値補正準備動作の前にオンすることで、電源線７２から駆動トランジスタＴ２のゲート電極ｇに供給される。

【0145】

これにより、画素回路２０ａがＳＷトランジスタＴ３を有する構成であっても、閾値補正準備動作の前に、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを供給することができるので、表示される映像の表示品位を向上させることができる。

【0146】

（実施の形態の変形例２）
本変形例に係る有機ＥＬ表示装置１ｂの概略構成について、図２０を参照しながら説明する。図２０は、本変形例に係る有機ＥＬ表示装置１ｂの概略構成を示す図である。図２０では、画素アレイ３０ｂにおいて、複数の画素回路２０ｂのうち１つの画素回路２０ｂの回路構成を示す回路図を図示している。本変形例に係る有機ＥＬ表示装置１ｂは、電源線５１を電源スキャナ５０により走査するのではなく、ＩＮＩスキャナ８０（初期化スキャナ）及びＥＮスキャナ９０を用いて、電源線８１をＩＮＩスキャナ８０により走査し、かつ、制御線９１をＥＮスキャナ９０により走査する点において、実施の形態の変形例１に係る有機ＥＬ表示装置１ａと相違する。以降において、本変形例に係る画素回路２０ｂ及び有機ＥＬ表示装置１ｂについて、実施の形態の変形例１に係る画素回路２０ａ及び有機ＥＬ表示装置１ａとの相違点を中心に説明する。また、実施の形態の変形例１に係る画素回路２０ａ及び有機ＥＬ表示装置１ａと同一又は類似の構成については、画素回路２０ａ及び有機ＥＬ表示装置１ａと同一の符号を付し、説明を省略又は簡略化する。

【0147】

図２０に示すように、本変形例に係る有機ＥＬ表示装置１ｂは、実施の形態の変形例に係る有機ＥＬ表示装置１ａに加えてＩＮＩスキャナ８０及びＥＮスキャナ９０を備え、かつ、画素アレイ３０ａに替えて画素アレイ３０ｂを有する。水平セレクタ４０ａ、ライトスキャナ６０、及び、基準スキャナ７０、ＩＮＩスキャナ８０及びＥＮスキャナ９０は、画素アレイ３０ｂの周辺に配置される駆動回路部（駆動部）である。

【0148】

画素アレイ３０ｂには、ｍ行ｎ列の画素の配列に対して、行方向（画素行の画素回路２０ｂの配列方向）に沿って走査線６１と制御線７１及び９１と、電源線８１とが画素行ごとに配線されている。また、画素アレイ３０ｂには、ｍ行ｎ列の画素の配列に対して、列方向（画素列の画素回路２０ｂの配列方向）に沿って信号線４１が画素列毎に配線されている。

【0149】

ＩＮＩスキャナ８０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。ＩＮＩスキャナ８０は、画素アレイ３０ｂの各画素回路２０ｂへ第二電位Ｖｓｓを行単位で順番に走査（線順次走査）する。ＩＮＩスキャナ８０は、出力段に設けられたスイッチングトランジスタＴ５（ＳＷトランジスタＴ５）の導通及び非導通を切り替えるための電圧（制御信号）を出力する。ＳＷトランジスタＴ５のドレイン電極は第二電位Ｖｓｓが供給される電源線に接続されている。当該電源線は、例えば、第二電位Ｖｓｓを供給可能な電源に接続されている。ＳＷトランジスタＴ５のソース電極は、電源線８１を介して駆動トランジスタＴ２のドレイン電極ｄ（図２０に示す電極位置の場合）に接続されている。なお、ＳＷトランジスタＴ５は、画素回路２０ｂ内に設けられていてもよい。また、複数の電源線８１は、ＩＮＩスキャナ８０の対応する画素行の出力端にそれぞれ接続されている。

【0150】

ＥＮスキャナ９０は、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。ＥＮスキャナ９０は、画素アレイ３０ｂの各画素回路２０ｂへ第一電位Ｖｃｃを行単位で順番に走査（線順次走査）する。ＥＮスキャナ９０は、画素回路２０ｂに設けられたスイッチングトランジスタＴ４（ＳＷトランジスタＴ４）の導通及び非導通を切り替えるための電圧（制御信号）を出力する。ＳＷトランジスタＴ４のソース電極は第一電位Ｖｃｃが供給される電源線９２に接続されている。当該電源線９２は、例えば、第一電位Ｖｃｃを供給可能な電源に接続されている。ＳＷトランジスタＴ４のドレイン電極は、駆動トランジスタＴ２のドレイン電極ｄ（図２０に示す電極位置の場合）に接続されている。複数の制御線９１は、ＥＮスキャナ９０の対応する画素行の出力端にそれぞれ接続されている。

【0151】

画素回路２０ｂは、実施の形態の変形例１に係る画素回路２０ａに加えてＳＷトランジスタＴ４を有する。ＳＷトランジスタＴ４は、第一電位Ｖｃｃを供給するための電源線９２と駆動トランジスタＴ２のドレイン電極ｄとの間に接続されており、第一電位Ｖｃｃをドレイン電極ｄに供給するか否かを、ＥＮスキャナ９０からの制御信号に応じて切り替える。ＳＷトランジスタＴ４は、例えば、Ｐチャネル型の薄膜トランジスタであるが、これに限定されない。

【0152】

なお、ＳＷトランジスタＴ４及びＴ５は、例えば、選択的にオンされる。つまり、ＳＷトランジスタＴ４及びＴ５は、例えば、同時にオンしない。

【0153】

このように、本変形例に係る画素回路２０ｂは、ＳＷトランジスタＴ４及びＴ５のオン及びオフを切り替えることで、駆動トランジスタＴ２のドレイン電極ｄのドレイン電圧を変化させる。これにより、画素回路２０ｂにおいて、電源線５１を第一電位Ｖｃｃに固定することができる。

【0154】

続いて、上記のように構成された有機ＥＬ表示装置１ｂの動作について、図２１を参照しながら説明する。図２１は、本変形例に係る有機ＥＬ表示装置１ｂの回路動作を説明するためのタイミングチャートである。なお、時刻ｔ７５～ｔ７７は、実施の形態の変形例１の図１９に示す時刻ｔ６４～ｔ６６と同様であり説明を省略する。

【0155】

図２１に示すように、時刻ｔ７１において、ＥＮスキャナ９０からの制御信号によりＳＷトランジスタＴ４がオフする。これにより、駆動トランジスタＴ２のドレイン電極ｄへの第一電位Ｖｃｃの供給が停止されるので、有機ＥＬ素子ＥＬは消光する。つまり、有機ＥＬ表示装置１ｂは、ＳＷトランジスタＴ４をオフすることで、発光期間から非発光期間へ移行する。

【0156】

次に、時刻ｔ７２において、基準スキャナ７０からの制御信号によりＳＷトランジスタＴ３がオンする。これにより、電源線７２を介して基準電位Ｖｏｆｓが駆動トランジスタＴ２のゲート電極ｇに供給され、駆動トランジスタＴ２がオフする。なお、時刻ｔ７２の時点で、ＳＷトランジスタＴ５はオフである。つまり、時刻ｔ７２の時点で、第二電位Ｖｓｓは駆動トランジスタＴ２のドレイン電極ｄに供給されていない。

【0157】

次に、時刻ｔ７３において、ＩＮＩスキャナ８０からの制御信号によりＳＷトランジスタＴ５がオンする。これにより、閾値補正準備動作が開始される。時刻ｔ７３は、図１９に示す時刻ｔ６２に相当する。なお、時刻ｔ７３において、例えば、ＳＷトランジスタＴ３はオンしたままであるが、これに限定されない。

【0158】

次に、時刻ｔ７４において、ＩＮＩスキャナ８０からの制御信号によりＳＷトランジスタＴ５がオフし、かつ、ＥＮスキャナ９０からの制御信号によりＳＷトランジスタＴ４がオンする。これにより、閾値補正動作が開始される。

【0159】

上記のように、画素回路２０ｂでは、駆動トランジスタＴ２のソース電極ｓ及びドレイン電極ｄの他方の電極（例えば、ドレイン電極ｄ）への電流の供給をゲート電極ｇに基準電位Ｖｏｆｓを供給する前に停止し、かつ、駆動トランジスタＴ２の他方の電極への有機ＥＬ素子ＥＬを逆バイアスとするための電圧の供給を、ゲート電極ｇに基準電位Ｖｏｆｓを供給した後に開始するとも言える。

【0160】

なお、時刻ｔ７１～ｔ７２までは、ＳＷトランジスタＴ４及びＴ５のそれぞれがオフであるので、ＳＷトランジスタＴ４を介した有機ＥＬ素子ＥＬまでの電流経路、及び、ＳＷトランジスタＴ５を介した有機ＥＬ素子ＥＬまでの電流経路は遮断されている。このように、画素回路２０ｂがＳＷトランジスタＴ４を有していることで、発光期間後から閾値補正準備期間までの期間の一部において、電流経路を遮断することができるので、当該期間に電流が流れることによる表示品位への影響を低減し得る。これにより、さらに表示品位の向上が期待できる。また、電源線９２の電位を第一電位Ｖｃｃに固定することが可能となる。

【0161】

次に、比較例に係る有機ＥＬ表示装置の動作について、図２２を参照しながら説明する。図２２は、比較例に係る有機ＥＬ表示装置の回路動作を説明するためのタイミングチャートである。なお、比較例に係る有機ＥＬ表示装置の構成は、本変形例に係る有機ＥＬ表示装置１ｂと同じであるとする。なお、時刻ｔ８１、ｔ８４～ｔ８７は、本変形例の図２１に示す時刻ｔ７１、ｔ７４～ｔ７７と同様であり、説明を省略する。

【0162】

図２２に示すように、時刻ｔ８２において、ＩＮＩスキャナ８０からの制御信号によりＳＷトランジスタＴ５がオンする。これにより、駆動トランジスタＴ２のドレイン電極ｄに第二電位Ｖｓｓが供給される。つまり、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓが供給される前に、駆動トランジスタＴ２のドレイン電極ｄに第二電位Ｖｓｓが供給される。

【0163】

次に、時刻ｔ８３において、基準スキャナ７０からの制御信号によりＳＷトランジスタＴ３がオンする。これにより、電源線７２を介して基準電位Ｖｏｆｓが駆動トランジスタＴ２のゲート電極ｇに供給され、閾値補正準備動作が開始される。時刻ｔ８３の時点で、ＳＷトランジスタＴ５はオンである。つまり、時刻ｔ８３の時点の前から時刻ｔ８３の時点の後にわたって、駆動トランジスタＴ２のドレイン電極ｄに第二電位Ｖｓｓが供給されている。

【0164】

次に、時刻ｔ８４において、ＥＮスキャナ９０からの制御信号によりＳＷトランジスタＴ４がオンし、かつ、ＩＮＩスキャナ８０からの制御信号によりＳＷトランジスタＴ５がオフする。これにより、閾値補正動作が開始される。

【0165】

ここで、本変形例に係る有機ＥＬ表示装置１ｂの動作と、比較例に係る有機ＥＬ表示装置の動作とにおける、ソース電位Ｖｓ及びカソード電位Ｖｃａｔの変化量について説明する。

【0166】

図２１に示すように、本変形例に係る有機ＥＬ表示装置１ｂでは、時刻ｔ７２において、ＳＷトランジスタＴ３がオンすることで、駆動トランジスタＴ２のゲート電位Ｖｇが時刻ｔ７２の時点からさらに低下するとともに、駆動トランジスタＴ２のソース電位Ｖｓも時刻ｔ７２の時点からさらに低下する。時刻ｔ７３において、ＳＷトランジスタＴ５がオンしたときの駆動トランジスタＴ２のソース電位Ｖｓの変化量は、時刻ｔ７３の時点でのソース電位Ｖｓと第二電位Ｖｓｓとの差分（図２１に示す変化量ΔＶｓ５）となる。言い換えると、時刻ｔ７３において、ＳＷトランジスタＴ５がオンしたときの駆動トランジスタＴ２のソース電位Ｖｓの変化量は、時刻ｔ７２の時点のソース電位Ｖｓと第二電位Ｖｓｓとの差分より小さくなる。

【0167】

一方、図２２に示すように、比較例に係る有機ＥＬ表示装置では、時刻ｔ８２において、ＳＷトランジスタＴ５がオンしたときの駆動トランジスタＴ２のソース電位Ｖｓの変化量は、時刻ｔ８２の時点でのソース電位Ｖｓと第二電位Ｖｓｓとの差分（図２２に示す変化量ΔＶｓ６）となる。比較例に係る有機ＥＬ表示装置では、図２１に示す時刻ｔ７２～ｔ７３に相当する期間がないので、本変形例に係る有機ＥＬ表示装置１ｂに比べて、駆動トランジスタＴ２のソース電位Ｖｓの低下度合が小さい。

【0168】

このように、本変形例に係る有機ＥＬ表示装置１ｂにおけるソース電位Ｖｓの変化量ΔＶｓ５は、比較例に係る有機ＥＬ表示装置におけるソース電位Ｖｓの変化量ΔＶｓ６より小さくなる。これにより、本変形例に係る有機ＥＬ表示装置１ｂにおけるカソード電位Ｖｃａｔの変化量ΔＶｃａｔ１は、比較例に係る有機ＥＬ表示装置におけるカソード電位Ｖｃａｔの変化量ΔＶｃａｔ２より小さくなる。つまり、本変形例に係る有機ＥＬ表示装置１ｂは、比較例に係る有機ＥＬ表示装置に比べてカソード電位Ｖｃａｔの揺れ量が小さくなる。よって、本変形例に係る有機ＥＬ表示装置１ｂは、比較例に係る有機ＥＬ表示装置に比べてカソード電位Ｖｃａｔの揺れによる表示品位の低下を抑制することができる。なお、上記実施の形態及び他の変形例に係る有機ＥＬ表示装置おいても同様のことが言える。

【0169】

以上のように、本変形例に係る画素回路２０ｂの駆動方法において、有機ＥＬ素子ＥＬは、駆動トランジスタＴ２のソース電極ｓ及びドレイン電極ｄの一方の電極に接続されている。そして、駆動トランジスタＴ２のソース電極ｓ及びドレイン電極ｄの他方の電極への電流の供給を、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓ（所定の電圧の一例）を供給する前に停止し、駆動トランジスタＴ２の他方の電極への有機ＥＬ素子ＥＬを逆バイアスとするための電圧（例えば、第二電位Ｖｓｓ）の供給を、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを供給した後に開始する。

【0170】

これにより、画素回路２０ｂは、ＳＷトランジスタＴ３～Ｔ５を有する構成であっても、閾値補正準備動作の前に、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを供給することができるので、表示される映像の表示品位を向上することができる。また、駆動トランジスタＴ２への電流経路を閾値補正準備動作の前に一時的に遮断することができるので、さらに映像の表示品位が向上することが期待される。

【0171】

（実施の形態の変形例３）
本変形例に係る有機ＥＬ表示装置１ｃの概略構成について、図２３を参照しながら説明する。図２３は、本変形例に係る有機ＥＬ表示装置１ｃの概略構成を示す図である。図２３では、画素アレイ３０ｃにおいて、複数の画素回路２０ｃのうち１つの画素回路２０ｃの回路構成を示す回路図を図示している。本変形例に係る有機ＥＬ表示装置１ｃは、第二電位Ｖｓｓが駆動トランジスタＴ２のソース電極ｓに直接供給される点において、実施の形態の変形例２に係る有機ＥＬ表示装置１ｂと相違する。以降において、本変形例に係る画素回路２０ｃ及び有機ＥＬ表示装置１ｃについて、実施の形態の変形例２に係る画素回路２０ｂ及び有機ＥＬ表示装置１ｂとの相違点を中心に説明する。また、実施の形態の変形例２に係る画素回路２０ｂ及び有機ＥＬ表示装置１ｂと同一又は類似の構成については、画素回路２０ｂ及び有機ＥＬ表示装置１ｂと同一の符号を付し、説明を省略又は簡略化する。

【0172】

図２３に示すように、有機ＥＬ表示装置１ｃは、有機ＥＬ表示装置１ｂに比べて、ＥＮスキャナ９０及び制御線９１を備えていない。また、有機ＥＬ表示装置１ｃは、有機ＥＬ表示装置１ｂの画素アレイ３０ｂに替えて画素アレイ３０ｃを有する。また、有機ＥＬ表示装置１ｃは、ＩＮＩスキャナ８０ａの電源線８１ａが駆動トランジスタＴ２のソース電極ｓに接続されている。水平セレクタ４０ａ、ライトスキャナ６０、及び、基準スキャナ７０及びＩＮＩスキャナ８０ａは、画素アレイ３０ｃの周辺に配置される駆動回路部（駆動部）である。

【0173】

画素アレイ３０ｃには、ｍ行ｎ列の画素の配列に対して、行方向（画素行の画素回路２０ｃの配列方向）に沿って走査線６１と制御線７１と、電源線８１ａとが画素行ごとに配線されている。また、画素アレイ３０ｃには、ｍ行ｎ列の画素の配列に対して、列方向（画素列の画素回路２０ｃの配列方向）に沿って信号線４１が画素列毎に配線されている。

【0174】

画素回路２０ｃは、実施の形態の変形例２に係る画素回路２０ｂと比較してＳＷトランジスタＴ４を有していない。つまり、駆動トランジスタＴ２のドレイン電極ｄは、トランジスタを介さずに、電源線９２と接続されている。電源線９２には、第一電位Ｖｃｃが供給されている。

【0175】

ＩＮＩスキャナ８０ａは、クロックパルスｃｋに同期してスタートパルスｓｐを順にシフト（転送）するシフトレジスタ回路等によって構成されている。ＩＮＩスキャナ８０ａは、画素アレイ３０ｃの各画素回路２０ｃの駆動トランジスタＴ２のソース電極ｓへ第二電位Ｖｓｓを行単位で順番に走査（線順次走査）する。ＩＮＩスキャナ８０ａは、出力段に設けられたＳＷトランジスタＴ５の導通及び非導通を切り替えるための電圧（制御信号）を出力する。ＳＷトランジスタＴ５のドレイン電極は、第二電位Ｖｓｓが供給される電源線に接続されている。当該電源線は、例えば、第二電位Ｖｓｓを供給可能な電源に接続されている。ＳＷトランジスタＴ５のソース電極は、電源線８１ａを介して駆動トランジスタＴ２のドレイン電極ｄ（図２３に示す電極位置の場合）に接続されている。なお、ＳＷトランジスタＴ５は、画素回路２０ｃ内に設けられていてもよい。

【0176】

このように、本変形例に係る画素回路２０ｃは、ＳＷトランジスタＴ５のオン及びオフを切り替えることで、駆動トランジスタＴ２のソース電位Ｖｓを直接変化させる構成を有する。

【0177】

続いて、上記のように構成された有機ＥＬ表示装置１ｃの動作について、図２４を参照しながら説明する。図２４は、本変形例に係る有機ＥＬ表示装置１ｃの回路動作を説明するためのタイミングチャートである。なお、時刻ｔ９４～ｔ９６は、実施の形態の変形例２の図２１に示す時刻ｔ７５～ｔ７７と同様であり説明を省略する。

【0178】

図２４に示すように、時刻ｔ９１において、基準スキャナ７０からの制御信号によりＳＷトランジスタＴ３がオンする。これにより、電源線７２を介して基準電位Ｖｏｆｓが駆動トランジスタＴ２のゲート電極ｇに印加され、駆動トランジスタＴ２がオフすることで、非発光期間に移行する。なお、時刻ｔ９１の時点で、ＳＷトランジスタＴ５は、オフである。つまり、駆動トランジスタＴ２のソース電極ｓに第二電位Ｖｓｓは印加されていない。

【0179】

次に、時刻ｔ９２において、ＩＮＩスキャナ８０ａからの制御信号によりＳＷトランジスタＴ５がオンする。これにより、閾値補正準備動作が開始される。なお、時刻ｔ９２において、例えば、ＳＷトランジスタＴ３はオンしたままであるが、これに限定されない。

【0180】

次に、時刻ｔ９３において、ＩＮＩスキャナ８０ａからの制御信号によりＳＷトランジスタＴ５がオフする。これにより、閾値補正動作が開始される。

【0181】

上記のように有機ＥＬ表示装置１ｃは、駆動トランジスタＴ２のソース電極ｓに第二電位Ｖｓｓを印加する前に、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを印加する、つまりＳＷトランジスタＴ５がオンする前にＳＷトランジスタＴ３がオンする。有機ＥＬ表示装置１ｃは、基準電位Ｖｏｆｓが駆動トランジスタＴ２のゲート電極ｇに供給された後に、有機ＥＬ素子ＥＬのアノード電極に当該有機ＥＬ素子ＥＬを逆バイアスとするための電圧（例えば、第二電位Ｖｓｓ）を供給する。これにより、上記実施の形態及び各変形例と同様に、表示ムラを低減することが可能である。

【0182】

以上のように、本変形例に係る画素回路２０ｃの駆動方法において、有機ＥＬ素子ＥＬは、駆動トランジスタＴ２のソース電極ｓ及びドレイン電極ｄの一方の電極に接続されている。基準電位Ｖｏｆｓ（所定の電圧の一例）が駆動トランジスタＴ２のゲート電極ｇに供給された後に、有機ＥＬ素子ＥＬのアノード電極に当該有機ＥＬ素子ＥＬを逆バイアスとするための電圧（例えば、第二電位Ｖｓｓ）を供給する。

【0183】

これにより、画素回路２０ｃは、ＳＷトランジスタＴ３及びＴ４を有する構成であっても、閾値補正準備動作の前に、駆動トランジスタＴ２のゲート電極ｇに基準電位Ｖｏｆｓを供給することができるので、表示される映像の表示品位を向上することができる。

【0184】

（その他の実施の形態）
以上、本開示に係る画素回路の駆動方法等について、実施の形態及び変形例（以降において、実施の形態等とも記載する）に基づいて説明してきたが、本開示に係る画素回路の駆動方法等は、上記実施の形態等に限定されるものではない。実施の形態等における任意の構成要素を組み合わせて実現される別の実施の形態や、実施の形態等に対して本開示の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、本開示に係る画素回路の駆動方法等が実装された各種機器、又は、本開示に係る画素回路若しくは有機ＥＬ表示装置が内蔵された各種機器も本開示に含まれる。

【0185】

例えば、上記実施の形態等では、有機ＥＬ表示装置１が有する発光素子は、有機ＥＬ素子ＥＬである例について説明したが、これに限定されない。発光素子は、他の自発光型の発光素子であってもよい。発光素子は、例えば、ＱＬＥＤ（Ｑｕａｎｔｕｍ－ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：量子ドット発光ダイオード）を用いた発光素子であってもよい。

【0186】

また、上記実施の形態等では、駆動トランジスタＴ２のゲート電極ｇに供給される所定の電圧が基準電位Ｖｏｆｓである例について説明したが所定の電位は基準電位Ｖｏｆｓに限定されない。表示及び画素位置に関わらず、一定の電位が駆動トランジスタＴ２のゲート電極ｇに印加されていれば、所定の電圧は、基準電位Ｖｏｆｓ以外の電位であってもよい。また、所定の電位は、例えば、各フレームに共通の電位であってもよい。

【0187】

また、本開示の包括的又は具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたはコンピュータ読み取り可能なＣＤ－ＲＯＭなどの記録媒体で実現されてもよい。また、本発明の包括的または具体的な態様は、システム、方法、集積回路、コンピュータプログラムまたは記録媒体の任意な組み合わせで実現されてもよい。

【産業上の利用可能性】

【0188】

本開示は、例えば、有機ＥＬ素子を用いた画素回路に有用である。

【符号の説明】

【0189】

１、１ａ、１ｂ、１ｃ 有機ＥＬ表示装置（表示装置）
２０、２０ａ、２０ｂ、２０ｃ 画素回路
３０、３０ａ、３０ｂ、３０ｃ 画素アレイ
４０、４０ａ 水平セレクタ
４１ 信号線
５０ 電源スキャナ
５１、７２、８１、８１ａ、９２ 電源線
６０ ライトスキャナ
６１ 走査線
７０ 基準スキャナ
７１、９１ 制御線
８０、８０ａ ＩＮＩスキャナ
９０ ＥＮスキャナ
Ｃ１ 保持容量
Ｃｅｌ 等価容量
ｄ ドレイン電極
ＥＬ 有機ＥＬ素子
ｇ ゲート電極
Ｉｄｓ ドレインソース間電流
ｓ ソース電極
Ｔ１ 書き込みトランジスタ
Ｔ２ 駆動トランジスタ
Ｔ３ スイッチングトランジスタ（選択トランジスタ）
Ｔ４、Ｔ５ スイッチングトランジスタ
Ｖｃａｔ カソード電位
Ｖｃｃ 第一電位
Ｖｅｌ、Ｖｓ ソース電位
Ｖｇ ゲート電位
Ｖｇｓ ゲートソース間電圧
Ｖｏｆｓ 基準電位
Ｖｓｉｇ 信号電圧
Ｖｓｓ 第二電位
Ｖｔｈ、Ｖｔｈｅｌ 閾値電圧
μ 移動度

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】