知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-05
(45)【発行日】2024-09-13
(54)【発明の名称】送信装置、および伝送システム
(51)【国際特許分類】
H04N 23/60 20230101AFI20240906BHJP
H04N 23/54 20230101ALI20240906BHJP
H04N 21/238 20110101ALI20240906BHJP
H04N 21/24 20110101ALI20240906BHJP
H04L 65/40 20220101ALI20240906BHJP
【ＦＩ】
H04N23/60 300
H04N23/54
H04N21/238
H04N21/24
H04L65/40
【請求項の数】
7
(21)【出願番号】P 2021558351
(86)(22)【出願日】2020-11-13
(86)【国際出願番号】 JP2020042423
(87)【国際公開番号】W WO2021100627
(87)【国際公開日】2021-05-27
【審査請求日】2023-09-27
(31)【優先権主張番号】P 2019209579
(32)【優先日】2019-11-20
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】316005926
【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社
(74)【代理人】
【識別番号】110001357
【氏名又は名称】弁理士法人つばさ国際特許事務所
(72)【発明者】
【氏名】小澤 美穂
【審査官】▲徳▼田 賢二
(56)【参考文献】
【文献】国際公開第２０１８／２２５４４９（ＷＯ，Ａ１）
【文献】国際公開第２０１８／２２５５３４（ＷＯ，Ａ１）
【文献】特開２０１２－１２０１５９（ＪＰ，Ａ）
【文献】特開２００８－２５２７３９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｎ ２３／６０
Ｈ０４Ｎ ２３／５４
Ｈ０４Ｎ ２１／２３８
Ｈ０４Ｎ ２１／２４
Ｈ０４Ｌ ６５／４０
(57)【特許請求の範囲】
【請求項1】
１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、前記画素データの識別情報を、少なくとも前記ペイロードの一部の領域に付加する識別情報付加部と
を備え、
前記識別情報付加部は、前記ペイロードの前記一部の領域に、前記一部の領域に付加される情報が前記識別情報であることを示すコードと、前記一部の領域に付加される前記識別情報の種類を示すコードと、前記識別情報のデータを示すコードとを付加する
送信装置。
【請求項2】
前記複数のパケットのうち、一部のパケットは、前記画素データに代えてダミー領域を前記ペイロードに含むパケットであり、前記識別情報付加部は、前記ダミー領域に前記識別情報を示すデータを付加する
請求項１に記載の送信装置。
【請求項3】
前記識別情報付加部は、前記ダミー領域に複数ライン分の前記識別情報を示すデータを付加する請求項２に記載の送信装置。
【請求項4】
前記ペイロードの前記一部の領域は、前記ダミー領域に設けられたＥｍｂｅｄｄｅｄ Ｄａｔａの領域である
請求項２に記載の送信装置。
【請求項5】
前記ヘッダは、前記識別情報を格納可能な領域を有し、
前記識別情報付加部は、前記ヘッダにおける前記識別情報を格納可能な領域と、前記ペイロードの前記一部の領域とに前記識別情報を付加する
請求項１に記載の送信装置。
【請求項6】
送信装置と、受信装置と
を含み、
前記送信装置は、
１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、
前記画素データの識別情報を、少なくとも前記ペイロードの一部の領域に付加する識別情報付加部と
を備え、
前記識別情報付加部は、前記ペイロードの前記一部の領域に、前記一部の領域に付加される情報が前記識別情報であることを示すコードと、前記一部の領域に付加される前記識別情報の種類を示すコードと、前記識別情報のデータを示すコードとを付加する
伝送システム。
【請求項7】
前記受信装置は、前記複数のパケットを前記伝送路を介して、前記送信装置の前記送信部から受信可能な受信部
を備え、
前記受信部は、少なくとも前記ペイロードの前記一部の領域に前記画素データの識別情報が付加されたパケットを、前記送信装置から受信可能である
請求項６に記載の伝送システム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、画像データの送信を行う送信装置、および画像データの送受信を行う伝送システムに関する。
【背景技術】
【0002】
伝送システムには、複数ライン分の画素データを含む画像データを送受信するものがある。特許文献１には、制御情報を含むヘッダと、１ライン分の画素データを含むペイロードとを有するパケットを生成し、このパケットを用いて画像データを送受信する伝送システムが開示されている。特許文献１に記載の技術では、送受信される画素データの種類等を示す画素データの識別情報を格納する領域としてＤａｔａ ＩＤをヘッダに付加することが可能となっている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１２－１２０１５８号公報
【発明の概要】
【0004】
識別情報を格納する領域がヘッダのＤａｔａ ＩＤのみでは、画素データの種類が増加するに伴い、領域が不足し、識別情報を確実に伝送することが困難になる可能性がある。
【0005】
画素データの識別情報を確実に伝送することが可能となる送信装置、および伝送システムを提供することが望ましい。
【0006】
本開示の一実施の形態に係る送信装置は、１フレームの画像を構成する１ライン分の画素データをペイロードに含み、ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、画素データの識別情報を、少なくともペイロードの一部の領域に付加する識別情報付加部とを備える。識別情報付加部は、ペイロードの一部の領域に、一部の領域に付加される情報が識別情報であることを示すコードと、一部の領域に付加される識別情報の種類を示すコードと、識別情報のデータを示すコードとを付加する。
【0008】
本開示の一実施の形態に係る伝送システムは、送信装置と、受信装置とを含み、送信装置は、１フレームの画像を構成する１ライン分の画素データをペイロードに含み、ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、画素データの識別情報を、少なくともペイロードの一部の領域に付加する識別情報付加部とを備える。識別情報付加部は、ペイロードの一部の領域に、一部の領域に付加される情報が識別情報であることを示すコードと、一部の領域に付加される識別情報の種類を示すコードと、識別情報のデータを示すコードとを付加する。
【0009】
本開示の一実施の形態に係る送信装置、または伝送システムでは、画素データの識別情報を、少なくともペイロードの一部の領域に付加することが可能となる。
【図面の簡単な説明】
【0010】
【図1】本開示の一実施の形態に係る伝送システムの第１の構成例を示すブロック図である。
【図2】一実施の形態に係る伝送システムの第２の構成例を示すブロック図である。
【図3】一実施の形態に係る伝送システムにおけるフレームフォーマットの一例を示す説明図である。
【図6】一実施の形態に係る伝送システムにおける送信部の一構成例を示すブロック図である。
【図7】一実施の形態に係る伝送システムにおける受信部の一構成例を示すブロック図である。
【図8】Ｄａｔａ ＩＤの拡張された格納先の第１の例を示す説明図である。
【図9】Ｄａｔａ ＩＤの拡張された格納先の第２の例を示す説明図である。
【図10】Ｄａｔａ ＩＤの構成例を示す説明図である。
【図11】Ｅｍｂｅｄｄｅｄ ＤａｔａにＤａｔａ ＩＤを付加した場合のデータ構成例の第１の例を示す説明図である。
【図12】Ｅｍｂｅｄｄｅｄ ＤａｔａにＤａｔａ ＩＤを付加した場合のデータ構成例の第２の例を示す説明図である。
【図13】ペイロードにＤａｔａ ＩＤを付加した場合のデータ構成例の第１の例を示す説明図である。
【図14】ペイロードにＤａｔａ ＩＤを付加した場合のデータ構成例の第２の例を示す説明図である。
【図15】ペイロードにＤａｔａ ＩＤを付加した場合のデータ構成例の第３の例を示す説明図である。
【図16】Ｄａｔａ ＩＤで表される識別情報の具体例を示す説明図である。
【発明を実施するための形態】
【0011】
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．一実施の形態
１．１ 一実施の形態に係る伝送システムの構成および動作（図１～図７）
１．２ 一実施の形態に係る伝送システムの改善例（図８～図１６）
１．３ 効果
２．その他の実施の形態
１．一実施の形態
１．１ 一実施の形態に係る伝送システムの構成および動作（図１～図７）
１．２ 一実施の形態に係る伝送システムの改善例（図８～図１６）
１．３ 効果
２．その他の実施の形態
【0012】
【0013】
図１に示した伝送システム１は、センサモジュール１１とＤＳＰ（Digital Signal Processor）１２とを備えている。センサモジュール１１とＤＳＰ１２は、例えば、それぞれ異なるＬＳＩ（Large Scale Integrated Circuit）により構成され、デジタルカメラや携帯電話機などの、撮像機能を有する同じ撮像装置内に設けられる。
【0014】
センサモジュール１１は、撮像部２１と送信部２２とを有している。また、センサモジュール１１は、システム制御部５１と、レジスタ５３とを有している。また、センサモジュール１１は、後述するフレームデータ入力部５２（図６）を有している。システム制御部５１とレジスタ５３は、撮像部２１と送信部２２とに接続されている。
【0015】
ＤＳＰ１２は、受信部３１と画像処理部３２とを有している。また、ＤＳＰ１２は、レジスタ１４２と、システム制御部１４３とを有している。また、ＤＳＰ１２は、後述するフレームデータ出力部１４１（図７）を有している。レジスタ１４２とシステム制御部１４３は、受信部３１と画像処理部３２とに接続されている。
【0016】
センサモジュール１１におけるシステム制御部５１およびレジスタ５３と、ＤＳＰ１２におけるレジスタ１４２およびシステム制御部１４３は、制御線１３により互いに接続され、センサモジュール１１とＤＳＰ１２との間で、制御データ等の通信が可能となっている。
【0017】
撮像部２１は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）などの撮像素子を有し、レンズを介して受光した光の光電変換を行う。また、撮像部２１は、光電変換によって得られた信号のＡ／Ｄ変換などを行い、１フレームの画像を構成する画素データを、１画素のデータずつ順に送信部２２に出力する。
【0018】
送信部２２は、撮像部２１から供給された各画素のデータを、例えば撮像部２１から供給された順に複数の伝送路に割り当て、複数の伝送路を介して並列にＤＳＰ１２に送信する。図１の例においては、８本の伝送路を用いて画素データの伝送が行われている。センサモジュール１１とＤＳＰ１２の間の伝送路は有線の伝送路であってもよいし、無線の伝送路であってもよい。以下、適宜、センサモジュール１１とＤＳＰ１２の間の伝送路をレーン（Ｌａｎｅ）という。
【0019】
ＤＳＰ１２の受信部３１は、８本のレーンを介して送信部２２から伝送されてきた画素データを受信し、各画素のデータを順に画像処理部３２に出力する。
【0020】
画像処理部３２は、受信部３１から供給された画素データに基づいて１フレームの画像を生成し、生成した画像を用いて各種の画像処理を行う。センサモジュール１１からＤＳＰ１２に伝送される画像データはＲＡＷデータであり、画像処理部３２においては、画像データの圧縮、画像の表示、記録媒体に対する画像データの記録などの各種の処理が行われる。
【0021】
図２は、一実施の形態に係る伝送システム１の第２の構成例を示している。
【0022】
撮像部２１からは、同一画素につき、互いに種類の異なる複数の画素データが出力されるように構成されてもよい。例えば図２に示したように、同一画素のデータとして、種類の異なる２つの画素データ（第１画素データＤＡＴＡ１、第２画素データＤＡＴＡ２）が出力されるように構成されてもよい。例えば、同一画素について、ゲインの異なる２つの画素データが出力されるように構成されてもよい。この場合、送信部２２と受信部３１との間で、例えば２つの画素データを並列的に伝送するように構成されてもよい。例えば、Ｌａｎｅ０～７のうちＬａｎｅ０～３を第１画素データＤＡＴＡ１を伝送する第１分割伝送路（ＬＩＮＫ０）として割り当て、Ｌａｎｅ４～７を第２画素データＤＡＴＡ２を伝送する第２分割伝送路（ＬＩＮＫ１）として割り当てるように構成してもよい。このように、送信部２２と受信部３１との間で、例えば種類の異なる画素データを並列的に伝送するために、複数のレーンを、画素データの種類ごとの複数の分割伝送路（ＬＩＮＫ）に分割した構成にしてもよい。
【0023】
なお、伝送システム１において、送信部２２と受信部３１とが、それぞれ複数設けられていてもよい。この場合、例えば、１つの撮像部２１で撮像された１フレームまたは複数フレームの画像データを分割して、複数の送信部に並列的に入力し、その並列的に入力された１フレームまたは複数フレームの画像データを、複数の受信部３１に並列的に送信するようにしてもよい。そして、並列的に受信した複数の受信部３１からの１フレームまたは複数フレームの画像データを並列的にＤＳＰ１２に出力するようにしてもよい。
【0024】
以上のように、伝送システム１のセンサモジュール１１には、撮像された１フレームまたは複数フレームの画像データを伝送する送信部２２を１つまたは複数設けることが可能となっている。一方、ＤＳＰ１２には、センサモジュール１１の送信部２２に対応して、センサモジュール１１から伝送されてきた１フレームまたは複数フレームの画像データを受信する受信部３１が１つまたは複数設けることが可能となっている。
【0025】
以下、センサモジュール１１に１つの送信部２２が設けられ、ＤＳＰ１２に１つの受信部３１が設けられる図１の伝送システム１におけるデータ伝送を基本にして説明する。複数の送信部２２のそれぞれと複数の受信部３１のそれぞれとの間においても同様にしてデータ伝送が行われる。
【0026】
［フレームフォーマット］
図３は、センサモジュール１１とＤＳＰ１２との間で１フレームの画像データを伝送するのに用いられるフレームフォーマットの一例を示している。
図３は、センサモジュール１１とＤＳＰ１２との間で１フレームの画像データを伝送するのに用いられるフレームフォーマットの一例を示している。
【0027】
有効画素領域Ａ１は、撮像部２１により撮像された１フレームの画像の有効画素の領域である。有効画素領域Ａ１の左側には、垂直方向の画素数が有効画素領域Ａ１の垂直方向の画素数と同じであるマージン領域Ａ２が設定される。
【0028】
有効画素領域Ａ１の上側には、水平方向の画素数が、有効画素領域Ａ１とマージン領域Ａ２全体の水平方向の画素数と同じである前ダミー領域Ａ３が設定される。図３の例においては、前ダミー領域Ａ３にはＥｍｂｅｄｄｅｄ Ｄａｔａが挿入されている。Ｅｍｂｅｄｄｅｄ Ｄａｔａは、シャッタスピード、絞り値、ゲインなどの、撮像部２１による撮像に関する設定値の情報が含まれる。後ダミー領域Ａ４にＥｍｂｅｄｄｅｄ Ｄａｔａが挿入されることもある。
【0029】
有効画素領域Ａ１の下側には、水平方向の画素数が、有効画素領域Ａ１とマージン領域Ａ２全体の水平方向の画素数と同じである後ダミー領域Ａ４が設定される。
【0030】
有効画素領域Ａ１、マージン領域Ａ２、前ダミー領域Ａ３、および後ダミー領域Ａ４から画像データ領域Ａ１１が構成される。
【0031】
画像データ領域Ａ１１を構成する各ラインの前にはヘッダが付加され、ヘッダの前にはＳｔａｒｔ Ｃｏｄｅが付加される。また、画像データ領域Ａ１１を構成する各ラインの後ろにはフッタがオプションで付加され、フッタの後ろにはＥｎｄ Ｃｏｄｅなどの後述する制御コードが付加される。フッタが付加されない場合、画像データ領域Ａ１１を構成する各ラインの後ろにＥｎｄ Ｃｏｄｅなどの制御コードが付加される。
【0032】
撮像部２１により撮像された１フレームの画像をセンサモジュール１１からＤＳＰ１２に伝送する毎に、図３に示すフォーマットのデータ全体が伝送データとして伝送される。
【0033】
図３の上側の帯は下側に示す伝送データの伝送に用いられるパケットの構造を示している。水平方向の画素の並びをラインとすると、パケットのペイロードには、画像データ領域Ａ１１の１ラインを構成する画素のデータが格納される。１フレームの画像データ全体の伝送は、画像データ領域Ａ１１の垂直方向の画素数以上の数のパケットを用いて行われることになる。
【0034】
１ライン分の画素データが格納されたペイロードに、ヘッダとフッタが付加されることによって１パケットが構成される。後に詳述するように、ヘッダには、Ｆｒａｍｅ Ｓｔａｒｔ，Ｆｒａｍｅ Ｅｎｄ，Ｌｉｎｅ Ｖａｌｉｄ，Ｌｉｎｅ Ｎｕｍｂｅｒ，Ｒｅｓｅｒｖｅｄ，ＥＣＣなどの、ペイロードに格納されている画素データの付加的な情報が含まれる。また、ヘッダには、太線Ｌ１１で囲んだように、Ｅｍｂｅｄｄｅｄ Ｌｉｎｅ，Ｄａｔａ ＩＤが含まれる。各パケットには、制御コードであるＳｔａｒｔ ＣｏｄｅとＥｎｄ Ｃｏｄｅが少なくとも付加される。
【0035】
このように、１フレームの画像を構成する画素データをライン毎に伝送するフォーマットを採用することによって、ヘッダ等の付加的な情報やＳｔａｒｔ Ｃｏｄｅ， Ｅｎｄ Ｃｏｄｅなどの制御コードをライン毎のブランキング期間中に伝送することが可能になる。
【0036】
【0037】
上述したように、１つのパケットは、ヘッダと、１ライン分の画素データであるペイロードデータとを含む。パケットにはフッタが付加されることもある。ヘッダは、ヘッダ情報とＨｅａｄｅｒ ＥＣＣとを含む。各パケットの先頭にはＳｔａｒｔ Ｃｏｄｅが付加され、後ろにはＥｎｄ Ｃｏｄｅが付加される。
【0038】
ヘッダ情報には、Ｆｒａｍｅ Ｓｔａｒｔ，Ｆｒａｍｅ Ｅｎｄ，Ｌｉｎｅ Ｖａｌｉｄ，Ｌｉｎｅ Ｎｕｍｂｅｒ，Ｒｅｓｅｒｖｅｄが含まれる。ヘッダ情報には、さらに、ライン情報としてのＥｍｂｅｄｄｅｄ Ｌｉｎｅ、およびデータ識別としてのＤａｔａ ＩＤが含まれる。各情報の内容と情報量を図５に示す。
【0039】
Ｆｒａｍｅ Ｓｔａｒｔは、フレームの先頭を示す１ビットの情報である。図３の画像データ領域Ａ１１の１ライン目の画素データの伝送に用いられるパケットのヘッダのＦｒａｍｅ Ｓｔａｒｔには１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのＦｒａｍｅ Ｓｔａｒｔには０の値が設定される。
【0040】
Ｆｒａｍｅ Ｅｎｄは、フレームの終端を示す１ビットの情報である。有効画素領域Ａ１の終端ラインの画素データをペイロードに含むパケットのヘッダのＦｒａｍｅ Ｅｎｄには１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのＦｒａｍｅ Ｅｎｄには０の値が設定される。
【0041】
Ｆｒａｍｅ ＳｔａｒｔとＦｒａｍｅ Ｅｎｄが、フレームに関する情報であるフレーム情報となる。
【0042】
Ｌｉｎｅ Ｖａｌｉｄは、ペイロードに格納されている画素データのラインが有効画素のラインであるのか否かを表す１ビットの情報である。有効画素領域Ａ１内のラインの画素データの伝送に用いられるパケットのヘッダのＬｉｎｅ Ｖａｌｉｄには１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのＬｉｎｅ Ｖａｌｉｄには０の値が設定される。
【0043】
Ｌｉｎｅ Ｎｕｍｂｅｒは、ペイロードに格納されている画素データにより構成されるラインのライン番号を表す１３ビットの情報である。
【0044】
Ｌｉｎｅ ＶａｌｉｄとＬｉｎｅ Ｎｕｍｂｅｒが、ラインに関する情報であるライン情報となる。
【0045】
Ｅｍｂｅｄｄｅｄ Ｌｉｎｅは、Ｅｍｂｅｄｄｅｄ Ｄａｔａが挿入されているラインの伝送に用いられるパケットであるのか否かを表す１ビットの情報である。例えば、Ｅｍｂｅｄｄｅｄ Ｄａｔａを含むラインの伝送に用いられるパケットのヘッダのＥｍｂｅｄｄｅｄ Ｌｉｎｅには１の値が設定され、他のラインの伝送に用いられるパケットのヘッダのＥｍｂｅｄｄｅｄ Ｌｉｎｅには０の値が設定される。上述したように、撮像に関する設定値の情報が、Ｅｍｂｅｄｄｅｄ Ｄａｔａとして前ダミー領域Ａ３や後ダミー領域Ａ４の所定のラインに挿入される。
【0046】
Ｄａｔａ ＩＤは、ペイロードに格納されている画素データの番号を示すＰビットの情報である。Ｐビットは１ビット以上の所定の数のビットを表す。
【0047】
Ｒｅｓｅｒｖｅｄは拡張用の３１－Ｐビットの領域である。ヘッダ情報全体のデータ量は６バイトになる。
【0048】
図４に示すように、ヘッダ情報に続けて配置されるＨｅａｄｅｒ ＥＣＣには、６バイトのヘッダ情報に基づいて計算された２バイトの誤り検出符号であるＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）符号が含まれる。また、Ｈｅａｄｅｒ ＥＣＣには、ＣＲＣ符号に続けて、ヘッダ情報とＣＲＣ符号の組である８バイトの情報と同じ情報が２つ含まれる。
【0049】
すなわち、１つのパケットのヘッダには、同じヘッダ情報とＣＲＣ符号の組が３つ含まれる。ヘッダ全体のデータ量は、１組目のヘッダ情報とＣＲＣ符号の組の８バイトと、２組目のヘッダ情報とＣＲＣ符号の組の８バイトと、３組目のヘッダ情報とＣＲＣ符号の組の８バイトとの、あわせて２４バイトになる。
【0050】
【0051】
送信部２２と受信部３１は、それぞれ、リンクレイヤの構成と物理レイヤの構成からなる。図６および図７において、実線Ｌ２より上側に示す構成がリンクレイヤの構成であり、実線Ｌ２より下側に示す構成が物理レイヤの構成である。
【0052】
なお、実線Ｌ１の上に示す構成はアプリケーションレイヤの構成である。アプリケーションレイヤには、システム制御部５１、フレームデータ入力部５２、およびレジスタ５３と、フレームデータ出力部１４１、レジスタ１４２、およびシステム制御部１４３とが含まれる。フレームデータ入力部５２は、例えば撮像部２１に設けられる。フレームデータ出力部１４１は、例えば画像処理部３２に設けられる。
【0053】
システム制御部５１は、送信部２２のＬＩＮＫ－ＴＸプロトコル管理部６１と通信を行い、フレームフォーマットに関する情報を提供するなどして画像データの伝送を制御する。
【0054】
フレームデータ入力部５２は、ユーザによる指示などに応じて撮像を行い、撮像を行うことによって得られた画像を構成する各画素のデータを送信部２２のＰｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２に供給する。
【0055】
レジスタ５３は、Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換のビット数やＬａｎｅ数等の情報を記憶する。レジスタ５３に記憶されている情報に従って画像データの送信処理が行われる。
【0056】
フレームデータ出力部１４１は、受信部３１から供給された各ラインの画素データに基づいて１フレームの画像を生成し、出力する。フレームデータ出力部１４１から出力された画像を用いて各種の処理が行われる。
【0057】
レジスタ１４２は、Ｂｙｔｅ ｔｏ Ｐｉｘｅｌ変換のビット数やＬａｎｅ数などの、画像データの受信に関する各種の設定値を記憶する。レジスタ１４２に記憶されている情報に従って画像データの受信処理が行われる。
【0058】
システム制御部１４３は、ＬＩＮＫ－ＲＸプロトコル管理部１２１と通信を行い、モードチェンジ等のシーケンスを制御する。
【0059】
［送信部２２のリンクレイヤの構成］
図６に示したように、送信部２２には、リンクレイヤの構成として、ＬＩＮＫ－ＴＸプロトコル管理部６１、Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２、ペイロードＥＣＣ挿入部６３、パケット生成部６４、およびレーン分配部６５が設けられている。ＬＩＮＫ－ＴＸプロトコル管理部６１は、状態制御部７１、ヘッダ生成部７２、データ挿入部７３、およびフッタ生成部７４を有している。
図６に示したように、送信部２２には、リンクレイヤの構成として、ＬＩＮＫ－ＴＸプロトコル管理部６１、Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２、ペイロードＥＣＣ挿入部６３、パケット生成部６４、およびレーン分配部６５が設けられている。ＬＩＮＫ－ＴＸプロトコル管理部６１は、状態制御部７１、ヘッダ生成部７２、データ挿入部７３、およびフッタ生成部７４を有している。
【0060】
ＬＩＮＫ－ＴＸプロトコル管理部６１の状態制御部７１は、送信部２２のリンクレイヤの状態を管理する。
【0061】
ヘッダ生成部７２は、例えば図４に示したような、１ライン分の画素データが格納されたペイロードに付加されるヘッダを生成し、パケット生成部６４に出力する。
【0062】
ヘッダ生成部７２は、システム制御部５１による制御に従ってヘッダ情報を生成する。例えば、システム制御部５１からは、フレームデータ入力部５２が出力する画素データのライン番号を表す情報や、フレームの先頭、終端を表す情報がヘッダ生成部７２に供給される。
【0063】
また、ヘッダ生成部７２は、ヘッダ情報を生成多項式に適用してＣＲＣ符号を計算する。ヘッダ情報に付加されるＣＲＣ符号の生成多項式は例えば下式（１）により表される。
ＣＲＣ１６＝Ｘ16＋Ｘ15＋Ｘ2＋１ ……（１）
ＣＲＣ１６＝Ｘ16＋Ｘ15＋Ｘ2＋１ ……（１）
【0064】
ヘッダ生成部７２は、ヘッダ情報にＣＲＣ符号を付加することによってヘッダ情報とＣＲＣ符号の組を生成し、同じヘッダ情報とＣＲＣ符号の組を３組繰り返して配置することによってヘッダを生成する。ヘッダ生成部７２は、生成したヘッダをパケット生成部６４に出力する。
【0065】
データ挿入部７３は、スタッフィング（ｓｔｕｆｆｉｎｇ）に用いられるデータを生成し、Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２とレーン分配部６５とに出力する。Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２に供給されたスタッフィングデータであるペイロードスタッフィングデータは、Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換後の画素データに付加され、ペイロードに格納される画素データのデータ量の調整に用いられる。また、レーン分配部６５に供給されたスタッフィングデータであるレーンスタッフィングデータは、レーン割り当て後のデータに付加され、レーン間のデータ量の調整に用いられる。
【0066】
フッタ生成部７４は、システム制御部５１による制御に応じて、適宜、ペイロードデータを生成多項式に適用して３２ビットのＣＲＣ符号を計算し、計算により求めたＣＲＣ符号をフッタとしてパケット生成部６４に出力する。フッタとして付加されるＣＲＣ符号の生成多項式は例えば下式（２）により表される。
ＣＲＣ３２＝Ｘ32＋Ｘ31＋Ｘ4＋Ｘ3＋Ｘ＋１ ……（２）
ＣＲＣ３２＝Ｘ32＋Ｘ31＋Ｘ4＋Ｘ3＋Ｘ＋１ ……（２）
【0067】
Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２は、フレームデータ入力部５２から供給された画素データを取得し、各画素のデータを１バイト単位のデータに変換するＰｉｘｅｌ ｔｏ Ｂｙｔｅ変換を行う。例えば、撮像部２１により撮像された画像の各画素の画素値（ＲＧＢ）は、８ビット、１０ビット、１２ビット、１４ビット、１６ビットのうちのいずれかのビット数で表される。
【0068】
Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２は、Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換を例えばラインの左端の画素から順に各画素を対象として行う。また、Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２は、Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換によって得られたバイト単位の画素データに、データ挿入部７３から供給されたペイロードスタッフィングデータを付加することによってペイロードデータを生成し、ペイロードＥＣＣ挿入部６３に出力する。
【0069】
Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換後の画素データは、変換によって得られた順に、所定の数のグループにグループ化される。送信部２２のリンクレイヤにおいては、このようにしてグループ化が行われた後、クロック信号によって規定される期間毎に、各グループにおいて同じ位置にある画素データを対象として処理が並行して行われる。例えば１６のグループに画素データが割り当てられた場合、各列に並ぶ１６の画素データを同じ期間内に処理するようにして画素データの処理が進められる。
【0070】
上述したように、１つのパケットのペイロードには１ラインの画素データが含まれる。ここでは、図３の有効画素領域Ａ１の画素データの処理について説明しているが、マージン領域Ａ２等の他の領域の画素データについても有効画素領域Ａ１の画素データとともに処理される。
【0071】
１ライン分の画素データがグループ化された後、各グループのデータ長が同じ長さになるように、ペイロードスタッフィングデータが付加される。ペイロードスタッフィングデータは１バイトのデータである。
【0072】
このような構成を有するペイロードデータがＰｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２からペイロードＥＣＣ挿入部６３に供給される。
【0073】
ペイロードＥＣＣ挿入部６３は、Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２から供給されたペイロードデータに基づいて、ペイロードデータの誤り訂正に用いられる誤り訂正符号を計算し、計算により求めた誤り訂正符号であるパリティをペイロードデータに挿入する。誤り訂正符号として、例えばリードソロモン符号が用いられる。なお、誤り訂正符号の挿入はオプションであり、例えば、ペイロードＥＣＣ挿入部６３によるパリティの挿入と、フッタ生成部７４によるフッタの付加はいずれか一方のみを行うことが可能とされる。
【0074】
ペイロードＥＣＣ挿入部６３においては、基本的に、例えば２２４個の画素データに基づいて２バイトのパリティが生成され、２２４個の画素データに続けて挿入される。
【0075】
ペイロードＥＣＣ挿入部６３は、パリティを挿入したペイロードデータをパケット生成部６４に出力する。パリティの挿入が行われない場合、Ｐｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２からペイロードＥＣＣ挿入部６３に供給されたペイロードデータは、そのままパケット生成部６４に出力される。
【0076】
パケット生成部６４は、ペイロードＥＣＣ挿入部６３から供給されたペイロードデータに、ヘッダ生成部７２により生成されたヘッダを付加することによってパケットを生成する。フッタ生成部７４によりフッタの生成が行われている場合、パケット生成部６４は、ペイロードデータにフッタを付加することも行う。
【0077】
パケット生成部６４は、生成した１パケットを構成するデータであるパケットデータをレーン分配部６５に出力する。レーン分配部６５に対しては、ヘッダデータとペイロードデータからなるパケットデータ、ヘッダデータとペイロードデータとフッタデータからなるパケットデータ、または、ヘッダデータと、パリティが挿入されたペイロードデータからなるパケットデータが供給されることになる。図４のパケット構造は論理的なものであり、リンクレイヤ、物理レイヤにおいては、図４の構造を有するパケットのデータがバイト単位で処理される。
【0078】
レーン分配部６５は、パケット生成部６４から供給されたパケットデータを、先頭のデータから順に、Ｌａｎｅ０～７のうちのデータ伝送に用いる各レーンに割り当てる。
【0079】
レーン分配部６５は、各レーンに割り当てたパケットデータを物理レイヤに出力する。以下、Ｌａｎｅ０～７の８レーンを用いてデータを伝送する場合について主に説明するが、データ伝送に用いるレーンの数が他の数の場合であっても同様の処理が行われる。
【0080】
［送信部２２の物理レイヤの構成］
図６に示したように、送信部２２には、物理レイヤの構成として、ＰＨＹ－ＴＸ状態制御部８１、クロック生成部８２、および信号処理部８３－０～８３－Ｎが設けられている。信号処理部８３－０は、制御コード挿入部９１、８Ｂ１０Ｂシンボルエンコーダ９２、同期部９３、および送信部９４を有している。レーン分配部６５から出力された、Ｌａｎｅ０に割り当てられたパケットデータは信号処理部８３－０に入力され、Ｌａｎｅ１に割り当てられたパケットデータは信号処理部８３－１に入力される。また、ＬａｎｅＮに割り当てられたパケットデータは信号処理部８３－Ｎに入力される。
図６に示したように、送信部２２には、物理レイヤの構成として、ＰＨＹ－ＴＸ状態制御部８１、クロック生成部８２、および信号処理部８３－０～８３－Ｎが設けられている。信号処理部８３－０は、制御コード挿入部９１、８Ｂ１０Ｂシンボルエンコーダ９２、同期部９３、および送信部９４を有している。レーン分配部６５から出力された、Ｌａｎｅ０に割り当てられたパケットデータは信号処理部８３－０に入力され、Ｌａｎｅ１に割り当てられたパケットデータは信号処理部８３－１に入力される。また、ＬａｎｅＮに割り当てられたパケットデータは信号処理部８３－Ｎに入力される。
【0081】
このように、送信部２２の物理レイヤには、信号処理部８３－０～８３－Ｎがレーンの数と同じ数だけ設けられ、各レーンを用いて伝送するパケットデータの処理が、信号処理部８３－０～８３－Ｎのそれぞれにおいて並行して行われる。信号処理部８３－０の構成について説明するが、信号処理部８３－１～８３－Ｎも同様の構成を有する。
【0082】
ＰＨＹ－ＴＸ状態制御部８１は、信号処理部８３－０～８３－Ｎの各部を制御する。例えば、信号処理部８３－０～８３－Ｎにより行われる各処理のタイミングがＰＨＹ－ＴＸ状態制御部８１により制御される。
【0083】
クロック生成部８２は、クロック信号を生成し、信号処理部８３－０～８３－Ｎのそれぞれの同期部９３に出力する。
【0084】
信号処理部８３－０の制御コード挿入部９１は、レーン分配部６５から供給されたパケットデータに対して制御コードを付加する。制御コードは、予め用意された複数種類のシンボルの中から選択された１つのシンボルにより、または複数種類のシンボルの組み合わせにより表されるコードである。制御コード挿入部９１により挿入される各シンボルは８ビットのデータである。後段の回路で８Ｂ１０Ｂ変換が施されることによって、制御コード挿入部９１により挿入された１シンボルは１０ビットのデータになる。一方、受信部３１においては後述するように受信データに対して１０Ｂ８Ｂ変換が施されるが、受信データに含まれる１０Ｂ８Ｂ変換前の各シンボルは１０ビットのデータであり、１０Ｂ８Ｂ変換後の各シンボルは８ビットのデータになる。
【0085】
制御コードには、図４に示したＳｔａｒｔ Ｃｏｄｅ，Ｅｎｄ Ｃｏｄｅ等が含まれる。また、制御コードには、Ｉｄｌｅ Ｃｏｄｅ，Ｐａｄ Ｃｏｄｅ，Ｓｙｎｃ Ｃｏｄｅ，Ｄｅｓｋｅｗ Ｃｏｄｅ，Ｓｔａｎｄｂｙ Ｃｏｄｅが含まれる。
【0086】
制御コード挿入部９１は、制御コードを付加したパケットデータを８Ｂ１０Ｂシンボルエンコーダ９２に出力する。
【0087】
８Ｂ１０Ｂシンボルエンコーダ９２は、制御コード挿入部９１から供給されたパケットデータ（制御コードが付加されたパケットデータ）に対して８Ｂ１０Ｂ変換を施し、１０ビット単位のデータに変換したパケットデータを同期部９３に出力する。
【0088】
同期部９３は、８Ｂ１０Ｂシンボルエンコーダ９２から供給されたパケットデータの各ビットを、クロック生成部８２により生成されたクロック信号に従って送信部９４に出力する。
【0089】
送信部９４は、Ｌａｎｅ０を構成する伝送路を介して、同期部９３から供給されたパケットデータを受信部３１に送信する。８レーンを用いてデータ伝送が行われる場合、Ｌａｎｅ１～７を構成する伝送路をも用いてパケットデータが受信部３１に送信される。
【0090】
［受信部３１の物理レイヤの構成］
図７に示したように、受信部３１には、物理レイヤの構成として、ＰＨＹ－ＲＸ状態制御部１０１、および信号処理部１０２－０～１０２－Ｎが設けられている。信号処理部１０２－０は、受信部１１１、クロック生成部１１２、同期部１１３、シンボル同期部１１４、１０Ｂ８Ｂシンボルデコーダ１１５、スキュー補正部１１６、および制御コード除去部１１７を有している。Ｌａｎｅ０を構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－０に入力され、Ｌａｎｅ１を構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－１に入力される。また、ＬａｎｅＮを構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－Ｎに入力される。
図７に示したように、受信部３１には、物理レイヤの構成として、ＰＨＹ－ＲＸ状態制御部１０１、および信号処理部１０２－０～１０２－Ｎが設けられている。信号処理部１０２－０は、受信部１１１、クロック生成部１１２、同期部１１３、シンボル同期部１１４、１０Ｂ８Ｂシンボルデコーダ１１５、スキュー補正部１１６、および制御コード除去部１１７を有している。Ｌａｎｅ０を構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－０に入力され、Ｌａｎｅ１を構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－１に入力される。また、ＬａｎｅＮを構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－Ｎに入力される。
【0091】
このように、受信部３１の物理レイヤには、信号処理部１０２－０～１０２－Ｎがレーンの数と同じ数だけ設けられ、各レーンを用いて伝送されてきたパケットデータの処理が、信号処理部１０２－０～１０２－Ｎのそれぞれにおいて並行して行われる。信号処理部１０２－０の構成について説明するが、信号処理部１０２－１～１０２－Ｎも同様の構成を有する。
【0092】
受信部１１１は、Ｌａｎｅ０を構成する伝送路を介して送信部２２から伝送されてきたパケットデータを表す信号を受信し、クロック生成部１１２に出力する。
【0093】
クロック生成部１１２は、受信部１１１から供給された信号のエッジを検出することによってビット同期をとり、エッジの検出周期に基づいてクロック信号を生成する。クロック生成部１１２は、受信部１１１から供給された信号を、クロック信号とともに同期部１１３に出力する。
【0094】
同期部１１３は、クロック生成部１１２により生成されたクロック信号に従って、受信部１１１において受信された信号のサンプリングを行い、サンプリングによって得られたパケットデータをシンボル同期部１１４に出力する。クロック生成部１１２と同期部１１３によりＣＤＲ（Clock Data Recovery）の機能が実現される。
【0095】
シンボル同期部１１４は、パケットデータに含まれる制御コードを検出することによって、または制御コードに含まれる一部のシンボルを検出することによってシンボル同期をとる。例えば、シンボル同期部１１４は、Ｓｔａｒｔ Ｃｏｄｅ，Ｅｎｄ Ｃｏｄｅ，Ｄｅｓｋｅｗ Ｃｏｄｅに含まれるＫ２８．５のシンボルを検出し、シンボル同期をとる。シンボル同期部１１４は、各シンボルを表す１０ビット単位のパケットデータを１０Ｂ８Ｂシンボルデコーダ１１５に出力する。
【0096】
また、シンボル同期部１１４は、パケットデータの伝送が開始される前のトレーニングモード時に送信部２２から繰り返し送信されてくるＳｙｎｃ Ｃｏｄｅに含まれるシンボルの境界を検出することによってシンボル同期をとる。
【0097】
１０Ｂ８Ｂシンボルデコーダ１１５は、シンボル同期部１１４から供給された１０ビット単位のパケットデータに対して１０Ｂ８Ｂ変換を施し、８ビット単位のデータに変換したパケットデータをスキュー補正部１１６に出力する。
【0098】
スキュー補正部１１６は、１０Ｂ８Ｂシンボルデコーダ１１５から供給されたパケットデータからＤｅｓｋｅｗ Ｃｏｄｅを検出する。スキュー補正部１１６によるＤｅｓｋｅｗ Ｃｏｄｅの検出タイミングの情報はＰＨＹ－ＲＸ状態制御部１０１に供給される。
【0099】
また、スキュー補正部１１６は、Ｄｅｓｋｅｗ Ｃｏｄｅのタイミングを、ＰＨＹ－ＲＸ状態制御部１０１から供給された情報により表されるタイミングに合わせるようにしてレーン間のＤａｔａ Ｓｋｅｗを補正する。ＰＨＹ－ＲＸ状態制御部１０１からは、信号処理部１０２－０～１０２－Ｎのそれぞれにおいて検出されたＤｅｓｋｅｗ Ｃｏｄｅのタイミングのうち、最も遅いタイミングを表す情報が供給されてくる。
【0100】
スキュー補正部１１６は、Ｄａｔａ Ｓｋｅｗを補正したパケットデータを制御コード除去部１１７に出力する。
【0101】
制御コード除去部１１７は、パケットデータに付加された制御コードを除去し、Ｓｔａｒｔ ＣｏｄｅからＥｎｄ Ｃｏｄｅまでの間のデータをパケットデータとしてリンクレイヤに出力する。
【0102】
ＰＨＹ－ＲＸ状態制御部１０１は、信号処理部１０２－０～１０２－Ｎの各部を制御し、レーン間のＤａｔａ Ｓｋｅｗの補正などを行わせる。また、ＰＨＹ－ＲＸ状態制御部１０１は、所定のレーンで伝送エラーが起きて制御コードが失われた場合、失われた制御コードに代えて、他のレーンで伝送されてきた制御コードを付加することによって制御コードの誤り訂正を行う。
【0103】
［受信部３１のリンクレイヤの構成］
図７に示したように、受信部３１には、リンクレイヤの構成として、ＬＩＮＫ－ＲＸプロトコル管理部１２１、レーン統合部１２２、パケット分離部１２３、ペイロードエラー訂正部１２４、およびＢｙｔｅ ｔｏ Ｐｉｘｅｌ変換部１２５が設けられている。ＬＩＮＫ－ＲＸプロトコル管理部１２１は、状態制御部１３１、ヘッダエラー訂正部１３２、データ除去部１３３、およびフッタエラー検出部１３４を有している。
図７に示したように、受信部３１には、リンクレイヤの構成として、ＬＩＮＫ－ＲＸプロトコル管理部１２１、レーン統合部１２２、パケット分離部１２３、ペイロードエラー訂正部１２４、およびＢｙｔｅ ｔｏ Ｐｉｘｅｌ変換部１２５が設けられている。ＬＩＮＫ－ＲＸプロトコル管理部１２１は、状態制御部１３１、ヘッダエラー訂正部１３２、データ除去部１３３、およびフッタエラー検出部１３４を有している。
【0104】
レーン統合部１２２は、物理レイヤの信号処理部１０２－０～１０２－Ｎから供給されたパケットデータを、送信部２２のレーン分配部６５による各レーンへの分配順と逆順で並び替えることによって統合する。
【0105】
各レーンのパケットデータの統合時、データ除去部１３３による制御に従って、レーンスタッフィングデータがレーン統合部１２２により除去される。レーン統合部１２２は、統合したパケットデータをパケット分離部１２３に出力する。
【0106】
パケット分離部１２３は、レーン統合部１２２により統合された１パケット分のパケットデータを、ヘッダデータを構成するパケットデータとペイロードデータを構成するパケットデータとに分離する。パケット分離部１２３は、ヘッダデータをヘッダエラー訂正部１３２に出力し、ペイロードデータをペイロードエラー訂正部１２４に出力する。
【0107】
また、パケット分離部１２３は、パケットにフッタが含まれている場合、１パケット分のデータを、ヘッダデータを構成するパケットデータとペイロードデータを構成するパケットデータとフッタデータを構成するパケットデータとに分離する。パケット分離部１２３は、ヘッダデータをヘッダエラー訂正部１３２に出力し、ペイロードデータをペイロードエラー訂正部１２４に出力する。また、パケット分離部１２３は、フッタデータをフッタエラー検出部１３４に出力する。
【0108】
ペイロードエラー訂正部１２４は、パケット分離部１２３から供給されたペイロードデータにパリティが挿入されている場合、パリティに基づいて誤り訂正演算を行うことによってペイロードデータのエラーを検出し、検出したエラーの訂正を行う。
【0109】
ペイロードエラー訂正部１２４は、各Ｂａｓｉｃ Ｂｌｏｃｋ，Ｅｘｔｒａ Ｂｌｏｃｋを対象として誤り訂正を行うことによって得られた誤り訂正後の画素データをＢｙｔｅ ｔｏ Ｐｉｘｅｌ変換部１２５に出力する。パケット分離部１２３から供給されたペイロードデータにパリティが挿入されていない場合、パケット分離部１２３から供給されたペイロードデータはそのままＢｙｔｅ ｔｏ Ｐｉｘｅｌ変換部１２５に出力される。
【0110】
Ｂｙｔｅ ｔｏ Ｐｉｘｅｌ変換部１２５は、ペイロードエラー訂正部１２４から供給されたペイロードデータに含まれるペイロードスタッフィングデータをデータ除去部１３３による制御に従って除去する。
【0111】
また、Ｂｙｔｅ ｔｏ Ｐｉｘｅｌ変換部１２５は、ペイロードスタッフィングデータを除去して得られたバイト単位の各画素のデータを、８ビット、１０ビット、１２ビット、１４ビット、または１６ビット単位の画素データに変換するＢｙｔｅ ｔｏ Ｐｉｘｅｌ変換を行う。Ｂｙｔｅ ｔｏ Ｐｉｘｅｌ変換部１２５においては、送信部２２のＰｉｘｅｌ ｔｏ Ｂｙｔｅ変換部６２によるＰｉｘｅｌ ｔｏ Ｂｙｔｅ変換と逆の変換が行われる。
【0112】
Ｂｙｔｅ ｔｏ Ｐｉｘｅｌ変換部１２５は、Ｂｙｔｅ ｔｏ Ｐｉｘｅｌ変換によって得られた８ビット、１０ビット、１２ビット、１４ビット、または１６ビット単位の画素データをフレームデータ出力部１４１に出力する。フレームデータ出力部１４１においては、例えば、ヘッダ情報のＬｉｎｅ Ｖａｌｉｄにより特定される有効画素の各ラインがＢｙｔｅ ｔｏ Ｐｉｘｅｌ変換部１２５により得られた画素データに基づいて生成され、ヘッダ情報のＬｉｎｅ Ｎｕｍｂｅｒに従って各ラインが並べられることによって１フレームの画像が生成される。
【0113】
ＬＩＮＫ－ＲＸプロトコル管理部１２１の状態制御部１３１は、受信部３１のリンクレイヤの状態を管理する。
【0114】
ヘッダエラー訂正部１３２は、パケット分離部１２３から供給されたヘッダデータに基づいてヘッダ情報とＣＲＣ符号の組を３組取得する。ヘッダエラー訂正部１３２は、ヘッダ情報とＣＲＣ符号の組の各組を対象として、ヘッダ情報のエラーを検出するための演算である誤り検出演算を、そのヘッダ情報と同じ組のＣＲＣ符号を用いて行う。
【0115】
また、ヘッダエラー訂正部１３２は、それぞれの組のヘッダ情報の誤り検出結果と、誤り検出演算により求められたデータの比較結果とのうちの少なくともいずれかに基づいて正しいヘッダ情報を推測し、正しいと推測したヘッダ情報と復号結果を出力する。誤り検出演算により求められたデータは、ヘッダ情報にＣＲＣの生成多項式を適用することによって求められた値である。また、復号結果は、復号成功または復号失敗を表す情報である。
【0116】
ヘッダ情報とＣＲＣ符号の３つの組をそれぞれ組１、組２、組３とする。この場合、ヘッダエラー訂正部１３２は、組１を対象とした誤り検出演算によって、組１のヘッダ情報にエラーがあるか否か（誤り検出結果）と、誤り検出演算により求められたデータであるデータ１を取得する。また、ヘッダエラー訂正部１３２は、組２を対象とした誤り検出演算によって、組２のヘッダ情報にエラーがあるか否かと、誤り検出演算により求められたデータであるデータ２を取得する。ヘッダエラー訂正部１３２は、組３を対象とした誤り検出演算によって、組３のヘッダ情報にエラーがあるか否かと、誤り検出演算により求められたデータであるデータ３を取得する。
【0117】
また、ヘッダエラー訂正部１３２は、データ１とデータ２が一致するか否か、データ２とデータ３が一致するか否か、データ３とデータ１が一致するか否かをそれぞれ判定する。
【0118】
例えば、ヘッダエラー訂正部１３２は、組１、組２、組３を対象としたいずれの誤り検出演算によっても誤りが検出されず、誤り検出演算によって求められたデータのいずれの比較結果もが一致した場合、復号結果として、復号成功を表す情報を選択する。また、ヘッダエラー訂正部１３２は、いずれのヘッダ情報も正しいと推測し、組１のヘッダ情報、組２のヘッダ情報、組３のヘッダ情報のうちのいずれかを出力情報として選択する。
【0119】
一方、ヘッダエラー訂正部１３２は、組１を対象とした誤り検出演算でだけ誤りが検出されなかった場合、復号結果として、復号成功を表す情報を選択するとともに、組１のヘッダ情報が正しいと推測し、組１のヘッダ情報を出力情報として選択する。
【0120】
また、ヘッダエラー訂正部１３２は、組２を対象とした誤り検出演算でだけ誤りが検出されなかった場合、復号結果として、復号成功を表す情報を選択するとともに、組２のヘッダ情報が正しいと推測し、組２のヘッダ情報を出力情報として選択する。
【0121】
ヘッダエラー訂正部１３２は、組３を対象とした誤り検出演算でだけ誤りが検出されなかった場合、復号結果として、復号成功を表す情報を選択するとともに、組３のヘッダ情報が正しいと推測し、組３のヘッダ情報を出力情報として選択する。
【0122】
ヘッダエラー訂正部１３２は、以上のようにして選択した復号結果と出力情報をレジスタ１４２に出力し、記憶させる。このように、ヘッダエラー訂正部１３２によるヘッダ情報の誤り訂正は、複数のヘッダ情報の中から、エラーのないヘッダ情報をＣＲＣ符号を用いて検出し、検出したヘッダ情報を出力するようにして行われる。
【0123】
データ除去部１３３は、レーン統合部１２２を制御してレーンスタッフィングデータを除去し、Ｂｙｔｅ ｔｏ Ｐｉｘｅｌ変換部１２５を制御してペイロードスタッフィングデータを除去する。
【0124】
フッタエラー検出部１３４は、パケット分離部１２３から供給されたフッタデータに基づいて、フッタに格納されたＣＲＣ符号を取得する。フッタエラー検出部１３４は、取得したＣＲＣ符号を用いて誤り検出演算を行い、ペイロードデータのエラーを検出する。フッタエラー検出部１３４は、誤り検出結果を出力し、レジスタ１４２に記憶させる。
【0125】
［センサモジュール１１とＤＳＰ１２の動作の概要］
次に、センサモジュール１１とＤＳＰ１２の動作の概要を説明する。伝送システム１を有する撮像装置の動作を例に説明する。
次に、センサモジュール１１とＤＳＰ１２の動作の概要を説明する。伝送システム１を有する撮像装置の動作を例に説明する。
【0126】
センサモジュール１１の撮像部２１では、例えば、撮像装置に設けられたシャッタボタンが押されるなどして撮像の開始が指示された場合に撮像を行う。撮像部２１のフレームデータ入力部５２（図６）は、撮像によって得られた１フレームの画像を構成する画素データを、１画素のデータずつ順に、送信部２２に出力する。
【0127】
送信部２２によるデータ送信処理により、１ライン分の画素データをペイロードに格納したパケットが生成され、パケットを構成するパケットデータが受信部３１に対して送信される。
【0128】
受信部３１では、データ受信処理が行われる。データ受信処理により、送信部２２から送信されてきたパケットデータが受信され、ペイロードに格納されている画素データが画像処理部３２に出力される。
【0129】
送信部２２により行われるデータ送信処理と受信部３１により行われるデータ受信処理は、１ライン分の画素データを対象として交互に行われる。すなわち、ある１ラインの画素データがデータ送信処理によって送信されたとき、データ受信処理が行われ、データ受信処理によって１ラインの画素データが受信されたとき、次の１ラインの画素データを対象としてデータ送信処理が行われる。送信部２２によるデータ送信処理と受信部３１によるデータ受信処理は、適宜、時間的に並行して行われることもある。
【0130】
１フレームの画像を構成する全てのラインの画素データの送受信が終了した場合、画像処理部３２のフレームデータ出力部１４１は、受信部３１から供給された画素データに基づいて１フレームの画像を生成する。
【0131】
［１．３ 一実施の形態に係る伝送システム１の改善例］
図４および図５を用いて説明したように、一実施の形態に係る伝送システム１では、ヘッダにＤａｔａ ＩＤという領域があり、Ｄａｔａ ＩＤを利用することで、画素データの種類等の識別情報を付加することが可能である。一方、近年では、画素データの種類が増加しており、このまま増加するとＤａｔａ ＩＤがヘッダ領域に収まりきらない可能性がある。識別情報としては、ＲＯＩ（Region of Interest）や画素データを伝送する伝送路の種類（ＬＩＮＫ）等がある。
図４および図５を用いて説明したように、一実施の形態に係る伝送システム１では、ヘッダにＤａｔａ ＩＤという領域があり、Ｄａｔａ ＩＤを利用することで、画素データの種類等の識別情報を付加することが可能である。一方、近年では、画素データの種類が増加しており、このまま増加するとＤａｔａ ＩＤがヘッダ領域に収まりきらない可能性がある。識別情報としては、ＲＯＩ（Region of Interest）や画素データを伝送する伝送路の種類（ＬＩＮＫ）等がある。
【0132】
一実施の形態に係る伝送システム１では、Ｄａｔａ ＩＤを格納する領域はヘッダのＲｅｓｅｒｖｅｄの領域を使用すれば、ある程度拡大することが可能である。近年、画素データの種類等が増えてきているので、Ｒｅｓｅｒｖｅｄの領域も含め、このヘッダの領域だけでは識別情報が収まらなくなる可能性がある。
【0133】
そこで、以下では、一実施の形態に係る伝送システム１の改善例として、画素データの識別情報を格納する領域を拡大し、識別情報を確実に伝送することが可能となる技術を説明する。
【0134】
図８は、Ｄａｔａ ＩＤの拡張された格納先の第１の例を示している。
【0135】
図８に示したように、Ｄａｔａ ＩＤは例えばＥｍｂｅｄｄｅｄ Ｄａｔａの領域に付加することが可能である。なお、図８では、前ダミー領域Ａ３にＥｍｂｅｄｄｅｄ Ｄａｔａの領域がある例を示しているが、後ダミー領域Ａ４にＥｍｂｅｄｄｅｄ Ｄａｔａの領域が挿入されていてもよい。この場合、Ｅｍｂｅｄｄｅｄ Ｄａｔａには、Ｄａｔａ ＩＤとして、複数ライン分の識別情報を示すデータを付加することが可能である。この場合、パケット生成部６４は、例えばＥｍｂｅｄｄｅｄ Ｄａｔａの領域にＤａｔａ ＩＤが付加されたパケットを生成する。
【0136】
図９は、Ｄａｔａ ＩＤの拡張された格納先の第２の例を示している。
【0137】
図９に示したように、Ｄａｔａ ＩＤは例えば画素データを含むペイロードの一部の領域に付加することが可能である。この場合、ペイロードには、Ｄａｔａ ＩＤとして、１ライン分の識別情報を示すデータを付加することが可能である。この場合、パケット生成部６４は、例えば画素データを含むペイロードの領域の一部にＤａｔａ ＩＤが付加されたパケットを生成する。
【0138】
なお、Ｄａｔａ ＩＤの格納先を拡張する場合には、ヘッダにある通常のＤａｔａ ＩＤの領域を併用することが可能である。また、Ｄａｔａ ＩＤの格納先を拡張するにあたって、ヘッダにおけるＲｅｓｅｒｖｅｄの領域を、Ｄａｔａ ＩＤの拡張された格納先を示す領域等として利用するようにしてもよい。
【0139】
図１０は、Ｄａｔａ ＩＤの構成例を示している。
【0140】
Ｄａｔａ ＩＤは、例えば、識別Ｃｏｄｅと、Ｄａｔａ種類と、Ｄａｔａとを含む。識別Ｃｏｄｅは、Ｄａｔａ ＩＤ以外のデータを付加することも考慮し、拡張性を持たせて４ｂｉｔとしている。Ｄａｔａ ＩＤは、Ｄａｔａ ＩＤであることを示すコードであり、例えば「０００１」等の値となる。Ｄａｔａ種類は、Ｄａｔａ ＩＤのＤａｔａ種類を示す。Ｄａｔａ種類は、例えばＬＩＮＫ番号等を示す。Ｄａｔａは、Ｄａｔａ ＩＤのＤａｔａを示す。Ｄａｔａは、例えば「０００１」であればＬＩＮＫ０であること等を示す。
【0141】
【0142】
図１１は、Ｅｍｂｅｄｄｅｄ ＤａｔａにＤａｔａ ＩＤを付加した場合のデータ構成例の第１の例を示している。
【0143】
図１１では、例えば、２種類の画素データをそれぞれＬＩＮＫ０，ＬＩＮＫ１に振り分ける場合のＤａｔａ ＩＤの構成例を示す。図１１の例では、識別Ｃｏｄｅの値が「０００１」であり、Ｄａｔａ ＩＤであることが示されている。また、Ｄａｔａ種類の値が「０００１」であり、ＤａｔａがＬＩＮＫ番号であることが示されている。また、Ｄａｔａの値が「０００１」であり、ＬＩＮＫ０からの出力であることが示されている。
【0144】
図１２は、Ｅｍｂｅｄｄｅｄ ＤａｔａにＤａｔａ ＩＤを付加した場合のデータ構成例の第２の例を示している。
【0145】
図１２では、例えば、ＲＯＩの個数を示すＤａｔａ ＩＤの構成例を示す。図１２の例では、識別Ｃｏｄｅの値が「０００１」であり、Ｄａｔａ ＩＤであることが示されている。また、Ｄａｔａ種類の値が「００１０」であり、ＤａｔａがＲＯＩの個数であることが示されている。また、Ｄａｔａの値が「１０００」であり、ＲＯＩの個数が示されている。
【0146】
【0147】
図１３は、ペイロードにＤａｔａ ＩＤを付加した場合のデータ構成例の第１の例を示している。図１３では、ヘッダのＤａｔａ ＩＤは使わず、別の領域（ペイロード）だけにＤａｔａ ＩＤを付加する場合の例を示している。ヘッダのＤａｔａ ＩＤの値は「１１１１」とし、Ｄａｔａ ＩＤがペイロードにあることを示す。図１３の例では、ペイロードにＤａｔａ種類と、Ｄａｔａと、通常の１ライン分の画素データとを含む。図１３の例では、Ｄａｔａ種類の値が「０００１」であり、ＤａｔａがＬＩＮＫ番号であることが示されている。また、Ｄａｔａの値が「０００１」であり、ＬＩＮＫ０からの出力であることが示されている。
【0148】
図１４は、ペイロードにＤａｔａ ＩＤを付加した場合のデータ構成例の第２の例を示している。図１４では、ヘッダのＤａｔａ ＩＤを併用し、別の領域（ペイロード）にもＤａｔａ ＩＤを付加した場合の第１の例を示している。
【0149】
図１４の例では、ペイロードにもＤａｔａ ＩＤがあることを示すために、ヘッダのＤａｔａ ＩＤの最上位ビットを使用する場合の例を示している。
例えば、ヘッダのＤａｔａ ＩＤ＝１＊＊＊とし、
１の場合：Ｄａｔａ ＩＤがペイロード領域にもあることを示す。
０の場合：Ｄａｔａ ＩＤがヘッダ領域のみにあることを示す。
例えば、ヘッダのＤａｔａ ＩＤ＝１＊＊＊とし、
１の場合：Ｄａｔａ ＩＤがペイロード領域にもあることを示す。
０の場合：Ｄａｔａ ＩＤがヘッダ領域のみにあることを示す。
【0150】
図１４の例では、ペイロードにＤａｔａ種類と、Ｄａｔａと、通常の１ライン分の画素データとを含む。図１４の例では、Ｄａｔａ種類の値が「０００１」であり、ＤａｔａがＬＩＮＫ番号であることが示されている。また、Ｄａｔａの値が「０００１」であり、ＬＩＮＫ０からの出力であることが示されている。
【0151】
図１５は、ペイロードにＤａｔａ ＩＤを付加した場合のデータ構成例の第３の例を示している。図１５では、ヘッダのＤａｔａ ＩＤを併用し、別の領域（ペイロード）にもＤａｔａ ＩＤを付加した場合の第２の例を示している。
【0152】
図１５の例では、ペイロードにもＤａｔａ ＩＤがあることを示すために、ヘッダのＲｅｓｅｒｖｅｄの領域を使用してＤａｔａ ＩＤがペイロードにもあることを示す。例えば、Ｒｅｓｅｒｖｅｄの領域内の１ビットをＤａｔａ ＩＤの拡張ビットとして使用する。例えば、Ｒｅｓｅｒｖｅｄの値が１の場合、０の場合、以下のことを示す。
１の場合：Ｄａｔａ ＩＤがペイロード領域にもあることを示す。
０の場合：Ｄａｔａ ＩＤがヘッダ領域のみにあることを示す。
１の場合：Ｄａｔａ ＩＤがペイロード領域にもあることを示す。
０の場合：Ｄａｔａ ＩＤがヘッダ領域のみにあることを示す。
【0153】
図１５の例では、ペイロードにＤａｔａ種類と、Ｄａｔａと、通常の１ライン分の画素データとを含む。図１５の例では、Ｄａｔａ種類の値が「０００１」であり、ＤａｔａがＬＩＮＫ番号であることが示されている。また、Ｄａｔａの値が「０００１」であり、ＬＩＮＫ０からの出力であることが示されている。
【0154】
図１６は、Ｄａｔａ ＩＤで表される識別情報の具体例を示している。
【0155】
図１６に示したように、Ｄａｔａ種類としては、例えば、Ｇａｉｎ、露光時間、ＲＯＩＩＤ、ＲＯＩ位置情報、ＡＤ ｂｉｔ数、画素の種類情報、シャッタスピード、画素位置、およびＥＣＣ有無などがある。
【0156】
Ｄａｔａ種類がＧａｉｎの場合、Ｄａｔａとしては、Ｇａｉｎ設定値を含む。Ｄａｔａ記載例としては、例えば０［ｄＢ］、６［ｄＢ］、１［倍］，２［倍］などであってもよい。
【0157】
Ｄａｔａ種類が露光時間の場合、Ｄａｔａとしては、露光時間情報を示す値を含む。Ｄａｔａ記載例としては、例えば１［ｍｓ］などであってもよい。
【0158】
Ｄａｔａ種類がＲＯＩ ＩＤの場合、Ｄａｔａとしては、領域ＩＤ番号を含む。Ｄａｔａ記載例としては、例えば１，２，３・・などであってもよい。
【0159】
Ｄａｔａ種類がＲＯＩ位置情報の場合、Ｄａｔａとしては、左上座標等を含む。Ｄａｔａ記載例としては、例えば左上画素のＸ座標などであってもよい。
【0160】
Ｄａｔａ種類がＡＤ ｂｉｔ数の場合、Ｄａｔａとしては、ｂｉｔ数を含む。Ｄａｔａ記載例としては、例えば１０［ｂｉｔ］，１２［ｂｉｔ］などであってもよい。
【0161】
Ｄａｔａ種類が画素の種類情報の場合、Ｄａｔａとしては、ＲＧＢ、ＩＲ、その他を示す値を含む。Ｄａｔａ記載例としては、例えばＲ＝１１，Ｇ＝１０などであってもよい。
【0162】
Ｄａｔａ種類がシャッタスピードの場合、Ｄａｔａとしては、フレームレートを含む。Ｄａｔａ記載例としては、例えば６０［ｆｐｓ］，１２０［ｆｐｓ］などであってもよい。
【0163】
Ｄａｔａ種類が画素位置の場合、Ｄａｔａとしては、上下左右を示す値、座標等を含む。Ｄａｔａ記載例としては、例えば左上＝１１，Ｘ座標などであってもよい。
【0164】
Ｄａｔａ種類がＥＣＣ有無の場合、Ｄａｔａとしては、ＥＣＣ有無を示す値を含む。Ｄａｔａ記載例としては、例えばＥＣＣあり＝１、ＥＣＣなし＝０などであってもよい。
【0165】
［１．３ 効果］
以上説明したように、一実施の形態に係る伝送システム１の改善例によれば、画素データの識別情報を、少なくともペイロードの一部の領域に付加することが可能となるように構成したので、画素データの識別情報を確実に伝送することが可能となる。
以上説明したように、一実施の形態に係る伝送システム１の改善例によれば、画素データの識別情報を、少なくともペイロードの一部の領域に付加することが可能となるように構成したので、画素データの識別情報を確実に伝送することが可能となる。
【0166】
また、一実施の形態に係る伝送システム１の改善例によれば、画素データの種類等の増加に伴い、ヘッダのＤａｔａ ＩＤ領域のみでは識別情報を付加するとこが困難になった場合においても、画素データの識別情報を確実に伝送することが可能となる。
【0167】
なお、本明細書に記載された効果はあくまでも例示であって限定されるものではなく、また他の効果があってもよい。以降の他の実施の形態の効果についても同様である。
【0168】
＜２．その他の実施の形態＞
本開示による技術は、上記一実施の形態の説明に限定されず種々の変形実施が可能である。
本開示による技術は、上記一実施の形態の説明に限定されず種々の変形実施が可能である。
【0169】
例えば、本技術は以下のような構成を取ることもできる。
以下の構成の本技術によれば、画素データの識別情報を、少なくともペイロードの一部の領域に付加することが可能となるように構成したので、画素データの識別情報を確実に伝送することが可能となる。
以下の構成の本技術によれば、画素データの識別情報を、少なくともペイロードの一部の領域に付加することが可能となるように構成したので、画素データの識別情報を確実に伝送することが可能となる。
【0170】
（１）
１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、
前記画素データの識別情報を、少なくとも前記ペイロードの一部の領域に付加する識別情報付加部と
を備える
送信装置。
（２）
前記複数のパケットのうち、一部のパケットは、前記画素データに代えてダミー領域を前記ペイロードに含むパケットであり、
前記識別情報付加部は、前記ダミー領域に前記識別情報を示すデータを付加する
上記（１）に記載の送信装置。
（３）
前記識別情報付加部は、前記ダミー領域に複数ライン分の前記識別情報を示すデータを付加する
上記（２）に記載の送信装置。
（４）
前記識別情報付加部は、前記複数のパケットにおけるそれぞれの前記ペイロードの一部の領域に、１ラインごとの識別情報を付加する
上記（１）に記載の送信装置。
（５）
前記識別情報付加部は、前記ヘッダと、少なくとも前記ペイロードの一部の領域とに前記識別情報を付加する
上記（１）ないし（４）のいずれか１つに記載の送信装置。
（６）
前記識別情報付加部は、前記ヘッダに、前記識別情報を付加した領域に関する情報を付加する
上記（１）ないし（５）のいずれか１つに記載の送信装置。
（７）
１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを、伝送路を介して送信装置の送信部から受信可能な受信部
を備え、
前記受信部は、少なくとも前記ペイロードの一部の領域に前記画素データの識別情報が付加されたパケットを、前記送信装置から受信可能である
受信装置。
（８）
送信装置と、
受信装置と
を含み、
前記送信装置は、
１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、
前記画素データの識別情報を、少なくとも前記ペイロードの一部の領域に付加する識別情報付加部と
を備える
伝送システム。
（９）
前記受信装置は、
前記複数のパケットを前記伝送路を介して、前記送信装置の前記送信部から受信可能な受信部
を備え、
前記受信部は、少なくとも前記ペイロードの一部の領域に前記画素データの識別情報が付加されたパケットを、前記送信装置から受信可能である
上記（８）に記載の伝送システム。
１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、
前記画素データの識別情報を、少なくとも前記ペイロードの一部の領域に付加する識別情報付加部と
を備える
送信装置。
（２）
前記複数のパケットのうち、一部のパケットは、前記画素データに代えてダミー領域を前記ペイロードに含むパケットであり、
前記識別情報付加部は、前記ダミー領域に前記識別情報を示すデータを付加する
上記（１）に記載の送信装置。
（３）
前記識別情報付加部は、前記ダミー領域に複数ライン分の前記識別情報を示すデータを付加する
上記（２）に記載の送信装置。
（４）
前記識別情報付加部は、前記複数のパケットにおけるそれぞれの前記ペイロードの一部の領域に、１ラインごとの識別情報を付加する
上記（１）に記載の送信装置。
（５）
前記識別情報付加部は、前記ヘッダと、少なくとも前記ペイロードの一部の領域とに前記識別情報を付加する
上記（１）ないし（４）のいずれか１つに記載の送信装置。
（６）
前記識別情報付加部は、前記ヘッダに、前記識別情報を付加した領域に関する情報を付加する
上記（１）ないし（５）のいずれか１つに記載の送信装置。
（７）
１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを、伝送路を介して送信装置の送信部から受信可能な受信部
を備え、
前記受信部は、少なくとも前記ペイロードの一部の領域に前記画素データの識別情報が付加されたパケットを、前記送信装置から受信可能である
受信装置。
（８）
送信装置と、
受信装置と
を含み、
前記送信装置は、
１フレームの画像を構成する１ライン分の画素データをペイロードに含み、前記ペイロードにヘッダを付加した複数のパケットを伝送路へと出力可能な送信部と、
前記画素データの識別情報を、少なくとも前記ペイロードの一部の領域に付加する識別情報付加部と
を備える
伝送システム。
（９）
前記受信装置は、
前記複数のパケットを前記伝送路を介して、前記送信装置の前記送信部から受信可能な受信部
を備え、
前記受信部は、少なくとも前記ペイロードの一部の領域に前記画素データの識別情報が付加されたパケットを、前記送信装置から受信可能である
上記（８）に記載の伝送システム。
【0171】
本出願は、日本国特許庁において２０１９年１１月２０日に出願された日本特許出願番号第２０１９－２０９５７９号を基礎として優先権を主張するものであり、この出願のすべての内容を参照によって本出願に援用する。
【0172】
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】