特許 7551043 電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2024-09-05

(45)【発行日】2024-09-13

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

   H02M 1/00 20070101AFI20240906BHJP

   H02M 3/155 20060101ALI20240906BHJP

【ＦＩ】

H02M1/00 K

H02M3/155 Z

【請求項の数】 12

(21)【出願番号】P 2024539649

(86)(22)【出願日】2023-07-03

(86)【国際出願番号】 JP2023024610

【審査請求日】2024-06-28

【早期審査対象出願】

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110001195

【氏名又は名称】弁理士法人深見特許事務所

(72)【発明者】

【氏名】糸川 祐樹

(72)【発明者】

【氏名】浦壁 隆浩

(72)【発明者】

【氏名】原田 茂樹

【審査官】尾家 英樹

(56)【参考文献】

【文献】特開２０００－２３２７７１（ＪＰ，Ａ）

【文献】国際公開第２０１１／０１６１９９（ＷＯ，Ａ１）

【文献】特開２０１９－０９２２４２（ＪＰ，Ａ）

【文献】特開２０２２－５９２９７（ＪＰ，Ａ）

【文献】特開２０１５－１５４５９１（ＪＰ，Ａ）

【文献】特開平８－０８８５５０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ １／００

Ｈ０２Ｍ ３／１５５

(57)【特許請求の範囲】

【請求項1】

第１電圧が印加される一対の第１入出力端子と、
前記一対の第１入出力端子間に直列に接続される複数のスイッチング素子と、
前記複数のスイッチング素子をそれぞれオンオフ制御する複数の駆動回路と、
前記複数のスイッチング素子のうちの少なくとも１つのスイッチング素子にそれぞれ接続される少なくとも１つの調速回路とを備え、
前記複数のスイッチング素子の各々は、ゲート端子と、高電位側の第１主端子と、低電位側の第２主端子と、前記第１主端子および前記第２主端子間に逆並列接続されるダイオードとを有しており、対応する駆動回路から前記ゲート端子に印加されるゲート電圧によってオンオフされ、
各調速回路は、
対応するスイッチング素子の前記第１主端子と前記第２主端子との間に電気的に接続される蓄電要素と、
前記第１主端子と前記蓄電要素との間に、前記蓄電要素に電流が流れる方向に接続される整流要素と、
前記整流要素および前記蓄電要素の接続点と、前記対応するスイッチング素子の前記ゲート端子との間に電気的に接続される第１の抵抗要素とを含み、
前記第１の抵抗要素の抵抗値は、前記対応するスイッチング素子の駆動回路に含まれるゲート抵抗の抵抗値よりも大きい、電力変換装置。

【請求項2】

前記各調速回路において、前記蓄電要素の端子間電圧は、前記対応するスイッチング素子のオフ状態における前記第１主端子および前記第２主端子間の電圧に保持され、
前記蓄電要素の端子間電圧に応じた電流が、前記第１の抵抗要素および前記ゲート端子を経由して、前記対応するスイッチング素子の前記駆動回路に流れ込むことにより、前記対応するスイッチング素子の前記ゲート端子に印加される前記ゲート電圧が上昇する、請求項１に記載の電力変換装置。

【請求項3】

前記一対の第１入出力端子間に直列接続される上アームおよび下アームを含むブリッジ回路と、
前記下アームの両端に接続され、前記第１電圧よりも低い第２電圧が印加される一対の第２入出力端子とをさらに備え、
前記複数のスイッチング素子は、
前記上アームを構成する複数の第１のスイッチング素子と、
前記下アームを構成する複数の第２のスイッチング素子とを含み、
前記少なくとも１つの調速回路は、前記複数の第１のスイッチング素子および前記複数の第２のスイッチング素子のうちの少なくとも１つにそれぞれ接続される、請求項１に記載の電力変換装置。

【請求項4】

前記少なくとも１つの調速回路は、
前記複数の第１のスイッチング素子のうちの少なくとも１つの第１のスイッチング素子にそれぞれ接続される少なくとも１つの第１の調速回路と、
前記複数の第２のスイッチング素子のうちの少なくとも１つの第２のスイッチング素子にそれぞれ接続される少なくとも１つの第２の調速回路とを含む、請求項３に記載の電力変換装置。

【請求項5】

前記複数の第１のスイッチング素子の個数をａとし、前記少なくとも１つの第１の調速回路の個数をｂとした場合において、ｂはａ－１以上ａ以下であり、
前記複数の第２のスイッチング素子の個数をｃとし、前記少なくとも１つの第２の調速回路の個数をｄとした場合において、ｄはｃ－１以上ｃ以下である、請求項４に記載の電力変換装置。

【請求項6】

隣り合う２個の第１のスイッチング素子の第１の接続点に第１端が接続され、隣り合う２個の第２のスイッチング素子の第２の接続点に第２端が接続され、前記第１の接続点および前記第２の接続点間の電圧を保持するための少なくとも１つの第１の電圧保持要素をさらに備え、
各前記少なくとも１つの第１の電圧保持要素について、前記第１端が接続される前記第１の接続点と、前記第２端が接続される前記第２の接続点とは、前記上アームおよび前記下アームの接続点に対して対称性を有する、請求項３に記載の電力変換装置。

【請求項7】

前記上アームおよび前記下アームの接続点に対して対称性を有する前記第１のスイッチング素子および前記第２のスイッチング素子のペアの個数をｅとし、前記少なくとも１つの調速回路の個数をｆとした場合において、ｆはｅ－１以上２ｅ以下であり、
ｆ＝ｅ－１の場合、前記各調速回路は、ｅ－１個の前記ペアの各々において、前記第１のスイッチング素子および前記第２のスイッチング素子のいずれか一方に接続される、請求項６に記載の電力変換装置。

【請求項8】

前記対応するスイッチング素子の前記駆動回路に含まれる前記ゲート抵抗は、
前記対応するスイッチング素子の前記ゲート端子に接続される、ターンオン用の第１のゲート抵抗と、
前記対応するスイッチング素子の前記ゲート端子に接続される、ターンオフ用の第２のゲート抵抗とを含み、
前記第２のゲート抵抗の抵抗値は、前記第１のゲート抵抗の抵抗値よりも大きい、請求項１から７のいずれか１項に記載の電力変換装置。

【請求項9】

前記少なくとも１つの調速回路の各々は、
前記整流要素および前記蓄電要素の接続点と、前記対応するスイッチング素子の前記ゲート端子との間に、前記第１の抵抗要素と直列に接続される少なくとも１つのツェナーダイオードをさらに含む、請求項１から７のいずれか１項に記載の電力変換装置。

【請求項10】

前記少なくとも１つの調速回路の各々は、
前記対応するスイッチング素子の前記ゲート端子と前記第２主端子との間に電気的に接続されるツェナーダイオードをさらに含む、請求項１から７のいずれか１項に記載の電力変換装置。

【請求項11】

前記少なくとも１つの調速回路の各々は、
前記対応するスイッチング素子の前記ゲート端子と前記第２主端子との間に電気的に接続される第２の抵抗要素をさらに含む、請求項１から７のいずれか１項に記載の電力変換装置。

【請求項12】

前記少なくとも１つの調速回路にそれぞれ対応して設けられ、前記対応するスイッチング素子の前記ゲート端子に印加される前記ゲート電圧のシフト量を保持するための少なくとも１つの保持回路をさらに備え、
各保持回路は、
前記対応するスイッチング素子の前記駆動回路と前記ゲート端子との間に接続される第２の電圧保持要素と、
前記第２の電圧保持要素に並列に接続される第２の抵抗要素とを含む、請求項１から７のいずれか１項に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力変換装置に関する。

【背景技術】

【0002】

特開２０００－３６７３１号公報（特許文献１）には、電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）を直列接続して主回路アームを構成した電力変換装置が開示されている。直列接続した複数のスイッチング素子に同じゲート信号を入力し、各スイッチング素子のスイッチングのタイミングを揃えることにより、低電圧スイッチング素子の高速性と高い電圧定格とを実現している。

【0003】

しかしながら、上記電力変換装置では、各スイッチング素子またはゲートドライバの特性ばらつきに起因して複数のスイッチング素子のスイッチングのタイミングにばらつきがある場合には、複数のスイッチング素子に「電圧アンバランス」が生じてしまうことがある。「電圧アンバランス」とは、直列接続された複数のスイッチング素子Ｑに均等に電圧が負担されず、各スイッチング素子Ｑの出力電圧が不均衡になることである。電圧アンバランスはスイッチング素子の電圧破壊を招く可能性がある。

【0004】

特許文献１に記載される電力変換装置は、電圧アンバランスを各スイッチング素子に印加するゲート信号の遅れ時間調整で補正する補正回路を備えている。補正回路は、各スイッチング素子に印加するゲート信号を遅らせる遅れ時間発生回路と、各遅れ時間発生回路の次回のゲート信号の遅れ時間を調整する遅れ時間コントローラとを有する。遅れ時間コントローラは、各スイッチング素子のオフ状態の出力電圧を検出し、最も出力電圧の低いスイッチング素子との電圧差が所定値以上あるスイッチング素子に対して、遅れ発生回路の次回のゲート信号の遅れ時間を増加させるように構成されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０００－３６７３１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、ＳｉＣ（炭化ケイ素）またはＧａＮ（窒化ガリウム）等のように高速で駆動するスイッチング素子では、上述した補正回路によって、スイッチング素子の出力電圧を検出して、スイッチング素子に印加するゲート信号の遅れ時間を高速かつ高精度に調整することが難しい。このように特許文献１に記載される電力変換装置では、スイッチング素子の特性によっては、電圧バランスを適当に抑制することができないという課題がある。そのため、電力変換装置の設計時において安全率を高くとり、各スイッチング素子を必要以上に高耐圧としなければならない。このスイッチング素子の高耐圧化によって、スイッチング素子に発生する電力損失（スイッチング損失および導通損失）が増加してしまうことが懸念される。

【0007】

本開示はこのような課題を解決するためになされたものであって、その主たる目的は、直列接続された複数のスイッチング素子の電圧アンバランスを確実に抑制することができる電力変換装置を提供することである。

【課題を解決するための手段】

【0008】

本開示の一局面に従う電力変換装置は、第１電圧が印加される一対の第１入出力端子と、一対の第１入出力端子間に直列に接続される複数のスイッチング素子と、複数のスイッチング素子をそれぞれオンオフ制御する複数の駆動回路と、複数のスイッチング素子のうちの少なくとも１つのスイッチング素子にそれぞれ接続される少なくとも１つの調速回路とを備える。複数のスイッチング素子の各々は、ゲート端子と、高電位側の第１主端子と、低電位側の第２主端子と、第１主端子および第２主端子間に逆並列接続されるダイオードとを有している。各スイッチング素子は、対応する駆動回路からゲート端子に印加されるゲート電圧によってオンオフされる。各調速回路は、対応するスイッチング素子の第１主端子と第２主端子との間に電気的に接続される蓄電要素と、第１主端子と蓄電要素との間に、蓄電要素に電流が流れる方向に接続される整流要素と、整流要素および蓄電要素の接続点と、対応するスイッチング素子のゲート端子との間に電気的に接続される第１の抵抗要素とを含む。

【発明の効果】

【0009】

本開示によれば、直列接続された複数のスイッチング素子の電圧アンバランスを確実に抑制することができる電力変換装置を提供するこができる。

【図面の簡単な説明】

【0010】

【図1】実施の形態１に従う電力変換装置の主回路構成図である。

【図2】調速回路の構成例を示す図である。

【図3】調速回路によるゲート電圧の上昇を説明する図である。

【図4】実施の形態１の第１変形例に従う電力変換装置の主回路構成図である。

【図5】実施の形態１の第２変形例に従う電力変換装置の主回路構成図である。

【図6】実施の形態２に従う電力変換装置の主回路構成図である。

【図7】スイッチング素子Ｑ１のみがオンしている状態における電流経路を説明する図である。

【図8】スイッチング素子Ｑ２のみがオンしている状態における電流経路を説明する図である。

【図9】実施の形態２の第１変形例に従う電力変換装置の主回路構成図である。

【図10】実施の形態２の第２変形例に従う電力変換装置の主回路構成図である。

【図11】調速回路の第１変形例を示す図である。

【図12】調速回路の第２変形例を示す図である。

【図13】調速回路の第３変形例を示す図である。

【図14】駆動回路の第１変形例を示す図である。

【図15】駆動回路の第２変形例を示す図である。

【発明を実施するための形態】

【0011】

以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付して、その説明は原則的に繰り返さないものとする。

【0012】

実施の形態１．
＜電力変換装置の構成例＞
図１は、本開示の実施の形態１に従う電力変換装置の主回路構成図である。実施の形態１に従う電力変換装置１００は、直流電源１と直流電源２との間で双方向の電力変換を行なうように構成されたチョッパ回路である。

【0013】

直流電源１は、電力変換装置１００に直流電力を供給する。直流電源１は、種々のものにより構成することが可能であり、例えば、直流系統、太陽電池、蓄電池により構成することができる。または、直流電源１を、交流系統に接続された整流回路またはＡＣ／ＤＣコンバータにより構成してもよい。あるいは、直流電源１を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成してもよい。

【0014】

直流電源２は、電力変換装置１００から供給される直流電力によって駆動する。直流電源２は、例えば、負荷である。直流電源２を、電力変換装置１００から出力される直流電力を交流電力に変換して負荷に供給するＤＣ／ＡＣコンバータにより構成してもよい。

【0015】

電力変換装置１００は、直流電源１と直流電源２との間で電力を伝送する。ある局面では、電力変換装置１００は、直流電源１から入力される電圧Ｖ１を降圧して直流電源２に出力する。別の局面では、電力変換装置１００は、直流電源２から入力される電圧Ｖ２を昇圧して直流電源１に出力する。

【0016】

図１に示すように、電力変換装置１００は、一対の入出力端子Ｔ１，Ｔ２と、一対の入出力端子Ｔ３，Ｔ４と、正極電線ＰＬ１，ＰＬ２と、負極電線ＮＬ１と、直流リンクキャパシタ１０１と、ブリッジ回路１１０と、電流制御リアクトル１０２と、フィルタキャパシタ１０３とを備える。

【0017】

一対の入出力端子Ｔ１，Ｔ２は、直流電源１に接続されている。一対の入出力端子Ｔ１，Ｔ２には直流電源１の電圧Ｖ１が印加される。一対の入出力端子Ｔ３，Ｔ４は、直流電源２に接続されている。一対の入出力端子Ｔ３，Ｔ４には直流電源２の電圧Ｖ２が印加される。一対の入出力端子Ｔ１，Ｔ２は「一対の第１入出力端子」の一実施例に対応する。一対の入出力端子Ｔ３，Ｔ４は「一対の第２入出力端子」の一実施例に対応する。

【0018】

正極電線ＰＬ１は入出力端子Ｔ１に接続されている。負極電線ＮＬ１は入出力端子Ｔ２，Ｔ４に接続されている。直流リンクキャパシタ１０１は、正極電線ＰＬ１と負極電線ＮＬ１との間に接続され、平滑コンデンサとして機能する。

【0019】

ブリッジ回路１１０は、複数（本実施の形態では、４個）の電力用半導体スイッチング素子（以下、単に「スイッチング素子」とも称する）Ｑ１～Ｑ４と、複数（本実施の形態では４個）の駆動回路（ＤＣ）１５０とを含む。

【0020】

複数のスイッチング素子Ｑ１～Ｑ４は、正極電線ＰＬ１と負極電線ＮＬ１との間に直列に接続されている。以下では、スイッチング素子Ｑ１～Ｑ４を特に区別しない場合には、総称して「スイッチング素子Ｑ」と称することがある。図１では、スイッチング素子Ｑとして、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を用いているが、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の任意の電圧駆動型の半導体素子を用いることができる。

【0021】

スイッチング素子Ｑは、高電位側の第１主端子であるドレインと、低電位側の第２主端子であるソースと、制御端子であるゲート端子と、ドレインおよびソース間に逆並列接続されるダイオードとを有する。以下では、ソースに対するゲート端子の電圧（ゲート－ソース間電圧）を「ゲート電圧Ｖｇｓ」、ソースに対するドレインの電圧（ドレイン－ソース間電圧）を「ドレイン電圧Ｖｄｓ」と表記する。また、ドレイン電圧Ｖｄｓを「出力電圧」とも表記する。

【0022】

ダイオードは、対応するスイッチング素子Ｑのオフ時に還流電流（フリーホイール電流）を流すために設けられたフリーホイールダイオードである。スイッチング素子ＱがＭＯＳＦＥＴである場合には、ダイオードは、寄生のダイオード（ボディダイオード）で構成してもよい。スイッチング素子Ｑがダイオードを内蔵しないＩＧＢＴである場合には、ダイオードは、ＩＧＢＴに逆並列接続されたダイオードで構成される。

【0023】

スイッチング素子Ｑ１のドレインは正極電線ＰＬ１に接続され、スイッチング素子Ｑ１のソースはスイッチング素子Ｑ２のドレインに接続されている。スイッチング素子Ｑ２のソースはノードＮＤ１に接続されている。スイッチング素子Ｑ３のドレインはノードＮＤ１に接続され、スイッチング素子Ｑ３のソースはスイッチング素子Ｑ４のドレインに接続されている。スイッチング素子Ｑ４のソースは負極電線ＮＬ１に接続されている。すなわち、ノードＮＤ１は、スイッチング素子Ｑ２およびスイッチング素子Ｑ３の接続点に相当する。

【0024】

ブリッジ回路１１０において、正極電線ＰＬ１とノードＮＤ１との間に直列接続される２個のスイッチング素子Ｑ１，Ｑ２は「上アーム１１２」を構成し、ノードＮＤ１と負極電線ＮＬ１との間に直列接続される２個のスイッチング素子Ｑ３，Ｑ４は「下アーム１１４」を構成する。スイッチング素子Ｑ１，Ｑ２は「第１のスイッチング素子」の一実施例に対応する。スイッチング素子Ｑ３，Ｑ４は「第２のスイッチング素子」の一実施例に対応する。図１の例では、各アームは２個のスイッチング素子Ｑで構成されているが、各アームを構成するスイッチング素子Ｑの個数は２以上であればよい。

【0025】

電流制御リアクトル１０２の第１端はノードＮＤ１に接続され、電流制御リアクトル１０２の第２端は正極電線ＰＬ２に接続されている。正極電線ＰＬ２は入出力端子Ｔ３に接続されている。すなわち、一対の入出力端子Ｔ３，Ｔ４は、下アーム１１４の両端に電気的に接続されている。本明細書において「電気的に接続」とは、直接的な接続、あるいは、他要素を介して接続によって電気エネルギーの伝達が可能な接続状態を示すものとする。

【0026】

フィルタキャパシタ１０３は、正極電線ＰＬ２と負極電線ＮＬ１との間に接続される。電流制御リアクトル１０２およびフィルタキャパシタ１０３はＬＣフィルタを構成する。

【0027】

複数の駆動回路１５０は、複数のスイッチング素子Ｑ１～Ｑ４にそれぞれ対応して設けられる。複数の駆動回路１５０は、コントローラ１０４と通信可能に接続される。

【0028】

コントローラ１０４は、予め定められたプログラムを実行する処理回路（図示せず）を含んで構成される。処理回路は、例えば、ＣＰＵ（Central Processing Unit）、メモリ、および入出力インターフェイスを含んで構成される。メモリの一部領域にはプログラムが予め格納されており、ＣＰＵが当該プログラムを実行することで、電力変換装置１００の動作を制御する。入出力インターフェイスは、処理回路の外部との間で、信号およびデータを入出力する。

【0029】

あるいは、処理回路の少なくとも一部については、ＦＰＧＡ（Field Programmable Gate Array）、またはＡＳＩＣ（Application Specific Integrated Circuit）等の回路を用いて構成することが可能である。または、処理回路の少なくとも一部について、アナログ回路によって構成することも可能である。

【0030】

コントローラ１０４には、直流リンクキャパシタ１０１の端子間電圧、フィルタキャパシタ１０３の端子間電圧、および電流制御リアクトル１０２に流れる電流の検出値を含む各種信号が入力される。コントローラ１０４は、入力された各種信号に基づいて、複数のスイッチング素子Ｑ１～Ｑ４のオンオフを制御するための制御信号であるゲート信号を生成する。具体的には、コントローラ１０４は、スイッチング素子Ｑがオンすべき期間においてＨ（論理ハイ）レベルのゲート信号を生成し、スイッチング素子Ｑがオフすべき期間においてＬ（論理ロー）レベルのゲート信号を生成する。

【0031】

複数の駆動回路１５０の各々は、コントローラ１０４から与えられるゲート信号に従って、対応するスイッチング素子Ｑを駆動することにより、スイッチング素子Ｑのオンオフを制御する。具体的には、各駆動回路１５０は、Ｈレベルのゲート信号に応答して、対応するスイッチング素子Ｑのゲート端子にオンゲート電圧Ｖｇｏｎを印加し、Ｌレベルのゲート信号に応答して、対応するスイッチング素子Ｑのゲート端子にオフゲート電圧Ｖｇｏｆｆを印加するように構成される。

【0032】

オンゲート電圧Ｖｇｏｎは、スイッチング素子Ｑのゲート閾値電圧Ｖｔｈよりも十分に高い電圧に設定される。オフゲート電圧Ｖｇｏｆｆは、スイッチング素子Ｑのゲート閾値電圧Ｖｔｈよりも低い電圧に設定される。なお、スイッチング素子Ｑのオフ状態において、ゲート電圧Ｖｇｓは、スイッチング素子Ｑのゲート閾値電圧Ｖｔｈよりも低い（Ｖｇｓ＜Ｖｔｈ）。

【0033】

＜電力変換装置の動作＞
次に、図１に示した電力変換装置１００の動作について説明する。

【0034】

直流電源１から直流電源２に電力を伝送する場合には、電力変換装置１００は、直流電源１から一対の入出力端子Ｔ１，Ｔ２に入力される直流電圧Ｖ１を降圧して、一対の入出力端子Ｔ３，Ｔ４を介して直流電源２に出力する。この場合、ブリッジ回路１１０の下アーム１１４を構成するスイッチング素子Ｑ３，Ｑ４はオフ状態に固定される。ブリッジ回路１１０の上アーム１１２を構成するスイッチング素子Ｑ１，Ｑ２は、コントローラ１０４からのゲート信号によってオンオフを同期制御する。

【0035】

具体的には、ゲート信号は、一定周波数ｆでＨレベルおよびＬレベルにされる。ゲート信号がＨレベルにされるとスイッチング素子Ｑ１，Ｑ２がオンし、ゲート信号がＬレベルにされるとスイッチング素子Ｑ１，Ｑ２がオフする。

【0036】

スイッチング素子Ｑ１，Ｑ２がオンされると、正極電線ＰＬ１からスイッチング素子Ｑ１，Ｑ２、電流制御リアクトル１０２、および直流電源２を介して負極電線ＮＬ１に至る経路に電流が流れ、直流電源２に電力が伝送されるとともに、電流制御リアクトル１０２に電磁エネルギーが蓄えられる。スイッチング素子Ｑ１，Ｑ２がオフされると、電流制御リアクトル１０２の第２端から直流電源２およびスイッチング素子Ｑ３，Ｑ４のダイオードを介して電流制御リアクトル１０２の第１端に至る経路で電流が流れ、直流電源２に電力が伝送されるとともに、電流制御リアクトル１０２の電磁エネルギーが放出される。ゲート信号がＨレベルにされる時間と１周期（１／ｆ）との比であるデューティ比を調整することにより、直流電源２の端子間電圧を所望の直流電圧に調整することが可能となっている。

【0037】

直流電源２から直流電源１に電力を伝送する場合には、電力変換装置１００は、直流電源２から一対の入出力端子Ｔ３，Ｔ４に入力される直流電圧Ｖ２を昇圧して、一対の入出力端子Ｔ１，Ｔ２を介して直流電源１に出力する。この場合、ブリッジ回路１１０の上アーム１１２を構成するスイッチング素子Ｑ１，Ｑ２はオフ状態に固定される。ブリッジ回路１１０の下アーム１１４を構成するスイッチング素子Ｑ３，Ｑ４は、コントローラ１０４からのゲート信号によってオンオフを同期制御する。

【0038】

具体的には、ゲート信号は、一定周波数ｆでＨレベルおよびＬレベルにされる。ゲート信号がＨレベルにされるとスイッチング素子Ｑ３，Ｑ４がオンし、ゲート信号がＬレベルにされるとスイッチング素子Ｑ３，Ｑ４がオフする。

【0039】

スイッチング素子Ｑ３，Ｑ４がオンされると、直流電源２から正極電線ＰＬ２、電流制御リアクトル１０２およびスイッチング素子Ｑ３，Ｑ４を介して負極電線ＮＬ１に至る経路に電流が流れ、電流制御リアクトル１０２に電磁エネルギーが蓄えられる。スイッチング素子Ｑ３，Ｑ４がオフされると、電流制御リアクトル１０２からスイッチング素子Ｑ３，Ｑ４に流れていた電流が電流制御リアクトル１０２からスイッチング素子Ｑ１，Ｑ２のダイオードに転流され、正極電線ＰＬ１、および直流電源１を介して負極電線ＮＬ１に至る経路に電流が流れ、直流電源１に電力が伝送されるとともに、電流制御リアクトル１０２の電磁エネルギーが放出される。ゲート信号のデューティ比を調整することにより、直流電源１の電圧Ｖ１を所望の直流電圧に調整することが可能となっている。

【0040】

このように上アーム１１２を構成するスイッチング素子Ｑ１，Ｑ２のオンオフを同期制御するとともに、下アーム１１４を構成するスイッチング素子Ｑ３，Ｑ４のオンオフを同期制御することにより、電力変換装置１００は、直流電源１と直流電源２との間で電力を伝送する。上アーム１１２および下アーム１１４の各々を、直列接続された複数のスイッチング素子Ｑで構成することにより、低耐圧のスイッチング素子で高耐圧特性を有するブリッジ回路１１０を実現することができる。

【0041】

しかしながら、一方で、複数のスイッチング素子Ｑを直列接続することにより、スイッチング素子Ｑおよび駆動回路１５０の特性差に起因して、複数のスイッチング素子Ｑに「電圧アンバランス」が生じる場合がある。「電圧アンバランス」とは、直列接続された複数のスイッチング素子Ｑに均等に電圧が負担されず、各スイッチング素子Ｑの出力電圧が不均衡になることである。

【0042】

例えば、上アーム１１２を構成するスイッチング素子Ｑ１，Ｑ２の間でターンオフのタイミングがずれたことによって、スイッチング素子Ｑ１が先にオフし、スイッチング素子Ｑ２がオンしている状態では、スイッチング素子Ｑ１にのみ高い電圧がかかることになる。素子耐圧を超える電圧がスイッチング素子Ｑ１にかかることで、スイッチング素子Ｑ１が破壊されるおそれがある。

【0043】

このような電圧アンバランスを抑制するために、実施の形態１では、直列接続される複数のスイッチング素子Ｑ１～Ｑ４の少なくとも１つのスイッチング素子Ｑに調速回路１２０を接続する。図１の例では、複数のスイッチング素子Ｑ１～Ｑ４の全てに調速回路１２０が接続されている。

【0044】

調速回路１２０は、対応するスイッチング素子Ｑの出力電圧に応じて、当該スイッチング素子Ｑのゲート電圧Ｖｇｓを上昇（シフト）させるように構成されている。ゲート電圧の上昇量（シフト量）ΔＶｇｓは、駆動回路１５０からスイッチング素子Ｑのゲート端子に印加されるオンゲート電圧Ｖｇｏｎおよびオフゲート電圧Ｖｇｏｆｆにそれぞれ加算される。これにより、オンゲート電圧Ｖｇｏｎおよびオフゲート電圧Ｖｇｏｆｆが嵩上げされる。このオンゲート電圧Ｖｇｏｎおよびオフゲート電圧Ｖｇｏｆｆの嵩上げによって、スイッチング素子Ｑのターンオンおよび／またはターンオフにおいて、スイッチング素子Ｑにゲート信号が与えられてから実際にスイッチング素子Ｑがスイッチングするまでの時間を調整することができる。

【0045】

＜調速回路の構成例＞
図２は、調速回路１２０の構成例を示す図である。図２に示すように、調速回路１２０は、蓄電要素１２１と、整流要素１２２と、抵抗要素１２３とを含む。

【0046】

蓄電要素１２１は、スイッチング素子Ｑのドレインおよびソースの間に電気的に接続される。蓄電要素１２１は、例えば、コンデンサである。蓄電要素１２１は、例えば、スイッチング素子Ｑの出力容量と同程度の容量値を有する。なお、スイッチング素子Ｑの出力容量は、ゲート－ドレイン間容量とドレイン－ソース間容量との和に相当する。

【0047】

整流要素１２２は、スイッチング素子Ｑのドレインと蓄電要素１２１の第１端との間に接続される。すなわち、整流要素１２２および蓄電要素１２１は、スイッチング素子Ｑのドレインおよびソースの間に直列に接続される。整流要素１２２は、例えば、ダイオードである。整流要素１２２のアノードはスイッチング素子Ｑのドレインと接続され、整流要素１２２のカソードは蓄電要素１２１の第１端と接続される。すなわち、整流要素１２２は、蓄電要素１２１に電流が流れ込む方向に接続される。

【0048】

抵抗要素１２３は、整流要素１２２および蓄電要素１２１の接続点と、スイッチング素子Ｑのゲート端子との間に電気的に接続される。抵抗要素１２３の抵抗値は、駆動回路１５０に含まれるゲート抵抗Ｒｇの抵抗値よりも大きい。抵抗要素１２３は、例えば数ｋΩの抵抗値を有する。抵抗要素１２３は「第１の抵抗要素」の一実施例に対応する。

【0049】

駆動回路１５０は、ゲートドライバ（ＧＤ）１５１と、ゲート抵抗Ｒｇとを含む。ゲートドライバ１５１は、ゲート抵抗Ｒｇを介してスイッチング素子Ｑのゲート端子に接続される。ゲートドライバ１５１は、コントローラ１０４（図１）からゲート信号を受け、ゲート信号に従って、スイッチング素子Ｑのオンオフを制御する。ゲートドライバ１５１は、ゲート抵抗Ｒｇの第１端と接続される。ゲート抵抗Ｒｇの第２端は、スイッチング素子Ｑのゲート端子と接続される。

【0050】

ここで、図２において、スイッチング素子Ｑがスイッチングする場合を想定する。
スイッチング素子Ｑがターンオフすると、スイッチング素子Ｑのドレイン電圧Ｖｄｓが上昇し始める。整流要素１２２および蓄電要素１２１の直列回路には、スイッチング素子Ｑのドレイン電圧Ｖｄｓが印加される。整流要素１２２を介して蓄電要素１２１に電流が流れ込むことにより、蓄電要素１２１に電荷が蓄えられる。この蓄電要素１２１の充電により、蓄電要素１２１の端子間電圧は、スイッチング素子Ｑのドレイン電圧Ｖｄｓと等しい電圧まで上昇する。

【0051】

続いてスイッチング素子Ｑがターンオンされると、ドレイン電圧Ｖｄｓは低下し始める。ただし、整流要素１２２の作用により、蓄電要素１２１に蓄えられている電荷は放電されず、その結果、蓄電要素１２１の端子間電圧は低下しない。すなわち、蓄電要素１２１の端子間電圧は、スイッチング素子Ｑのオフ状態のときのドレイン電圧Ｖｄｓに保持される。したがって、電圧アンバランスによってスイッチング素子Ｑのドレイン電圧Ｖｄｓ（出力電圧）が上昇すると、この出力電圧の上昇に従って蓄電要素１２１の端子間電圧も上昇することになる。

【0052】

蓄電要素１２１の端子間電圧が上昇すると、図２中に矢印Ａ１で示すように、蓄電要素１２１から抵抗要素１２３、スイッチング素子Ｑのゲート端子、ゲート抵抗Ｒｇ、およびゲートドライバ１５１を介してスイッチング素子Ｑのソースに至る経路で電流が流れる。ゲート抵抗Ｒｇの電圧降下分に相当する電圧が、スイッチング素子Ｑのゲート端子およびソース間に印加される。その結果、ゲート抵抗Ｒｇの電圧降下分だけゲート電圧Ｖｇｓが上昇（シフト）する。

【0053】

図３は、調速回路１２０によるゲート電圧Ｖｇｓの上昇を説明する図である。図３には、スイッチング素子Ｑのゲート電圧Ｖｇｓの波形が示されている。図中の点線は、調速回路１２０が接続されていないスイッチング素子Ｑのゲート電圧Ｖｇｓの波形を示している。図中の実線は、調速回路１２０が接続されているスイッチング素子Ｑのゲート電圧Ｖｇｓの波形を示している。

【0054】

点線で示されるゲート電圧Ｖｇｓの波形に着目すると、時刻ｔ１にてスイッチング素子Ｑ１のゲート端子にオンゲート電圧Ｖｇｏｎが印加されると、スイッチング素子Ｑの入力容量を充電しながらゲート電圧Ｖｇｓが上昇する。スイッチング素子Ｑの入力容量は、ゲート－ソース間容量とゲート－ドレイン間容量との和に相当する。ゲート電圧Ｖｇｓがゲート閾値電圧Ｖｔｈを超えると（時刻ｔ２）、スイッチング素子Ｑがターンオンし始める。スイッチング素子Ｑがターンオンし始めると、ドレイン電圧Ｖｄｓが下がり始める。ゲート電圧Ｖｇｓは、オンゲート電圧Ｖｇｏｎまで上昇する。

【0055】

時刻ｔ３にてスイッチング素子Ｑ１のゲート端子にオフゲート電圧Ｖｇｏｆｆが印加されると、スイッチング素子Ｑのゲート－ソース間容量が放電されるため、ゲート電圧Ｖｇｓが徐々に低下する。ゲート電圧Ｖｇｓがゲート閾値電圧Ｖｔｈ未満になると（時刻ｔ４）、スイッチング素子Ｑがターンオフし始める。スイッチング素子Ｑがターンオフし始めると、ドレイン電圧Ｖｄｓが上がり始める。ゲート電圧Ｖｇｓは、オフゲート電圧Ｖｇｏｆｆまで低下する。以下では、スイッチング素子Ｑがターンオンするタイミング（時刻ｔ２）からターンオフするタイミング（時刻ｔ４）までの時間を「オン時間Ｔｏｎ」と称する。

【0056】

図２で説明したように、スイッチング素子Ｑに調速回路１２０を接続した構成では、ゲート抵抗Ｒｇの電圧降下分だけゲート電圧Ｖｇｓが上昇する。なお、ゲート電圧の上昇量ΔＶｇｓは、蓄電要素１２１の端子間電圧が大きくなるほど、すなわち、オフ状態のスイッチング素子Ｑの出力電圧が大きくなるほど大きくなる。

【0057】

実線で示されるゲート電圧Ｖｇｓの波形を参照して、ゲート電圧の上昇量ΔＶｇｓは、スイッチング素子Ｑのゲート端子に印加されるオフゲート電圧Ｖｇｏｆｆおよびオンゲート電圧Ｖｇｏｎに加算される。これにより、オンゲート電圧Ｖｇｏｎおよびオフゲート電圧Ｖｇｏｆｆが嵩上げされる。その結果、時刻ｔ２よりも早い時刻ｔ５にてゲート電圧Ｖｇｓがゲート閾値電圧Ｖｔｈを超えて、スイッチング素子Ｑがターンオンし始める。また、時刻ｔ４よりも遅い時刻ｔ６にてゲート電圧Ｖｇｓがゲート閾値電圧Ｖｔｈ未満となり、スイッチング素子Ｑがターンオフし始める。

【0058】

このようにスイッチング素子Ｑに調速回路１２０を接続したことにより、スイッチング素子Ｑがターンオンするタイミングが早められるとともに、スイッチング素子Ｑがターンオフするタイミングが遅らされる。その結果、調速回路１２０を接続したスイッチング素子Ｑのオン時間Ｔｏｎは、調速回路１２０を接続しないスイッチング素子Ｑのオン時間Ｔｏｎよりも長くなる。なお、図示は省略するが、調速回路１２０は、スイッチング素子Ｑがターンオンするタイミングを早める、または、スイッチング素子Ｑがターンオフするタイミングを遅らせることによって、スイッチング素子Ｑのオン時間Ｔｏｎを長くする構成としてもよい。

【0059】

調速回路１２０が接続されるスイッチング素子Ｑのオン時間Ｔｏｎの長さは、ゲート電圧の上昇量ΔＶｇｓに依存する。ゲート電圧の上昇量ΔＶｇｓが大きくなるほど、スイッチング素子Ｑのオン時間Ｔｏｎが長くなる。上述したように、ゲート電圧の上昇量ΔＶｇｓは、蓄電要素１２１の端子間電圧（オフ状態のスイッチング素子Ｑの出力電圧）が大きくなるほど大きくなる。したがって、蓄電要素１２１の端子間電圧（オフ状態のスイッチング素子Ｑの出力電圧）が大きくなるに従って、スイッチング素子Ｑのオン時間Ｔｏｎが長くなる。反対に、蓄電要素１２１の端子間電圧（オフ状態のスイッチング素子Ｑの出力電圧）が小さくなるに従って、スイッチング素子Ｑのオン時間Ｔｏｎが短くなる。

【0060】

ここで、上アーム１１２を構成するスイッチング素子Ｑ１，Ｑ２に電圧アンバランスが生じている場合を想定する。以下では、スイッチング素子Ｑ１のドレイン電圧ＶｄｓをＶｄｓ１とし、スイッチング素子Ｑ２のドレイン電圧ＶｄｓをＶｄｓ２とする。また、スイッチング素子Ｑ１のオン時間ＴｏｎをＴｏｎ１とし、スイッチング素子Ｑ２のオン時間ＴｏｎをＴｏｎ２とする。

【0061】

オフ状態のスイッチング素子Ｑ１，Ｑ２において、Ｖｄｓ１＞Ｖｄｓ２の関係が存在している場合には、スイッチング素子Ｑ１，Ｑ２の各々に接続された調速回路１２０によって、スイッチング素子Ｑ１，Ｑ２のオン時間Ｔｏｎに、Ｔｏｎ１＞Ｔｏｎ２の関係が生成される。

【0062】

Ｔｏｎ１＞Ｔｏｎ２となる場合には、スイッチング素子Ｑ１，Ｑ２のオンオフを同期制御するときに、スイッチング素子Ｑ１がオンする一方で、スイッチング素子Ｑ２がオフしている時間が生じる。この時間にはスイッチング素子Ｑ２にのみ高い電圧がかかることになる。したがって、Ｖｄｓ２が上昇するとともに、Ｖｄｓ１が下降する。これにより、Ｖｄｓ１およびＶｄｓ２の差が小さくなり、スイッチング素子Ｑ１，Ｑ２の電圧アンバランスが抑制される。

【0063】

なお、Ｖｄｓ２が上昇したことによって、Ｖｄｓ１＜Ｖｄｓ２の関係が生じた場合には、上述した動作とは対照的に、調速回路１２０によって、スイッチング素子Ｑ１，Ｑ２のオン時間Ｔｏｎに、Ｔｏｎ１＜Ｔｏｎ２の関係が生成される。したがって、スイッチング素子Ｑ１，Ｑ２のオンオフを同期制御するときに、スイッチング素子Ｑ２がオンする一方で、スイッチング素子Ｑ１がオフしている時間が生じるため、スイッチング素子Ｑ１にのみ高い電圧がかかることになる。その結果、Ｖｄｓ１が上昇するとともに、Ｖｄｓ２が下降する。Ｖｄｓ１およびＶｄｓ２の差が小さくなるため、スイッチング素子Ｑ１，Ｑ２の電圧アンバランスが抑制される。

【0064】

下アーム１１４を構成するスイッチング素子Ｑ３，Ｑ４に電圧アンバランスが生じている場合においても同様に、スイッチング素子Ｑ３，Ｑ４の各々に接続されている調速回路１２０によって、電圧アンバランスを抑制することができる。

【0065】

＜実施の形態１の効果＞
以上説明したように、実施の形態１に従う電力変換装置１００によれば、直列接続される複数のスイッチング素子Ｑの各々に調速回路１２０を接続したことにより、オフ状態のスイッチング素子Ｑの出力電圧の上昇に応じてスイッチング素子Ｑのゲート電圧の上昇量ΔＶｇｓを増やして、スイッチング素子Ｑのオン時間Ｔｏｎを長くすることができる。

【0066】

これによると、複数のスイッチング素子Ｑに電圧アンバランスが生じている場合には、出力電圧が大きいスイッチング素子Ｑのオン時間Ｔｏｎが、出力電圧が小さいスイッチング素子Ｑのオン時間Ｔｏｎよりも長くなるため、出力電圧が小さいスイッチング素子Ｑの電圧負担を増やすことができる。この結果、複数のスイッチング素子Ｑの電圧アンバランスを抑制することができる。

【0067】

また、実施の形態１に従う電力変換装置１００によれば、特許文献１に記載される電力変換装置と比較して、各スイッチング素子に印加するゲート信号の遅れ時間を調整するための補正回路（遅れ時間発生回路および遅れ時間コントローラ）が不要となる。したがって、高速で駆動する複数のスイッチング素子の電圧アンバランスを抑制することが可能となる。これによると、電力変換装置の設計時に、安全率を考慮して各スイッチング素子の耐圧を必要以上に大きくすることを抑制することができる。その結果、各スイッチング素子に生じる電力損失の増加を抑制して、電力変換効率を向上させることができる。

【0068】

実施の形態１の第１変形例．
実施の形態１では、直列接続される複数のスイッチング素子Ｑ１～Ｑ４の各々に調速回路１２０を接続する構成例について説明したが、スイッチング素子Ｑ１～Ｑ４の少なくとも１つのスイッチング素子に調速回路１２０を接続する構成としても、当該少なくとも１つのスイッチング素子を含むアームに生じる電圧アンバランスを抑制することができる。

【0069】

図４は、実施の形態１の第１変形例に従う電力変換装置の主回路構成図である。第１変形例に従う電力変換装置１００は、図１に示した電力変換装置１００とは、１個のスイッチング素子Ｑにのみ調速回路１２０が接続されている点が異なる。図４の例では、スイッチング素子Ｑ１にのみ調速回路１２０が接続されているが、スイッチング素子Ｑ２～Ｑ４のいずれか１つに調速回路１２０を接続する構成としてもよい。

【0070】

図４の例では、調速回路１２０の作用により、スイッチング素子Ｑ１のドレイン電圧Ｖｄｓ１の上昇に応じて、スイッチング素子Ｑ１のゲート電圧Ｖｇｓが上昇する。スイッチング素子Ｑ１のゲート電圧の上昇量ΔＶｇｓは、ドレイン電圧Ｖｄｓ１に応じて変化する。そして、このゲート電圧の上昇量ΔＶｇｓに応じて、スイッチング素子Ｑ１のオン時間Ｔｏｎ１の長さが変化する。

【0071】

したがって、上アーム１１２を構成するスイッチング素子Ｑ１，Ｑ２のドレイン電圧Ｖｄｓに、Ｖｄｓ１＞Ｖｄｓ２の関係が存在する場合には、スイッチング素子Ｑ１，Ｑ２のオン時間Ｔｏｎに、Ｔｏｎ１＞Ｔｏｎ２の関係が生じる。これによると、スイッチング素子Ｑ１，Ｑ２のオンオフを同期制御するときに、スイッチング素子Ｑ１がオンする一方で、スイッチング素子Ｑ２がオフしている時間が生じ、スイッチング素子Ｑ２にのみ高い電圧がかかることになる。Ｖｄｓ２が上昇するとともにＶｄｓ１が下降することにより、スイッチング素子Ｑ１，Ｑ２の電圧アンバランスが抑制される。

【0072】

また、Ｖｄｓ１が下降するととともにＶｄｓ２が上昇するに従って、スイッチング素子Ｑ１のゲート電圧の上昇量ΔＶｇｓが減少するため、スイッチング素子Ｑ１のオン時間Ｔｏｎ１が短くなる。これにより、Ｔｏｎ１とＴｏｎ２との差が小さくなるため、スイッチング素子Ｑ２にのみ高い電圧がかかる時間が短くなる。その結果、Ｖｄｓ２の上昇が抑制される。このようにしてスイッチング素子Ｑ１，Ｑ２の電圧アンバランスが抑制される。

【0073】

なお、図４の例では、下アーム１１４を構成するスイッチング素子Ｑ３，Ｑ４には調速回路１２０が接続されていないため、スイッチング素子Ｑ３，Ｑ４のゲート電圧Ｖｇｓを上昇させることができない。したがって、スイッチング素子Ｑ３，Ｑ４の電圧アンバランスを抑制することができない。ただし、スイッチング素子Ｑ３，Ｑ４をオフ状態に固定する態様（直流電源１から直流電源２に電力を伝送する態様）に限定して電力変換装置１００を使用する場合には、図４に示した構成例を適用することが考えられる。

【0074】

実施の形態１の第２変形例．
実施の形態１では、各アームが２個のスイッチング素子Ｑの直列回路により構成されるブリッジ回路１１０を備える電力変換装置１００について説明した。ただし、電力変換装置１００が、各アームが３個以上のスイッチング素子Ｑの直列回路により構成されるブリッジ回路１１０を備える構成においても、電圧アンバランスを抑制することができる。

【0075】

図５は、実施の形態１の第２変形例に従う電力変換装置の主回路構成図である。第２変形例に従う電力変換装置１００は、図１に示した電力変換装置１００とは、ブリッジ回路１１０の構成が異なる。

【0076】

図５に示すように、ブリッジ回路１１０は、６個のスイッチング素子Ｑ１～Ｑ６と、６個の駆動回路１５０とを含む。６個のスイッチング素子Ｑ１～Ｑ６は、正極電線ＰＬ１と負極電線ＮＬ１との間に直列に接続されている。

【0077】

スイッチング素子Ｑ１のドレインは正極電線ＰＬ１に接続され、スイッチング素子Ｑ１のソースはスイッチング素子Ｑ２のドレインに接続されている。スイッチング素子Ｑ２のソースはスイッチング素子Ｑ３のドレインに接続されている。スイッチング素子Ｑ３のソースはノードＮＤ１に接続されている。スイッチング素子Ｑ４のドレインはノードＮＤ１に接続され、スイッチング素子Ｑ４のソースはスイッチング素子Ｑ５のドレインに接続されている。スイッチング素子Ｑ５のソースはスイッチング素子Ｑ６のドレインに接続されている。スイッチング素子Ｑ６のソースは負極電線ＮＬ１に接続されている。すなわち、ノードＮＤ１は、スイッチング素子Ｑ３およびスイッチング素子Ｑ４の接続点に相当する。

【0078】

ブリッジ回路１１０において、正極電線ＰＬ１とノードＮＤ１との間に直列接続される３個のスイッチング素子Ｑ１～Ｑ３は上アーム１１２を構成し、ノードＮＤ１と負極電線ＮＬ１との間に直列接続される３個のスイッチング素子Ｑ４～Ｑ６は下アーム１１４を構成する。スイッチング素子Ｑ１～Ｑ３は「第１のスイッチング素子」の一実施例に対応し、スイッチング素子Ｑ４～Ｑ６は「第２のスイッチング素子」の一実施例に対応する。

【0079】

６個の駆動回路１５０は、６個のスイッチング素子Ｑ１～Ｑ６にそれぞれ対応して設けられる。複数の駆動回路１５０は、コントローラ１０４と通信可能に接続される。各駆動回路１５０は、コントローラ１０４から与えられるゲート信号に従って、対応するスイッチング素子Ｑを駆動することにより、スイッチング素子Ｑのオンオフを制御する。

【0080】

第２変形例に従う電力変換装置１００の動作は、実施の形態１に従う電力変換装置１００の動作と基本的に同じである。すなわち、直流電源１から直流電源２に電力を伝送する場合には、ブリッジ回路１１０の下アーム１１４を構成するスイッチング素子Ｑ４～Ｑ６はオフ状態に固定される。ブリッジ回路１１０の上アーム１１２を構成するスイッチング素子Ｑ１～Ｑ３は、コントローラ１０４からのゲート信号によってオンオフを同期制御する。直流電源２から直流電源１に電力を伝送する場合には、ブリッジ回路１１０の上アーム１１２を構成するスイッチング素子Ｑ１～Ｑ３はオフ状態に固定される。ブリッジ回路１１０の下アーム１１４を構成するスイッチング素子Ｑ４～Ｑ６は、コントローラ１０４からのゲート信号によってオンオフを同期制御する。

【0081】

上アーム１１２を構成するスイッチング素子Ｑの個数をａとし、当該のスイッチング素子Ｑに接続される調速回路１２０の個数をｂとした場合において、ｂはａ－１以上ａ以下であることが好ましい。ただし、ａは２以上の整数である。図５の例では、上アーム１１２を構成する３個のスイッチング素子Ｑ１～Ｑ３の全てに調速回路１２０を接続することができる。あるいは、３個のスイッチング素子Ｑ１～Ｑ３のうちの２個のスイッチング素子Ｑに調速回路１２０を接続することができる。

【0082】

上アーム１１２において、スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点ｎ１の電圧と、スイッチング素子Ｑ２とスイッチング素子Ｑ３との接続点ｎ２の電圧とは互いに独立に変動する。接続点ｎ１の電圧は、主にスイッチング素子Ｑ１のドレイン電圧Ｖｄｓに応じて変動する。接続点ｎ２の電圧は、主にスイッチング素子Ｑ３のドレイン電圧Ｖｄｓに応じて変動する。

【0083】

接続点ｎ１の電圧変動に対応するためには、スイッチング素子Ｑ１，Ｑ２の少なくとも一方に調速回路１２０を接続する必要がある。接続点ｎ２の電圧変動に対応するためには、スイッチング素子Ｑ２，Ｑ３の少なくとも一方に調速回路１２０を接続する必要がある。ただし、スイッチング素子Ｑ２にのみ調速回路１２０を接続する構成では、互いに独立する接続点ｎ１，ｎ２の電圧変動に対応することができない。したがって、図５に示すように、上アーム１１２におけるスイッチング素子Ｑの接続点の個数に相当する数の調速回路１２０が必要となる。

【0084】

下アーム１１４においても同様に、下アーム１１４を構成するスイッチング素子Ｑの個数をｃとし、当該スイッチング素子Ｑに接続される調速回路１２０の個数をｄとした場合において、ｄはｃ－１以上ｃ以下であることが好ましい。ただし、ｃは２以上の整数である。図５の例では、下アーム１１４を構成する３個のスイッチング素子Ｑ４～Ｑ６の全てに調速回路１２０を接続することができる。あるいは、３個のスイッチング素子Ｑ４～Ｑ６のうちの２個のスイッチング素子Ｑに調速回路１２０を接続することができる。なお、上アーム１１２に接続される調速回路１２０の個数ｂと、下アーム１１４に接続される調速回路１２０の個数ｄとは必ずしも一致していなくてもよい。

【0085】

実施の形態２．
図６は、実施の形態２に従う電力変換装置１００の主回路構成図である。図６に示すように、実施の形態２に従う電力変換装置１００は、図１に示した実施の形態１に従う電力変換装置１００とは、電圧保持要素１０５を備える点が異なる。

【0086】

電圧保持要素１０５の第１端は、スイッチング素子Ｑ１およびスイッチング素子Ｑ２の接続点ｎ１に接続される。電圧保持要素１０５の第２端は、スイッチング素子Ｑ３およびスイッチング素子Ｑ４の接続点ｎ３に接続される。電圧保持要素１０５は、例えば、コンデンサである。電圧保持要素１０５の容量は、直流リンクキャパシタ１０１の容量よりも小さい。電圧保持要素１０５は、蓄電池で構成されてもよい。

【0087】

電圧保持要素１０５は、接続点ｎ１および接続点ｎ３の間に直列に接続されるスイッチング素子Ｑ２，Ｑ３のドレイン電圧Ｖｄｓ（出力電圧）の和を保持する作用を有する。また、直流リンクキャパシタ１０１が直流電源１の電圧（スイッチング素子Ｑ１～Ｑ４のドレイン電圧Ｖｄｓ（出力電圧）の和に相当）を保持する作用を有することから、電圧保持要素１０５は、副次的にスイッチング素子Ｑ２，Ｑ３のドレイン電圧Ｖｄｓ（出力電圧）の和を保持する作用を有する。電圧保持要素１０５は、後述するように、調速回路１２０とともに、スイッチング素子Ｑ１～Ｑ４の電圧アンバランスを抑制する効果を奏する。電圧保持要素１０５は「第１の電圧保持要素」の一実施例に対応する。

【0088】

実施の形態２に従う電力変換装置１００の動作は、実施の形態１に従う電力変換装置１００と同じである。すなわち、上アーム１１２を構成するスイッチング素子Ｑ１，Ｑ２のオンオフを同期制御するとともに、下アーム１１４を構成するスイッチング素子Ｑ３，Ｑ４のオンオフを同期制御することにより、電力変換装置１００は、直流電源１と直流電源２との間で電力を伝送する。

【0089】

ただし、図６に示す電力変換装置１００は、スイッチング素子Ｑ１，Ｑ２をオンする第１のモードと、スイッチング素子Ｑ１，Ｑ３をオンする第２のモードと、スイッチング素子Ｑ３，Ｑ４をオンする第３のモードとを切り替えて実行することにより、Ｖ１（直流電源１の電圧），Ｖ１／２，０の３レベルの直流電圧を直流電源２に出力することも可能である。

【0090】

ここで、図６に示す電力変換装置１００において、上アーム１１２を構成するスイッチング素子Ｑ１，Ｑ２に電圧アンバランスが生じている場合を想定する。以下では、スイッチング素子Ｑ１のドレイン電圧ＶｄｓをＶｄｓ１とし、スイッチング素子Ｑ２のドレイン電圧ＶｄｓをＶｄｓ２とする。また、スイッチング素子Ｑ１のオン時間ＴｏｎをＴｏｎ１とし、スイッチング素子Ｑ２のオン時間ＴｏｎをＴｏｎ２とする。

【0091】

オフ状態のスイッチング素子Ｑ１，Ｑ２において、Ｖｄｓ１＞Ｖｄｓ２の関係が存在している場合には、スイッチング素子Ｑ１，Ｑ２の各々に接続された調速回路１２０によって、スイッチング素子Ｑ１，Ｑ２のオン時間Ｔｏｎに、Ｔｏｎ１＞Ｔｏｎ２の関係が生成される。これにより、スイッチング素子Ｑ１，Ｑ２のオンオフを同期制御するときに、スイッチング素子Ｑ１がオンする一方で、スイッチング素子Ｑ２がオフしている時間が生じる。この時間、電力変換装置１００には、図７に示すような電流経路が形成される。

【0092】

図７は、スイッチング素子Ｑ１のみがオンしている状態における電流経路を説明する図である。図７に示すように、スイッチング素子Ｑ１がオンし、スイッチング素子Ｑ２がオフしている。スイッチング素子Ｑ３，Ｑ４はオフ状態に固定されている。この場合、図７中に矢印Ａ２で示すように、正極電線ＰＬ１からスイッチング素子Ｑ１、電圧保持要素１０５、スイッチング素子Ｑ３のダイオード、電流制御リアクトル１０２、および直流電源２を介して負極電線ＮＬ１に至る経路に電流が流れる。この電流によって電圧保持要素１０５に電荷が蓄えられ、電圧保持要素１０５の端子間電圧が上昇する。そして、電圧保持要素１０５の端子間電圧の上昇に伴って、ターンオフ後のスイッチング素子Ｑ１のドレイン電圧Ｖｄｓ１が下降する。これにより、スイッチング素子Ｑ１，Ｑ２の電圧アンバランスが抑制される。

【0093】

なお、オフ状態のスイッチング素子Ｑ１のドレイン電圧Ｖｄｓ１が下降すると、スイッチング素子Ｑ１に接続される調速回路１２０の作用により、スイッチング素子Ｑ１のゲート電圧の上昇量ΔＶｇｓが減少する。Ｖｄｓ１とＶｄｓ２とが均衡し、スイッチング素子Ｑ１のオン時間Ｔｏｎ１がスイッチング素子Ｑ２のオン時間Ｔｏｎ２に等しくなることにより、図７に示す電流が流れなくなる。

【0094】

反対に、オフ状態のスイッチング素子Ｑ１，Ｑ２において、Ｖｄｓ１＜Ｖｄｓ２の関係が存在している場合には、スイッチング素子Ｑ１，Ｑ２の各々に接続された調速回路１２０によって、スイッチング素子Ｑ１，Ｑ２のオン時間Ｔｏｎに、Ｔｏｎ１＜Ｔｏｎ２の関係が生成される。これにより、スイッチング素子Ｑ１，Ｑ２のオンオフを同期制御するときに、スイッチング素子Ｑ１がオフする一方で、スイッチング素子Ｑ２がオンしている時間が生じる。この時間、電力変換装置１００には、図８に示すような電流経路が形成される。

【0095】

図８は、スイッチング素子Ｑ２のみがオンしている状態における電流経路を説明する図である。図８に示すように、スイッチング素子Ｑ１がオフし、スイッチング素子Ｑ２がオンしている。スイッチング素子Ｑ３，Ｑ４はオフ状態に固定されている。この場合、図８中に矢印Ａ３で示すように、電圧保持要素１０５からスイッチング素子Ｑ２、電流制御リアクトル１０２、直流電源２、負極電線ＮＬ１、およびスイッチング素子Ｑ４のダイオードを介して電圧保持要素１０５に至る経路に電流が流れる。この電流によって電圧保持要素１０５に蓄えられていた電荷が放出され、電圧保持要素１０５の端子間電圧が下降する。そして、電圧保持要素１０５の端子間電圧の下降によって、ターンオフ後のスイッチング素子Ｑ２のドレイン電圧Ｖｄｓ２が下降する。これにより、スイッチング素子Ｑ１，Ｑ２の電圧アンバランスが抑制される。

【0096】

オフ状態のスイッチング素子Ｑ２のドレイン電圧Ｖｄｓ２が下降すると、スイッチング素子Ｑ２に接続される調速回路１２０の作用により、スイッチング素子Ｑ２のゲート電圧の上昇量ΔＶｇｓが減少する。Ｖｄｓ１とＶｄｓ２とが均衡し、スイッチング素子Ｑ２のオン時間Ｔｏｎ２がスイッチング素子Ｑ１のオン時間Ｔｏｎ１に等しくなることにより、図８に示す電流が流れなくなる。

【0097】

＜実施の形態２の効果＞
以上説明したように、実施の形態２に従う電力変換装置１００によれば、スイッチング素子Ｑ２，Ｑ３の出力電圧の和を保持する電圧保持要素１０５を設けたことにより、スイッチング素子Ｑ１，Ｑ２に電圧アンバランスが生じた場合に、調速回路１２０の作用によって電圧保持要素１０５の充電または放電が行なわれる。電圧保持要素１０５の端子間電圧が上昇または下降することに伴って、スイッチング素子Ｑ１，Ｑ２の出力電圧が上昇または下降することにより、スイッチング素子Ｑ１，Ｑ２の電圧アンバランスが抑制される。

【0098】

スイッチング素子Ｑ３，Ｑ４に電圧アンバランスが生じた場合においても同様に、調速回路１２０の作用によって電圧保持要素１０５の充電または放電が行なわれる。電圧保持要素１０５の端子間電圧が上昇または下降することに伴って、スイッチング素子Ｑ３，Ｑ４の出力電圧が上昇または下降することにより、スイッチング素子Ｑ３，Ｑ４の電圧アンバランスが抑制される。

【0099】

実施の形態１に従う電力変換装置１００では、調速回路１２０がスイッチング素子Ｑ１，Ｑ２のオン時間Ｔｏｎに長短を生じさせることで、スイッチング素子Ｑ１，Ｑ２の電圧アンバランスを抑制することができる。

【0100】

これに対して、実施の形態２に従う電力変換装置１００では、スイッチング素子Ｑ１，Ｑ２のオン時間Ｔｏｎの長短に応じて電圧保持要素１０５の充電または放電が行なわれることによって、スイッチング素子Ｑ１，Ｑ２の電圧アンバランスをより効率的に抑制することができる。

【0101】

実施の形態２の第１変形例．
図９は、実施の形態２の第１変形例に従う電力変換装置１００の主回路構成図である。第１変形例に従う電力変換装置１００は、図６に示した電力変換装置１００とは、１個のスイッチング素子Ｑにのみ調速回路１２０が接続されている点が異なる。図９の例では、スイッチング素子Ｑ１にのみ調速回路１２０が接続されているが、スイッチング素子Ｑ２～Ｑ４のいずれか１つに調速回路１２０を接続する構成としてもよい。

【0102】

図９に示す電力変換装置１００は、図４に示した電力変換装置１００に電圧保持要素１０５を追加したものである。図４に示した電力変換装置１００では、スイッチング素子Ｑ１にのみ調速回路１２０を接続したことで、上アーム１１２を構成するスイッチング素子Ｑ１，Ｑ２の電圧アンバランスを抑制することができる。

【0103】

これに対して、図９に示す電力変換装置１００では、電圧保持要素１０５が、スイッチング素子Ｑ２，Ｑ３の出力電圧の和を保持するとともに、副次的にスイッチング素子Ｑ１、Ｑ４の出力電圧の和を保持する作用を有するため、上アーム１１２を構成するスイッチング素子Ｑ１，Ｑ２の電圧アンバランスだけでなく、下アーム１１４を構成するスイッチング素子Ｑ３，Ｑ４の電圧アンバランスも抑制することができる。

【0104】

具体的には、スイッチング素子Ｑ３，Ｑ４の電圧アンバランスは、電圧保持要素１０５の端子間電圧の上昇または下降となって現れる。そして、この電圧保持要素１０５の端子間電圧の上昇または下降は、スイッチング素子Ｑ１のドレイン電圧Ｖｄｓを上昇または下降させる。スイッチング素子Ｑ１に接続される調速回路１２０がドレイン電圧Ｖｄｓの上昇または下降を抑制するように動作することにより、結果的にスイッチング素子Ｑ３，Ｑ４の電圧アンバランスを抑制することができる。

【0105】

実施の形態２の第２変形例．
実施の形態２では、各アームが２個のスイッチング素子Ｑの直列回路により構成されるブリッジ回路１１０を備える電力変換装置１００について説明した。ただし、電力変換装置１００が、各アームが３個以上のスイッチング素子Ｑの直列回路により構成されるブリッジ回路１１０を備える構成においても、電圧アンバランスを抑制することができる。

【0106】

図１０は、実施の形態２の第２変形例に従う電力変換装置１００の主回路構成図である。第２変形例に従う電力変換装置１００は、図８に示した電力変換装置１００とは、ブリッジ回路１１０の構成が異なる。

【0107】

図１０に示すように、ブリッジ回路１１０は、６個のスイッチング素子Ｑ１～Ｑ６と、６個の駆動回路１５０とを含む。６個のスイッチング素子Ｑ１～Ｑ６は、正極電線ＰＬ１と負極電線ＮＬ１との間に直列に接続されている。

【0108】

電力変換装置１００は、電圧保持要素１０５，１０６を備える。電圧保持要素１０５の第１端は、スイッチング素子Ｑ１およびスイッチング素子Ｑ２の接続点ｎ１に接続される。電圧保持要素１０５の第２端は、スイッチング素子Ｑ５およびスイッチング素子Ｑ６の接続点ｎ４に接続される。電圧保持要素１０６の第１端は、スイッチング素子Ｑ２およびスイッチング素子Ｑ３の接続点ｎ２に接続される。電圧保持要素１０６の第２端は、スイッチング素子Ｑ４およびスイッチング素子Ｑ５の接続点ｎ３に接続される。すなわち、電圧保持要素１０５の第１端と第２端とは、上アーム１１２および下アーム１１４の接続点であるノードＮＤ１に対して対称性を有している。電圧保持要素１０６の第１端と第２端とは、上アーム１１２および下アーム１１４の接続点であるノードＮＤ１に対して対称性を有している。

【0109】

電圧保持要素１０５，１０６は、例えば、コンデンサである。電圧保持要素１０５，１０６の容量は、直流リンクキャパシタ１０１の容量よりも小さい。電圧保持要素１０５，１０６は、蓄電池で構成されてもよい。ブリッジ回路１１０に接続される電圧保持要素の個数は、ブリッジ回路１１０の各アームを構成するスイッチング素子Ｑの接続点の個数に等しい。電圧保持要素１－５，１０６は「第１の電圧保持要素」の一実施例に対応する。

【0110】

電圧保持要素１０５は、接続点ｎ１および接続点ｎ４の間に直列に接続されるスイッチング素子Ｑ２～Ｑ５のドレイン電圧Ｖｄｓ（出力電圧）の和を保持する作用を有する。電圧保持要素１０６は、接続点ｎ２および接続点ｎ３の間に直列に接続されるスイッチング素子Ｑ３，Ｑ４のドレイン電圧Ｖｄｓ（出力電圧）の和を保持する作用を有する。電圧保持要素１０６は、副次的にスイッチング素子Ｑ２，Ｑ５のドレイン電圧Ｖｄｓの和を保持する作用を有する。電圧保持要素１０６は、副次的にスイッチング素子Ｑ１，Ｑ６のドレイン電圧Ｖｄｓの和を保持する作用を有する。電圧保持要素１０５，１０６は、調速回路１２０とともに、スイッチング素子Ｑ１～Ｑ４の電圧アンバランスを抑制する効果を奏する。

【0111】

第２変形例に従う電力変換装置１００の動作は、実施の形態２に従う電力変換装置１００の動作と基本的に同じである。すなわち、直流電源１から直流電源２に電力を伝送する場合には、ブリッジ回路１１０の下アーム１１４を構成するスイッチング素子Ｑ４～Ｑ６はオフ状態に固定される。ブリッジ回路１１０の上アーム１１２を構成するスイッチング素子Ｑ１～Ｑ３は、コントローラ１０４からのゲート信号によってオンオフを同期制御する。直流電源２から直流電源１に電力を伝送する場合には、ブリッジ回路１１０の上アーム１１２を構成するスイッチング素子Ｑ１～Ｑ３はオフ状態に固定される。ブリッジ回路１１０の下アーム１１４を構成するスイッチング素子Ｑ４～Ｑ６は、コントローラ１０４からのゲート信号によってオンオフを同期制御する。

【0112】

上アーム１１２および下アーム１１４の接続点であるノードＮＤ１に対して対称性を有する２個のスイッチング素子Ｑのペアの個数をｅとし、ブリッジ回路１１０に接続される調速回路１２０の個数をｆとした場合において、ｆはｅ－１以上２ｅ以下であることが好ましい。ただし、ｅは２以上の整数である。さらに、ｆ＝ｅ－１の場合には、各調速回路１２０は、ｅ－１個のペアの各々において、２個のスイッチング素子Ｑのいずれか一方に接続されることが好ましい。

【0113】

図１０に示すようにノードＮＤ１に対して対称性を有する２個のスイッチング素子Ｑのペアの個数ｅが３である場合には、調速回路１２０の個数ｆは２以上６以下であることが好ましい。

【0114】

図１０には、ｆ＝ｅ－１のときの調速回路１２０の接続例が示されている。この接続例では、スイッチング素子Ｑ１，Ｑ６のペアの一方のスイッチング素子Ｑ６と、スイッチング素子Ｑ３，Ｑ４のペアの一方のスイッチング素子Ｑ４に調速回路１２０が接続されている。なお、調速回路１２０が接続されるｅ－１個のペアは、ｅ個のペアから任意に選択することができる。

【0115】

上アーム１１２において、スイッチング素子Ｑ１とスイッチング素子Ｑ２との接続点ｎ１の電圧と、スイッチング素子Ｑ２とスイッチング素子Ｑ３との接続点ｎ２の電圧とは互いに独立に変動する。図５で説明したように、接続点ｎ１，ｎ２の電圧変動に対応するためには、スイッチング素子Ｑ１～Ｑ３の接続点の個数に相当する数（すなわち、２個）の調速回路１２０が必要である。下アーム１１４においても同様に、接続点ｎ３，ｎ４の電圧変動に対応するためには、スイッチング素子Ｑ４～Ｑ６の接続点の個数に相当する数（すなわち、２個）の調速回路１２０が必要である。

【0116】

しかしながら、図１０に示す電力変換装置１００において、電圧保持要素１０５，１０６の各々は、ノードＮＤ１に対して対称性を有する２個のスイッチング素子Ｑのペアのドレイン電圧Ｖｄｓ（出力電圧）の和を保持する作用を有している。そのため、１つのペアを構成する２個のスイッチング素子Ｑの一方のスイッチング素子Ｑの出力電圧の上昇または下降は、他方のスイッチング素子Ｑの下降または上昇となって現れる。一方のスイッチング素子Ｑに調速回路１２０を接続することで、この調速回路１２０の作用によって当該スイッチング素子Ｑの出力電圧の上昇が抑制されると、これに伴って他方のスイッチング素子Ｑの出力電圧の下降が抑制されることになる。このようにして調速回路１２０の個数が２である場合においても、電圧保持要素１０５，１０６の作用により、スイッチング素子Ｑ１～Ｑ６の電圧アンバランスを抑制することが可能となる。

【0117】

実施の形態３．
実施の形態３では、調速回路１２０の他の構成例について説明する。以下に説明する調速回路１２０のいくつかの構成例は、その組み合わせを含めて、上述した実施の形態１，２および変形例に従う電力変換装置１００の調速回路１２０について、不都合または矛盾が生じない範囲内で適宜適用することができる。

【0118】

図１１は、調速回路１２０の第１変形例を示す図である。図１１に示すように、第１変形例に従う調速回路１２０は、図２に示した調速回路１２０とは、複数のツェナーダイオード１２４を含む点が異なる。図１１の例では、調速回路１２０は、４個のツェナーダイオード１２４を含んでいるが、ツェナーダイオード１２４の個数は４以外の複数または単数であってもよい。

【0119】

複数のツェナーダイオード１２４は、整流要素１２２および蓄電要素１２１の接続点とスイッチング素子Ｑのゲート端子との間に、抵抗要素１２３と直列に接続される。複数のツェナーダイオード１２４は、スイッチング素子Ｑのゲート電圧Ｖｇｓをクランプする。

【0120】

第１変形例では、蓄電要素１２１から抵抗要素１２３、複数のツェナーダイオード１２４、ゲート抵抗Ｒｇ、およびゲートドライバ１５１を介してスイッチング素子Ｑのソースに至る経路で電流が流れる。ゲート抵抗Ｒｇの電圧降下分に相当する電圧だけゲート電圧Ｖｇｓが上昇（シフト）する。複数のツェナーダイオード１２４は、上昇したゲート電圧Ｖｇｓを保持する。

【0121】

図１２は、調速回路１２０の第２変形例を示す図である。図１２に示すように、第２変形例に従う調速回路１２０は、図２に示した調速回路１２０とは、ツェナーダイオード１２５を含む点が異なる。

【0122】

ツェナーダイオード１２５のアノードはスイッチング素子Ｑのゲート端子に接続され、ツェナーダイオード１２５のカソードはスイッチング素子Ｑのソースに接続される。なお、図１２の例では、調速回路１２０は、１個のツェナーダイオード１２５を含んでいるが、ツェナーダイオード１２５の個数は複数であってもよい。複数のツェナーダイオード１２５は、スイッチング素子Ｑのゲート端子とソースとの間に直列に接続される。

【0123】

第２変形例では、蓄電要素１２１から抵抗要素１２３、ゲート抵抗Ｒｇ、およびゲートドライバ１５１を介してスイッチング素子Ｑのソースに至る経路で電流が流れる。ゲート抵抗Ｒｇの電圧降下分に相当する電圧だけゲート電圧Ｖｇｓが上昇（シフト）する。ツェナーダイオード１２５は、ゲート電圧Ｖｇｓを保持する。

【0124】

図１３は、調速回路１２０の第３変形例を示す図である。図１３に示すように、第４構成例に従う調速回路１２０は、図１２に示した第３構成例に従う調速回路１２０におけるツェナーダイオード１２５を抵抗要素１２６に置き換えたものである。抵抗要素１２６は、ツェナーダイオード１２５と同じく、ゲート電圧Ｖｇｓを保持する作用を有する。なお、ツェナーダイオード１２５および抵抗要素１２６の直列回路をスイッチング素子Ｑのゲート端子およびソースの間に接続する構成としてもよい。

【0125】

実施の形態４．
実施の形態４では、駆動回路１５０の他の構成例について説明する。以下に説明する駆動回路１５０の構成例は、上述した実施の形態１，２および変形例に従う電力変換装置１００の駆動回路１５０について、不都合または矛盾が生じない範囲内で適宜適用することができる。

【0126】

図１４は、駆動回路１５０の第１変形例を示す図である。図１４に示すように、第１変形例に従う駆動回路１５０は、図２に示した駆動回路１５０とは、ゲート抵抗Ｒｇに代えて、オンゲート抵抗Ｒｇｏｎ、オフゲート抵抗Ｒｇｏｆｆ、およびダイオードＤｇを含む点が異なる。

【0127】

オンゲート抵抗Ｒｇｏｎの第１端はゲートドライバ１５１に接続され、オンゲート抵抗Ｒｇｏｎの第２端はダイオードＤｇのアノードに接続される。ダイオードＤｇのカソードはスイッチング素子Ｑのゲート端子に接続される。

【0128】

オフゲート抵抗Ｒｇｏｆｆの第１端はゲートドライバ１５１に接続され、オフゲート抵抗Ｒｇｏｆｆの第２端はスイッチング素子Ｑのゲート端子に接続される。オンゲート抵抗ＲｇｏｎおよびダイオードＤｇの直列回路とオフゲート抵抗Ｒｇｏｆｆとは、ゲートドライバ１５１とスイッチング素子Ｑのゲート端子との間に並列に接続される。オンゲート抵抗Ｒｇｏｎは「第１のゲート抵抗」の一実施例に対応し、オフゲート抵抗Ｒｇｏｆｆは「第２のゲート抵抗」の一実施例に対応する。

【0129】

ゲートドライバ１５１は、オンゲート抵抗ＲｇｏｎおよびダイオードＤｇを介してスイッチング素子Ｑのゲート端子にオンゲート電圧Ｖｇｏｎを印加する。ゲートドライバ１５１は、オフゲート抵抗Ｒｇｏｆｆを介してスイッチング素子Ｑのゲート端子にオフゲート電圧Ｖｇｏｆｆを印加する。

【0130】

第１変形例では、オフゲート抵抗Ｒｇｏｆｆの抵抗値を、オンゲート抵抗Ｒｇｏｎの抵抗値よりも大きくする。このようにすると、スイッチング素子Ｑのオフ状態において、蓄電要素１２１から抵抗要素１２３、オフゲート抵抗Ｒｇｏｆｆ、およびゲートドライバ１５１を介してスイッチング素子Ｑのソースに至る経路で電流が流れる場合に、オフゲート抵抗Ｒｇｏｆｆの電圧降下分を大きくすることができる。これにより、スイッチング素子Ｑのゲート電圧の上昇量ΔＶｇｓが大きくなるため、スイッチング素子Ｑの出力電圧に応じたオン時間Ｔｏｎの調整が行ないやすくなる。

【0131】

図１５は、駆動回路１５０の第２変形例を示す図である。図１５に示すように、第２変形例に従う駆動回路１５０は、図２に示した駆動回路１５０とは、電圧保持回路１７０を含む点が異なる。

【0132】

電圧保持回路１７０は、電圧保持要素１７２と、抵抗要素１７４と、ツェナーダイオード１７６とを含む。電圧保持要素１７２の第１端はスイッチング素子Ｑのゲート端子に接続され、電圧保持要素１７２の第２端はゲート抵抗Ｒｇの第１端に接続される。ゲート抵抗Ｒｇの第２端はゲートドライバ１５１に接続される。電圧保持要素１７２は、例えば、コンデンサである。電圧保持要素１７２は「第２の電圧保持要素」の一実施例に対応する。

【0133】

抵抗要素１７４の第１端は、電圧保持要素１７２の第１端および抵抗要素１２３の第１端に接続される。抵抗要素１７４の第２端は、電圧保持要素１７２の第２端に接続される。抵抗要素１７４は「第２の抵抗要素」の一実施例に対応する。

【0134】

ツェナーダイオード１２６のアノードはゲート抵抗Ｒｇの第１端に接続され、ツェナーダイオード１２５のカソードはスイッチング素子Ｑのゲート端子に接続される。なお、図１５の例では、電圧保持回路１７０は、１個のツェナーダイオード１２６を含んでいるが、ツェナーダイオード１２６の個数は複数であってもよい。複数のツェナーダイオード１２６は、スイッチング素子Ｑのゲート端子とゲート抵抗Ｒｇの間に直列に接続される。

【0135】

第２変形例では、蓄電要素１２１から抵抗要素１２３、電圧保持回路１７０、ゲート抵抗Ｒｇ、およびゲートドライバ１５１を介してスイッチング素子Ｑのソースに至る経路で電流が流れる。電圧保持回路１７０およびゲート抵抗Ｒｇの電圧降下分の和に相当する電圧が、スイッチング素子Ｑのゲート端子およびソース間に印加されることにより、電圧保持回路１７０およびゲート抵抗Ｒｇの電圧降下分の和だけゲート電圧Ｖｇｓが上昇（シフト）する。電圧保持回路１７０の電圧保持要素１７２は、ゲート電圧の上昇量ΔＶｇｓを保持する作用を有する。抵抗要素１７４は、蓄電要素１２１から駆動回路１５０に流れ込む電流の大きさを制限するための電流制限要素として機能する。ツェナーダイオード１７６は、電圧保持要素１７２の端子間電圧がツェナーダイオード１７６の降伏電圧以上にならないように保持する作用を有する。

【0136】

なお、上述した実施の形態１，２では、電力変換装置１００として、直流電源１および直流電源２の間で電力を伝送するチョッパ回路について説明したが、本開示に従う電力変換装置１００は、ブリッジ回路１１０を有する構成であればよい。電力変換装置１００は、例えば、２個のブリッジ回路１１０が並列に接続された単相インバータ回路、または、３個のブリッジ回路１１０が並列に接続された三相インバータ回路であってもよい。

【0137】

また、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせるなど、各実施の形態を適宜変形および省略することが可能である。

【0138】

今回開示された実施の形態は、全ての点で例示であって制限的なものではないと考えられるべきである。矛盾のない限り、今回開示された実施の形態の少なくとも２つを組み合わせてもよい。本開示により示される技術的範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。

【符号の説明】

【0139】

１，２ 直流電源、１００ 電力変換装置、１０１ 直流リンクキャパシタ、１０２ 電流制御リアクトル、１０３ フィルタキャパシタ、１０４ コントローラ、１０５，１０６，１７２ 電圧保持要素、１１０ ブリッジ回路、１１２ 上アーム、１１４ 下アーム、１２０ 調速回路、１２１ 蓄電要素、１２２ 整流要素、１２３，１２６，１７４ 抵抗要素、１２４，１２５，１７６ ツェナーダイオード、１５０ 駆動回路、１５１ ゲートドライバ、１７０ 電圧保持回路、ＰＬ１，ＰＬ２ 正極電線、ＮＬ１ 負極電源、Ｑ，Ｑ１～Ｑ６ スイッチング素子、Ｒｇ ゲート抵抗、Ｒｇｏｎ オンゲート抵抗、Ｒｇｏｆｆ オフゲート抵抗、Ｄｇ ダイオード、Ｔ１～Ｔ４ 入出力端子、Ｔｏｎ オン時間。

【要約】

電力変換装置（１００）は、一対の第１入出力端子（Ｔ１，Ｔ２）間に直列に接続される複数のスイッチング素子（Ｑ）と、複数の駆動回路（１５０）と、複数のスイッチング素子（Ｑ）のうちの少なくとも１つのスイッチング素子にそれぞれ接続される少なくとも１つの調速回路（１２０）とを備える。各スイッチング素子（Ｑ）は、対応する駆動回路（１２０）からゲート端子に印加されるゲート電圧によってオンオフされる。各調速回路（１２０）は、対応するスイッチング素子（Ｑ）の第１主端子と第２主端子との間に電気的に接続される蓄電要素（１２１）と、第１主端子と蓄電要素（１２１）との間に、蓄電要素（１２１）に電流が流れる方向に接続される整流要素（１２２）と、整流要素（１２２）および蓄電要素（１２１）の接続点と、対応するスイッチング素子（Ｑ）のゲート端子との間に電気的に接続される第１の抵抗要素（１２３）とを含む。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】