(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-06
(45)【発行日】2024-09-17
(54)【発明の名称】積層セラミック電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20240909BHJP
【ＦＩ】
H01G4/30 201F
H01G4/30 201M
H01G4/30 201N
H01G4/30 513
【請求項の数】
5
(21)【出願番号】P 2019100193
(22)【出願日】2019-05-29
(65)【公開番号】P2020021930
(43)【公開日】2020-02-06
【審査請求日】2021-12-23
【審判番号】
【審判請求日】2023-08-15
(31)【優先権主張番号】P 2018138152
(32)【優先日】2018-07-24
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000003067
【氏名又は名称】ＴＤＫ株式会社
(74)【代理人】
【識別番号】110001494
【氏名又は名称】前田・鈴木国際特許弁理士法人
(72)【発明者】
【氏名】櫻井 俊雄
(72)【発明者】
【氏名】田中 博文
(72)【発明者】
【氏名】岡井 圭祐
(72)【発明者】
【氏名】岩永 大介
(72)【発明者】
【氏名】中田 久士
(72)【発明者】
【氏名】柴▲崎▼ 智也
【合議体】
【審判長】岩間 直純
【審判官】畑中 博幸
【審判官】行武 哲太郎
(56)【参考文献】
【文献】特開２０１７－５９６３５（ＪＰ，Ａ）
【文献】特開２０１０－１２９７３７（ＪＰ，Ａ）
【文献】特開２０１３－１８３０２８（ＪＰ，Ａ）
【文献】特開２０１７－５９６３１（ＪＰ，Ａ）
【文献】特開２０１６－１１１３１６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
H01G 4/30
(57)【特許請求の範囲】
【請求項1】
内部電極層と内側誘電体層とが積層方向に交互に積層してある内装領域と、前記内装領域の積層方向の端部に設けられる外側誘電体層を含む外装領域と、を持つ素子本体と、前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部と、前記素子本体の上面の一部に前記端側電極部に連続して形成される上側電極部と、を有し、
前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に形成されず、
前記素子本体の上面または下面は、前記素子本体の上面または下面を規定する強化層を含み、
前記強化層が、ＳｉＯ2 とＢａＯとＡｌ2 Ｏ3 が合計で７０～１００質量％を含むガラス成分で構成してあり、
前記強化層は、外装領域の外面側に位置し、
前記外装領域の前記外側誘電体層と前記強化層との間に界面を有し、
前記外側誘電体層は、Ｔｉを含むペロブスカイト構造の誘電体材料を主成分として構成され、前記界面ではＢａ－Ｔｉ－Ｓｉ－Ｏ相が形成され、
前記積層セラミック電子部品の厚みが１００μｍ未満であり、
前記積層セラミック電子部品の長手方向の長さが、前記厚みの３倍以上であることを特徴とする積層セラミック電子部品。
【請求項2】
内部電極層と内側誘電体層とが積層方向に交互に積層してある内装領域と、前記内装領域の積層方向の端部に設けられる外側誘電体層を含む外装領域と、を持つ素子本体と、前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部と、前記素子本体の上面の一部に前記端側電極部に連続して形成される上側電極部と、を有し、
前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出し、
前記素子本体の上面または下面は、前記素子本体の上面または下面を規定する強化層を含み、
前記強化層が、ＳｉＯ2 とＢａＯとＡｌ2 Ｏ3 が合計で７０～１００質量％を含むガラス成分で構成してあり、
前記強化層は、外装領域の外面側に位置し、
前記外装領域の前記外側誘電体層と前記強化層との間に界面を有し、
前記外側誘電体層は、Ｔｉを含むペロブスカイト構造の誘電体材料を主成分として構成され、前記界面ではＢａ－Ｔｉ－Ｓｉ－Ｏ相が形成され、
前記積層セラミック電子部品の厚みが１００μｍ未満であり、
前記積層セラミック電子部品の長手方向の長さが、前記厚みの３倍以上であることを特徴とする積層セラミック電子部品。
【請求項3】
前記素子本体の下面は、平坦面である請求項１または２に記載の積層セラミック電子部品。
【請求項4】
前記強化層は、前記素子本体の側面を覆うサイド被覆部を有する請求項１～３のいずれかに記載の積層セラミック電子部品。
【請求項5】
内部電極層と内側誘電体層とが積層方向に交互に積層してある内装領域と、前記内装領域の積層方向の端部に設けられる外側誘電体層を含む外装領域と、を持つ素子本体と、前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部を有し、
前記素子本体の上面と、前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面とには、前記端子電極が実質的に形成されておらず、
前記素子本体の上面または下面は、前記素子本体の上面または下面を規定する強化層を含み、
前記強化層が、ＳｉＯ2 とＢａＯとＡｌ2 Ｏ3 が合計で７０～１００質量％を含むガラス成分で構成してあり、
前記強化層は、外装領域の外面側に位置し、
前記外装領域の前記外側誘電体層と前記強化層との間に界面を有し、
前記外側誘電体層は、Ｔｉを含むペロブスカイト構造の誘電体材料を主成分として構成され、前記界面ではＢａ－Ｔｉ－Ｓｉ－Ｏ相が形成され、
前記積層セラミック電子部品の厚みが１００μｍ未満であり、
前記積層セラミック電子部品の長手方向の長さが、前記厚みの３倍以上であることを特徴とする積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、たとえば積層セラミックコンデンサなどとして用いられる積層セラミック電子部品に係り、さらに詳しくは、薄型化が可能な積層セラミック電子部品に関する。
【背景技術】
【0002】
たとえば下記の特許文献１にも示すように、従来の積層セラミックコンデンサは、素子本体の長手方向の両端部に端子電極を有し、各端子電極は、素子本体の端側電極部と、素子本体の上下面をそれぞれ覆う上下の被覆電極部とを有することが一般的である。
【0003】
端子電極の下地電極は、素子本体の端部を導電粒子含有溶液に浸漬して形成される。浸漬に際しては、複数の素子本体を保持板に形成してある複数の保持孔にそれぞれ差し込み、素子本体の片側端毎に溶液に浸漬させて下地電極を形成する。その後に、必要に応じて下地電極にメッキ膜を形成して端子電極とする。
【0004】
いずれにしても、素子本体に端子電極を形成する際には、素子本体自体に、ある程度の厚みがないと、下地電極を形成しにくいと共に、メッキ膜を形成しにくい。すなわち、素子本体が薄いと、素子本体を保持板の保持孔で保持する際に、素子本体が破損しやすい。また、メッキを行う際にも、素子本体が薄いと、素子本体が破損しやすい。そのため、従来の積層セラミックコンデンサの構造では、素子本体の薄型化が困難であり、そのため積層セラミックコンデンサの低背化が困難であった。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２０１７－２８２５４号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、このような実状に鑑みてなされ、その目的は、低背化が可能な積層セラミックコンデンサなどの積層セラミック電子部品を提供することである。
【課題を解決するための手段】
【0007】
上記目的を達成するために、本発明の第１の観点に係る積層セラミック電子部品は、
内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部と、前記積層方向に沿って前記素子本体の上面の一部に前記端側電極部に連続して形成される上側電極部と、を有し、
前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に形成されていないことを特徴とする。
内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部と、前記積層方向に沿って前記素子本体の上面の一部に前記端側電極部に連続して形成される上側電極部と、を有し、
前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面には、前記端子電極が実質的に形成されていないことを特徴とする。
【0008】
本発明の第２の観点に係る積層セラミック電子部品は、
内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部と、前記積層方向に沿って前記素子本体の上面の一部に前記端側電極部に連続して形成される上側電極部と、を有し、
前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする。
内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部と、前記積層方向に沿って前記素子本体の上面の一部に前記端側電極部に連続して形成される上側電極部と、を有し、
前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面の全体が外部に露出していることを特徴とする。
【0009】
本発明の第１の観点に係る積層セラミック電子部品では、素子本体の下面に端子電極が実質的に形成されない。本発明の第２の観点に係る積層セラミック電子部品では、素子本体の下面の全体が露出する。従来の電子部品の構造では、素子本体の厚みを、たとえば１００μｍ以下程度に単に薄くするのみでは、素子本体に端子電極を形成することが困難である。
【0010】
本発明の積層セラミック電子部品は、たとえば二つ以上の薄い素子本体を組み合わせ、端子電極を形成した後に、素子本体が分離されて形成されることができる。そのため、たとえば従来の１／２以下程度に薄い積層セラミック電子部品が、容易に製造されることができる。
【0011】
結果として得られる積層セラミック電子部品では、素子本体の下面に端子電極が実質的に形成されず、あるいは素子本体の下面の全体が露出する。そして、積層セラミック電子部品のトータル厚みは、１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下と薄くすることができ、積層セラミック電子部品の低背化に寄与する。
【0012】
好ましくは、前記素子本体の下面は、平坦面である。素子本体の下面が平坦面であることで、たとえば基板の内部に埋込みやすくなる。また、素子本体の下面である平坦面が実装面に設置される際に、素子本体が実装面に密着して取り付けられ、積層セラミック電子部品の曲げ強度が向上する。
【0013】
前記素子本体の上面または下面は、前記絶縁層と比較して、弾性率が低い、あるいは線熱膨張係数が低い材料で構成してある強化層を含んでもよく、
前記強化層の外面が、前記素子本体の上面または下面を規定していてもよい。
前記強化層の外面が、前記素子本体の上面または下面を規定していてもよい。
【0014】
このように構成することで、積層セラミック電子部品の曲げ強度が向上する。また、強度が向上することで、素子本体の長手方向寸法または幅寸法を長くすることが容易になり、素子本体の内部における内部電極層の相互間の対向面積が広くなり、静電容量などの電子部品の特性が向上する。
【0015】
前記強化層は、前記素子本体の側面を覆うサイド被覆部を有していてもよい。このように構成することで、積層セラミック電子部品の強度がさらに向上する。
【0016】
本発明の第３の観点に係る積層セラミック電子部品は、
内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部を有し、
前記積層方向に沿って前記素子本体の上面と、前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面とには、前記端子電極が実質的に形成されていないことを特徴とする。
内部電極層と絶縁層とが積層方向に交互に積層してある素子本体と、
前記素子本体の外面に密着して形成され、前記内部電極層に接続してある端子電極と、を有する積層セラミック電子部品であって、
前記端子電極が、前記内部電極層が引き出される前記素子本体の引出端を覆う端側電極部を有し、
前記積層方向に沿って前記素子本体の上面と、前記上面と前記積層方向に沿って反対側に位置する前記素子本体の下面とには、前記端子電極が実質的に形成されていないことを特徴とする。
【0017】
本発明の積層セラミック電子部品は、素子本体の下面および上面の双方に端子電極が実質的に形成されない端子電極を持つため、さらに薄型の積層セラミック電子部品を実現することができる。
【図面の簡単な説明】
【0018】
【発明を実施するための形態】
【0019】
以下、本発明を、図面に示す実施形態に基づき説明する。
【0020】
第１実施形態
本実施形態に係る積層セラミック電子部品の一実施形態として、積層セラミックコンデンサについて説明する。
本実施形態に係る積層セラミック電子部品の一実施形態として、積層セラミックコンデンサについて説明する。
【0021】
図１Ａに示すように、本実施形態に係る積層セラミックコンデンサ２は、素子本体４と、第１端子電極６と、第２端子電極８とを有する。素子本体４は、Ｘ軸およびＹ軸を含む平面に実質的に平行な内側誘電体層（絶縁層）１０と、内部電極層１２とを有し、内側誘電体層１０の間に、内部電極層１２がＺ軸の方向に沿って交互に積層してある。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味し、内部電極層１２と内側誘電体層１０は、多少、凹凸があったり、傾いていたりしてもよいという趣旨である。
【0022】
内側誘電体層１０と内部電極層１２とが交互に積層される部分が内装領域１３である。また、素子本体４は、その積層方向Ｚ（Ｚ軸）の両端面に、外装領域１１を有する。外装領域１１は、内装領域１３を構成する内側誘電体層１０よりも厚い外側誘電体層が複数積層されて形成してある。内装領域１３のＺ軸方向の厚みは、積層セラミックコンデンサ２のトータル厚みｚ０の１０～７５％の範囲内であることが好ましい。また、２つの外側領域１１の合計厚みは、トータル厚みＺ０から内装領域１３の厚みと端子電極６，８の厚みとを引き算した値である。
【0023】
なお、以下では、「内側誘電体層１０」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。
【0024】
内側誘電体層１０および外装領域１１を構成する誘電体層の材質は、同じでも異なっていても良く、特に限定されず、たとえば、ＡＢＯ３ などのペロブスカイト構造の誘電体材料を主成分として構成される。
【0025】
ＡＢＯ３ において、Ａは、たとえばＣａ、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、Ｔｉ、Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０～１．０２０である。このほか、副成分として、希土類（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選択される少なくとも１種）、アルカリ土類金属（ＭｇおよびＭｎ）、遷移金属（Ｖ、Ｗ、および Ｍｏから選択される少なくとも１種）の酸化物やその混合物、複合酸化物およびガラスとしてＳｉＯ２ を含んだ焼結助剤等が含まれていてもよい。
【0026】
交互に積層される一方の内部電極層１２は、素子本体４のＹ軸方向第１端部の外側に形成してある第１端子電極６の内側に対して電気的に接続してある引出部１２ａを有する。また、交互に積層される他方の内部電極層１２は、素子本体４のＹ軸方向第２端部の外側に形成してある第２端子電極８の内側に対して電気的に接続してある引出部１２ｂを有する。
【0027】
なお、図において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が引出部１２ａ，１２ｂが引き出される方向に一致する。
【0028】
内装領域１３は、容量領域と引出領域とを有する。容量領域は、積層方向に沿って内部電極層１２が内側誘電体層１０を挟んで積層する領域である。引出領域は、端子電極６または８に接続する内部電極層１２の引出部１２ａ（１２ｂ）の相互間に位置する領域である。さらに、図２Ａに示すサイドギャップ領域１４は、内部電極層１２のＸ軸方向の両端に位置する内部電極１２の保護のための領域であり、一般的には、内側誘電体層１０または外装領域１１と同様な誘電体材料で構成される。ただし、サイドギャップ領域１４は、後述する強化層となるガラス材などで構成されていてもよい。また、外装領域１１も、ガラス材などで構成されてもよい。
【0029】
内部電極層１２に含有される導電材は特に限定されず、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｌ、Ｐｔなどの金属、またはそれらの合金を用いることができる。Ｎｉ合金としては、Ｍｎ，Ｃｒ，ＣｏおよびＡｌから選択される１種以上の元素とＮｉとの合金が好ましく、合金中のＮｉ含有量は９５重量％以上であることが好ましい。なお、ＮｉまたはＮｉ合金中には、Ｐ等の各種微量成分が０．１重量％程度以下含まれていてもよい。
【0030】
端子電極６，８の材質も特に限定されないが、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の少なくとも１種、またはそれらの合金を用いることができる。通常は、Ｃｕ、Ｃｕ合金、ＮｉまたはＮｉ合金等や、Ａｇ、Ａｇ－Ｐｄ合金、Ｉｎ－Ｇａ合金等が使用される。
【0031】
本実施形態では、端子電極６および８は、それぞれ素子本体４のＹ軸方向の端面４ａ，４ｂに密着して形成され、単一膜でも多層膜であってもよい。本実施形態の端子電極６および８は、それぞれ内部電極層１２のリード部１２ａ，１２ｂが引き出される素子本体４の引出端である端面４ａ，４ｂを覆う端側電極部６ａ，８ａを有する。また、端子電極６および８は、それぞれ、積層方向であるＺ軸に沿って素子本体４の上面４ｃの一部に端側電極部６ａ，８ａに連続して形成される上側電極部６ｂ，８ｂを有する。
【0032】
さらに、図２Ａに示すように、端子電極６および８は、それぞれ、Ｘ軸に沿って素子本体４の相互に反対側の側面４ｅ，４ｅに、上側電極部６ｂ，８ｂおよび端側電極部６ａ，８ａ（図１Ａ参照）に連続して形成されるサイド電極部６ｃ，８ｃを有する。図１Ａに示すように、端子電極６および８の相互は、素子本体４の外面でＹ軸方向に所定距離で離れて絶縁されている。
【0033】
端子電極６および８のそれぞれの厚みは、上側電極部６ｂ，８ｂ、端側電極部６ａ，８ａおよびサイド電極部６ｃ，８ｃの相互間で同じでも異なっていてもよく、たとえば２～１５μｍの範囲内である。本実施形態では、上側電極部６ｂ，８ｂおよびサイド電極部６ｃ，８ｃの厚みは、端側電極部６ａ，８ａの厚みよりも１００～７５０％の範囲で大きい。
【0034】
本実施形態では、素子本体４の上面４ｃとＺ軸方向に沿って反対側に位置する素子本体４の下面４ｄには、端子電極６，８が実質的に形成されていない。すなわち、素子本体の下面４ｄでは、端子電極６，８に覆われておらず、素子本体４の下面４ｄの全体が外部に露出している。しかも、下面４ｄは、平坦面に成形してある。下面４ｄは、端子電極６，８に覆われていないことから、上面４ｃとは異なり、上側電極部６ｂ，８ｂによる段差状凸部が無く、平坦性に優れている。
【0035】
積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよいが、本実施形態では、積層セラミックコンデンサ２のＺ軸方向のトータル厚みｚ０を、たとえば１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下と薄くすることができ、積層セラミックコンデンサ２の低背化に寄与する。
【0036】
なお、本実施形態では、コンデンサ２の長手方向長さであるＹ軸方向の長さｙ０を、厚みｚ０の３倍以上、好ましくは３００μｍ以上、好ましくは４００～１２００μｍとすることができる。また、コンデンサ２のＸ軸方向の幅ｘ０は、厚みｚ０の２倍以上、好ましくは２００μｍ以上、好ましくは２００～６００μｍとすることができる。
【0037】
また、本実施形態においては、コンデンサ２の長手方向をＸ軸方向に、短手方向をＹ軸方向に設計することも適宜行うことができ、その場合は、Ｘ軸方向の長さｘ０を、厚みｚ０の３倍以上、好ましくは３００μｍ以上、好ましくは４００～１２００μｍとすることができる。また、積層セラミックコンデンサ２のｙ軸方向の幅ｙ０は、厚みｚ０の２倍以上、好ましくは２００μｍ以上、好ましくは２００～６００μｍとすることができる。
【0038】
本実施形態に係る積層セラミックコンデンサによれば、積層セラミックコンデンサ２のＺ軸方向のトータル厚みｚ０を、たとえば１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下と薄くすることができる。また、素子本体４の下面４ｄが平坦面であることで、たとえば図５に示すように、多層基板４０の内部に、コンデンサ２を埋込みやすくなる。図５では、コンデンサ２の端子電極６，８の上側電極部６ｂ，８ｂに、多層基板４０に形成してある配線パターン４２がスルーホール電極などを補通して接続してある。また、本実施形態では、素子本体４の下面である平坦面が実装面に設置される際に、素子本体４が実装面に密着して取り付けられ、積層セラミックコンデンサ２の曲げ強度が向上する。
【0039】
なお、本実施形態の積層セラミックコンデンサ２は、図６に示すように回路基板４０ａの上に、ハンダ５０を用いて実装されてもよい。その場合には、積層セラミックコンデンサ２は、Ｚ軸方向の上下が逆に配置され、端子電極６および８の上側電極部６ｂ，８ｂが、図面上で下を向き、ハンダ５０により回路基板４０ａの配線パターン４２ａにそれぞれ接続される。なお、ハンダ５０には、ハンダフィレットが形成され、端子電極６，８の端側電極部６ａ，８ａにもハンダ５０が接触する。
【0040】
また、本実施形態において、素子本体４の上面４ｃまたは下面４ｄを構成する外装領域１１は、内側誘電体層１０よりも強度が高い誘電体材料で構成してあってもよい。このように構成することで、積層セラミックコンデンサ２の曲げ強度が、さらに向上する。また、強度が向上することで、素子本体４の長手方向寸法ｙ０または幅寸法ｘ０を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などの特性が向上する。さらに、図２Ａに示すサイドギャップ領域１４も内側誘電体層１０よりも強度が高い誘電体材料で構成してあってもよい。
【0041】
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。
【0042】
まず、焼成後に図１に示す内側誘電体層１０を構成することになる内側グリーンシートおよび外装領域１１を構成することとなる外側グリーンシートを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。
【0043】
セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が０．４５μｍ以下、好ましくは０．１～０．３μｍ程度の粉体として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉体を使用することが望ましい。
【0044】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アセトン、メチルエチルケトン等の各種有機溶剤から適宜選択すればよい。
【0045】
また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。
【0046】
可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。
【0047】
次に、焼成後に図１Ａに示す内部電極層１２を構成することになる内部電極パターン層を製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。
【0048】
焼成後に図１Ａに示す端子電極６，８を構成することになる端子電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。
【0049】
上記にて調製した内側グリーンシート用ペーストおよび内部電極層用ペーストを使用して、図４に示すように、内側グリーンシートと、内部電極パターン層と、を交互に積層し、内部積層体を製造する。そして、内部積層体を製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。
【0050】
なお、グリーン積層体の製造方法としては、上記の他、外側グリーンシートに直接内側グリーンシートと内部電極パターン層とを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。
【0051】
具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシートを形成する。内側グリーンシートは、キャリアシート上に形成された後に乾燥される。
【0052】
次に、内側グリーンシートの表面に、内部電極層用ペーストを用いて、内部電極パターン層を形成し、内部電極パターン層を有する内側グリーンシートを得る。次に、内部電極パターン層を有する内側グリーンシートを複数積層して、内部積層体を製造した後に、内部積層体の上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシートを形成し、積層方向に加圧してグリーン積層体を得る。
【0053】
次に、グリーン積層体を個片状に切断してグリーンチップを得る。なお、内部電極パターン層の形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。
【0054】
グリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体４が得られる。脱バインダ工程、焼成工程およびアニール工程は、連続して行なっても、独立して行なってもよい。
【0055】
次に、素子本体４のＹ軸方向の両端面に、端子電極用ペーストを塗布して焼成し、端子電極６，８を形成する。端子電極６，８を形成するに際しては、たとえば図４に示すように、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄの間に、ダミーブロック２０を仮接着し、これらを一体化させたワーク２２を、まず形成する。
【0056】
ダミーブロック２０は、後工程において除去可能な材料で構成されることが好ましく、端子電極用ペーストが付着し難い材料であることが好ましい。ダミーブロック２０は、たとえばシリコンゴム、ニトリルゴム、ポリウレタン、フッ素樹脂、ＰＥＴ樹脂、ＰＥＮ樹脂などで構成される。ダミーブロック２０のＸ軸方向幅およびＹ軸方向幅は、素子本体４のサイズと略同じであることが好ましい。ダミーブロック２０のＺ軸方向の厚みは、素子本体４のＺ軸方向厚みと同等、またはそれより薄くても厚くてもよい。
【0057】
なお、ダミーブロック２０を設けることなく、二つの素子本体４，４のそれぞれの下面４ｄ，４ｄを、後工程で剥離可能な接着剤で直接に接着してワーク２２を形成してもよい。接着剤としては、たとえば変性シリコーンポリマー、ＰＶＡ水溶液のり、水溶性アクリル樹脂水溶液のり、変性ポリウレタン、変性シリコーン＋エポキシ樹脂の２液型、デンプンのりなどが好ましい。また、ダミーブロック２０の代わりに、一つ以上の素子本体４を、二つの素子本体４，４の間に接着してワーク２２を形成してもよい。
【0058】
ワーク２２は、二つ以上の素子本体４，４が組み合わされているために、仮に素子本体４，４自体のＺ軸方向厚みが薄くても、十分に取り扱いやすい厚みを持ち、従来と同様にして、保持板３０の貫通孔３２にワーク２２を取り付けて、端子電極６および８の形成を行うことができる。なお、端子電極６，８の形成方法についても特に限定されず、端子電極用ペーストの塗布・焼付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。必要に応じ、端子電極６，８表面に、めっき等により被覆層を形成する。被覆層としては、金メッキ、錫メッキなどが例示される。
【0059】
端子電極６および８を形成した後には、ダミーブロック２０を除去するなどで、二つの素子本体４，４を分離すれば、図１Ａに示す積層セラミック電子部品２が得られる。すなわち、素子本体４の下面４ｄには、端子電極６，８が実質的に形成されておらず、素子本体４の下面４ｄの全体が外部に露出しているコンデンサ２が得られる。
【0060】
このようにして製造された本実施形態の積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。あるいは、図５に示すように、多層基板４０の内部に、コンデンサ２を埋込まれて使用される。
【0061】
本実施形態の積層セラミックコンデンサ２は、端子電極６，８の形成後に素子本体が分離されることで、たとえば従来の１／２以下程度に薄い積層セラミックコンデンサとなる。
【0062】
結果として得られる積層セラミックコンデンサ２では、素子本体４の下面に端子電極６，８が実質的に形成されず、あるいは素子本体４の下面４ｄの全体が露出する。そして、積層セラミックコンデンサのトータル厚みｚ０は、１００μｍ以下、好ましくは９０μｍ以下、さらに好ましくは８０μｍ以下と薄くすることができる。すなわち、積層セラミックコンデンサの低背化に寄与する。
【0063】
また、本実施形態では、素子本体４の下面４ｄは、平坦面である。素子本体４の下面４ｄが平坦面であることで、たとえば図５に示すように、多層基板４０の内部にコンデンサ２を埋込みやすくなる。また、素子本体４の下面４ｄである平坦面が実装面に設置される際には、素子本体４が実装面に密着して取り付けられ、積層セラミック電子コンデンサの曲げ強度が向上する。
【0064】
第２実施形態
図１Ｂおよび図２Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。このコンデンサ２ａでは、素子本体４の上面４ｃ（または下面４ｄ）は、内側誘電体層１０よりも強度が高い材料で構成してある強化層１６を含み、強化層１６の外面が、素子本体４の上面４ｃ（または下面４ｄ）を規定している。
図１Ｂおよび図２Ｂに示すように、本実施形態に係る積層セラミックコンデンサ２ａでは、以下に示す以外は、第１実施形態の積層セラミックコンデンサ２と同様である。このコンデンサ２ａでは、素子本体４の上面４ｃ（または下面４ｄ）は、内側誘電体層１０よりも強度が高い材料で構成してある強化層１６を含み、強化層１６の外面が、素子本体４の上面４ｃ（または下面４ｄ）を規定している。
【0065】
強化層１６は、第１実施形態と同様にして素子本体４を形成した後に、端子電極６および８を形成する前に、素子本体４の上面４ｃ（または下面４ｄ）に形成される。強化層１６としては、特に限定されないが、たとえばガラス、アルミナ系コンポジット材料、ジルコニア系コンポジット材料、ポリイミド樹脂、エポキシ樹脂、アラミド繊維、繊維強化プラスチックなどが例示される。
【0066】
このように構成することで、積層セラミックコンデンサ２ａの曲げ強度が向上する。また、強度が向上することで、素子本体４を薄くしても、素子本体４の長手方向寸法ｙ０（図１Ａ参照）または幅寸法ｘ０（図２Ａ参照）を長くすることが容易になり、素子本体４の内部における内部電極層１２の相互間の対向面積が広くなり、静電容量などのコンデンサ２ｂの特性が、さらに向上する。
【0067】
なお、強化層１６を構成するガラス成分は特に限定されないが、ＳｉＯ２ 、ＢａＯ、Ａｌ２ Ｏ３ 、アルカリ金属、ＣａＯ、ＳｒＯ、Ｂ２ Ｏ３ を含むことが好ましい。強化層１６を構成するガラス成分として含まれるＳｉＯ２ は、強化層１６のガラス成分中に３０～７０質量％含まれることが好ましい。ＳｉＯ２ を上記の範囲で含む場合、上記の範囲よりも少ない場合に比べて、網目形成酸化物が十分な量となり、耐めっき性を良好にする。ＳｉＯ２ を上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、軟化点が高くなりすぎるのを防ぎ、作業温度が高くなり過ぎるのを防ぐ。
【0068】
本実施形態の強化層１６を構成するガラス成分として含まれるＢａＯは、強化層１６のガラス成分中に２０～６０質量％含まれることが好ましい。ＢａＯを上記の範囲で含む場合、上記の範囲よりも少ない場合に比べて、誘電体との密着性を良好にしてデラミネーションを生じにくくする。また、熱膨張係数が小さくなり過ぎるのを防ぎ、クラックを生じにくくする。さらに、誘電体層がＢａＴｉＯ３ の場合、Ｂａがガラス成分に溶出してしまうのを防止し、ＨＡＬＴ信頼性が低下することを抑制する。ＢａＯを上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、ガラス化を良好にし、さらに、耐めっき性を良好にする。
【0069】
本実施形態の強化層１６を構成するガラス成分として含まれるＡｌ２ Ｏ３ は、強化層１６のガラス成分中に１～１５質量％含まれることが好ましい。Ａｌ２ Ｏ３ を上記の範囲で含む場合、上記の範囲よりも少ない場合に比べて、耐めっき性が良好である。Ａｌ２ Ｏ３ を上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、軟化点が上昇し過ぎるのを防ぐ。
【0070】
本実施形態の強化層１６を構成するガラス成分中にＳｉＯ２ とＢａＯとＡｌ２ Ｏ３ が合計で７０～１００質量％含まれることが好ましい。これにより誘電体と強化層１６の界面でＢａ－Ｔｉ－Ｓｉ－Ｏ相が形成され易くなる。
【0071】
本実施形態の強化層１６を構成するガラス成分として含まれるアルカリ金属としては、Ｌｉ、Ｎａ、Ｋが挙げられるが、熱膨張係数の観点から、Ｋ、Ｎａがより好ましい。本実施形態の強化層１６を構成するガラス成分として含まれるアルカリ金属は、強化層のガラス成分中に０．１～１５質量％含まれることが好ましい。これにより熱膨張係数を、高めることができる。アルカリ金属を上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、耐めっき性を良好にできる。
【0072】
本実施形態の強化層１６を構成するガラス成分として含まれるＣａＯは、強化層１６のガラス成分に０～１５質量％含まれることが好ましい。これにより熱膨張係数を高めることができ、耐めっき性を良好にできる。
【0073】
本実施形態の強化層１６を構成するガラス成分として含まれるＳｒＯは、強化層１６のガラス成分に０～２０質量％含まれることが好ましい。これにより熱膨張係数を高めることができ、耐めっき性を良好にできる。ＳｒＯを上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、ＳｒＯがＢａＴｉＯ３ と反応することを防ぎ、チップの絶縁性と信頼性を向上できる。
【0074】
本実施形態の強化層１６を構成するガラス成分として含まれるＢ２ Ｏ３ は、強化層１６のガラス成分に０～１０質量％含まれることが好ましい。これによりガラスの網目形成酸化物としての効果を発揮できる。Ｂ２ Ｏ３ を上記の範囲で含む場合、上記の範囲よりも多い場合に比べて、耐めっき性を良好にできる。
【0075】
本実施形態では、強化層１６は、外装領域１１の外面側の一部のみを構成しているが、外装領域１１の大部分、または全てを占めていてもよい。強化層１６は、素子本体４の上面４ｃまたは下面４ｄに強化層用ペーストを塗布し、焼付けることにより形成することができる。
【0076】
この強化層用ペーストは、たとえば上記したガラス原料と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練して得られる。素子本体４への強化層用ペーストの塗布方法は特に限定されず、例えば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。
【0077】
強化層用ペーストが塗布された素子本体４の焼き付け条件は特に限定されず、たとえば、加湿Ｎ２ または乾燥Ｎ２ の雰囲気において、７００℃～１３００℃、０．１時間～３時間保持し、焼き付けられる。
【0078】
第３実施形態
図２Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第２実施形態の積層セラミックコンデンサ２ａと同様である。このコンデンサ２ｂでは、強化層１６は、素子本体４の側面４ｅを覆うサイド被覆部１６ａを有している。サイド被覆部１６ａは、第２実施形態の強化層１６のに連続して形成してある。このように構成することで、積層セラミックコンデンサの強度がさらに向上する。
図２Ｃに示すように、本実施形態に係る積層セラミックコンデンサ２ｂでは、以下に示す以外は、第２実施形態の積層セラミックコンデンサ２ａと同様である。このコンデンサ２ｂでは、強化層１６は、素子本体４の側面４ｅを覆うサイド被覆部１６ａを有している。サイド被覆部１６ａは、第２実施形態の強化層１６のに連続して形成してある。このように構成することで、積層セラミックコンデンサの強度がさらに向上する。
【0079】
なお、図２Ｃでは、サイド被覆部１６ａは、サイドギャップ領域１４の側面４ｅ側の一部のみを構成しているが、サイドギャップ領域１４の全体を占めていてもよい。すなわち、サイド被覆部１６ａは、内部電極層１２のＸ軸方向の端部に接触していてもよい。
【0080】
本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。
【0081】
たとえば、図４に示すダミーブロック２０の代わりに、一つ以上の素子本体４を配置して接着した場合には、それらの素子本体４には、端側電極部６ａ，８ａとサイド電極部６ｃ，８ｃのみが形成される。すなわち、その場合には、図１Ｃに示すように、素子本体４の下面４ｄおよび上面４ｃの双方に端子電極６，８が実質的に形成されない端子電極６，８を持つ積層セラミックコンデンサが得られる。この積層セラミックコンデンサ２ｃは、素子本体４の下面４ｄおよび上面４ｃの双方に端子電極６，８が実質的に形成されない端子電極を持つため、さらに薄型のコンデンサが得られる。
【0082】
また、本発明の積層セラミック電子部品は、積層セラミックコンデンサに限らず、その他の積層電子部品に適用することが可能である。その他の積層電子部品としては、誘電体層（絶縁層）が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、インダクタ、積層三端子フィルタ、圧電素子、ＰＴＣサーミスタ、ＮＴＣサーミスタ、バリスタなどが例示される。
【符号の説明】
【0083】
２，２ａ，２ｂ，２ｃ… 積層セラミックコンデンサ
４… 素子本体
４ａ，４ｂ… 引出端
４ｃ… 上面
４ｄ… 下面
４ｅ… 側面
６… 第１端子電極
６ａ… 端側電極部
６ｂ… 上側電極部
６ｃ… サイド電極部
８… 第２端子電極
８ａ… 端側電極部
８ｂ… 上側電極部
８ｃ… サイド電極部
１０… 内側誘電体層
１１… 外装領域
１２… 内部電極層
１２ａ，１２ｂ… 引出部
１３… 内装領域
１４… サイドギャップ領域
１６… 強化層
１６ａ… サイド被覆部
２０… ダミーブロック
２２… ワーク
３０… 保持板
３２… 貫通孔
４０… 多層基板
４０ａ… 回路基板
４２，４２ａ… 配線パターン
５０… ハンダ
４… 素子本体
４ａ，４ｂ… 引出端
４ｃ… 上面
４ｄ… 下面
４ｅ… 側面
６… 第１端子電極
６ａ… 端側電極部
６ｂ… 上側電極部
６ｃ… サイド電極部
８… 第２端子電極
８ａ… 端側電極部
８ｂ… 上側電極部
８ｃ… サイド電極部
１０… 内側誘電体層
１１… 外装領域
１２… 内部電極層
１２ａ，１２ｂ… 引出部
１３… 内装領域
１４… サイドギャップ領域
１６… 強化層
１６ａ… サイド被覆部
２０… ダミーブロック
２２… ワーク
３０… 保持板
３２… 貫通孔
４０… 多層基板
４０ａ… 回路基板
４２，４２ａ… 配線パターン
５０… ハンダ
【図1A】
【図1B】
【図1C】
【図2A】
【図2B】
【図2C】
【図3】
【図4】
【図5】
【図6】