特許 7551304 半導体装置及び機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-06

(45)【発行日】2024-09-17

(54)【発明の名称】半導体装置及び機器

(51)【国際特許分類】

   H04N 25/70 20230101AFI20240909BHJP

   H01L 21/768 20060101ALI20240909BHJP

   H01L 23/522 20060101ALI20240909BHJP

   H01L 27/146 20060101ALI20240909BHJP

   H04N 25/76 20230101ALI20240909BHJP

【ＦＩ】

H04N25/70

H01L21/90 B

H01L27/146 A

H01L27/146 D

H04N25/76

【請求項の数】 17

(21)【出願番号】P 2020037964

(22)【出願日】2020-03-05

(65)【公開番号】P2021141451

(43)【公開日】2021-09-16

【審査請求日】2023-02-24

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】100094112

【弁理士】

【氏名又は名称】岡部 讓

(74)【代理人】

【識別番号】100101498

【弁理士】

【氏名又は名称】越智 隆夫

(74)【代理人】

【識別番号】100106183

【弁理士】

【氏名又は名称】吉澤 弘司

(74)【代理人】

【識別番号】100136799

【弁理士】

【氏名又は名称】本田 亜希

(72)【発明者】

【氏名】斉藤 和宏

(72)【発明者】

【氏名】加藤 智

【審査官】鈴木 肇

(56)【参考文献】

【文献】国際公開第２０１７／２０９２２１（ＷＯ，Ａ１）

【文献】特開２０１６－１０５５７１（ＪＰ，Ａ）

【文献】特開２０１５－１３９０８１（ＪＰ，Ａ）

【文献】特開２０１２－１０４６８４（ＪＰ，Ａ）

【文献】国際公開第２０１９／１２３８３１（ＷＯ，Ａ１）

【文献】特開２０１８－００７０００（ＪＰ，Ａ）

【文献】特開２０１８－０４６４８４（ＪＰ，Ａ）

【文献】特開２０１５－０５６８７８（ＪＰ，Ａ）

【文献】国際公開第２０１８／１８６１９２（ＷＯ，Ａ１）

【文献】特開２０２０－０３１２６７（ＪＰ，Ａ）

【文献】国際公開第２０１８／１９４０３０（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ５／３０ － ５／３３

Ｈ０４Ｎ ２３／１１

Ｈ０４Ｎ ２３／２０ －２３／３０

Ｈ０４Ｎ ２５／００

Ｈ０４Ｎ ２５／２０ －２５／６１

Ｈ０４Ｎ ２５／６１５ －２５／７９

Ｈ０１Ｌ ２１／３２０５－２１／３２１３

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２３／５２２

Ｈ０１Ｌ ２３／５３２

Ｈ０１Ｌ ２７／１４ －２７／１４８

Ｈ０１Ｌ ２９／７６

Ｈ１０Ｋ ３９／３２ －３９／３４

(57)【特許請求の範囲】

【請求項1】

第１の回路部及び前記第１の回路部に接続された配線を含む第１の半導体部品と、
第２の回路部及び第３の回路部を含み、前記第１の半導体部品に積層された第２の半導体部品と、を有し、
前記第１の回路部は、複数の行及び複数の列をなすように配された複数のセルを有するセルアレイ部であり、前記複数のセルの各々は、光電変換部及び増幅部を有する画素回路を有し、
前記配線は、前記複数の行の各々または前記複数の列の各々に配され、各々が対応する前記セルに接続された複数の信号線の少なくともいずれかであって、前記第１の半導体部品と前記第２の半導体部品とを電気的に接続する複数の接続部のうちの第１の接続部及び第２の接続部に電気的に接続されており、
前記第２の回路部は、前記増幅部にバイアス電流を供給する電流源を有し、前記第１の接続部を介して前記配線に電気的に接続されており、
前記第３の回路部は、前記画素回路から出力される信号を処理する処理部を有し、前記第２の接続部を介して前記配線に電気的に接続されており、
前記複数の行のうちの中央の行に配された前記セルは、前記第１の接続部と前記第２の接続部との間の電気的経路において、前記配線に接続されており、
前記第２の半導体部品は、前記第１の接続部と前記第２の接続部とを接続する電気的経路を有していない
ことを特徴とする半導体装置。

【請求項2】

前記第２の回路部及び前記第３の回路部の各々は２つのブロックに分けられており、
前記第２の回路部の第１のブロック及び第２のブロック並びに前記第３の回路部の第１のブロック及び第２のブロックは、列方向に並ぶように配されており、
前記第２の回路部の前記第１のブロックと前記第３の回路部の前記第１のブロックとの間に、前記第２の回路部の前記第２のブロック及び前記第３の回路部の前記第２のブロックのうちの一方が配されている
ことを特徴とする請求項１記載の半導体装置。

【請求項3】

前記第２の回路部及び前記第３の回路部の各々は２つのブロックに分けられており、
前記第２の回路部の第１のブロック及び第２のブロック並びに前記第３の回路部の第１のブロック及び第２のブロックは、列方向に並ぶように配されており、
前記第３の回路部の前記第１のブロックと前記第３の回路部の前記第２のブロックとの間に、前記第２の回路部の前記第１のブロック及び前記第２の回路部の前記第２のブロックが配されている
ことを特徴とする請求項１記載の半導体装置。

【請求項4】

前記複数の信号線は、前記複数の行のうちの中央の行に対し、第１の方向の側に前記第１の接続部が位置し、前記第１の方向とは反対の第２の方向の側に前記第２の接続部が位置する第１の組と、前記中央の行に対し、前記第２の方向の側に前記第１の接続部が位置し、前記第１の方向の側に前記第２の接続部が位置する第２の組と、を含み、
前記第１の組の前記信号線は、前記第２の回路部の前記第１のブロック及び前記第３の回路部の前記第１のブロックに接続されており、
前記第２の組の前記信号線は、前記第２の回路部の前記第２のブロック及び前記第３の回路部の前記第２のブロックに接続されている
ことを特徴とする請求項２又は３記載の半導体装置。

【請求項5】

前記第１の組の前記信号線と前記第２の組の前記信号線とが交互に配されている
ことを特徴とする請求項４記載の半導体装置。

【請求項6】

前記信号線に接続されたクリップ回路を更に有する
ことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。

【請求項7】

前記信号線に接続されたブースト回路を更に有する
ことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。

【請求項8】

前記第１の半導体部品と前記第２の半導体部品との間に配された第３の半導体部品を更に有し、
前記第１の接続部及び前記第２の接続部は、前記第３の半導体部品を貫いて前記第１の半導体部品と前記第２の半導体部品とを電気的に接続する電気的経路を有する
ことを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。

【請求項9】

前記第１の半導体部品は、半導体層と、前記半導体層の上に設けられた配線構造と、を有し、
前記配線構造は、前記半導体層と前記第２の半導体部品との間に位置している
ことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。

【請求項10】

前記第１の半導体部品は、半導体層と、前記半導体層の上に設けられた配線構造と、を有し、
前記半導体層は、前記配線構造と前記第２の半導体部品との間に位置している
ことを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。

【請求項11】

前記第１の半導体部品は、前記第１の接続部及び前記第２の接続部の一部として、前記半導体層を貫くように設けられた貫通電極を有する
ことを特徴とする請求項１０記載の半導体装置。

【請求項12】

前記第１の半導体部品は、前記第１の接続部の一部としての第１の電極と、前記第２の接続部の一部としての第２の電極と、を含み、
前記第２の半導体部品は、前記第１の接続部の一部としての第３の電極と、前記第２の接続部の一部としての第４の電極と、を含み、
前記第１の接続部において前記第１の電極の金属と前記第２の電極の金属とが金属結合しており、前記第２の接続部において前記第３の電極の金属と前記第４の電極の金属とが金属結合している
ことを特徴とする請求項１乃至１１のいずれか１項に記載の半導体装置。

【請求項13】

前記第１の接続部及び前記第２の接続部は前記第１の回路部に重なる位置に設けられている
ことを特徴とする請求項１乃至１２のいずれか１項に記載の半導体装置。

【請求項14】

前記第３の回路部は、ＡＤ変換処理を行う、
ことを特徴とする請求項１乃至１３のいずれか１項に記載の半導体装置。

【請求項15】

請求項１乃至１４のいずれか１項に記載の半導体装置と、
前記半導体装置に被写体の像を結像する光学系と
を有することを特徴とする機器。

【請求項16】

請求項１乃至１４のいずれか１項に記載の半導体装置と、
前記半導体装置からの信号に基づく情報を取得する情報取得手段と、
制御手段と、を備える機器であって、
前記制御手段は、前記情報に基づいて前記機器を制御する
ことを特徴とする機器。

【請求項17】

請求項１乃至１４のいずれか１項に記載の半導体装置と、
前記半導体装置に接続された装置と
を有することを特徴とする機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置及び機器に関する。

【背景技術】

【0002】

近年、複数の半導体部品を積層した固体撮像装置が提案されている。特許文献１には、画素部を有する基板と読み出し回路を有する基板とを積層することにより、垂直信号線の配線抵抗による電圧降下を低減し、電圧降下に起因するシェーディングを改善した固体撮像装置が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１２－１０４６８４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１では、半導体部品間の接続部で発生するインピーダンス成分について十分に検討されておらず、固体撮像装置の更なる高性能化のためには改善の余地があった。同様の課題は、固体撮像装置のみならず、複数の半導体部品を積層した半導体装置においても生じうる。

【0005】

本発明の目的は、複数の半導体部品を積層してなる半導体装置において、半導体部品間の接続の形態を改善して特性を向上するための技術を提供することにある。

【課題を解決するための手段】

【0006】

本発明の一観点によれば、第１の回路部及び前記第１の回路部に接続された配線を含む第１の半導体部品と、第２の回路部及び第３の回路部を含み、前記第１の半導体部品に積層された第２の半導体部品と、を有し、前記第１の回路部は、複数の行及び複数の列をなすように配された複数のセルを有するセルアレイ部であり、前記複数のセルの各々は、光電変換部及び増幅部を有する画素回路を有し、前記配線は、前記複数の行の各々または前記複数の列の各々に配され、各々が対応する前記セルに接続された複数の信号線の少なくともいずれかであって、前記第１の半導体部品と前記第２の半導体部品とを電気的に接続する複数の接続部のうちの第１の接続部及び第２の接続部に電気的に接続されており、前記第２の回路部は、前記増幅部にバイアス電流を供給する電流源を有し、前記第１の接続部を介して前記配線に電気的に接続されており、前記第３の回路部は、前記画素回路から出力される信号を処理する処理部を有し、前記第２の接続部を介して前記配線に電気的に接続されており、前記複数の行のうちの中央の行に配された前記セルは、前記第１の接続部と前記第２の接続部との間の電気的経路において、前記配線に接続されており、前記第２の半導体部品は、前記第１の接続部と前記第２の接続部とを接続する電気的経路を有していない半導体装置が提供される。

【発明の効果】

【0007】

本発明によれば、複数の半導体部品を積層してなる半導体装置において、半導体部品間の接続の形態を改善して特性を向上することができる。

【図面の簡単な説明】

【0008】

【図1】本発明の第１実施形態による光電変換装置の概略構成を示す模式図である。

【図2】本発明の第１実施形態による光電変換装置における画素回路の構成例を示す等価回路図である。

【図3】本発明の第１実施形態による光電変換装置の構成例を示す概略断面図（その１）である。

【図4】本発明の第１実施形態による光電変換装置の構成例を示す概略断面図（その２）である。

【図5】本発明の第１実施形態による光電変換装置における接続部の構成例を示す模式図である。

【図6】本発明の第２実施形態による光電変換装置における接続部の構成例を示す模式図である。

【図7】本発明の第３実施形態による光電変換装置の概略構成を示す模式図である。

【図8】本発明の第３実施形態による光電変換装置の構成例を示す概略断面図である。

【図9】本発明の第４実施形態による撮像システムの概略構成を示すブロック図である。

【図10】本発明の第５実施形態による撮像システム及び移動体の構成例を示す図である。

【発明を実施するための形態】

【0009】

［第１実施形態］
本発明の第１実施形態による半導体装置について、図１乃至図５を用いて説明する。本実施形態による半導体装置は、例えば、光電変換部を備えた光電変換装置に適用可能である。以下では、光電変換装置を例に挙げ、本実施形態の半導体装置を説明する。図１は、本実施形態による光電変換装置の概略構成を示す模式図である。図２は、本実施形態による光電変換装置における画素回路の構成例を示す等価回路図である。図３及び図４は、本実施形態による光電変換装置の構成例を示す概略断面図である。図５は、本実施形態による光電変換装置における接続部の構成例を示す模式図である。

【0010】

本実施形態による光電変換装置５００は、図１に示すように、各々が半導体集積回路を備える半導体部品１００と半導体部品２００とが積層されてなる。半導体部品１００，２００は、実質的に合同な外縁形状を有することができるが、必ずしも同じである必要はない。

【0011】

半導体部品１００には、例えば、セルアレイ部１０と、駆動回路部１５と、インターフェース部１６と、が設けられている。セルアレイ部１０は、複数の行及び複数の列をなすように配された複数のセルを有する。本例のセルアレイ部１０における複数のセルの各々は、光電変換部を有する画素回路１を含む画素セルである。ただし、セルアレイ部１０のセルは、画素セルに限らず、メモリセルであってもよい。複数の画素セルを有するセルアレイ部１０は、画素アレイ部と称することができる。

【0012】

セルアレイ部１０には、光電変換部を含む画素回路１が複数の行及び複数の列に渡って２次元状に配列されている。セルアレイ部１０の各列には、対応する列に配された画素回路１に接続された信号線１１が少なくとも１線ずつ設けられている。なお、画素回路１からの信号が信号線１１に出力されるため、信号線１１を出力線と称することができる。また、信号線１１が対応する列に配されていることから、信号線１１を列配線と称することもできる。

【0013】

半導体部品２００には、例えば、定電流源回路部２１と、列回路部２２と、駆動回路部２５と、インターフェース部２６と、演算回路部２７と、制御回路部２８と、が設けられている。定電流源回路部２１は、信号線１１の各々に対応する複数の定電流源（後述する電流源２１ａ）を有する。列回路部２２は、信号線１１の各々に対応する複数の列回路（後述する列回路２２ａ）を有する。複数の列回路の各々は、画素回路１の出力信号に対して所定の信号処理、例えば、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）処理、増幅処理、ＡＤ（Analog-Digital）変換処理などを行う処理部である。演算回路部２７は、列回路部２２から出力された信号に対して、所定の演算処理を行う機能を備える。半導体部品２００の各回路部の回路はＭＯＳトランジスタによる集積回路でありうる。

【0014】

駆動回路部１５，２５は、画素回路１を行単位で駆動するための駆動回路を有する。インターフェース部１６，２６は、光電変換装置５００の外部からの電力供給や信号の入出力を行うためのインターフェース回路を有する。制御回路部２８は、駆動回路部１５，２５や列回路部２２などに対し、それらの動作やタイミングを制御する制御信号を供給する機能を備える。制御信号の少なくとも一部は、光電変換装置５００の外部から供給されてもよい。

【0015】

光電変換装置５００は更に、半導体部品１００と半導体部品２００とを電気的に接続するための複数の接続部３１，３２，３５，３６，３７を有する。図１にはこれら接続部３１，３２，３５，３６，３７を模式的に示している。図１に示す様に、複数の接続部３１，３２，３５，３６，３７のうち、接続部３１及び接続部３２は、セルアレイ部１０に重なる位置に設けられている。複数の接続部３１，３２，３５，３６，３７のうち、接続部３５、接続部３６及び接続部３７は、セルアレイ部１０に重ならない位置に設けられている。つまり、接続部３５、接続部３６及び接続部３７は、半導体部品１００におけるセルアレイ部１０の外の部分に重なる位置に設けられている。

【0016】

複数の信号線１１の各々は、接続部３１を介して定電流源回路部２１に電気的に接続され、また、接続部３２を介して列回路部２２に電気的に接続されている。別の言い方をすると、複数の信号線１１の各々は、異なる機能を備える複数の回路部に、別々の接続部を介して電気的に接続されている。定電流源回路部２１と列回路部２２とは、半導体部品２００の中では電気的に接続されておらず、半導体部品１００の信号線１１を介して互いに電気的に接続されている。

【0017】

駆動回路部１５と駆動回路部２５とは、接続部３５，３７を介して互いに電気的に接続されている。接続部３５は、駆動回路部１５，２５間で信号の伝送を行う機能を備える。接続部３７は、駆動回路部１５，２５間で電力の供給を行う機能を備える。インターフェース部１６とインターフェース部２６とは、接続部３６を介して互いに電気的に接続されている。

【0018】

また、図１に示す構成例では、定電流源回路部２１、列回路部２２、演算回路部２７及び制御回路部２８の各々は２つのブロックに分けられており、２組の読み出し回路を構成している。そして、隣り合う列に配された信号線１１は、互いに異なる組の読み出し回路に接続されている。具体的には、複数の信号線１１は、中央の行に対し、第１の方向の側に接続部３１が位置し、第１の方向とは反対の第２の方向の側に接続部３２が位置する第１の組を有する。また、複数の信号線１１は、中央の行に対し、第２の方向の側に接続部３１が位置し、第１の方向の側に接続部３２が位置する第２の組を有する。第１の組の信号線１１は、定電流源回路部２１の第１のブロック及び列回路部２２の第１のブロックに接続されている。第２の組の信号線１１は、定電流源回路部２１の第２のブロック及び列回路部２２の第２のブロックに接続されている。一例では、第１の組の信号線１１と第２の組の信号線１１とは、交互に配される。

【0019】

また、定電流源回路部２１の２つのブロック及び列回路部２２の２つのブロックは、列方向に並ぶように配されている。そして、定電流源回路部２１の第１のブロックと列回路部２２の第１のブロックとの間に、定電流源回路部２１の第２のブロック及び列回路部２２の第２のブロックのうちの一方が配置されている。図１には、定電流源回路部２１の第１のブロックと列回路部２２の第１のブロックとの間に、定電流源回路部２１の第２のブロックが配置されている場合の例を示している。定電流源回路部２１の第１のブロックと列回路部２２の第１のブロックとの間に、列回路部２２の第２のブロックが配置されていてもよい。ここで、定電流源回路部２１の第１のブロックと列回路部２２の第１のブロックとが２組の読み出し回路のうちの一方に属し、定電流源回路部２１の第２のブロックと列回路部２２の第２のブロックとが２組の読み出し回路のうちの他方に属する。

【0020】

また、列回路部２２の第１のブロックと列回路部２２の第２のブロックとの間に、定電流源回路部２１の第１のブロックと定電流源回路部２１の第２のブロックが配置されている。定電流源回路部２１の第１のブロックと定電流源回路部２１の第２のブロックとは、逆に配置されていてもよい。また、演算回路部２７の第１のブロックと演算回路部２７の第２のブロックとの間に、列回路部２２の第１のブロックと列回路部２２の第２のブロックが配置されている。

【0021】

各々の画素回路１は、例えば図２に示すように、光電変換部ＰＤ１，ＰＤ２と、転送トランジスタＴＸ１，ＴＸ２と、リセットトランジスタＲＳと、増幅トランジスタＳＦと、選択トランジスタＳＬと、容量ＦＤと、を有する。画素回路１の各トランジスタは、ＭＯＳトランジスタでありうる。

【0022】

光電変換部ＰＤ１，ＰＤ２は、例えばフォトダイオードやフォトゲートなどの光電変換素子により構成されうる。ここでは光電変換部ＰＤ１，ＰＤ２がフォトダイオードにより構成されている場合を想定する。光電変換部ＰＤ１を構成するフォトダイオードは、アノードが接地ノードに接続され、カソードが転送トランジスタＴＸ１のソースに接続されている。光電変換部ＰＤ２を構成するフォトダイオードは、アノードが接地ノードに接続され、カソードが転送トランジスタＴＸ２のソースに接続されている。転送トランジスタＴＸ１のドレイン及び転送トランジスタＴＸ２のドレインは、リセットトランジスタＲＳのソース及び増幅トランジスタＳＦのゲートに接続されている。転送トランジスタＴＸ１のドレインと、転送トランジスタＴＸ２のドレインと、リセットトランジスタＲＳのソースと、増幅トランジスタＳＦのゲートとの接続ノードは、フローティングノードＦＮを構成している。フローティングノードＦＮに結合される容量成分が、図２には容量ＦＤとして表されている。リセットトランジスタＲＳのドレイン及び増幅トランジスタＳＦのドレインは、電源供給線ＶＤＤに接続されている。増幅トランジスタＳＦのソースは、選択トランジスタＳＬのドレインに接続されている。選択トランジスタＳＬのソースは、信号線１１に接続されている。

【0023】

セルアレイ部１０の各行には、対応する行に配された画素回路１に接続された不図示の信号線が少なくとも１線ずつ設けられている。対応する行に配された画素回路１に接続された不図示の信号線は、例えば、転送トランジスタＴＸ１のゲート、転送トランジスタＴＸ２のゲート、リセットトランジスタＲＳのゲート、選択トランジスタＳＬのゲートにそれぞれ接続された５本の信号線である。画素回路１への信号が信号線から入力されるため、信号線１１を入力線と称することができる。また、入力線が対応する行に配されていることから、入力線を行配線と称することもできる。なお、行配線や列配線には、入力線や出力線などの信号線の他に、接地電位あるいは駆動電位を供給するための電源線なども含まれる。

【0024】

信号線１１には、接続部３１を介して電流源２１ａが接続されている。また、信号線１１には、接続部３１とは別の接続部３２を介して列回路２２ａが接続されている。リセットトランジスタＲＳ及び増幅トランジスタＳＦに電源電圧を供給する電源供給線ＶＤＤは、信号線１１と同様、画素回路１の列毎に配置することができる。これら電源供給線に電源電圧を供給するための図示しない共通電源線は、半導体部品１００に設けることができるが、半導体部品２００に設けてもよい。このように構成することで、半導体部品１００における電源線の配線長を短くし、インピーダンスを低減することができる。同様にして、半導体部品２００に設けられた複数の回路部のそれぞれが、別々の接続部を介して入力線に電気的に接続されている形態を採用することもでき、これによりインピーダンスを低減することができる。また、同様にして、半導体部品２００に設けられた複数の回路部のそれぞれが、別々の接続部を介して電源線に電気的に接続されている形態を採用することもでき、これによりインピーダンスを低減することができる。

【0025】

転送トランジスタＴＸ１，ＴＸ２、リセットトランジスタＲＳ、増幅トランジスタＳＦ及び選択トランジスタＳＬは、ＭＩＳ（Metal-Insulator-Semiconductor）トランジスタにより構成されうる。増幅トランジスタＳＦは、接合型電界効果トランジスタであってもよい。図２の等価回路では、光電変換部ＰＤ１，ＰＤ２、転送トランジスタＴＸ１，ＴＸ２及び容量ＦＤを別々の構成要素として表しているが、転送トランジスタＴＸ１，ＴＸ２は、光電変換部ＰＤ１，ＰＤ２及び容量ＦＤの一部を含んで構成されうる。例えば、転送トランジスタＴＸ１のソースは、光電変換部ＰＤ１のカソードを構成するＮ型半導体領域により構成されうる。また、転送トランジスタＴＸ２のソースは、光電変換部ＰＤ２のカソードを構成するＮ型半導体領域により構成されうる。また、転送トランジスタＴＸ１，ＴＸ２のドレインは、容量ＦＤの少なくとも一部をなすＰＮ接合容量を構成するＮ型半導体領域により構成されうる。この場合、転送トランジスタＴＸ１，ＴＸ２のゲートは、ＭＩＳゲート構造を有する転送電極と言うこともできる。

【0026】

なお、図２に示す画素回路１は一例であり、これに限定されるものではない。例えば、図２の画素回路１では２つの光電変換部ＰＤ１，ＰＤ２が１つの増幅トランジスタＳＦを共有しているが、３つ以上の光電変換部が１つの増幅トランジスタＳＦを共有してもよい。或いは、光電変換部ＰＤ１，ＰＤ２毎に増幅トランジスタＳＦを設けてもよい。また、画素回路１は必ずしも複数の光電変換部を含む必要はなく、１つの光電変換部を含むものでもよい。

【0027】

図３は、本実施形態による光電変換装置の一構成例を示す概略断面図である。図３は、信号線１１の延在する方向に沿った半導体部品１００及び半導体部品の断面図である。

【0028】

半導体部品１００は、例えば図３に示すように、対向する第１面１１２及び第２面１１４を有する半導体層１１０と、半導体層１１０の第１面１１２の側に配された配線構造１２０と、を含んで構成されうる。図３には、半導体層１１０に設けられる一部の素子として、画素回路１の増幅トランジスタＳＦと選択トランジスタＳＬとを示している。配線構造１２０は、絶縁層１２２と、絶縁層１２２の中に配された複数の配線層１２４，１２６，１２８と、を有する。これら配線層には、選択トランジスタＳＬのソースに電気的に接続された信号線１１と、信号線１１に電気的に接続された電極１３０，１３２と、が含まれる。各層の配線は、所定の回路を構成するように、コンタクトプラグ１３４を介して適宜接続されている。電極１３０，１３２は、最上層の配線層によって構成されており、半導体部品１００の表面部に位置している。

【0029】

半導体部品２００は、例えば図３に示すように、対向する第１面２１２及び第２面２１４を有する半導体層２１０と、半導体層２１０の第１面２１２の側に配された配線構造２２０と、を含んで構成されうる。図３には、半導体層２１０に設けられる一部の素子として、定電流源回路部２１を構成するトランジスタＭ１１，Ｍ１２と、列回路部２２を構成するトランジスタＭ２１，Ｍ２２と、を示している。配線構造２２０は、絶縁層２２２と、絶縁層２２２の中に配された複数の配線層２２４，２２６，２２８と、を有する。これら配線層には、トランジスタＭ１１，Ｍ２１に電気的に接続された電極２３０，２３２が含まれる。各層の配線は、所定の回路を構成するように、コンタクトプラグ２３４を介して適宜接続されている。電極２３０，２３２は、最上層の配線層によって構成されており、半導体部品２００の表面部に位置している。

【0030】

半導体部品１００と半導体部品２００とは、半導体層１１０の第１面１１２の側と半導体層２１０の第１面２１２の側とが向き合うように積層されている。電極１３０と電極２３０とは、半導体部品１００と半導体部品２００との接合面において電気的に接続され、接続部３１を構成している。また、電極１３２と電極２３２とは、半導体部品１００と半導体部品２００との接合面において電気的に接続され、接続部３２を構成している。これにより、信号線１１は、接続部３１を介して電流源（ＣＳ）２１ａに接続され、接続部３２を介して列回路（ＣＬＭＣ）２２ａに接続されている。典型的には接続部３１を構成する電極１３０および電極２３０は銅や金などの金属からなり、電極１３０の金属と電極２３０の金属とが直接的に金属結合して構成される。また、半導体部品１００と半導体部品２００との接合面においては、絶縁層１２２と絶縁層２２２とが直接的に共有結合しうる。この代わりに、電極１３０と電極２３０との間に半田などの導電部材を介して電極１３０および電極２３０を電気的に接続し、電極１３０と電極２３０と導電部材とで接続部３１を構成することもできる。この場合、絶縁層１２２と絶縁層２２２とは互いに離間しうるので、絶縁層１２２と絶縁層２２２との間に樹脂（アンダーフィル）を設けることもできる。接続部３２に代表される他の接続部についても、接続部３１と同様の構成を採用することができる。カラーフィルタやマイクロレンズなどの図示しない光学部品は、半導体層１１０の第２面１１４の側に配置される。

【0031】

図３に示す構成例は、半導体層１１０の第２面１１４の側から入射する光を受光する裏面照射型の光電変換装置５００である。

【0032】

図４は、本実施形態による光電変換装置の他の構成例を示す概略断面図である。図４は、信号線１１の延在する方向に沿った半導体部品１００及び半導体部品２００の断面図である。

【0033】

図４に示す構成例は、図３に示す構成例とは異なり、半導体層１１０の第１面１１２の側から入射する光を受光する表面照射型の光電変換装置５００である。

【0034】

半導体部品１００は、例えば図４に示すように、対向する第１面１１２及び第２面１１４を有する半導体層１１０と、半導体層１１０の第１面１１２の側に配された配線構造１２０と、を含んで構成されうる。配線構造１２０は、絶縁層１２２と、絶縁層１２２の中に配された複数の配線層１２４，１２６と、を有する。これら配線層には、選択トランジスタＳＬのソースに電気的に接続された信号線１１と、信号線１１に電気的に接続された電極１３５，１３６と、が含まれる。各層の配線は、所定の回路を構成するように、コンタクトプラグ１３４を介して適宜接続されている。また、半導体部品１００は、半導体層１１０の第２面１１４の側から半導体層１１０及び絶縁層１２２の一部を貫き、電極１３５，１３６に達する貫通電極１３８，１４０を更に有している。半導体部品２００は、図３の構成例と同様である。

【0035】

半導体部品１００と半導体部品２００とは、半導体層１１０の第２面１１４の側と半導体層２１０の第１面２１２の側とが向き合うように積層されている。貫通電極１３８と電極２３０とは、半導体部品１００と半導体部品２００との接合面において電気的に接続され、接続部３１を構成している。また、貫通電極１４０と電極２３２とは、半導体部品１００と半導体部品２００との接合面において電気的に接続され、接続部３２を構成している。これにより、信号線１１は、接続部３１を介して電流源２１ａに接続され、接続部３２を介して列回路２２ａに接続されている。カラーフィルタやマイクロレンズなどの図示しない光学部品は、配線構造１２０の上方（半導体層１１０とは反対の側）に配置される。

【0036】

図３及び図４には示されていない他の接続部３５，３６，３７についても、接続部３１，３２と同様に構成することができる。

【0037】

なお、図３及び図４には、３層の配線層によって構成される配線構造１２０，２２０を示しているが、配線構造１２０，２２０を構成する配線層の総数は、３層に限定されるものではなく適宜増減することができる。また、信号線１１が構成される配線層は、必ずしも第２層目の配線層である必要はない。

【0038】

次に、本実施形態による光電変換装置５００の動作の概略について、図１及び図２を用いて説明する。

【0039】

光電変換部ＰＤ１，ＰＤ２は、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタＴＸ１は、オンになることにより光電変換部ＰＤ１が保持する電荷をフローティングノードＦＮに転送する。転送トランジスタＴＸ２は、オンになることにより光電変換部ＰＤ２が保持する電荷をフローティングノードＦＮに転送する。容量ＦＤは、フローティングノードＦＮに転送された電荷を保持するとともに、その容量による電荷電圧変換によってフローティングノードＦＮの電位を電荷の量に応じた電位に設定する。増幅トランジスタＳＦは、ドレインに電源電圧が供給され、ソースに接続部３１、信号線１１及び選択トランジスタＳＬを介して電流源２１ａからバイアス電流が供給される構成となっており、ゲートを入力ノードとするソースフォロワ回路（増幅部）を構成する。これにより増幅トランジスタＳＦは、フローティングノードＦＮの電位に基づく信号を、選択トランジスタＳＬを介して信号線１１に出力する。リセットトランジスタＲＳは、オンになることによりフローティングノードＦＮを電源電圧に応じた電位にリセットする。選択トランジスタＳＬは、増幅トランジスタＳＦと信号線１１との接続の切り替えを行う。

【0040】

画素回路１から出力されたアナログ信号である画素信号は、信号線１１及び接続部３２を介して列回路２２ａに入力される。列回路２２ａは、画素信号に対してＣＤＳ処理、増幅処理、ＡＤ変換処理等の所定の処理を施し、画素信号をデジタルデータに変換する。列回路２２ａから出力されるデジタルデータは、演算回路部２７に入力される。演算回路部２７は、列回路２２ａから出力されるデジタルデータに対して所定の演算処理を施す。演算回路部２７から出力されるデジタル信号は、インターフェース部１６によって、ＬＶＤＳ等の差動伝送に適した信号に変換され、光電変換装置５００の外部へと出力される。

【0041】

次に、本実施形態による光電変換装置５００により奏される効果について、図５を用いて説明する。図５には、信号線１１と電流源２１ａとの間及び信号線１１と列回路２２ａとの間の詳細な接続関係が示されている。ここで、図５に示すように、画素回路１が配された行のうち、一端部から接続部３１までを行領域ＰＩＸＲＯＷＳ１、接続部３１から接続部３２までを行領域ＰＩＸＲＯＷＳ２、接続部３２から他端部までを行領域ＰＩＸＲＯＷＳ３と定義するものとする。なお、セルアレイ部１０の中央の行は、行領域ＰＩＸＲＯＷＳ２に配されているものとする。すなわち、中央の行に配された画素回路１は、接続部３１と接続部３２との間の電気的経路において信号線１１に接続されている。

【0042】

図５に示すように、信号線１１と電流源２１ａとを接続する接続部３１には、寄生素子３８が存在する。寄生素子３８は、寄生抵抗ＰＲＪ１と寄生容量ＰＣＪ１とにより構成される。また、信号線１１と列回路２２ａとを接続する接続部３２には、寄生素子３９が存在する。寄生素子３９は、寄生抵抗ＰＲＪ２と寄生容量ＰＣＪ２とにより構成される。

【0043】

各行の画素回路１の画素信号を列回路２２ａへと読み出す際、電源供給線ＶＤＤから、増幅トランジスタＳＦ、選択トランジスタＳＬ及び信号線１１を介して、電流源２１ａに電流が流れ込む。ここで、列回路２２ａの入力インピーダンスが十分に大きい（無限大）ものとすると、寄生抵抗ＰＲＪ２には電流が流れないため、寄生抵抗ＰＲＪ２による電圧降下は発生しない。一方、寄生抵抗ＰＲＪ１による電圧降下はあるが、この電圧降下も電流源２１ａの回路レンジを維持する範囲で列回路２２ａの入力端に読み出す画素信号には影響を与えない。同様に、信号線１１には有限の寄生抵抗（図示せず）が存在するが、行領域ＰＩＸＲＯＷＳ２の寄生抵抗は、電流源２１ａの回路レンジを維持する範囲で列回路２２ａの入力端に読み出す画素信号には影響を与えない。したがって、接続部３１，３２に存在する寄生抵抗は、行選択位置によらず、列回路２２ａの入力端に読み出す画素信号に影響を与えることはない。これにより、接続部３１，３２に存在する寄生抵抗に起因する画素信号シェーディングを改善することができる。また、接続部３１と接続部３２との間においても画素信号シェーディングを改善することができる。列回路２２ａの入力段には入力インピーダンスが大きいオペアンプやコンパレータが設けられている。オペアンプは増幅処理に、コンパレータはＡＤ変換処理に用いられる。とりわけＡＤ変換処理は半導体装置の性能向上に重要であるから、列回路部２２がＡＤ変換処理を行う場合に、本実施形態は有利である。

【0044】

なお、本実施形態では接続部３１，３２で規定される３つの行領域ＰＩＸＲＯＷＳ１，ＰＩＸＲＯＷＳ２，ＰＩＸＲＯＷＳ３を示したが、信号線１１の両端に接続部３１，３２を設け、行領域ＰＩＸＲＯＷＳ１，ＰＩＸＲＯＷＳ３が存在しない配置としてもよい。

【0045】

また、図１に示す構成例では、前述のように、定電流源回路部２１、列回路部２２、演算回路部２７及び制御回路部２８を２つのブロックに分け、２組の読み出し回路を構成し、隣り合う列に配された信号線１１を互いに異なる組の読み出し回路に接続している。そして、定電流源回路部２１の第１のブロックと列回路部２２の第１のブロックとの間に、定電流源回路部２１の第２のブロック及び列回路部２２の第２のブロックのうちの一方を配置している。このように構成することで、１つの読み出し回路を構成する定電流源回路部２１のブロックと列回路部２２のブロックとを隣接して配置する場合と比較して、行領域ＰＩＸＲＯＷＳ２の領域に属する行が増加する。これにより、画素信号シェーディングをより低減することが可能となる。

【0046】

接続部３１，３２は、例えば、寄生容量ＰＣＪ１，ＰＣＪ２の和が最小になるように、或いは、半導体部品２００の機能ブロックに適したレイアウトとなるように、最適な配置場所を適宜選択することができる。

【0047】

このように、本実施形態によれば、複数の半導体部品を積層してなる半導体装置において、半導体部品間の接続部に存在する寄生抵抗の影響を抑制し、素子特性を改善することができる。

【0048】

［第２実施形態］
本発明の第２実施形態による半導体装置について、光電変換装置を例に挙げ、図６を用いて説明する。図６は、本実施形態による光電変換装置における接続部の構成例を示す模式図である。第１実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

【0049】

本実施形態による光電変換装置は、接続部３１，３２の構成が異なるほかは、第１実施形態による光電変換装置と同様である。すなわち、本実施形態による光電変換装置は、図６に示すように、接続部３１に接続されたクリップ回路（ＣＬＩＰ）７２と、接続部３２に接続されたブースト回路（ＢＳＴ）７４と、を更に有している。

【0050】

クリップ回路７２は、信号振幅を所定の範囲に制限するように動作する回路であり、強い光の入射によって信号線１１の電位が急激に変動することにより生じるスミアや黒沈みと呼ばれる現象を抑制する役割を有する。

【0051】

ブースト回路７４は、信号線１１の信号応答を補助する回路である。ブースト回路７４は、特に限定されるものではなく、例えば、接続部３２を任意の電位のノードに接続するように構成されたスイッチ回路や、電流源２１ａとは別の、接続部３２に接続されたパルス駆動可能な電流源を適用可能である。

【0052】

信号線１１にクリップ回路７２やブースト回路７４のような特性を補助する回路を接続することで、光電変換装置の特性を更に改善することができる。

【0053】

なお、本実施形態では、接続部３１にクリップ回路７２を接続し、接続部３２にブースト回路７４を接続したが、接続部３１にブースト回路７４を接続し、接続部３２にクリップ回路７２を接続してもよい。また、接続部３１，３２とは別に、信号線１１に接続された他の接続部を設け、この接続部にクリップ回路７２及びブースト回路７４を接続してもよい。

【0054】

このように、本実施形態によれば、複数の半導体部品を積層してなる半導体装置において、半導体部品間の接続部に存在する寄生抵抗の影響を抑制し、素子特性を改善することができる。

【0055】

［第３実施形態］
本発明の第３実施形態による半導体装置について、光電変換装置を例に挙げ、図７及び図８を用いて説明する。図７は、本実施形態による光電変換装置の概略構成を示す模式図である。図８は、本実施形態による光電変換装置の構成例を示す概略断面図である。第１及び第２実施形態による光電変換装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。

【0056】

第１実施形態では、半導体部品１００と半導体部品２００とを積層してなる光電変換装置５００を説明したが、３個以上の半導体部品を積層して光電変換装置を構成することも可能である。本実施形態では、３個以上の半導体部品を積層してなる光電変換装置の一例を説明する。

【0057】

本実施形態による光電変換装置５００は、図７に示すように、半導体部品１００と、半導体部品６００と、半導体部品２００とが、この順に積層されてなる。半導体部品１００，６００，２００は、実質的に合同な外縁形状を有することができるが、必ずしも同じである必要はない。

【0058】

半導体部品１００及び半導体部品２００の基本的な構成は、第１実施形態と同様である。半導体部品６００には、記憶回路部６０と、駆動回路部６５と、が設けられている。なお、半導体部品６００に配される機能ブロックの少なくとも一部と、半導体部品２００に配される機能ブロックの少なくとも一部とは、入れ替えてもよい。例えば、半導体部品２００に記憶回路部６０を設け、半導体部品６００に演算回路部２７を設けてもよい。

【0059】

光電変換装置５００は更に、半導体部品１００，６００，２００のうちの少なくとも２つを電気的に接続するための複数の接続部４１，４２，４５，４６，４７，５１，５２，５５，５６，５７，５９を有する。図７にはこれら接続部４１，４２，４５，４６，４７，５１，５２，５５，５６，５７，５９を模式的に示している。これら接続部４１，４２，４５，４６，４７，５１，５２，５５，５６，５７，５９のうちの一部は、半導体部品１００及び／又は半導体部品６００の半導体層を貫通する貫通電極である。これらの半導体層は典型的にシリコン層（単結晶シリコン層）であることから、このような貫通電極はＴＳＶ（Through Silicon Via）と称することがある。なお、貫通電極と半導体部品１００，６００に設けられた半導体素子とは、貫通電極が配された貫通孔の側壁に設けられた絶縁体（図示せず）や、半導体層に設けられた分離溝（図示せず）によって絶縁されている。

【0060】

複数の信号線１１の各々は、接続部５１，４１を介して定電流源回路部２１に電気的に接続され、接続部５２，４２を介して列回路部２２に電気的に接続されている。定電流源回路部２１と列回路部２２とは、半導体部品２００，６００の中では電気的に接続されておらず、半導体部品１００の信号線１１を介して互いに電気的に接続されている。

【0061】

駆動回路部１５と駆動回路部６５とは、接続部５５，５７を介して互いに電気的に接続されている。駆動回路部６５と駆動回路部２５とは、接続部４５，４７を介して互いに電気的に接続されている。接続部４５は、駆動回路部２５，６５間で信号の伝送を行う機能を備える。接続部５５は、駆動回路部６５，１５間で信号の伝送を行う機能を備える。接続部４７は、駆動回路部２５，６５間で電力の供給を行う機能を備える。接続部５７は、駆動回路部６５，１５間で電力の供給を行う機能を備える。インターフェース部１６とインターフェース部２６とは、接続部４６，５６を介して互いに電気的に接続されている。

【0062】

図８は、本実施形態による光電変換装置の一構成例を示す概略断面図である。図８は、信号線１１の延在する方向に沿った半導体部品１００及び半導体部品の断面図である。

【0063】

半導体部品１００及び半導体部品２００は、図３に示した第１実施形態の構成例と同様である。

【0064】

半導体部品６００は、例えば図８に示すように、対向する第１面６１２及び第２面６１４を有する半導体層６１０と、半導体層６１０の第１面６１２の側に配された配線構造６２０と、を含んで構成されうる。図８には、半導体層６１０に設けられる一部の素子として、記憶回路部６０に配されるトランジスタＭ３１，Ｍ３２を示している。配線構造６２０は、絶縁層６２２と、絶縁層６２２の中に配された複数の配線層６２４，６２６，６２８と、を有する。これら配線層には、配線６３０，６３２，６３４，６３６と、電極６３８，６４０と、が含まれる。各層の配線は、所定の回路を構成するように、コンタクトプラグ６４２を介して適宜接続されている。電極６３８，６４０は、最上層の配線層によって構成されており、半導体部品６００の表面部に位置している。また、半導体部品６００は、半導体層６１０の第２面６１４の側から半導体層６１０及び絶縁層６２２の一部を貫き、配線６３０，６３２に達する貫通電極６４４，６４６を更に有している。

【0065】

半導体部品１００と半導体部品６００とは、半導体層１１０の第１面１１２の側と半導体層６１０の第２面６１４の側とが向き合うように積層されている。電極１３０と貫通電極６４４とは、半導体部品１００と半導体部品６００との接合面において電気的に接続され、接続部５１を構成している。また、電極１３２と貫通電極６４６とは、半導体部品１００と半導体部品６００との接合面において電気的に接続され、接続部５２を構成している。カラーフィルタやマイクロレンズなどの図示しない光学部品は、半導体層１１０の第２面１１４の側に配置される。

【0066】

半導体部品６００と半導体部品２００とは、半導体層６１０の第１面６１２の側と半導体層２１０の第１面２１２の側とが向き合うように積層されている。電極６３８と電極２３０とは、半導体部品６００と半導体部品２００との接合面において電気的に接続され、接続部４１を構成している。また、電極６４０と電極２３２とは、半導体部品６００と半導体部品２００との接合面において電気的に接続され、接続部４２を構成している。

【0067】

これにより、信号線１１は、接続部５１，４１を介して電流源（ＣＳ）２１ａに接続され、接続部５２，４２を介して列回路（ＣＬＭＣ）２２ａに接続されている。接続部５１，４１及び接続部５２，４２は、半導体部品６００を貫いて半導体部品１００と半導体部品２００とを電気的に接続する電気的経路を有する。

【0068】

本実施形態では、３個の半導体部品を積層して光電変換装置を構成しているため、第１実施形態と比較して配線の引き回しが長く、付加される寄生容量素子が大きくなる傾向になる。しかしながら、信号線１１に複数の接続部を設け、異なる機能をもつ定電流源回路部２１と列回路部２２とを個別に接続することにより、特性を改善することができる。

【0069】

このように、本実施形態によれば、複数の半導体部品を積層してなる半導体装置において、半導体部品間の接続部に存在する寄生抵抗の影響を抑制し、素子特性を改善することができる。

【0070】

［第４実施形態］
本発明の第４実施形態による撮像システムについて、図９を用いて説明する。図９は、本実施形態による撮像システムの概略構成を示すブロック図である。

【0071】

上記第１乃至第３実施形態で述べた光電変換装置５００は、種々の撮像システムを搭載した機器に適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図９には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

【0072】

図９に例示した撮像システム７００は、撮像装置７０１、被写体の光学像を撮像装置７０１に結像させるレンズ７０２、レンズ７０２を通過する光量を可変にするための絞り７０４、レンズ７０２の保護のためのバリア７０６を有する。レンズ７０２及び絞り７０４は、撮像装置７０１に光を集光する光学系である。撮像装置７０１は、第１乃至第３実施形態のいずれかで説明した光電変換装置５００であって、レンズ７０２により結像された光学像を画像データに変換する。

【0073】

撮像システム７００は、また、撮像装置７０１より出力される出力信号の処理を行う信号処理部７０８を有する。信号処理部７０８は、撮像装置７０１が出力するデジタル信号から画像データの生成を行う。また、信号処理部７０８は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置７０１は、信号処理部７０８で処理されるデジタル信号を生成するＡＤ変換部を備えうる。ＡＤ変換部は、撮像装置７０１の光電変換部が形成された半導体層（半導体基板）に形成されていてもよいし、撮像装置７０１の光電変換部が形成された半導体層とは別の半導体基板に形成されていてもよい。また、信号処理部７０８が撮像装置７０１と同一の半導体基板に形成されていてもよい。

【0074】

撮像システム７００は、更に、画像データを一時的に記憶するためのメモリ部７１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）７１２を有する。更に撮像システム７００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体７１４、記録媒体７１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）７１６を有する。なお、記録媒体７１４は、撮像システム７００に内蔵されていてもよく、着脱可能であってもよい。

【0075】

更に撮像システム７００は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部７１８、撮像装置７０１と信号処理部７０８に各種タイミング信号を出力するタイミング発生部７２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム７００は少なくとも撮像装置７０１と、撮像装置７０１から出力された出力信号を処理する信号処理部７０８とを有すればよい。

【0076】

撮像装置７０１は、撮像信号を信号処理部７０８に出力する。信号処理部７０８は、撮像装置７０１から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部７０８は、撮像信号を用いて、画像を生成する。

【0077】

このように、本実施形態によれば、第１乃至第３実施形態による光電変換装置５００を適用した撮像システムを実現することができる。

【0078】

［第５実施形態］
本発明の第５実施形態による撮像システム及び移動機器（移動体）について、図１０を用いて説明する。図１０は、本実施形態による撮像システム及び移動機器（移動体）の構成を示す図である。

【0079】

図１０（ａ）は、車載カメラに関する撮像システムの一例を示したものである。撮像システム８００は、撮像装置８１０を有する。撮像装置８１０は、上記第１乃至第３実施形態のいずれかに記載の光電変換装置５００である。撮像システム８００は、撮像装置８１０により取得された複数の画像データに対し、画像処理を行う画像処理部８１２と、撮像システム８００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部８１４を有する。また、撮像システム８００は、算出された視差に基づいて対象物までの距離を算出する距離取得部８１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部８１８と、を有する。ここで、視差取得部８１４や距離取得部８１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部８１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

【0080】

撮像システム８００は車両情報取得装置８２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム８００は、衝突判定部８１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ８３０が接続されている。また、撮像システム８００は、衝突判定部８１８での判定結果に基づいて、ドライバーへ警報を発する警報装置８４０とも接続されている。例えば、衝突判定部８１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ８３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置８４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

【0081】

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム８００で撮像する。図１０（ｂ）に、車両前方（撮像範囲８５０）を撮像する場合の撮像システムを示した。車両情報取得装置８２０が、撮像システム８００ないしは撮像装置８１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

【0082】

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動機器）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

【0083】

［変形実施形態］
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

【0084】

また、上記第１乃至第３実施形態において説明した光電変換装置は、画像の取得を目的とした装置、すなわち撮像装置として構成することができる。また、例えば上記第５実施形態で説明したような測距を主たる目的とする装置に適用する場合にあっては、必ずしも画像を出力する必要はない。このような場合、当該装置は、光情報を所定の電気信号に変換する光電変換装置と言うことができる。撮像装置は、光電変換装置の１つである。

【0085】

また、上記第４及び第５実施形態に示した撮像システムは、本発明の光電変換装置を適用しうる撮像システム例を示したものであり、本発明の光電変換装置を適用可能な撮像システムは図９及び図１０に示した構成に限定されるものではない。

【0086】

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

【0087】

例えば、本発明における半導体装置は撮像装置に限定されることなく、表示装置や演算装置、記憶装置など様々な半導体装置に適用することができ、また、様々な機器に適用可能である。例えば、本発明の半導体装置は、カメラ、携帯端末、汎用コンピュータ等の電子機器、自動車や船舶、飛行機等の輸送機器、通信機器、複写機、プリンタ、スキャナ等の事務機器、ディスプレイ等の表示機器などに適用することができる。その他、Ｘ線診断機器や内視鏡等の医療機器、分析機器、半導体製造装置などの産業機器全般において、本発明における半導体装置を適用することができる。また、上記実施形態の半導体装置に接続され得る装置は、演算回路を含む画像処理装置、電源コントローラ、モータコントローラ、ロボットコントローラなどの制御装置を含みうる。また、上記実施形態の半導体装置に接続され得る装置は、更に、半導体メモリ、磁気記録媒体、光記録媒体を用いた記憶装置、液晶ディスプレイ、ＯＬＥＤ（Organic Light Emitting Diode）ディスプレイなどの表示装置などを含みうる。

【符号の説明】

【0088】

１…画素回路
１０…セルアレイ部
１１…信号線
１５，２５，６５…駆動回路部
１６，２６…インターフェース部
２１…定電流源回路部
２２…列回路部
２７…演算回路部
２８…制御回路部
３１，３２，３５，３６，３７、４１，４２，４５，４６，４７，５１，５２，５５，５６，５７…接続部
６０…記憶回路部
１００，２００，６００…半導体部品
５００…光電変換装置
７００，８００…撮像システム

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】