特許 7552906 電力増幅器および高周波モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-09

(45)【発行日】2024-09-18

(54)【発明の名称】電力増幅器および高周波モジュール

(51)【国際特許分類】

   H03F 3/24 20060101AFI20240910BHJP

   H03F 3/68 20060101ALN20240910BHJP

【ＦＩ】

H03F3/24

H03F3/68

【請求項の数】 18

(21)【出願番号】P 2023531256

(86)(22)【出願日】2021-06-30

(86)【国際出願番号】 JP2021024816

(87)【国際公開番号】W WO2023276063

(87)【国際公開日】2023-01-05

【審査請求日】2023-06-22

(73)【特許権者】

【識別番号】000006013

【氏名又は名称】三菱電機株式会社

(74)【代理人】

【識別番号】110003199

【氏名又は名称】弁理士法人高田・高橋国際特許事務所

(72)【発明者】

【氏名】金谷 康

(72)【発明者】

【氏名】山本 和也

【審査官】柳下 勝幸

(56)【参考文献】

【文献】特開平７－１５４１５９（ＪＰ，Ａ）

【文献】特開２００２－１７１１９６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ ３／２４

Ｈ０３Ｆ ３／６８

(57)【特許請求の範囲】

【請求項1】

外部から高周波信号が入力される入力端子と、
前記入力端子を介して前記高周波信号が入力され、前記高周波信号を増幅するＭＭＩＣと、
入力整合回路と、
前記入力整合回路を介して、前記ＭＭＩＣが増幅した前記高周波信号が入力され、前記高周波信号を増幅するトランジスタと、
出力整合回路と、
外部から前記トランジスタのドレイン電圧が入力され、前記出力整合回路を介して前記トランジスタが増幅した前記高周波信号が入力され、前記高周波信号を外部に出力する出力端子と、
前記トランジスタのドレインと前記ＭＭＩＣのドレインとを接続するドレインバイアス回路基板と、
を備え、
前記トランジスタと前記ＭＭＩＣは、５０Ωより小さいインピーダンスで共役整合されていることを特徴とする電力増幅器。

【請求項2】

前記入力端子には、外部から前記ＭＭＩＣのゲート電圧が入力されることを特徴とする請求項１に記載の電力増幅器。

【請求項3】

端子として、前記入力端子と前記出力端子のみを備えることを特徴とする請求項１または２に記載の電力増幅器。

【請求項4】

前記ドレインバイアス回路基板には、前記トランジスタのドレインと前記ＭＭＩＣのドレインとを接続する線路上にチョークインダクタが設けられることを特徴とする請求項１から３の何れか１項に記載の電力増幅器。

【請求項5】

前記ドレインバイアス回路基板を介して前記トランジスタのドレインと前記ＭＭＩＣのドレインとを繋ぐ経路は、第１コンデンサによって接地用端子に接続されていることを特徴とする請求項１から４の何れか１項に記載の電力増幅器。

【請求項6】

前記第１コンデンサは、前記高周波信号の差周波数に対して、前記トランジスタから見たインピーダンスが５０Ω以下となるような容量を有することを特徴とする請求項５に記載の電力増幅器。

【請求項7】

前記経路上に設けられ、前記高周波信号の１／４波長の線路長を有するショートスタブを備えることを特徴とする請求項５または６に記載の電力増幅器。

【請求項8】

前記ドレインバイアス回路基板は、前記高周波信号の１／４波長の線路長を有することを特徴とする請求項５または６に記載の電力増幅器。

【請求項9】

前記入力端子を介して外部から入力されたゲート電圧を分圧する分圧回路を備え、
前記ＭＭＩＣ内の増幅器のゲートまたは前記トランジスタのゲートには、前記分圧回路により前記ゲート電圧が分圧された電圧が供給されることを特徴とする請求項１から８の何れか１項に記載の電力増幅器。

【請求項10】

前記分圧回路から前記増幅器のゲートに供給される電圧と、前記分圧回路から前記トランジスタのゲートに供給される電圧は異なることを特徴とする請求項９に記載の電力増幅器。

【請求項11】

前記増幅器はＳｉ基板に形成され、
前記トランジスタは、ＳｉＣ基板に形成されることを特徴とする請求項１０に記載の電力増幅器。

【請求項12】

前記増幅器と前記トランジスタの一方は、入力電力に対して利得が低下する電圧を前記分圧回路から供給され、
前記増幅器と前記トランジスタの他方は、入力電力に対して利得が増加する電圧を前記分圧回路から供給されることを特徴とする請求項９または１０に記載の電力増幅器。

【請求項13】

第１の前記ＭＭＩＣと、
第２の前記ＭＭＩＣと、
前記第１のＭＭＩＣが増幅した高周波信号を増幅する第１の前記トランジスタと、
前記第２のＭＭＩＣが増幅した高周波信号を増幅する第２の前記トランジスタと、
前記第１のトランジスタのドレインと前記第１のＭＭＩＣのドレインとを接続する第１の前記ドレインバイアス回路基板と、
前記第２のトランジスタのドレインと前記第２のＭＭＩＣのドレインとを接続する第２の前記ドレインバイアス回路基板と、
を備え、
前記第１のドレインバイアス回路基板と前記第２のドレインバイアス回路基板は、前記第１のＭＭＩＣ、前記第２のＭＭＩＣ、前記第１のトランジスタ、前記第２のトランジスタが配置された領域の外側に配置されることを特徴とする請求項１から１２の何れか１項に記載の電力増幅器。

【請求項14】

第１の前記ＭＭＩＣと、
第２の前記ＭＭＩＣと、
前記第１のＭＭＩＣが増幅した高周波信号を増幅する第１の前記トランジスタと、
前記第２のＭＭＩＣが増幅した高周波信号を増幅する第２の前記トランジスタと、
を備え、
前記ドレインバイアス回路基板は、前記入力端子から前記第１のＭＭＩＣと前記第１のトランジスタを通って前記出力端子に至る第１経路と、前記入力端子から前記第２のＭＭＩＣと前記第２のトランジスタを通って前記出力端子に至る第２経路との間に配置されることを特徴とする請求項１から１２の何れか１項に記載の電力増幅器。

【請求項15】

第１の前記ＭＭＩＣと、
第２の前記ＭＭＩＣと、
前記第１のＭＭＩＣが増幅した高周波信号を増幅する第１の前記トランジスタと、
前記第２のＭＭＩＣが増幅した高周波信号を増幅する第２の前記トランジスタと、
前記入力端子から前記第１のＭＭＩＣと前記第１のトランジスタを通って前記出力端子に至る第１経路と、前記入力端子から前記第２のＭＭＩＣと前記第２のトランジスタを通って前記出力端子に至る第２経路との間に配置されたダイオードリニアライザと、
を備えることを特徴とする請求項１から１２の何れか１項に記載の電力増幅器。

【請求項16】

請求項１から１５の何れか１項に記載の電力増幅器を備えることを特徴とする高周波モジュール。

【請求項17】

前記出力端子に前記ドレイン電圧を供給するドレインバイアス供給点を備え、
前記ドレインバイアス回路基板を介して前記トランジスタのドレインと前記ＭＭＩＣのドレインとを繋ぐ経路は、第１コンデンサによって接地用端子に接続され、
前記ドレインバイアス供給点と前記出力端子を繋ぐ経路は、第２コンデンサによって接地用端子に接続されていることを特徴とする請求項１６に記載の高周波モジュール。

【請求項18】

前記第２コンデンサは、前記高周波信号の差周波数に対して、前記トランジスタから見たインピーダンスが５０Ω以下となるような容量を有することを特徴とする請求項１７に記載の高周波モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電力増幅器および高周波モジュールに関する。

【背景技術】

【0002】

非特許文献１には、ＧａＮから形成されたＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）が開示されている。このＭＭＩＣでは、Ｋｕ帯で５０Ｗの高出力が実現できる。

【先行技術文献】

【非特許文献】

【0003】

【文献】ＱＯＲＶＯ，ＴＧＡ２２３９－ＣＰ，１３．４－１５．５ＧＨｚ，５０Ｗａｔｔ，ＧａＮ Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ，Ｐｒｏｄｕｃｔ Ｄａｔａ Ｓｈｅｅｔ，Ｒｅｖ．Ｂ，Ｆｅｂｒｕａｒｙ ２０２１，＜ＵＲＬ：ｈｔｔｐｓ：／／ｗｗｗ．ｑｏｒｖｏ．ｃｏｍ／ｐｒｏｄｕｃｔｓ／ｐ／ＴＧＡ２２３９－ＣＰ〉

【発明の概要】

【発明が解決しようとする課題】

【0004】

１４ＧＨｚ帯に代表される衛星通信用小型地球局に使用される高周波モジュールには、小型化のために一般に半導体電力増幅器が用いられている。高周波モジュールは例えば４０～１００Ｗの高出力である。このため、高周波モジュール送信回路の最終段の半導体電力増幅器には内部整合型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が主に採用される。ドライバー段には、一般に内部整合型ＦＥＴまたはＭＭＩＣが用いられる。

【0005】

例えば、高周波モジュールの出力が７０Ｗの場合、最終段に７０Ｗ級の内部整合型ＦＥＴが用いられる。このような高周波モジュールでは、例えば７０Ｗ級の内部整合型ＦＥＴをドライブする５０Ｗ級の内部整合型ＦＥＴと、５０Ｗ級の内部整合型ＦＥＴの前段に３０Ｗ級の内部整合型ＦＥＴとがさらに設けられる。３０Ｗ級の増幅器にはＭＭＩＣが使用される場合もある。

【0006】

一般に内部整合型ＦＥＴは入力側及び出力側が５０Ωに整合されている。このため、各段間の整合回路は不要である。しかし、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）／ＤＣ（Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）分離回路を兼ねたバイアス回路または前後段のバイアス回路とＤＣを分離するカップリング用コンデンサ等の周辺回路が必要となることが考えられる。このため、高周波モジュール全体のサイズが大型化するおそれがある。特に、内部整合型ＦＥＴは利得が１０ｄＢ程度の１段増幅器である。このため、高周波モジュールを多段化する場合、高周波モジュールのサイズが著しく増加する可能性がある。

【0007】

また、ＭＭＩＣの高出力化に伴い、非特許文献１のように、Ｋｕ帯で５０Ｗ級以上の高出力ＭＭＩＣが実現されている。ＭＭＩＣは、多段増幅器から構成可能である。つまり、最終段とドライバー段を１つのＭＭＩＣに集積することができる。このため、高周波モジュールの小型化が可能となる。しかし、特にＧａＮ－ＭＭＩＣに使用されるＳｉＣ基板は一般に非常に高価である。このため、製造コストが増大するおそれがある。

【0008】

また、中出力ＭＭＩＣと高出力の内部整合型ＦＥＴを組み合わせて１つのパッケージに集積することが考えられる。この場合も、ＭＭＩＣと内部整合型ＦＥＴとの間の整合回路により、パッケージサイズが大型化する可能性がある。

【0009】

本開示は、小型化が可能な電力増幅器および高周波モジュールを得ることを目的とする。

【課題を解決するための手段】

【0010】

本開示に係る電力増幅器は、外部から高周波信号が入力される入力端子と、前記入力端子を介して前記高周波信号が入力され、前記高周波信号を増幅するＭＭＩＣと、入力整合回路と、前記入力整合回路を介して、前記ＭＭＩＣが増幅した前記高周波信号が入力され、前記高周波信号を増幅するトランジスタと、出力整合回路と、外部から前記トランジスタのドレイン電圧が入力され、前記出力整合回路を介して前記トランジスタが増幅した前記高周波信号が入力され、前記高周波信号を外部に出力する出力端子と、前記トランジスタのドレインと前記ＭＭＩＣのドレインとを接続するドレインバイアス回路基板と、を備え、前記トランジスタと前記ＭＭＩＣは、５０Ωより小さいインピーダンスで共役整合されている。

【発明の効果】

【0011】

本開示に係る電力増幅器では、トランジスタとＭＭＩＣは、５０Ωより小さいインピーダンスで共役整合されている。このため、電力増幅器を小型化できる。

【図面の簡単な説明】

【0012】

【図1】実施の形態１に係る高周波モジュールの構成を説明する図である。

【図2】実施の形態１に係る電力増幅器の平面図である。

【図3】実施の形態１に係る電力増幅器の詳細な構成を説明する平面図である。

【図4】実施の形態１に係るＭＭＩＣの等価回路図である。

【図5】実施の形態１に係るゲートバイアス回路とドレインバイアス回路の構成を示す図である。

【図6】実施の形態１の変形例に係るドレインバイアス回路基板の構成を示す図である。

【図7】実施の形態１に係る安定化回路を示す図である。

【図8】実施の形態１の比較例に係る高周波モジュールの構成を説明する図である。

【図9】実施の形態２に係る電力増幅器の平面図である。

【図10】実施の形態２に係るドレインバイアス回路の構成を示す図である。

【図11】実施の形態３に係る分圧回路の等価回路図である。

【図12】実施の形態４に係る電力増幅器の平面図である。

【図13】実施の形態５に係る電力増幅器の平面図である。

【図14】実施の形態５の変形例に係る電力増幅器の平面図である。

【発明を実施するための形態】

【0013】

各実施の形態に係る電力増幅器および高周波モジュールについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。

【0014】

実施の形態１．
図１は、実施の形態１に係る高周波モジュール１００の構成を説明する図である。高周波モジュール１００は、電力増幅器１０と、電力増幅器１０にゲート電圧を供給するゲートバイアス回路８０と、電力増幅器にドレイン電圧を供給するドレインバイアス回路９０を備える。電力増幅器１０は、例えば周波数がＫｕ帯であり、出力が７０Ｗ級である。

【0015】

図２は、実施の形態１に係る電力増幅器１０の平面図である。電力増幅器１０は、端子として、入力端子１１と出力端子１２のみを備える。入力端子１１には、外部からゲートバイアス回路８０を介して高周波信号が入力される。また、入力端子１１には、ゲートバイアス回路８０からＭＭＩＣ２０のゲート電圧が入力される。

【0016】

ＭＭＩＣ２０は、入力端子１１を介して高周波信号が入力され、高周波信号を増幅する。電力増幅器１０はＭＭＩＣ２０としてＭＭＩＣ２０ａ、２０ｂを備える。ＭＭＩＣ２０の出力には、入力整合回路３０が接続される。電力増幅器１０は入力整合回路３０として、ＭＭＩＣ２０ａに接続された入力整合回路３０ａと、ＭＭＩＣ２０ｂに接続された入力整合回路３０ｂを備える。

【0017】

入力整合回路３０の出力にはトランジスタ４０が接続される。トランジスタ４０は、入力整合回路３０を介して、ＭＭＩＣ３０が増幅した高周波信号が入力され、高周波信号を増幅する。電力増幅器１０はトランジスタ４０として、入力整合回路３０ａに接続されるトランジスタ４０ａと、入力整合回路３０ｂに接続されるトランジスタ４０ｂを備える。トランジスタ４０ａは、ＭＭＩＣ３０ａが増幅した高周波信号を増幅する。トランジスタ４０ｂは、ＭＭＩＣ３０ｂが増幅した高周波信号を増幅する。トランジスタ４０ａ、４０ｂの各々は、１つのトランジスタチップである。トランジスタ４０の出力には、出力整合回路５０が接続される。

【0018】

出力端子１２は、出力整合回路５０を介してトランジスタ４０が増幅した高周波信号が入力され、ドレインバイアス回路９０を介して高周波信号を外部に出力する。また、出力端子１２には、ドレインバイアス回路９０からトランジスタ４０のドレイン電圧が入力される。

【0019】

ドレインバイアス回路基板６０は、トランジスタ４０のドレインとＭＭＩＣ３０のドレインとを接続する。電力増幅器１０はドレインバイアス回路基板６０として、ドレインバイアス回路基板６０ａ、６０ｂを備える。ドレインバイアス回路基板６０ａは、トランジスタ４０ａのドレインとＭＭＩＣ３０ａのドレインとを接続する。ドレインバイアス回路基板６０ｂは、トランジスタ４０ｂのドレインとＭＭＩＣ３０ｂのドレインとを接続する。ドレインバイアス回路基板６０ａ、６０ｂは、ＭＭＩＣ３０ａ、３０ｂ、トランジスタ４０ａ、４０ｂが配置された領域の外側に配置される。

【0020】

以降では、入力端子１１からＭＭＩＣ３０ａとトランジスタ４０ａを通って、出力端子１２に至る経路を第１経路１０ａと呼ぶ。また、入力端子１１からＭＭＩＣ３０ｂとトランジスタ４０ｂを通って、出力端子１２に至る経路を第２経路１０ｂと呼ぶ。

【0021】

図３は、実施の形態１に係る電力増幅器１０の詳細な構成を説明する平面図である。電力増幅器１０は３段増幅器である。具体的には、電力増幅器１０は２段の増幅器から構成されたＭＭＩＣ２０と、１段のトランジスタ４０から構成される。

【0022】

電力増幅器１０は出力整合回路５０として、トランジスタ４０ａに接続される出力整合回路５０ａと、トランジスタ４０ｂに接続される出力整合回路５０ｂを備える。出力整合回路５０ａは、２種類の整合回路基板５１ａ、５５ａを含む。同様に、出力整合回路５０ｂは、２種類の整合回路基板５１ｂ、５５ｂを含む。出力整合回路５０ａ、５０ｂは、複数のトランジスタセル４２から入力される信号を合成し、ワイヤ１３を介して出力端子１２に出力する。

【0023】

整合回路基板５１ａ、５１ｂの各々は、基板５２と、基板５２上に形成されたパターン５３を有する。トランジスタ４０と接続される整合回路基板５１ａ、５１ｂでは、基板５２として例えば誘電率が４０程度の酸化チタン基板が用いられる。一般に、トランジスタ直後の整合回路にはインピーダンスが低い線路が必要となる。このため、比誘電率が高い酸化チタン基板により、低インピーダンス線路を実現している。また、比誘電率が４０程度の高誘電率基板を用いることで、線路幅を狭くできる。従って、回路サイズを小型化できる。

【0024】

整合回路基板５５ａ、５５ｂの各々は、基板５６と、基板５６上に形成されたパターン５７を有する。基板５６には、例えば誘電率が１０程度のアルミナ基板が用いられる。

【0025】

各トランジスタ４０ａ、４０ｂでは、基板４１上に複数のトランジスタセル４２が形成されている。基板４１は例えばＳｉＣ基板である。トランジスタセル４２は、例えばＧａＮ系化合物半導体から形成される。各トランジスタセル４２のゲート側には、プリマッチ回路４３が形成される。プリマッチ回路は、高調波処理回路と安定化回路を兼ねている。これにより、トランジスタ４０の効率を向上させるとともに、動作を安定させることができる。

【0026】

入力整合回路３０ａ、３０ｂの各々は、基板３１と、基板３１上に形成されたパターン３２を有する。入力整合回路３０では、ＭＭＩＣ２０の各出力からの信号が３つのトランジスタセル４２に分配される。入力整合回路３０ａ、３０ｂは、ＭＭＩＣ２０ａ、２０ｂとトランジスタ４０ａ、４０ｂを２４Ωで整合させる。一般に入力整合回路では、５０Ωで共役整合が行われる。これに対し本実施の形態では、その１／２程度のインピーダンスで整合を行う。なお、入力整合回路３０と同じ特性を持つ回路をトランジスタ４０あるいはＭＭＩＣ２０上に形成しても良い。この場合、入力整合回路３０は削除できる。

【0027】

ＭＭＩＣ２０は、基板２８と、基板２８に形成された２段の増幅器を有する。基板２８は例えばＳｉＣ基板である。図４は、実施の形態１に係るＭＭＩＣ２０の等価回路図である。ＭＭＩＣ２０ａ、２０ｂの各々は１つのチップである。ＭＭＩＣ２０は、出力側回路２６、２段目のトランジスタＴｒ２２ａ～Ｔｒ２２ｄ、段間回路２５、１段目のトランジスタＴｒ２１ａ、Ｔｒ２１ｂ、入力側回路２４から構成されている。Ｔｒ２１ａ～Ｔｒ２１ｂ、Ｔｒ２２ａ～Ｔｒ２２ｄは例えばＧａＮ系化合物半導体から形成される。なお、図４において分布定数線路、整合回路、安定化回路等は省略されている。

【0028】

出力側回路２６は、主線路、ショートスタブである１／４波長線路２７、キャパシタＣ２１、カップリング用のキャパシタＣ２２およびボンディングパッドから構成されている。キャパシタＣ２１は、ＭＩＭ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｍｅｔａｌ）キャパシタである。１／４波長線路２７は、キャパシタＣ２１を介して主線路と接地用端子とを電気的に接続する。ボンディングパッドは、出力パッド２３およびドレインパッド２２を含む。本実施の形態では、出力パッド２３で２４Ωとなっている。入力整合回路３０のインピーダンスも２４Ωであるため、ＭＭＩＣ２０と入力整合回路３０は整合している。

【0029】

段間回路２５は２段目のトランジスタＴｒ２２ａ～Ｔｒ２２ｄと１段目のトランジスタＴｒ２１ａ、Ｔｒ２１ｂを共役整合させている。整合の取り方はバンドパスフィルタ型である。入力側回路２４は、１段目のトランジスタＴｒ２１ａ、Ｔｒ２１ｂの入力インピーダンスを１００Ωまで変成している。２つのＭＭＩＣ２０ａ、２０ｂをワイヤ１３でパッケージ１５の入力端子１１に接続することで、電力増幅器１０の入力インピーダンスは５０Ωとなる。入力端子１１はフィードスルーとも呼ばれる。

【0030】

続いて、ドレインバイアス回路９０の説明をする。図５は、実施の形態１に係るゲートバイアス回路８０とドレインバイアス回路９０の構成を示す図である。電力増幅器１０において、パッケージ１５の出力端子１２はＤＣとＲＦが分離されていない。このため、ドレイン電圧は出力端子１２から給電される。ドレインバイアス回路９０は、出力端子１２にドレイン電圧を供給するドレインバイアス供給点Ｖｄｄを備える。ドレイン電圧は、モジュール基板上に設けられたドレインバイアス供給点Ｖｄｄから、１／４波長線路９１ｂ、９１ｄ、１／４波長オープンスタブ９１ａ、９１ｃを介して出力端子１２へ供給される。出力端子１２に供給されたドレイン電圧は、図３に示されるように、出力整合回路５０を介して、トランジスタ４０のドレインへ給電される。

【0031】

なお、１／４波長オープンスタブ９１ａと１／４波長線路９１ｂにより、主線路から見たドレインバイアス回路９０は高インピーダンスになる。このため、ドレインバイアス回路９０が主線路に与える影響を抑制できる。なお、１／４波長オープンスタブ９１ｃと１／４波長線路９１ｄは、主線路から電源側を見たインピーダンスを更に高めるために設けられる。

【0032】

次に、ＭＭＩＣ２０へのドレイン電圧の供給方法について説明する。図３に示されるように、出力整合回路５０とドレインバイアス回路基板６０はワイヤ１３で接続されている。また、ドレインバイアス回路基板６０とＭＭＩＣ２０のドレインパッド２２はワイヤ１３で接続されている。図４に示されるように、２段目および１段目のトランジスタＴｒ２１ａ、Ｔｒ２１ｂ、Ｔｒ２２ａ～Ｔｒ２２ｄのドレインは、１／４波長線路２７とキャパシタＣ２１を介してドレインパッド２２に接続されている。キャパシタＣ２１はバイパスキャパシタとも呼ばれる。これにて、全段のドレインが共通化される。

【0033】

なお、キャパシタＣ２１はドレインバイアス回路９０が１、２段目の主回路に及ぼす影響を抑制するように設けられる。キャパシタＣ２１は、ドレインバイアス回路９０がトランジスタ４０の主回路へ及ぼす影響も抑制できる。また、複数個のバイパスコンデンサをドレインバイアス回路基板６０上に追加しても構わない。これにより、主回路への影響を抑制し、低周波数での安定性を向上できる。

【0034】

図６は実施の形態１の変形例に係るドレインバイアス回路基板６０の構成を示す図である。ドレインバイアス回路基板６０には、トランジスタ４０のドレインとＭＭＩＣ２０のドレインとを接続する線路６２上にチョークインダクタＬ６１が設けられても良い。これにより、ドレインバイアス回路９０とのループを遮断できる。なお、ドレインバイアス回路基板６０には、基板６１上に少なくともトランジスタ４０のドレインとＭＭＩＣ２０のドレインを接続する線路６２が設けられれば良い。

【0035】

ドレインバイアス回路基板６０の基板６１は、安価な樹脂基板で良い。また、ドレインバイアス回路基板６０には、Ｓｉ、ＧａＡｓ、ガラス等の基板に形成されたＩＰＤ（Ｉｎｔｅｇｒａｔｅｄ Ｐａｓｓｉｖｅ Ｄｅｖｉｃｅ）が用いられても良い。

【0036】

次に、ゲートバイアス回路８０について説明をする。ゲートバイアス回路８０の構成は、ドレインバイアス回路９０の構成と同じである。図５に示されるように、ゲート電圧は、モジュール基板上に設けられたゲートバイアス供給点Ｖｇｇから１／４波長線路８１ｂ、８１ｄ、１／４波長オープンスタブ８１ａ、８１ｃを介してパッケージ１５の入力端子１１へ供給される。入力端子１１はワイヤ１３を介してＭＭＩＣ２０の入力パッド２１に接続される。

【0037】

ＭＭＩ２０Ｃの入力側回路２４にはカップリング用のキャパシタが設けられない。このため、入力パッド２１に入力されたゲート電圧は、１段目のトランジスタＴｒ２１ａ、Ｔｒ２１ｂのゲートへ給電される。２段目のトランジスタＴｒ２２ａ～Ｔｒ２２ｄでは、ＭＭＩ２０Ｃ上に形成されたチョークインダクタＬ２１、Ｌ２２を介して、ゲート電圧が給電される。トランジスタ４０では、チョークインダクタＬ２１、Ｌ２３、出力パッド２３、ワイヤ１３、入力整合回路３０、プリマッチ回路４３を介して、ゲート電圧がトランジスタセル４２のゲートに給電される。

【0038】

なお、チョークインダクタＬ２１、Ｌ２２、Ｌ２３には発振抑制用のパスコンを設けても良い。図７は、図４にて省略された実施の形態１に係る安定化回路２９を示す図である。安定化回路２９は整合回路も兼ねている。安定化回路２９は、例えば整合用線路２９ａ、抵抗Ｒ２９、パスコンＣ２９を含む。チョークインダクタＬ２１、Ｌ２２の位置は、主線路ではなく、図７に示されるように安定化回路２９のパスコンＣ２９の手前でも構わない。

【0039】

図８は、実施の形態１の比較例に係る高周波モジュール８００の構成を説明する図である。高周波モジュール８００の出力は７０Ｗである。高周波モジュール８００において、最終段に７０Ｗ級の内部整合型ＦＥＴ８１０ｃが用いられる。さらに、内部整合型ＦＥＴ８１０ｃをドライブするために、５０Ｗ級の内部整合型ＦＥＴ８１０ｂと３０Ｗ級の内部整合型ＦＥＴ８１０ａが設けられる。

【0040】

内部整合型ＦＥＴ８１０ａ～８１０ｃの各々は、入力側及び出力側が５０Ωに整合されている。このため、各段間の整合回路は不要である。しかし、このような構成では、各段にゲートバイアス回路、ドレインバイアス回路等が必要となり、高周波モジュール８００が大型化するおそれがある。特に、内部整合型ＦＥＴは一般に利得が１０ｄＢ程度の１段増幅器である。このため、内部整合型ＦＥＴを用いて多段化する場合、高周波モジュール８００が著しく大型化するおそれがある。

【0041】

これに対し本実施の形態では、内部整合型ＦＥＴと同様の２端子のみを有するパッケージ１５にて、多段増幅器を構成できる。本実施の形態では、例えば約３０ｄＢの利得を有し、７０Ｗ級の電力を出力することが可能となる。このため、高周波モジュール１００を１個の電力増幅器１０で構成できる。従って、高周波モジュール１００を小型化できる。また、高周波モジュール１００を低コストで製造できる。

【0042】

また、電力増幅器１０では、多段増幅器が１パッケージに収納されている。このため、図８のように複数の内部整合型ＦＥＴを使用する場合と比較して、利得を向上できる。

【0043】

また、本実施の形態では、２端子パッケージを使用できるため、従来の高周波モジュールからの改定設計が容易となる。また、パッケージ１５として、従来から使用されている製品群と同型のパッケージを使用できる。また、製造時の検査治具、評価治具として、従来製品で使用しているものを使用することができる。このため、調達コスト等のイニシャルコストおよびランニングコストを低減できる。

【0044】

また、本実施の形態では低出力の小型なＧａＮ－ＭＭＩＣ２０と、必要最低限の回路から構成された高出力のトランジスタ４０とを組み合わせて電力増幅器１０を構成している。このため、全段の全ての回路をＧａＮ－ＭＭＩＣで構成する場合と比較して、製造コストを抑制できる。つまり、ＧａＮ－ＨＥＭＴに必要な高価なＳｉＣ基板の使用を最小限することができる。また、一般にＭＭＩＣは多ピンパッケージが採用されている。これに対し本実施の形態では、上述の通り２端子パッケージを使用できる。

【0045】

また、本実施の形態では段間が５０Ω整合ではない。ＭＭＩＣ２０の出力側インピーダンスは、Ｋｕ帯では低インピーダンスとなる。このため、入力整合回路３０がＭＭＩＣ２０の出力側インピーダンスに近い２４Ωで整合することで、容易に整合が可能となる。また、５０Ωで整合していないため、入力整合回路３０を小型化できる。従って、電力増幅器１０および高周波モジュール１００を小型化できる。また、入力整合回路３０を簡略化できるため、整合回路損失の低減により、利得を向上できる。また、電力増幅器１０を広帯域化できる。また、入力整合回路３０の損失が低減するため、ＭＭＩＣ２０の出力を低減できる。従って、低歪特性が得られる。

【0046】

本実施の形態では、一例としてトランジスタ４０とＭＭＩＣ２０が２４Ωで共役整合される。これに限らず、トランジスタ４０とＭＭＩＣ２０は、５０Ωより小さいインピーダンスで共役整合されていれば良い。

【0047】

また、本実施の形態では、ドレインバイアス回路基板６０ａ、６０ｂはパッケージ１５の両側に配置される。この構成では、ＭＭＩＣ２０のドレイン電流が２つのドレインバイアス回路基板６０ａ、６０ｂに分散される。よって、ドレインバイアス回路基板６０ａ、６０ｂの配線幅を小さくできる。従って、高インピーダンスな線路６２を実現でき、トランジスタ４０のドレインとＭＭＩＣ２０のドレインとのアイソレーションを向上できる。このため、安定性を向上でき、不要発振を抑制できる。

【0048】

図３では左右の出力整合回路５０ａ、５０ｂからの信号が、ワイヤ１３を介して出力端子１２で合成される。この変形例として、図２に示されるように、１つの出力整合回路５０上で、第１経路１０ａと第２経路１０ｂの信号を合成しても良い。この場合、長さがばらつき易いワイヤ１３を介さずに合成できるため、製造ばらつきを抑制できる。

【0049】

本実施の形態のトランジスタ４０は、一例としてＳｉＣ基板上に形成されたＧａＮトランジスタである。これに限らず、トランジスタ４０は、ＧａＡｓトランジスタであっても良い。また、トランジスタ４０はＳｉ基板、ＧａＮ基板またはダイヤモンド基板に形成されていても良い。また、電力増幅器１０はＤｏｈｅｒｔｙ増幅器であっても良い。

【0050】

上述した変形は、以下の実施の形態に係る電力増幅器および高周波モジュールについて適宜応用することができる。なお、以下の実施の形態に係る電力増幅器および高周波モジュールについては実施の形態１との共通点が多いので、実施の形態１との相違点を中心に説明する。

【0051】

実施の形態２．
図９は、実施の形態２に係る電力増幅器２１０の平面図である。本実施の形態では、ドレインバイアス回路基板６０を介してトランジスタ４０のドレインとＭＭＩＣ２０のドレインとを繋ぐ経路は、コンデンサＣ７１、Ｃ７２によって接地用端子に接続されている。コンデンサＣ７１、Ｃ７２は、トランジスタ４０が増幅する高周波信号の差周波数に対して、トランジスタ４０から見たインピーダンスが５０Ω以下となるような容量を有する。

【0052】

また、ドレインバイアス回路基板６０を介してトランジスタ４０のドレインとＭＭＩＣ２０のドレインとを繋ぐ経路上には、ショートスタブ２５８ａ、２５８ｂが設けられる。ショートスタブ２５８ａ、２５８ｂは、基板５６上に設けられ、トランジスタ４０が増幅する高周波信号の１／４波長の線路長を有する。ショートスタブ２５８ａは、コンデンサＣ７１とパターン５７の間に接続され、コンデンサＣ７１を介して接地用端子と接続される。ショートスタブ２５８ｂは、コンデンサＣ７２とパターン５７の間に接続され、コンデンサＣ７２を介して接地用端子と接続される。また、ドレインバイアス回路基板６０の線路６２は、トランジスタ４０が増幅する高周波信号の１／４波長の線路長を有する。他の構成は、電力増幅器１０の構成と同様である。

【0053】

ショートスタブ２５８ａ、２５８ｂおよびコンデンサＣ７１、Ｃ７２は、差周波短絡回路を構成する。差周波について説明する。周波数ｆ１、ｆ２の２波の基本波信号がトランジスタに入力されると、差周波数｜ｆ２－ｆ１｜、｜ｆ１－ｆ２｜で歪成分が発生する。これらの歪成分と基本波信号とのミキシングで、基本波信号の周波数ｆ１、ｆ２の近くにおいて２ｆ２－ｆ１、２ｆ１－ｆ２の歪成分が発生する。これをＩＭＤ３（３ｒｄ Ｉｎｔｅｒｍｏｄｕｌａｔｉｏｎ Ｄｉｓｔｏｒｔｉｏｎ）と称する。

【0054】

ＩＭＤ３の周波数は基本波信号の周波数に近いため、ＩＭＤ３が大きいと通信品質が大きく劣化することがある。このため電力増幅器では、一般にＩＭＤ３を最小限に抑制することが要求される。例えば、衛星通信用電力増幅器の場合、基本波をｆ１＝１４．００ＧＨｚ、ｆ２＝１４．０１ＧＨｚとすると、差周波数はΔｆ＝１０ＭＨｚである。このとき、ＩＭＤ３は基本波信号に対して、例えば－２５ｄＢｃ以下となることが要求される。加えて、近年では通信容量を拡大するためにマルチキャリア通信が盛んである。このとき、差周波数が数ＭＨｚ～４００ＭＨｚ程度の広帯域な差周波特性が要求されることがある。

【0055】

差周波短絡回路は、ＩＭＤ３を抑制するために設けられる。本実施の形態の差周波短絡回路は、主信号である基本波に対して１／４波長の電気長を有するショートスタブ２５８ａ、２５８ｂの先端にチップコンデンサであるコンデンサＣ７１、Ｃ７２を付加することで構成される。差周波を抑制するには、トランジスタ４０のドレイン端で、差周波数に対するインピーダンスが短絡であると良い。このため、コンデンサＣ７１、Ｃ７２には、差周波に対して短絡となるように共振周波数が高いコンデンサを使用する。

【0056】

また、差周波短絡回路は、基本波のＲＦ特性には影響を与えないことが望ましい。本実施の形態では、ショートスタブ２５８ａ、２５８ｂのインピーダンスは基本波に対して開放である。このため、ショートスタブ２５８ａ、２５８ｂが基本波特性に与える影響を抑制できる。

【0057】

また、差周波数を広帯域で抑制する場合は、トランジスタ４０のドレイン端から見たインピーダンスが、所望の差周波数に対して短絡あるいは５０Ω以下の低インピーダンスとなるように、複数のコンデンサを使用することが有効である。例えば、差周波数を１ＭＨｚ～３７５ＭＨｚの範囲で短絡させる場合、トランジスタ４０の出力側回路に３組のコンデンサおよびショートスタブを設置すると良いことが見出されている。例えば、１５７ＭＨｚ、２７ＭＨｚ、５ＭＨｚでインピーダンスが５０Ω以下となるように、３つのチップコンデンサを選定すると良い。これにより、差周波に対するインピーダンスを広帯域にわたって低減できる。

【0058】

本実施の形態では、電力増幅器２１０に２組のショートスタブ２５８ａ、２５８ｂおよびコンデンサＣ７１、Ｃ７２が設けられる。なお、図９において１つのショートスタブ２５８ａにコンデンサＣ７２を２つ接続しているが、２つのコンデンサＣ７２は同じ周波数を短絡させることを目的としているため、１つと数える。図１０に示されるように、３組目の差周波短絡回路はドレインバイアス回路９０に設けられる。

【0059】

図１０は、実施の形態２に係るドレインバイアス回路９０の構成を示す図である。ドレインバイアス回路９０には、３組目の差周波短絡回路として、ショートスタブ９１と、ショートスタブ９１の先端に接続されたコンデンサＣ９１が設けられる。ショートスタブ９１は、トランジスタ４０が増幅する高周波信号の１／４波長の線路長を有する。ドレインバイアス供給点Ｖｄｄと出力端子１２を繋ぐ経路は、コンデンサＣ９１によって接地用端子に接続されている。コンデンサＣ９１は、トランジスタ４０が増幅する高周波信号の差周波数に対して、トランジスタ４０から見たインピーダンスが５０Ω以下となるような容量を有する。

【0060】

以上から、本実施の形態では３組の差周波短絡回路により、差周波数を広帯域で抑制できる。また、ショートスタブ２５８ａ、２５８ｂ、９１は、Ｋｕ帯で１／４波長線路となる。このため、Ｋｕ帯において差周波短絡回路が最終段の主回路に与える影響を抑制できる。なお、コンデンサＣ７１が１５７ＭＨｚ用であり、コンデンサＣ７２が２７ＭＨｚ用であり、コンデンサＣ９１が５ＭＨｚ用である。

【0061】

本実施の形態では、既存のパッケージ１５に収まるように、３番目の差周波短絡回路についてはモジュール基板上に設けられる。なお、５ＭＨｚ用の差周波短絡回路はドレインバイアス回路の機能も兼ね備えている。

【0062】

ここで、ＧａＮ系の増幅器はＧａＡｓ系の増幅器と比較して、一般に歪特性が良好ではない。このため、ＧａＮトランジスタからなる多段増幅器では、ドライバー段で発生する歪を無視できないことがある。また、ドライバー段のＩＭＤ３を抑制すると、増幅器全体のＩＭＤ３を低減できる。このため、ドライバー段においても差周波短絡回路が設けられると良い。

【0063】

つまり、１、２段目のトランジスタＴｒ２１ａ、Ｔｒ２１ｂ、Ｔｒ２２ａ～Ｔｒ２２ｄに対しても、コンデンサを使用して差周波を短絡させることが好ましい。例えばＭＭＩＣ２０上に、先端にキャパシタを接続したショートスタブを設置すると良い。この差周波短絡回路は、トランジスタＴｒ２１ａ、Ｔｒ２１ｂ、Ｔｒ２２ａ～Ｔｒ２２ｄのドレインに接続される。差周波短絡回路として、例えば１／４波長線路２７とキャパシタＣ２１を使用することができる。

【0064】

また、トランジスタＴｒ２１ａ、Ｔｒ２１ｂ、Ｔｒ２２ａ～Ｔｒ２２ｄのドレインは、ＭＭＩＣチップの外側では、ドレインバイアス回路基板６０を介して、コンデンサＣ７１、Ｃ７２、Ｃ９１に接続される。本実施の形態において、ドレインバイアス回路基板６０の線路長は１／４波長である。このため、基本波に対してドレインパッド２２から外側のインピーダンスが高く、ドレインバイアス回路基板６０がドライバー段のＲＦ特性に影響を与えることを抑制できる。このように、ドレインバイアス回路基板６０をドライバー段の差周波短絡回路として使用できる。

【0065】

なお、電力増幅器２１０が多段増幅器特有のループ利得をもつ場合、ドレインバイアス回路基板６０のコンデンサＣ７２と反対側の配線端にチョークインダクタを設置しても良い。

【0066】

本実施の形態では、最終段のみならず、ドライバー段のトランジスタにおいても差周波数を広帯域で短絡できる。従って、電力増幅器２１０の全体で低歪な特性を実現できる。

【0067】

図８に示されるような３段増幅器で差周波を短絡させる場合、１段あたり３組のショートスタブが使用されることとなる。このため、３段増幅器では９組のショートスタブが必要となり、回路サイズが大きくなるおそれがある。また、本実施の形態のように１つのパッケージ１５で多段増幅器を構成すると、ドライバー段用の差周波短絡回路を設置するスペースの確保が困難となることが考えられる。また、パッケージ１５の外側にドライバー段用の差周波短絡回路を設ける場合、パッケージ１５にドライバー段のドレイン端子を個別に設ける必要がある。このため、端子数が増加するおそれがある。また、差周波短絡回路を設けるためにモジュール基板の回路規模が大きくなるおそれがある。

【0068】

これに対し、本実施の形態では、ドレインバイアス回路基板６０を活用することで差周波短絡回路の面積を抑制できる。また、ドライバー段用の差周波短絡回路を別個にモジュール基板に設ける必要が無く、モジュール基板の回路規模を抑制できる。また、パッケージ１５の端子数の増加を抑制できる。

【0069】

また、本実施の形態においてドレインバイアス回路基板６０ａ、６０ｂはパッケージ１５の両側に配置される。これにより、ショートスタブ２５８ａ、２５８ｂを容易にレイアウトできる。

【0070】

なお、本実施の形態では、周波数が低い５ＭＨｚ用のショートスタブは、回路サイズの都合上、モジュール基板上に設置している。これに限らず、全ての差周波短絡回路が電力増幅器２１０内に配置されても良い。

【0071】

実施の形態３．
図１１は、実施の形態３に係る分圧回路３２５の等価回路図である。ＭＭＩＣ２０は、入力端子１１を介して外部から入力されたゲート電圧を分圧する分圧回路３２５を備える。ＭＭＩＣ２０内の増幅器であるトランジスタＴｒ２１ａ、Ｔｒ２１ｂ、Ｔｒ２２ａ～Ｔｒ２２ｄのゲートまたはトランジスタ４０のゲートには、分圧回路３２５により、ゲート電圧が分圧された電圧が供給される。なお、図１１では便宜上、ＭＭＩＣ２０およびトランジスタ４０が簡略化されて示されている。図１１においてトランジスタＴｒ２１は、トランジスタＴｒ２１ａ、Ｔｒ２１ｂに該当し、トランジスタＴｒ２２は、トランジスタＴｒ２２ａ～Ｔｒ２２ｄに該当する。

【0072】

分圧回路３２５は抵抗Ｒ２１～Ｒ２６を有する。抵抗Ｒ２１～Ｒ２６の抵抗値により、各段のトランジスタに供給されるゲート電圧が決まる。このため、段毎に異なるゲート電圧を印加できる。例えば、分圧回路３２５からＭＭＩＣ２０内のトランジスタＴｒ２１、Ｔｒ２２のゲートに供給される電圧と、分圧回路３２５からトランジスタ４０のゲートに供給される電圧は異なっても良い。この構成では、電力増幅器１０内で異なる種類のトランジスタを用いることができる。

【0073】

例えば、ＭＭＩＣ２０内のトランジスタＴｒ２１、２２はＳｉ基板に形成され、トランジスタ４０はＳｉＣ基板に形成されても良い。具体的には、最終段には良好なＲＦ特性が得られるＳｉＣ基板上に形成されたＧａＮトランジスタを使用し、ドライバー段にはコスト削減のために安価なＳｉ基板上に形成されたＧａＮトランジスタを使用する。これにより、ＲＦ特性を確保しつつコストを抑制できる。歪特性または信頼性の改善のため、ＳｉＣ基板上のトランジスタとＳｉ基板上のトランジスタではエピ構造が異なり、最適なゲート電圧が異なることがある。本実施の形態によれば、異なる基板に形成されたトランジスタに最適なゲートバイアスを給電できる。なお、Ｓｉ基板上のトランジスタＴｒ２１、２２と、ＳｉＣ基板上のトランジスタ４０とで、最適なドレイン電圧が異なることがある。この場合、図６のインダクタＬ６１を抵抗に置き換えても良い。あるいは、線路６２上においてインダクタＬ６１と直列に抵抗を追加しても良い。これにより、ドレインバイアス回路基板６０上の抵抗の電圧降下によりＴｒ２１、２２に最適なドレイン電圧を給電できる。

【0074】

また、利得と入力電力の関係において、利得圧縮するか利得拡大するかは、ゲート電圧によるドレイン電流の３階微分であるｇｍ３に依存することが見出されている。利得と入力電力の関係は、ＡＭ－ＡＭ特性とも呼ばれ、ＩＭＤ３に大きな影響を与える。ここで、利得圧縮は、入力電力に対して利得が低下することを示し、利得拡大は入力電力に対して利得が増加することを示す。ｇｍ３＞０のとき利得拡大となり、ｇｍ３＜０のとき利得圧縮となる。ｇｍ３はゲート電圧に依存する。このため、ゲート電圧によって、利得拡大となるか利得圧縮となるかを制御できる。

【0075】

本実施の形態において、ＭＭＩＣ２０内のトランジスタＴｒ２１、２２とトランジスタ４０の一方は、入力電力に対して利得が低下する電圧を分圧回路３２５から供給され、他方は、入力電力に対して利得が増加する電圧を分圧回路３２５から供給されても良い。例えば、トランジスタ４０に利得拡大となるゲート電圧を供給し、トランジスタＴｒ２１、２２に利得圧縮となるゲート電圧を供給する。このとき、ＭＭＩＣ２０とトランジスタ４０とでＡＭ－ＡＭ特性が逆特性となる。つまり、電力増幅器１０全体ではＡＭ－ＡＭが相殺される。これにより、ＩＭＤ３を改善することができる。この場合、全段で同一プロセスのトランジスタを使用することを前提とする。

【0076】

また、抵抗Ｒ２１～Ｒ２６を目標値より低い値に予め設定しても良い。これにより製造ロット毎の特性ばらつきが大きい場合でも、抵抗Ｒ２１～Ｒ２６をレーザートリミングすることで、ＲＦ特性を改善できる。また、高歩留で電力増幅器１０を製造することできる。また、分圧回路３２５は電力増幅器１０のうちＭＭＩＣ２０以外に設けられても良い。分圧回路３２５は１つのチップであっても良い。

【0077】

実施の形態４．
図１２は、実施の形態４に係る電力増幅器４１０の平面図である。本実施の形態においてドレインバイアス回路基板６０は、第１経路１０ａと第２経路１０ｂとの間に配置される。本実施の形態では、第１経路１０ａと第２経路１０ｂで共通のドレインバイアス回路基板６０が使用される。また、差周波短絡用のコンデンサについても、第１経路１０ａと第２経路１０ｂで共通のコンデンサＣ７０が、第１経路１０ａと第２経路１０ｂとの間に配置されても良い。これにより、部品数を削減でき、材料コストおよび組立コストを低減できる。

【0078】

実施の形態５．
図１３は、実施の形態５に係る電力増幅器５１０の平面図である。電力増幅器５１０は、第１経路１０ａと第２経路１０ｂとの間に配置されたダイオードリニアライザ７５を備える。ダイオードリニアライザ７５において、ダイオードＤ１１のアノードは抵抗Ｒ１１を介して接地用端子に接続される。なお、図１３ではドレインバイアス回路基板６０は省略されている。

【0079】

これにより、パッケージ１５を大型化することなくダイオードリニアライザ７５を配置できる。従って、歪特性を大きく改善できる。この際、ダイオードＤ１１のアノードを接地することでダイオードリニアライザ７５のバイアス端子は不要となる。従って、パッケージ１５の端子数を２端子に維持できる。

【0080】

ダイオードＤ１１は、ＭＭＩＣ２０の１段目の前段に並列に接続されると良い。電力が増幅された後のトランジスタ４０の後段等にダイオードＤ１１を接続する場合、耐電力の大きなダイオードＤ１１が必要になる。

【0081】

図１４は、実施の形態５の変形例に係る電力増幅器６１０の平面図である。抵抗Ｒ１１はＭＭＩＣ２０に設けられても良い。

【0082】

各実施の形態で説明した技術的特徴は適宜に組み合わせて用いても良い。

【符号の説明】

【0083】

１０ 電力増幅器、１０ａ 第１経路、１０ｂ 第２経路、１１ 入力端子、１２ 出力端子、１３ ワイヤ、１５ パッケージ、２０、２０ａ、２０ｂ ＭＭＩＣ、２１ 入力パッド、２２ ドレインパッド、２３ 出力パッド、２４ 入力側回路、２５ 段間回路、２６ 出力側回路、２７ １／４波長線路、２８ 基板、２９ 安定化回路、２９ａ 整合用線路、３０、３０ａ、３０ｂ 入力整合回路、３１ 基板、３２ パターン、４０、４０ａ、４０ｂ トランジスタ、４１ 基板、４２ トランジスタセル、４３ プリマッチ回路、５０、５０ａ、５０ｂ 出力整合回路、５１ａ、５１ｂ 整合回路基板、５２ 基板、５３ パターン、５５ａ、５５ｂ 整合回路基板、５６ 基板、５７ パターン、６０、６０ａ、６０ｂ ドレインバイアス回路基板、６１ 基板、６２ 線路、７５ ダイオードリニアライザ、８０ ゲートバイアス回路、８１ａ 波長オープンスタブ、８１ｂ １／４波長線路、９０ ドレインバイアス回路、９１ ショートスタブ、９１ａ 波長オープンスタブ、９１ｂ １／４波長線路、９１ｃ １／４波長オープンスタブ、９１ｄ １／４波長線路、１００ 高周波モジュール、２１０ 電力増幅器、２５８ａ、２５８ｂ ショートスタブ、３２５ 分圧回路、４１０、５１０、６１０ 電力増幅器、８００ 高周波モジュール、８１０ａ～８１０ｃ 内部整合型ＦＥＴ、Ｃ２１、Ｃ２２ キャパシタ、Ｃ２９ パスコン、Ｃ７０、Ｃ７１、Ｃ７２、Ｃ９１ コンデンサ、Ｄ１１ ダイオード、Ｌ２１～Ｌ２３、Ｌ６１ チョークインダクタ、Ｒ１１、Ｒ２１～Ｒ２６、Ｒ２９ 抵抗、Ｔｒ２１、Ｔｒ２１ａ、Ｔｒ２２ｂ、Ｔｒ２２、Ｔｒ２２ａ～Ｔｒ２２ｄ トランジスタ、Ｖｄｄ ドレインバイアス供給点、Ｖｇｇ ゲートバイアス供給点

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】