特許 7552963 明確に定義された磁化配向を確立するための形状異方性を伴うＭＲＡＭ参照セル

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-09

(45)【発行日】2024-09-18

(54)【発明の名称】明確に定義された磁化配向を確立するための形状異方性を伴うＭＲＡＭ参照セル

(51)【国際特許分類】

   H10B 61/00 20230101AFI20240910BHJP

   G11C 7/14 20060101ALI20240910BHJP

   G11C 11/16 20060101ALI20240910BHJP

   G11C 13/00 20060101ALI20240910BHJP

   H10N 50/10 20230101ALI20240910BHJP

【ＦＩ】

H10B61/00

G11C7/14

G11C11/16 100Z

G11C13/00 400G

H10N50/10 Z

【請求項の数】 7

(21)【出願番号】P 2019542530

(86)(22)【出願日】2018-02-07

(65)【公表番号】

(43)【公表日】2020-03-26

(86)【国際出願番号】 US2018017288

(87)【国際公開番号】W WO2018148327

(87)【国際公開日】2018-08-16

【審査請求日】2021-01-13

【審判番号】

【審判請求日】2023-05-16

(31)【優先権主張番号】62/456,545

(32)【優先日】2017-02-08

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】524154452

【氏名又は名称】アレグロ・マイクロシステムズ・リミテッド・ライアビリティ・カンパニー

(74)【代理人】

【識別番号】100069556

【弁理士】

【氏名又は名称】江崎 光史

(74)【代理人】

【識別番号】100111486

【弁理士】

【氏名又は名称】鍛冶澤 實

(74)【代理人】

【識別番号】100191835

【弁理士】

【氏名又は名称】中村 真介

(74)【代理人】

【識別番号】100221981

【弁理士】

【氏名又は名称】石田 大成

(74)【代理人】

【識別番号】100191938

【弁理士】

【氏名又は名称】高原 昭典

(72)【発明者】

【氏名】ガイディス， マイケル

(72)【発明者】

【氏名】トラン， タオ

【合議体】

【審判長】瀧内 健夫

【審判官】棚田 一也

【審判官】松永 稔

(56)【参考文献】

【文献】特開２００３－０１７６６５号公報

【文献】特開２００９－００４４４０号公報

【文献】特開２００３－０８５９６６号公報

【文献】特開２００７－２３５０５１号公報

(58)【調査した分野】(Int.Cl.，ＤＢ名)

H01L 27/105

H01L 29/82

H10B 61/00

H10N 50/10

(57)【特許請求の範囲】

【請求項1】

装置であって、
参照信号を生成する参照磁気トンネル接合であって、高アスペクト比を伴う前記参照磁気トンネル接合は、はんだリフロー温度でピン留めされていない貯蔵層と、トンネル障壁と、参照層と、はんだリフロー温度でピン留めされるピン留め層とを含み、前記参照層は、短軸に沿った永久磁化を確立するために焼鈍された状態にあり、前記貯蔵層は、長軸に沿った磁化を有し、貯蔵層磁化が、前記短軸に沿った前記磁化と略垂直であり、前記短軸と前記長軸との間の磁化配向は、前記高アスペクト比によって引き起こされる形状異方性によって維持される、参照磁気トンネル接合
を備える、装置。

【請求項2】

前記参照磁気トンネル接合は、感知信号を生成する略円形磁気トンネル接合メモリ要素に対応する面積を有する、請求項１に記載の装置。

【請求項3】

前記参照信号は、最大抵抗感知信号と最小抵抗感知信号との間のほぼ中間である、請求項２に記載の装置。

【請求項4】

前記参照磁気トンネル接合は、可変抵抗器、演算増幅器、およびプルダウントランジスタを伴う参照ブロック内に位置付けられる、請求項１に記載の装置。

【請求項5】

前記感知信号を生成する前記略円形磁気トンネル接合メモリ要素は、可変抵抗器、演算増幅器、およびプルダウントランジスタを伴う感知ブロック内に位置付けられる、請求項２に記載の装置。

【請求項6】

前記感知信号および前記参照信号を処理するためのコンパレータをさらに備える、請求項２に記載の装置。

【請求項7】

前記参照磁気トンネル接合は、異なるアスペクト比または面積を伴う複数の参照磁気トンネル接合のうちの１つを選択するためのマルチプレクサを伴う参照ブロック内に位置付けられる、請求項１に記載の装置。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願の相互参照）
本願は、２０１７年２月８日に出願された米国仮特許出願第６２／４５６，５４５号に対する優先権を主張するものである。

【0002】

本発明は、概して、磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）に関する。より具体的には、本発明は、参照層と貯蔵層との間に明確に定義された磁化配向を確立するための形状異方性を伴うＭＲＡＭ参照セルを対象とする。

【背景技術】

【0003】

ＭＲＡＭビットセル状態決定は、典型的には、ＭＲＡＭビットの抵抗が安定した参照抵抗器よりも高いかまたは低いかを決定するように、増幅器およびコンパレータの使用に依拠する。ＭＲＡＭビットは、その抵抗が参照よりも高いかまたは低いかに応じて、「１」または「０」と見なされる。参照抵抗は、ＭＲＡＭデバイスの２つの状態（並列対逆並列磁化、または同等に低抵抗対高抵抗）を分離することを可能にする値となるはずである。

【0004】

理想的な回路は、動作温度範囲を上回ると、参照抵抗が温度の関数としてメモリセル抵抗と同一の速度で変動するように、温度補償を伴うであろう。抵抗マッチングの本熱係数を達成するための洗練された方法は、参照要素として類似ＭＲＡＭデバイスを使用することである。

【0005】

熱支援ＭＲＡＭの場合、デバイス取付のためのはんだリフロー等の高温動作は、強磁性貯蔵層から反強磁性層を分断することができ、貯蔵層磁化が方向を変化させることを可能にし、したがって、デバイスに中間抵抗を帯びさせる。本影響により、熱支援ＭＲＡＭ内のＭＲＡＭ要素から作製される抵抗器は、それに対してメモリセル抵抗を比較し得る、有用な安定した参照抵抗を提供しない。

【0006】

ＭＲＡＭ参照抵抗値に設定するように非ＭＲＡＭ ＲＯＭに依拠しない、または、高価なトリミングステップおよび抵抗のあまりマッチしていない温度係数を伴う大面積非ＭＲＡＭ抵抗器に依拠しない、ＭＲＡＭ参照セルを提供することが望ましいであろう。加えて、部品取付と関連付けられるはんだリフロー後にプログラムされる必要がない、ＭＲＡＭ参照セルを提供することが望ましいであろう。そのような参照セルは、よりコンパクトなメモリ、メモリ要素と参照要素との間の抵抗の十分にマッチした温度係数、およびブートアップ手順を通してではなく回路レイアウト設計によって設定される抵抗値を伴う参照メモリを提供するであろう。

【発明の概要】

【課題を解決するための手段】

【0007】

装置は、短軸に沿った磁化を伴う参照層と、長軸に沿った磁化を伴う貯蔵層とを含む、高アスペクト比を伴う参照磁気トンネル接合を有する。貯蔵層磁化は、短軸に沿った磁化と略垂直である。短軸と長軸との間の磁化配向は、高アスペクト比によって引き起こされる形状異方性によって維持される。
本明細書は、例えば、以下も提供する。
（項目１）
装置であって、
高アスペクト比を伴う参照磁気トンネル接合であって、前記参照磁気トンネル接合は、短軸に沿った磁化を伴う参照層と、長軸に沿った磁化を伴う貯蔵層とを含み、貯蔵層磁化は、前記短軸に沿った前記磁化と略垂直であり、前記短軸と前記長軸との間の磁化配向は、前記高アスペクト比によって引き起こされる形状異方性によって維持される、参照磁気トンネル接合
を備える、装置。
（項目２）
前記参照磁気トンネル接合は、参照磁気トンネル接合スタックからの参照信号との比較のための感知信号を生成する略円形磁気トンネル接合メモリ要素に対応する面積を有する、項目１に記載の装置。
（項目３）
前記参照信号は、最大抵抗感知信号と最小抵抗感知信号との間のほぼ中間である、項目２に記載の装置。
（項目４）
前記参照磁気トンネル接合スタックは、可変抵抗器、演算増幅器、およびプルダウントランジスタを伴う参照ブロック内に位置付けられる、項目１に記載の装置。
（項目５）
前記感知信号を生成する略円形磁気トンネル接合状態は、可変抵抗器、演算増幅器、およびプルダウントランジスタを伴う感知ブロック内に位置付けられる、項目２に記載の装置。
（項目６）
前記感知信号および前記参照信号を処理するためのコンパレータをさらに備える、項目２に記載の装置。
（項目７）
前記参照磁気トンネル接合は、異なるアスペクト比または面積を伴う複数の参照磁気トンネル接合のうちの１つを選択するためのマルチプレクサを伴う参照ブロック内に位置付けられる、項目１に記載の装置。

【図面の簡単な説明】

【0008】

本発明は、付随する図面と併せて解釈される、以下の詳細な説明に関連して、より完全に理解される。

【0009】

【図1】図１は、本発明の実施形態に従って使用され得る、薄いフィルムのスタックから成るＭＲＡＭセルの側面図を図示する。

【0010】

【図2】図２は、本発明の実施形態に従って構成される、参照セルおよび関連付けられる感知ブロックを図示する。

【0011】

【図3】図３は、本発明の実施形態に従って利用される、高アスペクト比ＭＲＡＭセルの上から見下ろした図を図示する。

【0012】

【図4】図４は、本発明の実施形態に従って構成される、参照セルを図示する。

【0013】

【図5】図５は、本発明の実施形態に従って利用される、抵抗およびコンダクタンス関係を図示する。

【0014】

【図6】図６は、本発明の実施形態と関連付けられる抵抗およびコンダクタンス値を図示する。

【0015】

【図7】図７は、本発明の実施形態に従って使用され得る、代替的高アスペクト比形状を図示する。

【0016】

【図8】図８は、本発明の実施形態に従って使用され得る、別の高アスペクト比形状を図示する。

【発明を実施するための形態】

【0017】

同様の参照番号は、図面のうちのいくつかの図の全体を通して対応する部品を指す。

【0018】

図１は、本発明の実施形態に従って使用され得る、磁気トンネル接合（ＭＴＪ）スタック１０２を図示する。ＭＴＪスタック１０２は、低ブロッキング温度反強磁性ピン留め層１０３と、強磁性貯蔵層１０４と、トンネル障壁１０５と、高ブロッキング温度反強磁性体１０９によって強固にピン留めされる、ピン留め層１０８への層１０７を通したＲｕｄｅｒｍａｎ－Ｋｉｔｔｅｌ－Ｋａｓｕｙａ－Ｙｏｓｉｄａ（ＲＫＫＹ）結合を伴う参照層１０６とを含む。本発明は、ＭＲＡＭピン留め層１０８が高温でさえも強固にピン留めされ、貯蔵層１０４が高温でピン留めされていないときに、有用である。

【0019】

標準材料が、ＭＴＪスタック１０２で使用されてもよい。本発明は、ＭＴＪスタック１０２の形状を対象としている。特に、本発明は、所望の性能を取得するように形状異方性に依拠する。異方性は、異なる方向への指向的依存性の性質を指す。形状異方性は、所望の性能を取得するようにＭＴＪスタック層１０２の平面内のアスペクト比を修正することによって、本発明で使用される。アスペクト比は、短軸に対する長軸の比等の異なる方向におけるサイズを指す。円形ＭＴＪに関して、スタック１０２の上から見下ろした図は、長軸および短軸が同等であることを明らかにするであろう。本発明は、代わりに、図２のＭＴＪ２０２等の高アスペクト比参照ＭＴＪを利用する。本明細書で使用されるように、高アスペクト比は、少なくとも５：３のアスペクト比（すなわち、少なくとも５の長軸および３以下の短軸）を参照する。結果として生じた形状は、楕円形、菱形、または他の構成であってもよい。正確な形状自体は、高アスペクト比の利用ほど有意ではない。

【0020】

図２は、参照ブロック２００内の要素として高アスペクト比ＭＴＪ２０２を図示する。標準（おそらく円形）メモリ要素ＭＴＪ２０６は、感知ブロック２０４内の要素である。参照ブロック２００はまた、可変抵抗器２０８、演算増幅器２１０、およびＮ－チャネルＭＯＳＦＥＴ２１２等の標準構成要素も含む。Ｎ－チャネルＭＯＳＦＥＴ２１２は、電圧制御された電流シンクである。演算増幅器２１０と併せて動作し、これは、ＭＴＪを通して一定の電流にバイアスをかけ、したがって、コンパレータ２２０への入力ノード上で安定した電圧を生成する。同様に、感知ブロック２０４は、可変抵抗器２１４、演算増幅器２１６、およびＮ－チャネルＭＯＳＦＥＴ２１８等の標準構成要素を含む。コンパレータ２２０は、参照ブロック２００からの参照信号および感知ブロック２０４からの感知信号を処理する。

【0021】

図３は、高アスペクト比ＭＴＪ２０２の上から見下ろした図を図示する。本実施例では、高アスペクト比は、楕円として現れる。すなわち、ＭＴＪスタック２０２（例えば、図１の１０２に対応する）は、楕円の形状を有する。参照層（例えば、図１の１０６）は、短軸３００に沿った磁化の配向を有するように製造中に焼鈍される。隣接する反強磁性体から貯蔵層を分断するために十分に高い温度を用いた標準ウエハ処理またははんだリフロー条件中に、貯蔵層（例えば、１０４）は、形状異方性によって参照層と略垂直な長軸３０２に沿って低エネルギー状態に弛緩する。図５および６に詳述されるように、高アスペクト比ＭＴＪ２０２のコンダクタンスは、同一の面積の略円形ＭＴＪ（例えば、２０６）の最小コンダクタンスと最大コンダクタンスとの間のほぼ中間である。はんだリフロー温度は、高ブロッキング温度を伴う反強磁性体に間接的に結合されるため、参照層の方向を妨害するほど十分に高くない。高アスペクト比は、したがって、はんだリフロー中でさえも貯蔵磁性状態と参照磁性状態との間で相対的垂直を保つ。その結果として、はんだリフロー後、参照ＭＴＪ２０２は、プログラムされる必要がない。本質的に、ＭＴＪは、製造時に焼鈍動作を通してプログラムされる。その後、参照ブロック２００は、さらなるプログラミングを伴わずに動作することができる。

【0022】

図４は、トランジスタ２１２を含む、参照ブロック２００の区画を図示する。図２に示される残りの要素は、簡略化のために省略されている。精緻化された製造プロセスに関して、適切な高アスペクト比およびデバイスサイズが、公知であり得る。一方で、未熟な製造処理に関して、異なる高アスペクト比または面積を伴う種々のＭＴＪ４００、４０２、４０４、および４０６を参照ブロック２００に提供することが望ましくあり得る。マルチプレクサ４０８が、次いで、メモリアレイＭＴＪ抵抗状態のための中間参照としての役割を果たすように最も効果的な高アスペクト比および面積を伴うＭＴＪを選択するために、使用されてもよい。高アスペクト比デバイスの直列接続または並列接続は、組み合わせが単一のＭＴＪを成形するよりも都合よい場合、マルチプレクサ４０８への入力として使用されることができる。

【0023】

図５は、図６のプロットの解釈を支援するための貯蔵層と参照層との間の磁化方向の角度配向を図示する。図５はまた、参照層と完全には垂直ではない、ＭＴＪ参照セルのためのＭＴＪのコンダクタンスを統制する方程式も提供する。

【0024】

図６は、並列配向からの角度の関数として、プロットされたコンダクタンスおよび抵抗偏差を図示する。Ｘ軸は、貯蔵層および参照層の並列配向からの角度を指す。理想的な場合において、形状異方性は、本角度を９０度（すなわち、垂直な貯蔵層および参照層）にし、図５の略図に対応する。図６のＹ軸は、コンダクタンスまたは抵抗の中間点からのパーセント偏差を与える。図５の方程式から、９０度（垂直）配向におけるコンダクタンスは、メモリセルの並列および逆並列構成の中間点（すなわち、Ｙ軸による中間点からの０パーセント偏差）に等しく、したがって、それに対して同一の面積であるが恣意的形状のメモリセルと比較する、非常に良好な参照を提供することが分かる。コンダクタンスを扱うとき、貯蔵層の配向を回転させるにつれて、最大コンダクタンスと最小コンダクタンスとの間の中間点を見出すことは簡単である。抵抗と連動させることを選定する場合、垂直構成が最小抵抗と最大抵抗との間の抵抗の中間点を提供しないことを考慮しなければならない。貯蔵および参照磁化の垂直構成は、高抵抗状態と低抵抗状態との間の中間点の抵抗よりもおおよそ１７％少ない抵抗をもたらす。したがって、それが比較される対応するメモリＭＴＪよりも面積がほぼ１７％小さい参照ＭＴＪを作製することによって、補償してもよい。

【0025】

図７および８は、本発明の実施形態に従って使用され得る、代替的高アスペクト比形状を図示する。

【0026】

先述の説明は、解説の目的で、本発明の徹底的な理解を提供するために具体的用語体系を使用した。しかしながら、本発明を実践するために具体的詳細が要求されないことが、当業者に明白であろう。したがって、本発明の具体的実施形態の先述の説明は、例証および説明の目的のために提示される。それらは、包括的である、または本発明を開示される精密な形態に限定することを意図していない。明白なこととして、多くの修正および変形例が、上記の教示に照らして可能である。実施形態は、本発明およびその実用的用途の原理を最良に解説するために選定および説明され、それによって、それらは、当業者が、考慮される特定の用途に適しているような種々の修正とともに本発明および種々の実施形態を最良に利用することを可能にする。以下の請求項およびそれらの均等物は、本発明の範囲を定義することが意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】