特許7553873量子回路設計装置、量子回路設計プログラムおよび量子回路設計方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-10
(45)【発行日】2024-09-19
(54)【発明の名称】量子回路設計装置、量子回路設計プログラムおよび量子回路設計方法
(51)【国際特許分類】
G06N 10/00 20220101AFI20240911BHJP
G06N 10/60 20220101ALI20240911BHJP
【ＦＩ】
G06N10/00
G06N10/60
【請求項の数】
6
(21)【出願番号】P 2023542091
(86)(22)【出願日】2021-08-18
(86)【国際出願番号】 JP2021030184
(87)【国際公開番号】W WO2023021613
(87)【国際公開日】2023-02-23
【審査請求日】2023-11-22
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】石井 雅俊
【審査官】真木 健彦
(56)【参考文献】
【文献】国際公開第２０２１／１０１８２９（ＷＯ，Ａ１）
【文献】特表２０２１－５０３１１６（ＪＰ，Ａ）
【文献】国際公開第２０２０／１７２５０４（ＷＯ，Ａ１）
【文献】Toshinari Itoko, Rudy Raymond, Takashi Imamichi and Atsushi Matsuo，Optimization of Quantum Circuit Mapping using Gate Transformation and Commutation，arXiv.org [online]，2019年10月18日，インターネット：<URL:https://arxiv.org/pdf/1907.02686.pdf>
【文献】Dmitri Maslov, Gerhard W. Dueck, D. Michael Miller, and Camille Negrevergne，Quantum Circuit Simplification and Level Compaction，arXiv.org [online]，2008年02月27日，インターネット：<URL:https://arxiv.org/pdf/quant-ph/0604001.pdf>
【文献】Kazuhiro Seki, Tomonori Shirakawa and Seiji Yunoki，Symmetry-adapted variational quantum eigensolver，arXiv.org [online]，2020年05月29日，インターネット：<URL:https://arxiv.org/pdf/1912.13146.pdf>
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｎ １０／００
(57)【特許請求の範囲】
【請求項1】
複数の要素を含む量子回路であって、複数の量子ビットそれぞれへの操作順序を量子回路内における前記複数の要素それぞれの配置によって示す第１量子回路について、前記第１量子回路に含まれる、前記複数の量子ビットのうちの複数の第１量子ビットへの所定の操作を示す第１ゲートと、前記所定の操作を示す第２ゲートとを検出し、前記第１量子回路において前記第１ゲートを第１等価回路に変換し、前記第１等価回路の要素を前記複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路に前記第２ゲートを変換した第２量子回路を生成する処理部、を有する量子回路設計装置。
【請求項2】
前記所定の操作は、３つの前記第１量子ビットのうちの２つのコントロールビットに応じて前記第１量子ビットのうちの１つのターゲットビットの位相を反転させる操作である、請求項１記載の量子回路設計装置。
【請求項3】
前記処理部は、前記第１量子ビットのうちの２つのコントロールビットに応じて前記第１量子ビットのうちの１つのターゲットビットのビットを反転させる第３ゲートを、前記所定の操作を含む第３等価回路に変換する、請求項２記載の量子回路変換装置。
【請求項4】
前記処理部は、前記第１量子ビットを含む第２量子ビットのうちの３以上のコントロールビットに応じて前記第２量子ビットのうちの１つのターゲットビットのビットを反転させる第４ゲートを、前記第３ゲートを含む第４等価回路に変換する、請求項３記載の量子回路設計装置。
【請求項5】
コンピュータに、複数の要素を含む量子回路であって、複数の量子ビットそれぞれへの操作順序を量子回路内における前記複数の要素それぞれの配置によって示す第１量子回路について、前記第１量子回路に含まれる、前記複数の量子ビットのうちの複数の第１量子ビットへの所定の操作を示す第１ゲートと、前記所定の操作を示す第２ゲートとを検出し、
前記第１量子回路において前記第１ゲートを第１等価回路に変換し、前記第１等価回路の要素を前記複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路に前記第２ゲートを変換した第２量子回路を生成する、
処理を実行させる量子回路設計プログラム。
【請求項6】
コンピュータが、複数の要素を含む量子回路であって、複数の量子ビットそれぞれへの操作順序を量子回路内における前記複数の要素それぞれの配置によって示す第１量子回路について、前記第１量子回路に含まれる、前記複数の量子ビットのうちの複数の第１量子ビットへの所定の操作を示す第１ゲートと、前記所定の操作を示す第２ゲートとを検出し、
前記第１量子回路において前記第１ゲートを第１等価回路に変換し、前記第１等価回路の要素を前記複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路に前記第２ゲートを変換した第２量子回路を生成する、
量子回路設計方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、量子回路設計装置、量子回路設計プログラムおよび量子回路設計方法に関する。
【背景技術】
【0002】
量子の性質を利用して古典コンピュータより高速に計算を実行する量子コンピュータがある。量子ゲート方式の量子コンピュータは、量子回路に示される順序で量子ビットにゲート操作をすることで量子計算をする。
【0003】
量子ゲート方式の量子コンピュータが実行する量子アルゴリズムとしては、例えばデータを検索するグローバーのアルゴリズムがある。例えばＮ個のデータから１つのデータを検索する場合、古典コンピュータによる演算回数の平均がＮ／２回であるのに対し、グローバーのアルゴリズムによればＮ1/2回の演算で検索可能である。
【0004】
量子コンピュータに関する技術としては、例えば、量子アルゴリズムを古典計算機に直接実行させることができる量子アルゴリズム実行装置が提案されている。また、例えば、グローバーのアルゴリズムに従って、ターゲット量子状態に対応する検索結果を決定するため反転、計算ステップを繰り返すグローバーのアルゴリズムでの量子回路設計が提案されている。また、例えば、ｎキュービットのベクトル基底を持つ２変数関数を用いてグローバーの量子アルゴリズムを実行する量子ゲートが提案されている。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２００５－２５０５６３号公報
【文献】米国特許第７０２８２７５号明細書
【文献】米国特許出願公開第２００４／０１６２６４０号明細書
【発明の概要】
【発明が解決しようとする課題】
【0006】
量子ビットは、例えば超電導やイオントラップ等を利用して実現される。また量子ビットへのゲート操作では、量子コンピュータは、例えば量子ビットにマイクロ波を照射する。このような量子ビットへのゲート操作に含まれるノイズによって、量子計算のエラーが発生することがある。
【0007】
１つの側面では、本件は、量子計算のエラーを低減させることを目的とする。
【課題を解決するための手段】
【0008】
１つの案では、処理部を有する量子回路設計装置が提供される。
処理部は、複数の要素を含む量子回路であって、複数の量子ビットそれぞれへの操作順序を量子回路内における複数の要素それぞれの配置によって示す第１量子回路について、第１量子回路に含まれる、複数の量子ビットのうちの複数の第１量子ビットへの所定の操作を示す第１ゲートと、所定の操作を示す第２ゲートとを検出する。そして処理部は、第１量子回路において第１ゲートを第１等価回路に変換し、第１等価回路の要素を複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路に第２ゲートを変換した第２量子回路を生成する。
処理部は、複数の要素を含む量子回路であって、複数の量子ビットそれぞれへの操作順序を量子回路内における複数の要素それぞれの配置によって示す第１量子回路について、第１量子回路に含まれる、複数の量子ビットのうちの複数の第１量子ビットへの所定の操作を示す第１ゲートと、所定の操作を示す第２ゲートとを検出する。そして処理部は、第１量子回路において第１ゲートを第１等価回路に変換し、第１等価回路の要素を複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路に第２ゲートを変換した第２量子回路を生成する。
【発明の効果】
【0009】
１態様によれば、量子計算のエラーを低減させることができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
【図面の簡単な説明】
【0010】
【図1】第１の実施の形態に係る量子回路設計方法の一例を示す図である。
【図2】第２の実施の形態のシステム構成の一例を示す図である。
【図3】制御コンピュータのハードウェアの一構成例を示す図である。
【図4】グローバーのアルゴリズムによる確率振幅の変化の一例を示す図である。
【図5】３量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。
【図6】ＣＣＺゲートの等価回路の一例を示す図（その１）である。
【図7】制御コンピュータの機能例を示すブロック図である。
【図8】変換情報の一例を示す図である。
【図9】ＣＣＸゲートの変換処理の一例を示す図である。
【図10】ＣｎＮＯＴゲートの変換処理の一例を示す図である。
【図11】ＣｎＮＯＴゲートの等価回路の一例を示す図である。
【図12】量子回路変換処理の手順の一例を示すフローチャートである。
【図13】変換後の量子回路の一例を示す図である。
【図14】量子計算結果とノイズとの関係の一例を示す図（その１）である。
【図15】ＣＣＺゲートの等価回路の一例を示す図（その２）である。
【図16】量子計算結果とノイズとの関係の一例を示す図（その２）である。
【図17】ＣＣＺゲートの等価回路の一例を示す図（その３）である。
【図18】量子計算結果とノイズとの関係の一例を示す図（その３）である。
【図19】量子計算結果とノイズとの関係の一例を示す図（その４）である。
【図20】６量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。
【図21】量子計算結果とノイズとの関係の一例を示す図（その５）である。
【発明を実施するための形態】
【0011】
以下、本実施の形態について図面を参照して説明する。なお各実施の形態は、矛盾のない範囲で複数の実施の形態を組み合わせて実施することができる。
〔第１の実施の形態〕
まず、第１の実施の形態について説明する。第１の実施の形態は、量子計算のエラーを低減させることが可能な量子回路設計方法である。
〔第１の実施の形態〕
まず、第１の実施の形態について説明する。第１の実施の形態は、量子計算のエラーを低減させることが可能な量子回路設計方法である。
【0012】
図１は、第１の実施の形態に係る量子回路設計方法の一例を示す図である。図１には、量子計算のエラーを低減させることが可能な量子回路設計方法を実施する量子回路設計装置１０が示されている。量子回路設計装置１０は、例えば量子回路設計プログラムを実行することにより、量子計算のエラーを低減させることが可能な量子回路設計方法を実施することができる。
【0013】
量子回路設計装置１０は、処理部１１を有する。処理部１１は、例えば量子回路設計装置１０が有するプロセッサ、または演算回路である。処理部１１は、第１量子回路１に含まれる要素を変換した第２量子回路を生成する。第１量子回路１は、複数の要素を含む量子回路であって、量子ビットｑ0，ｑ1，ｑ2それぞれへの操作順序を量子回路内における複数の要素それぞれの配置によって示す。例えば第１量子回路１は、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線を有する。第１量子回路１では、上から順に量子ビットｑ0に対応する線、量子ビットｑ1に対応する線、量子ビットｑ2に対応する線が配置される。第１量子回路１が有する各線上には、対応する量子ビットの量子状態に対する操作を示す要素が配置される。第１量子回路１では、先に行われる操作を示す要素ほど左に配置される。
【0014】
第１量子回路１に配置される要素としては、例えばＨゲート、Ｘゲート、ＣＣＺゲート、測定等がある。ここでＣＣＺゲートは、２つのコントロールビットと１つのターゲットビットとを設定して配置される。ＣＣＺゲートは、２つのコントロールビットが「１」である場合に、１つのターゲットビットに対してＺゲートを作用させる（位相を反転させる）ことを示す。なおＣＣＺゲートは、３つの量子ビットから２つのコントロールビットと１つのターゲットビットとをいずれの組み合わせで設定した場合も等価である。
【0015】
処理部１１は、第１量子回路１に含まれる、量子ビットｑ0，ｑ1，ｑ2のうちの複数の第１量子ビットへの所定の操作を示す第１ゲートと、所定の操作を示す第２ゲートとを検出する。ここで所定の操作は、３つの量子ビットｑ0，ｑ1，ｑ2のうちの２つのコントロールビットに応じて量子ビットｑ0，ｑ1，ｑ2のうちの１つのターゲットビットの位相を反転させる操作である。つまり、処理部１１は、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートを２つ検出する。
【0016】
そして、処理部１１は、第１量子回路１において第１ゲートを第１等価回路２に変換し、第１等価回路２の要素を複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路３に第２ゲートを変換した第２量子回路を生成する。例えば処理部１１は、第１量子回路１に含まれる量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートを、ＣＸゲートとＴゲートとＴ†ゲートとの組み合わせであり量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートに等価な第１等価回路２に変換する。また、処理部１１は、第１量子回路１に含まれ、第１等価回路２に変換したＣＣＺゲートと異なる、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートを、量子ビットｑ1に対応する線を軸として第１等価回路２の要素を対称移動させた配置の第２等価回路３に変換する。
【0017】
このように、処理部１１は、量子ビットｑ0，ｑ1，ｑ2それぞれへの操作順序を要素の配置によって示す第１量子回路１に含まれる、量子ビットｑ0，ｑ1，ｑ2のうちの複数の第１量子ビットへの所定の操作を示す第１ゲートと第２ゲートとを検出する。そして処理部１１は、第１量子回路１において第１ゲートを第１等価回路２に変換し、第１等価回路２の要素を複数の第１量子ビットの配置方向に対称移動させた配置の第２等価回路３に第２ゲートを変換した第２量子回路を生成する。
【0018】
量子計算では、量子ビットへのゲート操作に含まれるノイズによって、各量子ビットにエラーが発生することがあるため、各量子ビットに対するゲート操作数に偏りがあると、ゲート操作数の多い量子ビットにエラーが発生しやすくなる。第２量子回路は、第２等価回路３が第１等価回路２の要素を複数の第１量子ビットの配置方向に対称移動させた配置をしているため、量子ビットごとのゲート操作数に偏りが少ない。そのため、量子コンピュータが第２量子回路に従って量子ビットを操作することで、ノイズの影響を受ける量子ビットの偏りを低減することができる。よって量子回路設計装置１０は、量子計算のエラーを低減させることができる。
【0019】
また、所定の操作は、３つの第１量子ビットのうちの２つのコントロールビットに応じて第１量子ビットのうちの１つのターゲットビットの位相を反転させる操作である。これにより、量子回路設計装置１０は、ＣＣＺゲートを含む量子計算のエラーを低減させることができる。
【0020】
なお、処理部１１は、第１量子ビットのうちの２つのコントロールビットに応じて第１量子ビットのうちの１つのターゲットビットのビットを反転させる第３ゲートを、所定の操作を含む第３等価回路に変換してもよい。これにより、量子回路設計装置１０は、ＣＣＸゲートを含む量子計算のエラーを低減させることができる。
【0021】
また、処理部１１は、第１量子ビットを含む第２量子ビットのうちの３以上のコントロールビットに応じて第２量子ビットのうちの１つのターゲットビットのビットを反転させる第４ゲートを、第３ゲートを含む第４等価回路に変換してもよい。これにより、量子回路設計装置１０は、ＣｎＮＯＴゲートを含む量子計算のエラーを低減させることができる。
【0022】
〔第２の実施の形態〕
次に第２の実施の形態について説明する。第２の実施の形態は、量子回路に従って量子コンピュータが量子計算をするシステムである。
次に第２の実施の形態について説明する。第２の実施の形態は、量子回路に従って量子コンピュータが量子計算をするシステムである。
【0023】
図２は、第２の実施の形態のシステム構成の一例を示す図である。量子コンピュータ３００は、量子ゲート方式の量子コンピュータである。量子コンピュータ３００は、制御コンピュータ１００と量子ビット制御装置２００とを有する。制御コンピュータ１００には、ネットワーク２０を介して端末装置３１，３２，・・・が接続されている。端末装置３１，３２，・・・は、量子コンピュータ３００による量子計算を依頼するユーザが使用するコンピュータである。制御コンピュータ１００は、端末装置３１，３２，・・・から量子回路を受け付ける。量子回路は、ゲート等の要素の配置によって量子ビットへの操作の順序を示すものである。量子ビットは、「０」の状態と「１」の状態との重ね合わせの状態を表現することが可能なビットである。
【0024】
制御コンピュータ１００は、端末装置３１，３２，・・・から受け付けた量子回路に従って、量子ビット制御装置２００に量子ビットを制御するための指示をする。また、制御コンピュータ１００は、量子ビット制御装置２００から各量子ビットの測定結果を取得する。
【0025】
量子ビット制御装置２００は、複数の量子ビットと複数の量子ビットそれぞれを操作するための装置を有する。量子ビット制御装置２００が有する複数の量子ビットは、例えば超電導量子ビットであってもよいし、イオントラップによる量子ビットであってもよい。また、量子ビット制御装置２００は、量子ビットを冷却するための冷凍機を有していてもよい。
【0026】
量子ビット制御装置２００が有する、複数の量子ビットそれぞれを操作するための装置は、例えば制御コンピュータ１００からの指示に応じて、量子ビットにマイクロ波を照射する。また、複数の量子ビットそれぞれを操作するための装置は、複数の量子ビットそれぞれの状態を測定し、制御コンピュータ１００に送信する。
【0027】
図３は、制御コンピュータのハードウェアの一構成例を示す図である。制御コンピュータ１００は、ＣＰＵ（Central Processing Unit）１０１によって装置全体が制御されている。ＣＰＵ１０１は、プログラムの命令を実行するプロセッサである。なお、ＣＰＵ１０１は複数のプロセッサコアを含んでもよい。また、ＣＰＵ１０１は、複数のプロセッサであってもよく、ＭＰＵ（Micro Processing Unit）、またはＤＳＰ（Digital Signal Processor）等であってもよい。また、ＣＰＵ１０１がプログラムを実行することで実現する機能の少なくとも一部を、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）等の電子回路で実現してもよい。ＣＰＵ１０１には、バス１１０を介してＲＡＭ（Random Access Memory）１０２と複数の周辺機器が接続されている。
【0028】
ＲＡＭ１０２は、制御コンピュータ１００の主記憶装置である。ＲＡＭ１０２には、ＣＰＵ１０１に実行させるＯＳ（Operating System）のプログラムやアプリケーションプログラムの少なくとも一部が一時的に格納される。また、ＲＡＭ１０２には、ＣＰＵ１０１による処理に利用する各種データが格納される。なお、制御コンピュータ１００は、ＲＡＭ以外の種類のメモリを備えてもよく、複数個のメモリを備えてもよい。
【0029】
バス１１０に接続されている周辺機器としては、ＨＤＤ（Hard Disk Drive）１０３、ＧＰＵ（Graphics Processing Unit）１０４、入力インタフェース１０５、光学ドライブ装置１０６、機器接続インタフェース１０７，１０８およびネットワークインタフェース１０９がある。
【0030】
ＨＤＤ１０３は、制御コンピュータ１００の補助記憶装置である。ＨＤＤ１０３は、内蔵した磁気ディスクに対して、磁気的にデータの書き込みおよび読み出しを行う。ＨＤＤ１０３には、ＯＳのプログラム、アプリケーションプログラム、および各種データが格納される。なお、制御コンピュータ１００は、フラッシュメモリやＳＳＤ（Solid State Drive）等の他の種類の補助記憶装置を備えてもよく、複数の補助記憶装置を備えてもよい。
【0031】
ＧＰＵ１０４には、モニタ２１が接続されている。ＧＰＵ１０４は、ＣＰＵ１０１からの命令に従って、画像をモニタ２１の画面に表示させる。モニタ２１としては、有機ＥＬ（Electro Luminescence）を用いた表示装置や液晶表示装置等がある。
【0032】
入力インタフェース１０５には、キーボード２２とマウス２３とが接続されている。入力インタフェース１０５は、キーボード２２やマウス２３から送られてくる信号をＣＰＵ１０１に送信する。なお、マウス２３は、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル、タブレット、タッチパッド、トラックボール等がある。
【0033】
光学ドライブ装置１０６は、レーザ光等を利用して、光ディスク２４に記録されたデータの読み取りを行う。光ディスク２４は、光の反射によって読み取り可能なようにデータが記録された可搬型の記録媒体である。光ディスク２４には、ＤＶＤ（Digital Versatile Disc）、ＤＶＤ－ＲＡＭ、ＣＤ－ＲＯＭ（Compact Disc Read Only Memory）、ＣＤ－Ｒ（Recordable）／ＲＷ（ReWritable）等がある。
【0034】
機器接続インタフェース１０７は、制御コンピュータ１００に周辺機器を接続するための通信インタフェースである。例えば機器接続インタフェース１０７には、メモリ装置２５やメモリリーダライタ２６を接続することができる。メモリ装置２５は、機器接続インタフェース１０７との通信機能を搭載した記録媒体である。メモリリーダライタ２６は、メモリカード２７へのデータの書き込み、またはメモリカード２７からのデータの読み出しを行う装置である。メモリカード２７は、カード型の記録媒体である。
【0035】
機器接続インタフェース１０８は、制御コンピュータ１００に量子ビット制御装置２００を接続するための通信インタフェースである。制御コンピュータ１００は、機器接続インタフェース１０８を介して、量子ビットを制御するための指示を量子ビット制御装置２００に送信する。
【0036】
ネットワークインタフェース１０９は、ネットワーク２０に接続されている。ネットワークインタフェース１０９は、ネットワーク２０を介して、他のコンピュータまたは通信機器との間でデータの送受信を行う。
【0037】
制御コンピュータ１００は、以上のようなハードウェア構成によって、第２の実施の形態の処理機能を実現することができる。なお、第１の実施の形態に示した量子回路設計装置１０も、図３に示した制御コンピュータ１００と同様のハードウェアにより実現することができる。また、ＣＰＵ１０１は、第１の実施の形態に示した処理部１１の一例である。
【0038】
制御コンピュータ１００は、例えばコンピュータ読み取り可能な記録媒体に記録されたプログラムを実行することにより、第２の実施の形態の処理機能を実現する。制御コンピュータ１００に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。例えば、制御コンピュータ１００に実行させるプログラムをＨＤＤ１０３に格納しておくことができる。ＣＰＵ１０１は、ＨＤＤ１０３内のプログラムの少なくとも一部をＲＡＭ１０２にロードし、プログラムを実行する。また、制御コンピュータ１００に実行させるプログラムを、光ディスク２４、メモリ装置２５、メモリカード２７等の可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えば、ＣＰＵ１０１からの制御により、ＨＤＤ１０３にインストールされた後、実行可能となる。また、ＣＰＵ１０１が、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
【0039】
第２の実施の形態では、量子コンピュータ３００が量子計算を実行する。量子コンピュータ３００が実行可能な量子アルゴリズムとして、例えばグローバーのアルゴリズムがある。
【0040】
図４は、グローバーのアルゴリズムによる確率振幅の変化の一例を示す図である。グローバーのアルゴリズムでは、以下のような確率振幅の反転増幅処理をＮ1/2回繰り返すことで、Ｎ個のデータから正解データの検索が可能である。
【0041】
グラフ４１は、基底状態ｘ1，ｘ2，ｘ3，ｘ4の重ね合わせ状態における、基底状態ｘ1～ｘ4それぞれの確率振幅を示す。なお基底状態ｘ1～ｘ4は、それぞれ検索対象のデータに対応する。グラフ４１では、基底状態ｘ1～ｘ4それぞれの確率振幅は、Ｎ-1/2である。
【0042】
グローバーのアルゴリズムの反転処理では、オラクルＵfが適用される。オラクルＵfは、以下の（１）式で示される。
【0043】
【数1】
【0044】
式（１）のｘは、各基底状態を示す。また式（１）のｖは、正解データに対応する基底状態である。また式（１）のｆ（ｘ）は、ｆ（ｖ）＝１となり、ｖ以外のｘでｆ（ｘ）＝０となる関数である。また式（１）のＩは、Ｎ行Ｎ列の単位行列である。
【0045】
グラフ４２は、グラフ４１で示される基底状態ｘ1～ｘ4の重ね合わせ状態に対してオラクルＵfが適用された場合の基底状態ｘ1～ｘ4それぞれの確率振幅を示す。なお正解データに対応する基底状態は、基底状態ｘ3であるものとする。グラフ４２では、基底状態ｘ1～ｘ4のうちの基底状態ｘ3のみ、グラフ４１に対して確率振幅の符号が反転している。
【0046】
グローバーのアルゴリズムの増幅処理では、以下の（２）式で示される－Ｗが適用される。
【0047】
【数2】
【0048】
式（２）のｗは、全状態の重ね合わせの状態を示す。グラフ４３は、グラフ４２で示される状態に対して－Ｗが適用された場合の基底状態ｘ1～ｘ4それぞれの確率振幅を示す。グラフ４３では、グラフ４２に対して基底状態ｘ1～ｘ4の確率振幅が平均値周りで反転している。このような反転増幅処理によって、正解データに対応する基底状態ｘ3の確率振幅が基底状態ｘ1，ｘ2，ｘ4に対して大きくなる。
【0049】
次に上記のようなグローバーのアルゴリズムを３量子ビットで実行する具体例を説明する。３量子ビットで示される状態の重ね合わせの状態｜ψ＞は、以下の式（３）で示される。
【0050】
【数3】
【0051】
式（３）は、３量子ビットそれぞれについて、状態「０」である確率振幅と状態「１」である確率振幅とが２-1/2であることを示す。また式（３）は、３量子ビットで示される状態「０００」～「１１１」それぞれの確率振幅が８-1/2であることを示す。ここで状態「０１０」が正解データに対応するものとすると、オラクルＵfが適用された状態Ｕf｜ψ＞は、以下の式（４）で示される。
【0052】
【数4】
【0053】
式（４）は、状態「０００」～「１１１」のうち、状態「０１０」の確率振幅が－８-1/2であり、状態「０１０」以外の状態の確率振幅が８-1/2であることを示す。つまり式（４）は、式（３）で示される状態から状態「０１０」の確率振幅の符号が反転した状態を示す。また、状態Ｕf｜ψ＞における確率振幅の平均値は、以下の式（５）で示される。
【0054】
【数5】
【0055】
状態Ｕf｜ψ＞に－Ｗが適用された状態－ＷＵf｜ψ＞は、以下の式（６）で示される。
【0056】
【数6】
【0057】
式（６）は、式（４）で示される状態から状態「０００」～「１１１」の確率振幅が、式（５）で示される確率振幅の平均値周りで反転した状態を示す。状態－ＷＵf｜ψ＞において状態「０１０」となる確率は、確率振幅の２乗なので以下の式（７）で示される。
【0058】
【数7】
【0059】
以上のように、状態「０００」～「１１１」の重ね合わせの状態｜ψ＞に－ＷＵfが適用されることで、状態「０１０」となる確率は、ランダムに８つの状態のうちの１つの状態となる確率である０．１２５から０．７８１に増加する。なお、状態｜ψ＞に－ＷＵfが２回適用されると、状態「０１０」となる確率は、０．９４５となる。
【0060】
次に、グローバーのアルゴリズムを量子コンピュータ３００に実行させるための量子回路について説明する。
図５は、３量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。量子回路５０は、繰り返し回数１回のグローバーのアルゴリズムを３量子ビットで実行する場合の、量子ビットｑ0，ｑ1，ｑ2それぞれに対する操作の順序を示す。量子回路５０は、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線を有する。量子回路５０では、上から順に量子ビットｑ0に対応する線、量子ビットｑ1に対応する線、量子ビットｑ2に対応する線が配置される。量子回路５０では、先に行われる操作を示す要素ほど左に配置される。
図５は、３量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。量子回路５０は、繰り返し回数１回のグローバーのアルゴリズムを３量子ビットで実行する場合の、量子ビットｑ0，ｑ1，ｑ2それぞれに対する操作の順序を示す。量子回路５０は、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線を有する。量子回路５０では、上から順に量子ビットｑ0に対応する線、量子ビットｑ1に対応する線、量子ビットｑ2に対応する線が配置される。量子回路５０では、先に行われる操作を示す要素ほど左に配置される。
【0061】
量子回路５０の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置されたＨと記載されたブロックは、Ｈゲートを示す。Ｈゲートは、重ね合わせの状態を作る操作を示す。また、量子回路５０の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置されたＸと記載されたブロックは、Ｘゲートを示す。Ｘゲートは、配置された線に対応する量子ビットのビットを反転させる操作を示す。
【0062】
また、量子回路５０の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置されたＺと記載されたブロックと、Ｚと記載されたブロックと線で結ばれ、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置された２つの点とは、ＣＣＺゲートを示す。なお、Ｚと記載されたブロックは、ＣＣＺゲートのターゲットビットとなる量子ビットに対応する線上に配置され、２つの点は、ＣＣＺゲートの２つのコントロールビットとなる量子ビットそれぞれに対応する線上に配置される。ＣＣＺゲートは、２つのコントロールビットが「１」である場合に、１つのターゲットビットに対してＺゲートを作用させる（位相を反転させる）ことを示す。
【0063】
なおＣＣＺゲートは、３つの量子ビットから２つのコントロールビットと１つのターゲットビットとをいずれの組み合わせで設定した場合も等価である。つまり量子ビットｑ1，ｑ2をコントロールビットとし、量子ビットｑ0をターゲットビットとするＣＣＺゲートは、量子ビットｑ0，ｑ2をコントロールビットとし、量子ビットｑ1をターゲットビットとするＣＣＺゲートに置き換えられてもよい。また量子ビットｑ1，ｑ2をコントロールビットとし、量子ビットｑ0をターゲットビットとするＣＣＺゲートは、量子ビットｑ0，ｑ1をコントロールビットとし、量子ビットｑ2をターゲットビットとするＣＣＺゲートに置き換えられてもよい。以下では、量子ビットｑ0，ｑ1，ｑ2から２つのコントロールビットと１つのターゲットビットとが設定されたＣＣＺゲートを、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートということがある。
【0064】
量子回路５０の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置された、半円の弧と直線とを組み合わせた図形が記載されたブロックは、測定を示す。測定によって量子ビットｑ0，ｑ1，ｑ2は、それぞれ「０」または「１」の状態に確定する。
【0065】
量子回路５０の左端には、量子ビットｑ0，ｑ1，ｑ2それぞれに対するＨゲートが配置されている。量子回路５０で示される最初の操作として量子ビットｑ0，ｑ1，ｑ2それぞれにＨゲートが作用されることで、量子ビットｑ0，ｑ1，ｑ2は、式（３）で示される重ね合わせ状態となる（初期化される）。また、量子回路５０では、初期化を示すＨゲートの右側に、オラクルを適用する処理を示すＸゲートとＣＣＺゲートとの組み合わせが配置される。また、量子回路５０では、オラクルを示すゲートの組み合わせの右側に、増幅処理を示すＨゲートと、Ｘゲートと、ＣＣＺゲートとの組み合わせが配置される。また、量子回路５０では、増幅処理を示すゲートの組み合わせの右側に、量子ビットｑ0，ｑ1，ｑ2それぞれに対する観測が配置される。量子回路５０に示される観測によって、グローバーのアルゴリズムの反転増幅処理を１回行った場合の結果が出力される。
【0066】
なお、量子コンピュータ３００は、２つ以下の量子ビットに対するゲート操作をする装置を有し、３つ以上の量子ビットに対するゲート操作が可能な装置を有しないことがある。そこでＣＣＺゲートのような３つの量子ビットに対するゲートは、２つの量子ビットまたは１つの量子ビットに対するゲートを組み合わせた等価回路に変換される。
【0067】
図６は、ＣＣＺゲートの等価回路の一例を示す図（その１）である。等価回路５１は、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートに等価で、２つの量子ビットまたは１つの量子ビットに対するゲートを組み合わせた量子回路である。等価回路５１の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置されたＴと記載されたブロックは、Ｔゲートを示す。Ｔゲートは、位相を所定値だけ回転させる操作を示す。また、等価回路５１の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置されたＴ†と記載されたブロックは、Ｔ†ゲートを示す。Ｔ†ゲートは、位相をＴゲートと反対方向に所定値だけ回転させる操作を示す。
【0068】
また、等価回路５１の、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置された円と＋とを組み合わせた記号と、当該記号と線で結ばれ、量子ビットｑ0，ｑ1，ｑ2それぞれに対応する線上に配置された点とは、ＣＮＯＴゲートを示す。なお、円と＋とを組み合わせた記号は、ＣＮＯＴゲートのターゲットビットとなる量子ビットに対応する線上に配置され、点は、ＣＮＯＴゲートのコントロールビットとなる量子ビットに対応する線上に配置される。ＣＮＯＴゲートは、コントロールビットが「１」である場合に、ターゲットビットのビットを反転させることを示す。
【0069】
このように、ＣＣＺゲートは、２つの量子ビットまたは１つの量子ビットに対するゲートを組み合わせた等価回路５１に変換可能である。よって、量子コンピュータ３００が量子回路５０で示される処理を実行する場合、制御コンピュータ１００は、量子回路５０に含まれる２つのＣＣＺゲートそれぞれを等価回路５１に変換した量子回路を生成することが考えられる。そして制御コンピュータ１００は、生成した量子回路に従って、量子ビット制御装置２００に量子ビットを制御するための指示をすることが考えられる。
【0070】
ここで量子コンピュータ３００による量子計算では、ゲート操作に含まれるノイズによって、各量子ビットにエラーが発生することがある。よって量子回路５０に含まれる２つのＣＣＺゲートを等価回路５１に変換した場合、等価回路５１においてゲート操作数が多い量子ビットにエラーが発生しやすくなる。そこで第２の実施の形態では、制御コンピュータ１００は、量子回路にＣＣＺゲートが複数含まれる場合、一部のＣＣＺゲートを等価回路５１に変換し、残りのＣＣＺゲートを等価回路５１の各要素を上下に対称移動させた配置の等価回路に変換する。
【0071】
次に、制御コンピュータ１００の機能について詳細に説明する。
図７は、制御コンピュータの機能例を示すブロック図である。制御コンピュータ１００は、記憶部１２０、量子計算制御部１３０、ゲート検出部１４０およびゲート変換部１５０を有する。記憶部１２０は、変換情報１２１を記憶する。変換情報１２１には、変換するゲートと等価回路とが対応付けて登録されている。
図７は、制御コンピュータの機能例を示すブロック図である。制御コンピュータ１００は、記憶部１２０、量子計算制御部１３０、ゲート検出部１４０およびゲート変換部１５０を有する。記憶部１２０は、変換情報１２１を記憶する。変換情報１２１には、変換するゲートと等価回路とが対応付けて登録されている。
【0072】
量子計算制御部１３０は、量子計算を制御する。まず、量子計算制御部１３０は、量子回路を取得する。例えば量子計算制御部１３０は、端末装置３１，３２，・・・から、量子コンピュータ３００による量子計算の依頼と量子回路とを受け付ける。そして量子計算制御部１３０は、ゲート変換部１５０によって変換された量子回路に従って量子ビット制御装置２００を制御する。
【0073】
ゲート検出部１４０は、量子計算制御部１３０が取得した量子回路からＣＣＺゲートを検出する。またゲート検出部１４０は、量子回路からＣＣＺゲートが検出された場合、検出されたＣＣＺゲートと同じ量子ビットの組み合わせに対するＣＣＺゲートを検出する。
【0074】
ゲート変換部１５０は、量子回路に含まれる３つ以上の量子ビットに対するゲートを等価回路に変換する。例えばゲート変換部１５０は、量子回路に含まれるＣｎＮＯＴゲートをＣＣＸゲートとＣＮＯＴゲートとの組み合わせに変換する。なおＣＣＸゲートは、２つのコントロールビットが「１」である場合に、１つのターゲットビットのビットを反転させるゲートである。またＣｎＮＯＴゲートは、ｎ個のコントロールビットが「１」である場合に、１つのターゲットビットのビットを反転させるゲートである。そしてゲート変換部１５０は、量子回路に含まれるＣＣＸゲートをＣＣＺゲートとＨゲートとの組み合わせに変換する。
【0075】
ゲート変換部１５０は、ゲート検出部１４０が検出したＣＣＺゲートを１つまたは２つの量子ビットへの操作の組み合わせである等価回路に変換する。例えばゲート変換部１５０は、ゲート検出部１４０が検出したＣＣＺゲートを等価回路５１に変換する。またゲート変換部１５０は、等価回路に変換したＣＣＺゲートと同じ量子ビットの組み合わせに対するＣＣＺゲートを、変換した等価回路の要素を対称に移動させた等価回路に変換する。例えばゲート変換部１５０は、ＣＣＺゲートを等価回路５１の各要素を上下に対称移動させた配置の等価回路に変換する。
【0076】
なお、図７に示した各要素間を接続する線は通信経路の一部を示すものであり、図示した通信経路以外の通信経路も設定可能である。また、図７に示した各要素の機能は、例えば、その要素に対応するプログラムモジュールをコンピュータに実行させることで実現することができる。
【0077】
次に、記憶部１２０に格納される変換情報１２１について詳細に説明する。
図８は、変換情報の一例を示す図である。変換情報１２１には、検出ゲートおよび等価回路の欄が設けられている。検出ゲートの欄には、検出対象のゲートが設定されている。等価回路の欄には、検出対象のゲートの等価回路が設定されている。例えば変換情報１２１には、ＣＣＺゲートと等価回路５１および等価回路５１の各要素を上下に対称移動させた配置の等価回路とが対応付けて登録されている。
図８は、変換情報の一例を示す図である。変換情報１２１には、検出ゲートおよび等価回路の欄が設けられている。検出ゲートの欄には、検出対象のゲートが設定されている。等価回路の欄には、検出対象のゲートの等価回路が設定されている。例えば変換情報１２１には、ＣＣＺゲートと等価回路５１および等価回路５１の各要素を上下に対称移動させた配置の等価回路とが対応付けて登録されている。
【0078】
次にゲート変換部１５０によるＣＣＸゲートの変換処理について説明する。
図９は、ＣＣＸゲートの変換処理の一例を示す図である。ＣＣＸゲートは、２つのコントロールビットが「１」である場合に、１つのターゲットビットに対してＸゲートを作用させる（ビットを反転させる）ことを示す。量子回路において、ＣＣＸゲートのターゲットビットとなる量子ビットに対応する線上には円と＋とを組み合わせた記号が配置され、２つのコントロールビットとなる量子ビットそれぞれに対応する線上には当該記号と線で結ばれた点が配置される。ゲート変換部１５０は、量子回路に含まれるＣＣＸゲートを、ＨゲートとＣＣＺゲートとを組み合わせた等価回路に変換する。
図９は、ＣＣＸゲートの変換処理の一例を示す図である。ＣＣＸゲートは、２つのコントロールビットが「１」である場合に、１つのターゲットビットに対してＸゲートを作用させる（ビットを反転させる）ことを示す。量子回路において、ＣＣＸゲートのターゲットビットとなる量子ビットに対応する線上には円と＋とを組み合わせた記号が配置され、２つのコントロールビットとなる量子ビットそれぞれに対応する線上には当該記号と線で結ばれた点が配置される。ゲート変換部１５０は、量子回路に含まれるＣＣＸゲートを、ＨゲートとＣＣＺゲートとを組み合わせた等価回路に変換する。
【0079】
等価回路６１は、量子ビットｑ1，ｑ2をコントロールビットとし、量子ビットｑ0をターゲットビットとするＣＣＸゲートに等価な量子回路である。等価回路６１は、量子ビットｑ0に対するＨゲートと、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートと、量子ビットｑ0に対するＨゲートとが並べて配置されたものである。ゲート変換部１５０は、等価回路６１に含まれるＣＣＺゲートを変換することで、等価回路６１を等価回路６２，６３に変換できる。
【0080】
等価回路６２は、等価回路６１に含まれるＣＣＺゲートを等価回路５１に変換したものである。また、等価回路６３は、等価回路６１に含まれるＣＣＺゲートを等価回路５１の各要素を上下に対称移動させた配置の等価回路に変換したものである。
【0081】
このように、ゲート変換部１５０は、量子回路に含まれるＣＣＸゲートをＣＣＺゲートを含む等価回路に変換できる。そして、ゲート変換部１５０は、ＣＣＺゲートを等価回路に変換することで、ＣＣＸゲートを含む量子回路において、特定の量子ビットにゲート操作が偏ることを抑制できる。
【0082】
次にゲート変換部１５０によるＣｎＮＯＴゲートの変換処理について説明する。
図１０は、ＣｎＮＯＴゲートの変換処理の一例を示す図である。ＣｎＮＯＴゲートは、ｎ個のコントロールビットが「１」である場合に、１つのターゲットビットのビットを反転させることを示す。量子回路において、ＣｎＮＯＴゲートのターゲットビットとなる量子ビットに対応する線上には円と＋とを組み合わせた記号が配置され、ｎ個のコントロールビットとなる量子ビットそれぞれに対応する線上には当該記号と線で結ばれた点が配置される。ゲート変換部１５０は、量子回路に含まれるＣｎＮＯＴゲートを、ＣＣＸゲートとＣＮＯＴゲートとを組み合わせた等価回路に変換する。
図１０は、ＣｎＮＯＴゲートの変換処理の一例を示す図である。ＣｎＮＯＴゲートは、ｎ個のコントロールビットが「１」である場合に、１つのターゲットビットのビットを反転させることを示す。量子回路において、ＣｎＮＯＴゲートのターゲットビットとなる量子ビットに対応する線上には円と＋とを組み合わせた記号が配置され、ｎ個のコントロールビットとなる量子ビットそれぞれに対応する線上には当該記号と線で結ばれた点が配置される。ゲート変換部１５０は、量子回路に含まれるＣｎＮＯＴゲートを、ＣＣＸゲートとＣＮＯＴゲートとを組み合わせた等価回路に変換する。
【0083】
等価回路７１は、量子ビットｑ0，ｑ1，ｑ2，ｑ3，ｑ4をコントロールビットとし、量子ビットｑ5をターゲットビットとするＣ５ＮＯＴゲートに等価な量子回路である。等価回路７１は、量子ビットｑ0～ｑ4，ａ0，ａ1，ａ2，ａ3のいずれか２つをコントロールビットとし、量子ビットｑ0～ｑ4，ａ0～ａ3のいずれか１つをターゲットビットとするＣＣＸゲートを含む。なお量子ビットａ0～ａ3は、アンシラビットである。ＣｎＮＯＴゲートの変換ではｎ－１個のアンシラビットが使用される。
【0084】
等価回路７１は、量子ビットｑ0，ｑ1をコントロールビットとし、量子ビットａ0をターゲットビットとするＣＣＸゲートを２つ含む。また、等価回路７１は、量子ビットｑ2，ａ0をコントロールビットとし、量子ビットａ1をターゲットビットとするＣＣＸゲートを２つ含む。また、等価回路７１は、量子ビットｑ3，ａ1をコントロールビットとし、量子ビットａ2をターゲットビットとするＣＣＸゲートを２つ含む。また、等価回路７１は、量子ビットｑ4，ａ2をコントロールビットとし、量子ビットａ3をターゲットビットとするＣＣＸゲートを２つ含む。また、等価回路７１は、量子ビットａ3をコントロールビットとし、量子ビットｑ5をターゲットビットとするＣＮＯＴゲートを１つ含む。
【0085】
ゲート変換部１５０は、等価回路７１に含まれるＣＣＸゲートを、ＣＣＺゲートとＨゲートとを組み合わせた等価回路に変換できる。
図１１は、ＣｎＮＯＴゲートの等価回路の一例を示す図である。等価回路７２は、等価回路７１に含まれるＣＣＸゲートを、ＣＣＺゲートとＨゲートとを組み合わせた等価回路に変換したものである。つまり、等価回路７２は、同じ量子ビットの組み合わせに対するＣＣＺゲートを２つずつ含む。例えば、等価回路７２は、量子ビットｑ0，ｑ1，ａ0に対するＣＣＺゲートを２つ含む。
図１１は、ＣｎＮＯＴゲートの等価回路の一例を示す図である。等価回路７２は、等価回路７１に含まれるＣＣＸゲートを、ＣＣＺゲートとＨゲートとを組み合わせた等価回路に変換したものである。つまり、等価回路７２は、同じ量子ビットの組み合わせに対するＣＣＺゲートを２つずつ含む。例えば、等価回路７２は、量子ビットｑ0，ｑ1，ａ0に対するＣＣＺゲートを２つ含む。
【0086】
ゲート変換部１５０は、等価回路７２に含まれる同じ量子ビットの組み合わせに対する２つのＣＣＺゲートの一方を等価回路５１に変換し、他方を等価回路５１の各要素を上下に対称移動させた配置の等価回路に変換する。これにより、ゲート変換部１５０は、ＣｎＮＯＴゲートを含む量子回路において、特定の量子ビットにゲート操作が偏ることを抑制できる。
【0087】
【0088】
［ステップＳ１０１］量子計算制御部１３０は、量子回路を取得する。例えば量子計算制御部１３０は、端末装置３１，３２，・・・から、量子コンピュータ３００による量子計算の依頼と量子回路とを受け付ける。
【0089】
［ステップＳ１０２］ゲート変換部１５０は、量子回路に含まれるＣｎＮＯＴゲートをＣＣＸゲートとＣＮＯＴゲートとの組み合わせに変換する。例えばゲート変換部１５０は、ステップＳ１０１で取得された量子回路に含まれるＣｎＮＯＴゲートを検出する。ゲート変換部１５０は、検出されたＣｎＮＯＴゲートのコントロールビットおよびｎ－１個のアンシラビットのうちの２つをコントロールビットとし、１つをターゲットビットとする複数のＣＣＸゲートと、ＣＮＯＴゲートとを組み合わせた等価回路を生成する。そしてゲート変換部１５０は、検出されたＣｎＮＯＴゲートを生成した等価回路に変換する。
【0090】
［ステップＳ１０３］ゲート変換部１５０は、量子回路に含まれるＣＣＸゲートをＣＣＺゲートとＨゲートとの組み合わせに変換する。例えばゲート変換部１５０は、ステップＳ１０２で変換された量子回路に含まれるＣＣＸゲートを検出する。ゲート変換部１５０は、検出されたＣＣＸゲートのターゲットビットに対するＨゲートと、コントロールビットおよびターゲットビットに対するＣＣＺゲートと、ターゲットビットに対するＨゲートとを並べて配置した等価回路を生成する。そしてゲート変換部１５０は、検出されたＣＣＸゲートを生成した等価回路に変換する。
【0091】
［ステップＳ１０４］ゲート検出部１４０は、量子回路からＣＣＺゲートを１つ検出する。
［ステップＳ１０５］ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されたか否かを判定する。ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されたと判定した場合、処理をステップＳ１０６に進める。また、ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されなかったと判定した場合、処理をステップＳ１１０に進める。
［ステップＳ１０５］ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されたか否かを判定する。ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されたと判定した場合、処理をステップＳ１０６に進める。また、ゲート検出部１４０は、ステップＳ１０４で量子回路からＣＣＺゲートが検出されなかったと判定した場合、処理をステップＳ１１０に進める。
【0092】
［ステップＳ１０６］ゲート変換部１５０は、ステップＳ１０４で検出されたＣＣＺゲートを１つまたは２つの量子ビットへの操作の組み合わせである等価回路に変換する。例えばゲート変換部１５０は、ステップＳ１０４で検出されたＣＣＺゲートを変換情報１２１に登録された等価回路５１に変換する。
【0093】
［ステップＳ１０７］ゲート検出部１４０は、量子回路から、ステップＳ１０４で検出されたＣＣＺゲートと同じ量子ビットの組み合わせに対するＣＣＺゲートを１つ検出する。
【0094】
［ステップＳ１０８］ゲート検出部１４０は、ステップＳ１０７で量子回路からＣＣＺゲートが検出されたか否かを判定する。ゲート検出部１４０は、ステップＳ１０７で量子回路からＣＣＺゲートが検出されたと判定した場合、処理をステップＳ１０９に進める。また、ゲート検出部１４０は、ステップＳ１０７で量子回路からＣＣＺゲートが検出されなかったと判定した場合、処理をステップＳ１０４に進める。
【0095】
［ステップＳ１０９］ゲート変換部１５０は、ステップＳ１０７で検出されたＣＣＺゲートを、ステップＳ１０６で変換した等価回路の要素を対称に移動させた等価回路に変換する。例えばゲート変換部１５０は、ステップＳ１０７で検出されたＣＣＺゲートを、変換情報１２１に登録された等価回路５１の各要素を上下に対称移動させた配置の等価回路に変換する。そして処理がステップＳ１０４に進む。
【0096】
［ステップＳ１１０］量子計算制御部１３０は、変換後の量子回路に従って量子ビット制御装置２００を制御する。
このようにゲート変換部１５０は、同じ量子ビットの組み合わせに対するＣＣＺゲートの一方を等価回路に変換し、他方を等価回路５１の各要素を上下に対称移動させた配置の等価回路に変換する。これにより、ゲート変換部１５０は、特定の量子ビットにゲート操作が偏ることを抑制できる。
このようにゲート変換部１５０は、同じ量子ビットの組み合わせに対するＣＣＺゲートの一方を等価回路に変換し、他方を等価回路５１の各要素を上下に対称移動させた配置の等価回路に変換する。これにより、ゲート変換部１５０は、特定の量子ビットにゲート操作が偏ることを抑制できる。
【0097】
なおゲート変換部１５０は、ＣｎＮＯＴゲートをＣＣＸゲートとＣＮＯＴゲートとの組み合わせに変換し、ＣＣＸゲートをＣＣＺゲートとＨゲートとの組み合わせに変換してから、ＣＣＺゲートの変換をする。これにより、ゲート変換部１５０は、量子回路にＣＣＸゲートやＣｎＮＯＴゲートが含まれる場合でも特定の量子ビットにゲート操作が偏ることを抑制できる。
【0098】
次に、変換後の量子回路について説明する。
図１３は、変換後の量子回路の一例を示す図である。ゲート変換部１５０は、量子回路変換処理によって量子回路５０を量子回路５０ａに変換する。量子回路５０ａは、量子回路５０に含まれる２つのＣＣＺゲートの一方を等価回路５１に変換し、他方を等価回路５２に変換したものである。等価回路５２は、等価回路５１の各要素を上下に対称移動させた配置の等価回路である。等価回路５２では、等価回路５１の各要素の配置が量子ビットｑ1に対応する線を軸として反転している。
図１３は、変換後の量子回路の一例を示す図である。ゲート変換部１５０は、量子回路変換処理によって量子回路５０を量子回路５０ａに変換する。量子回路５０ａは、量子回路５０に含まれる２つのＣＣＺゲートの一方を等価回路５１に変換し、他方を等価回路５２に変換したものである。等価回路５２は、等価回路５１の各要素を上下に対称移動させた配置の等価回路である。等価回路５２では、等価回路５１の各要素の配置が量子ビットｑ1に対応する線を軸として反転している。
【0099】
量子計算制御部１３０は、量子回路５０を取得すると、ゲート変換部１５０によって変換された量子回路５０ａに従って量子ビット制御装置２００を制御する。量子ビット制御装置２００は、量子回路５０ａに示される順序で各量子ビットに対するゲート操作をする。これにより、量子回路５０に含まれる２つのＣＣＺゲートを等価回路５１に変換した場合よりも特定の量子ビットへのゲート操作の偏りが抑制される。
【0100】
次にゲート操作に含まれるノイズの量子計算への影響について説明する。
図１４は、量子計算結果とノイズとの関係の一例を示す図（その１）である。グラフ８１は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートを等価回路５１に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ８１の縦軸は、正解データに対応する状態の出力確率を示す。グラフ８１の横軸は、ゲート操作に含まれるノイズ量を示す。なおｓｑｒｔ（ε）は、ゲート操作に含まれるノイズ量の指標である。グラフ８１の各線は、正解データに対応する状態が「０００」～「１１１」それぞれの場合のシミュレーション結果を示す。
図１４は、量子計算結果とノイズとの関係の一例を示す図（その１）である。グラフ８１は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートを等価回路５１に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ８１の縦軸は、正解データに対応する状態の出力確率を示す。グラフ８１の横軸は、ゲート操作に含まれるノイズ量を示す。なおｓｑｒｔ（ε）は、ゲート操作に含まれるノイズ量の指標である。グラフ８１の各線は、正解データに対応する状態が「０００」～「１１１」それぞれの場合のシミュレーション結果を示す。
【0101】
グラフ８２は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートの一方を等価回路５１に変換し、他方を等価回路５２に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ８２の縦軸、横軸、各線の意味は、グラフ８１と同様である。
【0102】
グラフ８１，８２は、ゲート操作のノイズがないと、正解データに対応する状態の出力確率が式（７）に示した理論値０．７８１となることを示す。また、グラフ８１，８２は、ゲート操作のノイズ量が増加すると、正解データに対応する状態の出力確率が減少することを示す。ここでグラフ８２は、ノイズ量の増加に対する出力確率の減少量がグラフ８１に対して小さい。つまり、グラフ８１，８２は、２つのＣＣＺゲートの一方を等価回路５１に変換し、他方を等価回路５２に変換した量子回路で量子計算をすると、２つのＣＣＺゲートを等価回路５１に変換した量子回路で量子計算をするよりもノイズの影響を低減できることを示す。
【0103】
このように、ゲート変換部１５０は、同じ量子ビットの組み合わせに対するＣＣＺゲートの一方を等価回路５１に変換し、他方を等価回路５２に変換することで、ゲート操作に含まれるノイズの影響が特定の量子ビットに偏ることで発生するエラーを低減できる。よってゲート変換部１５０は、量子計算のエラーを低減させることができる。
【0104】
なお、ＣＣＺゲートは、上記の例で示した等価回路５１，５２以外の等価回路にも変換できる。ゲート変換部１５０は、ＣＣＺゲートを等価回路５１，５２以外の等価回路に変換してもよい。
【0105】
図１５は、ＣＣＺゲートの等価回路の一例を示す図（その２）である。等価回路５３は、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートに等価で、２つの量子ビットまたは１つの量子ビットに対するゲートを組み合わせた量子回路である。等価回路５３では、等価回路５１の量子ビットｑ0に対応する線に配置されている各要素が、量子ビットｑ1に対応する線に配置されている。また、等価回路５３では、等価回路５１の量子ビットｑ1に対応する線に配置されている各要素が、量子ビットｑ2に対応する線に配置されている。また、等価回路５３では、等価回路５１の量子ビットｑ2に対応する線に配置されている各要素が、量子ビットｑ0に対応する線に配置されている。
【0106】
等価回路５４は、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートに等価で、等価回路５３の各要素を上下に対称移動させた配置の等価回路である。等価回路５４では、等価回路５３の各要素の配置が量子ビットｑ1に対応する線を軸として反転している。ゲート変換部１５０は、同じ量子ビットの組み合わせに対するＣＣＺゲートの一方を等価回路５３に変換し、他方を等価回路５４に変換してもよい。
【0107】
図１６は、量子計算結果とノイズとの関係の一例を示す図（その２）である。グラフ８３は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートを等価回路５３に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。また、グラフ８４は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートの一方を等価回路５３に変換し、他方を等価回路５４に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ８３，８４の縦軸、横軸、各線の意味は、グラフ８１と同様である。
【0108】
グラフ８３，８４は、グラフ８１，８２と同様にゲート操作のノイズ量が増加すると、正解データに対応する状態の出力確率が減少することを示す。またグラフ８４は、ノイズ量の増加に対する出力確率の減少量がグラフ８３に対して小さい。よって、グラフ８３，８４は、２つのＣＣＺゲートの一方を等価回路５３に変換し、他方を等価回路５４に変換した量子回路で量子計算をすると、２つのＣＣＺゲートを等価回路５３に変換した量子回路で量子計算をするよりもノイズの影響を低減できることを示す。
【0109】
図１７は、ＣＣＺゲートの等価回路の一例を示す図（その３）である。等価回路５５は、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートに等価で、２つの量子ビットまたは１つの量子ビットに対するゲートを組み合わせた量子回路である。等価回路５５では、等価回路５１の量子ビットｑ0に対応する線に配置されている各要素が、量子ビットｑ2に対応する線に配置されている。また、等価回路５５では、等価回路５１の量子ビットｑ1に対応する線に配置されている各要素が、量子ビットｑ0に対応する線に配置されている。また、等価回路５５では、等価回路５１の量子ビットｑ2に対応する線に配置されている各要素が、量子ビットｑ1に対応する線に配置されている。
【0110】
等価回路５６は、量子ビットｑ0，ｑ1，ｑ2に対するＣＣＺゲートに等価で、等価回路５５の各要素を上下に対称移動させた配置の等価回路である。等価回路５６では、等価回路５５の各要素の配置が量子ビットｑ1に対応する線を軸として反転している。ゲート変換部１５０は、同じ量子ビットの組み合わせに対するＣＣＺゲートの一方を等価回路５５に変換し、他方を等価回路５６に変換してもよい。
【0111】
図１８は、量子計算結果とノイズとの関係の一例を示す図（その３）である。グラフ８５は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートを等価回路５５に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。また、グラフ８６は、３量子ビットのグローバーのアルゴリズムに含まれる２つのＣＣＺゲートの一方を等価回路５５に変換し、他方を等価回路５６に変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ８５，８６の縦軸、横軸、各線の意味は、グラフ８１と同様である。
【0112】
グラフ８５，８６は、グラフ８１，８２と同様にゲート操作のノイズ量が増加すると、正解データに対応する状態の出力確率が減少することを示す。またグラフ８６は、ノイズ量の増加に対する出力確率の減少量がグラフ８５に対して小さい。よって、グラフ８５，８６は、２つのＣＣＺゲートの一方を等価回路５５に変換し、他方を等価回路５６に変換した量子回路で量子計算をすると、２つのＣＣＺゲートを等価回路５５に変換した量子回路で量子計算をするよりもノイズの影響を低減できることを示す。
【0113】
図１９は、量子計算結果とノイズとの関係の一例を示す図（その４）である。グラフ８７は、図１４，１６，１８に示したシミュレーションにおける各量子計算の、ｓｑｒｔ（ε）＝０．３の場合の正解データに対応する状態の出力確率を示す。グラフ８７は、量子回路に含まれる２つのＣＣＺゲートを同じ等価回路に変換した量子回路（等価回路１種類）による量子計算をｓｑｒｔ（ε）＝０．３で実行した場合の出力確率を示す。また、グラフ８７は、量子回路に含まれる２つのＣＣＺゲートの一方を、他方の等価回路の各要素を上下に対称移動させた配置の等価回路に変換した量子回路（等価回路２種類）による量子計算をｓｑｒｔ（ε）＝０．３で実行した場合の出力確率を示す。
【0114】
グラフ８７は、２つのＣＣＺゲートを１種類の等価回路に変換した量子回路によって量子計算をする場合よりも、２つのＣＣＺゲートを２種類の等価回路に変換した量子回路によって量子計算を実行した場合のほうが出力確率が大きいことを示す。よって、ゲート変換部１５０は、２つのＣＣＺゲートを２種類の等価回路に変換することで、量子計算のエラーを低減させることができる。
【0115】
なお、上記では、３量子ビットのグローバーのアルゴリズムを例に説明したが、グローバーのアルゴリズムは、４以上の量子ビットでも実行可能である。
図２０は、６量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。量子回路７０は、繰り返し回数１回のグローバーのアルゴリズムを６量子ビットで実行する場合の、量子ビットｑ0，ｑ1，ｑ2，ｑ3，ｑ4，ｑ5それぞれに対する操作の順序を示す。
図２０は、６量子ビットでグローバーのアルゴリズムを実行する量子回路の一例を示す図である。量子回路７０は、繰り返し回数１回のグローバーのアルゴリズムを６量子ビットで実行する場合の、量子ビットｑ0，ｑ1，ｑ2，ｑ3，ｑ4，ｑ5それぞれに対する操作の順序を示す。
【0116】
量子回路７０の左端には、量子ビットｑ0～ｑ5それぞれに対するＨゲートが配置されている。量子回路７０で示される最初の操作として量子ビットｑ0～ｑ5それぞれにＨゲートが作用されることで、量子ビットｑ0～ｑ5は、重ね合わせ状態となる（初期化される）。また、量子回路７０では、初期化を示すＨゲートの右側に、オラクルを適用する処理を示すＸゲートとＨゲートとＣｎＮＯＴゲートとの組み合わせが配置される。また、量子回路７０では、オラクルを示すゲートの組み合わせの右側に、増幅処理を示すＨゲートと、Ｘゲートと、ＣｎＮＯＴゲートとの組み合わせが配置される。また、量子回路７０では、増幅処理を示すゲートの組み合わせの右側に、量子ビットｑ0～ｑ5それぞれに対する観測が配置される。量子回路７０に示される観測によって、６量子ビットのグローバーのアルゴリズムの反転増幅処理を１回行った場合の結果が出力される。
【0117】
ゲート変換部１５０は、量子回路７０に含まれるＣｎＮＯＴゲートをＣＣＸゲートとＣＮＯＴゲートとの組み合わせに変換し、ＣＣＸゲートをＣＣＺゲートとＨゲートとの組み合わせに変換する。そしてゲート変換部１５０は、ＣｎＮＯＴゲートから変換された同じ量子ビットの組み合わせに対する２つのＣＣＺゲートの一方を等価回路５１に変換し、他方を等価回路５２に変換する。
【0118】
図２１は、量子計算結果とノイズとの関係の一例を示す図（その５）である。グラフ９１は、６量子ビットのグローバーのアルゴリズムに含まれるＣｎＮＯＴゲートを変換した量子回路による量子計算を、ゲート操作のノイズ量を変えてシミュレーションした結果を示す。グラフ９１の縦軸は、正解データに対応する状態が「００００００」～「１１１１１１」それぞれの場合の正解データに対応する状態の出力確率の平均を示す。グラフ９１の横軸は、ゲート操作に含まれるノイズ量を示す。
【0119】
グラフ９１は、ＣｎＮＯＴゲートから変換された同じ量子ビットの組み合わせに対する２つのＣＣＺゲートを等価回路５１に変換した量子回路（等価回路１種類）による量子計算のシミュレーション結果を示す。また、グラフ９１は、ＣｎＮＯＴゲートから変換された同じ量子ビットの組み合わせに対する２つのＣＣＺゲートの一方を等価回路５１に変換し、他方を等価回路５２に変換した量子回路（等価回路２種類）による量子計算のシミュレーション結果を示す。
【0120】
グラフ９１によれば、２つのＣＣＺゲートを１種類の等価回路に変換した量子回路によって量子計算をする場合よりも、２つのＣＣＺゲートを２種類の等価回路に変換した量子回路によって量子計算を実行した場合のほうが出力確率の減少量が小さい。つまり、グラフ９１は、２つのＣＣＺゲートを１種類の等価回路に変換した量子回路によって量子計算をする場合よりも、２つのＣＣＺゲートを２種類の等価回路に変換した量子回路によって量子計算を実行した場合のほうがノイズの影響を低減できることを示す。
【0121】
このように、ゲート変換部１５０は、ＣｎＮＯＴゲートを含む量子回路によって実行される量子計算においても、ゲート操作に含まれるノイズの影響が特定の量子ビットに偏ることで発生するエラーを低減できる。
【0122】
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
【0123】
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
【符号の説明】
【0124】
１ 第１量子回路
２ 第１等価回路
３ 第２等価回路
１０ 量子回路設計装置
１１ 処理部
２ 第１等価回路
３ 第２等価回路
１０ 量子回路設計装置
１１ 処理部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】