特許 7554208 ピラミッド状突起を含むＭＥＭＳデバイスを提供する方法、及び型

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-10

(45)【発行日】2024-09-19

(54)【発明の名称】ピラミッド状突起を含むＭＥＭＳデバイスを提供する方法、及び型

(51)【国際特許分類】

   B81C 1/00 20060101AFI20240911BHJP

   B81B 1/00 20060101ALI20240911BHJP

   G01Q 60/38 20100101ALI20240911BHJP

   B81C 99/00 20100101ALN20240911BHJP

【ＦＩ】

B81C1/00

B81B1/00

G01Q60/38 111

B81C99/00

【請求項の数】 11

(21)【出願番号】P 2021560709

(86)(22)【出願日】2020-04-07

(65)【公表番号】

(43)【公表日】2022-06-15

(86)【国際出願番号】 NL2020050237

(87)【国際公開番号】W WO2020209716

(87)【国際公開日】2020-10-15

【審査請求日】2023-02-21

(31)【優先権主張番号】2022939

(32)【優先日】2019-04-12

(33)【優先権主張国・地域又は機関】NL

(73)【特許権者】

【識別番号】521446990

【氏名又は名称】スマートティップ ビーブイ

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(72)【発明者】

【氏名】サラジッチ，エディン

【審査官】永井 友子

(56)【参考文献】

【文献】特開２０１１－０３８７８０（ＪＰ，Ａ）

【文献】特表２０１１－５１１２７０（ＪＰ，Ａ）

【文献】特開平０７－０３５５４０（ＪＰ，Ａ）

【文献】米国特許第０５２４２７１１（ＵＳ，Ａ）

【文献】VERMEER, Rolf , et al.，Fabrication of Novel AFM Probe with High-Aspect-Ratio Ultra-Sharp Three -Face Silicon Nitride Tips，Proceedings of the 14th IEEE International Conference on Nanotechnology，2014年08月，pp. 229-233

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｂ８１Ｃ １／００

Ｂ８１Ｂ １／００

Ｇ０１Ｑ ６０／３８

Ｂ８１Ｃ ９９／００

(57)【特許請求の範囲】

【請求項1】

多数のＭＥＭＳ方法ステップを使用して、三角錐状突起を含むＭＥＭＳデバイス（１００）を提供する方法であって；
型（２００）が使用され、前記型（２００）は、
－ 第１の側面（２１１）及び第２の側面（２１２）を画成し、
－ ベース基板を含み、前記型の前記第１の側面（２１１）では、前記ベース基板の表面が、前記第１の側面（２１１）と平行な主平面を画成し、前記主平面が、単結晶シリコンの＜１１１＞平面を画成し、
－ 前記型（２００）の前記第１の側面において、前記ベース基板の上部に犠牲層（２２０）を含み、前記犠牲層（２２０）は、多結晶シリコン及び非晶質シリコンから選択され；
－ 前記型（２００）の前記第１の側面（２１１）にピット（２３５）を含み、前記ピット（２３５）は、
－ 前記犠牲層（２２０）を通って前記ベース基板内へと延在し、及び
－ ＜１１１＞結晶面と平行な３つの壁部分を含み、前記３つの壁部分のそれぞれは、他の２つの壁部分と交差し、及び
－ 前記ピット（２３５）の底部分の頂点（２５１’）を含み；
前記ＭＥＭＳデバイス（１００）を提供する前記方法は、
－ 前記型（２００）の前記第１の側面（２１１）において、前記ピット（２３５）外の第１の副区域から、前記ピット（２３５）の前記頂点（２５１’）を含む第２の副区域まで延在する区域に、突起材料の層を提供すること、
－ 前記突起材料の層を所望の形状にパターニングすること、及び
－ 前記ＭＥＭＳデバイス（１００）を少なくとも前記型（２００）の前記ベース基板から分離するために、前記犠牲層（２２０）をエッチングできる等方性エッチャントによって、前記型の前記犠牲層（２２０）を等方的にエッチングすること
を含む、方法。

【請求項2】

前記型は、中間生成物（２００’）に複数の方法ステップを受けさせて、型を形成することによって準備され、前記中間生成物（２００’）は、
－ 第１の側面（２１１）及び第２の側面（２１２）を画成し、及び
－ ベース基板を含み、前記中間生成物（２００’）の前記第１の側面（２１１）では、前記ベース基板の前記表面が、前記第１の側面（２１１）と平行な主平面を画成し、前記主平面が、単結晶シリコンの＜１１１＞平面を画成し；
前記複数の方法ステップは、
－ 前記中間生成物（２００’）の前記ベース基板に、前記第１の側面（２１１）において、第１の材料の犠牲層（２２０）を提供するステップであって、前記第１の材料は、非単結晶シリコンであるステップ、
－ 前記中間生成物（２００’）の前記犠牲層（２２０）に、前記第１の材料とは異なる第２の材料のマスキング層（２３０）を提供するステップ、
－ 前記中間生成物（２００’）に、前記第１の側面（２１１）から前記ベース基板内へ延在する止まり穴（２３５）を提供するステップ、
－ 前記中間生成物（２００’）に、シリコン基材層（１１０）の前記＜１１１＞結晶面の異方性エッチングの速度と少なくとも同じ速度で、前記主平面に対して平行ないずれの方向においても前記犠牲層（２２０）をエッチングできるエッチャントを使用して、前記シリコンの異方性エッチングを受けさせるステップであって、３つのピラミッド状の壁部分を含むピット（２３５）を形成するようにするステップ、
－ 前記第２の材料の前記マスキング層（２３０）を除去するステップ、
－ 前記中間生成物（２００’）の前記ピット（２３５）に成形層（２４０）を提供するステップであって、前記成形層（２４０）は、前記型を形成するために、前記３つの壁部分によって画成された前記ピット（２３５）の頂点（２５１’）を形成するステップ
を含む、請求項１に記載の方法。

【請求項3】

前記成形層（２４０）を提供する前記ステップは、前記成形層（２４０）を成長させることを含む、請求項２に記載の方法。

【請求項4】

前記中間生成物（２００’）に、前記主平面に対して平行ないずれの方向においても前記犠牲層（２２０）をエッチングできるエッチャントを使用して、前記シリコンの異方性エッチングを受けさせる前記ステップは、前記ピット（２３５）を形成するために、前記＜１１１＞シリコン基材層（１１０）の異方性エッチングの速度を上回る速度でエッチングすることを含む、請求項２又は３に記載の方法。

【請求項5】

前記ＭＥＭＳデバイス（１００）と前記型（２００）の分離後、前記成形層（２４０）はエッチングによって除去される、請求項２～４のいずれか１項に記載の方法。

【請求項6】

前記マスキング層（２３０）は、ｉ）窒化ケイ素、及びｉｉ）酸化ケイ素から選択される、請求項２～５のいずれか１項に記載の方法。

【請求項7】

前記突起材料の層は、ｉ）窒化ケイ素、及びｉｉ）ダイアモンドから選択される材料を含む、請求項１～６のいずれか１項に記載の方法。

【請求項8】

前記突起材料の前記層は、副層のスタックとして形成され、前記方法は、第１の突起材料の第１の副層を提供すること、それに続いて、前記第１の突起材料とは異なる第２の突起材料の第２の副層を提供することを含む、請求項１～７のいずれか１項に記載の方法。

【請求項9】

前記ＭＥＭＳデバイス（１００）はプローブ（１００）である、請求項１～８のいずれか１項に記載の方法。

【請求項10】

ＭＥＭＳデバイスを製造するための型（２００）であって；
前記型（２００）は、
－ 第１の側面（２１１）及び第２の側面（２１２）を画成し、
－ ベース基板を含み、前記型（２００）の前記第１の側面（２１１）では、前記ベース基板は、前記第１の側面（２１１）と平行な主平面を画成する表面を含み、前記主平面が、単結晶シリコンの＜１１１＞平面を画成し、
－ 前記型（２００）の前記第１の側面では、前記ベース基板の上部に犠牲層（２２０）を含み、前記犠牲層（２２０）は、多結晶シリコン及び非晶質シリコンから選択され、
及び
－ 前記型（２００）の前記第１の側面（２１１）にピット（２３５）を含み、前記ピット（２３５）は、
－ 前記犠牲層（２２０）を通って前記ベース基板内へと延在し、及び
－ ＜１１１＞結晶面と平行な３つの壁部分を含み、前記３つの壁部分のそれぞれは、他の２つの壁部分と交差し、及び
－ 前記ピット（２３５）の底部分の頂点（２５１’）を含むことを特徴とする、型（２００）。

【請求項11】

前記犠牲層（２２０）は、成形層（２４０）によって少なくとも部分的に覆われており、前記成形層（２４０）は、前記ピット（２３５）の前記頂点（２５１’）を形成する、請求項１０に記載の型（２００）。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、多数のＭＥＭＳ方法ステップを使用して、三角錐状突起を含むＭＥＭＳデバイスを提供する方法に関する。

【背景技術】

【0002】

当該技術分野では、突起を含むＭＥＭＳデバイスを製造する方法が知られている。この典型例は、プローブ、例えば走査に使用されるプローブである。近頃では、そのようなプローブは、基材として＜１００＞シリコンウエハを用い、異方性エッチングを使用して、大量生産される。

【0003】

概して、ピラミッド状チップを製造するために、２つの方法が認められ得る：
１）シリコンエッチングによってチップを生じるシリコンチップの製造。
２）走査型プローブ顕微鏡法（ＳＰＭ：scanning probe microscopy）電界エミッター、真空エレクトロニクス、又はトンネリングベースのデバイスで使用されるもののような、非常に鋭いチップを生産するための、周知のナノファブリケーション方法であるチップ成形。チップ成形は、犠牲基板（一般にシリコン）にピラミッド状のピットをエッチングすること、型に所望の薄膜材料を堆積すること、堆積した材料に、片持ちアームなどの他の特徴を画成するようにさらに処理すること、その後、犠牲基板を除去して、ピラミッド状のチップの姿を見せるようにすることからなる。最も一般的な型の幾何学的形状は、＜１００＞Ｓｉウエハが異方性エッチングによってエッチングされて得られる方錐（四角錐）である。

【0004】

チップ成形技術にはいくつかの利点がある：
１）チップ材料は、用途に応じて選択できる。材料は、シリコンよりも硬質に／より耐摩耗性を高くできる。チップ材料はまた、シリコンとは異なる誘電特性を有してもよい。チップ材料は、例えば、窒化ケイ素、ダイアモンド、金属又はポリマーとし得る。
２）片持ち梁特性は、より良好に制御できる。それらは、剛性がより正確に定義された、より小さい及び／又はより軟質の片持ち梁とし得る（成形プローブの厚さは、エッチングによるよりも堆積による方が、簡単に制御できるため）。
３）いずれの能動構成要素も、ＭＥＭＳデバイス（プローブ）に簡単に組み込まれる。そのような能動構成要素の例は、ヒータ、センサー、及びアクチュエータである。

【0005】

公知の方法の欠点は、４つの平面を含むピラミッド形状の、結果として生じる突起が、１つの先端を有するのではなく、２つの先端か（それぞれ３つの平面によって形成される）又は１つのリッジを有することである。換言すると、ピラミッド状チップは、先端が１つのみであった場合ほどには鋭くない。これは、３つの＜１１１＞平面によって画成されたピットを形成するために、Ｓｉ（３１１）ウエハをエッチングすることによって三面チップを製造することについて開示している論文“Advances in Manufacturing of Molded Tips for Scanning Probe Microscopy”([2012] N. Moldovan et al in JOURNAL OF MICROELECTROMECHANICAL SYSTEMS, VOL. 21, NO. 2, APRIL 2012では、楔と呼ばれている。この方法を使用して生産されたチップは比較的大きい円錐角を有し、それらのチップを、ＡＦＭプローブなどの走査目的にはあまり適さないものにする。この問題は、“Advanced Micromachining Schemed for Scanning Probe Tips”(PhD Thesis Rolf Vermeer [2016])において、及び論文“Fabrication of novel AFM probe with High-Aspect-Ratio Ultra-Sharp Three-Face Silicon Nitride Tips”(R. Vermeer et al in 14TH IEEE INTERNATIONAL CONFERENCE ON NANOTECHNOLOGY, IEEE, 18 August 2014, pages 229-233, XP032690978, 001: 10.11 09/NANO.2014.6967957)から、取り組まれており、これは、プローブ用の三角錐チップの製造のために＜１１１＞シリコンを使用することを開示している。このプロセスは、基材を除去するためにドライエッチングを使用しているので、製造のコスト及び速度に悪影響を与える。

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の目的は、三面突起を含むＭＥＭＳデバイスの信頼性高く且つ迅速な製造を大規模で可能にする方法を提供することにあり、突起は、比較的小さいハーフコーンアングル（half-cone angle）及び単一の先端を有する。

【課題を解決するための手段】

【0007】

この目的に向けて、前文による方法は、型が使用され、前記型は、
－ 第１の側面及び第２の側面を画成し、
－ ベース基板を含み、型の第１の側面では、ベース基板の表面が、第１の側面と平行な主平面を画成し、前記主平面が、単結晶シリコンの＜１１１＞平面を画成し、
－ 型の第１の側面において、ベース基板の上部に犠牲層を含み、前記犠牲層は、多結晶シリコン及び非晶質シリコンから選択され；
－ 型の第１の側面にピットを含み、前記ピットは、
－ 犠牲層を通って［出願時の本出願のpage 3 lines 18-19］ベース基板内へと延在し、及び
－ ＜１１１＞結晶面と平行な３つの壁部分を含み、３つの壁部分のそれぞれは、他の２つの壁部分と交差し、及び
－ ピットの底部分の頂点を含み；
ＭＥＭＳデバイスを提供する方法は、
－ 型の第１の側面において、ピット外の第１の副区域から、ピットの頂点を含む第２の副区域まで延在する区域に、突起材料の層を提供すること、
－ 突起材料の層を所望の形状にパターニングすること、及び
－ ＭＥＭＳデバイスを少なくとも型のベース基板から分離するために、犠牲層をエッチングできる等方性エッチャントによって、型の犠牲層を等方的にエッチングすること
を含むことを特徴とする。

【0008】

それゆえ、鋭い先端を含む突起を含むＭＥＭＳデバイスが生産され得る。ベース基板は、突起を含む多数のＭＥＭＳデバイスを好都合に生産するために使用され得る。

【0009】

本方法の別の利点は、シリコン基材全体を溶解することなくデバイスを得ることができることであり、シリコン基材全体の溶解は、＜１１１＞方位のシリコンであることを考えると、幾分時間がかかる。

【0010】

典型的な方法は、ＭＥＭＳデバイスを最終加工するためのさらなるステップを含む。

【0011】

ピットは、第１から犠牲層を通ってベース基板まで延在する。

【0012】

プローブを含む大容量記憶デバイスの製作方法が、米国特許出願公開第２００６／００３４９３Ａ１号から知られており、ここでは、プローブは、基板に動作可能に接続された第１の端部領域と、第１の端部領域の反対側になるような方向に回転される第２の端部領域とを有する、片持ち梁を有する。第２の端部領域にはチップが配置され、チップは、第１の端部領域とは反対側の方向を指している。

【0013】

鋭いチップを生産する方法が、米国特許第８７０１２１１Ｂ２号から知られている。チップは、３面の、１つ又は複数の三面体若しくは三角錐状型、又は１つ若しくは複数の刻み目を形成するために結晶エッチャントによってエッチングされている、露出｛３１１｝面を備える犠牲結晶性半導体基板に形成された１つ又は複数の型に堆積することによって、形成される。

【0014】

好都合な実施形態によれば、型は、中間生成物に複数の方法ステップを受けさせて型を形成することによって準備され、中間生成物は、
－ 第１の側面及び第２の側面を画成し、及び
－ ベース基板を含み、中間生成物の第１の側面では、ベース基板の表面が、第１の側面と平行な主平面を画成し、前記主平面が、単結晶シリコンの＜１１１＞平面を画成し；
複数の方法ステップは、
－ 第１の側面において、中間生成物のベース基板に第１の材料の犠牲層を提供するステップであって、前記第１の材料は非単結晶シリコンであるステップ、
－ 中間生成物の犠牲層に、第１の材料とは異なる第２の材料のマスキング層を提供するステップ、
－ 中間生成物に、第１の側面からベース基板内へと延在する止まり穴を提供するステップ、
－ 中間生成物に、シリコン基材層の＜１１１＞結晶面の異方性エッチングの速度と少なくとも同じ速度で、主平面に対して平行ないずれの方向においても犠牲層をエッチングできるエッチャントを使用して、シリコンの異方性エッチングを受けさせるステップであって、３つのピラミッド状の壁部分を含むピットを形成するようにするステップ、
－ 第２の材料のマスキング層を除去するステップ、
－ 中間生成物のピットに、成形層を提供するステップであって、成形層は、型を形成するために、３つの壁部分によってピットの頂点を形成するステップ
を含む。

【0015】

低圧化学蒸着（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）は、犠牲層として多結晶シリコンの層を堆積するために使用され得る。これは、多結晶シリコン及び＜１１１＞シリコン基材をエッチングするためのＴＭＡＨ又はＫＯＨなどの異方性エッチャントによって、等方的にエッチングされる。

【0016】

ピットに成形層を提供するステップは、成形層を堆積すること、又は成形層を成長させることを含み得る。

【0017】

一般に、マスキング層は、成形層を提供するステップの前に除去される。

【0018】

止まり穴を形成するために、開口部、一般に円形開口部がマスキング層に作られ得る。その後、止まり穴が、複数層スタック（例えば酸化ケイ素、多結晶シリコン及び単結晶シリコン）の方向性エッチングによって、例えば反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）及びディープ反応性イオンエッチング（ＤＲＩＥ：Deep Reactive Ion Etching）と組み合わせて作られて、主平面に直角の壁のある止まり穴を得ることができる。止まり穴の深さは、後で突起の高さを決定する。

【0019】

基材からＭＥＭＳデバイスを分離する際に成形層が除去されていない場合、このステップは、単一の先端を有する突起を含むＭＥＭＳデバイスを生じるように、実施される。

【0020】

成形層は、一般に、比較的薄く（例えば１ｕｍ）、且つ大きな表面領域が露出されているため、ここは、非常に時間のかかる＜１１１＞平面に沿ったエッチングを必要とするVermeerの方法（上記）における基材の除去と比べて、比較的迅速に行われ得る。

【0021】

成形層として、酸化ケイ素の場合、好都合なことに、ウェットエッチングによって除去される。好適なエッチャントはバッファードフッ酸（ＢＨＦ：Buffered HydroFluoric acid）である。

【0022】

好都合な実施形態によれば、成形層を提供するステップは、成形層を成長させることを含む。

【0023】

これは、最終的な突起の先端を非常に鋭く画成するのを支援する。

【0024】

成形層は、酸化ケイ素を含み得、これは、シリコンベースの犠牲層及び＜１１１＞シリコンから簡単に成長する。

【0025】

好都合な実施形態によれば、中間生成物に、主平面に対して平行ないずれの方向においても犠牲層をエッチングできるエッチャントを使用して、シリコンの異方性エッチングを受けさせるステップは、ピットを形成するために、＜１１１＞シリコン基材層の異方性エッチングの速度よりも速い速度で、エッチングすることを含む。

【0026】

形成されたピットは、ピラミッド状チップ壁部分によって画成された平面を越えて（平面外へ）延在するチップ底面部分を含む。換言すると、比較的広いチップ底面部分が形成され、これは、チップの強度に関して好都合である。

【0027】

好都合な実施形態によれば、ＭＥＭＳデバイスと型の分離後、成形層は、エッチングによって除去される。

【0028】

成形層は、一般に、比較的薄く（例えば１ｕｍ）、大きな表面領域が露出されているため、ここは、Vermeerの方法（上記）における（１１１）の除去と比較して、比較的迅速に行われ得る。

【0029】

成形層として、酸化ケイ素の場合、ウェットエッチングによって好都合に除去される。好適なエッチャントはバッファードフッ酸（ＢＨＦ）である。

【0030】

好都合な実施形態によれば、マスキング層は、ｉ）窒化ケイ素、及びｉｉ）酸化ケイ素から選択される。

【0031】

成形層は酸化ケイ素であり、及び突起材料は窒化ケイ素であることが好ましい。そのようなマスキング層は、バッファードＨＦ（ＢＨＦ）によって簡単に除去され得るが、犠牲層及びシリコン基材を残す。

【0032】

好都合な実施形態によれば、突起材料の層は、ｉ）窒化ケイ素、及びｉｉ）ダイアモンドから選択される材料を含む。

【0033】

これらは、鋭くて耐摩耗性の突起を作るのに優れた硬質材料である。

【0034】

好都合な実施形態によれば、突起材料の層は、副層のスタックとして形成され、方法は、第１の突起材料の第１の副層を提供すること、それに続いて、第１の突起材料とは異なる第２の突起材料の第２の副層を提供することを含む。

【0035】

それゆえ、突起の特性は、ＭＥＭＳデバイスに対する特定の要件に合わせられ得る。第１の副層は、例えば、耐摩耗性の層を提供するためにダイアモンドとしてもよい。第１の副層はまた、導電層を提供するために金属としてもよい。

【0036】

第２の材料は、例えば、第１の材料によっては得られない所望の機械的特性を備えた、ＭＥＭＳプローブのチップ及び片持ち梁を提供するために、窒化ケイ素としてもよい。

【0037】

好都合な実施形態によれば、ＭＥＭＳデバイスはプローブである。

【0038】

これは、本発明の方法には非常に重要な応用分野である。突起の鋭い先端は、より正確な測定を可能にする。

【0039】

最後に、本発明は、ＭＥＭＳデバイスを製造するための型に関し；
前記型は、
－ 第１の側面及び第２の側面を画成し、
－ ベース基板を含み、型の第１の側面では、ベース基板の表面が、第１の側面と平行な主平面を画成し、前記主平面が、単結晶シリコンの＜１１１＞平面を画成し、
－ 型の第１の側面では、ベース基板の上部に犠牲層を含み、前記犠牲層は、多結晶シリコン及び非晶質シリコンから選択され、
及び
－ 型の第１の側面にピットを含み、前記ピットは、
－ 犠牲層を通ってベース基板内へと延在し、及び
－ ＜１１１＞結晶面と平行な３つの壁部分を含み、３つの壁部分のそれぞれは、他の２つの壁部分と交差し、及び
－ ピットの底部分の頂点を含む。

【0040】

そのような型は、本発明による方法に非常に有用である。一般に、ウエハは、複数の型を含み、且つ本発明による方法において使用され得る。

【0041】

ピットは、第１から犠牲層を通ってベース基板内へ延在する。

【0042】

好都合な実施形態によれば、犠牲層は、成形層によって少なくとも部分的に覆われ、成形層は、ピットの頂点を形成する。

【0043】

そのため、形成されるべきチップの形状は、正に犠牲層のみで可能であるよりも大幅に制御され得、及び／又は犠牲層は、分離速度に関してより選択され得、且つ成形層は、チップの形状をより良好に制御するために選択され得る。

【0044】

本発明を、ここで、図面を参照して説明する。

【図面の簡単な説明】

【0045】

【図1】ＭＥＭＳデバイス（プローブ）の断面図を示す。

【図2A】図１のプローブの製造方法を示す。

【図2B】図１のプローブの製造方法を示す。

【図2C】図１のプローブの製造方法を示す。

【図2D】図１のプローブの製造方法を示す。

【図2E】図１のプローブの製造方法を示す。

【図2F】図１のプローブの製造方法を示す。

【図2G】図１のプローブの製造方法を示す。

【図2H】図１のプローブの製造方法を示す。

【図2I】図１のプローブの製造方法を示す。

【図2J】図１のプローブの製造方法を示す。

【図2K】図１のプローブの製造方法を示す。

【図2L】図１のプローブの製造方法を示す。

【図2M】図１のプローブの製造方法を示す。

【図2N】図１のプローブの製造方法を示す。

【図3】図２Ｆのチップ型のチップ型部分の走査型電子顕微鏡写真である。

【発明を実施するための形態】

【0046】

図１は、ＭＥＭＳデバイス１００の断面図を示し、ここで、プローブ１００は、プローブ本体１１０と、近位端１２１及び遠位端１２２のある片持ち梁１２０と、遠位端部分に、チップユニット１３０とを含む。

【0047】

チップユニット１３０は、チップ底面１３１と、先端１３３を備えるピラミッド状チップ１３２とを含む。ピラミッド状チップ１３２は、四面体チップ１３２である、すなわち先端１３３で接する３つの側面を有する。ハーフコーンアングルは２０°である。

【0048】

本発明による方法を、ここで、図２Ａ～図２Ｎを使用して説明し、ここで、各図面は、ステップを、上面図及び断面図の双方で示す。方法ステップは、図１のプローブ１００の製造を例示する。

【0049】

製作プロセスは、出発原料として＜１１１＞シリコンウエハ２１０（図２Ａ）を使用して、型２００の製造から始まる。型２００が完成するまで、型の半生成物を、中間生成物２００’と呼ぶ。ウエハ２１０は、第１の主側面２１１及び第２の主側面２１２を含む。

【0050】

ウエハ２１０上には、低圧化学蒸着（ＬＰＣＶＤ）を使用して、厚さ１ｕｍの多結晶シリコン（ポリシリコン）犠牲層２２０が堆積される（図２Ｂ）。

【0051】

概して、ポリシリコン層の厚さが選択されるとき、成形層が堆積される方法が考慮される必要がある。成形層（酸化ケイ素）が熱成長すると、ポリシリコン層は、熱酸化プロセス中に壊されて（consumed）しまう。ポリシリコン層は、熱酸化後に、ポリシリコン層の一部がウエハ上に残るように、十分に厚い必要がある。現実的なアプローチは、１ｕｍのポリシリコンで始まり、且つ熱酸化による約１ｕｍ厚さの酸化ケイ素層の成長後、約５００ｎｍ厚さのポリシリコンがウエハに残ることである。その後、この残っている層を、ＭＥＭＳプローブ放出のための犠牲層として使用する。

【0052】

続いて、マスキング層２３０が堆積される（図２Ｃ）。この層は、後で、シリコンの異方性ウェットエッチング中に、ポリシリコン層を保護する働きをする。この実施形態では、酸化ケイ素は、高温熱酸化（１５分間の１０００℃でのウェット酸化、約１５０ｎｍのＳｉＯ_２層を生じる）を使用してポリシリコン犠牲層２２０上で成長されたマスキング層として使用される。代替的な方法は、ＳｉＯ２を堆積するために、ＬＰＣＶＤ堆積を使用することである。別のオプションは、マスキング層として窒化ケイ素を使用することである。酸化ケイ素及び窒化ケイ素は双方とも、後で、シリコンの異方性エッチング（例えばＫＯＨ又はＴＭＡＨによる）に使用される化学エッチャントに対して、安定したマスキング材料である。

【0053】

標準的なリソグラフィー技術（図示せず）による円形開口部のパターニング後、反応性イオンエッチング（ＲＩＥ）とディープ反応性イオンエッチング（ＤＲＩＥ）の組み合わせを使用して、複数層スタックの方向性エッチングによって、シリンダー状穴２３５が作られる（図２Ｄ）。シリンダー状ピット２３５の寸法（及び下記で説明する成形層２４０の厚さ）は、チップユニット１３０の高さ（片持ち梁１２０から先端１３３まで）を決定する要因である。シリンダー状ピット２３５の底部は、ピラミッド状チップ１３２の三角形の底面の正三角形の辺長を決定する要因である。ピット２３５のシリコンの異方性エッチング中、ピラミッド状チップ１３２の三角形の辺は、最も遠い＜１１１＞平面に到達するときに、決定される。３つの側面全てでこれが発生すると、正三角形がチップ底面１３１に形成される。それは、ピット２３５の形状が、正三角形を得るために完全にシリンダー状である必要はないことを意味する。＜１１１＞平面間の角度は、単結晶シリコン基材の結晶構造によって決定される。シリコンの＜１１１＞平面はまた、異方性エッチャントでエッチングされ（平面の他の迅速なエッチングよりも遥かにゆっくりではあるが）、そのため、三角形の底面の辺の最終的な長さは、シリンダー状ピットの初期形状によって決まるだけでなく、異方性エッチング時間によっても決まる。

【0054】

シリンダー状ピット２３５の方向性エッチング後、ウエハは、水酸化カリウム（ＫＯＨ）に浸された。ＫＯＨは、ポリシリコンを同位体的に（topically）、すなわち全ての方向において同じエッチ速度で、エッチングする。他方では、基材層１１０の＜１１１＞シリコンは、非同位体的に（anisotopically）エッチングされる。その場合には、＜１１１＞平面は、他の結晶平面よりも遥かにゆっくりとエッチングされる。このようにして、四面体チップユニット型２５０が形成される（図２Ｅ）。

【0055】

チップユニット型２５０の底部分は、非常に滑らかな壁を有する四面体型部分２５０’である。四面体型のこの底部分は、正三角形である。

【0056】

ポリシリコン犠牲層と＜１１１＞シリコンの同時エッチングは、チップユニット型２５０の最上部分をより幅広にする。その理由は、ポリシリコンのエッチ速度が速いため、（１１１）結晶面にエッチング速度が追い付かない、第１の側面から、基材の＜１１１＞シリコンのエッチングを可能にするからである。

【0057】

シリコンの他の異方性エッチャントは、型を形成するために使用され得る（例えばＴＭＡＨ）。

【0058】

ＫＯＨエッチングの期間中にポリシリコン層２２０を保護したマスキング層２３０の酸化ケイ素は、高濃度のＨＦ（５０％ＨＦ）を使用して除去され、ポリシリコン及び＜１１１＞シリコン基材を残す。

【0059】

次いで、酸化ケイ素成形層２４０が、堆積によって、成長されることによって、又はそれら双方によって、共形的に（すなわち、水平面部分上又は傾斜面部分上にあるかどうかに関わらず、同じ厚さを有する）提供される（図２Ｇ）。酸化ケイ素層は、ＬＰＣＶＤによって堆積され得るか（オルトケイ酸テトラエチルから堆積された酸化ケイ素、いわゆるＴＥＯＳ堆積）、又は熱酸化によって成長され得る。ＴＥＯＳ堆積と熱酸化の組み合わせも使用できる。成形に関するより多くの情報は、VermeerのＰｈＤ論文（上記のchapter 3.3参照）に見出され得る。酸化ケイ素層は、底のチップユニット型部分２５０’の底を完全に補充し、チップユニット型の頂点２５１’が形成されるように、十分に厚い必要があり、それにより、鋭いＡＦＭチップ１３２を得ることができるようにする。ここで型２００は、ＭＥＭＳデバイスの製造準備が整う。

【0060】

鋭いピットを備えるチップユニット型２５０を含む型２００が作られた後、突起材料の構造層２６０が堆積され（図２Ｈ）、この実施形態では、窒化ケイ素がＬＰＣＶＤによって厚さ６００ｎｍで堆積される。

【0061】

構造層がパターニングされて（図２Ｉ）、標準的なコンタクトリソグラフィをＲＩＥと組み合わせて使用して、片持ち梁１２０及び片持ち梁基部２７１を作り出す。

【0062】

パターニング後、シリコンウエハは、陽極ボンディングによって予備的にさいの目に切り込みが入れられたガラスウエハ２８０にボンディングされる（図２Ｊ）。

【0063】

ここで、ＭＥＭＳデバイスは、型２００の基材から分離される（すなわち解放される）必要がある。

【0064】

この目的に向けて、片持ち梁１２０及び片持ち梁基部２７１の真下にある犠牲ポリシリコン層２２０が、ウェット化学エッチングを使用して除去され（この実施形態では９０℃で２５重量％のＴＭＡＨ）、これはまた、チップユニット１３０の周りのシリコンベース基板をエッチングする。このようにして、基材を完全にエッチングする必要なく、プローブ全体が基材から放出される－すなわち型２００のほとんどが除去される（図２Ｋ）。これは時間を節約する、なぜなら、特に、ウェットエッチングによるか又はドライエッチングによるかに関わらず、＜１１１＞方位のシリコンはゆっくりとエッチングされるためである。５００ｕｍ厚さの（１００）シリコンウエハを完全に溶解する－これは、四角錐状チップを有するＭＥＭＳデバイスの製造中に行われる－ためには、約８時間のウェットエッチングを要する。＜１１１＞シリコンウエハ材料の完全な除去は、１００倍時間がかかり、それゆえ、８００時間程度かかる。

【0065】

放出されたＭＥＭＳデバイスは、それ自体当該技術分野で公知のように、ガラス基板がいくつかの方向において完全にさいの目に切られていないため（図示せず）、依然として一緒に接続されている。また、シリコンウエハのエッジは、型２００の製造中にそこに犠牲シリコン層が堆積されなかったため、依然としてガラス基板と接続されている（図示せず）。

【0066】

型２００からのＭＥＭＳデバイスの放出後、バッファードＨＦ（ＢＨＦ）を使用して酸化ケイ素成形層２４０が除去される（図２Ｌ）。

【0067】

この実施形態では、ＭＥＭＳプローブは、金属層２９０の堆積によって金属化される（本出願人らは、反射コーティングとしてＴｉ／Ａｕ二層を使用する。Ｔｉ層は、厚さ１０ｎｍの接着層である。金の反射層は５０ｎｍ厚さである）。この金属層２９０は、ＡＦＭ撮像用の片持ち梁１２０上の反射層の働きをする。

【0068】

或いは、パターニングにより多くの加工ステップを費やすことで、プロセスの早期にそのような反射層を（窒化ケイ素構造層２６０の上部に）堆積することが可能である。いずれの場合も、副層のスタックが形成される。

【0069】

プロセスのさらに早期に副層を、例えば成形層２４０の上部の第１の副層として、堆積することも可能である。これは例えば、突起に、片持ち梁の構造材料とは異なる材料でコーティングされている先端を設ける必要がある場合に、例えばダイアモンドでコーティングされているチップを有することが望ましい場合に、行われる。

【0070】

ここで、ＭＥＭＳデバイス１００は使用準備が整い、且つダイシングによって取り外され得る。片持ち梁が折れるリスクを低下させるために、第１の主側面に粘着性のある箔（ＵＶダイシング箔）を貼る公知の技術が使用される。箔を除去することによって、ＭＥＭＳプローブが取り外される。このようにして、全ＭＥＭＳプローブが箔へ移される。ＵＶ箔をＵＶ光へ曝露することによって、箔の粘着性が低下される。曝露後、個々のＭＥＭＳプローブが、ピンセットを使用して、箔から集められ得る。

【0071】

図３は、第１の主側面２１１から第２の主側面２１２の方へ向かって見るような、ＫＯＨエッチングによるマスキング層の除去後（図２Ｆ）の、チップユニット型２５０のチップユニット型部分２５０’の走査型電子顕微鏡の写真である。中心には、チップユニット型部分２５０’を画成する３つの＜１１１＞平面があり、且つその周りには、チップユニット型２５０のより幅広の最上部分がある。第１の主側面２１１では、チップユニット型２５０のより幅広の最上部分は、（実質的に）円形の外周を有している。

【図1】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図2F】

【図2G】

【図2H】

【図2I】

【図2J】

【図2K】

【図2L】

【図2M】

【図2N】

【図3】