(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-12
(45)【発行日】2024-09-24
(54)【発明の名称】撮像装置
(51)【国際特許分類】
H01L 27/146 20060101AFI20240913BHJP
H10K 39/32 20230101ALI20240913BHJP
H04N 25/70 20230101ALI20240913BHJP
H10K 30/60 20230101ALI20240913BHJP
【ＦＩ】
H01L27/146 E
H01L27/146 A
H10K39/32
H04N25/70
H10K30/60
【請求項の数】
17
(21)【出願番号】P 2021507120
(86)(22)【出願日】2020-02-20
(86)【国際出願番号】 JP2020006734
(87)【国際公開番号】W WO2020189169
(87)【国際公開日】2020-09-24
【審査請求日】2022-12-06
(31)【優先権主張番号】P 2019053775
(32)【優先日】2019-03-20
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】314012076
【氏名又は名称】パナソニックＩＰマネジメント株式会社
(74)【代理人】
【識別番号】100109210
【弁理士】
【氏名又は名称】新居 広守
(74)【代理人】
【識別番号】100137235
【弁理士】
【氏名又は名称】寺谷 英作
(74)【代理人】
【識別番号】100131417
【弁理士】
【氏名又は名称】道坂 伸一
(72)【発明者】
【氏名】山田 翔太
(72)【発明者】
【氏名】廣瀬 裕
【審査官】加藤 俊哉
(56)【参考文献】
【文献】特開２０１１－１８７５４４（ＪＰ，Ａ）
【文献】国際公開第２０１７／１５９０２５（ＷＯ，Ａ１）
【文献】国際公開第２０１１／０６７８７８（ＷＯ，Ａ１）
【文献】国際公開第２０１８／１１００５０（ＷＯ，Ａ１）
【文献】特開２０１４－０２２５２５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／１４６
Ｈ１０Ｋ ３９／３２
Ｈ０４Ｎ ２５／７０
Ｈ１０Ｋ ３０／６０
(57)【特許請求の範囲】
【請求項1】
第１電極、前記第１電極に対向する第２電極、前記第１電極と前記第２電極との間に位置し入射光を信号電荷に変換する光電変換層、及び前記光電変換層と前記第２電極との間に位置するブロッキング層を含む光電変換部と、前記第２電極に接続され、前記信号電荷を蓄積するための電荷蓄積領域と、を備え、
前記信号電荷とは極性が逆である電荷の、前記第２電極から前記光電変換層への移動に対する前記ブロッキング層によるエネルギー障壁は１．８ｅＶ以上であり、
前記電荷の、前記光電変換層から前記第２電極への移動に対する前記ブロッキング層によるエネルギー障壁は１．６ｅＶ以下である、
撮像装置。
【請求項2】
電圧供給回路をさらに備え、前記電圧供給回路は、
前記光電変換部から前記電荷蓄積領域に前記信号電荷が蓄積される第１期間において、第１電圧を前記第１電極に供給し、
前記電荷蓄積領域に蓄積された前記信号電荷がリセットされる第２期間において、前記第１電圧とは異なる第２電圧を前記第１電極に供給する、
請求項１に記載の撮像装置。
【請求項3】
前記信号電荷は正孔であり、前記ブロッキング層の電子親和力は前記第２電極の仕事関数よりも小さく、前記ブロッキング層の電子親和力と前記第２電極の仕事関数との差は１．８ｅＶ以上であり、
前記ブロッキング層の電子親和力は前記光電変換層の電子親和力よりも小さく、前記ブロッキング層の電子親和力と前記光電変換層の電子親和力との差は１．６ｅＶ以下である、
請求項１に記載の撮像装置。
【請求項4】
前記ブロッキング層のイオン化ポテンシャルは前記光電変換層のイオン化ポテンシャルよりも大きい、請求項３に記載の撮像装置。
【請求項5】
電圧供給回路をさらに備え、前記電圧供給回路は、
前記光電変換部から前記電荷蓄積領域に前記信号電荷が蓄積される第１期間において、第１電圧を前記第１電極に供給し、
前記電荷蓄積領域に蓄積された前記信号電荷がリセットされる第２期間において、前記第１電圧よりも小さい第２電圧を前記第１電極に供給する、
請求項３または４に記載の撮像装置。
【請求項6】
前記電荷蓄積領域が設けられた半導体基板をさらに備え、前記第１期間において、前記半導体基板に第３電圧が供給され、
前記第２期間において、前記半導体基板に前記第３電圧とは異なる第４電圧が供給される、
請求項５に記載の撮像装置。
【請求項7】
前記第３電圧は前記第１電圧よりも小さく、前記第４電圧は前記第２電圧よりも大きい、
請求項６に記載の撮像装置。
【請求項8】
前記信号電荷は電子であり、前記ブロッキング層のイオン化ポテンシャルは前記第２電極の仕事関数よりも大きく、前記ブロッキング層のイオン化ポテンシャルと前記第２電極の仕事関数との差は１．８ｅＶ以上であり、
前記ブロッキング層のイオン化ポテンシャルは前記光電変換層のイオン化ポテンシャルよりも大きく、前記ブロッキング層のイオン化ポテンシャルと前記光電変換層のイオン化ポテンシャルとの差は１．６ｅｖ以下である、
請求項１に記載の撮像装置。
【請求項9】
前記ブロッキング層の電子親和力は前記光電変換層の電子親和力よりも小さい、請求項８に記載の撮像装置。
【請求項10】
電圧供給回路をさらに備え、前記電圧供給回路は、
前記光電変換部から前記電荷蓄積領域に前記信号電荷が蓄積される第１期間において、第１電圧を前記第１電極に供給し、
前記電荷蓄積領域に蓄積された前記信号電荷がリセットされる第２期間において、前記第１電圧よりも大きい第２電圧を前記第１電極に供給する、
請求項８または９に記載の撮像装置。
【請求項11】
前記電荷蓄積領域が設けられた半導体基板をさらに備え、前記第１期間において、前記半導体基板に第５電圧が供給され、
前記第２期間において、前記半導体基板に前記第５電圧とは異なる第６電圧が供給される、
請求項１０に記載の撮像装置。
【請求項12】
前記第５電圧は前記第１電圧よりも大きく、前記第６電圧は前記第２電圧よりも小さい、
請求項１１に記載の撮像装置。
【請求項13】
前記光電変換層は、ダイオード特性を有し、前記光電変換部は、
前記光電変換層に印加されるバイアス電圧が前記ダイオード特性の逆方向に増大するに従って、前記光電変換部の出力電流密度の絶対値が増大する第１電圧範囲と、
前記バイアス電圧が前記ダイオード特性の順方向に増大するに従って、前記出力電流密度が増大する第２電圧範囲と、
前記第１電圧範囲と前記第２電圧範囲の間であって、前記バイアス電圧に対する前記出力電流密度の変化率の絶対値が前記第１電圧範囲および前記第２電圧範囲よりも小さい第３電圧範囲と、を有する電流電圧特性を有し、
前記第１電極に前記第１電圧が供給されることにより、前記光電変換層に印加される前記バイアス電圧が前記第１電圧範囲内となり、
前記第１電極に前記第２電圧が供給されることにより、前記光電変換層に印加される前記バイアス電圧が前記第２電圧範囲内となる、
請求項２、５から７、及び１０から１２のいずれか一項に記載の撮像装置。
【請求項14】
行列状に配置された複数の画素をさらに備え、前記第１電極は、前記複数の画素のすべてに対して連続して配置される、
請求項１から１３のいずれか一項に記載の撮像装置。
【請求項15】
行列状に配置された複数の画素をさらに備え、前記第１電極は、前記複数の画素のうち同じ行に位置する画素に対して連続して配置される、
請求項１から１３のいずれか一項に記載の撮像装置。
【請求項16】
行列状に配置された複数の画素をさらに備え、前記第１電極は、前記複数の画素の各々に対して分離して配置される、
請求項１から１３のいずれか一項に記載の撮像装置。
【請求項17】
さらに、前記第２電極に接続されたゲートを含む増幅トランジスタを備え、前記電荷蓄積領域は、前記ゲートを含み、
前記ゲートは前記半導体基板と接続されない、
請求項６または１１に記載の撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、入射光を信号電荷に変換する撮像装置に関する。
【背景技術】
【0002】
近年、カメラ付き携帯電話及びスマートホンなどの普及に伴い、画質に加えて小型かつ軽量な固体撮像素子の要求が高まっている。このため、イメージセンサのチップサイズを小さくすることが求められ、１画素あたりの画素サイズを小さくすること、すなわち画素の微細化が求められている。
【0003】
ここで一般的なＣＭＯＳイメージセンサの画素構造に着目すると、光電変換部であるシリコンフォトダイオードと信号読出し部であるトランジスタとが１画素の中の半導体基板中に併設されている。画素の微細化に伴い、トランジスタを一定以上に微細化すると、駆動能力を損なう場合がある。一方で、トランジスタのサイズを維持したまま画素を微細化すると、１画素の中でフォトダイオードが占める面積割合、つまり開口率が減少する。その場合、画素の感度低下、および混色による色再現性低下などによって画質が低下する可能性がある。
【0004】
上記の課題を踏まえ、例えば、特許文献１、特許文献２、及び特許文献３には、半導体基板中には信号読出し部のみを形成し、上部に無機もしくは有機材料からなる光電変換部を積層した機能分離型のＣＭＯＳイメージセンサが提案されている。
【先行技術文献】
【特許文献】
【0005】
【文献】国際公開第２０１２／１４７３０２号
【文献】特開２０１１－１８７５４４号公報
【文献】特開２０１８－０９３２９７号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
画素のさらなる微細化と暗電流の抑制とが求められている。
【0007】
本開示は、低暗電流で、かつ、画素の微細化が可能な撮像装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本開示の限定的ではない例示的な実施形態によれば、以下が提供される。
【0009】
本開示の一態様に係る撮像装置は、第１電極、前記第１電極に対向する第２電極、前記第１電極と前記第２電極との間に位置し入射光を信号電荷に変換する光電変換層、及び前記光電変換層と前記第２電極との間に位置するブロッキング層を含む光電変換部と、前記第２電極に接続され、前記信号電荷を蓄積するための電荷蓄積領域と、を備える。前記信号電荷とは極性が逆である電荷の、前記第２電極から前記光電変換層への移動に対する前記ブロッキング層によるエネルギー障壁は１．８ｅＶ以上である。前記電荷の、前記光電変換層から前記第２電極への移動に対する前記ブロッキング層によるエネルギー障壁は１．６ｅＶ以下である。
【0010】
包括的または具体的な態様は、素子、デバイス、モジュール、システムまたは方法で実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、モジュール、システムおよび方法の任意の組み合わせによって実現されてもよい。
【0011】
開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によって個々に提供され、これらの１つ以上を得るために全てを必要とはしない。
【発明の効果】
【0012】
本開示によれば、低暗電流で、かつ、画素の微細化が可能な撮像装置を提供することができる。
【図面の簡単な説明】
【0013】
【発明を実施するための形態】
【0014】
（本開示の基礎となった知見）
本発明者らは、特許文献１、特許文献２、及び特許文献３に開示されている技術に関し、以下の問題が生じることを見出した。
本発明者らは、特許文献１、特許文献２、及び特許文献３に開示されている技術に関し、以下の問題が生じることを見出した。
【0015】
特許文献１に開示されている技術では、画素が３つのトランジスタで構成されている。さらなる微細化に対応するためには、トランジスタの数を減らすことが必要である。したがって、特許文献１に記載のセンサでは、画素の微細化が困難である。つまり、光電変換部を半導体基板外に形成したとしても、画素が３つのトランジスタを有する構成では微細化に限界がある。例えば、吸収する光の波長と同程度の１μｍを切る程度まで画素を微細化することは困難であり、いずれかのトランジスタを排する必要がある。
【0016】
また、特許文献２では、画素の微細化のために、電荷蓄積領域に蓄積された電荷をリセットするためのリセットトランジスタを画素から排した技術が提案されている。しかしながら、特許文献２の技術では、光電変換部は、光電変換層が２つの電極で直接挟まれた構造を有する。そのために、電荷蓄積動作時において、信号電荷とは正負が逆である少数電荷が電荷蓄積領域から光電変換層に移動し得る。そのために、画素において暗電流が生じ得る。
【0017】
また、特許文献３では、画素の微細化のために、リセットトランジスタを画素から排した技術が提案されている。そして、光電変換部は、少数電荷の移動をブロックし得るブロッキング層を含む光電変換層を有する。しかし、画素で生じる暗電流を抑制するためにはさらなる対策が必要である。さらに、電荷蓄積領域をリセットするときに、光電変換層から電荷蓄積領域への少数電荷の移動をブロッキング層がブロックしないような工夫が必要である。
【0018】
（本開示の概要）
本開示の一態様に係る撮像装置は、第１電極、前記第１電極に対向する第２電極、前記第１電極と前記第２電極との間に位置し入射光を信号電荷に変換する光電変換層、及び前記光電変換層と前記第２電極との間に位置するブロッキング層を含む光電変換部と、前記第２電極に接続され、前記信号電荷を蓄積するための電荷蓄積領域と、を備える。前記信号電荷とは極性が逆である電荷の、前記第２電極から前記光電変換層への移動に対する前記ブロッキング層によるエネルギー障壁は１．８ｅＶ以上である。前記電荷の、前記光電変換層から前記第２電極への移動に対する前記ブロッキング層によるエネルギー障壁は１．６ｅＶ以下である。
本開示の一態様に係る撮像装置は、第１電極、前記第１電極に対向する第２電極、前記第１電極と前記第２電極との間に位置し入射光を信号電荷に変換する光電変換層、及び前記光電変換層と前記第２電極との間に位置するブロッキング層を含む光電変換部と、前記第２電極に接続され、前記信号電荷を蓄積するための電荷蓄積領域と、を備える。前記信号電荷とは極性が逆である電荷の、前記第２電極から前記光電変換層への移動に対する前記ブロッキング層によるエネルギー障壁は１．８ｅＶ以上である。前記電荷の、前記光電変換層から前記第２電極への移動に対する前記ブロッキング層によるエネルギー障壁は１．６ｅＶ以下である。
【0019】
これにより、光電変換部には、ブロッキング層が含まれる。そして、信号電荷とは極性が逆である少数電荷の第２電極から光電変換層への移動に対するブロッキング層によるエネルギー障壁は、１．８ｅＶ以上であり、かつ、少数電荷の光電変換層から第２電極への移動に対するブロッキング層によるエネルギー障壁は、１．６ｅＶ以下である。そのため、電荷蓄積時においては、少数電荷の電荷蓄積領域から光電変換層への移動を高確率にブロックすることができる。これにより、暗電流の発生を抑制することができる。また、電荷蓄積領域に対するリセット動作時に、少数電荷の光電変換層から電荷蓄積領域への移動を妨げにくい。これにより、リセット動作をスムーズに行うことができる。
【0020】
本開示の一態様に係る撮像装置は、電圧供給回路をさらに備え、前記電圧供給回路は、前記光電変換部から前記電荷蓄積領域に前記信号電荷が蓄積される第１期間において、第１電圧を前記第１電極に供給し、前記電荷蓄積領域に蓄積された前記信号電荷がリセットされる第２期間において、前記第１電圧とは異なる第２電圧を前記第１電極に供給してもよい。これにより、電荷蓄積領域をリセットするリセットトランジスタが不要となる。
【0021】
また、前記信号電荷は正孔であり、前記ブロッキング層の電子親和力は前記第２電極の仕事関数よりも小さく、前記ブロッキング層の電子親和力と前記第２電極の仕事関数との差は１．８ｅＶ以上であり、前記ブロッキング層の電子親和力は前記光電変換層の電子親和力よりも小さく、前記ブロッキング層の電子親和力と前記光電変換層の電子親和力との差は１．６ｅＶ以下であってもよい。
【0022】
また、前記ブロッキング層のイオン化ポテンシャルは前記光電変換層のイオン化ポテンシャルよりも大きくてもよい。
【0023】
これにより、信号電荷が正孔である場合に、第１期間においては、少数電荷の電荷蓄積領域から光電変換層への移動が高確率にブロックされる。また、第２期間においては、少数電荷の光電変換層から電荷蓄積領域への移動が円滑に行われる。
【0024】
また、本開示の一態様に係る撮像装置は、電圧供給回路をさらに備え、前記電圧供給回路は、前記光電変換部から前記電荷蓄積領域に前記信号電荷が蓄積される第１期間において、第１電圧を前記第１電極に供給し、前記電荷蓄積領域に蓄積された前記信号電荷がリセットされる第２期間において、前記第１電圧よりも小さい第２電圧を前記第１電極に供給してもよい。
【0025】
これにより、第１期間では、第１電極に第２電極よりも大きな電圧が供給される。これにより、光電変換層で発生した正孔が第２電極によって集められる電荷蓄積動作を行うことができる。また、リセット動作時である第２期間では、第１電極に第２電極よりも小さな電圧が供給される。これにより、第２電極に電子が集められ、電荷蓄積領域および第２電極をリセットすることができる。
【0026】
また、本開示の一態様に係る撮像装置は、前記電荷蓄積領域が設けられた半導体基板をさらに備え、前記第１期間において、前記半導体基板に第３電圧が供給され、前記第２期間において、前記半導体基板に前記第３電圧とは異なる第４電圧が供給されてもよい。このとき、前記第３電圧は前記第１電圧よりも小さく、前記第４電圧は前記第２電圧よりも大きくてもよい。
【0027】
これにより、第１期間と第２期間とで、異なる電圧が半導体基板に供給される。これにより、常に一定の電圧が半導体基板に供給される場合に比べ、第２期間において第１電極に供給する第２電圧を、第１電圧に近い電圧とすることができる。よって、常に一定の電圧が半導体基板に供給される場合に比べ、電圧供給回路が供給する電圧範囲を小さくすることができる。
【0028】
また、前記信号電荷は電子であり、前記ブロッキング層のイオン化ポテンシャルは前記第２電極の仕事関数よりも大きく、前記ブロッキング層のイオン化ポテンシャルと前記第２電極の仕事関数との差は１．８ｅＶ以上であり、前記ブロッキング層のイオン化ポテンシャルは前記光電変換層のイオン化ポテンシャルよりも大きく、前記ブロッキング層のイオン化ポテンシャルと前記光電変換層のイオン化ポテンシャルとの差は１．６ｅｖ以下であってもよい。
【0029】
また、前記ブロッキング層の電子親和力は前記光電変換層の電子親和力よりも小さくてもよい。
【0030】
これにより、信号電荷が電子である場合に、第１期間においては、少数電荷の電荷蓄積領域から光電変換層への移動が高確率にブロックされる。また、第２期間においては、少数電荷の光電変換層から電荷蓄積領域への移動が円滑に行われる。
【0031】
また、本開示の一態様に係る撮像装置は、電圧供給回路をさらに備え、前記電圧供給回路は、前記光電変換部から前記電荷蓄積領域に前記信号電荷が蓄積される第１期間において、第１電圧を前記第１電極に供給し、前記電荷蓄積領域に蓄積された前記信号電荷がリセットされる第２期間において、前記第１電圧よりも大きい第２電圧を前記第１電極に供給してもよい。
【0032】
これにより、第１期間では、第１電極に第２電極よりも小さい電圧が供給される。これにより、光電変換層で発生した電子が第２電極によって集められる電荷蓄積動作を行うことができる。また、リセット動作時である第２期間では、第１電極に第２電極よりも大きな電圧が供給される。これにより、第２電極に正孔が集められ、電荷蓄積領域および第２電極をリセットすることができる。
【0033】
また、本開示の一態様に係る撮像装置は、前記電荷蓄積領域が設けられた半導体基板をさらに備え、前記第１期間において、前記半導体基板に第５電圧が供給され、前記第２期間において、前記半導体基板に前記第５電圧とは異なる第６電圧が供給されてもよい。このとき、前記第５電圧は前記第１電圧よりも大きく、前記第６電圧は前記第２電圧よりも小さくてもよい。
【0034】
これにより、第１期間と第２期間とで、異なる電圧が半導体基板に供給される。これにより、常に一定の電圧が半導体基板に供給される場合に比べ、第２期間において第１電極に供給する第２電圧を、第１電圧に近い電圧とすることができる。よって、常に一定の電圧が半導体基板に供給される場合に比べ、電圧供給回路が供給する電圧範囲を小さくすることができる。
【0035】
また、前記光電変換層は、ダイオード特性を有し、前記光電変換部は、前記光電変換層に印加されるバイアス電圧が前記ダイオード特性の逆方向に増大するに従って、前記光電変換部の出力電流密度の絶対値が増大する第１電圧範囲と、前記バイアス電圧が前記ダイオード特性の順方向に増大するに従って、前記出力電流密度が増大する第２電圧範囲と、前記第１電圧範囲と前記第２電圧範囲の間であって、前記バイアス電圧に対する前記出力電流密度の変化率の絶対値が前記第１電圧範囲および前記第２電圧範囲よりも小さい第３電圧範囲と、を有する電流電圧特性を有し、前記第１電極に前記第１電圧が供給されることにより、前記光電変換層に印加される前記バイアス電圧が前記第１電圧範囲内となり、前記第１電極に前記第２電圧が供給されることにより、前記光電変換層に印加される前記バイアス電圧が前記第２電圧範囲内となってもよい。
【0036】
これにより、第１期間および第２期間では、ダイオード特性を有する光電変換層の電流電圧特性に合った各電圧が光電変換層に印加される。よって、確実に、第１期間において電荷蓄積動作が行われ、かつ、第２期間においてリセット動作が行われる。
【0037】
また、本開示の一態様に係る撮像装置は、行列状に配置された複数の画素をさらに備え、前記第１電極は、前記複数の画素のすべてに対して連続して配置されてもよい。
【0038】
これにより、すべての画素について、第１電極が共通に形成される。よって、第１電極に対して供給する電圧をすべての画素において同時に制御できる。例えば、全画素同時のリセット動作、つまり、グローバルリセット動作が可能となる。
【0039】
また、本開示の一態様に係る撮像装置は、行列状に配置された複数の画素をさらに備え、前記第１電極は、前記複数の画素のうち同じ行に位置する画素に対して連続して配置されてもよい。
【0040】
これにより、同じ行に位置する画素について、第１電極が共通に形成される。よって、行ごとに第１電極に供給する電圧を制御できるので、行毎に画素の感度を調整できる。
【0041】
また、本開示の一態様に係る撮像装置は、行列状に配置された複数の画素をさらに備え、前記第１電極は、前記複数の画素の各々に対して分離して配置されてもよい。
【0042】
これにより、画素ごとに、第１電極が独立して形成される。よって、第１電極に供給する電圧を画素ごとに制御できるので、画素ごとに感度を調整できる。
【0043】
また、本開示の一態様に係る撮像装置は、撮像装置は、さらに、前記第２電極に接続されたゲートを含む増幅トランジスタを備え、前記電荷蓄積領域は、前記ゲートを含み、前記ゲートは前記半導体基板と接続されなくてもよい。
【0044】
これにより、電荷蓄積領域として、不純物が拡散された半導体領域が不要となる。したがって、より画素を微細化することができる。
【0045】
以下、本開示に係る撮像装置の実施の形態について、図面を参照しながら説明する。なお、以下に説明する実施の形態は、いずれも一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本開示がこれらに限定されることを意図しない。よって、以下の実施の形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。また、各図は、模式図であり、必ずしも厳密に図示されたものではない。また、各図において、同じ構成部材については同じ符号を付している。
【0046】
また、図面に示す各種の要素は、本開示の理解のために模式的に示したにすぎず、寸法比および外観などは実物と異なり得る。つまり、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、本明細書において、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数％程度の差異をも含むことを意味する表現である。
【0047】
また、本明細書における構造の説明では、「上」および「下」という用語は、絶対的な空間認識における上方向（鉛直上方）および下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。具体的には、撮像装置の受光側を「上」とし、受光側と反対側を「下」とする。また、「上」および「下」という用語は、２つの構成要素が互いに間隔を空けて配置されて２つの構成要素の間に別の構成要素が存在する場合のみならず、２つの構成要素が互いに密着して配置されて２つの構成要素が接する場合にも適用される。
【0048】
【0049】
図１は、実施の形態１に係る撮像装置の全体構成を示すブロック図である。同図に示された撮像装置１００は、画素アレイ部１０１と、垂直走査部１０２と、信号保持部１０３と、水平走査部１０４と、出力段アンプ回路部１０５とを備える。また、画素アレイ部１０１及びその周辺領域には、画素列ごとに垂直信号線が配置され、画素行ごとに走査線が配置されている。
【0050】
画素アレイ部１０１は、複数の画素２００が、例えばｍ行ｎ列（ｍ、ｎはともに自然数）のマトリクス状に配置された撮像部である。
【0051】
垂直走査部１０２は、行単位で画素２００のリセット動作、電荷の蓄積動作、及び読み出し動作を制御する機能を有する。
【0052】
信号保持部１０３は、画素２００から出力された画素信号と当該画素２００に対応したリセット信号との差分信号を保持し、後述する水平走査部１０４の指示に従い当該差分信号を出力する信号保持部である。
【0053】
水平走査部１０４は、信号保持部１０３に保持された一行分の上記差分信号を順次選択し、信号保持部１０３の出力側に配置された出力段アンプ回路部１０５へ読み出す機能を有する。
【0054】
図２は、実施の形態１に係る撮像装置１００の画素２００および電圧供給回路２０１の回路構成の一例を示す図である。同図には、画素２００、電圧供給回路２０１、電源線、及び各信号線の具体的な回路構成例が示されている。
【0055】
画素２００は、光電変換部２０４と、電荷蓄積部（フローティングディフュージョン）２０５と、増幅トランジスタ２０６と、選択トランジスタ２０７とを備える。つまり、従来に必要とされたリセットトランジスタが排されている。
【0056】
光電変換部２０４は、入射光を光電変換することにより、入射光量に応じた信号電荷を生成する。具体的には、光電変換部２０４は、第１電極２０２と、第２電極２０３と、両電極に挟まれた活性層である光電変換層２０４ｂと、第１電極２０２および光電変換層２０４ｂに挟まれた正孔ブロッキング層２０４ｈと、光電変換層２０４ｂおよび第２電極２０３に挟まれた電子ブロッキング層２０４ｅとで構成されている。光電変換層２０４ｂは、例えば、高い光吸収能を有する有機分子を含む。光電変換層２０４ｂの厚さは、例えば、約５００ｎｍである。また、光電変換層２０４ｂは、例えば、真空蒸着法を用いて形成される。上記有機分子は波長約４００ｎｍから約７００ｎｍの可視光全域にわたって高い光吸収機能を有する。光電変換部２０４の詳細は、図４を用いて後述する。
【0057】
なお、本実施の形態に係る画素２００が備える光電変換部２０４は、上述した有機光電変換膜で構成されていることに限定されず、例えば、無機材料で構成されたフォトダイオードであってもよい。また、光吸収可能な波長は可視光領域に限定されず、赤外光領域または紫外光領域またはそれらの組み合わせによって得られる帯域であってもよい。
【0058】
電荷蓄積部２０５は、光電変換部２０４の第２電極２０３に接続され、光電変換で生じた信号電荷を蓄積するための電荷蓄積領域を構成している。なお、電荷蓄積領域は、電荷蓄積部２０５だけでなく、第２電極２０３に接続された配線、および、増幅トランジスタ２０６のゲートが有する浮遊容量によっても構成されている。よって、後述するように、電荷蓄積領域としては、不純物半導体で形成される電荷蓄積部２０５がなくてもよい。つまり、電荷蓄積領域は、増幅トランジスタ２０６のゲートのように、半導体基板に接続されない領域であってもよい。
【0059】
増幅トランジスタ２０６および選択トランジスタ２０７は、典型的には、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。以下では、特に断りの無い限り、トランジスタとしてＮチャンネルＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）を用いる例を説明する。なお、ＦＥＴの２つの拡散領域のうちどちらがソースおよびドレインに該当するかは、ＦＥＴの極性およびその時点での電位の高低によって決定される。そのため、どちらがソースおよびドレインであるかはＦＥＴの作動状態によって変動しうる。
【0060】
増幅トランジスタ２０６は、ゲートが電荷蓄積部２０５に接続され、ドレイン端子に電源電圧Ｖｄｄが供給され、電荷蓄積領域に蓄積された信号電荷の電荷量に応じた画素信号を出力する。
【0061】
選択トランジスタ２０７は、ドレイン端子が増幅トランジスタ２０６のソース端子に接続され、ソース端子が垂直信号線２０８に接続され、増幅トランジスタ２０６から画素信号を出力するタイミングを決定する。
【0062】
電圧供給回路２０１は２つの基準電位を有し、スイッチによっていずれかの基準電位を選択し、第１電極２０２へと入力できるようになっている。２つの基準電位は、電圧ＶＨおよび電圧ＶＬである。この電圧供給回路２０１による信号蓄積およびリセット動作の詳細については、図４を用いて後述する。電圧ＶＨおよび電圧ＶＬは、それぞれ、第１電極２０２に印加される第１電圧、および、第１電圧とは異なる第２電圧の一例である。本実施の形態では、電圧ＶＨは、電圧ＶＬよりも大きい。例えば、電圧ＶＨは、８Ｖであり、電圧ＶＬは、－２Ｖである。なお、本明細書において、電圧が「大きい」、「小さい」は、それぞれ、電位として「より高い」、「より低い」を意味する。例えば、電圧「１Ｖ」は、電圧「－２Ｖ」よりも大きい。
【0063】
図３は、撮像装置１００の３画素分の領域の断面図の一例を示す図である。なお、実際の画素は、画素アレイ部１０１に、例えば１０００万画素分配列されている。
【0064】
図３に示すように、撮像装置１００は、カラーフィルタ３０１と、保護膜３０２と、光電変換部２０４と、電極間絶縁膜３０５と、配線間絶縁膜３０７と、配線層３０８と、基板３０９と、ウェル３１０と、層間絶縁膜３１１とを備える。光電変換部２０４は、第１電極２０２、正孔ブロッキング層２０４ｈ、光電変換層２０４ｂ、電子ブロッキング層２０４ｅ、および、第２電極２０３を含む。
【0065】
基板３０９は、半導体基板であり、例えばシリコン基板である。
【0066】
第１電極２０２は、導電性透明電極であり、本実施の形態では、保護膜３０２下に画素アレイの全面にわたって形成されている。この第１電極２０２は可視光を透過する。例えば、第１電極２０２はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で構成される。
【0067】
複数の第２電極２０３は、基板３０９の上方に、行列状に配置されている。また、複数の第２電極２０３は、各々が電気的に分離されている。具体的には、第２電極２０３は、電極間絶縁膜３０５間に形成されており、光電変換層２０４ｂで発生した信号電荷である正孔を収集する。この第２電極２０３は、例えばＴｉＮで構成される。また、第２電極２０３は、例えば、平坦化された厚さ１００ｎｍの配線間絶縁膜３０７上に形成されている。
【0068】
また、各第２電極２０３は、例えば、０．２μｍの間隔で分離されている。そして、この分離領域にも電極間絶縁膜３０５が埋め込まれている。
【0069】
配線層３０８は、電荷蓄積部２０５及び増幅トランジスタ２０６のゲート端子に接続されている。図示されてはいないが同一画素内に形成されている選択トランジスタ２０７と、電荷蓄積部２０５とは全て同一のＰ型のウェル３１０内に形成されている。また、このウェル３１０は、基板３０９に形成されている。つまり、図２に示す増幅トランジスタ２０６および選択トランジスタ２０７で構成される信号読み出し回路は、基板３０９上に形成されており、複数の第２電極２０３の各々に発生する電流又は電圧の変化を検知することにより、信号電荷に応じた読み出し信号を生成する。また、増幅トランジスタ２０６は、第２電極２０３に発生する電流又は電圧の変化を増幅することにより、読み出し信号を生成する。
【0070】
上述したように、本実施の形態に係る撮像装置１００によれば、光電変換層２０４ｂに光を照射し、第１電極２０２と第２電極２０３との間にバイアス電圧を印加することにより、光電変換によって生じる正および負の電荷のうちの一方である信号電荷を第２電極２０３によって収集し、収集された信号電荷を電荷蓄積領域に蓄積することができる。本発明者らは、以下に説明するような電流電圧特性を示す光電変換層２０４ｂを用い、かつ、第１電極２０２と第２電極２０３との間の電位差を、電荷蓄積動作時とは逆にすることによって、電荷蓄積領域に既に蓄積された信号電荷を、光電変換層２０４ｂを介して第１電極２０２へ引き抜くことができることを見出した。つまり、光電変換層２０４ｂに印加するバイアス電圧の大きさの制御により、複数の画素のそれぞれにリセットトランジスタなどの素子を別途設けることなく、信号電荷のリセット機能を実現し得ることを見出した。撮像装置１００における動作の典型例は、後述する。
【0071】
以下、光電変換層２０４ｂの構成の例および光電変換層２０４ｂにおける電流電圧特性を説明する。
【0072】
光電変換層２０４ｂは、典型的には、半導体材料を含む。ここでは、半導体材料として、有機半導体材料を用いる。光電変換層２０４ｂは、例えば、下記一般式（１）で表されるスズナフタロシアニン（以下、単に「スズナフタロシアニン」と呼ぶことがある）を含む。
【0073】
【化1】
【0074】
一般式（１）中、Ｒ１からＲ２４は、独立して、水素原子または置換基を表す。置換基は、特定の置換基に限定されない。置換基は、重水素原子、ハロゲン原子、アルキル基（シクロアルキル基、ビシクロアルキル基、トリシクロアルキル基を含む）、アルケニル基（シクロアルケニル基、ビシクロアルケニル基を含む）、アルキニル基、アリール基、複素環基（ヘテロ環基といってもよい）、シアノ基、ヒドロキシ基、ニトロ基、カルボキシ基、アルコキシ基、アリールオキシ基、シリルオキシ基、ヘテロ環オキシ基、アシルオキシ基、カルバモイルオキシ基、アルコキシカルボニルオキシ基、アリールオキシカルボニルオキシ基、アミノ基（アニリノ基を含む）、アンモニオ基、アシルアミノ基、アミノカルボニルアミノ基、アルコキシカルボニルアミノ基、アリールオキシカルボニルアミノ基、スルファモイルアミノ基、アルキルスルホニルアミノ基、アリールスルホニルアミノ基、メルカプト基、アルキルチオ基、アリールチオ基、ヘテロ環チオ基、スルファモイル基、スルホ基、アルキルスルフィニル基、アリールスルフィニル基、アルキルスルホニル基、アリールスルホニル基、アシル基、アリールオキシカルボニル基、アルコキシカルボニル基、カルバモイル基、アリールアゾ基、ヘテロ環アゾ基、イミド基、ホスフィノ基、ホスフィニル基、ホスフィニルオキシ基、ホスフィニルアミノ基、ホスホノ基、シリル基、ヒドラジノ基、ウレイド基、ボロン酸基（－Ｂ（ＯＨ）２）、ホスファト基（－ＯＰＯ（ＯＨ）２）、スルファト基（－ＯＳＯ３Ｈ）、または、その他の公知の置換基であり得る。
【0075】
上述の一般式（１）で表されるスズナフタロシアニンとしては、市販されている製品を用いることができる。あるいは、上述の一般式（１）で表されるスズナフタロシアニンは、例えば特開２０１０－２３２４１０号公報に示されているように、下記の一般式（２）で表されるナフタレン誘導体を出発原料として合成することができる。一般式（２）中のＲ２５からＲ３０は、一般式（１）におけるＲ１からＲ２４と同様の置換基であり得る。
【0076】
【化2】
【0077】
上述の一般式（１）で表されるスズナフタロシアニンにおいて、分子の凝集状態の制御のし易さの観点から、Ｒ１からＲ２４のうち、８個以上が水素原子または重水素原子であってもよく、Ｒ１からＲ２４のうち、１６個以上が水素原子または重水素原子であってもよく、全てが水素原子または重水素原子であってもよい。さらに、以下の式（３）で表されるスズナフタロシアニンは、合成の容易さの観点で有利である。
【0078】
【化3】
【0079】
上述の一般式（１）で表されるスズナフタロシアニンは、概ね２００ｎｍ以上１１００ｎｍ以下の波長帯域に吸収を有する。例えば、上述の式（３）で表されるスズナフタロシアニンは、波長が概ね８７０ｎｍの位置に吸収ピークを有する。すなわち、光電変換層２０４ｂを構成する材料として、スズナフタロシアニンを含む材料を選択することにより、例えば、近赤外線を検出可能な光センサを実現し得る。
【0080】
図４は、光電変換部２０４の詳細な構成の一例を模式的に示す。図４に例示する構成において、光電変換部２０４は、第１電極２０２と、正孔ブロッキング層２０４ｈと、上述の一般式（１）で表されるスズナフタロシアニンを含む有機半導体材料を用いて形成された、入射光を信号電荷に変換する光電変換層２０４ｂと、電子ブロッキング層２０４ｅと、第２電極２０３とを有する。正孔ブロッキング層２０４ｈは、光電変換層２０４ｂおよび第１電極２０２の間に配置されている。電子ブロッキング層２０４ｅは、光電変換層２０４ｂおよび第２電極２０３の間に配置されている。
【0081】
図４に示す光電変換層２０４ｂは、ｐ型半導体およびｎ型半導体の少なくとも一方を含む。図４に例示する構成では、光電変換層２０４ｂは、ｐ型半導体層２０４ｐと、ｎ型半導体層２０４ｎと、ｐ型半導体層２０４ｐおよびｎ型半導体層２０４ｎの間に挟まれた混合層２０４ｍとを有する。つまり、光電変換層２０４ｂは、ダイオード特性を有する。ｐ型半導体層２０４ｐは、電子ブロッキング層２０４ｅと混合層２０４ｍとの間に配置されており、光電変換および／または正孔輸送の機能を有する。ｎ型半導体層２０４ｎは、正孔ブロッキング層２０４ｈと混合層２０４ｍとの間に配置されており、光電変換および／または電子輸送の機能を有する。後述するように、混合層２０４ｍがｐ型半導体およびｎ型半導体の少なくとも一方を含んでいてもよい。ｐ型半導体層２０４ｐは有機ｐ型半導体を含み、ｎ型半導体層２０４ｎは有機ｎ型半導体を含む。すなわち、光電変換層２０４ｂは、上述の一般式（１）で表されるスズナフタロシアニンを含む有機光電変換材料と、有機ｐ型半導体および有機ｎ型半導体の少なくとも一方とを含む。
【0082】
有機ｐ型半導体化合物は、ドナー性有機半導体化合物であり、主に正孔輸送性有機化合物に代表され、電子を供与しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｐ型半導体化合物は、２つの有機材料を接触させて用いたときにイオン化ポテンシャルの小さい方の有機化合物をいう。したがって、ドナー性有機化合物としては、電子供与性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、ドナー性有機半導体は、これらに限らず、上述したように、ｎ型（アクセプター性）化合物として用いた有機化合物よりもイオン化ポテンシャルの小さい有機化合物であればドナー性有機半導体として用い得る。上述のスズナフタロシアニンは、有機ｐ型半導体材料の一例である。
【0083】
有機ｎ型半導体化合物は、アクセプター性有機半導体化合物であり、主に電子輸送性有機化合物に代表され、電子を受容しやすい性質がある有機化合物をいう。さらに詳しくは、有機ｎ型半導体化合物は、２つの有機化合物を接触させて用いたときに電子親和力の大きい方の有機化合物をいう。したがって、アクセプター性有機化合物としては、電子受容性のある有機化合物であればいずれの有機化合物も使用可能である。例えば、フラーレン、フラーレン誘導体、縮合芳香族炭素環化合物（ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体）、窒素原子、酸素原子、硫黄原子を含有する５ないし７員のヘテロ環化合物（例えばピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンズイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピロリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピンなど）、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体などを用いることができる。なお、これらに限らず、上述したように、ｐ型有機化合物、言い換えるとドナー性有機化合物として用いた有機化合物よりも電子親和力の大きな有機化合物であればアクセプター性有機半導体として用い得る。
【0084】
混合層２０４ｍは、例えば、ｐ型半導体およびｎ型半導体を含むバルクヘテロ接合構造層であり得る。バルクへテロ接合構造を有する層として混合層２０４ｍを形成する場合、上述の一般式（１）で表されるスズナフタロシアニンをｐ型半導体材料として用い得る。ｎ型半導体材料としては、例えば、フラーレンおよび／またはフラーレン誘導体を用いることができる。ｐ型半導体層２０４ｐを構成する材料が、混合層２０４ｍに含まれるｐ型半導体材料と同じであってもよい。同様に、ｎ型半導体層２０４ｎを構成する材料が、混合層２０４ｍに含まれるｎ型半導体材料と同じであってもよい。バルクへテロ接合構造は、特許第５５５３７２７号公報において詳細に説明されている。参考のため、特許第５５５３７２７号公報の開示内容の全てを本明細書に援用する。
【0085】
検出を行いたい波長帯域に応じて適切な材料を用いることにより、所望の波長帯域に感度を有する撮像装置を実現し得る。光電変換層２０４ｂは、アモルファスシリコンなどの無機半導体材料を含んでいてもよい。光電変換層２０４ｂは、有機材料から構成される層と無機材料から構成される層とを含んでいてもよい。以下では、スズナフタロシアニンとＣ６０とを共蒸着することによって得られたバルクヘテロ接合構造を光電変換層２０４ｂに適用した例を説明する。
【0086】
なお、本実施の形態では、電子ブロッキング層２０４ｅの電子親和力は第２電極２０３の仕事関数よりも１．８ｅＶ以上小さく、光電変換層２０４ｂの電子親和力よりも１．６ｅＶ以内で小さい。また、電子ブロッキング層２０４ｅのイオン化ポテンシャルは光電変換層２０４ｂのイオン化ポテンシャルよりも大きい。このような条件を満たす第２電極２０３、電子ブロッキング層２０４ｅおよび光電変換層２０４ｂの材料の組み合わせは、例えば、それぞれ、ＴｉＮ、α－ＮＰＤ（４，４'－ビス［Ｎ－（ナフチル）－Ｎ－フェニル－アミノ］ビフェニル）、フラーレンＣ６０などである。ＴｉＮの仕事関数は、４．７ｅＶであり、α－ＮＰＤの電子親和力は、２．４ｅＶであり、フラーレンＣ６０の電子親和力は、４．０ｅＶである。
【0087】
（光電変換層における電流電圧特性）
図５は、光電変換層２０４ｂが有する典型的な電流電圧特性の一例を示す図である。横軸は、光電変換層２０４ｂへの印加電圧（Ｖ）を示し、縦軸は、光電変換層２０４ｂに流れる電流の密度である出力電流密度（μＡ／ｃｍ２）を示す。図５中、太い実線のグラフは、光が照射された状態における、光電変換層２０４ｂの例示的な電流電圧特性（Ｉ－Ｖ特性）を示している。なお図５には、光が照射されていない状態におけるＩ－Ｖ特性の一例も、太い破線によってあわせて示されている。図５は、一定の照度のもとで、光電変換層２０４ｂの２つの主面の間に印加するバイアス電圧を変化させたときの主面間の電流密度の変化を示している。本明細書において、バイアス電圧における順方向および逆方向は、以下のように定義される。上述したように、光電変換層２０４ｂはダイオード特性を有する。光電変換層２０４ｂが、層状のｐ型半導体および層状のｎ型半導体の接合構造を有する場合には、ｎ型半導体の層よりもｐ型半導体の層の電位が高くなるようなバイアス電圧を、ダイオード特性の順方向のバイアス電圧と定義する。他方、ｎ型半導体の層よりもｐ型半導体の層の電位が低くなるようなバイアス電圧を、ダイオード特性の逆方向のバイアス電圧と定義する。有機半導体材料を用いた場合も、無機半導体材料を用いた場合と同様に、順方向および逆方向を定義することができる。光電変換層２０４ｂがバルクヘテロ接合構造を有する場合、上述の特許第５５５３７２７号公報の図１に模式的に示されるように、電極に対向する、バルクヘテロ接合構造の２つの主面のうちの一方の表面には、ｎ型半導体よりもｐ型半導体が多く現れ、他方の表面には、ｐ型半導体よりもｎ型半導体が多く現れる。したがって、ｎ型半導体よりもｐ型半導体が多く現れた主面側の電位が、ｐ型半導体よりもｎ型半導体が多く現れた主面側の電位よりも高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。
図５は、光電変換層２０４ｂが有する典型的な電流電圧特性の一例を示す図である。横軸は、光電変換層２０４ｂへの印加電圧（Ｖ）を示し、縦軸は、光電変換層２０４ｂに流れる電流の密度である出力電流密度（μＡ／ｃｍ２）を示す。図５中、太い実線のグラフは、光が照射された状態における、光電変換層２０４ｂの例示的な電流電圧特性（Ｉ－Ｖ特性）を示している。なお図５には、光が照射されていない状態におけるＩ－Ｖ特性の一例も、太い破線によってあわせて示されている。図５は、一定の照度のもとで、光電変換層２０４ｂの２つの主面の間に印加するバイアス電圧を変化させたときの主面間の電流密度の変化を示している。本明細書において、バイアス電圧における順方向および逆方向は、以下のように定義される。上述したように、光電変換層２０４ｂはダイオード特性を有する。光電変換層２０４ｂが、層状のｐ型半導体および層状のｎ型半導体の接合構造を有する場合には、ｎ型半導体の層よりもｐ型半導体の層の電位が高くなるようなバイアス電圧を、ダイオード特性の順方向のバイアス電圧と定義する。他方、ｎ型半導体の層よりもｐ型半導体の層の電位が低くなるようなバイアス電圧を、ダイオード特性の逆方向のバイアス電圧と定義する。有機半導体材料を用いた場合も、無機半導体材料を用いた場合と同様に、順方向および逆方向を定義することができる。光電変換層２０４ｂがバルクヘテロ接合構造を有する場合、上述の特許第５５５３７２７号公報の図１に模式的に示されるように、電極に対向する、バルクヘテロ接合構造の２つの主面のうちの一方の表面には、ｎ型半導体よりもｐ型半導体が多く現れ、他方の表面には、ｐ型半導体よりもｎ型半導体が多く現れる。したがって、ｎ型半導体よりもｐ型半導体が多く現れた主面側の電位が、ｐ型半導体よりもｎ型半導体が多く現れた主面側の電位よりも高くなるようなバイアス電圧を順方向のバイアス電圧と定義する。
【0088】
図５に示すように、光電変換層２０４ｂの電流電圧特性は、概略的には、第１電圧範囲から第３電圧範囲の３つの電圧範囲によって特徴づけられる。第１電圧範囲は、逆バイアスの電圧範囲であって、逆方向バイアス電圧の増大に従って出力電流密度の絶対値が増大する電圧範囲である。第１電圧範囲は、光電変換層２０４ｂの主面間に印加されるバイアス電圧の増大に従って電流が増大する電圧範囲といってもよい。第２電圧範囲は、順バイアスの電圧範囲であって、順方向バイアス電圧の増大に従って出力電流密度が増大する電圧範囲である。つまり、第２電圧範囲は、光電変換層２０４ｂの主面間に印加されるバイアス電圧の増大に従って順方向電流が増大する電圧範囲である。第３電圧範囲は、第１電圧範囲と第２電圧範囲の間の電圧範囲である。
【0089】
第１電圧範囲から第３電圧範囲のそれぞれは、リニアな縦軸および横軸を用いたときにおける電流電圧特性のグラフの傾きによって区別され得る。参考のため、図５では、第１電圧範囲および第２電圧範囲のそれぞれにおけるグラフの平均的な傾きを、それぞれ、破線Ｌ１および破線Ｌ２によって示している。破線Ｌ１と出力電流密度がゼロの横軸との交点での印加電圧が第１電圧範囲と第３電圧範囲との境界であり、破線Ｌ２と出力電流密度がゼロの横軸との交点での印加電圧が第３電圧範囲と第２電圧範囲との境界である。図５に例示されるように、第１電圧範囲、第２電圧範囲および第３電圧範囲における、バイアス電圧の増加に対する出力電流密度の変化率は、互いに異なっている。第３電圧範囲は、バイアス電圧に対する出力電流密度の変化率が、第１電圧範囲における変化率および第２電圧範囲における変化率よりも小さい電圧範囲として定義される。
【0090】
なお、第３電圧範囲については、Ｉ－Ｖ特性を示すグラフにおける立ち上がり、あるいは立ち下がりの位置に基づいて、第３電圧範囲が決定されてもよい。第３電圧範囲は、典型的には、－１Ｖよりも大きく、かつ、＋１Ｖよりも小さい。第３電圧範囲では、バイアス電圧を変化させても、光電変換層２０４ｂの主面間の電流密度は、ほとんど変化しない。図５に例示されるように、第３電圧範囲では、電流密度の絶対値は、典型的には１００μＡ／ｃｍ２以下である。
【0091】
（電荷蓄積およびリセット方法）
図６は、光電変換部２０４のエネルギーバンド図の一例を示す図である。つまり、上述の第１電圧範囲または第２電圧範囲における光電変換部２０４のエネルギーバンド図の一例が示されている。縦軸において、エネルギー準位では上方ほど高く、また、電極の電位では上方ほど低い。なお、上述したように、電子ブロッキング層２０４ｅの電子親和力は、第２電極２０３の仕事関数よりも１．８ｅＶ以上小さく、かつ光電変換層２０４ｂの電子親和力よりも１．６ｅＶ以内で小さい。つまり、電子ブロッキング層２０４ｅのＬＵＭＯ準位は、第２電極２０３の仕事関数よりも１．８ｅＶ以上高く、かつ光電変換層２０４ｂのＬＵＭＯ準位よりも１．６ｅＶ以内で高い。また、電子ブロッキング層２０４ｅのイオン化ポテンシャルは光電変換層２０４ｂのイオン化ポテンシャルよりも大きい。つまり、電子ブロッキング層２０４ｅのＨＯＭＯ準位は光電変換層２０４ｂのＨＯＭＯ準位よりも低い。
図６は、光電変換部２０４のエネルギーバンド図の一例を示す図である。つまり、上述の第１電圧範囲または第２電圧範囲における光電変換部２０４のエネルギーバンド図の一例が示されている。縦軸において、エネルギー準位では上方ほど高く、また、電極の電位では上方ほど低い。なお、上述したように、電子ブロッキング層２０４ｅの電子親和力は、第２電極２０３の仕事関数よりも１．８ｅＶ以上小さく、かつ光電変換層２０４ｂの電子親和力よりも１．６ｅＶ以内で小さい。つまり、電子ブロッキング層２０４ｅのＬＵＭＯ準位は、第２電極２０３の仕事関数よりも１．８ｅＶ以上高く、かつ光電変換層２０４ｂのＬＵＭＯ準位よりも１．６ｅＶ以内で高い。また、電子ブロッキング層２０４ｅのイオン化ポテンシャルは光電変換層２０４ｂのイオン化ポテンシャルよりも大きい。つまり、電子ブロッキング層２０４ｅのＨＯＭＯ準位は光電変換層２０４ｂのＨＯＭＯ準位よりも低い。
【0092】
この図６を用いて、本実施形態例の撮像装置１００における電荷蓄積動作時とリセット動作時について説明する。なお、電荷蓄積動作時とは、光電変換層２０４ｂに光を照射して信号電荷を生成し、生成した信号電荷の電荷蓄積領域への蓄積を開始してから終了するまでの期間を指す。なお、電荷蓄積動作時は、光電変換部２０４から電荷蓄積領域に信号電荷を読み出す第１期間の一例である。また、リセット動作時とは、電荷蓄積領域に蓄積された信号電荷を排出し、電荷蓄積領域の電位を電荷蓄積前の電位にリセットする期間を指す。なお、リセット動作時は、電荷蓄積領域に蓄積された信号電荷をリセットする第２期間の一例である。以下は、信号電荷として電子・正孔対のうち、正孔を信号電荷として用いる例である。
【0093】
まず、電荷蓄積動作時について、第１電極２０２に第２電極２０３より高い電圧ＶＨを印加し、光電変換層２０４ｂを第１電圧範囲における状態とする。つまり、電圧ＶＨは、第１電圧範囲の電圧である。このときの光電変換部２０４のエネルギーバンド図を図６の部分（ａ）に示す。光が入射すると光の波長及び光量に応じて光電変換部２０４の光電変換層２０４ｂにおいて光電変換が行われ、電子・正孔対が生成される。生成された電子・正孔対のうち、信号電荷となる正孔が低い電圧状態にある第２電極２０３に引かれて電荷蓄積領域に蓄積されていく。このとき、少数電荷である電子は第２電極２０３よりも高い電圧を印加されている第１電極２０２に引かれ、図示しない配線を通じて排出される。この結果、電荷蓄積動作時に光電変換層２０４ｂで生成された信号電荷は、第２電極２０３に接続された電荷蓄積領域に蓄積されるので、第２電極２０３の電位が変動し、第２電極２０３と電気的に接続された増幅トランジスタ２０６のゲートに印加される電圧が変化することによって、画素信号が検出される。なお、増幅トランジスタ２０６で検出された画素信号は、選択トランジスタ２０７により選択的に信号配線に出力される。
【0094】
ここで、図６の部分（ａ）に示されるように、電子ブロッキング層２０４ｅは、少数電荷である電子の第２電極２０３から光電変換層２０４ｂへの移動に対して１．８ｅＶ以上のエネルギー障壁でブロックする。つまり、電子ブロッキング層２０４ｅは、第２電極２０３と光電変換層２０４ｂとの間での電子の移動に対する障壁の役割を果たしている。すなわち、電子が第２電極２０３から第１電極２０２へと移動し、偽信号電荷（すなわちノイズ）となってしまうのを防止することができる。
【0095】
次に、リセット動作時について、第１電極２０２に第２電極２０３より低い電圧ＶＬを印加し、光電変換層２０４ｂを第２電圧範囲における状態とする。つまり、電圧ＶＬは、第２電圧範囲の電圧である。このときの光電変換部２０４のエネルギーバンド図を図６の部分（ｂ）に示す。
【0096】
図６の部分（ｂ）に示されるように、少数電荷である電子の光電変換層２０４ｂから第２電極２０３への移動に対する電子ブロッキング層２０４ｅによるエネルギー障壁は、１．６ｅＶ以下である。これにより、光電変換部２０４の光電変換層２０４ｂにおいて光電変換され生成された電子・正孔対のうち、少数電荷である電子が、電子ブロッキング層２０４ｅでほとんどブロックされることなく、高い電圧状態にある第２電極２０３に引かれて電荷蓄積領域で蓄積される。電荷蓄積領域において、流入してきた電子は、信号電荷として蓄積されていた正孔と相殺され、第２電極の電位はリセット電位まで下がっていく。これにより、第２電極２０３から増幅トランジスタ２０６のゲートに至るまでの電気的に接続された部分、すなわち、電荷蓄積領域の電位がリセットされる。一方で、正孔は第２電極２０３よりも低い電圧を印加されている第１電極２０２に引かれ、図示しない配線を通じて排出される。この結果、第２電極２０３から増幅トランジスタ２０６のゲートにかけて蓄積されていた信号電荷、つまり、電荷蓄積領域に蓄積されていた信号電荷を、全て電圧供給回路２０１側に排出させることができる。
【0097】
このように、第１電極２０２に印加する電圧を制御することによって、電荷蓄積動作とリセット動作とを切り替えることができる。このとき、電子ブロッキング層２０４ｅは、電荷蓄積動作時において、少数電荷の、第２電極２０３に接続された電荷蓄積領域から光電変換層２０４ｂへの移動をブロックし、かつ、リセット動作時において、少数電荷の光電変換層２０４ｂから電荷蓄積領域への移動をほとんどブロックしない。これにより、従来であれば画素において必要とされたリセットトランジスタが不要となる。さらに、電荷蓄積動作時における少数電荷の電荷蓄積領域から光電変換層への移動に起因する暗電流が確実に抑制され、かつ、リセット動作時において光電変換層から電荷蓄積領域への少数電荷の移動が円滑化される。
【0098】
なお、本実施形態においては、電荷蓄積領域として、従来の撮像装置のような信号電荷を蓄積しておく電荷蓄積部２０５を省略することも可能である。換言すれば、電荷蓄積領域として、基板の高濃度不純物領域を形成しておく必要がない。第２電極２０３から増幅トランジスタ２０６のゲートにかけての領域に存在する浮遊容量が電荷蓄積領域として機能するからである。このような構造により、信号電荷の蓄積時間中における高濃度不純物領域に起因する暗電流の影響を防ぐことができる。
【0099】
（駆動方法）
図７は、実施の形態１に係る撮像装置１００の画素における制御信号のタイミングチャートである。ここには、撮像装置１００の駆動方法が示されている。同図には、上から順に、画素水平方向の同期信号ＨＤ、選択トランジスタ２０７の導通状態を制御する選択信号Ｖｓｅｌ、第１電極２０２に印加する電圧供給回路２０１の制御信号Ｖｉｔｏ、電荷蓄積部２０５の電圧レベルＶｆｄを示している。
図７は、実施の形態１に係る撮像装置１００の画素における制御信号のタイミングチャートである。ここには、撮像装置１００の駆動方法が示されている。同図には、上から順に、画素水平方向の同期信号ＨＤ、選択トランジスタ２０７の導通状態を制御する選択信号Ｖｓｅｌ、第１電極２０２に印加する電圧供給回路２０１の制御信号Ｖｉｔｏ、電荷蓄積部２０５の電圧レベルＶｆｄを示している。
【0100】
時刻Ｔ１から時刻Ｔ４までの１Ｈ（選択期間）内において、選択行の画素信号の読み出し動作、リセット動作、およびリセット信号の読み出し動作が行われる。
【0101】
まず、時刻Ｔ１にＶｓｅｌがＨｉｇｈ電圧となり、選択行画素の電荷蓄積部２０５の電圧が増幅トランジスタ２０６、選択トランジスタ２０７を介して、垂直信号線２０８に画素信号として読み出される。以後、選択期間中はＶｓｅｌがＨｉｇｈ電圧に維持される。なお、時刻Ｔ４から時刻Ｔ２の蓄積期間は、光電変換部２０４から電荷蓄積領域に信号電荷を読み出す第１期間の一例である。この第１期間での動作は、第１電圧である電圧ＶＨが第１電極２０２に供給される第１ステップに相当する。
【0102】
次に、時刻Ｔ２にＶｉｔｏがＨｉｇｈ電圧からｌｏｗ電圧となると、光電変換層２０４ｂを介して信号電荷と逆電荷である少数電荷が電荷蓄積部２０５に注入され、その少数電荷が電荷蓄積部２０５に蓄積されていた信号電荷と相殺され、電荷蓄積部２０５の電圧レベルはＶＬにリセットされる。
【0103】
続いて、時刻Ｔ３にＶｆｄがＬｏｗ電圧となり、時刻Ｔ３から時刻Ｔ４までの間にリセットレベルが読み出される。
【0104】
時刻Ｔ４においてＶｓｅｌがＬｏｗ電圧となり、選択トランジスタ２０７がオフ状態となってから、ＶｉｔｏをＨｉｇｈ電圧として信号の蓄積が始まり、以降は繰り返しとなる。なお、時刻Ｔ２から時刻Ｔ４のリセット期間は、電荷蓄積領域に蓄積された信号電荷をリセットする第２期間の一例である。この第２期間での動作は、第１電圧とは異なる第２電圧である電圧ＶＬが第１電極２０２に供給される第２ステップに相当する。
【0105】
以上のように、本実施の形態に係る撮像装置１００によれば、リセットトランジスタを排した画素構成で信号が読み出せるため、撮像装置１００の画素の微細化が可能となる。また、光電変換部２０４には、電荷蓄積動作時において、少数電荷の電荷蓄積領域から光電変換層２０４ｂへの移動をブロックする電子ブロッキング層２０４ｅが含まれているので、画素の暗電流が低減化される。さらに、リセット動作時においては、少数電荷の光電変換層２０４ｂから電荷蓄積領域への移動が円滑に行われる。
【0106】
図８Ａから図８Ｃは、実施の形態１および変形例に係る撮像装置の撮像領域における第１電極２０２の平面図である。なお、撮像領域とは、図１における画素アレイ部１０１に相当する領域である。また、図８から図８Ｃにおけるハッチング箇所は、第１電極２０２を示している。図８Ａは、本実施の形態に係る撮像装置１００の撮像領域における第１電極２０２の平面図である。図８Ａに示すように、本実施形態例では、第１電極２０２は、撮像領域を被覆する大きさに形成されており、全画素に渡って共通に形成されている。つまり、第１電極２０２は、複数の画素で連続して形成されている。これによって、全画素に対して同時に第１電極２０２への供給電圧を制御でき、全画素を同時にリセットするグローバルリセット動作が可能となる。
【0107】
また、第１電極２０２の形成の変形例として、画素毎に形成したり、画素の行毎に形成したり、複数画素で共有するように形成してもよい。以下で、第１電極２０２の構成を変形した変形例１及び変形例２について説明する。
【0108】
［変形例１］
図８Ｂは、変形例１に係る撮像領域における第１電極２０２の平面図である。なお、図８Ｂでは、第１電極２０２は、一部だけが示されている。変形例１は、実施の形態１とは、第１電極２０２の構成のみを変えたものである。
図８Ｂは、変形例１に係る撮像領域における第１電極２０２の平面図である。なお、図８Ｂでは、第１電極２０２は、一部だけが示されている。変形例１は、実施の形態１とは、第１電極２０２の構成のみを変えたものである。
【0109】
変形例１では、図８Ｂに示すように、第１電極２０２を、画素の行ごとに形成している。つまり、第１電極２０２は、複数の画素のうち同じ行に位置する画素で連続して形成されている。このような第１電極２０２は、正孔ブロッキング層２０４ｈ上に電極材料を形成した後、パターニングすることにより形成される。
【0110】
変形例１の構成では、行毎に形成された第１電極２０２のそれぞれに、独立した電圧供給回路２０１が接続されており、行毎に第１電極２０２への供給電圧の制御が可能となる。そして、変形例１では、第１電極２０２を行ごとに別個に制御が可能となるので、行毎の感度の調整が可能となる効果がある。
【0111】
［変形例２］
図８Ｃは、変形例２に係る撮像領域における第１電極２０２の平面図である。なお、図８Ｃでは、第１電極２０２は、一部だけが示されている。変形例２は、実施の形態１とは、第１電極２０２の構成のみを変えたものである。
図８Ｃは、変形例２に係る撮像領域における第１電極２０２の平面図である。なお、図８Ｃでは、第１電極２０２は、一部だけが示されている。変形例２は、実施の形態１とは、第１電極２０２の構成のみを変えたものである。
【0112】
変形例２では、図８Ｃに示すように、第１電極２０２を、画素ごとに形成している。つまり、第１電極２０２は、画素ごとに分離して形成されている。このような第１電極２０２は、正孔ブロッキング層２０４ｈ上に電極材料を形成した後、パターニングすることにより形成される。
【0113】
変形例２の構成では、画素ごとに形成された第１電極２０２のそれぞれに、独立した電圧供給回路２０１が接続されており、画素ごとに第１電極２０２への供給電圧の制御が可能となる。そして、変形例２では、第１電極２０２を画素ごとに別個に制御が可能となるので、画素ごとに感度の調整が可能となる効果がある。
【0114】
（実施の形態２）
続いて、本開示に関わる実施の形態２について図９を用いて説明する。なお、実施の形態２に係る撮像装置１００のブロック図は実施の形態１で示した図１と同様である。また、画素の構成および光電変換部の構成も実施の形態１で示した図２および図４と同様である。
続いて、本開示に関わる実施の形態２について図９を用いて説明する。なお、実施の形態２に係る撮像装置１００のブロック図は実施の形態１で示した図１と同様である。また、画素の構成および光電変換部の構成も実施の形態１で示した図２および図４と同様である。
【0115】
図９は、実施の形態２に係る撮像装置の画素における制御信号のタイミングチャートである。同図には、上から順に、画素水平方向の同期信号ＨＤ、選択トランジスタ２０７の導通状態を制御する選択信号Ｖｓｅｌ、第１電極２０２に印加する電圧供給回路２０１の制御信号Ｖｉｔｏ、基板３０９に印加する電位Ｖｓｕｂ、電荷蓄積部２０５の電圧レベルＶｆｄを示している。
【0116】
時刻Ｔ１から時刻Ｔ４までの１Ｈ（選択期間）内において、選択行の画素信号の読み出し動作、リセット動作、およびリセット信号の読み出し動作が行われる。以下、図７に示された動作タイミングチャートと異なる点のみ説明する。
【0117】
なお、時刻Ｔ４から時刻Ｔ２の蓄積期間である第１期間において、基板３０９に印加される電位Ｖｓｕｂは、第１期間において基板３０９に供給される第３電圧の一例である。第３電圧は、第１電極２０２に供給される第１電圧である電圧ＶＨよりも小さい。第３電圧は、本実施の形態では、グランド電位ＧＮＤである。
【0118】
時刻Ｔ２にＶｉｔｏがＨｉｇｈ電圧からｌｏｗ電圧となると、光電変換層２０４ｂを介して信号電荷と逆電荷である少数電荷が電荷蓄積部２０５に注入され、その少数電荷が電荷蓄積部２０５に蓄積されていた信号電荷と相殺され、電荷蓄積部２０５の電圧レベルはＶＬにリセットされる。ここで、電圧Ｖｉｔｏの範囲を小さくできると有益である。そこで、基板３０９に印加する電位Ｖｓｕｂを変更することを考える。具体的に、時刻Ｔ２において、基板電位Ｖｓｕｂを通常のグランド電位ＧＮＤから正方向にＶｓに上昇させる。電圧Ｖｓは、リセット期間である第２期間において基板３０９に供給される第４電圧の一例である。第４電圧は、第２電圧である電圧ＶＬよりも大きい。電圧Ｖｓは、例えば２Ｖである。この結果、Ｖｉｔｏのｌｏｗ電圧をその分高くすることができ、電圧ＶＬ’（＝ＶＬ＋Ｖｓ）で信号電荷をリセットすることが可能となる。
【0119】
時刻Ｔ３に完全にＶｆｄがＬｏｗ電圧となり、時刻Ｔ３から時刻Ｔ４までの間にリセットレベルが読み出される。
【0120】
時刻Ｔ４においてＶｓｅｌがＬｏｗ電圧となり、選択トランジスタ２０７がオフ状態となる。同時に、ＶｉｔｏをＨｉｇｈ電圧として信号の蓄積を開始し、Ｖｓｕｂをグランド電位ＧＮＤに戻す。以降同様に繰り返す。
【0121】
以上のように、本実施の形態によれば、第１電極２０２に印加する電圧供給回路２０１の制御信号Ｖｉｔｏの電圧範囲を小さくすることができ、撮像装置１００における電源回路の制約を抑制することが可能となる。また、実施の形態１では、電圧供給回路２０１は、第１電極２０２に対して、例えば、電荷蓄積時に８Ｖ、リセット時に－２Ｖを印加する。つまり、電荷蓄積時とリセット時とで第１電極２０２に印加される電圧の極性が異なる。その場合、極性の異なる２つの電源系が必要となる。しかしながら、本実施の形態２では、電圧供給回路２０１は、第１電極２０２に対して、例えば、電荷蓄積時に８Ｖ、リセット時に２Ｖを印加する。つまり、電荷蓄積時とリセット時で、第１電極２０２に印加される電圧の極性が同じである。この場合、電圧供給回路２０１は、一つの電源系を有すればよい。よって、実施の形態１に比べ、本実施の形態２によれば、撮像装置１００の回路規模を小さくすることができる。
【0122】
以上、本開示の実施の形態１および２に係る撮像装置および変形例について説明したが、本開示は、これらの実施の形態１および２並びに変形例に限定されるものではない。例えば、電圧供給回路２０１はさらにチップ外部からの制御信号によって、より高い自由度で制御することも可能である。
【0123】
また、上記実施の形態に係る撮像装置１００の画素２００は、正孔を信号電荷とする画素であったが、電子を信号電荷とする画素であってもよい。
【0124】
図１０は、本開示の他の実施の形態に係る、電子を信号電荷とする画素を有する撮像装置の光電変換部１２０４の構成の一例を模式的に示す図である。図４に示される実施の形態１と比べ、正孔ブロッキング層２０４ｈと電子ブロッキング層２０４ｅとの位置が入れ替わっている。
【0125】
なお、本例では、正孔ブロッキング層２０４ｈのイオン化ポテンシャルは、第２電極２０３の仕事関数よりも１．８ｅＶ以上大きく、かつ光電変換層２０４ｂのイオン化ポテンシャルよりも１．６ｅＶ以内で大きい。また、正孔ブロッキング層２０４ｈの電子親和力は光電変換層２０４ｂの電子親和力よりも小さい。
【0126】
図１１は、本開示の他の実施の形態に係る、電子を信号電荷とする画素を有する撮像装置の光電変換層のエネルギーバンド図の一例を示す図である。このようなタイプの撮像装置では、第１期間である電荷蓄積動作時に第１電極２０２に供給される第１電圧は、第２期間であるリセット動作時に第１電極２０２に供給される第２電圧よりも小さい。また、上述したように、正孔ブロッキング層２０４ｈのイオン化ポテンシャルは、第２電極２０３の仕事関数よりも１．８ｅＶ以上大きく、かつ光電変換層２０４ｂのイオン化ポテンシャルよりも１．６ｅＶ以内で大きい。つまり、正孔ブロッキング層２０４ｈのＨＯＭＯ準位は第２電極２０３の仕事関数よりも１．８ｅＶ以上低く、光電変換層２０４ｂのＨＯＭＯ準位よりも１．６ｅＶ以内で低い。また、正孔ブロッキング層２０４ｈの電子親和力は光電変換層２０４ｂの電子親和力よりも小さい。つまり、正孔ブロッキング層２０４ｈのＬＵＭＯ準位は光電変換層２０４ｂのＬＵＭＯ準位よりも高い。
【0127】
そして、電荷蓄積動作時のエネルギーバンド図である図１１の部分（ａ）に示されるように、正孔ブロッキング層２０４ｈのイオン化ポテンシャルは第２電極２０３の仕事関数よりも１．８ｅＶ以上大きいので、正孔ブロッキング層２０４ｈは、少数電荷である正孔の第２電極２０３から光電変換層２０４ｂへの移動に対して１．８ｅＶ以上のエネルギー障壁でブロックする。これにより、正孔が第２電極２０３側から第１電極２０２側へと移動し、偽信号電荷、つまりノイズとなってしまうのを防止することができる。
【0128】
また、リセット動作時のエネルギーバンド図である図１１の部分（ｂ）に示されるように、正孔ブロッキング層２０４ｈのイオン化ポテンシャルは、光電変換層２０４ｂのイオン化ポテンシャルよりも１．６ｅＶ以内で大きいので、少数電荷である正孔の光電変換層２０４ｂから第２電極２０３への移動に対する正孔ブロッキング層２０４ｈによるエネルギー障壁が１．６ｅＶ以下である。これにより、光電変換部２０４の光電変換層２０４ｂにおいて光電変換され生成された電子・正孔対のうち、少数電荷である正孔が、正孔ブロッキング層２０４ｈでほとんどブロックされることなく、低い電圧状態にある第２電極２０３に引かれて電荷蓄積領域に蓄積され、電荷蓄積領域に対するリセットが行われる。
【0129】
このように、正孔ブロッキング層２０４ｈは、電荷蓄積動作時において、少数電荷の、第２電極２０３に接続された電荷蓄積領域から光電変換層２０４ｂへの移動をブロックし、かつ、リセット動作時において、少数電荷の光電変換層２０４ｂから電荷蓄積領域への移動をほとんどブロックしない。これにより、従来であれば画素において必要とされたリセットトランジスタが不要となる。さらに、電荷蓄積動作時における少数電荷の電荷蓄積領域から光電変換層への移動に起因する暗電流が確実に抑制され、かつ、リセット動作時において光電変換層から電荷蓄積領域への少数電荷の移動が円滑化される。
【0130】
また、電子を信号電荷とする画素を有する撮像装置においても、上記実施の形態２で説明したように、基板３０９の電位を制御してもよい。つまり、電荷蓄積動作時である第１期間において、基板３０９には第５電圧を供給し、リセット動作時である第２期間において、基板３０９には第５電圧とは異なる第６電圧を供給する。このとき、第５電圧は電荷蓄積動作時に第１電極２０２に供給される第１電圧よりも大きく、かつ、第６電圧はリセット動作時に第１電極２０２に供給される第２電圧よりも小さい。これにより、上記実施の形態２と同様に、第１電極２０２に印加する電圧供給回路２０１の制御信号Ｖｉｔｏの電圧範囲を小さくすることができ、撮像装置における電源回路の制約を抑制することが可能となる。
【0131】
また、上記実施の形態および変形例に係る撮像装置は、図１２のブロック図に示されるようなカメラシステム４００に適用してもよい。図１２は、本開示に係る撮像装置１００を備えるカメラシステム４００の構成例を示すブロック図である。カメラシステム４００は、レンズ光学系４０１と、撮像装置１００と、システムコントローラ４０２と、カメラ信号処理部４０３とを備える。レンズ光学系４０１は、例えば、オートフォーカス用レンズ、ズーム用レンズおよび絞りを含んでいる。レンズ光学系４０１は、撮像装置１００の撮像面に光を集光する。システムコントローラ４０２は、例えば、マイクロコンピュータによって実現され得る。カメラ信号処理部４０３は、撮像装置１００で撮像したデータを信号処理し、画像またはデータとして出力する信号処理回路として機能する。カメラ信号処理部４０３は、例えば、ガンマ補正、色補間処理、空間補間処理、およびホワイトバランスなどの処理を行う。カメラ信号処理部４０３は、例えば、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）などによって実現され得る。このようなカメラシステム４００は、低暗電流で、かつ、画素の微細化が可能な撮像装置１００を備えるので、高画質で、かつ、コンパクトなカメラとして実現され得る。
【0132】
また、上記実施の形態に係る撮像装置１００に含まれる各処理部は典型的には集積回路であるＬＳＩとして実現される。これらは個別に１チップ化されてもよいし、一部又は全てを含むように１チップ化されてもよい。
【0133】
また、集積回路化はＬＳＩに限るものではなく、専用回路又は汎用プロセッサで実現してもよい。ＬＳＩ製造後にプログラムすることが可能なＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又はＬＳＩ内部の回路セルの接続及び設定を再構成可能なリコンフィギュラブル・プロセッサを利用してもよい。
【0134】
また、上記の断面図において、各構成要素の角部及び辺を直線的に記載しているが、製造上の理由により、角部及び辺が丸みをおびたものも本開示に含まれる。
【0135】
また、上記実施の形態に係る、撮像装置、及びそれらの変形例の機能のうち少なくとも一部を組み合わせてもよい。
【0136】
また、上記で用いた数字は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された数字に制限されない。さらに、Ｈｉｇｈ／Ｌｏｗにより表される論理レベル又はオン／オフにより表されるスイッチング状態は、本開示を具体的に説明するために例示するものであり、例示された論理レベル又はスイッチング状態の異なる組み合わせにより、同等な結果を得ることも可能である。また、トランジスタ等のｎ型及びｐ型等は、本開示を具体的に説明するために例示するものであり、これらを反転させることで、同等の結果を得ることも可能である。また、上記で示した各構成要素の材料は、全て本開示を具体的に説明するために例示するものであり、本開示は例示された材料に制限されない。また、構成要素間の接続関係は、本開示を具体的に説明するために例示するものであり、本開示の機能を実現する接続関係はこれに限定されない。
【0137】
また、上記説明では、ＭＯＳトランジスタを用いた例を示したが、他のトランジスタを用いてもよい。
【0138】
更に、本開示の主旨を逸脱しない限り、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本開示に含まれる。
【産業上の利用可能性】
【0139】
本開示の撮像装置は、例えば、デジタルスチルカメラ、携帯電話などの家庭用製品のみならず、車載用、監視用、医療用製品など多様な分野のイメージセンサとして適用しうる。
【符号の説明】
【0140】
１００ 撮像装置
１０１ 画素アレイ部
１０２ 垂直走査部
１０３ 信号保持部
１０４ 水平走査部
１０５ 出力段アンプ回路部
２００ 画素
２０１ 電圧供給回路
２０２ 第１電極
２０３ 第２電極
２０４、１２０４ 光電変換部
２０４ｂ 光電変換層
２０４ｅ 電子ブロッキング層
２０４ｈ 正孔ブロッキング層
２０４ｎ ｎ型半導体層
２０４ｐ ｐ型半導体層
２０５ 電荷蓄積部
２０６ 増幅トランジスタ
２０７ 選択トランジスタ
２０８ 垂直信号線
３０１ カラーフィルタ
３０２ 保護膜
３０５ 電極間絶縁膜
３０７ 配線間絶縁膜
３０８ 配線層
３０９ 基板
３１０ ウェル
３１１ 層間絶縁膜
４００ カメラシステム
４０１ レンズ光学系
４０２ システムコントローラ
４０３ カメラ信号処理部
１０１ 画素アレイ部
１０２ 垂直走査部
１０３ 信号保持部
１０４ 水平走査部
１０５ 出力段アンプ回路部
２００ 画素
２０１ 電圧供給回路
２０２ 第１電極
２０３ 第２電極
２０４、１２０４ 光電変換部
２０４ｂ 光電変換層
２０４ｅ 電子ブロッキング層
２０４ｈ 正孔ブロッキング層
２０４ｎ ｎ型半導体層
２０４ｐ ｐ型半導体層
２０５ 電荷蓄積部
２０６ 増幅トランジスタ
２０７ 選択トランジスタ
２０８ 垂直信号線
３０１ カラーフィルタ
３０２ 保護膜
３０５ 電極間絶縁膜
３０７ 配線間絶縁膜
３０８ 配線層
３０９ 基板
３１０ ウェル
３１１ 層間絶縁膜
４００ カメラシステム
４０１ レンズ光学系
４０２ システムコントローラ
４０３ カメラ信号処理部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図9】
【図10】
【図11】
【図12】