(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-12
(45)【発行日】2024-09-24
(54)【発明の名称】磁気抵抗素子，磁気メモリ及び磁気抵抗素子の製造方法
(51)【国際特許分類】
H10B 61/00 20230101AFI20240913BHJP
H01L 29/82 20060101ALI20240913BHJP
H10N 50/10 20230101ALI20240913BHJP
H10N 50/20 20230101ALI20240913BHJP
【ＦＩ】
H10B61/00
H01L29/82 Z
H10N50/10 Z
H10N50/20
【請求項の数】
8
(21)【出願番号】P 2020097602
(22)【出願日】2020-06-04
(65)【公開番号】P2021190656
(43)【公開日】2021-12-13
【審査請求日】2023-03-31
(73)【特許権者】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100103894
【弁理士】
【氏名又は名称】家入 健
(72)【発明者】
【氏名】高橋 茂樹
【審査官】渡邊 佑紀
(56)【参考文献】
【文献】特開２０２０－０３５９７１（ＪＰ，Ａ）
【文献】特開２０１８－０２２７９６（ＪＰ，Ａ）
【文献】韓国公開特許第１０－２０１７－００４１７４９（ＫＲ，Ａ）
【文献】中国特許出願公開第１０９８４１７２６（ＣＮ，Ａ）
【文献】国際公開第２０１９／１３８５３５（ＷＯ，Ａ１）
【文献】国際公開第２００８／０６８９６７（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ１０Ｂ ６１／００
Ｈ０１Ｌ ２９／８２
Ｈ１０Ｎ ５０／１０
Ｈ１０Ｎ ５０／２０
(57)【特許請求の範囲】
【請求項1】
SOT電極層と，界面層と，第１の磁性層と，第１の非磁性層と，第２の磁性層とが順に積層され，前記SOT電極層の一面のうち，上記第１の磁性層と，第１の非磁性層と，第２の磁性層が除去された部分を覆う，前記界面層が酸化または窒化されたエッチング停止層を更に備え，
前記界面層は，スピン拡散長が前記界面層の厚さより長く，且つ酸化または窒化することにより前記第１の磁性層，前記第１の非磁性層及び前記第２の磁性層の少なくとも１つの層の組成物よりエッチレートが低くなる金属を含み，
前記エッチング停止層は，前記金属の酸化物または窒化物を含む磁気抵抗素子。
【請求項2】
前記界面層は，スピン拡散長が前記界面層の厚さより長い金属を原子組成比で９０％以上含み，前記エッチング停止層は，前記金属の酸化物または窒化物を原子組成比で９０％以上含む，請求項１に記載の磁気抵抗素子。
【請求項3】
前記界面層は，スピン拡散長が前記界面層の厚さの５倍以上である金属を含む，請求項１または２に記載の磁気抵抗素子。
【請求項4】
前記金属は，Ti，Al，Si，Ge，Cu，Mo，V，Nb，Zn，Taのいずれか，またはTi，Al，Si，Ge，Cu，Mo，V，Nb，Zn，Taの混合物である請求項１から３のいずれかに記載の磁気抵抗素子。
【請求項5】
前記SOT電極層が，バルクとしてのスピンホール効果を生じる材料で構成されている，請求項１から４のいずれかに記載の磁気抵抗素子。
【請求項6】
前記SOT電極層が，磁性体であり，隣接する界面層との界面においてスピン流を生じるまたはスピン流が蓄積される材料で構成されている請求項１から４のいずれかに記載の磁気抵抗素子。
【請求項7】
請求項１から６のいずれかの磁気抵抗素子と，前記SOT電極層に接続する第１の電極及び第２の電極と，前記第２の磁性層に接続する第３の電極とを備える磁気メモリ。
【請求項8】
SOT電極層と，界面層と，第１の磁性層と，第１の非磁性層と，第２の磁性層とを順に積層する積層工程と，前記第２の磁性層の上に，所望のMTJ素子形状に対応するパターンのマスク層を形成するマスク形成工程と，
窒素または酸素を含むエッチングガスを用いてエッチングを行うとともに，マスクされていない前記界面層を酸化または窒化してエッチング停止層を形成するエッチング工程と，を備え，
前記界面層は，スピン拡散長が前記界面層の厚さより長く，且つ酸化または窒化することにより前記第１の磁性層，前記第１の非磁性層及び前記第２の磁性層の少なくとも１つの層の組成物よりエッチレートが低くなる金属を含む，磁気抵抗素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は磁気抵抗素子，磁気メモリ及び磁気抵抗素子の製造方法に関する。
【背景技術】
【0002】
現在広く研究開発が行われているスピン移行トルク型MRAM（STT-MRAM: Spin Transfer Torque - Magnetoresistive Random Access Memory）は，2端子構造により磁気トンネル接合（MTJ: Magnetic Tunnel Junction）素子に書き込み及び読み出し動作を行うMRAMである。この2端子構造のため，STT-MRAMは，高集積化した場合に十分な読み出しマージンが取れない，及び書き込み耐性が充分に長く得られない，といった問題点を抱えている。この問題点を解決でき，さらに高速で低消費電力の書き込みが可能な方法として，スピンホール効果（SHE: Spin Hall Effect）を利用して電流からスピン流を生成して書き込みを行う3端子構造のスピン軌道トルク型MRAM（SOT-MRAM: Spin Orbit Torque - Magnetoresistive Random Access Memory）が注目を集めている。
【0003】
例えば，非特許文献１には，SOT-MRAMのMTJのエッチング加工時のSOT電極層のエッチングタメージの問題とその解決のための技術が記載されている。
【0004】
この非特許文献１では，薄いSOT電極層を持つMTJ加工に高選択性エッチング（HSE: Highly Selective Etching）を用いることにより，薄いSOT電極層のエッチングタメージを低減する方法が述べられている。通常のエッチングプロセスでは，SOT電極層の初期膜厚10nmが，エッチングダメージにより6.8nmに低減している。一方，改善されたHSEプロセスでは，エッチング後の膜厚が8.9nmを保っており，約1nm程度のエッチングダメージに抑えている。
【先行技術文献】
【非特許文献】
【0005】
【文献】Y. Ohsawa et al., IEEE J. Electron Device Soc. 6 (2018) 1233.
【発明の概要】
【発明が解決しようとする課題】
【0006】
しかしながら，実際の素子では，SOT電極層の膜厚は5nm程度であるので，約1nm程度のエッチングダメージでも，そのSOT効果に与える影響が大きいという問題があった。
【0007】
また，SOT電極層中ではスピン拡散長が短いため，エッチングダメージによる影響を避けるためにSOT電極層を必要以上に厚くすることはSOT効果を増大させずに動作電流を増やすことになり，望ましくないという問題もあった。
【0008】
さらに，電流からスピン流への変換効率を表すスピンホール角θSHが大きい材料としてPt等が知られているが，SOT電極層としてPtを用いて，MTJ加工を行うと，Pt層へのオーバーエッチングによるPtの再堆積がMTJ側壁に起こる。このとき，この側壁に再堆積したPtがMTJのトンネルバリアのショートパスとなり，MTJのトンネル磁気抵抗（TMR: Tunneling MagnetoResistance）特性を大幅に劣化させてしまうという問題もある。
【0009】
さらに，MTJ素子は磁性体を含む難エッチング材で構成されているため，通常の反応性イオンエッチング（RIE: Reactive Ion Etching）では良好にエッチングすることが困難である。そして，MTJ素子には，現在でもArイオンビームエッチング（IBE: Ion Beam Etching）といった，傾斜・回転を利用したドライエッチング方法が採用されている。この場合，エッチング停止層とMTJのエッチング選択比が充分に大きくない場合には，MTJ形状が裾引き形状となり，微小な素子を作製する場合に問題が発生する。
【0010】
本発明の課題は，SOT層において書き込み電流を流すのに支障の無い厚さが確保されるとともに，オーバーエッチングによる金属の再堆積に起因するMTJのトンネルバリアのショートパス形成，及びMTJ形状が裾引き形状となることを抑制できる磁気抵抗素子，磁気メモリ及び磁気抵抗素子の製造方法を提供することである。
【課題を解決するための手段】
【0011】
一実施形態の磁気抵抗素子は，SOT電極層と，界面層と，第１の磁性層と，第１の非磁性層と，第２の磁性層とが順に積層され，前記SOT電極層の一面のうち，上記第１の磁性層と，第１の非磁性層と，第２の磁性層が除去された部分を覆う，前記界面層が酸化または窒化されたエッチング停止層を更に備え，前記界面層は，スピン拡散長が前記界面層の厚さ以上であり，且つ酸化または窒化することにより前記第１の磁性層，前記第１の非磁性層及び前記第２の磁性層の少なくとも１つの層の組成物よりエッチレート低くなる金属を含み，前記エッチング停止層は，前記金属の酸化物または窒化物を含むようにした。
【0012】
一実施形態の磁気抵抗素子は，前記界面層は，スピン拡散長が前記界面層の厚さ以上である金属を原子組成比で９０％以上含み，前記エッチング停止層は，前記金属の酸化物または窒化物を原子組成比で９０％以上含むようにしてもよい。
【0013】
これらの一実施形態の磁気抵抗素子によれば，SOT層において書き込み電流を流すのに支障の無い厚さが確保されるとともに，オーバーエッチングによる金属の再堆積に起因するMTJのトンネルバリアのショートパス形成，及びMTJ形状が裾引き形状となることを抑制できる。
【0014】
一実施形態の磁気抵抗素子は，前記界面層は，スピン拡散長が前記界面層の厚さの５倍以上である金属を含むようにしてもよい。
【0015】
一実施形態の磁気抵抗素子によれば，スピン信号はe-0.2 = 0.82倍の減少に留まるようにできる。
【0016】
一実施形態の磁気抵抗素子は，前記金属は，Ti，Al，Si，Ge，Cu，Mo，V，Nb，Zn，Taのいずれか，またはTi，Al，Si，Ge，Cu，Mo，V，Nb，Zn，Taの混合物であってもよい。
【0017】
一実施形態の磁気抵抗素子は，前記SOT電極層が，バルクとしてのスピンホール効果を生じる材料で構成してもよい。
【0018】
一実施形態の磁気抵抗素子によれば，MTJエッチング加工時の問題点であったSOT電極層のダメージ，SOT電極層の再堆積によるMTJのTMR特性劣化，及びMTJ形状の裾引きを解決できる。そして微細な素子構造を持つSOT-MRAMを歩留まり良く作製できる。
【0019】
一実施形態の磁気抵抗素子は，前記SOT電極層が，磁性体であり，隣接する界面層との界面においてスピン流を生じるまたはスピン流が蓄積される材料で構成してもよい。
【0020】
一実施形態の磁気抵抗素子によれば，MTJのエッチング加工時のSOT電極層へのダメージを抑制でき，且つSOT電極層で生成されたスピン流は，有効に記録層である第１の磁性層に注入できる。また，MTJエッチング加工時のMTJ側壁への再堆積の問題やMTJ形状の裾引きの問題に対しても，Ti界面層とAr + O2のIBEの方法を用いることにより解決できる。
【0021】
一実施形態の磁気メモリは，上記いずれかの磁気抵抗素子と，前記SOT電極層に接続する第１の電極及び第２の電極と，前記第２の磁性層に接続する第３の電極とを備えるようにした。
【0022】
一実施形態の磁気メモリによれば，SOT層において書き込み電流を流すのに支障の無い厚さが確保される磁気メモリを提供することができる。
【0023】
一実施形態の磁気抵抗素子の製造方法は，SOT電極層と，界面層と，第１の磁性層と，第１の非磁性層と，第２の磁性層とを順に積層する積層工程と，前記第２の磁性層の上に，所望のMTJ素子に対応するマスク層を形成するマスク形成工程と，窒素または酸素を含むエッチングガスを用いてエッチングを行うとともに，マスクされていない前記界面層を酸化または窒化してエッチング停止層を形成するエッチング工程と，を備え，前記界面層は，スピン拡散長が前記界面層の厚さ以上であり，且つ酸化または窒化することにより前記第１の磁性層，前記第１の非磁性層及び前記第２の磁性層の少なくとも１つの層の組成物よりエッチレートが低くなる金属を含むようにした。
【0024】
一実施形態の磁気抵抗素子の製造方法は，エッチングダメージ，オーバーエッチングによるMTJのトンネルバリアのショートパス，及びMTJ形状が裾引き形状となることを抑制できる。
【発明の効果】
【0025】
本発明の磁気抵抗素子，磁気メモリ及び磁気抵抗素子の製造方法によれば，SOT層において書き込み電流を流すのに支障の無い厚さが確保されるとともに，オーバーエッチングによる金属の再堆積に起因するMTJのトンネルバリアのショートパス形成，及びMTJ形状が裾引き形状となることを抑制できる。
【図面の簡単な説明】
【0026】
【図1】実施の形態１にかかる磁気抵抗素子の概略構成を示す斜視図である。
【図2】実施の形態１にかかる磁気抵抗素子の製造方法を示すフローチャートである。
【図3】実施の形態１にかかる磁気抵抗素子の製造方法のステップＳ２０１における斜視図である。
【図4】実施の形態１にかかる磁気抵抗素子の製造方法のステップＳ２０２における斜視図である。
【図5】，実施の形態１にかかる磁気抵抗素子の製造方法のステップＳ２０３における斜視図である。
【図6】従来の磁気抵抗素子の概略構成を示す斜視図である。
【図7】実施の形態４にかかる磁気抵抗素子の概略構成を示す斜視図である。
【発明を実施するための形態】
【0027】
（実施の形態１）
以下，図面を参照して本発明の実施の形態について説明する。図１は，実施の形態１にかかる磁気抵抗素子の概略構成を示す斜視図である。図１において，磁気抵抗素子１００は，SOT電極層１０２と，界面層１０３と，第１の磁性層１０４と，第１の非磁性層１０５と，第２の磁性層１０６と，エッチング停止層１０７とを備える。
以下，図面を参照して本発明の実施の形態について説明する。図１は，実施の形態１にかかる磁気抵抗素子の概略構成を示す斜視図である。図１において，磁気抵抗素子１００は，SOT電極層１０２と，界面層１０３と，第１の磁性層１０４と，第１の非磁性層１０５と，第２の磁性層１０６と，エッチング停止層１０７とを備える。
【0028】
SOT電極層１０２は，電流が流れることにより，第１の磁性層１０４の磁化方向を制御する。SOT電極層１０２は，電流が流れる方向より第１の磁性層１０４の磁化方向を反転させることができる。SOT電極層１０２は，チャネル層とも呼ばれる。SOT電極層１０２は，バルクとしてのスピンホール効果を生じる材料で構成されていてもよい。また，SOT電極層１０２は，磁性体であり，隣接する界面層１０３との界面においてスピン流またはスピン蓄積を生じる材料で構成されてもよい。
【0029】
界面層１０３は，スピン拡散長が界面層１０３の厚さより長い金属を含む層である。界面層１０３に含まれる金属の酸化物または窒化物は，MTJを構成する第１の磁性層１０４，第１の非磁性層１０５及び第２の磁性層１０６の少なくとも１つの層の組成物（例えばCoやFe）よりエッチレートが低いことが望ましい。例えば，この界面層１０３に含まれる金属は，Ti，Al，Si，Ge，Cu，Mo，V，Nb，Zn，Taのいずれか，またはTi，Al，Si，Ge，Cu，Mo，V，Nb，Zn，Taの混合物であることが好適である。界面層１０３は，この金属を原子組成比で９０％以上含むことが好ましい。そして，原子組成比で残り１０％未満は他元素を添加した合金であってもよい。
【0030】
また，界面層１０３は，スピン拡散長が界面層１０３の厚さの５倍より長い金属を含む層であると更によい。スピン拡散長が界面層厚さと同程度である場合は，界面層１０３を通過することにより，スピン信号はe-1 = 0.37倍に減少する。これに対し，スピン拡散長が界面層厚さの５倍の場合は，界面層１０３を通過することにより，スピン信号はe-0.2 = 0.82倍の減少に留まる。
【0031】
第１の磁性層１０４は，磁性体からなる層である。第１の磁性層１０４は，SOT-MARMのフリー層（記録層とも呼ばれる）として機能する。すなわち，第１の磁性層１０４の磁化方向の向きにより情報が記憶される。
【0032】
第１の非磁性層１０５は，非磁性体からなる層である。第１の非磁性層１０５は，トンネル障壁として機能する。
【0033】
第２の磁性層１０６は，磁性体からなる層である。第２の磁性層１０６は，SOT-MARMの参照層（固定層とも呼ばれる）として機能する。第２の磁性層１０６の磁化方向が一定であることにより，第１の磁性層１０４の磁化方向の向きと，第２の磁性層１０６の磁化方向の向きとが同じである場合と，反対である場合とで，読み出し電流が異なるようになる。
【0034】
エッチング停止層１０７は，界面層１０３に含まれる金属の酸化物または窒化物を含む層である。例えば，この金属は，Ti，Al，Si，Ge，Cu，Mo，V，Nb，Zn，Taのいずれかの酸化物，またはTi，Al，Si，Ge，Cu，Mo，V，Nb，Zn，Taの酸化物を混合したものが好適である。エッチング停止層１０７は，この金属の酸化物または窒化物を原子組成比で９０％以上含むことが好ましい。そして，原子組成比で残り１０％未満は他元素（または他元素の酸化物または窒化物）を添加した合成物であってもよい。
【0035】
次に，磁気抵抗素子１００の製造方法について，図２～５を用いて説明する。図２は，実施の形態１にかかる磁気抵抗素子の製造方法を示すフローチャートである。図３は，実施の形態１にかかる磁気抵抗素子の製造方法のステップＳ２０１における斜視図である。図４は，実施の形態１にかかる磁気抵抗素子の製造方法のステップＳ２０２における斜視図である。図５は，実施の形態１にかかる磁気抵抗素子の製造方法のステップＳ２０３における斜視図である。
【0036】
まずステップＳ２０１において，SOT電極層１０２と，界面層１０３と，第１の磁性層１０４と，第１の非磁性層１０５と，第２の磁性層１０６とが順に積層される。各層が積層された状態を図３に示す。そしてステップＳ２０２に進む。
【0037】
ステップＳ２０２において，第２の磁性層１０６の上に，所望のＭＴＪ素子に対応するマスク層４０１が形成される。マスクされた状態を図４に示す。そしてステップＳ２０３に進む。マスク層４０１は，例えば，フォトリソグラフィ等を用いたパターニングにより必要な形状で形成される。
【0038】
ステップＳ２０３において，マスク層４０１を用いてMTJ層全体のエッチングが行われる。このエッチングによりマスクされていない部分の第１の磁性層１０４，第１の非磁性層１０５及び第２の磁性層１０６が除去される。このエッチングにおいては、Arと酸素もしくは窒素の混合ガスを用いてエッチングを行うことが望ましい。それにより，マスクされていない部分の界面層１０３は酸化または窒化され，エッチング停止層１０７が形成される。このエッチング停止層１０７は，マスクされていない部分のSOT電極層１０２がオーバーエッチングされることを抑制する。このエッチング停止層１０７は，界面層１０３に含まれる金属を酸化した酸化物または窒化した窒化物を含む。そしてこの酸化物または窒化物は，第１の磁性層１０４，第１の非磁性層１０５及び第２の磁性層１０６の少なくとも１つの層の組成物よりエッチレートが低い。MTJの構造として、一般的には第２の磁性層１０６上に、さらに多くの機能層を積層する。その場合は、第２の磁性層１０６よりの上側の層をエッチングする段階においては、酸素や窒素を含まないArのみのIBEを行うことが望ましい。その後、第２の磁性層１０６、第１の非磁性層１０５、及び第１の磁性層１０４をエッチングする段階では、Arと酸素もしくは窒素の混合ガスを用いてエッチングを行うことが望ましい。また，MTJ層全体のエッチングをRIEで行う場合には、IBEの場合と同様に第２の磁性層１０６より下側をエッチングする段階で、エッチングガスを酸素及び窒素を含まないものから含むものに切り替えても良い。さらに、RIEでMTJ層全体のエッチングを行う場合には最初から酸素または窒素を含むエッチングガスを用いてエッチングを行っても良い。
【0039】
したがって，図５に示すように，第１の磁性層，第１の非磁性層及び第２の磁性層を含むMTJ形状は，略垂直の形状に形成される。また，SOT電極層１０２の表面にエッチング停止層１０７が形成されるので，SOT電極層１０２の金属がエッチングによりMTJ形状に再堆積することも抑制される。
【0040】
従来の磁気抵抗素子では，このエッチング停止層１０７が無いことにより,MTJのエッチング時に種々の問題点が発生していた。図６は，従来の磁気抵抗素子の概略構成を示す斜視図である。まず，MTJのエッチングにおいては，理想的にはMTJとSOT層の界面でエッチングを停止させたいが，実際はエッチングの面内不均一性やエッチング停止信号の獲得等の点から，多少のオーバーエッチングが必要である。その際に，エッチング停止層１０７が無い場合には，SOT電極層１０２の上面にエッチングダメージ層６０１が形成される。このエッチングダメージ層６０１は、SOT層内における電気伝導率の減少やスピン流の拡散の要因となるため，SOT-MRAMの素子性能劣化を引き起こす。さらに，このMTJのエッチング時に，オーバーエッチングによるSOT電極層１０２に含まれる金属の再堆積６０２がMTJ側壁に起こる。この場合，再堆積した金属がMTJのトンネルバリアのショートパスとなり，MTJのトンネル磁気抵抗特性を大幅に劣化させてしまう。また，オーバーエッチング時にエッチング停止機構が充分に働かない場合には、MTJのエッチング後の形状が劣化する。つまり，図６に示すようなMTJ下部の裾引き形状６０３が発生するため，微小な素子を作製する場合に問題となる。
【0041】
一方，実施の形態１の磁気抵抗素子では，上述したようにエッチング停止層１０７がオーバーエッチングによるSOT電極層１０２のエッチングダメージを抑制出来ることにより，SOT層において書き込み電流を流すのに支障の無い厚さが確保される。さらに，オーバーエッチングによる金属の再堆積に起因するMTJのトンネルバリアのショートパス形成，及びMTJ形状が裾引き形状となることを抑制できる。
【0042】
なお，上記ステップＳ２０３の後にマスク層を除去する工程を加えてもよい。また，ステップＳ２０１において，更に別の層を積層するようにしてもよい。
【0043】
また，第２の磁性層１０６の上に更に別の層を積層してもよい。後述する実施の形態２及び実施の形態３では，第２の磁性層１０６の上に更に別の層を積層した形態について説明する。
【0044】
（実施の形態２）
実施の形態２では，SOT電極層１０２としてAu0.25Pt0.75合金を用いて，垂直磁気異方性（PMA: Perpendicular Magnetic Anisotropy）の記録層を有するMTJを利用したSOT-MRAMについて説明する。実施の形態２の磁気抵抗素子は，実施の形態１の磁気抵抗素子１００に更に別の層を積層したものである。具体的には，実施の形態２の磁気抵抗素子の積層構造は，SiO2等の層間絶縁膜上に，下側から例えばTa(1)/Au0.25Pt0.75(4)/Ti(2)/CoFeB(1)/MgO(1)/CoFeB(1.4)/Ta(0.3)/PMA多層膜/Ru(0.9)/PMA多層膜/Cap層/ハードマスク層（括弧内はnm単位の膜厚）をスパッタリング装置で成膜したものである。ここで，Au0.25Pt0.75(4)層はSOT電極層１０２として働き，以下の式に示すようにスピンホール角θSHが非常に大きいことから，高効率のスピン流源となる。
実施の形態２では，SOT電極層１０２としてAu0.25Pt0.75合金を用いて，垂直磁気異方性（PMA: Perpendicular Magnetic Anisotropy）の記録層を有するMTJを利用したSOT-MRAMについて説明する。実施の形態２の磁気抵抗素子は，実施の形態１の磁気抵抗素子１００に更に別の層を積層したものである。具体的には，実施の形態２の磁気抵抗素子の積層構造は，SiO2等の層間絶縁膜上に，下側から例えばTa(1)/Au0.25Pt0.75(4)/Ti(2)/CoFeB(1)/MgO(1)/CoFeB(1.4)/Ta(0.3)/PMA多層膜/Ru(0.9)/PMA多層膜/Cap層/ハードマスク層（括弧内はnm単位の膜厚）をスパッタリング装置で成膜したものである。ここで，Au0.25Pt0.75(4)層はSOT電極層１０２として働き，以下の式に示すようにスピンホール角θSHが非常に大きいことから，高効率のスピン流源となる。
【数1】
【0045】
また，Ta(1)層はAu0.25Pt0.75(4)層の密着性及び均一性のためにあり，その抵抗率の高さから電流は殆ど流れず，スピン流生成には殆ど寄与しない。
【0046】
界面層１０３としてのTi(2)層は，後述するように，MTJのピラーの外側では酸化されることによりエッチング停止層１０７として働く一方，MTJの内部ではSOT電極層１０２からMTJへのスピン流の流入を妨げない材料である。
【0047】
CoFeB(1)層から上側の積層は，PMAを有するMTJであり，CoFeB(1)層は記録層として働く。
【0048】
素子構造の形成方法について説明する。まず，ハードマスク層上にレジストによるMTJ形状のマスク層を形成する。次にRIE等のドライエッチングにより，ハードマスク層を加工する。
【0049】
次に，このハードマスク層を用いて，IBE等のドライエッチングにより，MTJをピラー形状に加工する。このMTJエッチングにおいて，Ta(0.3)層をエッチング除去するまではArガスのみのIBEを行う。そして，CoFeB(1.4)層より下側の層はArに微量のO2を添加したエッチングガスのIBEで加工し，Ti(2)層の途中でエッチングを停止する。
【0050】
この時，Ti(2)層に対してAr + O2のIBEでエッチングすると，エッチング中にTiは容易にTiOXに変化し，エッチレートがCoやFeの約1/5に低下する。つまり，エッチング中に形成されたTiOXは良好なエッチング停止層となる。これにより，従来技術で問題となっていたMTJのエッチング加工時のSOT電極層１０２へのダメージを抑制できる。
【0051】
一方，MTJ下部のTi(2)層はAr + O2ガスのイオンに曝されないため，Tiのままである。ここでTiのスピン拡散長は約13 nmと十分に長く，またTi挿入によるスピン透過率の改善効果があるため，SOT電極層１０２で生成されたスピン流は，有効にCoFeB記録層に注入できる。
【0052】
また，MTJエッチング加工時に酸化されてTiOXとなったエッチング停止層１０７は，仮にエッチング時の再堆積としてMTJ側壁に付着した場合でも，TiOXが絶縁性を有するので，MTJにショートパスを形成することは無い。従って，MTJエッチング加工時の問題点のひとつであった，側壁の再堆積によるTMR特性の劣化を抑制できる。
【0053】
さらにまた，MTJエッチング加工時に酸化されてTiOXとなったエッチング停止層１０７は，MTJに対して1/5のエッチング選択比となるため，オーバーエッチングに対して十分に耐えうる。つまり，MTJエッチング加工時の問題点のひとつであった，MTJ形状の裾引きを，オーバーエッチングによって除去できる。この結果，良好な素子形状に形成でき，均一で安定な素子動作が可能となる。
【0054】
このように実施の形態２の磁気抵抗素子によれば，スピン拡散長が充分に長く，MTJのドライエッチング時にエッチング耐性が高くなるTi等の界面層を用いることにより，MTJエッチング加工時の問題点であったSOT電極層１０２のダメージ，SOT電極層１０２の再堆積によるMTJのTMR特性劣化，及びMTJ形状の裾引きを解決できる。そして微細な素子構造を持つSOT-MRAMを歩留まり良く作製できる。
【0055】
（実施の形態３）
実施の形態３では，SOT電極層１０２にCoFeBを用いて，PMAの記録層を有するMTJを利用したSOT-MRAMについて説明する。実施の形態３の磁気抵抗素子の積層構造は，SiO2等の層間絶縁膜上に，下側から例えばTa(1)/CoFeB(4)/Ti(3)/CoFeB(1)/MgO(1)/CoFeB(1.4)/Ta(0.3)/PMA多層膜/Ru(0.9)/PMA多層膜/Cap層/ハードマスク層（括弧内はnm単位の膜厚）をスパッタリング装置で成膜したものである。ここで，CoFeB(4)層はSOT電極層１０２として働く。
実施の形態３では，SOT電極層１０２にCoFeBを用いて，PMAの記録層を有するMTJを利用したSOT-MRAMについて説明する。実施の形態３の磁気抵抗素子の積層構造は，SiO2等の層間絶縁膜上に，下側から例えばTa(1)/CoFeB(4)/Ti(3)/CoFeB(1)/MgO(1)/CoFeB(1.4)/Ta(0.3)/PMA多層膜/Ru(0.9)/PMA多層膜/Cap層/ハードマスク層（括弧内はnm単位の膜厚）をスパッタリング装置で成膜したものである。ここで，CoFeB(4)層はSOT電極層１０２として働く。
【0056】
界面層１０３としてのTi(3)層は，後述するように，MTJのピラーの外側ではエッチング停止層１０７として働く一方，MTJの内部ではSOT電極層１０２からMTJへのスピン流の流入を妨げない材料である。
【0057】
CoFeB(1)層から上側の積層は，PMAを有するMTJであり，CoFeB(1)層は記録層として働く。ここで，この素子ではCoFeB(4)層のSOT電極層１０２によるバルクのSHEによってではなく，CoFeB(4)/Ti(3)界面において電流がスピン流に変換される。
【0058】
SOT電極層１０２に印加した電流は，CoFeB(4)/Ti(3)界面に流れるが，両材料の伝導率の違いによりキャリアの非対称性を生じ，それによりTi界面層を通してMTJに流れるスピン流が生じる。この時，CoFeB等の強磁性体層が電流方向に平行な面内磁化を持つ場合，面直成分のスピン分極を持ったスピン流がMTJ記録層であるCoFeB(1)層に注入される。
【0059】
ここで，通常のSHEによるスピン流の場合には，面内成分のスピン分極しか持たないため，PMAの記録層を磁化反転させるためには，面内方向の外部磁場を印加する必要があった。しかし，上記のメカニズムで生成されるスピン流は面直成分のスピン分極を有するため，外部磁場の印加が不要となり，よりSOT-MRAMの製造に適したスイッチング方法となっている。
【0060】
素子構造の形成方法は，実施の形態２と同様である。まず，レジストマスクを利用してハードマスク層を加工する。そして，IBE等のドライエッチングにより，MTJをピラー形状に加工する。このMTJエッチングにおいて，CoFeB(1.4)層より下側の層はArに微量のO2を添加したエッチングガスのIBEで加工し，Ti(3)層の途中でエッチングを停止する。
【0061】
この時，Ti(3)層に対してAr + O2のIBEでエッチングすると，エッチング中に形成されたTiOXは良好なエッチング停止層となる。これにより，従来技術で問題となっていたMTJのエッチング加工時のSOT電極層１０２へのダメージを抑制できる。一方，MTJ下部のTi(3)層はAr + O2ガスのイオンに曝されないため，Tiのままである。ここでTiのスピン拡散長は約13 nmと十分に長く，またTi挿入によるスピン透過率の改善効果があるため，SOT電極層１０２で生成されたスピン流は，有効にCoFeB記録層に注入できる。
【0062】
また，MTJエッチング加工時のMTJ側壁への再堆積の問題やMTJ形状の裾引きの問題に対しても，実施の形態２と同様に，Ti界面層とAr + O2のIBEの方法を用いることにより解決できる。
【0063】
（実施の形態４）
実施の形態４では実施の形態１の磁気抵抗素子を磁気メモリに適用した例について説明する。図７は，実施の形態４にかかる磁気抵抗素子の概略構成を示す斜視図である。図７では，三端子素子SOT-MARAMに適用した例である。図７において，磁気メモリ７００は，磁気抵抗素子１００と，第１の電極７０１と，第２の電極７０２と，第３の電極７０３とを備える。
実施の形態４では実施の形態１の磁気抵抗素子を磁気メモリに適用した例について説明する。図７は，実施の形態４にかかる磁気抵抗素子の概略構成を示す斜視図である。図７では，三端子素子SOT-MARAMに適用した例である。図７において，磁気メモリ７００は，磁気抵抗素子１００と，第１の電極７０１と，第２の電極７０２と，第３の電極７０３とを備える。
【0064】
第１の電極７０１は，SOT電極層１０２に接続する電極である。例えば第１の電極７０１は，SOT電極層１０２の一端に設けられる。
【0065】
第２の電極７０２は， SOT電極層１０２に接続する電極である。例えば第２の電極７０２は， SOT電極層１０２の他端に設けられる。そして，第１の電極７０１から SOT電極層１０２を介して第２の電極７０２へ書き込み電流を流す経路において、その電流の向きを制御することにより，第１の磁性層１０４の磁化方向が制御されて、つまりMTJへの書き込み動作が行われる。
【0066】
第３の電極７０３は，第２の磁性層１０６に接続する電極である。第３の電極７０３は，第１の電極７０１及び第２の電極７０２の少なくとも１つとの間で流れる電流を測定することにより，MTJの抵抗の大小を検出し、第１の磁性層１０４の磁化方向を検知することができる。上述したように第１の磁性層１０４の磁化方向は記憶された情報に対応しているので，記憶された情報を読み出すことができる。また、第３の電極７０３と第２の磁性層１０６との間に、実施の形態２及び実施の形態３で説明したような機能層やハードマスクが存在しても良い。
【0067】
このように実施の形態４の磁気メモリによれば，SOT層において書き込み電流を流すのに支障の無い厚さが確保されるとともに，オーバーエッチングによる金属の再堆積に起因するMTJのトンネルバリアのショートパス形成，及びMTJ形状が裾引き形状となることを抑制できる磁気メモリを提供することができる。
【0068】
なお，本発明は上記実施の形態に限られたものではなく，趣旨を逸脱しない範囲で適宜変更することが可能である。例えば，実施の形態４は，実施の形態２または実施の形態３と組み合わせてもよい。
【符号の説明】
【0069】
１００ 磁気抵抗素子
１０２ SOT電極層
１０３ 界面層
１０４ 第１の磁性層
１０５ 第１の非磁性層
１０６ 第２の磁性層
１０７ エッチング停止層
４０１ マスク層
７００ 磁気メモリ
７０１ 第１の電極
７０２ 第２の電極
７０３ 第３の電極
１０２ SOT電極層
１０３ 界面層
１０４ 第１の磁性層
１０５ 第１の非磁性層
１０６ 第２の磁性層
１０７ エッチング停止層
４０１ マスク層
７００ 磁気メモリ
７０１ 第１の電極
７０２ 第２の電極
７０３ 第３の電極
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】