特許 7555479 相補的補償を用いる増幅器線形化のための周辺機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-12

(45)【発行日】2024-09-24

(54)【発明の名称】相補的補償を用いる増幅器線形化のための周辺機器

(51)【国際特許分類】

   H03F 1/32 20060101AFI20240913BHJP

   H03F 3/24 20060101ALI20240913BHJP

   H03F 1/14 20060101ALN20240913BHJP

【ＦＩ】

H03F1/32

H03F3/24

H03F1/14

【請求項の数】 10

(21)【出願番号】P 2023512238

(86)(22)【出願日】2021-08-19

(65)【公表番号】

(43)【公表日】2023-09-08

(86)【国際出願番号】 US2021046784

(87)【国際公開番号】W WO2022040478

(87)【国際公開日】2022-02-24

【審査請求日】2023-04-10

(31)【優先権主張番号】63/067,519

(32)【優先日】2020-08-19

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】17/406,630

(32)【優先日】2021-08-19

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】317005044

【氏名又は名称】キョウセラ インターナショナル インコーポレイテッド

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】イェ，ジン－フー

(72)【発明者】

【氏名】ワン，ジェームズ ジュン－ミン

(72)【発明者】

【氏名】リン，ユー－ミン

【審査官】及川 尚人

(56)【参考文献】

【文献】米国特許出願公開第２０１５／０３４９７２１（ＵＳ，Ａ１）

【文献】特開平０７－１８３７４１（ＪＰ，Ａ）

【文献】再公表特許第２００６／１２６４３６（ＪＰ，Ａ１）

【文献】特開２０００－２０９０４４（ＪＰ，Ａ）

【文献】米国特許出願公開第２００８／０１０６３３７（ＵＳ，Ａ１）

【文献】中国実用新案第２０６７５９３９７（ＣＮ，Ｕ）

【文献】特表２０１７－５２１０１３（ＪＰ，Ａ）

【文献】米国特許出願公開第２００３／０２０６０６２（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ １／００－３／７２

(57)【特許請求の範囲】

【請求項1】

電力増幅器（Power Amplifier：ＰＡ）であって、
入力信号を受信する入力ノードと、
増幅された出力信号を生成する出力ノードと、
ＭＮ１ゲートが前記入力ノードに結合され、ＭＮ１ドレインが前記出力ノードに結合されたＭＮ１の相補型差動ＮＭＯＳトランジスタおよびＭＮ２ゲートが前記入力ノードに結合され、ＭＮ２ドレインが前記出力ノードに結合されたＭＮ２の相補型差動ＮＭＯＳトランジスタとを含み、前記相補型差動ＮＭＯＳトランジスタのペアがコンデンサＣｇｓ，ｎを有する、ＭＮ１およびＭＮ２の相補型差動ＮＭＯＳトランジスタのペアと、
ＭＰ１ゲートが前記ＭＮ１ゲートおよびＭＰ２ドレインに結合され、ＭＰ１ソースが電源に結合されたＭＰ１のクロスカップルＰＭＯＳトランジスタと、ＭＰ２のゲートが前記ＭＮ２ゲートおよびＭＰ１ドレインに結合され、、ＭＰ２ソースが電源に結合されたたＭＰ２のクロスカップルＰＭＯＳトランジスタとを含み、前記クロスカップルＰＭＯＳトランジスタのペアが前記電力増幅器の線形性を改善するためのコンデンサＣｇｓ，ｐを有し、リニアライザである、ＭＰ１およびＭＰ２のクロスカップルＰＭＯＳトランジスタのペアと、
を備え、
コンデンサＣｇｓ，ｐは、コンデンサＣｇｓ，ｎ及びゲートを基準としたソースの電圧Ｖｇｓがともに上昇した場合、ゲートを基準としたソースの電圧Ｖｇｓの上昇に対して減少する、ＰＡ。

【請求項2】

前記電力増幅器の容量変化を低減することによって、前記電力増幅器の前記線形性を改善する、請求項１に記載のＰＡ。

【請求項3】

前記電力増幅器が、Ｃｇｓ＝Ｃｇｓ，ｎ＋Ｃｇｓ，ｐの等価容量を有するコンデンサを有し、Ｃｇｓの前記容量変化がＣｇｓ，ｎに比べて低減される、請求項２に記載のＰＡ。

【請求項4】

前記電力増幅器の信号振幅による入力インピーダンスの変化を低減することによって、前記電力増幅器の前記線形性を改善する、請求項１に記載のＰＡ。

【請求項5】

前記ＰＭＯＳトランジスタのペアのサイズが、Ｃｇｓ，ｎの容量変化を補償するように選択される、請求項１に記載のＰＡ。

【請求項6】

電力増幅器（Power Amplifier：ＰＡ）によって実行される方法であって、
前記電力増幅器の入力ノードから入力信号を受信することと、
ＭＮ１ゲートが前記入力ノードに結合され、ＭＮ１ドレインが前記出力ノードに結合されたＭＮ１の相補型差動ＮＭＯＳトランジスタおよびＭＮ２ゲートが前記入力ノードに結合され、ＭＮ２ドレインが前記出力ノードに結合されたＭＮ２の相補型差動ＮＭＯＳトランジスタとを含み、、前記相補型差動ＮＭＯＳトランジスタのペアがコンデンサＣｇｓ，ｎを有する、ことと、
ＭＰ１およびＭＰ２のクロスカップルＰＭＯＳトランジスタのペアを使用して前記ＰＡの非線形性を補償することであって、ＭＰ１ゲートが前記ＭＮ１ゲートおよびＭＰ２ドレインに結合され、ＭＰ１ソースが電源に結合されたＭＰ１のクロスカップルＰＭＯＳトランジスタと、ＭＰ２のゲートが前記ＭＮ２ゲートおよびＭＰ１ドレインに結合され、、ＭＰ２ソースが電源に結合されたたＭＰ２のクロスカップルＰＭＯＳトランジスタとを含み、前記クロスカップルＰＭＯＳトランジスタのペアが前記電力増幅器の線形性を改善するためのコンデンサＣｇｓ，ｐを有し、リニアライザである、ことと、
前記電力増幅器の前記出力ノードへの出力信号を生成することと、
を含み、
コンデンサＣｇｓ，ｐは、コンデンサＣｇｓ，ｎ及びゲートを基準としたソースの電圧Ｖｇｓがともに上昇した場合、ゲートを基準としたソースの電圧Ｖｇｓの上昇に対して減少する、方法。

【請求項7】

前記電力増幅器の容量変化を低減することによって、前記電力増幅器の前記線形性を改善する、請求項６に記載の方法。

【請求項8】

前記電力増幅器が、Ｃｇｓ＝Ｃｇｓ，ｎ＋Ｃｇｓ，ｐの等価容量を有するコンデンサを有し、Ｃｇｓの前記容量変化がＣｇｓ，ｎに比べて低減される、請求項７に記載の方法。

【請求項9】

前記電力増幅器の信号振幅による入力インピーダンスの変化を低減することによって、前記電力増幅器の前記線形性を改善する、請求項６に記載の方法。

【請求項10】

前記ＰＭＯＳトランジスタのペアのサイズが、Ｃｇｓ，ｎの容量変化を補償するように選択される、請求項６に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願との相互参照
本出願は、米国特許法第１１９条の下で、２０２０年８月１９日に出願された「Peripheral for Amplifier Linearization with Complimentary Compensation」と題する米国特許仮出願第６３／０６７，５１９号に基づく優先権を主張するものであり、その主題は参照により本明細書に援用される。

【0002】

開示された実施形態は、一般に電力増幅器に関し、より詳細には、相補的補償を使用する無線周波数（Radio Frequency：ＲＦ）増幅器線形化のための周辺設計に関する。

【背景技術】

【0003】

移動通信システムの基本構成要素は、電力増幅器（Power Amplifier：ＰＡ）である。電力増幅器は、移動通信システムに不可欠な構成要素であり、本質的に非線形である。非線形性を低減するために、電力増幅器は、動作曲線の線形部分内で動作するようにバックオフさせることができる。その線形性を損なうことなく電力増幅器の効率を改善するには、電力増幅器の線形性が不可欠である。移動通信システムにおける線形性および電力効率の改善のために、電力増幅器の様々な線形化技術が使用されている。

【発明の概要】

【発明が解決しようとする課題】

【0004】

図１（先行技術）は、低バイアス条件でバイアスされたＮＭＯＳ電力増幅器ＰＡ１００を示す。優れた効率および高出力を実現するために、電力増幅器は通常、低バイアス条件、いわゆるＡＢ級またはＢ級でバイアスされる。しかし、この種のバイアス条件は、特に高出力時に非線形な容量変化をもたらす。Ｃｇｓの非線形容量が主に、ＡＢ級電力増幅器の性能を制限している。ＡＢ級は通常、高効率のためにＢ級に近い、深いＡＢ級でバイアスされる。しかし、図１に示すように、Ｃｇｓの変化は、高出力時に大きな振幅を有する。Ｃｇｓの非線形容量が、入力大信号を歪ませる。

【0005】

図２（先行技術）は、ＰＡ２００の線形化を達成するためにＰＭＯＳトランジスタと組み合わせたＮＭＯＳ電力増幅器２００を示す。図１に示すように、このコンセプトは、ＰＭＯＳトランジスタＭＰを使用してＣｇｓの変化を補償することである。全体のＣｇｓは、ＮＭＯＳ ＰＡトランジスタの容量Ｃｇｓ，ｎと、ＰＭＯＳトランジスタの容量Ｃｇｓ，ｐの和である（例えば、Ｃｇｓ＝Ｃｇｓ，ｎ＋Ｃｇｓ，ｐ）。
理想的な場合、結果のＣｇｓは一定であり、例えば、完全な線形性を達成する。ＰＭＯＳリニアライザは、ＮＭＯＳのＣｇｓの変化を補償することしかできず、余分な寄生容量によって利得が損なわれる。Ｃｇｓの変化における変化低減によって、ＰＡのＡＭ－ＰＭ歪みを低減することができるが、線形化された電力範囲は小さい。

【0006】

より広い線形化された電力範囲を有する電力増幅器線形化技術が望まれている。

【課題を解決するための手段】

【0007】

より広い線形化された電力範囲を有する電力増幅器（ＰＡ）線形化技術を提案する。クロスカップルＰＭＯＳおよびＮＭＯＳ構成を用いた２つのタイプのリニアライザを提案する。このアイデアは、ＰＡコアデバイスと比較して相補的なデバイスを使用し、リニアライザのＣｇｓの挙動もまた、ＰＡ自体と相補的であるというものである。言い換えれば、リニアライザを用いたＰＡ全体のＣｇｓは、非線形波形を引き起こすことなく一定となる。どちらのリニアライザも、ＡＭＡＭだけでなくＡＭＰＭも効果的に補償することができる。第１のタイプのリニアライザは、ＰＡコアと一体化することができ、第２のタイプのリニアライザは、ＩＭＮに使用することができる。どちらのリニアライザも、異なるコーナーにおいて効果的なＩＭ３低減を有する。

【0008】

一実施形態では、ＰＡは、電力増幅器の入力ノードから入力信号を受信する。ＰＡは、ＭＮ１およびＭＮ２の相補型差動ＮＭＯＳトランジスタのペアによって入力信号を増幅し、ＭＮ１ゲートおよびＭＮ２ゲートは、入力ノードに結合され、ＭＮ１ドレインおよびＭＮ２ドレインは、出力ノードに結合される。差動トランジスタのペアは、コンデンサＣｇｓ，ｎを有する。ＰＡは、ＭＰ１およびＭＰ２のクロスカップルＰＭＯＳトランジスタのペアを使用して非線形性を補償し、ＭＰ１のゲートは、ＭＮ１のゲートおよびＭＰ２のドレインに結合され、ＭＰ２のゲートは、ＭＮ２のゲートおよびＭＰ１のドレインに結合される。ＰＭＯＳトランジスタのペアは、電力増幅器の線形性を改善するためのコンデンサＣｇｓ，ｐを有する。ＰＡは、電力増幅器の出力ノードへの出力信号を生成する。一実施形態では、ＰＭＯＳトランジスタのペアのサイズは、Ｃｇｓ，ｎの容量変化を補償し、電力増幅器の線形性を改善するように選択される。

【0009】

別の実施形態では、線形化されたＰＡは、入力ノードから入力無線周波数（ＲＦ）信号を受信する。線形化されたＰＡは、出力ノードへの１つ以上の電力増幅器による入力ＲＦ信号を増幅する。線形化されたＰＡは、ＭＮ１およびＭＮ２のクロスカップルＮＭＯＳトランジスタのペアを使用して１つ以上の電力増幅器の非線形性を補償し、ＭＮ１のゲートは、ＭＮ２のドレインに結合され、ＭＮ２のゲートは、ＭＮ１のドレインに結合される。
ＮＭＯＳトランジスタのペアをトランスと組み合わせ、トランスを入力ノードおよび１つ以上の電力増幅器に直列に結合して、線形化されたＰＡの線形性を改善する。最後に、線形化されたリニアライザＰＡは、線形化されたＰＡの出力ノードへの出力ＲＦ信号を生成する。一実施形態では、線形化されたＰＡの入力インピーダンスの変化を低減することによって、線形化されたＰＡの線形性を改善する。

【0010】

他の実施形態および利点は、以下の詳細な説明で述べる。この発明の概要は、本発明を定義することを意味するものではない。本発明は、特許請求の範囲によって定義される。

【図面の簡単な説明】

【0011】

【図1】図１は、（先行技術）低バイアス条件でバイアスされたＮＭＯＳ電力増幅器ＰＡを示す。

【図2】図２は、（先行技術）ＮＭＯＳ電力増幅器ＰＡのＣｇｓの変化を補償するためにＰＭＯＳリニアライザを使用したＮＭＯＳ ＰＡを示す。

【図3】図３は、１つの新規な態様による、相互コンダクタンスＧｍリニアライザおよびクロスカップル構成を用いたＣＭＯＳ差動電力増幅器の第１の実施形態を示す。

【図4A】図４Ａは、ＰＭＯＳリニアライザのないＮＭＯＳ電力増幅器自体の入力インピーダンスおよび位相変化を示す。

【図4B】図４Ｂは、クロスカップルＰＭＯＳトランジスタのペアの入力インピーダンスおよび位相変化を示す。

【図5】図５は、１つの新規な態様による、ＰＭＯＳリニアライザを用いたＣＭＯＳ電力増幅器の、入力インピーダンスならびに位相変化対Ｖｇおよび位相変化対Ｐｉｎを示す。

【図6】図６は、１つの新規な態様による、クロスカップルＮＭＯＳトランジスタのペアをトランスと組み合わせて信号経路に直列に配置した、線形化された電力増幅器の第２の実施形態を示す。

【図7】図７は、１つの新規な態様による、トランスと組み合わせたクロスカップルＮＭＯＳトランジスタペアの入力インピーダンスの変化を示す。

【図8】図８は、新規な態様による、より広い線形化された電力範囲を有する電力増幅器線形化の方法のフローチャートである。

【図9】図９は、新規な態様による、より広い線形化された電力範囲を有する電力増幅器線形化の別の方法のフローチャートである。

【発明を実施するための形態】

【0012】

ここで、本発明のいくつかの実施形態を詳細に説明し、その例を添付の図面に示す。

【0013】

図３は、１つの新規な態様による、相互コンダクタンスＧｍリニアライザおよびクロスカップル構成を用いたＣＭＯＳ差動電力増幅器ＰＡ３００の第１の実施形態を示す。ＮＭＯＳは、ｎ型金属酸化膜半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field-Effect Transistor：ＭＯＳＦＥＴ）である。ＮＭＯＳトランジスタは、ｎ型のソースおよびドレイン、ならびにｐ型基板から構成されている。電圧がゲートに印加されると、ボディ（ｐ型基板）内の正孔がゲートから離れるように駆動される。これにより、ソースとドレイン間のｎ型チャネルの形成が可能になり、誘起されたｎ型チャネルを介してソースからドレインに電子が流れ、電流が流れる。ＰＭＯＳは、ｐ型ＭＯＳＦＥＴである。ＰＭＯＳトランジスタは、ｐ型のソースおよびドレイン、ならびにｎ型基板から構成されている。ソースとゲート間に正の電圧を印加すると（ゲートとソース間は負の電圧）、ソースとドレイン間に逆極性を有するｐ型チャネルが形成される。電流は、ｐ型誘起チャネルを介して、ソースからドレインまで、正孔を通過する。ＣＭＯＳ技術は、ＮＭＯＳとＰＭＯＳの組み合わせである。

【0014】

電力増幅器ＰＡ３００は、ＭＮ１とＭＮ２の相補型差動ＮＭＯＳトランジスタのペアで構成される。ＣＭＯＳトランジスタの電流－電圧（Ｉ－Ｖ）特性曲線が非線形であるため、電力増幅器は本質的に非線形である。非線形性は、入力－出力間の望ましくない歪みを引き起こす。ＡＭ－ＡＭ歪みは、電源電圧とＲＦ出力電圧のエンベロープとの差である。ＡＭ－ＰＭ歪みは、電源電圧の変調による、ＲＦ出力キャリアの不要な位相変調である。その線形性を損なうことなく電力増幅器の効率を改善するには、電力増幅器の線形性が不可欠である。

【0015】

１つの新規な態様による、広帯域の増幅器線形化技術が提案され、これは、より多くの電力消費を消耗することなく線形出力電力範囲を拡張するために線形化を達成する新規な相互コンダクタンスＧｍリニアライザを採用する。図３によって示された第１の実施形態では、ＰＡ３００は、ＭＮ１とＭＮ２の相補型差動ＮＭＯＳトランジスタのペア、およびＭＰ１とＭＰ２のクロスカップルＰＭＯＳトランジスタのペアで構成される。ＭＰ１のゲートは、ＭＮ１のゲートおよびＭＰ２のドレインに結合され、ＭＰ２のゲートは、ＭＮ２のゲートおよびＭＰ１のドレインに結合される。差動ＮＭＯＳトランジスタのペアＭＮ１とＭＮ２は、寄生コンデンサＣｇｓ，ｎを有し、クロスカップルＰＭＯＳトランジスタのペアＭＰ１とＭＰ２は、寄生コンデンサＣｇｓ，ｐを有し、寄生コンデンサＣｇｓ，ｐを使用して、ＣＭＯＳ差動ＰＡ３００の全体のＣｇｓ線形性を改善することができる。

【0016】

図３は、さらに、ＣＭＯＳ電力増幅器ＰＡ３００のＣｇｓの変化を補償するためにＰＭＯＳリニアライザを使用した、ＣＭＯＳ ＰＡ３００のＣｇｓ－Ｖｇｓ曲線を示す。一般に、ＰＭＯＳトランジスタは相補的な非線形容量変化を有し、これを使用してＮＭＯＳトランジスタのＣｇｓの容量変化を補償することができる。図３に示すように、差動ＮＭＯＳトランジスタペア（ＭＮ１とＭＮ２）の寄生コンデンサＣｇｓ，ｎの容量がＶｇｓとともに増加する一方で、クロスカップルＰＭＯＳトランジスタのペア（ＭＰ１とＭＰ２）の寄生コンデンサＣｇｓ，ｐの容量は、Ｖｇｓとともに減少する。一例として、ＭＰ１とＭＰ２のＰＭＯＳサイズを適切に選択することで、相補的な容量変化を有することができる。別の例では、Ｖｐｐは、Ｖｔｈ、ｎ－Ｖｔｈ、ｐ、ＰＭＯＳとＮＭＯＳのサイズ比によって決定することができる。その結果、ＣＭＯＳ ＰＡ３００の全体の容量Ｃｇｓは、ＮＭＯＳ ＰＡトランジスタの容量Ｃｇｓ，ｎとＰＭＯＳトランジスタの容量Ｃｇｓ，ｐの和となる（例えば、Ｃｇｓ＝Ｃｇｓ，ｎ＋Ｃｇｓ，ｐ）。理想的な場合、結果のＣｇｓは一定であり、例えば、ＣＭＯＳ ＰＡ３００では完全な線形性を達成する。

【0017】

図４Ａは、ＰＭＯＳリニアライザのないＮＭＯＳ電力増幅器４１０自体の入力インピーダンスおよび位相変化を示す。図４Ａは、無線周波数２８．５ＧＨｚにおける、入力インピーダンスＺｉｎ、ならびに位相変化対バイアス電圧Ｖｇおよび位相変化対入力電力Ｐｉｎを示し、これは、１）ＶｇをスイープしてＰｉｎによって駆動されるダイナミックバイアスをモデル化し、２）ＲＦ信号でＰＡを駆動してＡＭ／ＰＭを実現する。位相変化対－３５ｄＢから１０ｄＢまでの２８．５ＧＨｚ Ｐｉｎである。

【0018】

図４Ｂは、クロスカップルＰＭＯＳトランジスタのペア４２０の入力インピーダンスおよび位相変化を示す。図４Ｂは、無線周波数２８．５ＧＨｚにおける、入力インピーダンスＺｉｎ、ならびに位相変化対バイアス電圧Ｖｇおよび位相変化対入力電力Ｐｉｎを示し、これは、１）ＶｇをスイープしてＰｉｎによって駆動されるダイナミックバイアスをモデル化し、２）ＲＦ信号でＰＡを駆動してＡＭ／ＰＭを実現する。位相変化対－３５ｄＢから１０ｄＢまでの２８．５ＧＨｚ Ｐｉｎである。

【0019】

図５は、１つの新規な態様による、ＰＭＯＳリニアライザを用いたＣＭＯＳ電力増幅器５００の、入力インピーダンスならびに位相変化対Ｖｇおよび位相変化対Ｐｉｎを示す。このアイデアは、ＰＡのコアデバイス（差動ＮＭＯＳトランジスタペア）と比較して相補的なデバイス（リニアライザとしてのクロスカップルＰＭＯＳトランジスタのペア）を使用し、リニアライザの挙動もまたＣＭＯＳ ＰＡ自体と相補的であるというものである。言い換えれば、リニアライザを用いたＣＭＯＳ ＰＡ全体のＣｇｓは、非線形波形を引き起こすことなく一定となる。図５は、無線周波数２８．５ＧＨｚにおける、入力インピーダンスＺｉｎ、ならびに位相変化対バイアス電圧Ｖｇおよび位相変化対入力電力Ｐｉｎを示し、１）ＶｇをスイープしてＰｉｎによって駆動されるダイナミックバイアスをモデル化し、２）ＲＦ信号でＰＡを駆動してＡＭ／ＰＭを実現する。図５に示すように、－３５ｄＢから１０ｄＢまでの広い電源範囲にわたって入力インピーダンスの変化が大幅に低減され、ＡＭ－ＰＭ歪みも５度以上から１度未満に緩和された。

【0020】

図６は、１つの新規な態様による、クロスカップルＮＭＯＳトランジスタのペア６１０をトランスカプラ６２０と組み合わせて電力増幅器（複数可）６３０の信号経路に直列に配置した、線形化された電力増幅器６００の第２の実施形態を示す。図６は、Ｐｉｎが低いときにクロスカップルＮＭＯＳトランジスタのペア６１０が高インピーダンスを有し、振幅が大きくなりＰｉｎが増加するつれ、クロスカップリングＮＭＯＳトランジスタのペア６１０の入力インピーダンスが小さくなることを示す。信号経路と直列のトランスカプラの１次コイルに見られるインピーダンスの変化および位相変化は、ＰＡ６３０のＡＭ－ＡＭおよびＡＭ－ＰＭの歪み現象を補償する可能性を示している。その結果、ＰＡ６００の全体のインピーダンスおよび位相変化が低減される。一実施形態では、ＮＭＯＳトランジスタおよびトランスカプラのサイズを適切に選択することによって、ＰＡ６００の線形化を達成することができる。一実施形態では、クロスカップルＮＭＯＳトランジスタのペアおよびトランスカプラは、入力インピーダンス整合を実現するための入力整合ネットワーク（Input Matching Network：ＩＭＮ）の一部に属する。さらに、ＰＡ６３０の出力は出力整合ネットワーク（Output Matching Network：ＯＭＮ）に結合され、出力インピーダンスの整合を実現する。

【0021】

図７は、１つの新規な態様による、トランス７２０と組み合わせたクロスカップルＮＭＯＳ７１０の入力インピーダンスの変化を示す。

【数1】

【数2】

中程度に高いＰｉｎの場合、第２のコイルＬ２は開放されていない。

【数3】

【0022】

要約すると、クロスカップルＮＭＯＳおよびＰＭＯＳのトランジスタペアを用いた２種類のＰＡリニアライザを提案する。どちらのリニアライザも、ＡＭＡＭだけでなくＡＭＰＭも効果的に補償することができる。図３に示す実施形態１（クロスカップリングＰＭＯＳトランジスタのペアを使用したリニアライザ）は、ＰＡコアと一体化することができる。図６に示す実施形態２（トランスを組み合わせたクロスカップルＮＭＯＳトランジスタのペアを使用したリニアライザ）は、入力整合ネットワーク（ＩＭＮ）に使用することができる。どちらのリニアライザも、異なるコーナーでＩＭ３低減の効果を有する。リニアライザの同じ制御バイアスで、温度による影響を受けずに、スイートスポットを提供する。

【0023】

図８は、新規な態様による、より広い線形化された電力範囲を有する電力増幅器線形化の方法のフローチャートである。ステップ８０１では、ＰＡは、電力増幅器の入力ノードから入力信号を受信する。ステップ８０２では、ＰＡは、ＭＮ１およびＭＮ２の相補型差動ＮＭＯＳトランジスタのペアによって入力信号を増幅し、ＭＮ１ゲートおよびＭＮ２ゲートは、入力ノードに結合され、ＭＮ１ドレインおよびＭＮ２ドレインは、出力ノードに結合される。差動トランジスタのペアは、コンデンサＣｇｓ，ｎを有する。ステップ８０３では、ＰＡは、ＭＰ１およびＭＰ２のクロスカップルＰＭＯＳトランジスタのペアを使用して非線形性を補償し、ＭＰ１のゲートは、ＭＮ１のゲートおよびＭＰ２のドレインに結合され、ＭＰ２のゲートは、ＭＮ２のゲートおよびＭＮ１のドレインに結合される。ＰＭＯＳトランジスタのペアは、電力増幅器の線形性を改善するためのコンデンサＣｇｓ，ｐを有する。ステップ８０４では、ＰＡは、電力増幅器の出力ノードへの出力信号を生成する。一実施形態では、ＰＭＯＳトランジスタのペアのサイズは、Ｃｇｓ，ｎの容量変化を補償し、線形性を改善するように選択される。

【0024】

図９は、新規な態様による、より広い線形化された電力範囲を有する電力増幅器線形化の別の方法のフローチャートである。ステップ９０１では、線形化されたＰＡは、入力ノードから入力無線周波数（ＲＦ）信号を受信する。ステップ９０２では，ＰＡは、出力ノードへの１つ以上の電力増幅器による入力ＲＦ信号を増幅する。ステップ９０３では、ＰＡは、ＭＮ１およびＭＮ２のクロスカップルＮＭＯＳトランジスタのペアを使用して１つ以上の電力増幅器の非線形性を補償し、ＭＮ１のゲートは、ＭＮ２のドレインに結合され、ＭＮ２のゲートは、ＭＮ１のドレインに結合される。ＮＭＯＳトランジスタのペアをトランスと組み合わせ、トランスを入力ノードおよび１つ以上の電力増幅器に直列に結合して、線形化されたＰＡの線形性を改善する。ステップ９０４では、ＰＡは、線形化されたＰＡの出力ノードへの出力ＲＦ信号を生成する。一実施形態では、入力インピーダンスの変化を低減することによって、線形化されたＰＡの線形性を改善する。

【0025】

本発明は、説明目的のために特定の具体的な実施形態に関連して説明されてきたが、本発明はこれに限定されるものではない。したがって、記載された実施形態の様々な特徴の様々な修正、適応、および組み合わせは、特許請求の範囲に明記した本発明の範囲から逸脱することなく実施することができる。

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【図6】

【図7】

【図8】

【図9】