特許 7555490 縦型半導体素子およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-12

(45)【発行日】2024-09-24

(54)【発明の名称】縦型半導体素子およびその製造方法

(51)【国際特許分類】

   H01L 29/06 20060101AFI20240913BHJP

   H01L 29/78 20060101ALI20240913BHJP

   H01L 29/12 20060101ALI20240913BHJP

   H01L 21/336 20060101ALI20240913BHJP

【ＦＩ】

H01L29/78 652P

H01L29/78 652T

H01L29/78 653A

H01L29/06 301V

H01L29/06 301G

H01L29/78 658E

H01L29/78 658G

H01L29/78 658A

【請求項の数】 8

(21)【出願番号】P 2023528993

(86)(22)【出願日】2021-11-17

(65)【公表番号】

(43)【公表日】2023-11-27

(86)【国際出願番号】 EP2021081968

(87)【国際公開番号】W WO2022106458

(87)【国際公開日】2022-05-27

【審査請求日】2023-05-30

(31)【優先権主張番号】102020214398.6

(32)【優先日】2020-11-17

(33)【優先権主張国・地域又は機関】DE

(73)【特許権者】

【識別番号】591245473

【氏名又は名称】ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング

【氏名又は名称原語表記】ＲＯＢＥＲＴ ＢＯＳＣＨ ＧＭＢＨ

(74)【代理人】

【識別番号】100118902

【弁理士】

【氏名又は名称】山本 修

(74)【代理人】

【識別番号】100196508

【弁理士】

【氏名又は名称】松尾 淳一

(72)【発明者】

【氏名】マルティネス－リミア，アルベルト

(72)【発明者】

【氏名】クレープス，ダニエル

(72)【発明者】

【氏名】シュバイガー，シュテファン

(72)【発明者】

【氏名】ファイラー，ボルフガング

【審査官】恩田 和彦

(56)【参考文献】

【文献】特開２０２０－１７０８０７（ＪＰ，Ａ）

【文献】特開２０１６－２２５４５５（ＪＰ，Ａ）

【文献】特開２０１２－００４３１２（ＪＰ，Ａ）

【文献】国際公開第２０１３／１３２５６８（ＷＯ，Ａ１）

【文献】国際公開第２０１６／１０４２６４（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２９／１２

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２１／３３６

(57)【特許請求の範囲】

【請求項1】

第１の導電型を備えたドリフト領域（２１）と、
前記ドリフト領域（２１）上または上方のトレンチ構造と、
前記ドリフト領域（２１）上または上方の前記トレンチ構造の少なくとも１つの側壁に横方向に隣接して配置された遮蔽構造（２３）であって、前記遮蔽構造（２３）は、前記第１の導電型とは異なる第２の導電型を有し、
前記遮蔽構造（２３）は、前記遮蔽構造（２３）が第１の厚さを有する第１の領域（２３．１）と、前記第１の厚さよりも小さい第２の厚さを有する第２の領域（２３．２）と、を少なくとも有するように、遮蔽構造トレンチ構造（２３．３）の少なくとも一部を有するものと、
前記ドリフト領域（２１）上もしくは上方のエッジ終端構造（２１５）であって、前記エッジ終端構造（２１５）は前記第２の導電型を有し、
前記遮蔽構造（２３）は第１のドーピングレベルを有し、前記エッジ終端構造（２１５）は前記第１のドーピングレベルとは異なる第２のドーピングレベルを有し、
前記エッジ終端構造（２１５）は、少なくとも前記遮蔽構造（２３）の前記第２の領域（２３．２）で、前記ドリフト領域（２１）と、前記遮蔽構造（２３）との間に配置されているものと、
を有する、縦型半導体素子（２００）において、
ソース／ドレイン電極（２１２）と、誘電体構造（２１０）と、をさらに有し、前記ソース／ドレイン電極（２１２）は、前記エッジ終端構造（２１５）上方に配置され、前記誘電体構造（２１０）は、前記エッジ終端構造（２１５）と、前記ソース／ドレイン電極（２１２）との間に配置され、
前記遮蔽構造（２３）は、前記ソース／ドレイン電極（２１２）から電気的に絶縁されている、
縦型半導体素子（２００）。

【請求項2】

前記ドリフト領域（２１）はｎ導電型であり、前記遮蔽構造（２３）は少なくとも１つのｐ導電型領域を有する、請求項１に記載の縦型半導体素子（２００）。

【請求項3】

前記エッジ終端構造（２１５）は、前記遮蔽構造（２３）の前記第２の領域（２３．２）に横方向に接触する、請求項１または２に記載の縦型半導体素子（２００）。

【請求項4】

少なくとも１つの第２の遮蔽構造（８２３．１、８２３．２、８２３．３）をさらに有し、前記少なくとも１つの第２の遮蔽構造（８２３．１、８２３．２、８２３．３）は、前記遮蔽構造（２３）と前記トレンチ構造の側壁との間に横方向に配置されており、前記第２の遮蔽構造（８２３．１、８２３．２、８２３．３）は、前記第２の導電型と、第３のドーピングレベルとを有する、請求項１～３のいずれか一項に記載の縦型半導体素子（２００）。

【請求項5】

前記エッジ終端構造（２１５）は、前記遮蔽構造（２３）を前記ドリフト領域（２１）から分離させる、請求項１～４のいずれか一項に記載の縦型半導体素子（２００）。

【請求項6】

第３の遮蔽構造（９２３）であって、前記遮蔽構造（２３）は、前記第３の遮蔽構造（９２３）と、前記トレンチ構造の側壁との間に横方向に配置され、前記第３の遮蔽構造（９２３）は、前記第２の導電型と、第４のドーピングレベルと、を有し、前記第３の遮蔽構造（９２３）は、第３の厚さを有する第３の領域（９２３．１）と、前記第３の厚さよりも小さい第４の厚さを有する第４の領域（９２３．２）と、を少なくとも有するものと、
前記ドリフト領域（２１）上または上方の第２のエッジ終端構造（２１５．２）であって、前記第２のエッジ終端構造（２１５．２）は、前記第２の導電型と、前記第４のドーピングレベルとは異なる第５のドーピングレベルと、を有し、
前記第２のエッジ終端構造（２１５．２）は、少なくとも前記第３の遮蔽構造（９２３）の前記第４の領域で、前記ドリフト領域（２１）と、前記第３の遮蔽構造（９２３）と、の間に配置されているものと、をさらに有する、請求項１～５のいずれか一項に記載の縦型半導体素子（２００）。

【請求項7】

前記ドリフト領域（２１）上または上方のチャネルストッパ（２１４）と、さらなるエッジ終端構造（２１５．３）と、をさらに有し、前記さらなるエッジ終端構造（２１５．３）は、前記遮蔽構造（２３）と、前記チャネルストッパ（２１４）との間に配置されている、請求項１～６のいずれか一項に記載の縦型半導体素子（２００）。

【請求項8】

第１の導電型を備えたドリフト領域（２１）を形成するステップ（２００８）と、
前記ドリフト領域（２１）上または上方にトレンチ構造を形成するステップ（２０１０）と、
前記ドリフト領域（２１）上または上方に前記トレンチ構造の少なくとも１つの側壁に横方向に隣接して配置された遮蔽構造（２３）を形成するステップ（２０２０）であって、前記遮蔽構造（２３）は、前記第１の導電型とは異なる第２の導電型を有し、前記遮蔽構造（２３）は、前記遮蔽構造（２３）が第１の厚さを有する第１の領域（２３．１）と、前記第１の厚さよりも小さい第２の厚さを有する第２の領域（２３．２）と、を少なくとも有するように、遮蔽構造トレンチ構造（２３．３）の少なくとも一部を有するステップと、
前記ドリフト領域（２１）上または上方にエッジ終端構造（２１５）を形成するステップ（２０３０）であって、前記エッジ終端構造（２１５）は前記第２の導電型を有し、前記遮蔽構造（２３）は第１のドーピングレベルを有し、前記エッジ終端構造（２１５）は前記第１のドーピングレベルとは異なる第２のドーピングレベルを有し、前記エッジ終端構造（２１５）は、少なくとも前記遮蔽構造（２３）の前記第２の領域で、前記ドリフト領域（２１）と、前記遮蔽構造（２３）との間に配置されているステップと、
を有する、縦型半導体素子の製造方法（２０００）において、
ソース／ドレイン電極（２１２）と、誘電体構造（２１０）とを形成するステップであって、前記ソース／ドレイン電極（２１２）は、前記エッジ終端構造（２１５）上方に配置され、前記誘電体構造（２１０）は、前記エッジ終端構造（２１５）と、前記ソース／ドレイン電極（２１２）との間に配置されているステップをさらに有し、
前記遮蔽構造（２３）は、前記ソース／ドレイン電極（２１２）から電気的に絶縁されている、
縦型半導体素子の製造方法（２０００）。

【発明の詳細な説明】

【技術分野】

【0001】

縦型半導体素子およびその製造方法が提供される。

【背景技術】

【0002】

従来のトランジスタ（例えばＭＯＳＦＥＴ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）やＭＩＳＦＥＴ（ｍｅｔａｌ ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ））では、例えば、ゲート電圧の印加により電子経路が形成されるｎｐｎ接合部のｐ領域などの反転チャネルによって、アクティブに切り換え可能な素子が提供される。ワイドバンドギャップ半導体（例えば炭化ケイ素（ＳｉＣ）や窒化ガリウム（ＧａＮ））をパワーエレクトロニクスに適用する場合、トレンチゲートを有するいわゆる垂直パワーＭＯＳＦＥＴの使用が有利である場合がある。そのようなパワーＭＯＳＦＥＴ１００の一例が、図１に概略的に示されている。

【0003】

パワーＭＯＳＦＥＴ１００は、実質的に活性領域１１０とエッジ終端１２０とからなる。示されたパワーＭＯＳＦＥＴ１００では、ｎドープドリフト領域１が、ｎドープ半導体基板２上に配置されている。任意に、半導体基板２とドリフト領域１との間に、ｎドープｎバッファ領域４が配置されていることがある。

【0004】

活性領域１１０には、ソース電極１２、ドレイン電極１３、およびゲート電極１１が配置されている。活性領域１１０では、パワーＭＯＳＦＥＴ１００は、高濃度ｐドープ（ｐ＋）領域３と、ｎドープ分布領域８（拡散領域とも称される）と、ｐドープチャネル領域５と、ｎドープソース領域６と、誘電体（例えば、中間酸化物）１０と、ゲート溝１８（ゲートトレンチとも称される）と、ゲート酸化物９と、をさらに有する。

【0005】

エッジ終端１２０において、パワーＭＯＳＦＥＴ１００は、ｐドープエッジ終端構造１５を有する。高濃度ｎドープ（ｎ＋）チャネルストッパ７（チャネルストッパとも称される）および／またはチャネルストップ金属１４（チャネルストップ金属とも称される）がさらに設けられていてもよい。

【0006】

活性領域１１０は、一般的に、電流の流れ（例えば、順方向の場合は高電流、逆方向の場合は低逆電流のみ）を制御するために用いられ、並列接続された多数の同一セルから構成される場合が多い。このようなパワーＭＯＳＦＥＴ１００の遮断能力は、基本的に、高電界強度の結果として高電圧で生じるアバランシェ効果によって、上方制限される。活性領域１１０、および、例えばゲートパッドなどのその他の領域は、垂直方向の高い逆電圧のみを吸収することができる。比較的小さいフィレット半径を有する平面状のｐｎ接合部が関与している結果、それらの周辺部では電圧が増加するとともに、高電界が形成されている。このような高電界は、既にこれらの領域の垂直方向の遮断能力の数分の一で、アバランシェを引き起こす可能性がある。

【0007】

したがって、逆電流が小さい場合に数ボルト（Ｖ）～数ｋＶの高い逆電圧ＢＶｄｓを吸収するために、パワーＭＯＳＦＥＴ１００はエッジ終端１２０を必要とする。エッジ終端１２０は、パワーＭＯＳＦＥＴ１００の活性領域１１０の構成要素を横方向に囲み、電圧が大きい場合でも上記電界を低減する。高いアバランシェ耐量を達成するために、エッジ終端１２０における降伏は、理想的には、パワーＭＯＳＦＥＴ１００の活性領域１１０の他の領域の降伏電圧を超えた場合に起こる。

【0008】

炭化ケイ素（ＳｉＣ）を基にしたパワーＭＯＳＦＥＴ１００は、シリコン（Ｓｉ）ＭＯＳＦＥＴに比べて、約１桁大きい降伏電界強度を有するという利点を有する。これにより、ＳｉＣパワーＭＯＳＦＥＴ１００では、同等の遮断能力で、より小さい厚さの高濃度ドープドリフト領域１が可能になる。これは、特定用途における順方向の場合のパワーＭＯＳＦＥＴの抵抗（Ｒ_ｏｎ）に対して有利である。高電界は、図１に示されたパワーＭＯＳＦＥＴ１００の特に「上部」領域で発生する。ゲート酸化物９を有するＭＯＳ（ｍｅｔａｌ－ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）制御ヘッドは、活性領域１１０の上部領域に配置されている。ゲート酸化物９が例えば３ＭＶ／ｃｍを超える高電界に晒されて信頼性が低下しないようにするために、パワーＭＯＳＦＥＴ１００の端部領域１２０には、通常、１μｍを超える深度のｐ＋領域３が設けられている。

【0009】

ＳｉＣにおけるドーパントの拡散係数は非常に小さいため、シリコンで使用可能な拡散を利用してドーパントを深部に供給することなく、ドープされる領域を注入によって作成する必要がある。そのためには、ドーピングプロファイルごとに異なるエネルギーとドーズ量で、基本的に複数の注入を行う必要がある。深い領域に対しては、１ＭｅＶを超える非常に高い注入エネルギーが必要である。その後、温度ステップによってドーパントの活性化が行われる。深いｐ＋領域は、ＭＯＳ制御ヘッドの領域で順方向の場合における垂直電流の流れを制限する。電流が制限されているにもかかわらず、順方向の場合におけるＭＯＳＦＥＴ１００の低抵抗Ｒ_ｏｎを達成するために、任意に、ドリフト領域１よりも高濃度ドープされたｎ拡散領域８を、例えば注入によってｐ＋領域間に導入してもよい。

【0010】

従来、エッジ終端１２０に対して、エッジ終端構造１５によって、いわゆるＪｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ（ＪＴＥ）（「空乏層終端拡張」）が形成されている。ＪＴＥ領域ｐＲａｎｄ１５は、ｐ＋領域３の横方向端部において、ｎドリフト領域１を有するｐ＋領域３の保護対象のｐｎ接合よりも浅くない（深度が小さくない）。これにより、等価な一次元ｐｎ接合の降伏電圧の範囲で、エッジ終端１２０の高い遮断能力が達成される。このために、使用される半導体材料の有効破壊電荷量の範囲にあるエッジ終端構造１５の有効総ドーズ量が必要となる。したがって、総ドーズ量は保護対象のp+領域3のドーズ量を大幅に下回る。降伏電圧は、エッジ終端構造１５の有効総ドーズ量からの偏差、および半導体／酸化物界面、または酸化物１０の上方に位置するパッシベーション（図示せず）における表面電荷に対して、ある程度の耐性しかない。ドーズ量偏差に対する降伏電圧の感度は、ドリフト領域１のドーピングが増加するにつれて増加する。これは、電圧クラス１２００Ｖ以下のＳｉＣ素子で典型的であるように、１０^１５ｃｍ^－３を大幅に上回るドーパントについて特に当てはまる。

【0011】

注入による深いｐ＋領域３およびエッジ終端構造１５の形成には、高い注入エネルギーが必要である。しかし、エッジ終端構造１５は、少なくともｐ＋領域３と同じ深度であるか、好ましくはより深いことが望ましい。しかし、そのドーズ量が小さいため、エッジ終端構造１５は同じ最大注入エネルギーではｐ＋領域３よりも浅いため、ｐ＋領域３よりもさらに高い注入エネルギーでエッジ終端構造１５を形成する必要がある。ｐ＋領域３には既に非常に高い最大注入エネルギーが使用されているため、エッジ終端構造１５を形成するためにはより高い注入エネルギーが必要である。

【発明の概要】

【発明が解決しようとする課題】

【0012】

本発明の課題は、少なくともドープ半導体領域の横方向端部におけるエッジ終端構造が、ドープ半導体領域の保護対象のｐｎ接合よりもそれほど浅くない縦型半導体素子を提供することである。エッジ終端構造には、ドープ半導体領域よりも高い注入エネルギーを必要とするべきでない。

【課題を解決するための手段】

【0013】

本課題は、発明の一態様によれば、第１の導電型を備えたドリフト領域と、ドリフト領域上もしくは上方またはその上部に配置されたトレンチ構造と、ドリフト領域上もしくは上方またはその上部のトレンチ構造の少なくとも１つの側壁に横方向に隣接して配置された遮蔽構造であって、遮蔽構造は、第１の導電型とは異なる第２の導電型を有し、遮蔽構造は、遮蔽構造が第１の厚さを有する第１の領域と、第１の厚さよりも小さい第２の厚さを有する第２の領域と、を少なくとも有するように、遮蔽構造トレンチ構造の少なくとも一部を有するものと、ドリフト領域上もしくは上方またはその上部に配置されたエッジ終端構造であって、エッジ終端構造は第２の導電型を有し、遮蔽構造は第１のドーピングレベルを有し、エッジ終端構造は第１のドーピングレベルとは異なる第２のドーピングレベルを有し、エッジ終端構造は、少なくとも遮蔽構造の第２の領域で、ドリフト領域と、遮蔽構造との間に配置されているものと、を有する縦型半導体素子によって解決される。

【0014】

本半導体素子は、パワーエレクトロニクス用途に使用することができる。これらには、例えば、自動車用インバータ（電気自動車またはハイブリッド車）が含まれる。非自動車分野では、例えば太陽光発電または風力発電インバータ（再生可能エネルギー生成）、列車駆動装置、または高電圧整流器における高電圧直流伝送（ＨＶＤＣ）など、複数の用途が可能である。

【0015】

本課題は、本発明のさらなる態様によれば、縦型半導体素子の製造方法によって解決される。半導体素子は、前述したように配置されている。本方法は、第１の導電型を備えたドリフト領域を形成するステップと、ドリフト領域上もしくは上方またはその上部にトレンチ構造を形成するステップと、ドリフト領域上もしくは上方またはその上部にトレンチ構造の少なくとも１つの側壁に横方向に隣接して配置された遮蔽構造を形成するステップであって、遮蔽構造は、第１の導電型とは異なる第２の導電型を有し、遮蔽構造は、遮蔽構造が第１の厚さを有する第１の領域と、第１の厚さよりも小さい第２の厚さを有する第２の領域と、を少なくとも有するように、遮蔽構造トレンチ構造の少なくとも一部を有するステップと、ドリフト領域上もしくは上方またはその上部にエッジ終端構造を形成するステップであって、エッジ終端構造は第２の導電型を有し、遮蔽構造は第１のドーピングレベルを有し、エッジ終端構造は第１のドーピングレベルとは異なる第２のドーピングレベルを有し、エッジ終端構造は、少なくとも遮蔽構造の第２の領域で、ドリフト領域と、遮蔽構造との間に配置されているステップと、を有する。

【図面の簡単な説明】

【0016】

本態様の改善形態は、引用形式請求項および明細書に記載されている。本発明の実施形態が図示され、以下に詳述される。

【図1】関連技術の半導体素子の概略図である。

【図2】様々な実施形態に係る縦型半導体素子の概略図である。

【図3】様々な実施形態に係る縦型半導体素子の概略図である。

【図4】様々な実施形態に係る縦型半導体素子の概略図である。

【図5】様々な実施形態に係る縦型半導体素子の概略図である。

【図6】様々な実施形態に係る縦型半導体素子の概略図である。

【図7】様々な実施形態に係る縦型半導体素子の概略図である。

【図8】様々な実施形態に係る縦型半導体素子の概略図である。

【図9】様々な実施形態に係る縦型半導体素子の概略図である。

【図10】様々な実施形態に係る縦型半導体素子の概略図である。

【図11】様々な実施形態に係る縦型半導体素子の概略図である。

【図12】様々な実施形態に係る縦型半導体素子の概略図である。

【図13】様々な実施形態に係る縦型半導体素子の概略図である。

【図14】様々な実施形態に係る縦型半導体素子の概略図である。

【図15】様々な実施形態に係る縦型半導体素子の概略図である。

【図16】様々な実施形態に係る縦型半導体素子の概略図である。

【図17】様々な実施形態に係る縦型半導体素子の概略図である。

【図18】様々な実施形態に係る縦型半導体素子の概略図である。

【図19】様々な実施形態に係る縦型半導体素子の概略図である。

【図20】様々な実施形態に係る縦型半導体素子の製造方法のフローチャートである。

【発明を実施するための形態】

【0017】

以下の詳細な説明では、本明細書の一部を構成し、本発明を実施することができる特定の実施例が説明のために示されている、添付の図面を参照する。本発明の保護範囲から逸脱することなく、他の実施例を使用してもよく、構造的または論理的な変更を行ってもよいことは自明である。特に別段の指示がない限り、本明細書に記載された様々な実施例の特徴を互いに組み合わせてもよいことは自明である。したがって、以下の詳細な説明は、限定的な意味で解釈されるべきものではなく、本発明の保護範囲は、添付の請求項によって定義される。図において、同一または類似の要素には、適切である限り、同一の参照符号を付している。

【0018】

図２～図１９は、様々な実施形態に係る縦型半導体素子２００の概略図である。縦型半導体素子２００は、例えば、ｎチャネルＳｉＣトレンチＭＯＳＦＥＴである。縦型半導体素子２００は、図１に示された活性領域１１０と類似して配置された活性領域１１０を有する。しかしながら、縦型半導体素子２００は、図１に示された半導体素子１００とは異なり他のエッジ終端２２０を有し、エッジ終端２２０の異なる実施形態が図２～図１９に示されている。

【0019】

様々な実施形態において、縦型半導体素子２００は、半導体基板２２（図１の活性領域１１０では半導体基板２と称される）上にドリフト領域２１（図１の活性領域１１０ではドリフト領域１と称される）を有する。半導体基板２２は、例えば、ＧａＮ基板やＳｉＣ基板であってもよい。半導体基板２２上には、弱ｎ導電型半導体ドリフト領域２１（ドリフトゾーン２１とも称される）が形成（例えば、堆積）されていてもよく、例えば、ＧａＮまたはＳｉＣドリフト領域である。ドリフト領域２１の上方またはその上部には、活性領域１１０にトレンチ構造が形成されてもよい。したがって、トレンチ構造（その長手方向が図の記載面に対して垂直に延伸する）は、ドリフト領域２１上または上方に形成されてもよい。

【0020】

縦型半導体素子２００は、第１のソース／ドレイン電極（例えば、ソース電極）２１２と、第２のソース／ドレイン電極（例えば、ドレイン電極）２１３（図１の活性領域１１０では、それぞれ電極１２、１３と称される）と、をさらに有する。以下では、第１のソース／ドレイン電極２１２がソース電極であり、第２のソース／ドレイン電極２１３がドレイン電極であると例示的に仮定する。ソース電極およびドレイン電極は、隣接する半導体とオーミック接触している。

【0021】

縦型半導体素子２００は、トレンチ構造（トレンチゲートとも称される）に、図１に示されたゲート電極１１をさらに有する。ゲート電極１１は、例えばポリシリコン（ｐｏｌｙ－Ｓｉ）またはゲート金属であり、絶縁体９（図１参照）、例えばゲート酸化物および／または誘電体（例えば中間酸化物）２１０によってソース電極１２、２１２から電気的に絶縁されている。図１において、この誘電体は参照符号１０が付されている。

【0022】

ｎドープ分布領域８（拡散領域とも称される）、ｐドープチャネル領域５およびｎドープソース領域６は、図１に示されるように、ソース電極１２、２１２とドリフト領域１、２１との間に、ゲート電極１１に横方向に隣接して配置され、ゲート酸化物９がそれらをゲート電極１１から分離している。

【0023】

様々な実施形態において、ソース電極２１２は、ｎドープソース領域６に電気的に接触してもよい。ドレイン電極２１３は、半導体基板２２の裏面にあってもよい。
遮蔽構造２３は、様々な実施形態において、トレンチ構造またはゲート電極１１の側壁に横方向に隣接して形成されている。遮蔽構造２３は、活性領域１１０とエッジ終端２２０との間の接合領域に配置されている。様々な実施形態において、ソース電極２１２は、遮蔽構造２３に接触することができる。

【0024】

遮蔽構造２３に横方向に隣接して、および／または遮蔽構造２３とドリフト領域２１との間（例えば、ドリフト領域２１の上部）において、半導体素子２００のエッジ終端２２０にエッジ終端構造２１５が形成されている。

【0025】

遮蔽構造２３とドリフト領域２１との間のｐｎ接合、およびエッジ終端構造２１５とドリフト領域２１との間のｐｎ接合において、空間電荷ゾーン２１７が形成されてもよく、空間電荷ゾーン２１７は典型的なドーピング比によって、逆電圧が増加するにつれて主にドリフト領域２１およびエッジ終端構造２１５に延伸する場合がある。エッジ終端構造２１５を導入することにより、遮蔽構造を有さない変形例（図１）と比較して、遮蔽構造２３の周辺部における電界強度の増加は逆電圧下で減少する。これにより、例えば、半導体素子２００の早期の電気的降伏が防止される。エッジ終端構造２１５は、電界分布に変化をもたらす。

【0026】

エッジ終端構造２１５の注入前に生成され、遮蔽構造２３の横方向端部の領域に配置された遮蔽構造トレンチ構造２３．３の結果として、エッジ終端構造２１５は、（ｐ＋遮蔽構造２３の形成よりも）高い最大注入エネルギーを使用しないにもかかわらず、横方向領域において、遮蔽構造２３よりも（半導体基板２２の方向に）それほど浅くなく、任意には深い。この基準は、遮蔽構造トレンチ構造２３．３の最小幅、位置、および最小深度に影響し得る。遮蔽構造トレンチ構造２３．３の最大幅は、遮蔽構造トレンチ構造２３．３が遮蔽構造２３内にあるように選択してよい。

【0027】

ソース電極２１２を基準電位に置いた場合、ドレイン金属２１３が正電位にあるときに逆方向となる場合がある。これにより、空間電荷ゾーン２１７がドリフト領域２１に形成される場合があり、空間電荷ゾーン２１７は、例えばドーピング濃度比がドーピングレベル（ドリフト領域２１）＜＜ドーピングレベル（エッジ終端構造２１５）＜＜ドーピングレベル（遮蔽構造２３）であるため、ドリフト領域２１およびエッジ終端構造２１５に実質的に延伸する場合がある。しかしながら、空間電荷ゾーン２１７は、遮蔽構造２３内へわずかしか延伸しない。エッジ終端構造２１５が遮蔽構造２３よりもそれほど浅くなく、好ましくは深い場合、遮蔽構造２３のフィレット領域における電界強度は、エッジ終端構造２１５がない場合、または遮蔽構造２３よりもそれほど浅いエッジ終端構造２１５の場合と比べて低下し、アバランシェ降伏電圧は増加する。エッジ終端構造２１５のフィレットは、エッジ終端構造２１５が遮蔽構造２３よりも低いドーピングレベルを有する場合、遮蔽構造２３のフィレットよりも降伏に関して重要でない場合がある。

【0028】

エッジ終端構造２１５のドーピングレベルは、遮蔽構造２３のフィレットにおける降伏が、同じくフィレットを有するチャネルストッパ２７に面したエッジ終端構造２１５の端部と同じ圧力で生じるように選択されてもよい。

【0029】

エッジ終端構造２１５は、空間電荷ゾーン２１７に完全に含まれていてもよい。
エッジ終端構造２１５が遮蔽構造２３よりもそれほど浅くないが、それほど深くもない場合、図３に示されるように、エッジ終端構造２１５が完全に空乏化していない場合（領域３１５）、前述の２つの点での降伏電圧が等しいという最適条件が生じる場合がある。

【0030】

この状況は、遮蔽構造トレンチ構造２３．３または第２の領域２３．２の関連において、エッジ終端構造２１５に配置された遮蔽構造２３のコーナー（包囲または包含されたコーナーとも称される）を、高電界から保護することを可能にし得る。様々な実施形態において、ソース電極２１２上の任意のフィールドプレート２１２．１の使用によってこれをさらに補助してもよい。

【0031】

一実施形態では、図４に示されるように、チャネルストッパ２７に向いた遮蔽構造トレンチ構造２３．３の下側コーナーは、依然として遮蔽構造２３内に配置されてもよく、（この場合、遮蔽構造トレンチ構造２３．３は、例えば、Ｕ字形状（Ｕ字形状の曲率半径によって矩形となる場合もある）、Ｖ字形状またはＷ字形状を有する）、これにより、遮蔽構造トレンチ構造２３．３または底部２１６は、逆方向の場合において高電界から保護される。

【0032】

遮蔽構造トレンチ構造２３．３は、説明された実施形態に限定されるものではなく、他の設計構成に使用されてもよい。フィールドプレート２１２．１は、それぞれ任意であってもよい。エッジ終端構造２１５および／または第２のエッジ終端構造２１５．１は、いわゆる空乏層終端拡張（ＪＴＥ）領域であってもよい。

【0033】

図８は、遮蔽構造トレンチ構造２３．３を第２の遮蔽構造（例えばフィールドリング）８２３．１（活性領域への接合部において、図１では遮蔽構造３として図示）、８２３．２、８２３．３と組み合わせた使用を示すが、その数は３つに限定されない。ここで、遮蔽構造２３は、遮蔽構造８２３．１、８２３．２、８２３．３、２３のうちチャネルストッパ２７から最も小さい距離に位置するように配置されている。遮蔽構造トレンチ構造２３．３は、ここでは、図９に示されるように、完全に遮蔽構造２３内に配置されてもよい。遮蔽構造２３およびエッジ終端構造２１５は、図８に示された実施形態ではフローティング（誘電体構造２１０によってフィールドプレート２１２．１から電気的に絶縁される）するように配置されており、エッジ終端構造２１５は少なくとも部分的に遮蔽構造２３を取り囲む。

【0034】

一実施形態では、図９に示されるように、複数のフローティング遮蔽構造２３、９２３（遮蔽構造９２３は第３の遮蔽構造とも称される）も、第１および第２の領域または遮蔽構造トレンチ構造２３．３と共に配置されてもよい。任意に、第２の遮蔽構造８２３．１、８２３．２、８２３．３もまた、遮蔽構造トレンチ構造２３．３と共に配置されてもよい。図示の実施形態では、遮蔽構造トレンチ構造２３．３を有する各遮蔽構造２３、９２３には、遮蔽構造２３、９２３を少なくとも部分的に取り囲む（例えばｐエッジリングとしての）エッジ終端構造２１５．１、２１５．２が対応付けられている。それぞれの遮蔽構造トレンチ構造２３．３は、ここでも、それぞれの遮蔽構造２３、９２３の底面内に（例えばＵ字形状、Ｖ字形状、Ｗ字形状として）完全に配置されてもよく、または１つもしくは複数の端部に（例えばＬ字形状、鏡面Ｌ字形状、頭部を回転したＬ字形状（Γ字形状に類似）、Ｔ字形状、頭部を回転したＴ字形状に）配置されてもよい。

【0035】

一実施形態では、図１０に示されるように、複数のフローティング遮蔽構造２３、９２３は、遮蔽構造トレンチ構造２３．３を有してパターニングされてもよい。選択的に、第２の遮蔽構造８２３．１、８２３．２、８２３．３の全ても同様である。ここで、第２の領域２３．２または遮蔽構造トレンチ構造２３．３を有する各遮蔽構造２３、９２３には、エッジ終端構造２１５．１、２１５．２が対応付けられていてもよく、エッジ終端構造２１５．１、２１５．２は、対応付けられた遮蔽構造２３、９２３を少なくとも部分的に取り囲む。図１０に図示された実施形態では、少なくとも２つの隣接するエッジ終端構造２１５．１、２１５．２は、接触するか、移行するか、関連して、もしくは一体的に構成することができる。

【0036】

図１１は、遮蔽構造トレンチ構造２３．３が複数の遮蔽構造にわたって横方向に延伸する実施形態を示す。具体的に、遮蔽構造トレンチ構造２３．３は、遮蔽構造２３で開始し、第２の遮蔽構造８２３．２、８２３．３を越えて延伸し、チャネルストッパ２７に最も近い第３の遮蔽構造９２３で終了する。エッジ終端構造２１５は、遮蔽構造２３、８２３．２、８２３．３、９２３のうちの複数を共に取り囲む。

【0037】

図１２および図１３は、図１１に示された実施形態に類似した実施形態を示し、１つ（図１３）または互いに分離した（図１２）複数のエッジ終端構造２１５が形成され、それぞれ遮蔽構造２３、８２３．２、８２３．３、９２３の１つ（図１２）または複数（図１３）を少なくとも部分的に取り囲む。遮蔽構造の数は３つに限定されず、エッジ終端構造２１５の数は２つに限定されない。

【0038】

図１４は、図８に示された実施形態に類似した実施形態を示し、遮蔽構造２３に対応付けられたエッジ終端構造２１５と、チャネルストッパ２７との間に、例えば環状および／または同心状のさらなるエッジ終端構造２１５．３が形成されている。エッジ終端構造２１５は、少なくとも部分的に、または、例えば横方向および半導体基板２２の方向に完全に遮蔽構造２３を取り囲む。

【0039】

図１５に示された実施形態では、フローティング遮蔽構造２３、９２３のうちの複数は、遮蔽構造トレンチ構造２３．３を有してパターニングされてもよく、選択的に、第２の遮蔽構造８２３．１、８２３．２のうちの一部または全ても同様である。ここで、遮蔽構造トレンチ構造２３．３を有する各遮蔽構造２３、９２３には、エッジ終端構造２１５．１、２１５．２が対応付けられており、エッジ終端構造２１５．１、２１５．２はそれぞれ遮蔽構造２３、９２３を少なくとも部分的に取り囲む。それぞれの遮蔽構造トレンチ構造２３．３は、それぞれの遮蔽構造２３、９２３の中に完全に配置されてもよい。１つまたは複数のさらなるエッジ終端構造２１５．３は、チャネルストッパ２７の前方に配置されてもよい。

【0040】

図１６は、図１５に示された実施形態に類似した実施形態を示し、図１０、図１１および図１３に示された実施形態に類似して、遮蔽構造２３、９２３が共通のエッジ終端構造２１５．１によって少なくとも部分的に取り囲まれている。

【0041】

図１７は、図１１に示された実施形態に類似した実施形態を示し、図１４～図１６に示された実施形態に類似して、少なくとも１つのさらなるエッジ終端構造２１５．３がチャネルストッパ２７の前方に形成されている。

【0042】

図１８は、図１２に示された実施形態に類似した実施形態を示し、図１４～図１６に示された実施形態に類似して、少なくとも１つのさらなるエッジ終端構造２１５．３がチャネルストッパ２７の前方に形成されている。

【0043】

図１９は、図１３に示された実施形態に類似した実施形態を示し、図１４～図１６に示された実施形態に類似して、少なくとも１つのさらなるエッジ終端構造２１５．３がチャネルストッパ２７の前方に形成されている。

【0044】

ｎチャネルＳｉＣトレンチＭＯＳＦＥＴを用いて説明したが、実施形態はこれに限定されず、他の深いｐ＋領域を有するパワー素子に適用してもよい。例えば、ｎおよびｐドーピングや電位の符号を入れ替えることによって、ｐチャネルＳｉＣトレンチＭＯＳＦＥＴや、例えばプレーナＭＯＳＦＥＴに適用してもよい。また、半導体材料として、シリコンまたはＧａＮのような他のワイドバンドギャップ半導体を使用してもよい。

【0045】

様々な実施形態において、ｎドープドリフト領域２１は、半導体素子２００のエッジ終端２２０において、ｎドープ半導体基板２２上に配置されている。任意に、ｎドープｎバッファ領域２４が、半導体基板２２とドリフト領域２１との間に配置されてもよい。また、エッジ終端２２０において、縦型半導体素子２００はｐドープエッジ終端構造２１５を有してもよい。また、エッジ終端２２０において、高濃度ｎドープ（ｎ＋）チャネルストッパ２７（チャネルストッパとも称される）および／またはチャネルストップ金属２１４（チャネルストップ金属とも称される）が設けられていてもよい。換言すると、エッジ終端２２０は、エッジ終端構造２１５を有してもよく、遮蔽構造２３およびチャネルストップ金属２１４の部分が両側面にあってもよい。

【0046】

様々な実施形態において、縦型半導体素子２００は、第１の導電型を備えたドリフト領域２１を有する。ドリフト領域２１の上または上方の活性領域には、トレンチ構造が形成されている。ゲート電極１１は、図１に示され、上述したように、トレンチ構造内に形成されている。

【0047】

様々な実施形態において、ドリフト領域２１はｎ導電型であり、遮蔽構造２３は少なくとも１つのｐ導電型領域を有する。
遮蔽構造２３は、ドリフト領域２１上または上方のトレンチ構造の少なくとも１つの側壁に横方向に隣接して、例えばエッジ終端２２０および／または活性領域１１０内の、例えば活性領域１１０からエッジ終端２２０への接合領域に配置されている。遮蔽構造２３は、第１の導電型とは異なる第２の導電型を有する。遮蔽構造２３は、第１の厚さを有する第１の領域２３．１と、第１の厚さよりも小さい第２の厚さを有する第２の領域２３．２と、を少なくとも有する。

【0048】

構造体の厚さは、本明細書の範囲では、構造体製造時の主加工面に垂直な方向における構造体の空間的広がりとして理解される。具体的に、遮蔽構造２３の厚さは、半導体基板２２の表面に対向する側からソース電極２１２に対向する側へ向かう遮蔽構造２３の寸法である。

【0049】

エッジ終端構造２１５は、ドリフト領域２１上または上方に配置されている。エッジ終端構造２１５は、第２の導電型を有する。遮蔽構造２３は、第１のドーピングレベルを有し、エッジ終端構造２１５は、第１のドーピングレベルとは異なる第２のドーピングレベルを有する。

【0050】

ドーピングレベルは、この明細書の範囲では、ドープ領域における１ｃｍ^３あたりのドーパント原子の数として理解され、この技術分野で通常であるように、数に応じて、「－－」、「－」、付加なし、「＋」または「＋＋」の付加によって、例えばｎ＋ドープ領域（高濃度ｎドープ領域）、またはｐドープ領域（低濃度ｐドープ領域）と示すことができる。

【0051】

エッジ終端構造２１５は、少なくとも、ドリフト領域２１と遮蔽構造２３との間の遮蔽構造２３の第２の領域２３．２に配置されている。「第２の領域に」という表現は、エッジ終端構造が、遮蔽構造２３とドリフト領域２１との間の遮蔽構造２３の第２の領域２３．２の下方および／または隣接して配置されているため、これらがエッジ終端構造２１５によって少なくとも局所的に互いに分離されていると理解することができる。これにより、ｐｎ接合が変位し、横方向の降伏強度が向上する。

【0052】

エッジ終端構造２１５は、遮蔽構造２３の第２の領域２３．２に横方向に接触してもよい。
縦型半導体素子２００は、図２に示されるように、ソース／ドレイン電極（例えばソース電極）２１２を有してもよく、遮蔽構造２３は、ソース／ドレイン電極２１２に導電的に接続されてもよい。代替的に、遮蔽構造２３は、図８に示されるように、ソース／ドレイン電極２１２から電気的に分離されてもよい。

【0053】

様々な実施形態において、誘電体構造２１０は、遮蔽構造２３の第１の領域２３．１および第２の領域２３．２上または上方に少なくとも部分的に配置されている。
様々な実施形態において、ソース／ドレイン電極２１２および誘電体構造２１０は、ドリフト領域２１上または上方に形成されている。ソース／ドレイン電極２１２は、エッジ終端構造２１５上方に配置され、誘電体構造２１０は、エッジ終端構造２１５とソース／ドレイン電極２１２との間に配置されている。

【0054】

様々な実施形態において、遮蔽構造２３はトレンチ構造２３．３（遮蔽構造トレンチ構造とも称される）を有し、図４に示されるように、第２の領域２３．２は、トレンチ構造２３．３の底部２１６に配置されてもよい。例えば、トレンチ構造２３．３は、矩形形状、Ｖ字形状、Ｗ字形状、またはＵ字形状のうちの少なくとも１つを有する。

【0055】

具体的に、様々な実施形態によれば、半導体素子２００はエッジ領域２２０において、エッジ終端構造２１５の注入前に、遮蔽構造２３の横方向端部の領域に遮蔽構造トレンチ構造２３．３を有する。エッジ終端構造２１５は、遮蔽構造２３の注入エネルギーと比較して高い注入エネルギーを必要とすることなく形成することができる。

【0056】

エッジ終端構造２１５は、少なくとも遮蔽構造２３の横方向端部において、ｐ＋ドープ遮蔽構造２３およびｎドリフト領域２１のｐｎ接合よりも（上面から見て）それほど浅くないように形成されてもよい。これにより、例えば、エッジ終端構造２１５の形成に、ｐ＋ドープ遮蔽構造２３の形成に要するよりも高い注入エネルギーは不要とすることができる。したがって、エッジ終端構造２１５を生成するための労力を低減することができる。

【0057】

様々な実施形態において、少なくとも１つの第２の遮蔽構造８２３．１、８２３．２、８２３．３は、図８に示されるように、遮蔽構造２３とトレンチ構造の側壁との間に横方向に配置されている（図８は例として３つの第２の遮蔽構造８２３．１、８２３．２、８２３．２を示す）。少なくとも１つの第２の遮蔽構造８２３．１、８２３．２、８２３．３は、例えば、第２の導電型と、第３のドーピングレベルとを有する。少なくとも１つの第２の遮蔽構造８２３．１、８２３．２、８２３．３は、一実施例では、例えば図１８に示されるように、第１の厚さを有する少なくとも１つの領域と、第１の厚さより小さい第２の厚さを有する別の領域と、を有する。

【0058】

エッジ終端構造２１５は、少なくとも部分的に、遮蔽構造２３と、少なくとも１つの第２の遮蔽構造８２３．１、８２３．２、８２３．３との間に配置されてもよい。
様々な実施形態において、エッジ終端構造２１５は、遮蔽構造２３がドリフト領域２１から分離されるように構成されてもよい。様々な実施形態において、エッジ終端構造２１５は、遮蔽構造２３および少なくとも１つの第２の遮蔽構造８２３．１、８２３．２、８２３．３が、ドリフト領域２１から分離されるように配置されてもよい。

【0059】

遮蔽構造２３の第２の領域２３．２は、図２に示されるように、トレンチ構造の側壁からより大きい距離で配置されている遮蔽構造２３の側に配置されてもよい。代替的に、遮蔽構造２３の第２の領域２３．２は、トレンチ構造の側壁からより少ない距離で配置されている遮蔽構造２３の側に配置されている。

【0060】

様々な実施形態において、第３の遮蔽構造９２３および第２のエッジ終端構造２１５．２は、例えば図１０および図１２に示されるように、ドリフト領域２１上または上方に形成されてもよい。遮蔽構造２３は、第３の遮蔽構造９２３と、トレンチ構造の側壁との間に横方向に配置されている。第３の遮蔽構造９２３は、第２の導電型と、第４のドーピングレベルと、を有する。第３の遮蔽構造９２３は、第３の厚さを有する第３の領域２３．１と、第３の厚さよりも小さい第４の厚さを有する第４の領域２３．２と、を少なくとも有する。第２のエッジ終端構造２１５．２は、第２の導電型と、第４のドーピングレベルとは異なる第５のドーピングレベルと、を有する。第２のエッジ終端構造２１５．２は、少なくとも第３の遮蔽構造９２３の第４の領域で、ドリフト領域２１と、第３の遮蔽構造９２３との間に配置されている。エッジ終端構造２１５は、遮蔽構造２３および第３の遮蔽構造９２３をドリフト領域２１から分離するように配置されてもよい。少なくとも１つの第２の遮蔽構造８２３．１、８２３．２は、遮蔽構造２３と、第３の遮蔽構造９２３との間に横方向に配置されてもよい。

【0061】

様々な実施形態において、チャネルストッパ２１４（チャネルストップ構造）は、ドリフト領域２１上または上方に形成されている。遮蔽構造２３は、トレンチ構造の側壁と、チャネルストッパ２１４との間に配置されてもよい。遮蔽構造２３の第２の領域２３．２は、チャネルストッパ２１４からより大きい距離で配置されている遮蔽構造２３の側に配置されてもよい。

【0062】

様々な実施形態において、チャネルストッパ２１４は、ドリフト領域２１上または上方に配置され、さらなるエッジ終端構造２１５．３は、遮蔽構造２３と、チャネルストッパ２１４との間に配置されている。

【0063】

例えば、遮蔽構造２３と、第２および第３の遮蔽構造８２３．１、８２３．２、８２３．３、９２３の少なくとも１つとは、共通のエッジ終端構造２１５．１によってドリフト領域２１から分離されている。

【0064】

図２０は、様々な実施形態に係る縦型半導体素子の形成方法２０００のフローチャートを示す。以下では説明のために、特徴に図２～図１９に示された例示的な実施形態の参照符号が付されている。

【0065】

様々な実施形態において、縦型半導体素子の形成方法２０００は、（２００８において）第１の導電型を備えたドリフト領域２１を形成するステップと、（２０１０において）ドリフト領域２１上または上方にトレンチ構造を形成するステップと、（２０２０において）ドリフト領域２１上または上方にトレンチ構造の少なくとも１つの側壁に横方向に隣接して配置された遮蔽構造２３を形成するステップであって、遮蔽構造２３は、第１の導電型とは異なる第２の導電型を有し、遮蔽構造２３は、第１の厚さを有する第１の領域２３．１と、第１の厚さよりも小さい第２の厚さを有する第２の領域２３．２と、を少なくとも有するステップと、（２０３０において）ドリフト領域２１上または上方にエッジ終端構造２１５を形成するステップであって、エッジ終端構造２１５は第２の導電型を有し、遮蔽構造２３は第１のドーピングレベルを有し、エッジ終端構造２１５は第１のドーピングレベルとは異なる第２のドーピングレベルを有し、エッジ終端構造２１５は、少なくとも遮蔽構造２３の第２の領域で、ドリフト領域２１と、遮蔽構造２３との間に配置されているステップと、を有する。

【0066】

遮蔽構造２３、８２３．１、８２３．２、８２３．３、９２３およびエッジ終端構造２１５．１、２１５．２、２１５．３は、例えばイオン注入によって形成でき、例えば、ＳｉＣトレンチ構造またはＳｉＣドリフト領域の場合はアルミニウムイオン注入によって、ＧａＮトレンチ構造またはＧａＮドリフト領域の場合はＭｇイオンによって形成することができる。高エネルギーイオン注入を行わずにドリフト領域に深く埋設された遮蔽構造またはエッジ終端構造を提供するために、その底部２１６で注入が行われる遮蔽構造トレンチ構造を形成してもよい。

【0067】

様々な実施形態において、遮蔽構造２３、８２３．１、８２３．２、８２３．３、９２３およびエッジ終端構造２１５．１、２１５．２、２１５．３の一部または全部は、いわゆるＴｏｔ注入（Ｔｏｔ Ｉｍｐｌａｎｔａｔｉｏｎ）を用いて形成されてもよい。その際、遮蔽構造またはエッジ終端構造は、ＳｉＣまたはＧａＮドリフト領域においてドーピングを引き起こさないイオン種、例えばアルゴンイオンを注入することによって形成される。これらの遮蔽構造またはエッジ終端構造は、電気導電性でなくなる。したがって、遮蔽効果は維持される。このような電気的に非導電性の遮蔽構造をソース電極に接続することは任意である。

【0068】

エッジ終端２２０は、様々な実施形態によれば、図５～図７に示されるように、例えばＳｉＣなどの半導体材料からウェハ／基板２２を提供するステップと、例えばエピタキシによって、異なるドーピングの同じ性質の材料を形成、例えば成長させるステップと、例えば、ｎソース６、ｎ＋チャネルストッパ２７（任意）、ｐチャネル５、ｎ拡張部８（任意）、ｐ＋遮蔽構造２３、さらなるｐ＋遮蔽構造８２３．１、８２３．２、８２３．３、９２３（任意）の領域を注入することによって、適切なマスクを用いて適切なドーピングの機能層をドープするステップと、遮蔽構造トレンチ構造２３．３を形成するステップと、を有する方法によって製造されてもよい。

【0069】

本方法は、例えば、エッジ終端構造２１５、２１５．１、２１５．２、２１５．３（任意）の領域を注入することによって、適切なマスクを用いて適切なドーピングのさらなる機能層をドープするステップと、ドーパントを活性化するために熱処理するステップと、をさらに有してもよい。

【0070】

本方法は、ＭＯＳヘッドのパターニング、例えば適切なマスクを用いてゲートトレンチ構造を敷設するステップと、誘電体、例えばゲート酸化物９、例えばＳｉＯ_２を被着するステップと、ゲート電極１１、例えばポリシリコンを被着するステップと、をさらに有してもよい。

【0071】

異なるガスによる熱処理は、前述の各ステップの後に任意で行われる。
本方法は、誘電体構造１０、２１０を形成するステップ、例えば１つまたは複数の絶縁層１０、２１０を被着するステップと、半導体基板２２の前面の一部に電極１２、２１２．１を形成するステップと、半導体素子の上面に適切なマスクおよびプロセスを用いて前面メタライゼーション層２１２およびパッシベーション層（図示せず）を被着するステップと、任意にウェハを薄研削した後に適切なプロセスを用いてウェハの背面にドレインメタライゼーション層２１３を被着するステップと、をさらに有してもよい。

【0072】

ｐ＋遮蔽構造２３、遮蔽構造トレンチ構造２３．３、およびエッジ終端構造２１５を示すプロセス実施部分の実施形態は、図５～図７にエッジ終端２２０について示されている。これにより、遮蔽構造トレンチ構造２３．３およびエッジ終端構造２１５を遮蔽構造２３に少なくとも部分的に自己整合的に生成することができる。

【0073】

図５によると、遮蔽構造２３がｐ＋マスク２１９を用いた注入によって生成された後、ｐエッジマスク２２１を被着して、フォトリソグラフィ的にパターニングしてもよい。図６によると、ｐ＋マスク２１９のエッチングは、ｐエッジマスク２２１をマスキングとして用いて行ってもよく、同時に遮蔽構造トレンチ構造２３．３を形成してもよい。チャネルストッパ２７の方向を向くエッジは、これによって、ｐ＋遮蔽構造２３に自己整合され、図６に示されるように、ｐ＋遮蔽構造２３の底面のすぐ内側に位置してもよい。図７によると、エッジ終端構造２１５の注入が行われてもよい。この一連の方法は、製造方法における前述のまたは他の適切な箇所で実施されてもよい。

【0074】

説明および図示された実施形態は、例示のためにのみ選択されている。異なる実施形態は、完全に、または個々の特徴に関連して、互いに組み合わせてもよい。また、一実施形態は、別の実施形態の特徴によって補足されてもよい。さらに、記載された方法ステップは、記載された順序以外で繰り返され、実施されてもよい。特に、本発明は、記載された方法に限定されない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】