知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-13
(45)【発行日】2024-09-25
(54)【発明の名称】光電変換装置、光電変換装置の製造方法、半導体装置の製造方法
(51)【国際特許分類】
H01L 27/146 20060101AFI20240917BHJP
H04N 25/70 20230101ALI20240917BHJP
H01L 21/822 20060101ALI20240917BHJP
H01L 27/04 20060101ALI20240917BHJP
H01L 27/00 20060101ALI20240917BHJP
【ＦＩ】
H01L27/146 A
H04N25/70
H01L27/04 T
H01L27/04 E
H01L27/00 301B
H01L27/146 D
H01L27/146 Z
【請求項の数】
17
(21)【出願番号】P 2019161284
(22)【出願日】2019-09-04
(65)【公開番号】P2020098901
(43)【公開日】2020-06-25
【審査請求日】2022-09-02
(31)【優先権主張番号】P 2018234636
(32)【優先日】2018-12-14
(33)【優先権主張国・地域又は機関】JP
【前置審査】
(73)【特許権者】
【識別番号】000001007
【氏名又は名称】キヤノン株式会社
(74)【代理人】
【識別番号】110002860
【氏名又は名称】弁理士法人秀和特許事務所
(72)【発明者】
【氏名】石井 龍之介
(72)【発明者】
【氏名】大瀬戸 彬
(72)【発明者】
【氏名】加藤 達典
(72)【発明者】
【氏名】渡邉 高典
(72)【発明者】
【氏名】柿沼 伸明
(72)【発明者】
【氏名】小林 広明
(72)【発明者】
【氏名】櫻井 克仁
【審査官】田邊 顕人
(56)【参考文献】
【文献】特開２０１４－０８６５９６（ＪＰ，Ａ）
【文献】特開平０４－０８５９６１（ＪＰ，Ａ）
【文献】国際公開第２０１５／１５９７６６（ＷＯ，Ａ１）
【文献】特開２０１５－１６５５４４（ＪＰ，Ａ）
【文献】特開２０１８－０８５６４５（ＪＰ，Ａ）
【文献】特開２０１８－１５７３８７（ＪＰ，Ａ）
【文献】国際公開第２０１６／１４３５５３（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１３／０２６５０６６（ＵＳ，Ａ１）
【文献】特開２００３－２９７８８７（ＪＰ，Ａ）
【文献】国際公開第２００２／０６３６７５（ＷＯ，Ａ１）
【文献】米国特許第６５８６２６６（ＵＳ，Ｂ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／１４６
Ｈ０４Ｎ ２５／７０
Ｈ０１Ｌ ２１／８２２
Ｈ０１Ｌ ２７／００
(57)【特許請求の範囲】
【請求項1】
光電変換素子を含む画素回路を有する第１基板と、前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板と、
前記第１基板と前記第２基板とを電気的に接続する接続部と、
検査回路と、
を有し、
前記検査回路は、前記第１基板および前記第２基板の一方の基板に形成され、かつ、前記検査回路における電源接続端子に、当該一方の基板における第１電位を供給する配線が接続され、
前記検査回路における前記電源接続端子とは異なる、入力端子および出力端子の少なくとも一方に、第２電位が供給されており、
前記接続部は、前記入力端子および出力端子の少なくとも一方に接続される、
ことを特徴とする光電変換装置。
【請求項2】
前記検査回路は、前記画素回路または前記信号処理回路を検査する回路である、ことを特徴とする請求項１記載の光電変換装置。
【請求項3】
前記検査回路は、前記検査回路の形成された前記一方の基板における、前記検査回路とは別の回路と共通の電源配線に接続されていることによって、前記第１電位が供給されている、ことを特徴とする請求項１または２に記載の光電変換装置。
【請求項4】
前記検査回路は、前記接続部を介して、前記第１基板および第２基板のうち前記検査回路が設けられていない基板における回路と共通の電源配線に接続されていることによって、前記第２電位が供給されている、ことを特徴とする請求項１から３のいずれか１項に記載の光電変換装置。
【請求項5】
前記第１基板は、前記画素回路とは別の周辺回路を有し、前記検査回路は、前記第２基板に形成されており、
前記検査回路は、前記信号処理回路と共通の電源配線に接続されていることによって、前記第１電位が供給されており
前記検査回路は、前記接続部を介して、前記周辺回路と共通の電源配線に接続されていることによって、前記第２電位が供給されている、
ことを特徴とする請求項１から４のいずれか１項に記載の光電変換装置。
【請求項6】
前記第１基板は、前記画素回路とは別の周辺回路を有し、前記検査回路は、前記第１基板に形成されており、
前記検査回路は、前記周辺回路と共通の電源配線に接続されていることによって、前記第１電位が供給されており
前記検査回路は、前記接続部を介して、前記信号処理回路と共通の電源配線に接続されていることによって、前記第２電位が供給されている、
ことを特徴とする請求項１から４のいずれか１項に記載の光電変換装置。
【請求項7】
前記第１基板の前記画素回路と、前記第２基板の前記信号処理回路とを電気的に接続する第２接続部を有する、ことを特徴とする請求項１から６のいずれか１項に記載の光電変換装置。
【請求項8】
請求項１から７のいずれか１項に記載の光電変換装置と、前記光電変換装置から出力される信号を処理する信号処理装置と、
を有することを特徴とする撮像システム。
【請求項9】
移動体であって、請求項１から７のいずれか１項に記載の光電変換装置と、
移動装置と、
前記光電変換装置から出力される信号から情報を取得する処理装置と、
前記情報に基づいて前記移動装置を制御する制御装置と、
を有することを特徴とする移動体。
【請求項10】
光電変換素子を含む画素回路を有する第１基板を用意するステップと、前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板と前記第２基板とを電気的に接続する接続部を形成する接合ステップと、を有し、
前記第１基板および前記第２基板の一方の基板は、当該一方の基板における第１電位を供給するための配線に接続された電源接続端子を有する検査回路を含み、
前記接合ステップは、
前記検査回路の前記電源接続端子とは別の入力端子または出力端子を用いて前記接続部を形成する工程と、
前記検査回路の前記入力端子または前記出力端子を、第２電位を供給するための配線に接続する工程と、
を含む、
ことを特徴とする光電変換装置の製造方法。
【請求項11】
前記接合ステップの前に、前記検査回路の形成された前記一方の基板を検査する検査ステップを有し、前記検査ステップは、前記検査回路の前記入力端子または前記出力端子にプローブを接触させる工程を含む、
ことを特徴とする請求項１０に記載の光電変換装置の製造方法。
【請求項12】
第１基板と接合するための第２基板を有する半導体装置の製造方法であって、前記第１基板に配された第１回路を駆動するため、または、前記第１回路からの信号を処理するための第２回路と、前記第２回路を検査するための検査回路と、を有する前記第２基板を形成する形成ステップと、
前記検査回路の入力端子および出力端子の少なくとも一方にプローブを接触させることで前記第２回路を検査する検査ステップと、
を有し、
前記形成ステップにおいて、前記検査回路の入力端子および出力端子の少なくとも一方は、前記第１基板における所定の電位を供給するための配線に接続されるように構成されている、
ことを特徴とする半導体装置の製造方法。
【請求項13】
前記検査ステップの後に、前記検査回路の前記入力端子および前記出力端子の少なくとも一方を前記第１基板における所定の電位を供給するための配線に接続する接合ステップをさらに有する、ことを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項14】
光電変換素子を含む画素回路を有する第１基板を用意するステップと、前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板および前記第２基板の一方の基板に形成された検査回路の電源接続端子に、当該一方の基板より第１電位を供給するステップと、
前記検査回路の前記電源接続端子とは異なる、入力端子および出力端子の少なくとも一方にプローブを接触させる検査ステップと、
前記第１基板と前記第２基板とを接合部によって接合することにより、前記入力端子および前記出力端子の少なくとも一方を、第２電位を供給するための配線に電気的に接続する接合ステップと、
を有し、
前記接合ステップは、
前記検査ステップにおいてプローブを接触させた後に、前記検査回路の形成された前記一方の基板に酸化膜を成膜し、前記酸化膜を平坦化する工程と、
前記プローブを接触させた前記検査回路の端子に、前記接合部を形成する工程と、
を含む、
ことを特徴とする光電変換装置の製造方法。
【請求項15】
光電変換素子を含む画素回路を有する第１基板を用意するステップと、前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板および前記第２基板の一方の基板に形成された複数の検査回路の電源接続端子のそれぞれに、当該一方の基板より第１電位を供給するステップと、
前記複数の検査回路のうちの第１の検査回路の前記電源接続端子とは異なる、入力端子および出力端子の少なくとも一方にプローブを接触させる検査ステップと、
前記第１基板と前記第２基板とを接合部によって接合することにより、前記入力端子および前記出力端子の少なくとも一方を、第２電位を供給するための配線に電気的に接続する接合ステップと、
を有し、
前記接合ステップは、
前記検査ステップにおいてプローブを接触させた後に、前記複数の検査回路の形成された前記一方の基板に酸化膜を成膜し、前記酸化膜を平坦化する工程と、
前記複数の検査回路のうちの前記プローブを接触させていない第２の検査回路の端子に、前記接合部を形成する工程と、
を含み、
前記第１の検査回路と前記第２の検査回路とは、前記複数の検査回路の形成された前記一方の基板において電気的に接続されている、
ことを特徴とする光電変換装置の製造方法。
【請求項16】
光電変換素子を含む画素回路を有する第１基板を用意するステップと、前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板および前記第２基板の一方の基板に形成された検査回路の電源接続端子に、当該一方の基板より第１電位を供給するステップと、
前記検査回路であって、互いに接続されている前記電源接続端子とは異なる複数の端子を含む前記検査回路のうちの第１入力端子および第１出力端子の少なくとも一方にプローブを接触させる検査ステップと、
前記第１基板と前記第２基板とを接合部によって接合することにより、前記第１入力端子および前記第１出力端子の少なくとも一方を、第２電位を供給するための配線に電気的に接続する接合ステップと、
を有し、
前記接合ステップは、
前記検査ステップにおいてプローブを前記第１入力端子および前記第１出力端子の少なくとも一方に接触させた後に、前記第１基板と前記第２基板のうちの前記一方の基板に酸化膜を成膜する工程と、
前記酸化膜を平坦化する工程と、
前記検査回路の前記複数の端子における、前記第１入力端子とは異なる第２入力端子および前記第１出力端子とは異なる第２出力端子に、前記接合部を形成する工程と、
を含む、
ことを特徴とする光電変換装置の製造方法。
【請求項17】
前記第２入力端子および前記第２出力端子は、少なくとも前記検査ステップの期間において、前記プローブと接触していない、ことを特徴とする請求項１６に記載の光電変換装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、光電変換装置、光電変換装置の製造方法、半導体装置の製造方法に関する。
【背景技術】
【0002】
デジタルスチルカメラやカムコーダなどに用いられるＣＣＤ型や増幅型の固体撮像装置においては、機能が異なる複数の半導体チップを貼り合わせて電気的に接続する積層型構造が提案されている。この積層型構造で形成される固体撮像装置（以下、光電変換装置）は各半導体チップに合わせて最適なプロセス、回路を形成することが可能であるので、装置の高機能化が容易である。また、光電変換装置において、半導体チップを貼り合わせる前に検査回路による測定を実施し、この測定によってウエハの選別、棄却、または冗長リペアの処理を行うことが提案されている。
【先行技術文献】
【特許文献】
【0003】
【文献】国際公開第２０１５／１５９７６６号
【発明の概要】
【発明が解決しようとする課題】
【0004】
ここで、発明者は、検査回路において入力または出力の電位が安定しない場合には、検査回路の動作が不安定な状態に変化して、電圧変動が起こる可能性があることを見出した。そして、発明者は、この影響により、容量結合を介して光電変換装置（センサ）の動作にノイズ信号が重畳されることを見出した。
【0005】
これに対して特許文献１では、検査回路に対して電位（電源電位）を与える電源に加えて、検査回路の入出力端子（電極；パッド）が積層接続部を介して、外部接続用パッドに接続しているため、検査回路の入力または出力の電位が安定している。
【0006】
しかし、この特許文献１では、検査回路の入力または出力の電位を安定させるための外部接続用パッドが必要であるため、半導体チップの集積度が低下してしまう。また、特許文献１には、外部接続用パッドと接続しない検査回路に対する電位の安定方法（処置）についての記載がない。つまり、検査回路を有する光電変換装置において、集積度の向上と低ノイズ化を両立することができなかった。
【0007】
そこで、本発明は、検査回路を有する光電変換装置であって、集積度が高く、低ノイズな光電変換装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の第１の態様は、
光電変換素子を含む画素回路を有する第１基板と、
前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板と、
前記第１基板と前記第２基板とを電気的に接続する接続部と、
検査回路と、
を有し、
前記検査回路は、前記第１基板および前記第２基板の一方の基板に形成され、かつ、前記検査回路における電源接続端子に、当該一方の基板における第１電位を供給する配線が接続され、
前記検査回路における前記電源接続端子とは異なる、入力端子および出力端子の少なくとも一方に、第２電位が供給されており、
前記接続部は、前記入力端子および出力端子の少なくとも一方に接続される、
ことを特徴とする光電変換装置である。
光電変換素子を含む画素回路を有する第１基板と、
前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板と、
前記第１基板と前記第２基板とを電気的に接続する接続部と、
検査回路と、
を有し、
前記検査回路は、前記第１基板および前記第２基板の一方の基板に形成され、かつ、前記検査回路における電源接続端子に、当該一方の基板における第１電位を供給する配線が接続され、
前記検査回路における前記電源接続端子とは異なる、入力端子および出力端子の少なくとも一方に、第２電位が供給されており、
前記接続部は、前記入力端子および出力端子の少なくとも一方に接続される、
ことを特徴とする光電変換装置である。
【0009】
本発明の第２の態様は、
光電変換素子を含む画素回路を有する第１基板を用意するステップと、
前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板と前記第２基板とを電気的に接続する接続部を形成する接合ステップと、を有し、
前記第１基板および前記第２基板の一方の基板は、当該一方の基板における第１電位を供給するための配線に接続された電源接続端子を有する検査回路を含み、
前記接合ステップは、
前記検査回路の前記電源接続端子とは別の入力端子または出力端子を用いて前記接続部を形成する工程と、
前記検査回路の前記入力端子または前記出力端子を、第２電位を供給するための配線に接続する工程と、
を含む、
ことを特徴とする光電変換装置の製造方法である。
光電変換素子を含む画素回路を有する第１基板を用意するステップと、
前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板と前記第２基板とを電気的に接続する接続部を形成する接合ステップと、を有し、
前記第１基板および前記第２基板の一方の基板は、当該一方の基板における第１電位を供給するための配線に接続された電源接続端子を有する検査回路を含み、
前記接合ステップは、
前記検査回路の前記電源接続端子とは別の入力端子または出力端子を用いて前記接続部を形成する工程と、
前記検査回路の前記入力端子または前記出力端子を、第２電位を供給するための配線に接続する工程と、
を含む、
ことを特徴とする光電変換装置の製造方法である。
【0010】
本発明の第３の態様は、
第１基板と接合するための第２基板を有する半導体装置の製造方法であって、
前記第１基板に配された第１回路を駆動するため、または、前記第１回路からの信号を処理するための第２回路と、前記第２回路を検査するための検査回路と、を有する前記第２基板を形成する形成ステップと、
前記検査回路の入力端子および出力端子の少なくとも一方にプローブを接触させることで前記第２回路を検査する検査ステップと、
を有し、
前記形成ステップにおいて、前記検査回路の入力端子および出力端子の少なくとも一方は、前記第１基板における所定の電位を供給するための配線に接続されるように構成されている、
ことを特徴とする半導体装置の製造方法である。
第１基板と接合するための第２基板を有する半導体装置の製造方法であって、
前記第１基板に配された第１回路を駆動するため、または、前記第１回路からの信号を処理するための第２回路と、前記第２回路を検査するための検査回路と、を有する前記第２基板を形成する形成ステップと、
前記検査回路の入力端子および出力端子の少なくとも一方にプローブを接触させることで前記第２回路を検査する検査ステップと、
を有し、
前記形成ステップにおいて、前記検査回路の入力端子および出力端子の少なくとも一方は、前記第１基板における所定の電位を供給するための配線に接続されるように構成されている、
ことを特徴とする半導体装置の製造方法である。
【0011】
本発明の第４の態様は、
光電変換素子を含む画素回路を有する第１基板を用意するステップと、
前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板および前記第２基板の一方の基板に形成された検査回路の電源接続端子に、当該一方の基板より第１電位を供給するステップと、
前記検査回路の前記電源接続端子とは異なる、入力端子および出力端子の少なくとも一方にプローブを接触させる検査ステップと、
前記第１基板と前記第２基板とを接合部によって接合することにより、前記入力端子および前記出力端子の少なくとも一方を、第２電位を供給するための配線に電気的に接続す
る接合ステップと、
を有し、
前記接合ステップは、
前記検査ステップにおいてプローブを接触させた後に、前記検査回路の形成された前記一方の基板に酸化膜を成膜し、前記酸化膜を平坦化する工程と、
前記プローブを接触させた前記検査回路の端子に、前記接合部を形成する工程と、
を含む、
ことを特徴とする光電変換装置の製造方法である。
光電変換素子を含む画素回路を有する第１基板を用意するステップと、
前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板および前記第２基板の一方の基板に形成された検査回路の電源接続端子に、当該一方の基板より第１電位を供給するステップと、
前記検査回路の前記電源接続端子とは異なる、入力端子および出力端子の少なくとも一方にプローブを接触させる検査ステップと、
前記第１基板と前記第２基板とを接合部によって接合することにより、前記入力端子および前記出力端子の少なくとも一方を、第２電位を供給するための配線に電気的に接続す
る接合ステップと、
を有し、
前記接合ステップは、
前記検査ステップにおいてプローブを接触させた後に、前記検査回路の形成された前記一方の基板に酸化膜を成膜し、前記酸化膜を平坦化する工程と、
前記プローブを接触させた前記検査回路の端子に、前記接合部を形成する工程と、
を含む、
ことを特徴とする光電変換装置の製造方法である。
【0012】
本発明の第５の態様は、
光電変換素子を含む画素回路を有する第１基板を用意するステップと、
前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板および前記第２基板の一方の基板に形成された複数の検査回路の電源接続端子のそれぞれに、当該一方の基板より第１電位を供給するステップと、
前記複数の検査回路のうちの第１の検査回路の前記電源接続端子とは異なる、入力端子および出力端子の少なくとも一方にプローブを接触させる検査ステップと、
前記第１基板と前記第２基板とを接合部によって接合することにより、前記入力端子および前記出力端子の少なくとも一方を、第２電位を供給するための配線に電気的に接続する接合ステップと、
を有し、
前記接合ステップは、
前記検査ステップにおいてプローブを接触させた後に、前記複数の検査回路の形成された前記一方の基板に酸化膜を成膜し、前記酸化膜を平坦化する工程と、
前記複数の検査回路のうちの前記プローブを接触させていない第２の検査回路の端子に、前記接合部を形成する工程と、
を含み、
前記第１の検査回路と前記第２の検査回路とは、前記複数の検査回路の形成された前記一方の基板において電気的に接続されている、
ことを特徴とする光電変換装置の製造方法である。
本発明の第６の態様は、
光電変換素子を含む画素回路を有する第１基板を用意するステップと、
前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板および前記第２基板の一方の基板に形成された検査回路の電源接続端子に、当該一方の基板より第１電位を供給するステップと、
前記検査回路であって、互いに接続されている前記電源接続端子とは異なる複数の端子を含む前記検査回路のうちの第１入力端子および第１出力端子の少なくとも一方にプローブを接触させる検査ステップと、
前記第１基板と前記第２基板とを接合部によって接合することにより、前記第１入力端子および前記第１出力端子の少なくとも一方を、第２電位を供給するための配線に電気的に接続する接合ステップと、
を有し、
前記接合ステップは、
前記検査ステップにおいてプローブを前記第１入力端子および前記第１出力端子の少なくとも一方に接触させた後に、前記第１基板と前記第２基板のうちの前記一方の基板に酸化膜を成膜する工程と、
前記酸化膜を平坦化する工程と、
前記検査回路の前記複数の端子における、前記第１入力端子とは異なる第２入力端子および前記第１出力端子とは異なる第２出力端子に、前記接合部を形成する工程と、
を含む、
ことを特徴とする光電変換装置の製造方法である。
光電変換素子を含む画素回路を有する第１基板を用意するステップと、
前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板および前記第２基板の一方の基板に形成された複数の検査回路の電源接続端子のそれぞれに、当該一方の基板より第１電位を供給するステップと、
前記複数の検査回路のうちの第１の検査回路の前記電源接続端子とは異なる、入力端子および出力端子の少なくとも一方にプローブを接触させる検査ステップと、
前記第１基板と前記第２基板とを接合部によって接合することにより、前記入力端子および前記出力端子の少なくとも一方を、第２電位を供給するための配線に電気的に接続する接合ステップと、
を有し、
前記接合ステップは、
前記検査ステップにおいてプローブを接触させた後に、前記複数の検査回路の形成された前記一方の基板に酸化膜を成膜し、前記酸化膜を平坦化する工程と、
前記複数の検査回路のうちの前記プローブを接触させていない第２の検査回路の端子に、前記接合部を形成する工程と、
を含み、
前記第１の検査回路と前記第２の検査回路とは、前記複数の検査回路の形成された前記一方の基板において電気的に接続されている、
ことを特徴とする光電変換装置の製造方法である。
本発明の第６の態様は、
光電変換素子を含む画素回路を有する第１基板を用意するステップと、
前記画素回路を駆動する、または、前記画素回路からの信号を処理する信号処理回路を有する第２基板を用意するステップと、
前記第１基板および前記第２基板の一方の基板に形成された検査回路の電源接続端子に、当該一方の基板より第１電位を供給するステップと、
前記検査回路であって、互いに接続されている前記電源接続端子とは異なる複数の端子を含む前記検査回路のうちの第１入力端子および第１出力端子の少なくとも一方にプローブを接触させる検査ステップと、
前記第１基板と前記第２基板とを接合部によって接合することにより、前記第１入力端子および前記第１出力端子の少なくとも一方を、第２電位を供給するための配線に電気的に接続する接合ステップと、
を有し、
前記接合ステップは、
前記検査ステップにおいてプローブを前記第１入力端子および前記第１出力端子の少なくとも一方に接触させた後に、前記第１基板と前記第２基板のうちの前記一方の基板に酸化膜を成膜する工程と、
前記酸化膜を平坦化する工程と、
前記検査回路の前記複数の端子における、前記第１入力端子とは異なる第２入力端子および前記第１出力端子とは異なる第２出力端子に、前記接合部を形成する工程と、
を含む、
ことを特徴とする光電変換装置の製造方法である。
【発明の効果】
【0013】
本発明によれば、検査回路を有する光電変換装置であって、集積度が高く、低ノイズな光電変換装置を提供することができる。
【図面の簡単な説明】
【0014】
【図1】実施例１に係る固体撮像装置を模式的に示した断面図である。
【図2】実施例１に係る固体撮像装置を模式的に示した回路図である。
【図3】実施例２に係る固体撮像装置を模式的に示した断面図である。
【図4】実施例２に係る固体撮像装置を模式的に示した回路図である。
【図5】実施例に係る固体撮像装置の製造方法のフローチャートである。
【図6】実施例３に係る固体撮像装置を模式的に示した回路図である。
【図7】実施例６に係る撮像システムの構成例を表す図である。
【図8】実施例７に係る撮像システムおよび移動体の構成例を表す図である。
【図9】実施例４に係る固体撮像装置を模式的に示した断面図である。
【図10】実施例４に係る固体撮像装置の製造過程を示す断面図である。
【図11】実施例４に係る固体撮像装置の製造過程を示す断面図である。
【図12】実施例５に係る固体撮像装置を模式的に示した断面図である。
【図13】実施例５に係る固体撮像装置の製造過程を示す断面図である。
【図14】実施例５に係る固体撮像装置の製造過程を示す断面図である。
【発明を実施するための形態】
【0015】
以下、添付図面を参照して本発明の実施例を説明するが、この発明は、以下の実施の形態（実施例）に限定されるものではない。
【0016】
＜実施例１＞
本発明の実施例１では、２つの半導体基板が積層した光電変換装置において、一方の半導体基板に形成された検査回路に電位（電源電位）の供給がされており、さらに当該検査回路が積層接続部を介して他方の半導体基板における他の電位と接続される。これによって、当該供給される電位が変化した場合においても、検査回路における電位（電圧）を安定させることができるため、ノイズの発生を抑制することができる。また、本実施例では、当該他の電位と接続するために外部接続用パットを用いることがないため、光電変換装
置における集積度が向上する。
本発明の実施例１では、２つの半導体基板が積層した光電変換装置において、一方の半導体基板に形成された検査回路に電位（電源電位）の供給がされており、さらに当該検査回路が積層接続部を介して他方の半導体基板における他の電位と接続される。これによって、当該供給される電位が変化した場合においても、検査回路における電位（電圧）を安定させることができるため、ノイズの発生を抑制することができる。また、本実施例では、当該他の電位と接続するために外部接続用パットを用いることがないため、光電変換装
置における集積度が向上する。
【0017】
【0018】
［固体撮像装置の断面構成］
図１は、固体撮像装置１００の断面図を示す。固体撮像装置１００は、半導体基板１０１と半導体基板１０２の２つの半導体基板を貼り合わせた（接合させた）積層構造によって構成されている。ここで、半導体基板１０１と半導体基板１０２とは、積層接続部１３０によって、電気的に接続されている。従って、積層接続部１３０は、半導体基板１０１と半導体基板１０２とのどちらにも含まれないということもできるし、どちらにも含まれるということもできる。
図１は、固体撮像装置１００の断面図を示す。固体撮像装置１００は、半導体基板１０１と半導体基板１０２の２つの半導体基板を貼り合わせた（接合させた）積層構造によって構成されている。ここで、半導体基板１０１と半導体基板１０２とは、積層接続部１３０によって、電気的に接続されている。従って、積層接続部１３０は、半導体基板１０１と半導体基板１０２とのどちらにも含まれないということもできるし、どちらにも含まれるということもできる。
【0019】
半導体基板１０１は、センサの機能を有している。より詳細には、半導体基板１０１は、フォトダイオード１１０－１や選択トランジスタ１１０－２などから構成される光電変換素子を有する画素回路１１０と、周辺回路１１１を有する。
【0020】
また、半導体基板１０１には、外部に接続するための電極である外部接続用パッド２２０が形成されている。ここで、外部接続用パッド２２０は、半導体基板１０１に形成したＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ Ｖｉａ）２２５を介してワイヤボンディングすることが可能である。
【0021】
半導体基板１０２は、画素回路１１０（光電変換素子；センサ）を駆動するためのロジック回路（論理回路；信号処理回路）１１２を有する。または、ロジック回路１１２は、メモリや垂直信号線などを含み、光電変換素子が出力する信号を処理するものであってもよい。なお、画素回路１１０を駆動する処理も信号処理に含まれるといえる。なお、このようなロジック回路１１２の構成の一部を、周辺回路１１１が有していてもよい。なお、ロジック回路１１２は、上述のような信号処理を実施するために、積層接続部１３０と同様の構成を有する他の積層接続部によって画素回路１１０と電気的に接続されている。
【0022】
また、本実施例では、半導体基板１０２には、ロジック回路１１２と同一の電源（電源配線）に電気的に接続されている検査回路１２０が形成されている。ここで、検査回路１２０は、半導体基板１０２を検査する場合に外部との入出力（接続）に用いる、入出力端子１３０－２と接続されている。従って、検査回路１２０は、ロジック回路１１２と同一の電源に電気的に接続される電源接続部（不図示）と、入出力端子１３０－２とを有しているともいえる。なお、本実施例では、検査回路１２０において、電源接続部（電源接続端子）と入出力端子１３０－２とは異なるノード（構成）である。なお、本実施例における入出力端子１３０－２は、入力端子および出力端子との両方を有するものとして説明するが、入力端子と出力端子のいずれか一方を有するものであってもよい。
【0023】
ここで、検査回路１２０には、２つの半導体基板を貼り合わせた後も測定するものと、貼り合わせた後は測定しないものとが存在する。例えば、画素における垂直信号線やメモリなどのロジック回路１１２における歩留りを検査する検査回路１２０は、貼り合わせ後の測定を行わない。このように、貼り合わせ後に検査を行うことのない検査回路１２０は、ロジック回路１１２と同一の電位（電源電位）以外に接続される必要が特にないため、電位が不安定な状態に変化して、ノイズが発生する可能性が高い。従って、本実施例におけるノイズの抑制がより効果的に発揮される。なお、検査回路１２０は、半導体基板１０１に形成される場合には、画素回路１１０や周辺回路１１１における歩留りを検査する回路であってもよい。
【0024】
【0025】
図２（Ａ）は、２つの半導体基板の貼り合わせ前の半導体基板１０２を模式的に示した回路図である。上述のように、半導体基板１０２は、ロジック回路１１２と検査回路１２０を有する。ここで、半導体基板１０２に設けたパッド（不図示）に対して、ロジック回路１１２および検査回路１２０を動作させるための電位と動作パルスを与えることによって、半導体基板１０２を動作させることができる。このときに、検査回路１２０（検査回路１２０の電源接続部）とロジック回路１１２とは同一の電源（配線）に接続されており、当該電源（電源配線）から検査回路１２０に供給される電位は、ロジック回路１１２と共通の電位である電位ＶＤＤ３である。ここで、半導体基板１０２の動作開始後、検査回路１２０の入出力端子１３０－２における入力端子と出力端子の少なくともいずれかに対して、測定プローブ１４０を接触させることによって、半導体基板１０２の検査を行うことができる。これにより、半導体基板１０２の良品／不良の選定が可能である。
【0026】
ここで、積層構造形成のための貼り合わせをチップ単位で行う場合には、上述の検査を行うことによって不良チップを除外することができ、積層構造形成後の不良を未然に防ぐことができる。このため、固体撮像装置１００の形成のコスト削減が実現できる。また、貼り合わせを半導体基板単位で行う場合には、著しく不良チップの多いウエハを除外することによって、積層構造形成後の不良を未然に防ぐことができる。
【0027】
さらには、半導体基板１０１の異物、欠陥などの外観検査のデータ、膜厚分布等のインラインデータから半導体基板１０１側のチップの不良の懸念が高い場所を決定することが行われてもよい。そして、半導体基板１０２側において不良チップと判定されたものと、半導体基板１０１側の不良の可能性が高いチップとが張り合わされるようにすることによっても、積層構造形成後の不良率を低減することが可能である。
【0028】
図２（Ｂ）は、実施例１に係る固体撮像装置１００における２つの半導体基板の電気的な接続を模式的に示した回路図である。ここで、電位ＶＤＤ１は、画素回路１１０の電源の電位であり、電位ＶＤＤ２は、周辺回路１１１の電源の電位である。また、検査回路１２０の入出力端子１３０－２における入力端子と出力端子との少なくともいずれか一方は、半導体基板１０１上に形成された入出力端子１３０－１と電気的に接続されることによって、積層接続部１３０を構成する。そして、積層接続部１３０を介して、半導体基板１０１の電位（固定電位）に、検査回路１２０の入力が電気的に接続される。より詳細には、本実施例では、検査回路１２０の入力（入力端子）は、当該電位を供給する所定の電源（電源配線）と電気的に接続される。なお、検査回路１２０の入力が接続される（入力に供給される）半導体基板１０１の電位には、周辺回路１１１において使用される電源の電位ＶＤＤ２を利用することができる。このとき、積層接続部１３０に与えられる電位が、検査回路１２０の出力が固定されるような電位である場合には、検査回路１２０のホットキャリア注入現象（ホットキャリア発光現象）を抑制することができる。なお、検査回路１２０が、積層接続部１３０を介して、周辺回路１１１の電源の電位ＶＤＤ２に接続することに限らず、例えば、周辺回路１１１の出力電位に接続されていてもよい。また、検査回路１２０の入力に限らず、積層接続部１３０を介して、半導体基板１０１の電位に、検査回路１２０の出力（出力端子）が電気的に接続されていてもよい。つまり、検査回路１２０の入出力端子１３０－２における入力端子および出力端子のいずれか少なくとも一方が、半導体基板１０１の電位（固定電位）に電気的に接続されていればよい。
【0029】
［課題および効果］
ここで、本実施例が解決する課題を詳細に説明する。検査回路１２０に供給される電位
（電源電位）はロジック回路１１２と共通であるため、ロジック回路１１２を駆動させるために電位が供給されると、検査回路１２０にも電位が供給される。そのため、供給開始時には、検査回路１２０の電位が不安定に変化して、検査回路１２０に流れる電流値を所望の値に制御することができない可能性がある。このため、ホットキャリア発光現象が引き起こされて、固体撮像装置１００の出力信号に擬信号（ノイズ）が重畳される可能性がある。
ここで、本実施例が解決する課題を詳細に説明する。検査回路１２０に供給される電位
（電源電位）はロジック回路１１２と共通であるため、ロジック回路１１２を駆動させるために電位が供給されると、検査回路１２０にも電位が供給される。そのため、供給開始時には、検査回路１２０の電位が不安定に変化して、検査回路１２０に流れる電流値を所望の値に制御することができない可能性がある。このため、ホットキャリア発光現象が引き起こされて、固体撮像装置１００の出力信号に擬信号（ノイズ）が重畳される可能性がある。
【0030】
これに対して、実施例１では、積層接続部１３０を介して、半導体基板１０２に形成された検査回路１２０の入力または出力を、さらに半導体基板１０１における電位に接続する構成である。これによれば、半導体基板１０１における電位が検査回路１２０に供給され、検査回路１２０の電位を安定させることができるため、外部接続用パッドを増やすことなく、検査回路１２０に起因するノイズを低減することが可能である。
【0031】
＜実施例２＞
実施例１に係る固体撮像装置では、ロジック回路と同じ半導体基板に検査回路が形成されていたが、本実施例に係る固体撮像装置（光電変換装置）では、画素回路や周辺回路と同じ半導体基板に検査回路が形成される。以下にて、実施例２に係る固体撮像装置１００について、図３、図４（Ａ）、図４（Ｂ）、図５を用いて説明する。なお、実施例１と同様の構成については、同様の符号で示し、詳細な説明は省略する。
実施例１に係る固体撮像装置では、ロジック回路と同じ半導体基板に検査回路が形成されていたが、本実施例に係る固体撮像装置（光電変換装置）では、画素回路や周辺回路と同じ半導体基板に検査回路が形成される。以下にて、実施例２に係る固体撮像装置１００について、図３、図４（Ａ）、図４（Ｂ）、図５を用いて説明する。なお、実施例１と同様の構成については、同様の符号で示し、詳細な説明は省略する。
【0032】
［固体撮像装置の断面構成］
図３は、固体撮像装置１００の断面図を示す。ここで、実施例１と同様に、半導体基板１０１には、画素回路１１０および周辺回路１１１が形成されており、半導体基板１０２には、検査回路１１２（不図示）が形成されている。また、本実施例では、ロジック回路１１２に加えて、ロジック回路１１３が半導体基板１０２に形成されている。一方、本実施例に係る固体撮像装置１００では、実施例１と異なり、半導体基板１０１に検査回路１２１が形成されている。また、半導体基板１０２に外部接続用パッド２２１が形成されており、外部接続用パッド２２１は、半導体基板１０１に形成したＴＳＶ２２５を介してワイヤボンディングすることが可能である。
図３は、固体撮像装置１００の断面図を示す。ここで、実施例１と同様に、半導体基板１０１には、画素回路１１０および周辺回路１１１が形成されており、半導体基板１０２には、検査回路１１２（不図示）が形成されている。また、本実施例では、ロジック回路１１２に加えて、ロジック回路１１３が半導体基板１０２に形成されている。一方、本実施例に係る固体撮像装置１００では、実施例１と異なり、半導体基板１０１に検査回路１２１が形成されている。また、半導体基板１０２に外部接続用パッド２２１が形成されており、外部接続用パッド２２１は、半導体基板１０１に形成したＴＳＶ２２５を介してワイヤボンディングすることが可能である。
【0033】
【0034】
図４（Ａ）は、２つの半導体基板の貼り合わせ前における半導体基板１０１を模式的に示した回路図である。半導体基板１０１は、画素回路１１０、周辺回路１１１および検査回路１２１を有する。ここで、半導体基板１０１側に設けたパッド（不図示）に、画素回路１１０、周辺回路１１１および検査回路１２１を動作させるための電位と動作パルスが与えられることによって、半導体基板１０１を動作させることができる。このとき、画素回路１１０の電源の電位はＶＤＤ１であり、検査回路１２１に供給される電位は、周辺回路１１１の電源の電位ＶＤＤ２と共通である。つまり、検査回路１２１の電源接続部は、周辺回路１１１と同一の電源（電源配線）に電気的に接続されている。ここで、半導体基板１０１の動作開始後、検査回路１２１の入出力端子１３０－１における入力端子と出力端子のいずれかに測定プローブ１４０が接触することによって、半導体基板１０１側の検査が行われる。
【0035】
図４（Ｂ）は、実施例２に係る固体撮像装置１００における２つの半導体基板の電気的な接続を模式的に示した回路図である。検査回路１２１の入出力端子１３０－１における入力端子と出力端子の少なくともいずれかは、半導体基板１０２上に形成した入出力端子１３０－２と電気的に接続され、積層接続部１３０を構成する。実施例２では、積層接続
部１３０を介して、半導体基板１０２の電位（固定電位）に検査回路１２１の入力が電気的に接続される。この半導体基板１０２の電位には、例えば、ロジック回路１１３が使用する電位ＶＤＤ４を利用することができる。このとき積層接続部１３０に与えられる電位が、検査回路１２１の出力が固定されるような電位である場合には、検査回路１２１のＡＣ（交流）的な電圧変動を抑制することができる。なお、レイアウト制約等によっては、ロジック回路１１２の電源の電位ＶＤＤ３などの、その他の電位と接続されるような構成であってもよい。
部１３０を介して、半導体基板１０２の電位（固定電位）に検査回路１２１の入力が電気的に接続される。この半導体基板１０２の電位には、例えば、ロジック回路１１３が使用する電位ＶＤＤ４を利用することができる。このとき積層接続部１３０に与えられる電位が、検査回路１２１の出力が固定されるような電位である場合には、検査回路１２１のＡＣ（交流）的な電圧変動を抑制することができる。なお、レイアウト制約等によっては、ロジック回路１１２の電源の電位ＶＤＤ３などの、その他の電位と接続されるような構成であってもよい。
【0036】
［効果］
実施例２では、積層接続部１３０を介して、画素回路１１０と同一基板上に存在する検査回路１２１の入力または出力を他の基板の電位に接続する構成である。これによれば、実施例１と同様に、固体撮像装置１００の動作開始時（駆動時）に、検査回路１２１がホットキャリア発光現象を引き起こし、固体撮像装置１００の出力信号に擬信号が重畳されることを抑制することができる。さらに、検査回路１２１が画素回路１１０と同一基板上にある場合は、検査回路１２１のＡＣ的な電圧変動が容量結合を介して、固体撮像装置１００の出力信号に擬信号が重畳されるおそれがあるが、本実施例によれば、これも抑制することができる。つまり、本実施例によれば、外部接続用パッドを増やすことなく、検査回路１２１起因のノイズを低減することが可能である。
実施例２では、積層接続部１３０を介して、画素回路１１０と同一基板上に存在する検査回路１２１の入力または出力を他の基板の電位に接続する構成である。これによれば、実施例１と同様に、固体撮像装置１００の動作開始時（駆動時）に、検査回路１２１がホットキャリア発光現象を引き起こし、固体撮像装置１００の出力信号に擬信号が重畳されることを抑制することができる。さらに、検査回路１２１が画素回路１１０と同一基板上にある場合は、検査回路１２１のＡＣ的な電圧変動が容量結合を介して、固体撮像装置１００の出力信号に擬信号が重畳されるおそれがあるが、本実施例によれば、これも抑制することができる。つまり、本実施例によれば、外部接続用パッドを増やすことなく、検査回路１２１起因のノイズを低減することが可能である。
【0037】
［固体撮像装置の製造方法］
実施例２に係る固体撮像装置１００の製造方法について、図５が示すフローチャートを用いて説明する。ここで、本フローチャートの開始の状態は、半導体層（シリコン）などによって形成された配線などを有さない半導体基板が２つ用意されている状態である。
実施例２に係る固体撮像装置１００の製造方法について、図５が示すフローチャートを用いて説明する。ここで、本フローチャートの開始の状態は、半導体層（シリコン）などによって形成された配線などを有さない半導体基板が２つ用意されている状態である。
【0038】
（Ｓ１００１；基板形成ステップ）
まず、２つの半導体基板に対して、それぞれに素子および配線、絶縁膜層が形成されることによって、半導体基板１０１および半導体基板１０２が形成される。ここで、素子とは、例えば、画素回路１１０、周辺回路１１１、検査回路１２１のことを示す。また、検査回路１２１は、周辺回路１１１と同一の電源（電位；電源配線）に接続されるように形成される。なお、これらの回路を構成するゲート電極、素子分離、半導体領域および配線層等の形成方法については、一般的なプロセスによって製造可能であるため、詳細な説明は省略する。ここで、検査回路１２１の入出力端子１３０－１の入力端子および出力端子の少なくとも一方は、Ｓ１００３において２つの半導体基板を接合する場合に、半導体基板１０２における電位を供給するための電源（電源配線）に接続できるように構成されている。つまり、半導体基板１０１の入出力端子１３１－１と半導体基板１０２の入出力端子１３１－２とが、２つの半導体基板を積層した場合に、互いに物理的に接触するような位置に形成されている。なお、半導体基板１０１および半導体基板１０２には、事前に準備（用意）されているものを用いてもよい。つまり、Ｓ１００１は、半導体基板１０１と半導体基板１０２を準備（用意）するステップであってもよい。
まず、２つの半導体基板に対して、それぞれに素子および配線、絶縁膜層が形成されることによって、半導体基板１０１および半導体基板１０２が形成される。ここで、素子とは、例えば、画素回路１１０、周辺回路１１１、検査回路１２１のことを示す。また、検査回路１２１は、周辺回路１１１と同一の電源（電位；電源配線）に接続されるように形成される。なお、これらの回路を構成するゲート電極、素子分離、半導体領域および配線層等の形成方法については、一般的なプロセスによって製造可能であるため、詳細な説明は省略する。ここで、検査回路１２１の入出力端子１３０－１の入力端子および出力端子の少なくとも一方は、Ｓ１００３において２つの半導体基板を接合する場合に、半導体基板１０２における電位を供給するための電源（電源配線）に接続できるように構成されている。つまり、半導体基板１０１の入出力端子１３１－１と半導体基板１０２の入出力端子１３１－２とが、２つの半導体基板を積層した場合に、互いに物理的に接触するような位置に形成されている。なお、半導体基板１０１および半導体基板１０２には、事前に準備（用意）されているものを用いてもよい。つまり、Ｓ１００１は、半導体基板１０１と半導体基板１０２を準備（用意）するステップであってもよい。
【0039】
（Ｓ１００２；検査ステップ）
次に、図４（Ａ）が示すように半導体基板１０１に形成された入出力端子１３０－１を利用して、検査回路１２１を用いた半導体基板１０１の測定（検査）が行われる。例えば、画素回路１１０、周辺回路１１１および検査回路１２１を駆動するための電位（電源電位）と動作パルスが半導体基板１０１に与えられることによって、半導体基板１０１が動作する。その後、入出力端子１３０－１における入力端子と出力端子の少なくとも一方に対して測定プローブ１４０が接触されることによって、検査回路１２１を介し画素回路１１０の回路特性（検査結果）を得ることができる。このため、２つの半導体基板の貼り合わせ前に半導体基板１０１の良否の選別が可能である。ここで、例えば、Ｓ１００２において、半導体基板１０１が「良」であると判定された場合にのみ、処理工程がＳ１００３
に遷移してもよい。
次に、図４（Ａ）が示すように半導体基板１０１に形成された入出力端子１３０－１を利用して、検査回路１２１を用いた半導体基板１０１の測定（検査）が行われる。例えば、画素回路１１０、周辺回路１１１および検査回路１２１を駆動するための電位（電源電位）と動作パルスが半導体基板１０１に与えられることによって、半導体基板１０１が動作する。その後、入出力端子１３０－１における入力端子と出力端子の少なくとも一方に対して測定プローブ１４０が接触されることによって、検査回路１２１を介し画素回路１１０の回路特性（検査結果）を得ることができる。このため、２つの半導体基板の貼り合わせ前に半導体基板１０１の良否の選別が可能である。ここで、例えば、Ｓ１００２において、半導体基板１０１が「良」であると判定された場合にのみ、処理工程がＳ１００３
に遷移してもよい。
【0040】
なお、必要に応じて、上記測定の実施後、測定プローブ１４０による測定時に入出力端子１３０－１に発生する針立て跡を平坦化させることが行われてもよい。例えば、ウエットエッチング、ドライエッチングあるいはＣＭＰによって、針立て跡を除去することができる。
【0041】
（Ｓ１００３；接合ステップ）
その後、半導体基板１０１と半導体基板１０２とが接合される。このとき、検査回路１２１の入出力端子１３０－１と、半導体基板１０２上に形成された入出力端子１３０－２が電気的に接続されて、積層接続部１３０が構成される。これによって、積層接続部１３０を介して、半導体基板１０２における電位（電源；電源配線）と検査回路１２１とが電気的に接続される。なお、Ｓ１００１において、接合するための半導体基板１０１の形成および検査が完了しているため、当該接合は例えば必須ではない。つまり、Ｓ１００１～Ｓ１００２とＳ１００３とは、異なるユーザによって実施されてもよく、Ｓ１００２の処理が完了した時点の半導体基板１０１（半導体装置）を形成する製造方法としても本実施例は適用可能である。
その後、半導体基板１０１と半導体基板１０２とが接合される。このとき、検査回路１２１の入出力端子１３０－１と、半導体基板１０２上に形成された入出力端子１３０－２が電気的に接続されて、積層接続部１３０が構成される。これによって、積層接続部１３０を介して、半導体基板１０２における電位（電源；電源配線）と検査回路１２１とが電気的に接続される。なお、Ｓ１００１において、接合するための半導体基板１０１の形成および検査が完了しているため、当該接合は例えば必須ではない。つまり、Ｓ１００１～Ｓ１００２とＳ１００３とは、異なるユーザによって実施されてもよく、Ｓ１００２の処理が完了した時点の半導体基板１０１（半導体装置）を形成する製造方法としても本実施例は適用可能である。
【0042】
なお、入出力端子１３０－１は、入出力端子１３０－１に生じる針立て跡よりも大きいものを用意されているとよい。これによれば、例えば、針立て跡を除去する工程によって入出力端子１３０－１が過剰に削れ、貼り合わせによる電気的接続が困難になった場合でも、入出力端子の有効領域を広げておくことで他の方法によって接続性が確保できることがある。
【0043】
以上にて、積層接続部１３０を介して、半導体基板１０２の電位に、検査回路１２１の入力または出力を接続させることによって、検査回路１２１のＡＣ的な電圧変動を抑制することを可能にする製造方法の例を示した。なお、実施例１についても、検査回路１２０を有する半導体基板１０２が形成されることによって、上述の製造方法と同様の工程で、積層構造を製造することが可能である。
【0044】
＜実施例３＞
実施例２に係る固体撮像装置では、１つの半導体基板に検査回路が１つ形成されていたが、本実施例に係る固体撮像装置では、１つの半導体基板に検査回路が２つ形成される。
実施例２に係る固体撮像装置では、１つの半導体基板に検査回路が１つ形成されていたが、本実施例に係る固体撮像装置では、１つの半導体基板に検査回路が２つ形成される。
【0045】
このような場合には、実施例１，２と同様に、固体撮像装置の動作時（駆動時）に２つの検査回路の入力または出力の電位が安定していなければ、ホットキャリア発光現象を引き起こし、固体撮像装置の出力信号に擬信号が重畳される可能性がある。これに加え、２つの検査回路が画素回路と同一基板上にある場合は、２つの検査回路のＡＣ的な電圧変動が容量結合を介して、固体撮像装置の出力信号に擬信号が重畳される可能性がある。
【0046】
また、検査回路が複数存在している場合に、実施例１，２の構成を適用すると、検査回路の入出力をそれぞれ別の積層接続部を介して、異なる電位と接続する必要が生じる。このような場合には、レイアウト制約や積層接続による歩留りロスが発生する可能性がある。
【0047】
そこで、本実施例では２つのイネーブルスイッチによって、１つの積層接続部を介して２つの検査回路を電位と接続することで、２つの検査回路の入出力の電位を安定させる固体撮像装置１００を説明する。以下にて、実施例３に係る固体撮像装置１００について、図６が示す電気的な接続を示す回路図を用いて説明する。
【0048】
本実施例に係る固体撮像装置１００では、実施例２における構成に加えて、２つ目の検査回路である検査回路１２２が半導体基板１０１に形成されている。このとき、画素回路１１０の電源の電位はＶＤＤ１であり、周辺回路１１１の電源の電位がＶＤＤ２である。また、ロジック回路１１２の電源の電位がＶＤＤ３であり、ロジック回路１１３の電源の電位がＶＤＤ４である。なお、本実施例では、入出力端子１３１－１は、検査回路１２１および検査回路１２２において共有するものである。
【0049】
ここで、本実施例では、検査回路１２１には、電位ＶＤＤ２が供給されており、検査回路１２２には、電位ＶＤＤ５が供給されている。また、検査回路１２１，１２２はそれぞれ、対応するイネーブルスイッチ１４１、イネーブルスイッチ１４２に電気的に接続されている。そして、イネーブルスイッチ１４１、イネーブルスイッチ１４２のゲートは共有化されており、積層接続部１３１を介して、スイッチをオフにするような電位に電気的に接続される。つまり、イネーブルスイッチ１４１，１４２のゲートのそれぞれは互いに接続されているといえる。ここで、イネーブルスイッチ１４１，１４２は、各検査回路とスイッチをオフにするような電位とが導通した状態と、両者が電気的に分離（遮断）された状態とを切り替える。これにより、検査回路１２１，１２２を安定した電位に接続することができる。スイッチをオフにするような電位には、例えば、ロジック回路１１３が使用する電位ＶＤＤ４を利用することができる。
【0050】
なお、イネーブルスイッチ１４１，１４２がオフに変化した際に、検査回路１２１，１２２にフローティングノードができないように、検査回路１２１，１２２は、高抵抗のプルダウン抵抗を介して接地させておいてもよい。
【0051】
［効果］
実施例３によれば、複数の検査回路が形成されている場合に、ゲートを共有化したイネーブルスイッチを用いることによって、積層接続部１３１を介した電位への電気的接続の数を削減することができる。このため、チップ面積の削減や積層接続による歩留りロスを軽減することが可能である。また、実施例１，２と同様に、検査回路のＡＣ的な電圧変動を抑制することができる。従って、外部接続用パッドを増やすことなく、検査回路起因のノイズを低減することが可能である。
実施例３によれば、複数の検査回路が形成されている場合に、ゲートを共有化したイネーブルスイッチを用いることによって、積層接続部１３１を介した電位への電気的接続の数を削減することができる。このため、チップ面積の削減や積層接続による歩留りロスを軽減することが可能である。また、実施例１，２と同様に、検査回路のＡＣ的な電圧変動を抑制することができる。従って、外部接続用パッドを増やすことなく、検査回路起因のノイズを低減することが可能である。
【0052】
＜実施例４＞
実施例２に係る固体撮像装置では、図３に示すように、半導体基板１０１の検査回路１２１の入出力端子１３０－１と、半導体基板１０２上に形成された入出力端子１３０－２とが直接に接続されていた。これに対して、本実施例では、図９に示すように、入出力端子１３０－１の上に接合部３２０を形成し、半導体基板同士が接合部３２０を介して接続する固体撮像装置１００を説明する。
実施例２に係る固体撮像装置では、図３に示すように、半導体基板１０１の検査回路１２１の入出力端子１３０－１と、半導体基板１０２上に形成された入出力端子１３０－２とが直接に接続されていた。これに対して、本実施例では、図９に示すように、入出力端子１３０－１の上に接合部３２０を形成し、半導体基板同士が接合部３２０を介して接続する固体撮像装置１００を説明する。
【0053】
ここで、検査を行った後の検査回路の入出力端子には、測定プローブの接触によって針立て跡が形成される。このため、針立て跡を有する入出力端子を貼り合わせに使用すると、針立て跡の凹凸により２つの半導体基板の接続性が下がり、歩留りが低下する可能性がある。そのため、ウエットエッチングやドライエッチングによって針立て跡を除去する除去工程（平坦化工程）を追加して、歩留りの低下を抑制することがある。本実施例では、接合部３２０を形成（製造）することによって、このような除去工程を追加することなく、固体撮像装置において歩留りの低下を抑制することができる。
【0054】
［固体撮像装置の製造方法］
実施例４に係る固体撮像装置１００の製造方法について、図５が示すフローチャートを用いて説明する。ここで、本フローチャートの開始の状態は、半導体層（シリコン）などによって形成された配線などを有さない半導体基板が２つ用意されている状態である。な
お、実施例２と同様の構成については、同様の符号で示し、詳細な説明は省略する。
実施例４に係る固体撮像装置１００の製造方法について、図５が示すフローチャートを用いて説明する。ここで、本フローチャートの開始の状態は、半導体層（シリコン）などによって形成された配線などを有さない半導体基板が２つ用意されている状態である。な
お、実施例２と同様の構成については、同様の符号で示し、詳細な説明は省略する。
【0055】
（Ｓ１００１；基板形成ステップ）
まず、２つの半導体基板のそれぞれに対して、素子および配線、絶縁膜層が形成されることによって、半導体基板１０１および半導体基板１０２が形成される。ここで、素子とは、例えば、画素回路１１０、周辺回路１１１、検査回路１２１のことを示す。なお、これらの回路を構成するゲート電極、素子分離、半導体領域および配線層などの形成方法については、一般的なプロセスによって製造可能であるため、詳細な説明は省略する。
まず、２つの半導体基板のそれぞれに対して、素子および配線、絶縁膜層が形成されることによって、半導体基板１０１および半導体基板１０２が形成される。ここで、素子とは、例えば、画素回路１１０、周辺回路１１１、検査回路１２１のことを示す。なお、これらの回路を構成するゲート電極、素子分離、半導体領域および配線層などの形成方法については、一般的なプロセスによって製造可能であるため、詳細な説明は省略する。
【0056】
図１０（Ａ）は、Ｓ１００１の終了後における半導体基板１０１の配線層に着目した断面図を示す。半導体基板１０１の表面には、トップメタルによって入出力端子１３０－１が形成されており、入出力端子１３０－１は酸化膜３００によって覆われている。
【0057】
（Ｓ１００２；検査ステップ）
次に、図１０（Ｂ）に示すように半導体基板１０１に形成された酸化膜３００の一部を削り、入出力端子１３０－１において開口させる。また、入出力端子１３０－１に対して測定プローブ１４０（プローブ針）を接触させ、検査回路１２１を用いた半導体基板１０１の測定（検査）が行われる。この際、測定プローブ１４０（プローブ針）の接触によって入出力端子１３０－１には針立て跡３１０が形成される。
次に、図１０（Ｂ）に示すように半導体基板１０１に形成された酸化膜３００の一部を削り、入出力端子１３０－１において開口させる。また、入出力端子１３０－１に対して測定プローブ１４０（プローブ針）を接触させ、検査回路１２１を用いた半導体基板１０１の測定（検査）が行われる。この際、測定プローブ１４０（プローブ針）の接触によって入出力端子１３０－１には針立て跡３１０が形成される。
【0058】
（Ｓ１００３；接合ステップ）
次に、酸化膜の成膜、平坦化が行われる。例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって酸化膜３０１が堆積された後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって酸化膜３０１の表面が平坦化される。このことによって、図１１（Ａ）に示すように酸化膜３００の凹凸をなくすことができる。さらには、入出力端子１３０－１に形成された針立て跡３１０にも酸化膜３０１が入り込むことによって、針立て跡３１０においても平坦化される。
次に、酸化膜の成膜、平坦化が行われる。例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって酸化膜３０１が堆積された後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって酸化膜３０１の表面が平坦化される。このことによって、図１１（Ａ）に示すように酸化膜３００の凹凸をなくすことができる。さらには、入出力端子１３０－１に形成された針立て跡３１０にも酸化膜３０１が入り込むことによって、針立て跡３１０においても平坦化される。
【0059】
次に、接合部３２０の形成が行われる。図１１（Ｂ）のように、入出力端子１３０－１上に接合部３２０が形成される。接合部３２０は、導電性を有しており、例えば、銅を主成分としたマイクロバンプである。接合部３２０は、例えば、一般的なデュアルダマシンを用いて形成される。このとき、複数の接合部３２０が、入出力端子１３０－１に形成されてもよい。
【0060】
その後、半導体基板１０１と半導体基板１０２とが接合される。例えば、図１１（Ｃ）に示すように接合部３２０を利用して、もう一方の半導体基板１０２に同様に形成された接合部３２１と接合される。これにより検査を行った後に、入出力端子１３０－１を利用し、半導体基板１０１と半導体基板１０２を接合した構造を持つ固体撮像装置を製造することができる。これによって、実施例２と同様に、検査回路１２１は、接合部３２０を介して、半導体基板１０１における電位を供給する配線に接続される。
【0061】
なお、接合部３２０同士の接合に限らず、半導体基板１０１の接合部３２０と、半導体基板１０２の入出力端子１３０－２とが接合されてもよい。また、本実施例では、検査回路１２１が半導体基板１０１に形成されている固体撮像装置を説明したが、検査回路１２０が半導体基板１０２に形成されている固体撮像装置においても同様に本実施例は適用可能である。
【0062】
［効果］
以上にて、固体撮像装置の製造方法において、針立て跡の除去工程を追加することなく、歩留りの低下を抑制することができる。本実施例は、少なくとも一方の半導体基板の検
査工程後に、酸化膜の成膜、平坦化、接合部の形成工程を含む固体撮像装置の製造方法である。これによって、検査時の針立て跡による歩留りの低下を、除去工程を追加することなく抑制することが可能である。
以上にて、固体撮像装置の製造方法において、針立て跡の除去工程を追加することなく、歩留りの低下を抑制することができる。本実施例は、少なくとも一方の半導体基板の検
査工程後に、酸化膜の成膜、平坦化、接合部の形成工程を含む固体撮像装置の製造方法である。これによって、検査時の針立て跡による歩留りの低下を、除去工程を追加することなく抑制することが可能である。
【0063】
＜実施例５＞
実施例４に係る固体撮像装置の製造方法では、プローブを接触させた半導体基板１０１の検査回路１２１の入出力端子１３０－１に接合部３２０を形成していた。本実施例では、図１２のようにプローブを接触させていない検査回路１２１の入出力端子１３２に、接合部３２２を形成する固体撮像装置１００の製造方法を示す。本実施例によっても、針立て跡の除去工程を追加することなく、歩留りの低下を抑制することができる。
実施例４に係る固体撮像装置の製造方法では、プローブを接触させた半導体基板１０１の検査回路１２１の入出力端子１３０－１に接合部３２０を形成していた。本実施例では、図１２のようにプローブを接触させていない検査回路１２１の入出力端子１３２に、接合部３２２を形成する固体撮像装置１００の製造方法を示す。本実施例によっても、針立て跡の除去工程を追加することなく、歩留りの低下を抑制することができる。
【0064】
実施例５に係る固体撮像装置１００の製造方法について、図５が示すフローチャートを用いて説明する。ここで、本フローチャートの開始の状態は、半導体層（シリコン）などによって形成された配線などを有さない半導体基板が２つ用意されている状態である。
【0065】
（Ｓ１００１；基板形成ステップ）
Ｓ１００１では、実施例４と同様に、半導体基板１０１と半導体基板１０２が形成される。ここで、半導体基板１０１には、複数の検査回路１２１が形成される。本実施例では、半導体基板１０１は、図１３（Ａ）に示すように、検査回路１２１の入出力端子１３０－１と、検査回路１２１の入出力端子１３２を有する。なお、半導体基板１０１において、入出力端子１３０－１と入出力端子１３２とは電気的に接続されている。
Ｓ１００１では、実施例４と同様に、半導体基板１０１と半導体基板１０２が形成される。ここで、半導体基板１０１には、複数の検査回路１２１が形成される。本実施例では、半導体基板１０１は、図１３（Ａ）に示すように、検査回路１２１の入出力端子１３０－１と、検査回路１２１の入出力端子１３２を有する。なお、半導体基板１０１において、入出力端子１３０－１と入出力端子１３２とは電気的に接続されている。
【0066】
（Ｓ１００２；検査ステップ）
Ｓ１００２では、図１３（Ｂ）に示すように、実施例４と同様に、入出力端子１３０－１に対して測定プローブ１４０を接触させ、検査回路１２１を用いた半導体基板１０１の測定（検査）が行われる。この際、測定プローブ１４０の接触によって入出力端子１３０－１には針立て跡３１０が形成される。
Ｓ１００２では、図１３（Ｂ）に示すように、実施例４と同様に、入出力端子１３０－１に対して測定プローブ１４０を接触させ、検査回路１２１を用いた半導体基板１０１の測定（検査）が行われる。この際、測定プローブ１４０の接触によって入出力端子１３０－１には針立て跡３１０が形成される。
【0067】
（Ｓ１００３；接合ステップ）
Ｓ１００３では、まず、図１３（Ｃ）に示すように、実施例４と同様に、酸化膜の成膜、平坦化が行われる。
Ｓ１００３では、まず、図１３（Ｃ）に示すように、実施例４と同様に、酸化膜の成膜、平坦化が行われる。
【0068】
次に、図１４（Ａ）に示すように、入出力端子１３０－１と電気的に接続された入出力端子１３２に接合部３２２が形成される。ここで、入出力端子１３２には、測定プローブ１４０は接触されていない。また、接合部３２２は、導電性を有しており、例えば、銅を主成分としたマイクロバンプである。接合部３２２は、例えば、一般的なデュアルダマシンを用いて形成される。なお、複数の接合部３２２が入出力端子１３２に形成されてもよい。
【0069】
その後、半導体基板１０１と半導体基板１０２とが接合される。例えば、図１４（Ｂ）に示すように接合部３２２を利用して、もう一方の半導体基板１０２に形成された電位を供給するための未図示の電源（電源配線）に接続されている接合部３２１と接合される。これにより検査を行った後に、検査回路１２１の入出力端子１３０－１がもう一方の半導体基板１０２の電位に電気的に接続された構造を持つ固体撮像装置を製造することができる。
【0070】
なお、上述の実施例１～５においては、２層の半導体基板で形成した場合の光電変換装置を示したが、本発明の思想は２層に限定されるものではなく、３層以上の光電変換装置に適用することも可能である。この場合、検査回路は任意の基板に形成してよく、あるいは複数の基板に形成しても構わない。
【0071】
さらに、検査回路の入出力やイネーブルスイッチのゲートの電位は複数の積層接続部を介して、所定の電位と電気的に接続するような応用も可能である。また、実施例３では、検査回路は２つと例示したが、これに限らず、３以上の検査回路が存在してもよく、その場合には、検査回路の数に応じた数のイネーブルスイッチを用いればよい。
【0072】
【0073】
上記実施例１乃至実施例５で述べた固体撮像装置１００は、種々の撮像システムに適用可能である。適用可能な撮像システムとしては、特に限定されるものではないが、例えば、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星、医療用カメラなどの各種の機器が挙げられる。また、レンズなどの光学系と撮像装置（光電変換装置）とを備えるカメラモジュールも、撮像システムに含まれる。図７にはこれらのうちの一例として、デジタルスチルカメラのブロック図を例示している。
【0074】
撮像システム２０００は、図７に示すように、固体撮像装置１００、撮像光学系２００２、ＣＰＵ２０１０、レンズ制御部２０１２、撮像装置制御部２０１４、画像処理部２０１６を備える。さらに、撮像システム２０００は、絞りシャッター制御部２０１８、表示部２０２０、操作スイッチ２０２２、記録媒体２０２４を備える。
【0075】
撮像光学系２００２は、被写体の光学像を形成するための光学系であり、レンズ群、絞り２００４等を含む。絞り２００４は、その開口径を調節することで撮影時の光量調節を行なう機能を備えるほか、静止画撮影時には露光秒時調節用シャッターとしての機能も備える。レンズ群及び絞り２００４は、光軸方向に沿って進退可能に保持されており、これらの連動した動作によって変倍機能（ズーム機能）や焦点調節機能を実現する。撮像光学系２００２は、撮像システムに一体化されていてもよいし、撮像システムへの装着が可能な撮像レンズでもよい。
【0076】
撮像光学系２００２の像空間には、その撮像面が位置するように固体撮像装置１００が配置されている。固体撮像装置１００は、実施例１乃至実施例５で説明した固体撮像装置であり、ＣＭＯＳセンサ（画素部）とその周辺回路（周辺回路領域）とを含んで構成される。固体撮像装置１００は、複数の光電変換部を有する画素が２次元配置され、これらの画素に対してカラーフィルタが配置されることで、２次元単板カラーセンサを構成している。固体撮像装置１００は、撮像光学系２００２により結像された被写体像を光電変換し、画像信号や焦点検出信号として出力する。
【0077】
レンズ制御部２０１２は、撮像光学系２００２のレンズ群の進退駆動を制御して変倍操作や焦点調節を行うためのものであり、その機能を実現するように構成された回路や処理装置により構成されている。絞りシャッター制御部２０１８は、絞り２００４の開口径を変化して（絞り値を可変として）撮影光量を調節するためのものであり、その機能を実現するように構成された回路や処理装置により構成される。
【0078】
ＣＰＵ２０１０は、カメラ本体の種々の制御を司るカメラ内の制御装置であり、演算部、ＲＯＭ、ＲＡＭ、Ａ／Ｄコンバータ、Ｄ／Ａコンバータ、通信インターフェイス回路等を含む。ＣＰＵ２０１０は、ＲＯＭ等に記憶されたコンピュータプログラムに従ってカメラ内の各部の動作を制御し、撮像光学系２００２の焦点状態の検出（焦点検出）を含むＡＦ、撮像、画像処理、記録等の一連の撮影動作を実行する。ＣＰＵ２０１０は、信号処理
部（信号処理装置）でもある。
部（信号処理装置）でもある。
【0079】
撮像装置制御部２０１４は、固体撮像装置１００の動作を制御するとともに、固体撮像装置１００から出力された信号をＡ／Ｄ変換してＣＰＵ２０１０に送信するためのものであり、それら機能を実現するように構成された回路や制御装置により構成される。Ａ／Ｄ変換機能は、固体撮像装置１００が備えていてもかまわない。画像処理部２０１６は、Ａ／Ｄ変換された信号に対してγ変換やカラー補間等の画像処理を行って画像信号を生成する処理装置であり、その機能を実現するように構成された回路や制御装置により構成される。表示部２０２０は、液晶表示装置（ＬＣＤ）等の表示装置であり、カメラの撮影モードに関する情報、撮影前のプレビュー画像、撮影後の確認用画像、焦点検出時の合焦状態等を表示する。操作スイッチ２０２２は、電源スイッチ、レリーズ（撮影トリガ）スイッチ、ズーム操作スイッチ、撮影モード選択スイッチ等で構成される。記録媒体２０２４は、撮影済み画像等を記録するためのものであり、撮像システムに内蔵されたものでもよいし、メモリカード等の着脱可能なものでもよい。
【0080】
このようにして、実施例１乃至実施例５に係る固体撮像装置１００を適用した撮像システム２０００を構成することにより、高性能の撮像システムを実現することができる。
【0081】
【0082】
図８（Ａ）は、車載カメラに関する撮像システム２１００の一例を示したものである。撮像システム２１００は、撮像装置２１１０を有する。撮像装置２１１０は、上述の実施例１乃至実施例５に記載の固体撮像装置のいずれかである。撮像システム２１００は、撮像装置２１１０により取得された複数の画像データに対し、画像処理を行う処理装置である画像処理部２１１２を有する。さらに、撮像システム２１００は、撮像装置２１１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う処理装置である視差取得部２１１４を有する。また、撮像システム２１００は、算出された視差に基づいて対象物までの距離を算出する処理装置である距離取得部２１１６と、算出された距離に基づいて衝突可能性があるか否かを判定する処理装置である衝突判定部２１１８と、を有する。ここで、視差取得部２１１４や距離取得部２１１６は、対象物までの距離情報等の情報を取得する情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２１１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。上述の処理装置は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールに基づいて演算を行う汎用のハードウェアによって実現されてもよい。また、処理装置はＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよい。また処理装置は、これらの組合せによって実現されてもよい。
【0083】
撮像システム２１００は、車両情報取得装置２１２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２１３０が接続されている。すなわち、制御ＥＣＵ２１３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム２１００は、衝突判定部２１１８での判定結果に基づいて、ドライバーへ警報を発する警報装置２１４０とも接続されている。例えば、衝突判定部２１１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ２１３０はブレーキをかける、アクセルを戻す
、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２１４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２１４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
【0084】
本実施例では、車両の周囲、例えば前方又は後方を撮像システム２１００で撮像する。図８（Ｂ）に、車両前方（撮像範囲２１５０）を撮像する場合の撮像システム２１００を示した。車両情報取得装置２１２０は、撮像システム２１００を動作させ撮像を実行させるように指示を送る。上述の実施例１乃至実施例５に係る固体撮像装置１００を撮像装置２１１０として用いることにより、本実施例の撮像システム２１００は、測距の精度をより向上させることができる。
【0085】
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自動車等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（輸送機器）に適用することができる。移動体（輸送機器）における移動装置はエンジン、モーター、車輪、プロペラなどの各種の駆動源である。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
【0086】
（その他の実施例）
以上に説明した本発明の各実施例や変形例に記載された構成や処理は、互いに任意に組み合わせて利用できる。
以上に説明した本発明の各実施例や変形例に記載された構成や処理は、互いに任意に組み合わせて利用できる。
【符号の説明】
【0087】
１００：固体撮像装置、１０１：半導体基板、１０２：半導体基板
１０１：画素回路、１１２：ロジック回路、１２０：検査回路、１３０：積層接続部
１０１：画素回路、１１２：ロジック回路、１２０：検査回路、１３０：積層接続部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】