特許 7555882 パワー半導体モジュール及びそれを用いた電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-13

(45)【発行日】2024-09-25

(54)【発明の名称】パワー半導体モジュール及びそれを用いた電力変換装置

(51)【国際特許分類】

   H01L 25/07 20060101AFI20240917BHJP

   H01L 25/18 20230101ALI20240917BHJP

   H01L 23/00 20060101ALI20240917BHJP

【ＦＩ】

H01L25/04 C

H01L23/00 C

【請求項の数】 10

(21)【出願番号】P 2021118515

(22)【出願日】2021-07-19

(65)【公開番号】P2023014524

(43)【公開日】2023-01-31

【審査請求日】2023-09-11

(73)【特許権者】

【識別番号】000233273

【氏名又は名称】ミネベアパワーデバイス株式会社

(74)【代理人】

【識別番号】110000350

【氏名又は名称】ポレール弁理士法人

(72)【発明者】

【氏名】新井 大夏

(72)【発明者】

【氏名】川瀬 大助

(72)【発明者】

【氏名】三間 彬

(72)【発明者】

【氏名】齊藤 克明

【審査官】佐藤 靖史

(56)【参考文献】

【文献】特開２０１１－２３８６４５（ＪＰ，Ａ）

【文献】特開２０１４－１５５３８２（ＪＰ，Ａ）

【文献】国際公開第２０１７／０５６６８６（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２３／００

(57)【特許請求の範囲】

【請求項1】

制御信号が入力されるゲート端子と、
前記ゲート端子と所定の間隙を有して隣接して配置された基準電位端子と、
前記ゲート端子および前記基準電位端子の近傍に配置された主回路配線と、
前記ゲート端子と前記基準電位端子との間に配置され、前記主回路配線を流れる電流により発生する誘導磁界を遮蔽する電磁シールドと、を備え、
前記電磁シールドは、前記ゲート端子および前記基準電位端子の少なくともいずれか一方と一体的に形成されており、
前記ゲート端子と前記基準電位端子との間において、前記誘導磁界の磁束が前記電磁シールドと鎖交する方向から見た時の前記電磁シールドにより遮蔽されていない隙間は、１ｍｍ以下であることを特徴とするパワー半導体モジュール。

【請求項2】

請求項１に記載のパワー半導体モジュールにおいて、
前記隙間は０ｍｍであることを特徴とするパワー半導体モジュール。

【請求項3】

請求項２に記載のパワー半導体モジュールにおいて、
前記誘導磁界の磁束が前記電磁シールドと鎖交する方向から見た時に、前記電磁シールドと前記ゲート端子または前記基準電位端子とが重なる、もしくは、前記電磁シールド同士が重なることを特徴とするパワー半導体モジュール。

【請求項4】

請求項３に記載のパワー半導体モジュールにおいて、
前記誘導磁界の磁束が前記電磁シールドと鎖交する方向から見た時に、前記電磁シールドと前記ゲート端子または前記基準電位端子との重なりの幅、もしくは、前記電磁シールド同士の重なりの幅は、２ｍｍ以上であることを特徴とするパワー半導体モジュール。

【請求項5】

請求項１に記載のパワー半導体モジュールにおいて、
前記電磁シールドは、前記ゲート端子および前記基準電位端子の少なくともいずれか一方の一部が他方側に一体的に伸びている部分を有することを特徴とするパワー半導体モジュール。

【請求項6】

請求項５に記載のパワー半導体モジュールにおいて、
前記電磁シールドは、前記ゲート端子および前記基準電位端子の両方において、お互いの一部が他方側に一体的に伸びている部分を有することを特徴とするパワー半導体モジュール。

【請求項7】

請求項１に記載のパワー半導体モジュールにおいて、
前記誘導磁界の磁束は、前記ゲート端子と前記基準電位端子との間を正帰還で鎖交することを特徴とするパワー半導体モジュール。

【請求項8】

請求項１に記載のパワー半導体モジュールにおいて、
前記誘導磁界の磁束は、前記ゲート端子と前記基準電位端子との間を負帰還で鎖交することを特徴とするパワー半導体モジュール。

【請求項9】

請求項１に記載のパワー半導体モジュールにおいて、
前記基準電位端子は、エミッタセンス端子またはソースセンス端子であることを特徴とするパワー半導体モジュール。

【請求項10】

請求項１から９のいずれか１項に記載のパワー半導体モジュールを搭載した電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、パワー半導体モジュールの内部配線構造に係り、特に、モジュール内部の主回路に大電流が流れる高出力密度のパワー半導体モジュールに適用して有効な技術に関する。

【背景技術】

【0002】

近年、電力変換装置としてのインバータ装置の高出力密度化が求められ、電力変換装置の小型化・軽量化が進んでおり、電力変換装置に搭載されるパワー半導体モジュールに対する高出力密度化、小型化・軽量化の要求も強い。

【0003】

電力変換装置は、直流電源から供給された直流電力を回転電機などの交流電気負荷に供給するための交流電力に変換する機能、あるいは回転電機により発電された交流電力を直流電源に供給するための直流電力に変換する機能を備えている。このような変換機能を果すため、電力変換装置はパワー半導体モジュールを有するインバータ回路を有しており、パワー半導体モジュールが導通動作と遮断動作を繰り返すことにより直流電力から交流電力へ、あるいは交流電力から直流電力への電力変換を行う。

【0004】

パワー半導体モジュールは、導通動作と遮断動作を制御する入力端子を備えており、例えば、金属酸化膜半導体電界効果トランジスタ（Metal-Oxide-Semiconductor Field Effect Transistor、以下MOSFET）や絶縁ゲートバイポーラトランジスタ（Insulated Gate Bipolar Transistor、以下IGBT）など絶縁ゲート制御端子を持つ素子の場合、数Vから十数Vの電圧信号入力により数十倍から数百倍を越える主電圧や数千倍を超える主電流を増幅制御可能である。

【0005】

一方で、絶縁ゲート制御端子への微弱なノイズでも、増幅により出力へ大きな影響を及ぼすため対策が求められる。

【0006】

本技術分野の背景技術として、例えば、特許文献１のような技術がある。特許文献１には「制御信号用入力電極に電気的に接続された第一の制御電極１２と、制御信号用基準電極に電気的に接続された第二の制御電極１１とを備えており、第一の制御電極および第二の制御電極には、それらを取り囲むように磁気シールドフィルムが接着されているパワーモジュール」が開示されている。

【0007】

また、特許文献２には「エミッタパターン２８によりシールドされず主電極端子２０の電流の流れる方向と平行方向に伸びる誘導発生用パターン３４を有するゲートパターン３７を備えたパワー半導体モジュール」が開示されている。

【先行技術文献】

【特許文献】

【0008】

【文献】特開２０１４－１７５４３２号公報

【文献】特開２００９－２１３４５号公報

【発明の概要】

【発明が解決しようとする課題】

【0009】

上述したような電力変換装置に搭載されるパワー半導体モジュールにおいては、パワー半導体モジュール内の主回路に流れる大電流により発生する誘導磁界がゲート回路などの信号配線に影響する。特に、誘導磁界により発生する誘導電流がゲート駆動信号と同じ向きである正帰還の場合、スイッチング時にターンオンを加速するため、過渡応答により電圧が跳ね上がったり、過渡電流が流れるという問題がある。このような正帰還による影響は過渡応答を増長するため、パワー半導体モジュールの誤動作や過大な電圧・電流による破壊の原因となる。

【0010】

上記特許文献１では、上記のような磁気シールドフィルムを後から接着する構成であるため、製造工数が増加するという問題がある。

【0011】

また、上記特許文献２では、正帰還や負帰還の影響について述べられているものの、誘導磁界を直接遮蔽するシールド構造については言及されていない。

【0012】

そこで、本発明の目的は、ゲート端子とエミッタセンス端子とが互いに隣接して配置され、なおかつ、それらの近傍に主回路配線が配置されるパワー半導体モジュールにおいて、主回路配線を流れる電流により発生する誘導磁界のゲート端子およびエミッタセンス端子への影響を効果的に抑制可能な信頼性の高いパワー半導体モジュールを提供することにある。

【課題を解決するための手段】

【0013】

上記課題を解決するために、本発明は、制御信号が入力されるゲート端子と、前記ゲート端子と所定の間隙を有して隣接して配置された基準電位端子と、前記ゲート端子および前記基準電位端子の近傍に配置された主回路配線と、前記ゲート端子と前記基準電位端子との間に配置され、前記主回路配線を流れる電流により発生する誘導磁界を遮蔽する電磁シールドと、を備え、前記電磁シールドは、前記ゲート端子および前記基準電位端子の少なくともいずれか一方と一体的に形成されており、前記ゲート端子と前記基準電位端子との間において、前記誘導磁界の磁束が前記電磁シールドと鎖交する方向から見た時の前記電磁シールドにより遮蔽されていない隙間は、１ｍｍ以下であることを特徴とする。

【発明の効果】

【0014】

本発明によれば、ゲート端子とエミッタセンス端子とが互いに隣接して配置され、なおかつ、それらの近傍に主回路配線が配置されるパワー半導体モジュールにおいて、主回路配線を流れる電流により発生する誘導磁界のゲート端子およびエミッタセンス端子への影響を効果的に抑制可能な信頼性の高いパワー半導体モジュールを実現することができる。

【0015】

これにより、スイッチング時の正帰還影響による過渡応答の増長を抑制し、パワー半導体モジュールの誤動作や過大な電圧・電流による破壊を防止することができる。

【0016】

上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。

【図面の簡単な説明】

【0017】

【図1】本発明の実施例１に係るパワー半導体モジュールの内部配線構造を示す斜視図である。

【図2】図１のパワー半導体モジュールの内部配線構造の上面図である。

【図3】従来のパワー半導体モジュールの内部配線構造を示す斜視図である。

【図4A】従来のパワー半導体モジュールのゲート端子及びエミッタセンス端子近傍の拡大図である。

【図4B】図１のパワー半導体モジュールのゲート端子及びエミッタセンス端子近傍の拡大図である。

【図5A】ゲート端子及びエミッタセンス端子間の隙間と相互インダクタンス（ＭＩ）との関係を示す図である。（正帰還の場合）

【図5B】ゲート端子及びエミッタセンス端子間の隙間と相互インダクタンス（ＭＩ）との関係を示す図である。（負帰還の場合）

【図6A】本発明の実施例２に係るシールド部を示す図である。

【図6B】図６Ａの変形例を示す図である。

【図6C】図６Ａの変形例を示す図である。

【図7A】従来のパワー半導体モジュールのゲート端子及びエミッタセンス端子近傍の拡大図である。

【図7B】本発明の実施例３に係るシールド部を示す図である。

【図7C】図７Ｂの変形例を示す図である。

【発明を実施するための形態】

【0018】

以下、図面を用いて本発明の実施例を説明する。なお、各図面において同一の構成については同一の符号を付し、重複する部分についてはその詳細な説明は省略する。

【実施例1】

【0019】

図１から図５Ｂを参照して、本発明の実施例１に係るパワー半導体モジュールについて説明する。なお、図３及び図４Ａは、本発明を分かり易くするために示す従来のパワー半導体モジュールの内部配線構造の図である。

【0020】

先ず、図１及び図２を用いて、本実施例のパワー半導体モジュールの内部配線構造を説明する。図１は、本実施例のパワー半導体モジュール１の内部配線構造を示す斜視図である。図２は、図１のパワー半導体モジュール１の内部配線構造の上面図である。なお、図１と図２とでは、各構成の配置が若干異なるが、本発明に関する構成は基本的に同じである。

【0021】

本実施例のパワー半導体モジュール１は、図１及び図２に示すように、複数のＩＧＢＴチップ１００が並列接続された上アーム部２０と、同じく複数のＩＧＢＴチップ１００が並列接続された下アーム部１０がベースプレート４０に搭載されており、上アーム部２０と下アーム部１０は配線３０，３１で接続され、さらに交流端子２に接続する構造となっている。

【0022】

複数のＩＧＢＴチップ１００の各々には、それぞれダイオードチップ１０１が逆並列に接続されており、ダイオードチップ１０１は、還流ダイオードとして機能する。

【0023】

上アーム部２０には、複数のＩＧＢＴチップ１００と複数のダイオードチップ１０１が搭載された上アーム部の第１の絶縁配線板５と、同じく複数のＩＧＢＴチップ１００と複数のダイオードチップ１０１が搭載された上アーム部の第２の絶縁配線板６が並列接続されている。

【0024】

第１の絶縁配線板５は、ＩＧＢＴチップ１００のエミッタ部を接続するためのエミッタ配線部２２と、ＩＧＢＴチップ１００のコレクタ部を接続するためのコレクタ配線部２３を有する。

【0025】

また、第２の絶縁配線板６は、ＩＧＢＴチップ１００のエミッタ部を接続するためのエミッタ配線部２４と、ＩＧＢＴチップ１００のコレクタ部を接続するためのコレクタ配線部２５を有する。

【0026】

第１の絶縁配線板５のコレクタ配線部２３と、第２の絶縁配線板６のコレクタ配線部２５は、正極端子３に接続される。

【0027】

また、上アーム部２０には、第１の絶縁配線板５及び第２の絶縁配線板６上に搭載されたＩＧＢＴチップ１００の制御信号用配線として、上アーム部のゲート端子２８に接続されたゲート端子接続部２８ａと、上アーム部のエミッタセンス端子２９に接続されたエミッタセンス端子接続部２９ａが接続されている。

【0028】

下アーム部１０には、複数のＩＧＢＴチップ１００と複数のダイオードチップ１０１が搭載された下アーム部の第３の絶縁配線板７と、同じく複数のＩＧＢＴチップ１００と複数のダイオードチップ１０１が搭載された下アーム部の第４の絶縁配線板８が並列接続されている。

【0029】

第３の絶縁配線板７は、ＩＧＢＴチップ１００のエミッタ部を接続するためのエミッタ配線部１２と、ＩＧＢＴチップ１００のコレクタ部を接続するためのコレクタ配線部１３を有する。

【0030】

また、第４の絶縁配線板８は、ＩＧＢＴチップ１００のエミッタ部を接続するためのエミッタ配線部１４と、ＩＧＢＴチップ１００のコレクタ部を接続するためのコレクタ配線部１５を有する。

【0031】

第３の絶縁配線板７のエミッタ配線部１２と、第４の絶縁配線板８のエミッタ配線部１４は、負極端子４に接続される。

【0032】

また、下アーム部１０には、第３の絶縁配線板７及び第４の絶縁配線板８上に搭載されたＩＧＢＴチップ１００の制御信号用配線として、下アーム部のゲート端子１８に接続されたゲート端子接続部１８ａと、下アーム部のエミッタセンス端子１９に接続されたエミッタセンス端子接続部１９ａが接続されている。

【0033】

なお、本実施例および他の実施例ではスイッチング素子としてＩＧＢＴを用いた例で説明しているが、これに限られず、スイッチング素子としてＭＯＳＦＥＴを用いてもよい。ＭＯＳＦＥＴの場合は、エミッタをソースに、コレクタをドレインに、それぞれ読み替えればよい。エミッタセンス端子（１９、２９）またはソースセンス端子は、基準電位端子とも呼ばれる。

【0034】

本実施例（図１）との比較のため、図３に従来のパワー半導体モジュール５１の内部配線構造を示す。なお、上面図は本実施例（図１）と同じく図２となる。

【0035】

本実施例（図１）のパワー半導体モジュール１と、従来構造のパワー半導体モジュール５１とでは、ＩＧＢＴチップ１００の制御信号用配線の下アーム部のゲート端子１８と下アーム部のエミッタセンス端子１９の形状、及び上アーム部のゲート端子２８と上アーム部のエミッタセンス端子２９の形状がそれぞれ異なる。

【0036】

図４Ａ及び図４Ｂを用いて、これらの形状の違いについて説明する。図４Ａは、従来のパワー半導体モジュール５１のゲート端子１８及びエミッタセンス端子１９近傍の拡大図である。図４Ｂは、本実施例（図１）のパワー半導体モジュール１のゲート端子１８及びエミッタセンス端子１９近傍の拡大図である。

【0037】

パワー半導体モジュールでは、遮断状態から導通状態にスイッチ（ターンオン）する際、例えばnチャネルMOSゲートの場合、ゲート－エミッタ回路にはゲートからエミッタに向かって電流が流れる。

【0038】

よって、従来のパワー半導体モジュール５１では、図４Ａの実線で示す通り、ループ電流１０４が発生する。それと同時に、主回路配線（図示せず）に、同じく実線で示す主電流１０２が流れ始めるため、図４Ａの点線で示すように、主電流経路を中心に右ネジの法則の誘導磁界１０３が発生する。

【0039】

従来構造では、ループ電流１０４のゲート端子１８及びエミッタセンス端子１９間の隙間Ｇを誘導磁界１０３が通過するため、誘導電流が流れる。

【0040】

この誘導電流の向きはターンオン信号のためのループ電流１０４と同じ向きであるため正帰還となりさらにターンオンを加速するため、過渡応答により電圧が跳ね上がったり、過渡電流が流れる。

【0041】

これは、インバータ動作においては、強いひずみから高調波を発生したり、過渡電圧や過渡電流が原因で素子破壊を引き起こす要因となる。

【0042】

一方、本実施例のパワー半導体モジュール１では、図１及び図４Ｂに示すように、ゲート端子１８とエミッタセンス端子１９との間に、電磁シールド部１７が設けられており、ループ電流１０４内に誘導磁界１０３が抜けないようにシールドされているため、従来構造のような問題は起こらず高いインバータ性能や信頼性が期待できる。

【0043】

電磁シールド部１７は、ゲート端子１８およびエミッタセンス端子１９の少なくともいずれか一方と一体的に形成することが望ましい。図４Ｂでは、電磁シールド部１７がエミッタセンス端子１９と一体的に形成されている例を示している。

【0044】

なお、電磁シールド部１７は、誘導磁界１０３の磁束が電磁シールド部１７と鎖交する方向から見た時の隙間Ｇを塞ぐように設置され、ゲート端子１８とエミッタセンス端子１９との間において、電磁シールド部１７により遮蔽されていない隙間Ｇが１ｍｍ以下となるように設置するのが好適である。

【0045】

この理由を、図５Ａ及び図５Ｂを用いて説明する。図５Ａは、正帰還の場合のゲート端子１８及びエミッタセンス端子１９間の隙間と相互インダクタンス（ＭＩ）との関係を示す図である。図５Ｂは、負帰還の場合のゲート端子１８及びエミッタセンス端子１９間の隙間と相互インダクタンス（ＭＩ）との関係を示す図である。図５Ａ及び図５Ｂは、図1のモデルを元にシミュレーションした結果の概要図であり、ゲート端子１８とエミッタセンス端子１９の奥行き方向（誘導磁界１０３の磁束が電磁シールド部１７と鎖交する方向）の隙間を１ｍｍとした。

【0046】

図５Ａ及び図５Ｂにおいて、横軸は、誘導磁界１０３の磁束が電磁シールド部１７と鎖交する方向からみたときの電磁シールド部１７で遮蔽されていない隙間の大きさを示しており、プラスの数値は電磁シールド部１７で遮蔽しきれず隙間が空いていることを意味し、マイナスの数値は電磁シールド部１７で遮蔽して隙間が０ｍｍになっているとともに、電磁シールド部１７とこれとは一体的に形成されていない他の部材（ゲート端子１８、エミッタセンス端子１９、他の電磁シールド部１７の何れか）との重なりがあることを意味している（隙間が－２ｍｍであれば２ｍｍの重なりを有することを意味する）。

【0047】

図５Ａ及び図５Ｂにおいて、領域Ａは、隙間が－２ｍｍ以下（重なりが２ｍｍ以上）の場合であり、領域Ｂは、隙間が－２ｍｍより大きく（重なりが２ｍｍより小さく）１ｍｍ以下の場合であり、領域Ｃは、隙間が１ｍｍより大きい場合を示している。 正帰還の場合、図５Ａに示すように、領域Ａでは主電流による誘導磁界１０３がゲート端子１８とエミッタセンス端子１９との間の隙間をほとんど抜けず電磁シールド１７の効果が安定しているため、ゲート端子１８とエミッタセンス端子１９の相互インダクタンス（ＭＩ）は変化せず誘導電流もほとんど流れない。一方、領域Ｂでは誘導磁界１０３の回り込みにより隙間を抜け始め相互インダクタンス（ＭＩ）が増加し誘導電流が流れ始め、領域Ｃでは隙間の面積に比例し相互インダクタンス（ＭＩ）が上昇し誘導電流によるループ電流１０４が過渡応答を増長する。

【0048】

よって、ゲート端子１８とエミッタセンス端子１９との間の隙間が１ｍｍ以下である場合は、正帰還による過渡応答の増長を抑制することができる。また、隙間が－２ｍｍ以下（重なりが２ｍｍ以上）であれば、さらに安定した過渡応答の抑制効果が得られる。

【0049】

また、実際のモジュールにおいて、隙間０ｍｍで設計すれば、例えば端子の加工公差や組立て公差による±１ｍｍ程度の誤差を含めても隙間を１ｍｍ以下にできるので、有効な電磁シールドの効果が得られる。さらに、隙間をマイナスで設計すれば、より高い効果を得られる。

【0050】

また、負帰還の場合、図５Ｂに示すように、正帰還の場合と相互インダクタンス（ＭＩ）の変化の仕方が反転する。ゲート端子１８とエミッタセンス端子１９との間の隙間が１ｍｍ以下の場合、ゲート端子１８とエミッタセンス端子１９の相互インダクタンス（ＭＩ）が高い。ここで、負帰還の場合は、誘導磁界１０３によるループ電流１０４は、正帰還の場合とは逆に過渡応答を抑制する効果があるが、逆に、スイッチングスピードが遅くなり、損失が大きくなるというデメリットもある。ここで、領域Ａや領域Ｂのように相互インダクタンス（ＭＩ）が高い場合は、過渡応答を抑制する効果は少なくなる一方で、デメリットであるスイッチングスピードが遅くなることや、損失が大きくなることを抑制することができる。領域Ａの場合は、この効果がより顕著になる。逆に、領域Ｃでは、ゲート端子１８とエミッタセンス端子１９の相互インダクタンス（ＭＩ）が低いので、過渡応答を抑制することができるが、スイッチングスピードは遅くなり、損失が大きくなる。したがって、領域Ｂが望ましく、領域Ａがより望ましい。

【0051】

本実施例の構造により、ゲート－エミッタセンス回路の負帰還の構成をシールドすると帰還無し（帰還ゼロ）に近づくので、正帰還のような過渡応答の増長はなく、かつスイッチ損失の増大も抑制できる。

【0052】

図５Ａ及び図５Ｂでは、ゲート端子１８とエミッタセンス端子１９の奥行き方向の隙間を１ｍｍとした場合で説明したが、奥行き方向の隙間が増加した場合は、正帰還の場合も負帰還の場合も相互インダクタンス（ＭＩ）は大きくなる。相互インダクタンス（ＭＩ）は小さい方が望ましいため、奥行き方向の隙間は２ｍｍ以下が望ましい。機械公差や加工精度を考慮すると、奥行き方向の隙間は０．５ｍｍ以上、１．５ｍｍ以下が望ましい。なお、プリント基板や積層構造などの適用により両者の絶縁が確保できるのであれば、奥行き方向の隙間をさらに狭くしてもよい。

【0053】

以上説明した本実施例のパワー半導体モジュール１の構成により、主回路配線を流れる電流により発生する誘導磁界のゲート端子およびエミッタセンス端子への影響を効果的に抑制可能な信頼性の高いパワー半導体モジュールを実現することができる。

【0054】

なお、ゲート端子１８，２８等の制御信号以外にも、例えば図１に符号２７で示す電流検出端子や符号１６で示すサーミスタ端子等のセンス信号端子（温度・電流(di/dt)検出）等も、例えばそれぞれ電流検出端子２７とエミッタセンス端子２９、サーミスタ端子１６とエミッタセンス端子１９の間を遮蔽するなど、同様の電磁シールド構造を付加することで主電流磁界からの誘導電流を抑制することができ、ノイズ低減や誤動作防止の効果がある。

【実施例2】

【0055】

図６Ａから図６Ｃを参照して、本発明の実施例２に係るパワー半導体モジュールについて説明する。図６Ａから図６Ｃは、いずれも電磁シールド部１７のバリエーションを示している。

【0056】

本実施例の電磁シールド部１７は、図６Ａから図６Ｃに示すように、折れ曲がり形状を有して例えばエミッタセンス端子１９と一体的に形成されており、電磁シールド部１７の奥行方向にゲート端子１８及びエミッタセンス端子１９に対して所定の隙間を取った形態で重なるように配置されている。

【0057】

言い換えると、電磁シールド部１７は、図６Ａから図６Ｃに示すように、ゲート端子１８およびエミッタセンス端子１９の少なくともいずれか一方の一部が他方側に一体的に伸びている部分を有するように構成されている。

【0058】

本実施例のように、電磁シールド部１７は、折れ曲がり形状でもよく、必ずしもゲート端子１８及びエミッタセンス端子１９と同一平面上に無くてもよい。

【0059】

電磁シールド部１７を、図６Ａから図６Ｃのように配置した場合であっても、実施例１と同様の効果を得ることができる。

【実施例3】

【0060】

図７Ａから図７Ｃを参照して、本発明の実施例３に係るパワー半導体モジュールについて説明する。図７Ａは、比較のために示す従来のパワー半導体モジュール５１のゲート端子１８及びエミッタセンス端子１９近傍の拡大図であり、図７Ｂ及び図７Ｃは、いずれも電磁シールド部１７のバリエーションを示している。

【0061】

実施例２との違いは、電磁シールド１７が、実施例２のような折れ曲がり形状ではなく、図７Ｂや図７Ｃに示すように、ゲート端子１８及びエミッタセンス端子１９と同一平面上に一体的に形成されている点であり、ここでは一例として電磁シールド１７が、ゲート端子１８およびエミッタセンス端子１９の両方において、お互いの一部が他方側に一体的に伸びている部分を有するように構成した例を示している。

【0062】

例えば、図７Ｃに示すように、電磁シールド部１７は、誘導磁界の磁束が電磁シールド部１７と鎖交する方向から見た時に、ゲート端子１８と一体的に形成された電磁シールド部１７とエミッタセンス端子１９と一体的に形成された電磁シールド部１７とが重なるように構成することも可能である。また、図７Ｂに示すように、誘導磁界の磁束が電磁シールド部１７と鎖交する方向から見た時に、２つの電磁シールド部１７の端部がほぼ同じ位置（隙間がちょうど０ｍｍ）になるように構成することも可能である。

【0063】

なお、実施例３においても、電磁シールド部１７は、ゲート端子１８およびエミッタセンス端子１９の少なくともいずれか一方の一部が他方側に一体的に伸びている部分を有するように構成されていればよい。すなわち、電磁シールド部１７を、ゲート端子１８と一体的に形成された部分のみで構成してもよいし、エミッタセンス端子１９と一体的に形成された部分のみで構成してもよい。

【0064】

電磁シールド部１７を、図７Ｂや図７Ｃのように設置した場合であっても、実施例１と同様の効果を得ることができる。この場合、インダクタンスの結合により自己インダクタンス低減の効果もある。

【0065】

なお、電磁シールド部１７によるシールドの効果は、主電流配線と近い電極のほうが効果が大きい。誘導磁界は距離の２乗に反比例するため、例えば実施例１（図１）では、ゲート端子１８及びエミッタセンス端子１９の方が、ゲート端子２８及びエミッタセンス端子２９より効果が大きく、それぞれ独立して効果がある。

【0066】

また、実施例１では、ゲート端子１８とエミッタセンス端子１９との間の隙間幅で規定しているが、本質的には隙間の面積が小さいことで効果が発揮される。例えば、構造上、部分的に幅が広い部分（例えば切り欠きや終端部分の広がりなど）があっても、狭めた部分において効果が発揮される。

【0067】

また、実施例１では、２ｉｎ１タイプのパワー半導体モジュールの構成を想定して説明したが、１ｉｎ１タイプや６ｉｎ１タイプなどの配線の異なるモジュールでも同様の効果を得ることができる。

【0068】

また、信号配線の誘導電流の起因となる主電流は、モジュール内部の主電流配線に限らず、モジュールに接続された近接する外部バスバー配線も考えられ、本発明の構造はこの誘導電流のシールドにも効果がある。

【0069】

なお、本発明は上記した実施例に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施例は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施例の構成の一部を他の実施例の構成に置き換えることが可能であり、また、ある実施例の構成に他の実施例の構成を加えることも可能である。また、各実施例の構成の一部について、他の構成の追加・削除・置換をすることが可能である。

【符号の説明】

【0070】

１…パワー半導体モジュール
２…交流端子
３…正極端子
４…負極端子
５…（上アーム部の）第１の絶縁配線板
６…（上アーム部の）第２の絶縁配線板
７…（下アーム部の）第３の絶縁配線板
８…（下アーム部の）第４の絶縁配線板
１０…下アーム部
１２…（第３の絶縁配線板７上の）エミッタ配線部
１３…（第３の絶縁配線板７上の）コレクタ配線部
１４…（第４の絶縁配線板８上の）エミッタ配線部
１５…（第４の絶縁配線板８上の）コレクタ配線部
１６…サーミスタ端子
１７…電磁シールド部
１８…（下アーム部の）ゲート端子
１８ａ…ゲート端子接続部
１９…（下アーム部の）エミッタセンス端子
１９ａ…エミッタセンス端子接続部
２０…上アーム部
２２…（第１の絶縁配線板５上の）エミッタ配線部
２３…（第１の絶縁配線板５上の）コレクタ配線部
２４…（第２の絶縁配線板６上の）エミッタ配線部
２５…（第２の絶縁配線板６上の）コレクタ配線部
２６…電磁シールド部
２７…（上アーム部の）電流検出端子
２８…（上アーム部の）ゲート端子
２８ａ…ゲート端子接続部
２９…（上アーム部の）エミッタセンス端子
２９ａ…エミッタセンス端子接続部
３０…上アームと下アームとの間の配線
３１…上アームと下アームとの間の配線
４０…ベースプレート
５１…従来のパワー半導体モジュール
１００…ＩＧＢＴチップ
１０１…ダイオードチップ
１０２…主電流
１０３…誘導磁界
１０４…ループ電流
Ｇ…隙間
ＭＩ…相互インダクタンス

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5A】

【図5B】

【図6A】

【図6B】

【図6C】

【図7A】

【図7B】

【図7C】