特許 7556028 プリント回路基板をデバッグするための方法、装置、およびコンピュータプログラム製品

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-13

(45)【発行日】2024-09-25

(54)【発明の名称】プリント回路基板をデバッグするための方法、装置、およびコンピュータプログラム製品

(51)【国際特許分類】

   G01R 31/28 20060101AFI20240917BHJP

   G06F 11/22 20060101ALI20240917BHJP

【ＦＩ】

G01R31/28 G

G01R31/28 Z

G06F11/22 673F

【請求項の数】 13

(21)【出願番号】P 2022526208

(86)(22)【出願日】2020-11-05

(65)【公表番号】

(43)【公表日】2023-01-11

(86)【国際出願番号】 NL2020050687

(87)【国際公開番号】W WO2021091376

(87)【国際公開日】2021-05-14

【審査請求日】2022-07-05

(31)【優先権主張番号】2024200

(32)【優先日】2019-11-08

(33)【優先権主張国・地域又は機関】NL

【前置審査】

(73)【特許権者】

【識別番号】510297082

【氏名又は名称】ジェーティーエージー テクノロジーズ ビー．ブイ．

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(72)【発明者】

【氏名】ヴァン デン エインデン、ペトラス マリナス コーネリス マリア

【審査官】田口 孝明

(56)【参考文献】

【文献】特開２０１１－１０２８０３（ＪＰ，Ａ）

【文献】特開２００５－２１４９５７（ＪＰ，Ａ）

【文献】特開２０１１－２２７０１４（ＪＰ，Ａ）

【文献】中国特許出願公開第１５４２４５９（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

ＩＰＣ Ｇ０１Ｒ ３１／２８－３１／３１９３、

Ｇ０６Ｆ １１／２２－１１／２７７

(57)【特許請求の範囲】

【請求項1】

プリント回路基板、及び／又は、そのようなプリント回路基板のための少なくとも１つのテストパターンをデバッグするための方法であって、前記プリント回路基板は、前記プリント回路基板上に搭載された複数のデバイスであって、前記複数のデバイスを相互接続するための回路端子を有する、複数のデバイスを備え、前記複数のデバイスは、バウンダリスキャン対応回路端子を有し、かつ、前記バウンダリスキャン対応回路端子のバウンダリスキャンセルのバウンダリスキャンレジスタを備える少なくとも１つのバウンダリスキャン対応デバイスを備え、前記方法は、処理ユニットを用い、かつ、
前記処理ユニットにより、前記少なくとも１つのバウンダリスキャン対応デバイスのバウンダリスキャンプロパティを取得するステップであって、前記バウンダリスキャンプロパティは、前記少なくとも１つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子のリストを少なくとも備える、ステップと、
前記処理ユニットにより、前記プリント回路基板に搭載された前記複数のデバイスの接続性プロパティを取得するステップであって、前記接続性プロパティは、前記複数のデバイスの前記回路端子間の相互接続のリストを少なくとも備える、ステップと、
前記処理ユニットにより、前記プリント回路基板上に搭載された前記複数のデバイスの少なくとも一部の回路グラフを表示するステップであって、前記回路グラフは、前記プリント回路基板上に搭載された前記複数のデバイスのうち少なくとも１つのデバイスと、前記デバイスの回路端子に相互接続される回路端子を備える全ての別のデバイスとを、前記プリント回路基板をデバッグするために、少なくとも前記デバイス、前記全ての別のデバイス、および前記デバイス間の相互接続を視覚化するために備え、前記デバイスは、前記処理ユニットにより、前記プリント回路基板、前記プリント回路基板に搭載された前記複数のデバイス、および前記プリント回路基板に搭載された前記複数のデバイスのうちの１つの回路端子、のグループの１つの選択を受けることにより決定されている、ステップと、
を備える方法。

【請求項2】

前記デバイスは、前記処理ユニットにより、少なくとも１つのプリント回路基板の選択を受けることによって決定される、請求項１に記載の方法。

【請求項3】

前記デバイスは、前記処理ユニットにより、前記プリント回路基板に搭載された少なくとも１つのデバイスの選択を受けることによって決定される、請求項１に記載の方法。

【請求項4】

前記デバイスは、前記処理ユニットにより、前記プリント回路基板に搭載された前記複数のデバイスのうちの１つの回路端子の選択を受けることによって決定される、請求項１に記載の方法。

【請求項5】

前記表示するステップは、前記処理ユニットにより、前記複数のデバイスのうち少なくとも一部の回路グラフを表示することを備え、表示された前記複数のデバイスの各々について、前記デバイスに対応してプロパティが表示される、請求項１から４のいずれかに記載の方法。

【請求項6】

前記プロパティは、回路端子の数、バウンダリスキャン対応回路端子の数、デバイスのタイプ、デバイスの前記タイプの連続番号識別、および相互接続された回路端子からなる群のうちの１つ以上を備える、請求項５に記載の方法。

【請求項7】

前記方法は、バウンダリスキャンプロパティの前記リストおよび前記接続性プロパティからバウンダリスキャン透過デバイスを決定することをさらに備え、前記バウンダリスキャン透過デバイスは、バウンダリスキャンテストのデータが無調整の方法で前記デバイスを通過するデバイスによって定義される、請求項１から６のいずれかに記載の方法。

【請求項8】

前記方法は、前記処理ユニットにより、前記プリント回路基板に搭載された前記バウンダリスキャン対応デバイスのチェーンのバウンダリスキャン対応回路端子の少なくとも１つのバウンダリスキャン対応回路端子をバウンダリスキャンテストにかけることをさらに備える、請求項１から７のいずれかに記載の方法。

【請求項9】

前記バウンダリスキャンテストは、前記プリント回路基板に搭載された前記デバイスの前記接続性プロパティを生成するために動作する、請求項８に記載の方法。

【請求項10】

前記バウンダリスキャンプロパティは、前記少なくとも１つのバウンダリスキャン対応デバイスのバウンダリスキャン記述言語（ＢＳＤＬ）ファイルから取得される、請求項１から９のいずれかに記載の方法。

【請求項11】

グラフィカルインターフェース装置をさらに備え、表示するステップ、受けるステップ、操作するステップ、および提示するステップの少なくとも１つは、前記グラフィカルインターフェース装置から制御される、請求項１から１０のいずれかに記載の方法。

【請求項12】

プリント回路基板、及び／又は、そのようなプリント回路基板のための少なくとも１つのテストパターンをデバッグするためのデバッグ装置であって、前記プリント回路基板は、前記プリント回路基板上に搭載された複数のデバイスであって、前記複数のデバイスを相互接続するための回路端子を有する、複数のデバイスを備え、前記複数のデバイスは、バウンダリスキャン対応回路端子を有し、かつ、前記バウンダリスキャン対応回路端子のバウンダリスキャンセルのバウンダリスキャンレジスタを備える少なくとも１つのバウンダリスキャン対応デバイスを備え、前記デバッグ装置は、
前記少なくとも１つのバウンダリスキャン対応デバイスのバウンダリスキャンプロパティを取得するステップであって、前記バウンダリスキャンプロパティは、前記少なくとも１つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子のリストを少なくとも備える、ステップと、
前記プリント回路基板に搭載された前記複数のデバイスの接続性プロパティを取得するステップであって、前記接続性プロパティは、前記複数のデバイスの前記回路端子間の相互接続のリストを少なくとも備える、ステップと、
前記プリント回路基板上に搭載された前記複数のデバイスの少なくとも一部の回路グラフを表示するステップであって、前記回路グラフは、前記プリント回路基板上に搭載された前記複数のデバイスのうち少なくとも１つのデバイスと、前記デバイスの回路端子に相互接続される回路端子を備える全ての別のデバイスとを、前記プリント回路基板をデバッグするために、少なくとも前記デバイス、前記全ての別のデバイス、および前記デバイス間の相互接続を視覚化するために備え、前記デバイスは、処理ユニットにより、前記プリント回路基板、前記プリント回路基板に搭載された前記複数のデバイス、および前記プリント回路基板に搭載された前記複数のデバイスのうちの１つの回路端子、のグループの１つの選択を受けることにより決定されている、ステップと、
を行うように構成される電子処理を備える、デバッグ装置。

【請求項13】

プログラムコードデータが電子処理ユニットのメモリにロードされ、かつ、前記電子処理ユニットにより実行されるとき、請求項１から１１のいずれかに記載の方法を実行するように構成されたコンピュータプログラムコードデータを記憶するデータ記憶装置を備える、コンピュータプログラム製品。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、概して、１つ以上のプリント回路基板のデバッグに関する。

【0002】

本開示は、さらに、プリント回路基板をテストするための装置、およびデバッグ装置、ならびにコンピュータプログラム製品に関する。

【背景技術】

【0003】

プリント回路基板は、多数の電子コンポーネントを備えてもよく、これらのコンポーネントは、例えばコンタクトパッドを介してプリント回路基板に取り付けられる。導電性トラックは、それらの導電性パッドを介してコンポーネントを接続する。

【0004】

最近のプリント回路基板は、層間にトレース層または導電性トラックを持つ多層プリントを有する。そのため、プリント回路基板の上層と下層のトラックのみが視認可能である。最近のプリント回路基板は４層から８層を備え得るので（より多くの層も普通であり得るが）、ほとんどのトラックは見えない。したがって、コンポーネントのピンの多くは見えないため、コンポーネントのピンの多くをデバッガにより識別することが困難であるため、このようなプリント回路基板のテストおよびデバッグは困難である。また、多くのコンポーネントとトラックは非常に小さいため、このことがテストとデバッグをさらに複雑にする。

【0005】

また、コンポーネントの１つ又はトラックの１つによる故障は、すでにプリント回路基板の全体に故障を起こし得る。したがって、各コンポーネントと全てのトラックは、正しく機能するよう監視および試験されることができるのが望ましい。

【0006】

このため、プリント回路基板の設計段階において、バウンダリスキャン機能が基板に搭載され得る。バウンダリスキャンでは、電子シリアルインタフェースが提供され、これは今日の多くの電気コンポーネント、例えば集積回路の組み込みロジックへのアクセスを可能にする。バウンダリスキャンコンポーネントで、ロジックテスト、例えば外部テストプローブなしでのデバイス間の接続のテスト、例えばＦＰＧＡのプログラミングのためのプログラミングロジック、集積回路とマイクロコントローラのロジックのデバッグなど、いくつかの機能が基板に追加される。

【0007】

現在のプリント回路基板の多くは、バウンダリスキャンデバイスを搭載する。これらのプリント回路基板は、バウンダリスキャンテスト（ＢＳＴ）を実行することによりテストできる。バウンダリスキャンテスト（ＢＳＴ）は、プリント回路基板のテストを支援するために開発された方法であり、規格（ＩＥＥＥ Ｓｔｄ． １１４９．１－－１９９０）に定められている。

【0008】

ＰＣＢの故障を検出するため、テストパターンまたはテストベクタを開発する必要があり、すべての故障をカバーし、かつ、できるだけ簡単に診断するテストベクタまたはテストパターンが好ましい。バウンダリスキャンテストでこのようなテストベクタを使用することは、プリント回路基板とその個々のコンポーネントとトラックのいくつかの機能的側面をテストするために非常に有益であり、かつ、どのコンポーネントが互いに接続されているか検査するためにも適切である。

【0009】

バウンダリスキャンは、ＰＣＢのすべての段階においてツールを提供する。つまり、設計段階では、バウンダリスキャンは、ＰＣＢが生産に移される前であっても、ＰＣＢの特定の側面のアドホックなデバッグのためのツールをＰＣＢの設計者に提供する。設計が完了し、対応するテストベクタが開発されている場合、製造テスト段階で、組み立てられた基板は故障に関してテストされ得る。その後、サービス段階のバウンダリスキャンの類似性は、アドホックなデバッグのためのツールを提供する。

【0010】

ＰＣＢのすべての段階で、設計者、テスト者、およびサービスエンジニアは、テストの出力が期待通りかどうか決定するために（アドホックな）バウンダリスキャンテストを実行し得る。徹底した設計と製造であれば、ほとんどの出力は期待通りになり、テストはパスするであろう。しかし、すべての設計と製造と同様に、時には結果は期待通りではない。そのような場合、設計者および／またはテスト者は、デバッグを行い、テストの細部にまで入り込んで、どこにエラーがあるか決定しなければならないであろう。これは非常に困難であり得る。

【発明の概要】

【0011】

本発明の目的は、１つ以上のバウンダリスキャン対応デバイスを用いて、プリント回路基板およびプリント回路基板のためのテストパターンをデバッグするための簡略化された効率的な方法を提供することである。

【0012】

この目的は、本開示の第１の態様において、プリント回路基板、及び／又は、そのようなプリント回路基板のための少なくとも１つのテストパターンをデバッグするための方法であって、前記プリント回路基板は、前記プリント回路基板上に搭載された複数のデバイスであって、前記複数のデバイスを相互接続するための回路端子を有する、複数のデバイスを備え、前記複数のデバイスは、バウンダリスキャン対応回路端子を有し、かつ、前記バウンダリスキャン対応回路端子のバウンダリスキャンセルのバウンダリスキャンレジスタを備える少なくとも１つのバウンダリスキャン対応デバイスを備え、前記方法は、電子処理ユニットを用い、かつ、
前記処理ユニットにより、前記少なくとも１つのバウンダリスキャン対応デバイスのバウンダリスキャンプロパティを取得するステップであって、前記バウンダリスキャンプロパティは、前記少なくとも１つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子のリストを少なくとも備える、ステップと、
前記処理ユニットにより、前記プリント回路基板に搭載された前記複数のデバイスの接続性プロパティを取得するステップであって、前記接続性プロパティは、前記複数のデバイスの前記回路端子間の相互接続のリストを少なくとも備える、ステップと、
前記処理ユニットにより、前記プリント回路基板上に搭載された前記複数のデバイスの少なくとも一部の回路グラフを表示するステップであって、前記回路グラフは、前記プリント回路基板上に搭載された前記複数のデバイスのうち少なくとも１つのデバイスと、前記デバイスの回路端子に相互接続される回路端子を備える前記複数のデバイスからの少なくとも１つの別のデバイスとを、前記プリント回路基板をデバッグするために、少なくとも前記デバイス、前記別のデバイス、および前記デバイス間の相互接続を視覚化するために備え、前記デバイスは、前記処理ユニットにより、前記プリント回路基板、前記プリント回路基板に搭載された前記複数のデバイス、および前記プリント回路基板に搭載された前記複数のデバイスのうちの１つの回路端子、のグループの１つの選択を受けることにより決定されている、ステップと、
を備える方法により、達成される。

【0013】

バウンダリスキャンにより、ＰＣＢ上のコンポーネントおよびこれらのコンポーネント間の相互接続の正確さを検証するための低コストなツールが提供される。バウンダリスキャンは、プリント回路基板の表面にあるコンポーネントと相互接続だけでなく、多層ＰＣＢの中間層にあるコンポーネントと相互接続についても、特定の機能面、および、ＰＣＢ内のコンポーネントとネットの構造的なテストの両方を可能にする。

【0014】

バウンダリスキャンにより、設計者、テスト者、およびサービスエンジニアは、ＰＣＢの特定の側面をデバッグするためのツールを与えられる。設計段階では、ＰＣＢのテストをより効率的に、即ちバウンダリスキャンテストを用いて、行えるように、バウンダリスキャン対応デバイスを選択することが、例えば、設計者を助け得る。テスト段階では、テスト者は事前に定義されたバウンダリスキャンテストまたはテストベクタを実行してもよく、すべてのコンポーネントと相互接続がテストに応じて期待通りに動作するかどうか判断し得る。

【0015】

バウンダリスキャンテストが失敗した場合、つまりテスト対象のコンポーネントおよび／または相互接続が失敗を示すか、または、テストの出力データが期待通りでない場合、さらなる試験とエラーの場所を決定するためにデバッグが必要であり得る。

【0016】

多くの場合、テスト者または設計者は、バウンダリスキャンテストの出力から、エラーが発生した場所の少なくともいくつかの詳細を受け取るか又は決定し得る。例えば、ＰＣＢ上のあるコンポーネントまたはコンポーネントのブロックでテストが失敗する。デバッガは、次に、そのブロック内またはその近傍のコンポーネントをさらに調査したいが、それは、小型化されたコンポーネントと（隠れた）相互接続のために決定が困難である。

【0017】

現在、デバッガは、プローブテスト、ならびに、ＰＣＢの設計詳細を検査する、即ち回路レイアウト、コンポーネントのリスト、コンポーネントの位置およびネットリストを検査するなどの従来のデバッグ技術を採用し得る。しかし、デバッガは、そのような情報へのアクセス又はそのような情報を常に自由に持つことはない。

【0018】

本開示の第１の態様による提示された方法では、バウンダリスキャンテスト装置または汎用コンピュータなどの処理ユニットは、プリント回路基板上のバウンダリスキャン対応デバイスのプロパティを取得するであろう。処理ユニットは、ＰＣＢ上のデバイス間の相互接続のリストも得る。このデータが得られると、処理ユニットは、コンポーネントと相互接続を知り、かつ、グラフィックユーザインタフェースを通じて、コンポーネント及び／又は相互接続の選択をユーザから得て、グラフィックユーザインタフェースを通じてその視覚的表示を提供するであろう。

【0019】

このようにＰＣＢの開発段階で、ＰＣＢ設計者は、バウンダリスキャンテストを開発し、かつ、テストの結果が正しくないこと、例えばコンポーネントが応答しない、もしくはコンポーネントが期待されるものとは異なって応答することを決定し得るか、または、設計のある態様により、そのようなテストが実行できないこと、もしくは期待よりも少ない部分が実行できることを発見し得る。このような場合、設計者は、テストが失敗するところ、またはテスト結果の結果が期待通りでないところで、ＰＣＢのコンポーネントが他のコンポーネントと相互作用するかどうか決定するためにデバッグを開始し得る。この必要性は、設計段階でのテストの予期せぬ結果の間に生じるだけでなく、ＰＣＢが既に組み立てられたが、ＰＣＢのテストがコンポーネントまたはコンポーネントのサブブロックまたは相互接続が故障していることを指摘した、テスト段階での失敗したテストの間にも生じる。

【0020】

ＰＣＢのデバッグおよび／またはＰＣＢのテストベクタの開発中のデバッグのために、そしておそらくは他の段階でも、回路レイアウト（の一部）を視覚化する必要性があることは、本発明者の洞察であった。これは、デバッガが問題を解決するために必要な情報を取得し、かつ、その結果が期待通りになるまでテストを再実行することを支援する。この目的のために、第１の態様による方法では、処理ユニットは、グラフィックユーザインターフェースを介して、すべてのコンポーネントとそれらのピンのリストを生成し、表示するであろう。ユーザは、複数のコンポーネントのうちの１つの複数のピンのうちの１つを選択してもよく、かつ、その選択と、バウンダリスキャン対応デバイスの得られたバウンダリスキャンプロパティおよび相互接続のリストとに基づいて、処理ユニットが、ピンが選択されたコンポーネントの回路グラフにおけるどの別のコンポーネントがそれに接続されているか決定できるようにし得る。これらのコンポーネントを含む回路グラフ、つまり選択されたピンを持つコンポーネント、および、同じ回路グラフの任意の他のコンポーネントは、グラフィカルユーザインターフェースを通じてユーザに示され、ユーザはデバッグのための簡単でわかりやすい方法を提供される。

【0021】

一例では、前記デバイスは、前記処理ユニットにより、少なくとも１つのプリント回路基板の選択を受けることによって決定される。

【0022】

一例では、前記デバイスは、前記処理ユニットにより、前記少なくとも１つのプリント回路基板の前記選択のプリント回路基板に搭載された少なくとも１つのデバイスの選択を受けることによって決定される。

【0023】

一例では、前記デバイスは、前記処理ユニットにより、前記プリント回路基板に搭載された前記複数のデバイスのうちの１つの回路端子の選択を受けることによって決定される。

【0024】

ＰＣＢをデバッグするための第１の態様による可視化方法は、グラフィカルユーザインタフェースを通じて、ユーザの選択の回路グラフの全体または一部を可視化できる。選択は、ＰＣＢ全体を含んでもよく、それは、すべてのコンポーネントを有する複数の回路グラフの可視化をもたらす。選択は、単一のデバイスを含んでもよく、それは、そのグラフのすべてのコンポーネントを有する回路グラフの視覚化をもたらす。そして最後に、選択は、デバイスの単一のピンまたは回路端子であってもよく、それに接続されるデバイスまたは複数のデバイス、および、したがってその回路グラフが視覚化される。

【0025】

一例では、前記表示するステップは、前記処理ユニットにより、前記複数のデバイスのうち少なくとも一部の回路グラフを表示することを備え、表示された前記複数のデバイスの各々について、前記デバイスに対応してプロパティが表示される。

【0026】

一例では、前記プロパティは、回路端子の数、バウンダリスキャン対応回路端子の数、デバイスのタイプ、デバイスの前記タイプの連続番号識別、および相互接続された回路端子からなる群のうちの１つ以上を備える。

【0027】

デバイスの視覚化に加えて、表示される情報は、そのデバイスのピンもしくはコンタクトパッドの数などのさらなる情報、または、ユーザが、例えば抵抗器、マイクロコントローラなど、それがどのコンポーネントであるか分かり得る情報を含んでもよい。

【0028】

一例では、前記方法は、バウンダリスキャンプロパティの前記リストおよび前記接続性プロパティからバウンダリスキャン透過デバイスを決定することをさらに備え、前記透過デバイスは、バウンダリスキャンテストのデータが無調整の方法（non-adjusted manner）で前記デバイスを通過するデバイスによって定義される。

【0029】

ＰＣＢ上のデバイスまたはコンポーネントは、バウンダリスキャンの目的のために、透過デバイス（トランスペアレントデバイス）と見なされ得る。そのような透過デバイスの例は、特定の状況下で受動／非能動コンポーネントであるためのトラックと見なされる抵抗器である。この場合、この透過デバイスが一部を構成する回路グラフは、透過デバイスの両方のピン上のコンポーネントまたはデバイスを含むであろう。したがって、表示される回路グラフは、両方のピンのグラフを視覚化するであろう。複数の透過デバイスの場合、２つ以上の回路グラフが１つの単一のグラフに結合されてもよく、例えば２つ、３つ、またはそれ以上のグラフを、ユーザに表示するための１つのグラフに結合する。

【0030】

好ましくは、ユーザまたはデバッガ（開発者、テスト者またはサービスエンジニア）は、コンポーネントのどれが透過であるかを選択または変更することができ、したがって、視覚化された結合回路グラフを持つであろう。これらの透過コンポーネントの多くが互いに接続されている場合、視覚化された回路グラフは、グラフィカルユーザインタフェースを介してその簡単で分かりやすい提示を行うには大きくなりすぎるかもしれない。この目的のために、本方法は、好ましくは、回路グラフにおけるコンポーネントの最大数の入力がユーザから得られるステップを備える。

【0031】

一例では、前記方法は、前記処理ユニットにより、前記プリント回路基板に搭載された前記バウンダリスキャン対応デバイスのチェーンのバウンダリスキャン対応回路端子の少なくとも１つのバウンダリスキャン対応回路端子をバウンダリスキャンテストにかけることをさらに備える。

【0032】

一例では、前記バウンダリスキャンテストは、前記プリント回路基板に搭載された前記デバイスの前記接続性プロパティを生成するために動作する。

【0033】

一例では、前記バウンダリスキャンプロパティは、前記少なくとも１つのバウンダリスキャン対応デバイスのバウンダリスキャン記述言語（ＢＳＤＬ）ファイルから取得される。

【0034】

一例では、方法は、グラフィカルインターフェース装置をさらに備え、表示するステップ、受けるステップ、操作するステップ、および提示するステップの少なくとも１つは、前記グラフィカルインターフェース装置から制御される。

【0035】

本開示の第２の態様では、プリント回路基板、及び／又は、そのようなプリント回路基板のための少なくとも１つのテストパターンをデバッグするためのデバッグ装置であって、前記プリント回路基板は、前記プリント回路基板上に搭載された複数のデバイスであって、前記複数のデバイスを相互接続するための回路端子を有する、複数のデバイスを備え、前記複数のデバイスは、バウンダリスキャン対応回路端子を有し、かつ、前記バウンダリスキャン対応回路端子のバウンダリスキャンセルのバウンダリスキャンレジスタを備える少なくとも１つのバウンダリスキャン対応デバイスを備え、前記デバッグ装置は、
前記少なくとも１つのバウンダリスキャン対応デバイスのバウンダリスキャンプロパティを取得するステップであって、前記バウンダリスキャンプロパティは、前記少なくとも１つのバウンダリスキャン対応デバイスのバウンダリスキャン対応回路端子のリストを少なくとも備える、ステップと、
前記プリント回路基板に搭載された前記複数のデバイスの接続性プロパティを取得するステップであって、前記接続性プロパティは、前記複数のデバイスの前記回路端子間の相互接続のリストを少なくとも備える、ステップと、
前記プリント回路基板上に搭載された前記複数のデバイスの少なくとも一部の回路グラフを表示するステップであって、前記回路グラフは、前記プリント回路基板上に搭載された前記複数のデバイスのうち少なくとも１つのデバイスと、前記デバイスの回路端子に相互接続される回路端子を備える前記複数のデバイスからの少なくとも１つの別のデバイスとを、前記プリント回路基板をデバッグするために、少なくとも前記デバイス、前記別のデバイス、および前記デバイス間の相互接続を視覚化するために備え、前記デバイスは、前記処理ユニットにより、前記プリント回路基板、前記プリント回路基板に搭載された前記複数のデバイス、および前記プリント回路基板に搭載された前記複数のデバイスのうちの１つの回路端子、のグループの１つの選択を受けることにより決定されている、ステップと、
を行うように構成される電子処理を備える、デバッグ装置が提供される。

【0036】

本開示の第３の態様では、プログラムコードデータが電子処理ユニットのメモリにロードされ、かつ、前記電子処理ユニットにより実行されるとき、上記態様および例のうちいずれかの方法を実行するように構成されたコンピュータプログラムコードデータを記憶するデータ記憶装置を備える、コンピュータプログラム製品が提供される。

【0037】

本発明のこれらおよび他の目的、利点、および特徴は、本実施形態の詳細な説明および図面を参照することにより、容易に理解され、理解されるであろう。

【図面の簡単な説明】

【0038】

【図1】図１は、本開示の一態様による方法のステップをフローチャートの態様で示す。

【図2】図２は、例示的な態様で、本開示の一態様による方法を実行するためのグラフィカルユーザインターフェースを示す。

【図3】図３は、例示的な態様で、本開示の一態様によるグラフィカルユーザインタフェースにおける回路グラフの提示を示す。

【図4】図４は、例示的な態様で、本開示の一態様によるグラフィカルユーザインタフェースにおける別の回路グラフの提示を示す。

【発明を実施するための形態】

【0039】

図１は、プリント回路基板、ＰＣＢをデバッグするための方法のステップのフローチャート１００を示す。デバッグは広義に解釈され、このことは、デバッグが設計、製造、テスト、およびＰＣＢに対する測定の実行のいくつかの段階で実行され得ることを意味する。設計段階では、ＰＣＢ設計者は、どのコンポーネント（例えば、どのサプライヤからのどのタイプのデバイス）をＰＣＢ上のどの物理的位置に配置されるべきか定義している。コンピュータは、このような決定において設計者を助ける。好ましくは、設計者は、可能であれば、デバイスもしくはコンポーネント、より好ましくはコンポーネントのサブブロック、または、さらに好ましくはＰＣＢ全体、もしくはいくつかのＰＣＢの完全なシステムが、バウンダリスキャンテストを行うように配置されるように、バウンダリスキャン対応デバイスを選択する。

【0040】

この目的のために、ＰＣＢは、相互接続またはトラックを介して、電力供給するための、および／または、電子コンポーネントを電源およびＰＣＢ上の他のコンポーネントと接続するための少なくとも１つ、しかし大抵は２つ以上の回路端子またはコンタクトパッドを有する少なくとも１つのバウンダリスキャン対応デバイスを備える。

【0041】

バウンダリスキャン機能を提供するために、バウンダリスキャン対応デバイスは、回路端子のそれぞれに関するスキャンセルを含むための追加ロジックを備える。セルは互いに接続され、バウンダリスキャンセルのチェーンまたはバウンダリスキャンシフトレジスタを形成する。バウンダリスキャン対応デバイスは、レジスタのためのインターフェースとしての、かつ、クロック信号、リセットなどの制御回路を提供するためのテストアクセスポートをさらに備える。バウンダリスキャンレジスタを形成するバウンダリスキャンセルは、テストデータ入力から、異なるバウンダリスキャンセルを経て、テストデータ出力に、データをシフトするように構成されている。テストアクセスポートは、各々の異なるバウンダリスキャンセルを制御し、例えば、対応するバウンダリスキャン回路端子に論理信号を出力するドライバとして動作させる。また、セルは、その回路端子の論理信号を取り込むためのセンサとして動作するように制御され得る。

【0042】

いくつかのバウンダリスキャン対応デバイスは、一緒に直列に相互接続されることができる。これは、バウンダリスキャン対応デバイスのテストデータ出力を、別のバウンダリスキャン対応デバイスのテストデータ入力に接続することにより行うことができる。このようにして、例えば電子処理ユニットまたは汎用コンピュータとのインターフェースを介して、制御インターフェースまたはバウンダリスキャンコントローラから制御可能なバウンダリスキャンチェーンが形成される。

【0043】

図１に示すように、本開示のバウンダリスキャン方法は、ＰＣＢをデバッグするために構成される。ＰＣＢは、複数のコンポーネントを備え、それらのうちの少なくとも１つまたはいくつかは、ＰＣＢに搭載され、かつ、デバイスを相互接続するための回路端子を有するバウンダリスキャン対応デバイスである。回路端子は、それらがバウンダリスキャンセルのバウンダリスキャンレジスタを備えることを意味するバウンダリスキャン対応回路端子である。この方法は、ＰＣＢ設計者、テスト者、またはＰＣＢを扱う他のユーザに対して簡略化された効率的なデバッグ機能を有効にするためのいくつかのステップを備える。

【0044】

最初のステップ１１０では、処理ユニットは、ＰＣＢ上のバウンダリスキャンに対応するデバイスのバウンダリスキャンプロパティを取得する。これらのプロパティは、ＰＣＢに搭載されたバウンダリスキャン対応デバイスのバウンダリスキャン記述言語（ＢＳＤＬ）ファイルから取得されてもよい。ＢＳＤＬファイルの情報は、図２に示されるように、グラフィカルユーザインターフェース（ＧＵＩ）にも利用されている。

【0045】

ステップ１１０の後、前、または並列に実行されてもよい次のステップ１２０において、処理ユニットは、上記プリント回路基板に搭載された複数のデバイスの接続性プロパティを取得する。接続性プロパティは、上記デバイスの上記回路端子間の相互接続のリストを少なくとも備える。これらの相互接続プロパティまたはトラックデータは、ＰＣＢ上のすべてのネットまたは回路を記述する、したがって、どのデバイスまたはコンポーネントのどのピンまたは回路端子が互いに接続されるかを記述する、いわゆるネットリストから取得されてもよい。

【0046】

デバイスおよび相互接続プロパティが取得されると、処理ユニットは、ＧＵＩを介してユーザ（デバッガ）に情報を表示し得る。表示されるものは、コンポーネント、これらのコンポーネントの回路端子、およびネットリストのリストである。したがって、ユーザは、（すべてのコンポーネントの）すべての回路端子、すべてのコンポーネント、すべてのネット、またはＰＣＢ全体のリストを提示され得る（１３０）。次に、ユーザは、ＧＵＩを介して、リストから１つを選択し得る。

【0047】

処理ユニットは、ユーザからのリストの選択を受け（１４０）、コンポーネントの１つが選択されたコンポーネントであるか若しくは選択された回路端子を備えるグラフに含まれる複数のコンポーネントを有する回路グラフを視覚化し（１５０）、または、代わりに、ステップ１３０で選択されたＰＣＢの一部を形成する全ての回路グラフが視覚化される。

【0048】

図２において、バウンダリスキャンテストを開発及び／又はテストするためのバウンダリスキャンアプリケーションの一例のＧＵＩ２００が示されている。ＧＵＩ２００を通じて、ユーザは、バウンダリスキャン対応デバイスのバウンダリスキャンプロパティを取得し、かつ、接続性プロパティを取得するために、処理ユニットを制御でき得る。ＧＵＩ２００は、バウンダリスキャン対応デバイスのバウンダリスキャンプロパティ及び接続性プロパティを抽出するために、複数のソースから回路図をインポートするように構成されてもよい。

【0049】

図２に示すＧＵＩ２００は、いくつかのセクション２１０，２２０，２３０，２４０，２５０を備える。第１のセクション２１０では、例えば基板の数および基板（ＰＣＢ）の詳細の情報を備えるプロジェクトの詳細が表示され得る。ボードの１つを選択することにより、ボード上のデバイスの詳細がセクション２２０に表示される。これらは、例えば図２にデバイスＱ１，Ｒ９，Ｕ１２およびＲ８により示されるようなバウンダリスキャン対応デバイスのバウンダリスキャンプロパティを備える。デバイスプロパティの下には、ネットプロパティのためのセクション２３０があり、それは基板上にどのネットが存在するか示している。一番下には、アプリケーションを実行する際の選択とステップの詳細またはログを表示するための別のログ２５０のセクションが設けられる。

【0050】

ＰＣＢ、デバイスまたはコンポーネント、回路端子またはネットを選択した後、対応する回路グラフは、好ましくはセクション２１０，２２０および２３０の上のオーバーレイである別の回路グラフエクスプローラ２４０に提示される。図３および図４では、回路グラフエクスプローラ２４０のより詳細な図が示される。

【0051】

図３では、回路グラフエクスプローラ２４０は、４つのデバイス、すなわち２つの集積回路３２０，３３０および２つの抵抗器３１０，３４０と共に示されている。抵抗器３５０の近くにあるアイコン３５０は、リストの選択、すなわち、この場合はデバイスを示す。デバイスの間には、回路内の各デバイスがどのように接続されているか示すための相互接続も表示されている。

【0052】

いくつかの回路グラフは多数のコンポーネントを備え得るので、コンポーネントの最大数は、好ましくは設定可能である。好ましくは、可視化されたコンポーネントは、行と列の配列に配置され、このことは、ユーザに列ごと及び行ごとのコンポーネントの最大数を設定できるようにして、回路グラフの可読性を向上する。

【0053】

図４では、回路グラフ２４０のより精巧な例が、多数のデバイスとともに示されている。示されるように、デバイス４１０，４２０，４３０，４４０，４５０，４６０，４７０，４８０，４９０，５１０は、デバイス、例えば抵抗器４１０，４６０，４９０のタイプおよびデバイス４９２のタイプのシーケンス番号を示す追加情報を備える。さらに、どのピンまたは回路端子がどのデバイスと接続するか示すために、回路端子の識別情報も好ましくは４９１で示される。

【0054】

図４に示すように、抵抗器Ｒ３，４６０は、部分的に透けて見え、それはデバイスがバウンダリスキャン透過デバイスとみなされるか、または、そのように構成されることを示す。

【0055】

開示された例に対する他の変形は、クレームされた開示を実施する当業者によって、図面、開示および添付の請求項の検討から理解され、効果を発揮することができる。請求項において、単語「備える」は、他の要素又はステップを除外せず、不定冠詞「a」又は「an」は、複数を除外しない。単一のプロセッサ又は他のユニットが、請求項に記載された複数の項目の機能を果たしてもよい。ある手段が相互に異なる従属請求項に記載されているという事実だけで、これらの手段の組合せが有利に使用できないことを示すものではない。コンピュータプログラムは、他のハードウェアと共に又はその一部として供給される光学記憶媒体又は固体媒体などの適切な媒体に記憶／配布されてもよいが、インターネット又は他の有線又は無線通信システムを介してなどの他の形態で配布されることもできる。請求項に記載された参照符号は、その範囲を限定するものとして解釈されるべきではない。同様の参照符号は、類似または同等の機能を示す。

【0056】

本開示は、上記に開示されたような例に限定されず、当業者によって、発明的な技術を適用することなく、添付の請求項に開示された本開示の範囲を超えて、任意のデータ通信、データ交換及びデータ処理環境での使用のために修正及び拡張することが可能である。

【図1】

【図2】

【図3】

【図4】