知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-17
(45)【発行日】2024-09-26
(54)【発明の名称】ネットワークスイッチ，制御プログラムおよび制御方法
(51)【国際特許分類】
H04L 49/00 20220101AFI20240918BHJP
【ＦＩ】
H04L49/00
【請求項の数】
4
(21)【出願番号】P 2020132584
(22)【出願日】2020-08-04
(65)【公開番号】P2022029306
(43)【公開日】2022-02-17
【審査請求日】2023-05-11
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110003649
【氏名又は名称】弁理士法人真田特許事務所
(74)【代理人】
【識別番号】100092978
【弁理士】
【氏名又は名称】真田 有
(74)【代理人】
【識別番号】100189201
【弁理士】
【氏名又は名称】横田 功
(72)【発明者】
【氏名】加藤 純
【審査官】中川 幸洋
(56)【参考文献】
【文献】特開２０１４－１７１２２６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１３／０１７６８８８（ＵＳ，Ａ１）
【文献】特開２０１７－０２８５３９（ＪＰ，Ａ）
【文献】特表２０１５－５１５１５３（ＪＰ，Ａ）
【文献】特開２０２０－１１３８３６（ＪＰ，Ａ）
【文献】特開２００５－０５１７３６（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０４Ｌ ４９／００
(57)【特許請求の範囲】
【請求項1】
ＦＰＧＡ（Field Programmable Gate Array）とプロセッサとを備えるネットワークスイッチにおいて、
前記ＦＰＧＡが、
転送定義情報に基づき、転送先に処理対象パケットを転送する第１パケット転送制御部と、
前記処理対象パケットのコピーを前記プロセッサに転送する第２パケット転送制御部と、
として機能し、
前記プロセッサが、
転送実績情報に基づき、前記転送定義情報のエントリを削除する第１更新処理部と、
前記処理対象パケットのコピーに基づき、前記転送実績情報を更新する第２更新処理部と、
として機能し、
前記転送実績情報において、パケット無転送時間が閾値以上である送信元もしくは宛先に関し、前記転送定義情報におけるエントリの即時の削除要求が発行されていない場合に、
前記プロセッサが、前記転送定義情報に、前記第１更新処理部の仮想ポートを前記処理対象パケットの転送先として設定することで、前記第２パケット転送制御部に前記処理対象パケットのコピーを転送させ、
前記第２更新処理部が、転送された前記処理対象パケットのコピーに基づいて前記転送実績情報を更新し、
前記第２更新処理部が、前記転送実績情報の更新後に、前記処理対象パケットのコピーを破棄し、
前記プロセッサが、前記転送定義情報から、前記処理対象パケットの転送先として設定した前記第１更新処理部の仮想ポートを削除することで、前記第２パケット転送制御部による前記処理対象パケットのコピーの転送を解除させ、
前記第１パケット転送制御部が、前記転送定義情報に基づき、前記転送先に前記処理対象パケットを転送する、
ことを特徴とする、ネットワークスイッチ。
【請求項2】
前記第２パケット転送制御部が、前記処理対象パケットのコピーに、コピーである旨を示す識別情報を設定する。ことを特徴とする、請求項１記載のネットワークスイッチ。
【請求項3】
プロセッサと、転送定義情報に基づき、転送先に処理対象パケットを転送する第１パケット転送制御部と、前記処理対象パケットのコピーを前記プロセッサに転送する第２パケット転送制御部と、として機能するＦＰＧＡ（Field Programmable Gate Array）とを備えるネットワークスイッチにおいて、
前記プロセッサに、
転送実績情報において、パケット無転送時間が閾値以上である送信元もしくは宛先に関し、前記転送定義情報におけるエントリの即時の削除要求が発行されていない場合に、
前記転送定義情報に、前記転送定義情報のエントリを削除する処理部の仮想ポートを前記処理対象パケットの転送先として設定することで、前記第２パケット転送制御部に前記処理対象パケットのコピーを転送させ、
転送された前記処理対象パケットのコピーに基づいて前記転送実績情報を更新し、
前記転送実績情報の更新後に、前記処理対象パケットのコピーを破棄し、
前記転送定義情報から、前記処理対象パケットの転送先として設定した前記処理部の仮想ポートを削除することで、前記処理対象パケットのコピーの転送を解除させ、
前記第１パケット転送制御部に、前記転送定義情報に基づき、前記転送先に前記処理対象パケットを転送させる、
処理を実行させる、制御プログラム。
【請求項4】
ＦＰＧＡ（Field Programmable Gate Array）とプロセッサとを備えるネットワークスイッチにおいて、
前記ＦＰＧＡが、
転送定義情報に基づき、転送先に処理対象パケットを転送する処理と、
前記処理対象パケットのコピーを前記プロセッサに転送する処理と
を実行し、
前記プロセッサが、
転送実績情報に基づき、前記転送定義情報のエントリを削除する処理と、
前記処理対象パケットのコピーに基づき、前記転送実績情報を更新する処理と
を実行し、
前記転送実績情報においてパケット無転送時間が閾値以上である送信元もしくは宛先に関し、前記転送定義情報におけるエントリの即時の削除要求が発行されていない場合に、
前記プロセッサが、前記転送定義情報に、前記転送定義情報のエントリを削除する処理部の仮想ポートを前記処理対象パケットの転送先として設定することで、前記処理対象パケットのコピーを前記プロセッサに転送させ、
前記プロセッサが、転送された前記処理対象パケットのコピーに基づいて前記転送実績情報を更新し、
前記プロセッサが、前記転送実績情報の更新後に、前記処理対象パケットのコピーを破棄し、
前記プロセッサが、前記転送定義情報から、前記処理対象パケットの転送先として設定した前記処理部の仮想ポートを削除することで、前記処理対象パケットのコピーの転送を解除させ、
前記ＦＰＧＡが、前記転送定義情報に基づき、前記転送先に前記処理対象パケットを転送する、
ことを特徴とする、制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ネットワークスイッチ，制御プログラムおよび制御方法に関する。
【背景技術】
【0002】
近年、ネットワークにおけるスイッチとしての機能をソフトウェアにより実現する仮想ネットワークスイッチが知られている。仮想ネットワークスイッチをソフトウェアスイッチといってもよい。
【0003】
仮想ネットワークスイッチは、例えば、ハイパーバイザ型の仮想化環境やコンテナ環境において仮想スイッチを形成し、物理スイッチや仮想マシン（ＶＭ：Virtual Machine）、コンテナ等の通信路を実現する。
そして、コンピュータが、仮想ネットワークスイッチを実現するためのプログラムを実行することで、仮想ネットワークスイッチとしての機能が実現される。
そして、コンピュータが、仮想ネットワークスイッチを実現するためのプログラムを実行することで、仮想ネットワークスイッチとしての機能が実現される。
【0004】
仮想ネットワークスイッチを実現するためのプログラムとして、例えば、Open vSwitch（登録商標）が知られている。Open vSwitch は、ＯＳＳ（Open Source Software）のOpen Flow対応仮想ネットワークスイッチを実現する。以下、コンピュータ上において仮想ネットワークスイッチとしての機能を実現する処理部を、仮想ネットワークスイッチ処理部という場合がある。
【0005】
仮想ネットワークスイッチにおいては、物理ポートにおいて受信したパケットを、ＦＩＢ（Forwarding Information Base）を参照して、例えば、当該パケットの宛先である仮想マシンの仮想ポートに転送する。ＦＩＢは、パケット転送を制御するためのルーティング情報として用いられる。
【0006】
ＦＩＢは、例えば、複数のエントリを備えるテーブルとして構成され、各エントリは、ルールおよびアクションを備える。ＦＩＢのエントリをフローという場合がある。ＦＩＢは、仮想ネットワークスイッチ処理部により設定される。
【0007】
一のフローにかかる複数のパケットを処理する場合には、仮想ネットワークスイッチ処理部が、最初のパケットの処理時において宛先解決を行なった結果をＦＩＢに設定する。そして、後続するパケットについては、ＦＩＢを参照し、このＦＩＢに設定されたフローのルールに対応付けられたアクションを実行する。
【0008】
また、仮想ネットワークスイッチにおいては、例えば、最後に使用されてからの経過時間を示すアイドル（idle）時間や、送信／受信バイト数等の統計情報をフロー毎に採取する機能を備えることも知られている。
【0009】
また、近年においては、ＣＰＵ（Central Processing Unit）にＦＰＧＡ（Field Programmable Gate Array）を統合したプロセッサが登場している。このようなＦＰＧＡが統合されたプロセッサにおいては、ＣＰＵとＦＰＧＡとの間において、メモリ（主記憶）を経由した整合性のとれたデータの共有を低遅延で実現することができる。
【0010】
このようなＦＰＧＡが統合されたプロセッサを搭載したコンピュータに仮想ネットワークスイッチとしての機能を実現させる際に、ＦＰＧＡに閉じてパケット転送を行なわせることで、物理スイッチ並みの性能を実現することができる。すなわち、仮想ネットワークスイッチ制御部が実現する機能のうち、パケット転送機能をＦＰＧＡにオフロードさせることで、パケット転送を高速化することができる。
【0011】
例えば、パケットを転送するに際して、ＦＩＢに当該パケットのフローが登録されている場合には、ＦＰＧＡは、このＦＩＢを参照して単体でパケット転送を行なうことができ、これによりパケット転送を高速に処理することができる。
【先行技術文献】
【特許文献】
【0012】
【文献】特開２０１８－１１７１９３号公報
【文献】特開２０１７－１７４３０１号公報
【発明の概要】
【発明が解決しようとする課題】
【0013】
しかしながら、パケット転送機能をＦＰＧＡにオフロードした場合には、統計情報を採取することが困難である。ＦＰＧＡにパケット転送機能をオフロードした場合において、例えば、主記憶上のＦＩＢに統計情報用の領域を追加することで、理論上は、統計情報を収集することは実現できる。
【0014】
しかし、この場合に、パケット処理を実行するたびにＦＩＢの更新処理が発生する。これにより、ＦＰＧＡからＦＩＢへのアクセスに使用する通信帯域の使用量が増大し、スループット性能が低下する。
【0015】
なお、ＦＰＧＡのメモリにＦＩＢを格納することも考えられる。しかし、例えば、統計情報のデータサイズを1ビットとしても、フローテーブルのエントリ数は2,000,000個あるので、統計情報のデータサイズは2,000,000ビットと膨大になる。そのため、ＦＰＧＡの回路変規模の制限により、ＦＰＧＡのメモリにＦＩＢを格納することはできない。
【0016】
ここで、仮想ネットワークスイッチにおいて統計情報を採取できない場合には、ＦＩＢから不要なフローを効率的に削除することができないという弊害が生じる。
【0017】
ＦＩＢにおいては、例えば、転送処理が完了したフロー等を削除する必要がある。従来の仮想ネットワークスイッチにおいては、アイドル時間に基づき、フローを削除している。
【0018】
しかしながら、ＦＰＧＡが統合されたプロセッサを搭載したコンピュータにより実現する仮想ネットワークスイッチにおいては、ＦＰＧＡにパケット転送機能をオフロードすることで、仮想ネットワークスイッチのソフトウェアはアイドル時間を取得することができない。
【0019】
そこで、アイドル時間の代わりに、ＭＡＣ（Media Access Control）アドレスのエージアウト機能を活用し、フローの送信元もしくは宛先のＭＡＣアドレスとの間に所定時間（例えば、３００秒）通信がないときに（エージアウト）、当該フローをＦＩＢから削除するフラッシュ処理を行なうことが考えられる。
【0020】
しかしながら、ＦＰＧＡにパケット転送機能をオフロードしている状態においては、パケットが仮想ネットワークスイッチのソフトウェアに届かない。その一方で、ＭＡＣアドレスの管理は仮想ネットワークスイッチのソフトウェアで行なうが、このソフトウェアにパケットが届かないので、ＭＡＣアドレスの有効期間が更新されない。従って、全てのフローにおいて、必ず、所定時間（例えば、３００秒）毎にエージアウトが発生し、これに伴うフラッシュ処理によりアイドル状態でないアクティブなフローであってもＦＩＢから削除される。
【0021】
これにより、アイドル状態ではないアクティブなフローでもＦＰＧＡにオフロードできない状態になり、断片的な性能低下が発生する。なお、もう一度、該当フローにマッチするパケットが届けば、ＦＩＢの再設定処理が行なわれ、再びオフロード状態になるが、そのパケット自体は仮想ネットワークスイッチのソフトウェアによって処理されるため、性能低下が生じることとなる。
１つの側面では、本発明は、無駄なフラッシュ処理および転送定義情報の再設定処理が発生しないようにし、性能低下を回避することを目的とする。
１つの側面では、本発明は、無駄なフラッシュ処理および転送定義情報の再設定処理が発生しないようにし、性能低下を回避することを目的とする。
【課題を解決するための手段】
【0022】
このため、このネットワークスイッチは、ＦＰＧＡ（Field Programmable Gate Array）とプロセッサとを備えるネットワークスイッチにおいて、前記ＦＰＧＡが、転送定義情報に基づき、転送先に処理対象パケットを転送する第１パケット転送制御部と、前記処理対象パケットのコピーを前記プロセッサに転送する第２パケット転送制御部と、として機能し、前記プロセッサが、転送実績情報に基づき、前記転送定義情報のエントリを削除する第１更新処理部と、前記処理対象パケットのコピーに基づき、前記転送実績情報を更新する第２更新処理部と、として機能する。
また、前記転送実績情報において、パケット無転送時間が閾値以上である送信元もしくは宛先に関し、前記転送定義情報におけるエントリの即時の削除要求が発行されてない場合に、前記プロセッサが、前記転送定義情報に、前記第１更新処理部の仮想ポートを前記処理対象パケットの転送先として設定することで、前記第２パケット転送制御部に前記処理対象パケットのコピーを転送させ、前記第２更新処理部が、転送された前記処理対象パケットのコピーに基づいて前記転送実績情報を更新し、前記第２更新処理部が、前記転送実績情報の更新後に、前記処理対象パケットのコピーを破棄し、前記プロセッサが、前記転送定義情報から、前記処理対象パケットの転送先として設定した前記第１更新処理部の仮想ポートを削除することで、前記第２パケット転送制御部による前記処理対象パケットのコピーの転送を解除させ、前記第１パケット転送制御部が、前記転送定義情報に基づき、前記転送先に前記処理対象パケットを転送する。
また、前記転送実績情報において、パケット無転送時間が閾値以上である送信元もしくは宛先に関し、前記転送定義情報におけるエントリの即時の削除要求が発行されてない場合に、前記プロセッサが、前記転送定義情報に、前記第１更新処理部の仮想ポートを前記処理対象パケットの転送先として設定することで、前記第２パケット転送制御部に前記処理対象パケットのコピーを転送させ、前記第２更新処理部が、転送された前記処理対象パケットのコピーに基づいて前記転送実績情報を更新し、前記第２更新処理部が、前記転送実績情報の更新後に、前記処理対象パケットのコピーを破棄し、前記プロセッサが、前記転送定義情報から、前記処理対象パケットの転送先として設定した前記第１更新処理部の仮想ポートを削除することで、前記第２パケット転送制御部による前記処理対象パケットのコピーの転送を解除させ、前記第１パケット転送制御部が、前記転送定義情報に基づき、前記転送先に前記処理対象パケットを転送する。
【発明の効果】
【0023】
一実施形態によれば、無駄なフラッシュ処理および転送定義情報の再設定処理が発生しないようにし、性能低下を回避することができる。
【図面の簡単な説明】
【0024】
【図1】実施形態の一例としてのネットワークスイッチのハードウェア構成を模式的に示す図である。
【図2】実施形態の一例としてのネットワークスイッチの機能構成を例示する図である。
【図3】実施形態の一例としてのネットワークスイッチにおけるＭＡＣ学習テーブルを例示する図である。
【図4】実施形態の一例としてのネットワークスイッチにおける、パケット処理を説明するためのフローチャートである。
【図5】実施形態の一例としてのネットワークスイッチにおけるフロー削除処理の概要を説明するためのフローチャートである。
【図6】実施形態の一例としてのネットワークスイッチにおけるＧＣ処理を説明するためのフローチャートである。
【図7】実施形態の一例としてのネットワークスイッチにおけるアクティブなフローの削除処理を説明するためのシーケンス図である。
【図8】実施形態の一例としてのネットワークスイッチにおけるアイドル状態のフローの削除処理を説明するためのシーケンス図である。
【図9】従来のネットワークスイッチにおけるエージアウト発生時のパケット転送処理を示す図である。
【図10】実施形態の一例としてのネットワークスイッチにおけるパケット転送処理を示す図である。
【発明を実施するための形態】
【0025】
以下、図面を参照して本ネットワークスイッチ，制御プログラムおよび制御方法にかかる実施の形態を説明する。ただし、以下に示す実施形態はあくまでも例示に過ぎず、実施形態で明示しない種々の変形例や技術の適用を排除する意図はない。すなわち、本実施形態を、その趣旨を逸脱しない範囲で種々変形して実施することができる。また、各図は、図中に示す構成要素のみを備えるという趣旨ではなく、他の機能等を含むことができる。
【0026】
（Ａ）構成
図１は実施形態の一例としてのネットワークスイッチ１のハードウェア構成を模式的に示す図である。
図１は実施形態の一例としてのネットワークスイッチ１のハードウェア構成を模式的に示す図である。
【0027】
ネットワークスイッチ１は、情報処理装置（コンピュータ）であって、例えば、ＦＰＧＡ統合プロセッサ１１，メモリ部１２，記憶装置１３，グラフィック処理装置１４，入力インタフェース１５，光学ドライブ装置１６，機器接続インタフェース１７およびネットワークインタフェース１８を構成要素として有する。これらの構成要素１１～１８は、バス１９を介して相互に通信可能に構成される。
【0028】
ＦＰＧＡ統合プロセッサ（処理部）１１は、ネットワークスイッチ１全体を制御する。ＦＰＧＡ統合プロセッサ１１は、ＣＰＵ（プロセッサ）１１ａとＦＰＧＡ１１ｂとを統合して構成されている。このようなＣＰＵとＦＰＧＡとが統合されたＦＰＧＡ統合プロセッサとして、例えば、Intel社のXeon Gold 6138Pが知られている。
【0029】
ＣＰＵ１１ａは、マルチプロセッサであってもよい。ＣＰＵ１１ａは、例えば、ＭＰＵ（Micro Processing Unit），ＤＳＰ（Digital Signal Processor），ＡＳＩＣ（Application Specific Integrated Circuit），ＰＬＤ（Programmable Logic Device）のいずれか一つであってもよい。また、ＣＰＵ１１ａは、ＣＰＵ，ＭＰＵ，ＤＳＰ，ＡＳＩＣ，ＰＬＤのうちの２種類以上の要素の組み合わせであってもよい。
【0030】
そして、ＣＰＵ１１ａがネットワークスイッチ１用の制御プログラム（図示省略）を実行することにより、図２を用いて後述する、仮想ネットワークスイッチ制御部１０３および仮想マシン（ＶＭ）１０６としての機能が実現される。
【0031】
なお、ネットワークスイッチ１は、例えばコンピュータ読み取り可能な非一時的な記録媒体に記録されたプログラム（制御プログラム，ＯＳプログラム）を実行することにより、仮想ネットワークスイッチ制御部１０３および仮想マシン１０６としての機能を実現する。
【0032】
ネットワークスイッチ１に実行させる処理内容を記述したプログラムは、様々な記録媒体に記録しておくことができる。例えば、ネットワークスイッチ１に実行させるプログラムを記憶装置１３に格納しておくことができる。ＣＰＵ１１ａは、記憶装置１３内のプログラムの少なくとも一部を、後述するメモリ部１２のＲＡＭ（Random Access Memory）にロードし、ロードしたプログラムを実行する。
【0033】
また、ネットワークスイッチ１（ＣＰＵ１１ａ）に実行させるプログラムを、光ディスク１６ａ，メモリ装置１７ａ，メモリカード１７ｃ等の非一時的な可搬型記録媒体に記録しておくこともできる。可搬型記録媒体に格納されたプログラムは、例えばＣＰＵ１１ａからの制御により、記憶装置１３にインストールされた後、実行可能になる。また、ＣＰＵ１１ａが、可搬型記録媒体から直接プログラムを読み出して実行することもできる。
【0034】
ＦＰＧＡ１１ｂは、デジタル回路の回路設計を電気的に変更可能なデバイスである。ＦＰＧＡ１１ｂは、多数の論理ゲートを有するＬＳＩ（Large Scale Integration circuit）である。ＦＰＧＡ１ｂは、論理ゲート間の論理関係と接続関係とを記述したコンフィギュレーションデータをＦＰＧＡ１１ｂが備えるコンフィギュレーションＲＡＭ（図示省略）に書き込むことで、所定の論理回路として機能する。
本ネットワークスイッチ１においては、ＦＰＧＡ１１ｂは、図２を用いて後述する、転送制御部１０１およびパケット転送部１０２としての機能を実現する。
本ネットワークスイッチ１においては、ＦＰＧＡ１１ｂは、図２を用いて後述する、転送制御部１０１およびパケット転送部１０２としての機能を実現する。
【0035】
メモリ部１２は、ＲＯＭ（Read Only Memory）およびＲＡＭを含む記憶メモリである。メモリ部１２はネットワークスイッチ１の主記憶装置として使用される。ＲＡＭには、ＣＰＵ１１ａに実行させるプログラムの少なくとも一部が一時的に格納される。また、メモリ部１２には、ＣＰＵ１１ａおよびＦＰＧＡ１１ｂによる処理に必要な各種データが格納される。また、メモリ部１２のＲＡＭに、後述する、ＦＩＢ１０４およびＭＡＣ学習テーブル１０５を構成する情報を格納してもよい。
【0036】
記憶装置１３は、ハードディスクドライブ（Hard Disk Drive：ＨＤＤ）、ＳＳＤ（Solid State Drive）、ストレージクラスメモリ（Storage Class Memory：ＳＣＭ）等の記憶装置であって、種々のデータを格納するものである。記憶装置１３には、ＯＳプログラム，制御プログラムおよび各種データが格納される。
【0037】
なお、補助記憶装置としては、ＳＣＭやフラッシュメモリ等の半導体記憶装置を使用することもできる。また、複数の記憶装置１３を用いてＲＡＩＤ（Redundant Arrays of Inexpensive Disks）を構成してもよい。
【0038】
グラフィック処理装置１４には、モニタ１４ａが接続されている。グラフィック処理装置１４は、ＣＰＵ１１ａからの命令に従って、画像をモニタ１４ａの画面に表示させる。モニタ１４ａとしては、ＣＲＴ（Cathode Ray Tube）を用いた表示装置や液晶表示装置等が挙げられる。
【0039】
入力インタフェース１５には、キーボード１５ａおよびマウス１５ｂが接続されている。入力インタフェース１５は、キーボード１５ａやマウス１５ｂから送られてくる信号をＦＰＧＡ統合プロセッサ１１に送信する。なお、マウス１５ｂは、ポインティングデバイスの一例であり、他のポインティングデバイスを使用することもできる。他のポインティングデバイスとしては、タッチパネル，タブレット，タッチパッド，トラックボール等が挙げられる。
【0040】
光学ドライブ装置１６は、レーザ光等を利用して、光ディスク１６ａに記録されたデータの読み取りを行なう。光ディスク１６ａは、光の反射によって読み取り可能にデータを記録された可搬型の非一時的な記録媒体である。光ディスク１６ａには、ＤＶＤ（Digital Versatile Disc），ＤＶＤ－ＲＡＭ，ＣＤ－ＲＯＭ（Compact Disc Read Only Memory），ＣＤ－Ｒ（Recordable）／ＲＷ（ReWritable）等が挙げられる。
【0041】
機器接続インタフェース１７は、ネットワークスイッチ１に周辺機器を接続するための通信インタフェースである。例えば、機器接続インタフェース１７には、メモリ装置１７ａやメモリリーダライタ１７ｂを接続することができる。メモリ装置１７ａは、機器接続インタフェース１７との通信機能を搭載した非一時的な記録媒体、例えばＵＳＢ（Universal Serial Bus）メモリである。メモリリーダライタ１７ｂは、メモリカード１７ｃへのデータの書き込み、またはメモリカード１７ｃからのデータの読み出しを行なう。メモリカード１７ｃは、カード型の非一時的な記録媒体である。
【0042】
ネットワークインタフェース１８は、ネットワークに接続される。ネットワークインタフェース１８は、ネットワークを介してデータの送受信を行なう。ネットワークには他の情報処理装置や通信機器等が接続されてもよい。
【0043】
図２は実施形態の一例としてのネットワークスイッチ１の機能構成を例示する図である。
ネットワークスイッチ１は、図２に示すように、転送制御部１０１，パケット転送部１０２，仮想ネットワークスイッチ制御部１０３および仮想マシン１０６としての機能を備える。
ネットワークスイッチ１は、図２に示すように、転送制御部１０１，パケット転送部１０２，仮想ネットワークスイッチ制御部１０３および仮想マシン１０６としての機能を備える。
【0044】
上述の如く、転送制御部１０１およびパケット転送部１０２としての機能は、ＦＰＧＡ１１ｂによって実現される。また、仮想ネットワークスイッチ制御部１０３および仮想マシン１０６としての機能は、ＣＰＵ１１ａによって実現される。仮想マシン１０６の数は１つに限定されるものではなく、適宜変更して実施することができる。
【0045】
――仮想マシン１０６――
仮想マシン１０６は、例えば、ハイパーバイザ等のアプリケーションプログラム上で作成される仮想的なコンピュータである。仮想マシン１０６は、物理ハードウェアで実現されるコンピュータと同様に種々の処理を実行する。例えば、仮想マシン１０６は、種々のＯＳ（ゲストＯＳ）やこのゲストＯＳ上で稼動するアプリケーションプログラムを実行する。なお、仮想マシン１０６は既知の手法により実現することができ、その説明は省略する。また、仮想マシン１０６に代えて、コンテナ等の他の仮想化基盤技術を用いてもよく、適宜変更して実施することができる。
仮想マシン１０６は、例えば、ハイパーバイザ等のアプリケーションプログラム上で作成される仮想的なコンピュータである。仮想マシン１０６は、物理ハードウェアで実現されるコンピュータと同様に種々の処理を実行する。例えば、仮想マシン１０６は、種々のＯＳ（ゲストＯＳ）やこのゲストＯＳ上で稼動するアプリケーションプログラムを実行する。なお、仮想マシン１０６は既知の手法により実現することができ、その説明は省略する。また、仮想マシン１０６に代えて、コンテナ等の他の仮想化基盤技術を用いてもよく、適宜変更して実施することができる。
【0046】
仮想マシン１０６は仮想ポート１０８を備え、この仮想ポート１０８を介してパケットの送受信を行なう。後述するパケット転送部１０２がこの仮想ポート１０８を宛先としてパケットを送信する。
【0047】
――転送制御部１０１――
転送制御部１０１は、パケット転送部１０２によるパケットの転送制御を行なう。転送制御部１０１は、物理ポート１０７がパケットを受信すると、当該パケットのフローに基づいてＦＩＢ１０４を参照し、該当するフローがＦＩＢ１０４に設定されているかを確認する。該当するフローがＦＩＢ１０４に設定されている場合には、転送制御部１０１は、当該フローのルールおよびアクションに従って、パケット転送部１０２にパケットを処理させる。例えば、転送制御部１０１は、パケット転送部１０２によるパケットの転送先を決定し、パケット転送部１０２に通知する。
転送制御部１０１は、パケット転送部１０２によるパケットの転送制御を行なう。転送制御部１０１は、物理ポート１０７がパケットを受信すると、当該パケットのフローに基づいてＦＩＢ１０４を参照し、該当するフローがＦＩＢ１０４に設定されているかを確認する。該当するフローがＦＩＢ１０４に設定されている場合には、転送制御部１０１は、当該フローのルールおよびアクションに従って、パケット転送部１０２にパケットを処理させる。例えば、転送制御部１０１は、パケット転送部１０２によるパケットの転送先を決定し、パケット転送部１０２に通知する。
【0048】
ＦＩＢ１０４は、例えば、複数のエントリを備えるテーブルとして構成され、各エントリは、ルールおよびアクションを備える。ＦＩＢのエントリをフローという場合がある。ＦＩＢは、仮想ネットワークスイッチ制御部１０３により設定される。ＦＩＢ１０４は、パケット転送を制御するためのルーティング情報として用いられ、転送定義情報に相当する。
【0049】
また、転送制御部１０１は、ＦＩＢ１０４に該当するフローが設定されていない場合には、パケット転送部１０２に、当該パケットを仮想ネットワークスイッチ制御部１０３に送信させる。仮想ネットワークスイッチ制御部１０３が、当該パケットについて、宛先解決を行ない、当該パケットのフローをＦＩＢ１０４に設定すると、転送制御部１０１は、この設定されたフローに従って、パケット転送部１０２に処理させる。
【0050】
――パケット転送部１０２――
パケット転送部１０２は、ネットワークスイッチ１において、物理ポート１０７と、仮想マシン１０６の仮想ポート１０８との間でパケットを転送する。例えば、パケット転送部１０２は、物理ポート１０７が受信したパケットを、転送制御部１０１によって決定される宛先（仮想マシン１０６の仮想ポート１０８）にパケットを転送（送信）する。
すなわち、パケット転送部１０２は、ＦＩＢ（転送定義情報）１０４に基づき、転送先に処理対象パケットを転送する第１パケット転送制御部として機能する。
パケット転送部１０２は、ネットワークスイッチ１において、物理ポート１０７と、仮想マシン１０６の仮想ポート１０８との間でパケットを転送する。例えば、パケット転送部１０２は、物理ポート１０７が受信したパケットを、転送制御部１０１によって決定される宛先（仮想マシン１０６の仮想ポート１０８）にパケットを転送（送信）する。
すなわち、パケット転送部１０２は、ＦＩＢ（転送定義情報）１０４に基づき、転送先に処理対象パケットを転送する第１パケット転送制御部として機能する。
【0051】
また、パケット転送部１０２は、転送するパケットを、その宛先のポート（仮想ポート１０８）の他に、仮想ネットワークスイッチ制御部１０３にも転送する。すなわち、パケット転送部１０２は、パケットを、その本来の宛先ポートと、仮想ネットワークスイッチ制御部１０３とに送信する。
【0052】
すなわち、パケット転送部１０２は、処理対象パケットのコピー（ミラー転送パケット）を仮想ネットワークスイッチ制御部１０３（ＣＰＵ１１ａ）に転送する第２パケット転送制御部として機能する。
【0053】
以下、パケット転送部１０２が、パケットのコピーをその本来の宛先ポートとは別に仮想ネットワークスイッチ制御部１０３に転送することを一時的ミラー転送という場合がある。また、この一時的ミラー転送により仮想ネットワークスイッチ制御部１０３に転送するパケットを一時的ミラー転送パケットという場合がある。また、この一時的ミラー転送パケットが属するフローを一時的ミラー転送フローという場合がある。
【0054】
パケット転送部１０２は、一時的ミラー転送パケットに対して、一時的ミラー転送であることを示すタグ（識別情報）を設定する。このタグ付けは、例えば、パケットのヘッダの特定の領域にフラグを設定することで行なってもよい。
【0055】
仮想ネットワークスイッチ制御部１０３においては、受信したパケットのヘッダを参照することで、当該パケットが一時的ミラー転送パケットであることを検出することができる。
【0056】
なお、本ネットワークスイッチ１において、ＦＰＧＡ１１ｂにおいて転送制御部１０１およびパケット転送部１０２がパケットの転送を行なうことをオフロードという場合がある。
【0057】
――仮想ネットワークスイッチ制御部１０３――
仮想ネットワークスイッチ制御部１０３は、本ネットワークスイッチ１において仮想ネットワークスイッチとしての機能を実現するための制御を行なう。仮想ネットワークスイッチは、ソフトウェア定義型ネットワーク（ＳＤＮ：Software Defined Networking）を実現する。仮想ネットワークスイッチ制御部１０３は、例えば、Open vSwitchの機能により実現してもよい。
仮想ネットワークスイッチ制御部１０３は、本ネットワークスイッチ１において仮想ネットワークスイッチとしての機能を実現するための制御を行なう。仮想ネットワークスイッチは、ソフトウェア定義型ネットワーク（ＳＤＮ：Software Defined Networking）を実現する。仮想ネットワークスイッチ制御部１０３は、例えば、Open vSwitchの機能により実現してもよい。
【0058】
仮想ネットワークスイッチ制御部１０３は、ＭＡＣ学習テーブル１０５を用いて、フローの送信元もしくは宛先のＭＡＣアドレスに対する通信のアイドル（idle）時間（パケット無転送時間）を管理する。
図３は実施形態の一例としてのネットワークスイッチ１におけるＭＡＣ学習テーブル１０５を例示する図である。
図３は実施形態の一例としてのネットワークスイッチ１におけるＭＡＣ学習テーブル１０５を例示する図である。
【0059】
図３に例示するＭＡＣ学習テーブル１０５は、フローの送信元もしくは宛先のＭＡＣアドレスに、アイドル時間を対応付ける。このＭＡＣ学習テーブル１０５を参照することで、アイドル時間が所定の閾値を超えた、フローの送信元もしくは宛先のＭＡＣアドレスを検出することができる。
【0060】
仮想ネットワークスイッチ制御部１０３は、後述するパケット転送部１０２から一時的ミラー転送パケットを受信すると、ＭＡＣ学習テーブル１０５の更新を行なう。すなわち、ＭＡＣ学習テーブル１０５における、当該フローのＭＡＣアドレスに対応するアイドル時間を０に設定（リセット）する。
【0061】
また、仮想ネットワークスイッチ制御部１０３は、フローの転送先から当該仮想ネットワークスイッチ制御部１０３を除外する。また、仮想ネットワークスイッチ制御部１０３は、受信した一時的ミラー転送パケットを破棄する。これにより、一時的ミラー転送パケットの二重転送を防止し、また、無駄なミラー処理を減らすことができる。
【0062】
そして、上述したＭＡＣ学習テーブル１０５の更新やフローの転送先から当該仮想ネットワークスイッチ制御部１０３の除外および一時的ミラー転送パケットの破棄と同時に、上記の処理でＦＰＧＡ１１ｂの転送制御部１０１およびパケット転送部１０２による、ＦＩＢ１０４に基づく転送処理が行なわれる。このように、一時的なミラー設定応対のフローに対してパケットが届くと、ＭＡＣ学習テーブル１０５の更新，フローの転送先から当該仮想ネットワークスイッチ制御部１０３の除外，一時的ミラー転送パケットの破棄および、ＦＩＢ１０４に基づく転送処理が行なわれる。
【0063】
仮想ネットワークスイッチ制御部１０３は、ＭＡＣ学習テーブル１０５においてアイドル時間が所定の閾値（例えば、６００秒）以上経過したフローについては、別途ＧＣ（Garbage Collection）を行ない、ＦＩＢ１０４から削除する。ここで例示した６００秒の閾値は、例えば、一時的なミラー設定になるまでに３００秒かかり、それからＧＣが走るまでに３００秒かかることを想定して設定したものである。すなわち、最初にＦＩＢ１０４にフロー設定（すなわち、ＭＡＣ学習テーブル１０５の該当エントリのアイドル時間を0に設定）してからＧＣが動作する際のアイドル時間を６００秒として設定したものである。
【0064】
ＧＣ対象のフローは、宛先ポートに仮想ネットワークスイッチ制御部１０３の仮想ポート１０８が追加されているフローである。仮想ネットワークスイッチ制御部１０３は、仮想ネットワークスイッチ制御部１０３への転送設定を行なって、閾値（例えば、６００秒）経過してもパケットが届かないフローをＦＩＢ１０４から削除する。
【0065】
また、仮想ネットワークスイッチ制御部１０３は、ＦＩＢ１０４の使用率が一定割合（例えば、８０％）を超えた場合にも、ＧＣ対象のフローを、ＭＡＣ学習テーブル１０５への登録時期が古いものから順に削除する。
【0066】
仮想ネットワークスイッチ制御部１０３は、これらの、仮想ネットワークスイッチ制御部１０３への転送設定が行なわれてから、所定の閾値（例えば、６００秒）経過してもパケットが届かないこと、もしくは、ＦＩＢ１０４の使用率が一定割合（例えば、８０％）を超えたことのいずれかの条件を満たす場合に、該当するフローを対象とするＧＣを実行する。これらの２つの条件をＧＣ条件という場合がある。仮想ネットワークスイッチ制御部１０３は、ＧＣ条件の少なくともいずれか一方が満たされた場合に、ＧＣ処理を行なう。
【0067】
また、仮想ネットワークスイッチ制御部１０３は、ＦＩＢ１０４にフローが設定されておらず、転送制御部１０１によって送信されたパケットについて、当該パケットの宛先を解決する。なお、この宛先解決は既知の手法により実現することができ、その説明は省略する。
仮想ネットワークスイッチ制御部１０３は、宛先解決を行なったパケットについて、当該パケットのフローをＦＩＢ１０４に新たなエントリとして設定する。
仮想ネットワークスイッチ制御部１０３は、宛先解決を行なったパケットについて、当該パケットのフローをＦＩＢ１０４に新たなエントリとして設定する。
【0068】
（Ｂ）動作
上述の如く構成された実施形態の一例としてのネットワークスイッチ１における、パケット処理を、図４に示すフローチャート（ステップＡ１～Ａ９）に従って説明する。
上述の如く構成された実施形態の一例としてのネットワークスイッチ１における、パケット処理を、図４に示すフローチャート（ステップＡ１～Ａ９）に従って説明する。
【0069】
ステップＡ１において、ＦＰＧＡ１１ｂが、物理ポート１０７から転送されたパケットを受信する。以下、パケット転送部１０２が転送するパケットを処理対象パケットという場合がある。
【0070】
ステップＡ２において、転送制御部１０１は、ＦＩＢ１０４を参照して、処理対象パケットのフローがＦＩＢ１０４にエントリとして存在するかを確認する。処理対象パケットのフローがＦＩＢ１０４にエントリとして存在しない場合には（ステップＡ２のＮＯルート参照）、ステップＡ３に移行する。
【0071】
ステップＡ３において、ＦＰＧＡ１１ｂは、処理対象パケットを仮想ネットワークスイッチ制御部１０３に転送する。仮想ネットワークスイッチ制御部１０３は、処理対象パケットの宛先解決を行ない、この処理対象パケットのフローをＦＩＢ１０４にエントリとして設定する。
【0072】
ステップＡ４において、仮想ネットワークスイッチ制御部１０３は、処理対象パケットをＦＰＧＡ１１ｂに転送（パケット転送）する。その後、処理はステップＡ１に戻る。
【0073】
また、ステップＡ２における確認の結果、処理対象パケットのフローがＦＩＢ１０４にエントリとして存在する場合には（ステップＡ２のＹＥＳルート参照）、ステップＡ５に移行する。
【0074】
ステップＡ５において、転送制御部１０１は、処理対象パケットのヘッダを参照して、処理対象パケットが一時的ミラー転送パケットであるかを確認する。すなわち、処理対象パケットが一時的ミラー転送フローにかかるものであるが確認される。
確認の結果、処理対象パケットが一時的ミラー転送パケットである場合には（ステップＡ５のＹＥＳルート参照）、ステップＡ６に移行する。
確認の結果、処理対象パケットが一時的ミラー転送パケットである場合には（ステップＡ５のＹＥＳルート参照）、ステップＡ６に移行する。
【0075】
ステップＡ６において、転送制御部１０１は、ＦＩＢ１０４を参照して、当該フローのルールおよびアクションを取得し、処理対象パケットの転送先の情報を取得する。パケット転送部１０２は、処理対象パケットを、当該処理対象パケットの本来の宛先（例えば、仮想マシン１０６の仮想ポート１０８）に転送する。また、パケット転送部１０２は、処理対象パケットをミラー転送パケットとして仮想ネットワークスイッチ制御部１０３にも転送する。
【0076】
ステップＡ７において、仮想ネットワークスイッチ制御部１０３は、受信したミラー転送パケットに基づき、ＭＡＣ学習テーブル１０５を更新する。また、この他、仮想ネットワークスイッチ制御部１０３は、統計情報の更新等、パケット転送に伴って行なわれる既知の種々の処理を行なってもよい。
【0077】
ステップＡ８において、仮想ネットワークスイッチ制御部１０３は、ミラー転送パケットを破棄する。また、仮想ネットワークスイッチ制御部１０３は、ＦＩＢ１０４に設定した当該フローの仮想ネットワークスイッチ制御部１０３への一時的ミラー転送の設定を解除する。その後、処理を終了する。
【0078】
また、ステップＡ５における確認の結果、処理対象パケットが一時的ミラー転送パケットでない場合には（ステップＡ５のＮＯルート参照）、ステップＡ９に移行する。
【0079】
ステップＡ９において、転送制御部１０１は、ＦＩＢ１０４を参照して、当該フローのルールおよびアクションを取得し、処理対象パケットの転送先の情報を取得する。パケット転送部１０２は、処理対象パケットを、当該処理対象パケットの本来の宛先（例えば、仮想マシン１０６の仮想ポート１０８）に転送する。その後、処理を終了する。
次に、実施形態の一例としてのネットワークスイッチ１におけるフロー削除処理の概要を図５に示すフローチャート（ステップＢ１～Ｂ３）に従って説明する。
次に、実施形態の一例としてのネットワークスイッチ１におけるフロー削除処理の概要を図５に示すフローチャート（ステップＢ１～Ｂ３）に従って説明する。
【0080】
例えば、仮想ネットワークスイッチ制御部１０３が、フローの送信元もしくは宛先のＭＡＣアドレスがエージアウトしたことを検知した場合に以下の処理が実行される。
【0081】
ステップＢ１において、仮想ネットワークスイッチ制御部１０３は、フローを即時に削除する必要があるかを判断する。例えば、フラッシュ処理の実行指示が発行されている場合や、ユーザからフロー削除指示が発行されている場合には、フローを即時実行する必要があると判断される。
【0082】
フローの即時の削除が必要である場合には（ステップＢ１のＹＥＳルート参照）、ステップＢ２において、仮想ネットワークスイッチ制御部１０３は、ＦＩＢ１０４からフローの削除を行なう。例えば、からＦＩＢ１０４に登録されたエントリにおいて、アイドル時間が閾値以上のフローを削除してもよい。その後、処理を終了する。
【0083】
また、ステップＢ１における確認の結果、フローの即時の削除が不要である場合には（ステップＢ１のＮＯルート参照）、仮想ネットワークスイッチ制御部１０３は、ステップＢ３において、ＦＩＢ１０４の各エントリのうち、送信元または宛先のＭＡＣアドレスがエージアウトしたＭＡＣアドレスと一致するエントリのアクションに、転送先として仮想ネットワークスイッチ制御部１０３の仮想ポート１０８を追加する。これにより、一時的ミラー転送フローが設定される。その後、処理を終了する。
次に、実施形態の一例としてのネットワークスイッチ１におけるＧＣ処理を、図６に示すフローチャート（ステップＣ１～Ｃ３）に従って説明する。
ステップＣ１において、仮想ネットワークスイッチ制御部１０３は、フローが一時的ミラー転送フローであるかを確認する。
次に、実施形態の一例としてのネットワークスイッチ１におけるＧＣ処理を、図６に示すフローチャート（ステップＣ１～Ｃ３）に従って説明する。
ステップＣ１において、仮想ネットワークスイッチ制御部１０３は、フローが一時的ミラー転送フローであるかを確認する。
【0084】
フローが一時的ミラー転送フローである場合には（ステップＣ１のＹＥＳルート参照）、ステップＣ２に移行する。ステップＣ２において、仮想ネットワークスイッチ制御部１０３は、ＧＣ条件が満たされているかを確認する
【0085】
ＧＣ条件が満たされている場合には（ステップＣ２のＹＥＳルート参照）、ステップＣ３において、ＦＩＢ１０４から当該フローを削除する。その後、処理を終了する。
【0086】
また、ステップＣ１においてフローが一時的ミラー転送フローでない場合（ステップＣ１のＮＯルート参照）、および、ステップＣ２においてＧＣ条件が満たされていない場合にも（ステップＣ２のＮＯルート参照）、処理を終了する。
次に、実施形態の一例としてのネットワークスイッチ１におけるアクティブなフローの削除処理を、図７に示すシーケンス図に従って説明する。
次に、実施形態の一例としてのネットワークスイッチ１におけるアクティブなフローの削除処理を、図７に示すシーケンス図に従って説明する。
【0087】
オフロード中において、物理ポート１０７において受信されたパケットは、パケット転送部１０２に受け渡される（符号Ｓ１参照）。パケット転送部１０２が転送制御部１０１に転送先を確認し（符号Ｓ２）、転送制御部１０１はＦＩＢ１０４を参照して（符号Ｓ３）、当該フローの処理方法（ルールおよびアクション）を取得する（符号Ｓ４）。転送制御部１０１はパケット転送部１０２に転送先等を指示し（符号Ｓ５）、パケット転送部１０２は、この指示に従って、パケットを宛先の仮想マシン１０６の仮想ポート１０８に転送する（符号Ｓ６）。
【0088】
ここで、仮想ネットワークスイッチ制御部１０３が、アイドル時間が所定の閾値（本実施形態では３００秒）となり、フローの送信元または宛先のＭＡＣアドレスがエージアウトしたことを検出する（符号Ｓ７）。
【0089】
仮想ネットワークスイッチ制御部１０３は、ＦＩＢ１０４において、各フローに対して、仮想ネットワークスイッチ制御部１０３にもパケットが転送されるように宛先を設定（転送設定）する（符号Ｓ８）。すなわち、ＦＩＢ１０４の各エントリに、仮想ネットワークスイッチ制御部１０３の仮想ポート１０８をパケットの転送先として追加する設定を行なう。
【0090】
その後、物理ポート１０７がパケットを受信すると、オフロード中と同様の処理が実行される。すなわち、物理ポート１０７において受信されたパケットは、パケット転送部１０２に受け渡される（符号Ｓ９参照）。パケット転送部１０２が転送制御部１０１に転送先を確認し（符号Ｓ１０）、転送制御部１０１はＦＩＢ１０４を参照して（符号Ｓ１１）、当該フローの処理方法（ルールおよびアクション）を取得する（符号Ｓ１２）。転送制御部１０１はパケット転送部１０２に転送先等を指示し（符号Ｓ１３）、パケット転送部１０２は、この指示に従って、パケットを宛先の仮想マシン１０６の仮想ポート１０８に転送する（符号Ｓ１４）。
【0091】
また、パケット転送部１０２は、仮想ネットワークスイッチ制御部１０３の仮想ポート１０８に対してもパケット（一時的ミラー転送パケット）を転送する（符号Ｓ１５）。仮想ネットワークスイッチ制御部１０３は、受信した一時的ミラー転送パケットに基づき、ＭＡＣ学習テーブル１０５を更新する（符号Ｓ１６）。その後、仮想ネットワークスイッチ制御部１０３は、当該仮想ネットワークスイッチ制御部１０３に対する一時的ミラー転送を解除する（符号Ｓ１７）。すなわち、ＦＩＢ１０４に対して、当該フローのエントリに宛先として設定された仮想ネットワークスイッチ制御部１０３の仮想ポート１０８を削除する。これにより、一時的ミラー転送が解除され、ＦＩＢ１０４には、各パケットの転送先として、本来の宛先（例えば、仮想マシン１０６の仮想ポート１０８）のみが設定される。その後、処理を終了する。
【0092】
次に、実施形態の一例としてのネットワークスイッチ１におけるアイドル状態のフローの削除処理を、図８に示すシーケンス図に従って説明する。
オフロード中において、物理ポート１０７において受信されたパケットは、パケット転送部１０２に受け渡される（符号Ｔ１参照）。パケット転送部１０２が転送制御部１０１に転送先を確認し（符号Ｔ２）、転送制御部１０１はＦＩＢ１０４を参照して（符号Ｔ３）、当該フローの処理方法（ルールおよびアクション）を取得する（符号Ｔ４）。転送制御部１０１はパケット転送部１０２に転送先等を指示し（符号Ｔ５）、パケット転送部１０２は、この指示に従って、パケットを宛先の仮想マシン１０６の仮想ポート１０８に転送する（符号Ｔ６）。
オフロード中において、物理ポート１０７において受信されたパケットは、パケット転送部１０２に受け渡される（符号Ｔ１参照）。パケット転送部１０２が転送制御部１０１に転送先を確認し（符号Ｔ２）、転送制御部１０１はＦＩＢ１０４を参照して（符号Ｔ３）、当該フローの処理方法（ルールおよびアクション）を取得する（符号Ｔ４）。転送制御部１０１はパケット転送部１０２に転送先等を指示し（符号Ｔ５）、パケット転送部１０２は、この指示に従って、パケットを宛先の仮想マシン１０６の仮想ポート１０８に転送する（符号Ｔ６）。
【0093】
ここで、仮想ネットワークスイッチ制御部１０３が、アイドル時間が所定の閾値（本実施形態では３００秒）となり、フローの送信元または宛先のＭＡＣアドレスがエージアウトしたことを検出する（符号Ｔ７）。
【0094】
仮想ネットワークスイッチ制御部１０３は、ＦＩＢ１０４において、各フローに対して、仮想ネットワークスイッチ制御部１０３にもパケットが転送されるように宛先を設定（転送設定）する（符号Ｔ８）。すなわち、ＦＩＢ１０４の各エントリに、仮想ネットワークスイッチ制御部１０３の仮想ポート１０８をパケットの転送先として追加する設定を行なう。
【0095】
その後、物理ポート１０７がパケットを受信しないアイドル状態となり（符号Ｔ９）、ＧＣ条件が満たされると、仮想ネットワークスイッチ制御部１０３は、ＦＩＢ１０４から当該フローの削除を行なう（符号Ｔ１０）。
【0096】
（Ｃ）効果
このように、実施形態の一例としてのネットワークスイッチ１によれば、ＦＰＧＡ１１ｂに転送制御部１０１およびパケット転送部１０２としての機能をオフロードすることで、パケットの転送性能を向上させることができる。
このように、実施形態の一例としてのネットワークスイッチ１によれば、ＦＰＧＡ１１ｂに転送制御部１０１およびパケット転送部１０２としての機能をオフロードすることで、パケットの転送性能を向上させることができる。
【0097】
また、パケット転送部１０２が、物理ポート１０７で受信したパケットを宛先に転送するとともに、そのミラー転送パケットを仮想ネットワークスイッチ制御部１０３に転送する。
【0098】
仮想ネットワークスイッチ制御部１０３においては、受信したミラー転送パケットを用いてＭＡＣ学習テーブル１０５を更新する。また、仮想ネットワークスイッチ制御部１０３は受信したミラー転送パケットを用いて統計情報を管理することができる。
これにより、ＦＰＧＡ１１ｂにパケット転送機能をオフロードしても、仮想ネットワークスイッチ制御部１０３において統計情報を管理することができる。
これにより、ＦＰＧＡ１１ｂにパケット転送機能をオフロードしても、仮想ネットワークスイッチ制御部１０３において統計情報を管理することができる。
【0099】
本ネットワークスイッチ１においては、従来手法の如き定期的なエージアウト毎（例えば、３００秒毎）にＦＩＢのエントリの削除を行なう必要がなく、アクティブなフローのエントリがＦＩＢ１０４から削除されることがない。これにより、アクティブなフローに関して仮想ネットワークスイッチ制御部１０３が宛先解決等の処理を行なう必要がなく、ＦＰＧＡ１１ｂ（転送制御部１０１，パケット転送部１０２）による高速なパケット転送を実現することができる。
【0100】
図９は従来のネットワークスイッチにおけるエージアウト発生時のパケット転送処理を示す図、図１０は実施形態の一例としてのネットワークスイッチ１におけるパケット転送処理を示す図である。
図９に例示する従来のネットワークスイッチにおいては、転送制御機能およびパケット転送機能がＦＰＧＡにオフロードされている。
また、これらの図９および図１０においては、パケット転送にともなって生じる処理の流れを太破線で示す。
図９に例示する従来のネットワークスイッチにおいては、転送制御機能およびパケット転送機能がＦＰＧＡにオフロードされている。
また、これらの図９および図１０においては、パケット転送にともなって生じる処理の流れを太破線で示す。
【0101】
図９に示すように、従来のネットワークスイッチにおいて、エージアウトが発生するとＦＩＢからフローのエントリが削除される。これにより、転送制御機能がＦＩＢを参照しても該当するフローがなく（符号Ｐ１）、パケット転送機能は、仮想ネットワークスイッチ制御機能に対してパケットを転送する（符号Ｐ２）。仮想ネットワークスイッチ制御機能は、受信したパケットについて宛先解決等を行ない、ＦＩＢにフローを設定する（符号Ｐ３）。
【0102】
その後、転送制御機能がＦＩＢを再度参照し（符号Ｐ４）、該当するフローのルールとアクションを取得し、パケット転送機能により、宛先（Ｗｅｂサービス）の仮想マシンにパケットを転送させる（符号Ｐ５）。
【0103】
すなわち、図９に例示する従来のネットワークスイッチにおいては、エージアウトが発生するとＦＩＢからフローのエントリが削除されるので、仮想ネットワークスイッチ制御機能による処理が発生し、これによる処理速度の低下が生じる。ユーザにおいては、Ｗｅｂサービスの利用に際して、画面表示がカクカクする等の処理の遅延を感じることになる。
【0104】
これに対して、本ネットワークスイッチ１においては、エージアウト発生時においてＦＩＢからアクティブなフローのエントリを削除する必要がない。これにより、アクティブなフローのパケットの転送に際して、図１０に示すように、転送制御機能がＦＩＢ１０４を参照すると該当するフローが存在し（符号Ｐ１１）、該当するフローのルールとアクションを取得することができる（符号Ｐ１２）。パケット転送部１０２は、転送制御部１０１が取得した情報を用いて、宛先（Ｗｅｂサービス）の仮想マシンにパケットを転送させる（符号Ｐ１３）。
【0105】
このように、ユーザがＷｅｂサービスを利用するためのパケット転送をＦＰＧＡ１１ｂ内で処理することができ、パケット転送を高速に処理することができる。ユーザにおいては、Ｗｅｂサービスの利用に際して処理の遅延を感じることがない。
【0106】
一方。パケット転送部１０２が、ミラー転送パケットを仮想ネットワークスイッチ制御部１０３に送信することで（符号Ｐ１４）、仮想ネットワークスイッチ制御部１０３はＭＡＣ学習テーブル１０５の更新や、メモリ部１２上のＦＩＢ１０４に対する統計情報の記録を行なうことができる。なお、仮想ネットワークスイッチ制御部１０３に送信されたミラー転送パケットは、最終的に仮想ネットワークスイッチ制御部１０３において破棄される（符号Ｐ１５）。
【0107】
本ネットワークスイッチ１においては、エージアウト発生時においてＦＩＢからアクティブなフローのエントリを削除する必要がないので、アクティブなフローについて、エージアウトによる断続的な性能低下の発生を防止することができる。
【0108】
（Ｄ）その他
そして、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成および各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
そして、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成および各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
【0109】
例えば、上述した実施形態においては、ネットワークスイッチ１が、ＣＰＵ１１ａとＦＰＧＡ１１ｂとを一体に統合させたＦＰＧＡ統合プロセッサ１１を備えているが、これに限定されるものではない。ＣＰＵ１１ａとＦＰＧＡ１１ｂとが別体として構成されてもよく、種々変形して実施することができる。
また、上述した開示により本実施形態を当業者によって実施・製造することが可能である。
また、上述した開示により本実施形態を当業者によって実施・製造することが可能である。
【0110】
（Ｅ）付記
以上の実施形態に関し、さらに以下の付記を開示する。
（付記１）
ＦＰＧＡ（Field Programmable Gate Array）とプロセッサとを備えるネットワークスイッチにおいて、
前記ＦＰＧＡが、
転送定義情報に基づき、転送先に処理対象パケットを転送する第１パケット転送制御部と、
前記処理対象パケットのコピーを前記プロセッサに転送する第２パケット転送制御部と、
として機能し、
前記プロセッサが、
転送実績情報に基づき、前記転送定義情報のエントリを削除する第１更新処理部と、
前記処理対象パケットのコピーに基づき、前記転送実績情報を更新する第２更新処理部と、
として機能する
ことを特徴とする、ネットワークスイッチ。
以上の実施形態に関し、さらに以下の付記を開示する。
（付記１）
ＦＰＧＡ（Field Programmable Gate Array）とプロセッサとを備えるネットワークスイッチにおいて、
前記ＦＰＧＡが、
転送定義情報に基づき、転送先に処理対象パケットを転送する第１パケット転送制御部と、
前記処理対象パケットのコピーを前記プロセッサに転送する第２パケット転送制御部と、
として機能し、
前記プロセッサが、
転送実績情報に基づき、前記転送定義情報のエントリを削除する第１更新処理部と、
前記処理対象パケットのコピーに基づき、前記転送実績情報を更新する第２更新処理部と、
として機能する
ことを特徴とする、ネットワークスイッチ。
【0111】
（付記２）
前記プロセッサが、
前記転送定義情報に、前記第１更新処理部の仮想ポートを前記処理対象パケットの転送先として設定することで、前記第２パケット転送制御部に前記処理対象パケットのコピーを転送させる
ことを特徴とする、付記１記載のネットワークスイッチ。
前記プロセッサが、
前記転送定義情報に、前記第１更新処理部の仮想ポートを前記処理対象パケットの転送先として設定することで、前記第２パケット転送制御部に前記処理対象パケットのコピーを転送させる
ことを特徴とする、付記１記載のネットワークスイッチ。
【0112】
（付記３）
前記プロセッサが、
前記転送実績情報において、パケット無転送時間が閾値以上である送信元もしくは宛先に関し、前記転送定義情報におけるエントリの即時の削除要求が発行されてない場合に、前記転送定義情報に、前記第１更新処理部の仮想ポートを前記処理対象パケットの転送先として設定する
ことを特徴とする、付記２記載のネットワークスイッチ。
前記プロセッサが、
前記転送実績情報において、パケット無転送時間が閾値以上である送信元もしくは宛先に関し、前記転送定義情報におけるエントリの即時の削除要求が発行されてない場合に、前記転送定義情報に、前記第１更新処理部の仮想ポートを前記処理対象パケットの転送先として設定する
ことを特徴とする、付記２記載のネットワークスイッチ。
【0113】
（付記４）
前記第２パケット転送制御部が、前記処理対象パケットのコピーに、コピーである旨を示す識別情報を設定する。
ことを特徴とする、付記１～３のいずれか１項に記載のネットワークスイッチ。
前記第２パケット転送制御部が、前記処理対象パケットのコピーに、コピーである旨を示す識別情報を設定する。
ことを特徴とする、付記１～３のいずれか１項に記載のネットワークスイッチ。
【0114】
（付記５）
前記第２更新処理部が前記転送実績情報の更新後に、前記処理対象パケットのコピーを破棄する
ことを特徴とする、付記１～４のいずれか１項に記載のネットワークスイッチ。
前記第２更新処理部が前記転送実績情報の更新後に、前記処理対象パケットのコピーを破棄する
ことを特徴とする、付記１～４のいずれか１項に記載のネットワークスイッチ。
【0115】
（付記６）
プロセッサと、転送定義情報に基づき、転送先に処理対象パケットを転送する第１パケット転送制御部と、前記処理対象パケットのコピーを前記プロセッサに転送する第２パケット転送制御部と、として機能するＦＰＧＡ（Field Programmable Gate Array）とを備えるネットワークスイッチにおいて、
前記プロセッサに、
転送実績情報に基づき、前記転送定義情報のエントリを削除し、
前記処理対象パケットのコピーに基づき、前記転送実績情報を更新する
処理を実行させる、制御プログラム。
プロセッサと、転送定義情報に基づき、転送先に処理対象パケットを転送する第１パケット転送制御部と、前記処理対象パケットのコピーを前記プロセッサに転送する第２パケット転送制御部と、として機能するＦＰＧＡ（Field Programmable Gate Array）とを備えるネットワークスイッチにおいて、
前記プロセッサに、
転送実績情報に基づき、前記転送定義情報のエントリを削除し、
前記処理対象パケットのコピーに基づき、前記転送実績情報を更新する
処理を実行させる、制御プログラム。
【0116】
（付記７）
前記プロセッサに、
前記転送定義情報に、前記転送定義情報のエントリを削除する処理部の仮想ポートを前記処理対象パケットの転送先として設定することで、前記処理対象パケットのコピーを転送させる
処理を実行させることを特徴とする、付記６記載の制御プログラム。
前記プロセッサに、
前記転送定義情報に、前記転送定義情報のエントリを削除する処理部の仮想ポートを前記処理対象パケットの転送先として設定することで、前記処理対象パケットのコピーを転送させる
処理を実行させることを特徴とする、付記６記載の制御プログラム。
【0117】
（付記８）
前記プロセッサに、
前記転送実績情報において、パケット無転送時間が閾値以上である送信元もしくは宛先に関し、前記転送定義情報におけるエントリの即時の削除要求が発行されてない場合に、前記転送定義情報に、前記処理部の仮想ポートを前記処理対象パケットの転送先として設定する
ことを特徴とする、付記７記載の制御プログラム。
前記プロセッサに、
前記転送実績情報において、パケット無転送時間が閾値以上である送信元もしくは宛先に関し、前記転送定義情報におけるエントリの即時の削除要求が発行されてない場合に、前記転送定義情報に、前記処理部の仮想ポートを前記処理対象パケットの転送先として設定する
ことを特徴とする、付記７記載の制御プログラム。
【0118】
（付記９）
前記プロセッサに、
前記処理対象パケットのコピーに設定されたコピーである旨を示す識別情報を参照することで、前記処理対象パケットのコピーを判別する
処理を実行させることを特徴とする、付記６～８のいずれか１項に記載の制御プログラム。
前記プロセッサに、
前記処理対象パケットのコピーに設定されたコピーである旨を示す識別情報を参照することで、前記処理対象パケットのコピーを判別する
処理を実行させることを特徴とする、付記６～８のいずれか１項に記載の制御プログラム。
【0119】
（付記１０）
前記プロセッサに、
前記転送実績情報の更新後に、前記処理対象パケットのコピーを破棄する
処理を実行させることを特徴とする、付記６～９のいずれか１項に記載の制御プログラム。
前記プロセッサに、
前記転送実績情報の更新後に、前記処理対象パケットのコピーを破棄する
処理を実行させることを特徴とする、付記６～９のいずれか１項に記載の制御プログラム。
【0120】
（付記１１）
ＦＰＧＡ（Field Programmable Gate Array）とプロセッサとを備えるネットワークスイッチにおいて、
前記ＦＰＧＡが、
転送定義情報に基づき、転送先に処理対象パケットを転送する処理と、
前記処理対象パケットのコピーを前記プロセッサに転送する処理と
を実行し、
前記プロセッサが、
転送実績情報に基づき、前記転送定義情報のエントリを削除する処理と、
前記処理対象パケットのコピーに基づき、前記転送実績情報を更新する処理と
を実行する
ことを特徴とする、制御方法。
ＦＰＧＡ（Field Programmable Gate Array）とプロセッサとを備えるネットワークスイッチにおいて、
前記ＦＰＧＡが、
転送定義情報に基づき、転送先に処理対象パケットを転送する処理と、
前記処理対象パケットのコピーを前記プロセッサに転送する処理と
を実行し、
前記プロセッサが、
転送実績情報に基づき、前記転送定義情報のエントリを削除する処理と、
前記処理対象パケットのコピーに基づき、前記転送実績情報を更新する処理と
を実行する
ことを特徴とする、制御方法。
【0121】
（付記１２）
前記プロセッサが、
前記転送定義情報に、前記転送定義情報のエントリを削除する処理部の仮想ポートを前記処理対象パケットの転送先として設定することで、前記処理対象パケットのコピーを転送させる処理
を実行することを特徴とする、付記１１記載の制御方法。
前記プロセッサが、
前記転送定義情報に、前記転送定義情報のエントリを削除する処理部の仮想ポートを前記処理対象パケットの転送先として設定することで、前記処理対象パケットのコピーを転送させる処理
を実行することを特徴とする、付記１１記載の制御方法。
【0122】
（付記１３）
前記プロセッサが、
前記転送実績情報において、パケット無転送時間が閾値以上である送信元もしくは宛先に関し、前記転送定義情報におけるエントリの即時の削除要求が発行されてない場合に、前記転送定義情報に、前記処理部の仮想ポートを前記処理対象パケットの転送先として設定する処理
を実行することを特徴とする、付記１２記載の制御方法。
前記プロセッサが、
前記転送実績情報において、パケット無転送時間が閾値以上である送信元もしくは宛先に関し、前記転送定義情報におけるエントリの即時の削除要求が発行されてない場合に、前記転送定義情報に、前記処理部の仮想ポートを前記処理対象パケットの転送先として設定する処理
を実行することを特徴とする、付記１２記載の制御方法。
【0123】
（付記１４）
前記プロセッサが、
前記処理対象パケットのコピーに設定されたコピーである旨を示す識別情報を参照することで、前記処理対象パケットのコピーを判別する処理
を実行することを特徴とする、付記１１～１３のいずれか１項に記載の制御方法。
前記プロセッサが、
前記処理対象パケットのコピーに設定されたコピーである旨を示す識別情報を参照することで、前記処理対象パケットのコピーを判別する処理
を実行することを特徴とする、付記１１～１３のいずれか１項に記載の制御方法。
【0124】
（付記１５）
前記プロセッサが、
前記転送実績情報の更新後に、前記処理対象パケットのコピーを破棄する処理
を実行することを特徴とする、付記１１～１４のいずれか１項に記載の制御方法。
前記プロセッサが、
前記転送実績情報の更新後に、前記処理対象パケットのコピーを破棄する処理
を実行することを特徴とする、付記１１～１４のいずれか１項に記載の制御方法。
【符号の説明】
【0125】
１ ネットワークスイッチ
１１ ＦＰＧＡ統合プロセッサ
１１ａ ＣＰＵ
１１ｂ ＦＰＧＡ
１２ メモリ部
１３ ＨＤＤ
１４ グラフィック処理装置
１４ａ モニタ
１５ 入力インタフェース
１５ａ キーボード
１５ｂ マウス
１６ 光学ドライブ装置
１６ａ 光ディスク
１７ 機器接続インタフェース
１７ａ メモリ装置
１７ｂ メモリリーダライタ
１７ｃ メモリカード
１８ ネットワークインタフェース
１８ａ ネットワーク
１９ バス
１０１ 転送制御部
１０２ パケット転送部
１０３ 仮想ネットワークスイッチ制御部
１０４ ＦＩＢ
１０５ ＭＡＣ学習テーブル
１０６ 仮想マシン
１０７ 物理ポート
１０８ 仮想ポート
１１ ＦＰＧＡ統合プロセッサ
１１ａ ＣＰＵ
１１ｂ ＦＰＧＡ
１２ メモリ部
１３ ＨＤＤ
１４ グラフィック処理装置
１４ａ モニタ
１５ 入力インタフェース
１５ａ キーボード
１５ｂ マウス
１６ 光学ドライブ装置
１６ａ 光ディスク
１７ 機器接続インタフェース
１７ａ メモリ装置
１７ｂ メモリリーダライタ
１７ｃ メモリカード
１８ ネットワークインタフェース
１８ａ ネットワーク
１９ バス
１０１ 転送制御部
１０２ パケット転送部
１０３ 仮想ネットワークスイッチ制御部
１０４ ＦＩＢ
１０５ ＭＡＣ学習テーブル
１０６ 仮想マシン
１０７ 物理ポート
１０８ 仮想ポート
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】