特許 7556275 半導体装置及びその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-17

(45)【発行日】2024-09-26

(54)【発明の名称】半導体装置及びその製造方法

(51)【国際特許分類】

   H05K 3/46 20060101AFI20240918BHJP

   H01L 23/34 20060101ALI20240918BHJP

【ＦＩ】

H05K3/46 U

H05K3/46 B

H05K3/46 Q

H01L23/34 A

【請求項の数】 9

(21)【出願番号】P 2020198532

(22)【出願日】2020-11-30

(65)【公開番号】P2021132197

(43)【公開日】2021-09-09

【審査請求日】2023-05-22

(31)【優先権主張番号】P 2020027411

(32)【優先日】2020-02-20

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】森山 豊

(72)【発明者】

【氏名】橋長 達也

【審査官】鹿野 博司

(56)【参考文献】

【文献】特開２０１２－１４２５７２（ＪＰ，Ａ）

【文献】特開２０１６－２０１４６８（ＪＰ，Ａ）

【文献】特開２００６－１９６７８５（ＪＰ，Ａ）

【文献】特開２０２０－０１０００２（ＪＰ，Ａ）

【文献】特開２０１８－０５６２８５（ＪＰ，Ａ）

【文献】特開２０１５－０８２５９８（ＪＰ，Ａ）

【文献】特開２０１５－２２０３８２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０２２８６３２（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／４６

Ｈ０１Ｌ ２３／３４

(57)【特許請求の範囲】

【請求項1】

第１面を備えた絶縁基材と、
前記第１面に露出する第２面を備え、前記絶縁基材に埋め込まれた半導体チップと、
めっき層を備え、前記第１面及び前記第２面に接触する放熱層と、
を有し、
前記半導体チップは、
炭化珪素基板と、
前記炭化珪素基板に接触し、前記第２面を備えたＣｕ層と、
を含み、
前記めっき層は、前記第１面及び前記第２面に接触する第５面を備える、半導体装置。

【請求項2】

前記放熱層の厚さは、１００μｍ以上である、請求項１に記載の半導体装置。

【請求項3】

前記放熱層に放熱部材が取り付けられる、請求項１または請求項２に記載の半導体装置。

【請求項4】

第１面を備えた絶縁基材に、前記第１面に露出する第２面を備えた半導体チップを埋め込む工程と、
めっき層を備え、前記第１面及び前記第２面に接触する放熱層を形成する工程と、
を有し、
前記半導体チップは、前記第２面を備えたＣｕ層を含み、
前記放熱層を形成する工程は、前記第１面及び前記第２面に接触するようにして前記めっき層を形成する工程を有し、
前記めっき層を形成する工程は、
無電解めっき法により前記第１面及び前記第２面に接触する第１層を形成する工程と、
電解めっき法により前記第１層上に第２層を形成する工程と、
前記第２層を研磨する工程と、
を有する、半導体装置の製造方法。

【請求項5】

第１面を備えた絶縁基材に、前記第１面に露出する第２面を備えた半導体チップを埋め込む工程と、
めっき層を備え、前記第１面及び前記第２面に接触する放熱層を形成する工程と、
を有し、
前記放熱層を形成する工程は、
前記第１面及び前記第２面に接触する第３面と、前記第３面とは反対側の第４面とを備えたスパッタ層を形成する工程と、
前記スパッタ層上に前記めっき層を形成する工程と、
を有し、
前記めっき層は、前記第４面に接触する第５面を備え、
前記めっき層を形成する工程は、
無電解めっき法により前記スパッタ層上に前記第５面を備えた第１層を形成する工程と、
電解めっき法により前記第１層上に第２層を形成する工程と、
前記第２層を研磨する工程と、
を有する、半導体装置の製造方法。

【請求項6】

前記絶縁基材は第１絶縁層と第２絶縁層とを含み、
前記半導体チップを埋め込む工程は、
前記第１絶縁層上に配線層を形成する工程と、
前記配線層上に前記半導体チップを、前記第２面が前記第１絶縁層とは反対側を向くようにして実装する工程と、
前記第１絶縁層上に前記半導体チップを覆うようにして前記第２絶縁層を形成する工程と、
前記第２面が露出するまで前記第２絶縁層を研磨して、前記第２絶縁層に前記第１面を設ける工程と、
を有する、請求項４または請求項５に記載の半導体装置の製造方法。

【請求項7】

前記めっき層を形成する工程は、電解めっき法により前記第２層上に第３層を形成する工程を有する、請求項４から請求項６のいずれか１項に記載の半導体装置の製造方法。

【請求項8】

第１絶縁層上に配線層を形成する工程と、
前記配線層上に、第２面を備えた半導体チップを、前記第２面が前記第１絶縁層とは反対側を向くようにして実装する工程と、
前記第１絶縁層上に前記半導体チップを覆うようにして第２絶縁層を形成する工程と、
前記第２面が露出するまで前記第２絶縁層を研磨して、前記第２絶縁層に第１面を設ける工程と、
前記第１面及び前記第２面に接触する第３面と、前記第３面とは反対側の第４面とを備えたスパッタ層を形成する工程と、
前記スパッタ層上に、第４面に接触する第５面を備えためっき層を形成する工程と、
を有し、
前記めっき層を形成する工程は、
無電解めっき法により前記スパッタ層上に前記第５面を備えた第１層を形成する工程と、
電解めっき法により前記第１層上に第２層を形成する工程と、
前記第２層を研磨する工程と、
前記第２層を研磨する工程の後に、電解めっき法により前記第２層上に第３層を形成する工程と、
を有する、半導体装置の製造方法。

【請求項9】

第１絶縁層上に配線層を形成する工程と、
前記配線層上に、第２面を備えたＣｕ層を含む半導体チップを、前記第２面が前記第１絶縁層とは反対側を向くようにして実装する工程と、
前記第１絶縁層上に前記半導体チップを覆うようにして第２絶縁層を形成する工程と、
前記第２面が露出するまで前記第２絶縁層を研磨して、前記第２絶縁層に第１面を設ける工程と、
前記第１面及び前記第２面に接触するようにしてめっき層を形成する工程と、
を有し、
前記めっき層を形成する工程は、
無電解めっき法により前記第１面及び前記第２面に接触する第１層を形成する工程と、
電解めっき法により前記第１層上に第２層を形成する工程と、
前記第２層を研磨する工程と、
前記第２層を研磨する工程の後に、電解めっき法により前記第２層上に第３層を形成する工程と、
を有する、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置及びその製造方法に関する。

【背景技術】

【0002】

絶縁層に半導体チップが埋め込まれた構造を有する半導体装置が知られている。このような半導体装置においては、半導体チップから発せられる熱の放出のために、ヒートシンクとして金属板が取り付けられている（例えば、特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００８－３０５９３７号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、従来の半導体装置では、放熱特性がばらつくことがある。

【0005】

本開示は、安定した放熱特性が得られる半導体装置及びその製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本実施形態の一観点によれば、半導体装置は、第１面を備えた絶縁基材と、前記第１面に露出する第２面を備え、前記絶縁基材に埋め込まれた半導体チップと、めっき層を備え、前記第１面及び前記第２面に接触する放熱層と、を有する。

【発明の効果】

【0007】

本開示によれば、安定した放熱特性が得られる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る半導体装置の構造を示す断面図である。

【図2】図２は、親基板に搭載された半導体装置を示す断面図である。

【図3】図３は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その１）である。

【図4】図４は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その２）である。

【図5】図５は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その３）である。

【図6】図６は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その４）である。

【図7】図７は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その５）である。

【図8】図８は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その６）である。

【図9】図９は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その７）である。

【図10】図１０は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その８）である。

【図11】図１１は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その９）である。

【図12】図１２は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その１０）である。

【図13】図１３は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その１１）である。

【図14】図１４は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図（その１２）である。

【図15】図１５は、第１実施形態に係る半導体装置の製造方法の第２例を示す断面図（その１）である。

【図16】図１６は、第１実施形態に係る半導体装置の製造方法の第２例を示す断面図（その２）である。

【図17】図１７は、第１実施形態に係る半導体装置の製造方法の第２例を示す断面図（その３）である。

【図18】図１８は、第１実施形態に係る半導体装置の製造方法の第２例を示す断面図（その４）である。

【図19】図１９は、第１実施形態に係る半導体装置の製造方法の第２例を示す断面図（その５）である。

【図20】図２０は、第１実施形態に係る半導体装置の製造方法の第２例を示す断面図（その６）である。

【図21】図２１は、第２実施形態に係る半導体装置の構造を示す断面図である。

【図22】図２２は、第２実施形態に係る半導体装置の製造方法の第１例を示す断面図（その１）である。

【図23】図２３は、第２実施形態に係る半導体装置の製造方法の第１例を示す断面図（その２）である。

【図24】図２４は、第２実施形態に係る半導体装置の製造方法の第１例を示す断面図（その３）である。

【図25】図２５は、第２実施形態に係る半導体装置の製造方法の第１例を示す断面図（その４）である。

【図26】図２６は、第２実施形態に係る半導体装置の製造方法の第１例を示す断面図（その５）である。

【図27】図２７は、第２実施形態に係る半導体装置の製造方法の第１例を示す断面図（その６）である。

【図28】図２８は、第２実施形態に係る半導体装置の製造方法の第２例を示す断面図（その１）である。

【図29】図２９は、第２実施形態に係る半導体装置の製造方法の第２例を示す断面図（その２）である。

【図30】図３０は、第２実施形態に係る半導体装置の製造方法の第２例を示す断面図（その３）である。

【発明を実施するための形態】

【0009】

実施するための形態について、以下に説明する。

【0010】

［本開示の実施形態の説明］
最初に本開示の実施態様を列記して説明する。以下の説明では、同一又は対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。

【0011】

〔１〕 本開示の一態様に係る半導体装置は、第１面を備えた絶縁基材と、前記第１面に露出する第２面を備え、前記絶縁基材に埋め込まれた半導体チップと、めっき層を備え、前記第１面及び前記第２面に接触する放熱層と、を有する。

【0012】

本願発明者らは、従来の半導体装置において放熱特性にばらつきが生じる原因について検討したところ、金属板と絶縁層との間に予期せず隙間が生じることがあることが判明した。すなわち、金属板はＡｇナノペースト等を用いて絶縁層に固定されるが、Ａｇナノペーストの塗布量がばらつき、隙間が生じることがあるのである。

【0013】

本開示には、めっき層を備え、絶縁基材の第１面及び半導体チップの第２面に接触する放熱層が設けられている。めっき層を備えた放熱層は、第１面及び第２面との間に隙間なく形成することができる。従って、安定した放熱特性が得られる。

【0014】

〔２〕 〔１〕において、前記放熱層は、前記第１面及び前記第２面に接触する第３面と、前記第３面とは反対側の第４面とを備えたスパッタ層を有し、前記めっき層は、前記第４面に接触する第５面を備えてもよい。この場合、第３面が第１面及び第２面に強固に接合され、高効率で半導体チップから放熱層へと熱が伝達される。

【0015】

〔３〕 〔１〕又は〔２〕において、前記半導体チップは、前記第２面を備えた炭化珪素基板を含んでもよい。この場合、半導体装置は高周波用途に好適である。

【0016】

〔４〕 〔１〕において、前記半導体チップは、炭化珪素基板と、前記炭化珪素基板に接触し、前記第２面を備えたＣｕ層と、を含み、前記めっき層は、前記第１面及び前記第２面に接触する第５面を備えてもよい。この場合、第５面が第１面及び第２面に強固に接合され、高効率で半導体チップから放熱層へと熱が伝達されるとともに、半導体装置は高周波用途に好適である。

【0017】

〔５〕 〔１〕～〔４〕において、前記放熱層の厚さは、１００μｍ以上であってもよい。この場合、特に優れた放熱特性が得られる。

【0018】

〔６〕 〔１〕～〔５〕において、前記放熱層に放熱部材が取り付けられてもよい。この場合、外部への放熱効率を向上できる。

【0019】

〔７〕 本開示の他の一態様に係る半導体装置の製造方法は、第１面を備えた絶縁基材に、前記第１面に露出する第２面を備えた半導体チップを埋め込む工程と、めっき層を備え、前記第１面及び前記第２面に接触する放熱層を形成する工程と、を有する。

【0020】

本開示では、めっき層を備え、絶縁基材の第１面及び半導体チップの第２面に接触する放熱層を形成する。めっき層を備えた放熱層は、第１面及び第２面との間に隙間なく形成することができるため、安定した放熱特性が得られる。

【0021】

〔８〕 〔７〕において、前記絶縁基材は第１絶縁層と第２絶縁層とを含み、前記半導体チップを埋め込む工程は、前記第１絶縁層上に配線層を形成する工程と、前記配線層上に前記半導体チップを、前記第２面が前記第１絶縁層とは反対側を向くようにして実装する工程と、前記第１絶縁層上に前記半導体チップを覆うようにして前記第２絶縁層を形成する工程と、前記第２面が露出するまで前記第２絶縁層を研磨して、前記第２絶縁層に前記第１面を設ける工程と、を有してもよい。この場合、容易に第１面と第２面とを面一にすることができる。

【0022】

〔９〕 〔７〕又は〔８〕において、前記放熱層を形成する工程は、前記第１面及び前記第２面に接触する第３面と、前記第３面とは反対側の第４面とを備えたスパッタ層を形成する工程と、前記スパッタ層上に前記めっき層を形成する工程と、を有し、前記めっき層は、前記第４面に接触する第５面を備えてもよい。この場合、第３面が第１面及び第２面に強固に接合され、高効率で半導体チップから放熱層へと熱が伝達される。

【0023】

〔１０〕 〔９〕において、前記めっき層を形成する工程は、無電解めっき法により前記スパッタ層上に前記第５面を備えた第１層を形成する工程を有してもよい。この場合、第１層はスパッタ層との間に良好な密着性を有する。

【0024】

〔１１〕 〔７〕又は〔８〕において、前記半導体チップは、前記第２面を備えたＣｕ層を含み、前記放熱層を形成する工程は、前記第１面及び前記第２面に接触するようにして前記めっき層を形成する工程を有してもよい。この場合、めっき層が第１面及び第２面に強固に接合され、高効率で半導体チップから放熱層へと熱が伝達される。

【0025】

〔１２〕 〔１１〕において、前記めっき層を形成する工程は、無電解めっき法により前記第１面及び前記第２面に接触する第１層を形成する工程を有してもよい。この場合、第１層は第１面及び第２面との間に良好な密着性を有する。

【0026】

〔１３〕 〔１０〕又は〔１２〕において、前記めっき層を形成する工程は、電解めっき法により前記第１層上に第２層を形成する工程を有してもよい。この場合、第２層は第１層よりも厚く形成しやすい。

【0027】

〔１４〕 〔１３〕において、前記めっき層を形成する工程は、前記第２層を研磨する工程を有してもよい。この場合、放熱層の厚さの均一性を向上できる。

【0028】

〔１５〕 〔１３〕又は〔１４〕において、前記めっき層を形成する工程は、電解めっき法により前記第２層上に第３層を形成する工程を有してもよい。この場合、第３層を第２層よりも成膜速度が高くなる条件下で形成してもよく、短時間で優れた放熱特性が得られる。

【0029】

〔１６〕 本開示の更に他の一態様に係る半導体装置の製造方法は、第１絶縁層上に配線層を形成する工程と、前記配線層上に、第２面を備えた半導体チップを、前記第２面が前記第１絶縁層とは反対側を向くようにして実装する工程と、前記第１絶縁層上に前記半導体チップを覆うようにして第２絶縁層を形成する工程と、前記第２面が露出するまで前記第２絶縁層を研磨して、前記第２絶縁層に第１面を設ける工程と、前記第１面及び前記第２面に接触する第３面と、前記第３面とは反対側の第４面とを備えたスパッタ層を形成する工程と、前記スパッタ層上に、第４面に接触する第５面を備えためっき層を形成する工程と、を有し、前記めっき層を形成する工程は、無電解めっき法により前記スパッタ層上に前記第５面を備えた第１層を形成する工程と、電解めっき法により前記第１層上に第２層を形成する工程と、前記第２層を研磨する工程と、前記第２層を研磨する工程の後に、電解めっき法により前記第２層上に第３層を形成する工程と、を有する。

【0030】

〔１７〕 本開示の更に他の一態様に係る半導体装置の製造方法は、第１絶縁層上に配線層を形成する工程と、前記配線層上に、第２面を備えたＣｕ層を含む半導体チップを、前記第２面が前記第１絶縁層とは反対側を向くようにして実装する工程と、前記第１絶縁層上に前記半導体チップを覆うようにして第２絶縁層を形成する工程と、前記第２面が露出するまで前記第２絶縁層を研磨して、前記第２絶縁層に第１面を設ける工程と、前記第１面及び前記第２面に接触するようにしてめっき層を形成する工程と、を有し、前記めっき層を形成する工程は、無電解めっき法により前記第１面及び前記第２面に接触する第１層を形成する工程と、電解めっき法により前記第１層上に第２層を形成する工程と、前記第２層を研磨する工程と、前記第２層を研磨する工程の後に、電解めっき法により前記第２層上に第３層を形成する工程と、を有する。

【0031】

［本開示の第１実施形態］
第１実施形態は、半導体装置に関する。

【0032】

（半導体装置の構造）
まず、第１実施形態に係る半導体装置の構造について説明する。図１は、第１実施形態に係る半導体装置の構造を示す断面図である。

【0033】

図１に示すように、第１実施形態に係る半導体装置１では、絶縁層１０２上に配線層１０３が形成されている。配線層１０３は、例えば、配線１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄ、１０３Ｅ及び１０３Ｆを含む。絶縁層１０２は、例えば厚さが０．２ｍｍ以上０．５ｍｍ以下のドライフィルムである。絶縁層１０２は第１絶縁層の一例である。配線層１０３は、例えば厚さが５μｍ以上５０μｍ以下のＣｕ層である。

【0034】

配線層１０３上に半導体チップ１１１、１１２及び１１３と電子部品１２１及び１２２とが実装されている。半導体チップ１１１は、配線１０３Ｂに接続された電極１１１Ａと、配線１０３Ｃに接続された電極１１１Ｂとを有する。半導体チップ１１２は、配線１０３Ｃに接続された電極１１２Ａと、配線１０３Ｄに接続された電極１１２Ｂとを有する。半導体チップ１１３は、配線１０３Ｄに接続された電極１１３Ａと、配線１０３Ｅに接続された電極１１３Ｂとを有する。半導体チップ１１１～１１３は、絶縁層１０２とは反対側の第２面１２を備える。電子部品１２１は、配線１０３Ａに接続された電極１２１Ａと、配線１０３Ｂに接続された電極１２１Ｂとを有する。電子部品１２２は、配線１０３Ｅに接続された電極１２２Ａと、配線１０３Ｆに接続された電極１２２Ｂとを有する。

【0035】

半導体チップ１１１～１１３は、例えば集積回路（integrated circuit：ＩＣ）チップである。半導体チップ１１１～１１３は、例えばドライバアンプ又はファイナルアンプ等を含んでもよい。半導体チップ１１１～１１３は、第２面１２を備えた炭化珪素基板２０を含む。半導体チップ１１１～１１３においては、炭化珪素基板２０の第２面１２とは反対側の面に高電子移動度トランジスタ（high electron mobility transistor：ＨＥＭＴ）等の素子が形成されている。ＨＥＭＴが窒化ガリウム（ＧａＮ）等の窒化物半導体を用いて構成されていてもよい。半導体チップ１１１～１１３は配線層１０３上にフリップチップ実装されている。電子部品１２１及び１２２は、例えばキャパシタ、インダクタ又は抵抗素子である。

【0036】

絶縁層１０２上に絶縁層１０４が形成されている。絶縁層１０４は、絶縁層１０２とは反対側の第１面１１を備える。半導体チップ１１１～１１３の第２面１２は第１面１１に露出している。例えば、第１面１１と第２面１２とは互いに面一であることが好ましい。絶縁層１０４は、例えば厚さが０．２ｍｍ以上０．５ｍｍ以下のドライフィルムである。絶縁層１０４は第２絶縁層の一例である。

【0037】

絶縁層１０２と絶縁層１０４とが、第１面１１を備えた絶縁基材１０５に含まれる。半導体チップ１１１～１１３は絶縁基材１０５に埋め込まれている。半導体装置１は、第１面１１及び第２面１２上に形成された放熱層５０を有する。放熱層５０の厚さは、好ましくは１００μｍ以上であり、より好ましくは２００μｍ以上であり、更に好ましくは３００μｍ以上である。優れた熱伝導性を得るためである。

【0038】

放熱層５０は、第１面１１及び第２面１２に接触する第３面１３を備えたスパッタ層３０を有する。スパッタ層３０は、第３面１３とは反対側の第４面１４を備える。スパッタ層３０は、例えば０．０１μｍ以上０．５μｍ以下のＰｄ層、Ｐｔ層、Ｃｕ層、Ｎｉ層又はＴｉ層を含む。スパッタ層３０が、Ｐｄ層、Ｐｔ層、Ｃｕ層、Ｎｉ層又はＴｉ層の２種以上を含んでもよい。

【0039】

放熱層５０は、第４面１４に接触する第５面１５を備えためっき層４０を有する。めっき層４０は、例えば、スパッタ層３０上に形成された無電解めっき層４１と、無電解めっき層４１上に形成された電解めっき層４２と、電解めっき層４２上に形成された電解めっき層４３とを有する。無電解めっき層４１は第５面を備え、例えば厚さが０．１μｍ以上１０μｍ以下のＣｕ層を含む。電解めっき層４２は、例えば５０μｍ以上９０μｍ以下のＣｕ層を含む。電解めっき層４３は、例えばＣｕ層を含む。例えば、スパッタ層３０の厚さと、無電解めっき層４１の厚さと、電解めっき層４２の厚さとの和は、好ましくは１００μｍ以下であり、より好ましくは８０μｍ以下である。

【0040】

絶縁層１０４に、第１面１１から配線１０３Ａに到達する開口部１０４Ａが形成され、第１面１１から配線１０３Ｆに到達する開口部１０４Ｆが形成されている。開口部１０４Ａ及び１０４Ｆ内に放熱層５０の一部が形成されている。

【0041】

なお、半導体装置１に含まれる半導体チップ及び電子部品の数は限定されない。また、半導体チップ及び電子部品の種類も限定されない。

【0042】

半導体装置１は、例えば親基板に搭載されて使用される。図２は、親基板に搭載された半導体装置１を示す断面図である。

【0043】

図２に示すように、親基板６０は、板状の基材６１と、基材６１を厚さ方向で貫通する複数の導電ビア６２と、基材６１の一方の面に形成された導電パターン６３とを有する。半導体装置１は、放熱層５０が導電パターン６３と対向するように配置される。そして、放熱層５０と導電パターン６３とがはんだ等の導電性接合材７２を用いて接合される。従って、放熱層５０の一部が導電ビア６２に電気的に接続される。

【0044】

親基板６０の他方の面はベース金属７１に接合される。導電ビア６２がベース金属７１に接触する。従って、ベース金属７１に接地電位が付与されると、放熱層５０の導電ビア６２に電気的に接続された部分に接地電位が付与される。

【0045】

なお、放熱層５０の上面の算術平均粗さ（Ｒａ）は、好ましくは２．０μｍ以下であり、より好ましくは１．６μｍ以下であり、更に好ましくは１．０μｍ以下である。放熱層５０と導電パターン６３との間に、隙間なく導電性接合材７２を設けるためである。上記の放熱層５０の上面の算術平均粗さ（Ｒａ）を得るために、電解めっき層４２の上面の算術平均粗さ（Ｒａ）は、好ましくは２．０μｍ以下であり、より好ましくは１．６μｍ以下であり、更に好ましくは１．０μｍ以下である。上記の電解めっき層４２の上面の算術平均粗さ（Ｒａ）を得るために、第１面１１の算術平均粗さ（Ｒａ）は、好ましくは２．０μｍ以下であり、より好ましくは１．６μｍ以下であり、更に好ましくは１．０μｍ以下である。

【0046】

（第１実施形態に係る半導体装置の製造方法の第１例）
次に、第１実施形態に係る半導体装置の製造方法の第１例について説明する。図３～図１４は、第１実施形態に係る半導体装置の製造方法の第１例を示す断面図である。

【0047】

まず、図３に示すように、基板１０１を準備し、基板１０１上に絶縁層１０２を形成する。例えば、絶縁層１０２としてのドライフィルムをラミネートする。基板１０１としては、例えばガラス基板を用いることができる。基板１０１は、複数の半導体装置１を製造できるサイズを有する。例えば、基板１０１の厚さは、０．１ｍｍ以上３．０ｍｍ以下であり、基板１０１の縦方向の長さ及び横方向の長さは、いずれも５００ｍｍ以上７００ｍｍ以下である。基板１０１には、半導体装置１毎の製品領域が設定され、隣り合う製品領域の間にダイシング領域が設定される。製品領域及びダイシング領域は、基板１０１上に形成される種々の層に引き継がれる。

【0048】

次いで、図４に示すように、絶縁層１０２上に配線層１０３を形成する。配線層１０３は、例えば、配線１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄ、１０３Ｅ及び１０３Ｆを含む。配線層１０３は、例えばセミアディティブ法により形成することができる。

【0049】

次いで、図５に示すように、配線層１０３上に半導体チップ１１１、１１２、１１３を実装する。この時、半導体チップ１１１～１１３は、各々の第２面１２が絶縁層１０２とは反対側を向くようにして実装する。すなわち、半導体チップ１１１、１１２、１１３はフリップチップ実装する。例えば、半導体チップ１１１の電極１１１Ａを配線１０３Ｂに接続し、電極１１１Ｂを配線１０３Ｃに接続する。例えば、半導体チップ１１２の電極１１２Ａを配線１０３Ｃに接続し、電極１１２Ｂを配線１０３Ｄに接続する。例えば、半導体チップ１１３の電極１１３Ａを配線１０３Ｄに接続し、電極１１３Ｂを配線１０３Ｅに接続する。

【0050】

また、同じく図５に示すように、配線層１０３上に電子部品１２１及び１２２を実装する。例えば、電子部品１２１の電極１２１Ａを配線１０３Ａに接続し、電極１２１Ｂを配線１０３Ｂに接続する。例えば、電子部品１２２の電極１２２Ａを配線１０３Ｅに接続し、電極１２２Ｂを配線１０３Ｆに接続する。

【0051】

次いで、図６に示すように、絶縁層１０２上に半導体チップ１１１～１１３と電子部品１２１～１２２とを覆うようにして絶縁層１０４を形成する。例えば、絶縁層１０４としてのドライフィルムをラミネートする。

【0052】

次いで、図７に示すように、絶縁層１０４に配線層１０３の一部に到達する開口部を形成する。例えば、絶縁層１０４に、配線１０３Ａに到達する開口部１０４Ａと、配線１０３Ｆに到達する開口部１０４Ｆとを形成する。

【0053】

次いで、図８に示すように、半導体チップ１１１～１１３の第２面１２が露出するまで絶縁層１０４の上面を研磨する。この結果、絶縁層１０４に第１面１１が設けられる。第１面１１の算術平均粗さ（Ｒａ）は、好ましくは２．０μｍ以下とし、より好ましくは１．６μｍ以下とし、更に好ましくは１．０μｍ以下とする。後に形成する放熱層５０に優れた平坦性を得るためである。第１面１１は、好ましくは第２面１２と面一になる。絶縁層１０２と絶縁層１０４とが、第１面１１を備えた絶縁基材１０５に含まれる。

【0054】

次いで、図９に示すように、スパッタ法により、絶縁層１０４の上面と、開口部１０４Ａ及び１０４Ｆの内壁面及び底面とにスパッタ層３０を形成する。スパッタ層３０としては、例えば厚さが０．０１μｍ以上０．５μｍ以下のＰｄ層、Ｐｔ層、Ｃｕ層、Ｎｉ層又はＴｉ層を形成する。スパッタ層３０として、Ｐｄ層、Ｐｔ層、Ｃｕ層、Ｎｉ層、Ｔｉ層の２種以上の積層体を形成してもよい。スパッタ層３０は、第１面１１及び第２面１２に接触する第３面１３と、第３面１３とは反対側の第４面１４とを備える。スパッタ層３０を形成する前に、絶縁層１０４の上面と、開口部１０４Ａ及び１０４Ｆの内壁面及び底面とに対してデスミア処理を行うこともある。

【0055】

次いで、同じく図９に示すように、無電解めっき法により、スパッタ層３０上に無電解めっき層４１を形成する。無電解めっき層４１は第４面１４に接する第５面１５を備える。無電解めっき層４１は、例えば厚さが５μｍ以上１０μｍ以下のＣｕ層を形成する。無電解めっき層４１は第１層の一例である。

【0056】

次いで、図１０に示すように、電解めっき法により、無電解めっき層４１上に電解めっき層４２を形成する。電解めっき層４２としては、例えば厚さが５０μｍ以上９０μｍ以下のＣｕ層を形成する。その後、電解めっき層４２の上面を研磨する。電解めっき層４２の上面の算術平均粗さ（Ｒａ）は、好ましくは２．０μｍ以下とし、より好ましくは１．６μｍ以下とし、更に好ましくは１．０μｍ以下とする。後に形成する電解めっき層４３に優れた平坦性を得るためである。例えば、スパッタ層３０の厚さと、無電解めっき層４１の厚さと、電解めっき層４２の厚さとの和は、好ましくは１００μｍ以下とし、より好ましくは８０μｍ以下とする。これらの層の形成には時間がかかりやすいためである。電解めっき層４２は第２層の一例である。

【0057】

次いで、図１１に示すように、電解めっき法により、電解めっき層４２上に電解めっき層４３を形成する。電解めっき層４３としては、例えばＣｕ層を形成する。電解めっき層４３は、好ましくは５０μｍ／時以上の成膜速度で形成し、より好ましくは６０μｍ／時以上の成膜速度で形成する。無電解めっき層４１と、電解めっき層４２と、電解めっき層４３とがめっき層４０に含まれる。スパッタ層３０と、めっき層４０とが放熱層５０に含まれる。放熱層５０の厚さは、好ましくは１００μｍ以上とし、より好ましくは２００μｍ以上とし、更に好ましくは３００μｍ以上とする。電解めっき層４３は第３層の一例である。

【0058】

次いで、図１２に示すように、放熱層５０上にエッチングマスク１６０を形成する。エッチングマスク１６０は、放熱層５０の除去しようとする部分の上に開口部１６１を有する。エッチングマスク１６０の形成では、例えば、フォトレジストの塗布、露光及び現像を行う。

【0059】

次いで、エッチングマスク１６０を用いて放熱層５０のエッチングを行う。この結果、図１３に示すように、放熱層５０の開口部１６１に露出する部分が除去される。その後、エッチングマスク１６０を除去する。

【0060】

次いで、図１４に示すように、基板１０１を除去する。その後、図１４に示す構造体をダイシング領域に沿って切断することで、複数の半導体装置１に個片化する。

【0061】

このようにして第１実施形態に係る半導体装置１を得ることができる。

【0062】

（第１実施形態に係る半導体装置の製造方法の第２例）
次に、第１実施形態に係る半導体装置の製造方法の第２例について説明する。図１５～図２０は、第１実施形態に係る半導体装置の製造方法の第２例を示す断面図である。

【0063】

まず、図１５に示すように、第１例と同様にして、無電解めっき層４１の形成までの処理を行う。次いで、無電解めっき層４１上に成長マスク１７０を形成する。成長マスク１７０は、放熱層５０を形成しようとする部分の上に開口部１７１を有する。成長マスク１７０の形成では、例えば、フォトレジストの塗布、露光及び現像を行う。例えば、成長マスク１７０の厚さは、後に形成する電解めっき層４２の厚さと同程度としてもよい。

【0064】

次いで、図１６に示すように、電解めっき法により、無電解めっき層４１の開口部１７１に露出している部分の上に電解めっき層４２を形成する。電解めっき層４２としては、例えば厚さが５０μｍ以上９０μｍ以下のＣｕ層を形成する。次いで、電解めっき層４２の上面を研磨する。電解めっき層４２の上面の算術平均粗さ（Ｒａ）は、好ましくは２．０μｍ以下とし、より好ましくは１．６μｍ以下とし、更に好ましくは１．０μｍ以下とする。成長マスク１７０を電解めっき層４２と同時に研磨してもよい。

【0065】

次いで、図１７に示すように、電解めっき法により、電解めっき層４２上に電解めっき層４３を形成する。電解めっき層４３としては、例えばＣｕ層を形成する。電解めっき層４３は、好ましくは５０μｍ／時以上の成膜速度で形成し、より好ましくは６０μｍ／時以上の成膜速度で形成する。無電解めっき層４１と、電解めっき層４２と、電解めっき層４３とがめっき層４０に含まれる。スパッタ層３０と、めっき層４０とが放熱層５０に含まれる。放熱層５０の厚さは、好ましくは１００μｍ以上とし、より好ましくは２００μｍ以上とし、更に好ましくは３００μｍ以上とする。

【0066】

次いで、図１８に示すように、成長マスク１７０を除去する。

【0067】

次いで、図１９に示すように、クイックエッチング等によりスパッタ層３０と無電解めっき層４１との積層体のうち電解めっき層４３から露出している部分を除去する。

【0068】

次いで、図２０に示すように、基板１０１を除去する。その後、図２０に示す構造体をダイシング領域に沿って切断することで、複数の半導体装置１に個片化する。

【0069】

このようにして第１実施形態に係る半導体装置１を得ることができる。

【0070】

（第１実施形態に係る半導体装置の作用）
半導体装置１が動作すると、半導体チップ１１１～１１３が熱を発する。第１実施形態では、第１面１１及び第２面１２上に放熱層５０が形成されているため、半導体チップ１１１～１１３が発した熱は放熱層５０に伝達される。そして、放熱層５０に伝達された熱は外部に放出される。図２に示す例では、導電ビア６２を介してベース金属７１に伝達され、周囲の雰囲気に放出される。第１実施形態では、放熱層５０がめっき層４０を含んでいるため、放熱層５０と半導体チップ１１１～１１３との間に優れた密着性を得ることができ、半導体チップ１１１～１１３が発した熱を放熱層５０に安定して伝達できる。従って、第１実施形態によれば、安定した放熱特性が得られる。導電性接合材７２、親基板６０及びベース金属７１は放熱部材の一例である。

【0071】

第１実施形態では、めっき層４０と半導体チップ１１１～１１３との間にスパッタ層３０が設けられている。スパッタ層３０は、スパッタ層３０を構成する原料の粒子が大きなエネルギをもって第１面１１及び第２面１２に衝突することで形成されている。従って、スパッタ層３０の第３面は第１面１１及び第２面１２に強固に接合されている。このため、半導体チップ１１１～１１３から放熱層５０への熱の伝達効率が優れている。

【0072】

第１実施形態では、スパッタ層３０上に無電解めっき層４１を形成している。無電解めっき層４１はスパッタ層３０との間に良好な密着性を有している。無電解めっき層４１は電解めっき層４２のシード層として機能することができる。

【0073】

第１実施形態では、無電解めっき層４１上に電解めっき層４２を形成している。電解めっき層４２は無電解めっき層４１よりも厚く形成しやすい。従って、電解めっき層４２を形成することで良好な放熱性が得られる。

【0074】

電解めっき層４２を比較的厚く形成した場合、電解めっき層４２の厚さがばらつくことがある。特に、基板１０１が大きいほど電解めっき層４２の厚さがばらつきやすい。電解めっき層４２の厚さのばらつきは熱抵抗のばらつきにつながり得る。第１実施形態では、電解めっき層４２の形成後に電解めっき層４２の上面を研磨しているため、放熱層５０の厚さのばらつきを抑制し、放熱層５０の厚さの均一性を向上し、熱抵抗の均一性を向上できる。

【0075】

第１実施形態では、電解めっき層４２上に電解めっき層４３を形成している。電解めっき層４３は電解めっき層４２とは異なる条件下で形成してもよい。例えば、電解めっき層４３は電解めっき層４２よりも成膜速度が高くなる条件下で形成してもよい。この場合、短時間で優れた放熱特性が得られる。

【0076】

更に、第１実施形態は、コストの観点でも、金属板が取り付けられた半導体装置よりも優れている。金属板を用いる場合、絶縁層と金属板との接合にＡｇナノペースト等が用いられる。また、絶縁層中にサーマルビアが形成されることもある。更に、金属板にも費用がかかる。これに対し、第１実施形態では、放熱層５０はスパッタ層３０及びめっき層４０を含むだけなので、金属板が取り付けられた半導体装置よりも安価に製造することができる。

【0077】

半導体装置１は、例えば、第５世代移動通信システム、いわゆる５Ｇの基地局に用いることができる。半導体チップ１１１～１１３は炭化珪素基板２０を用いて構成されているため、半導体装置１は高周波用途に好適である。例えば、例えば２８ＧＨｚ帯のアンテナ付き５Ｇモジュールに用いることができる。５Ｇモジュールの消費電力は３Ｗ～１０Ｗ程度であるところ、半導体装置１によれば半導体チップ１１１～１１３が発した熱を十分に外部に放出することができる。

【0078】

半導体装置１は、例えば１４０ＧＨｚ帯のレーダモジュールに用いることもできる。レーダモジュールの消費電力は０．５Ｗ程度であるところ、半導体装置１によれば半導体チップ１１１～１１３が発した熱を十分に外部に放出することができる。

【0079】

半導体装置１は、例えば高出力高周波（ＲＦ）デバイスに用いることもできる。高出力ＲＦデバイスの消費電力は１００Ｗ程度であるところ、半導体装置１によれば半導体チップ１１１～１１３が発した熱を十分に外部に放出することができる。

【0080】

［本開示の第２実施形態］
第２実施形態は、半導体装置に関する。

【0081】

（半導体装置の構造）
まず、第２実施形態に係る半導体装置の構造について説明する。図２１は、第２実施形態に係る半導体装置の構造を示す断面図である。

【0082】

図２１に示すように、第２実施形態に係る半導体装置２では、第１実施形態における半導体チップ１１１、１１２及び１１３に代えて、半導体チップ２１１、２１２及び２１３が設けられている。半導体チップ２１１は、半導体チップ１１１と同様に、電極１１１Ａ、電極１１１Ｂ及び炭化珪素基板２０を有し、更に、炭化珪素基板２０に接触するＣｕ層２１を有する。第２面１２は、炭化珪素基板２０ではなくＣｕ層２１に備えられている。半導体チップ２１２は、半導体チップ１１２と同様に、電極１１２Ａ、電極１１２Ｂ及び炭化珪素基板２０を有し、更に、炭化珪素基板２０に接触するＣｕ層２１を有する。第２面１２は、炭化珪素基板２０ではなくＣｕ層２１に備えられている。半導体チップ２１３は、半導体チップ１１３と同様に、電極１１３Ａ、電極１１３Ｂ及び炭化珪素基板２０を有し、更に、炭化珪素基板２０に接触するＣｕ層２１を有する。第２面１２は、炭化珪素基板２０ではなくＣｕ層２１に備えられている。半導体チップ２１１～２１３は、半導体チップ１１１～１１３と同様に、絶縁基材１０５に埋め込まれている。

【0083】

Ｃｕ層２１は、例えば、半導体チップ２１１、２１２及び２１３の形成時に、炭化珪素基板２０となる炭化珪素ウェハの裏面にＡｇペースト等によりＣｕ層を貼り付け、炭化珪素ウェハと一括して個片化することで形成することができる。また、第１実施形態における半導体チップ１１１～１１３にＡｇペースト等によりＣｕ層２１を貼り付けることで、半導体チップ２１１～２１３を形成してもよい。

【0084】

放熱層５０は、第１面１１及び第２面１２に接触する第５面１５を備えためっき層４０を有する。めっき層４０は、例えば、絶縁層１０４及びＣｕ層２１上に形成された無電解めっき層４１と、無電解めっき層４１上に形成された電解めっき層４２と、電解めっき層４２上に形成された電解めっき層４３とを有する。無電解めっき層４１は第５面を備え、例えば厚さが０．１μｍ以上１０μｍ以下のＣｕ層を含む。電解めっき層４２は、例えば５０μｍ以上９０μｍ以下のＣｕ層を含む。電解めっき層４３は、例えばＣｕ層を含む。例えば、無電解めっき層４１の厚さと、電解めっき層４２の厚さとの和は、好ましくは１００μｍ以下であり、より好ましくは８０μｍ以下である。

【0085】

他の構成は第１実施形態と同様である。

【0086】

（第２実施形態に係る半導体装置の製造方法の第１例）
次に、第２実施形態に係る半導体装置の製造方法の第１例について説明する。図２２～図２７は、第２実施形態に係る半導体装置の製造方法の第１例を示す断面図である。

【0087】

まず、図２２に示すように、第１実施形態の第１例と同様にして、配線層１０３の形成までの処理を行う。次いで、配線層１０３上に半導体チップ２１１、２１２、２１３を実装する。この時、半導体チップ２１１～２１３は、各々の第２面１２が絶縁層１０２とは反対側を向くようにして実装する。すなわち、半導体チップ２１１、２１２、２１３はフリップチップ実装する。例えば、半導体チップ２１１の電極１１１Ａを配線１０３Ｂに接続し、電極１１１Ｂを配線１０３Ｃに接続する。例えば、半導体チップ２１２の電極１１２Ａを配線１０３Ｃに接続し、電極１１２Ｂを配線１０３Ｄに接続する。例えば、半導体チップ２１３の電極１１３Ａを配線１０３Ｄに接続し、電極１１３Ｂを配線１０３Ｅに接続する。

【0088】

また、第１実施形態の第１例と同様にして、配線層１０３上に電子部品１２１及び１２２を実装する。

【0089】

次いで、図２３に示すように、第１実施形態の第１例と同様にして、絶縁層１０４を形成し、絶縁層１０４に、配線１０３Ａに到達する開口部１０４Ａと、配線１０３Ｆに到達する開口部１０４Ｆとを形成する。

【0090】

次いで、図２４に示すように、半導体チップ２１１～２１３の第２面１２が露出するまで絶縁層１０４の上面を研磨する。この結果、絶縁層１０４に第１面１１が設けられる。第１面１１の算術平均粗さ（Ｒａ）は、好ましくは２．０μｍ以下とし、より好ましくは１．６μｍ以下とし、更に好ましくは１．０μｍ以下とする。後に形成する放熱層５０に優れた平坦性を得るためである。第１面１１は、好ましくは第２面１２と面一になる。絶縁層１０２と絶縁層１０４とが、第１面１１を備えた絶縁基材１０５に含まれる。

【0091】

次いで、図２５に示すように、無電解めっき法により、絶縁層１０４の上面と、開口部１０４Ａ及び１０４Ｆの内壁面及び底面とに無電解めっき層４１を形成する。無電解めっき層４１は第１面１１及び第２面１２に接する第５面１５を備える。無電解めっき層４１を形成する前に、絶縁層１０４の上面と、開口部１０４Ａ及び１０４Ｆの内壁面及び底面とに対してデスミア処理を行うこともある。デスミア処理の後に触媒処理等を行ってもよい。

【0092】

次いで、図２６に示すように、第１実施形態の第１例と同様にして、電解めっき法により、無電解めっき層４１上に電解めっき層４２を形成し、電解めっき法により、電解めっき層４２上に電解めっき層４３を形成する。

【0093】

その後、図２７に示すように、第１実施形態の第１例と同様にして、エッチングマスク１６０の形成と、放熱層５０のエッチングと、基板１０１の除去とを行う。その後、図２７に示す構造体をダイシング領域に沿って切断することで、複数の半導体装置２に個片化する。

【0094】

このようにして第２実施形態に係る半導体装置２を得ることができる。

【0095】

（第２実施形態に係る半導体装置の製造方法の第２例）
次に、第２実施形態に係る半導体装置の製造方法の第２例について説明する。図２８～図３０は、第２実施形態に係る半導体装置の製造方法の第２例を示す断面図である。

【0096】

まず、図２８に示すように、第２実施形態の第１例と同様にして、無電解めっき層４１の形成までの処理を行う。次いで、第１実施形態の第２例と同様にして、無電解めっき層４１上に成長マスク１７０を形成する。成長マスク１７０は、放熱層５０を形成しようとする部分の上に開口部１７１を有する。

【0097】

次いで、図２９に示すように、第１実施形態の第２例と同様にして、電解めっき法により、無電解めっき層４１上に電解めっき層４２を形成し、電解めっき法により、電解めっき層４２上に電解めっき層４３を形成する。

【0098】

次いで、図３０に示すように、第１実施形態の第２例と同様にして、成長マスク１７０の除去と、無電解めっき層４１のうち電解めっき層４３から露出している部分の除去と、基板１０１の除去とを行う。その後、図３０に示す構造体をダイシング領域に沿って切断することで、複数の半導体装置２に個片化する。

【0099】

このようにして第２実施形態に係る半導体装置２を得ることができる。

【0100】

（第２実施形態に係る半導体装置の作用）
第２実施形態でも、放熱層５０がめっき層４０を含んでいるため、放熱層５０と半導体チップ２１１～２１３との間に優れた密着性を得ることができ、半導体チップ２１１～２１３が発した熱を放熱層５０に安定して伝達できる。従って、第２実施形態によれば、安定した放熱特性が得られる。

【0101】

第２実施形態では、半導体チップ２１１～２１３が、第２面１２を構成するＣｕ層２１を含む。つまり、Ｃｕ層２１がめっき層４０に接触する。従って、第１実施形態におけるスパッタ層３０が設けられていなくても、めっき層４０の第５面は第１面１１及び第２面１２に強固に接合されている。このため、半導体チップ２１１～２１３から放熱層５０への熱の伝達効率が優れている。

【0102】

第２実施形態によっても、第１実施形態のその他の効果と同様の効果が得られる。

【0103】

また、第１実施形態におけるスパッタ層３０が含まれないため、生産性を向上できる。すなわち、スパッタ層３０を形成する際には成膜チャンバ内を真空にするが、絶縁層１０２及び絶縁層１０４にドライフィルム等の有機材料が用いられている場合、成膜チャンバ内を真空にするまでに時間がかかることがある。スパッタ層３０の形成を省略することで真空下での処理を不要として、生産性を向上できる。

【0104】

以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

【符号の説明】

【0105】

１、２ 半導体装置
１１ 第１面
１２ 第２面
１３ 第３面
１４ 第４面
１５ 第５面
２０ 炭化珪素基板
２１ Ｃｕ層
３０ スパッタ層
４０ めっき層
４１ 無電解めっき層
４２ 電解めっき層
４３ 電解めっき層
５０ 放熱層
６０ 親基板
６１ 基材
６２ 導電ビア
６３ 導電パターン
７１ ベース金属
７２ 導電性接合材
１０１ 基板
１０２ 絶縁層
１０３ 配線層
１０３Ａ、１０３Ｂ、１０３Ｃ、１０３Ｄ、１０３Ｅ、１０３Ｆ 配線
１０４ 絶縁層
１０４Ａ、１０４Ｆ 開口部
１０５ 絶縁基材
１１１、１１２、１１３、２１１、２１２及び２１３ 半導体チップ
１１１Ａ、１１１Ｂ、１１２Ａ、１１２Ｂ、１１３Ａ、１１３Ｂ 電極
１２１、１２２ 電子部品
１２１Ａ、１２１Ｂ、１２２Ａ、１２２Ｂ 電極
１６０ エッチングマスク
１６１ 開口部
１７０ 成長マスク
１７１ 開口部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】