知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-17
(45)【発行日】2024-09-26
(54)【発明の名称】電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20240918BHJP
H01C 7/02 20060101ALI20240918BHJP
H01C 7/04 20060101ALI20240918BHJP
H01C 7/10 20060101ALI20240918BHJP
【ＦＩ】
H01G4/30 201K
H01G4/30 512
H01C7/02
H01C7/04
H01C7/10
【請求項の数】
11
(21)【出願番号】P 2023529861
(86)(22)【出願日】2022-06-13
(86)【国際出願番号】 JP2022023651
(87)【国際公開番号】W WO2022264969
(87)【国際公開日】2022-12-22
【審査請求日】2023-10-23
(31)【優先権主張番号】P 2021099625
(32)【優先日】2021-06-15
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100221501
【弁理士】
【氏名又は名称】式見 真行
(74)【代理人】
【識別番号】100206140
【弁理士】
【氏名又は名称】大釜 典子
(72)【発明者】
【氏名】時枝 康次郎
(72)【発明者】
【氏名】鈴木 英幸
(72)【発明者】
【氏名】山田 耕市
(72)【発明者】
【氏名】佐々木 美希
【審査官】小南 奈都子
(56)【参考文献】
【文献】米国特許出願公開第２０２１／００８２６２３（ＵＳ，Ａ１）
【文献】特開２０１７－３７９３０（ＪＰ，Ａ）
【文献】特開２００５－１９７５３０（ＪＰ，Ａ）
【文献】特開２０１３－２３６０４５（ＪＰ，Ａ）
【文献】特開２００７－６７０２６（ＪＰ，Ａ）
【文献】特開２０１２－１９１１６５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｇ ４／３０
Ｈ０１Ｃ ７／０２
Ｈ０１Ｃ ７／０４
Ｈ０１Ｃ ７／１０
(57)【特許請求の範囲】
【請求項1】
セラミック素体と、該セラミック素体に設けられた外部電極とを備える電子部品であって、前記外部電極は、前記セラミック素体の端面と該端面に隣接した側面の一部とを連続して覆う下地層と、該下地層を覆うめっき層とを含み、
前記セラミック素体は、前記側面に開口した凹部を備え、前記凹部の開口は一対の縁部を有し、
前記開口の一方の縁部は、前記下地層で覆われた前記側面の被覆領域以内に位置し、
前記開口の他方の縁部は、前記被覆領域から離間している、電子部品。
【請求項2】
前記一方の縁部は、前記被覆領域の縁部に位置し、前記凹部は、全部が前記下地層から露出している、請求項１に記載の電子部品。
【請求項3】
前記一方の縁部は、前記被覆領域の縁部よりも内部に位置しており、前記凹部は、一部が前記下地層で覆われ、残部が前記下地層から露出している、請求項１に記載の電子部品。
【請求項4】
前記めっき層は、前記下地層の先端を超えて、前記凹部の前記開口の前記一方の縁部まで延在する延伸部を含み、前記延伸部は、前記凹部の内面に接しないように前記凹部内に向かって膨出している、請求項１～３のいずれか１項に記載の電子部品。
【請求項5】
前記めっき層は、前記下地層の先端を超えて、前記凹部の内面に少なくとも部分的に接するように前記凹部内まで延在する延伸部を含む、請求項１～３のいずれか１項に記載の電子部品。
【請求項6】
前記凹部の深さが０．５μｍ以上５．０μｍ以下である、請求項１～３のいずれか１項に記載の電子部品。
【請求項7】
前記セラミック素体は、該セラミック素体の表面を覆う保護膜をさらに含み、前記外部電極は、前記保護膜上に形成され、
前記凹部の内面は、前記保護膜から露出している、請求項１～３のいずれか１項に記載の電子部品。
【請求項8】
前記保護膜の厚さが３０ｎｍ以上５００ｎｍ以下である、請求項７に記載の電子部品。
【請求項9】
前記電子部品は、前記セラミック素体の両端部に設けられた一対の外部電極を有しており、前記保護膜は、前記一対の外部電極の間にて該外部電極から露出した露出面を有し、
前記露出面は、各外部電極に近接した一対の平滑面領域と、該一対の平滑面領域の間に位置し前記平滑面領域より表面粗さが粗い粗面領域とを含む、請求項７に記載の電子部品。
【請求項10】
前記セラミック素体は、半導体セラミック層と内部電極とからなる積層構造を有している、請求項１～３のいずれか１項に記載の電子部品。
【請求項11】
前記電子部品がサーミスタである、請求項１～３のいずれか１項に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は電子部品に関し、より詳細には、セラミック素体と、該セラミック素体の表面に設けられた外部電極とを備える電子部品に関する。
【背景技術】
【0002】
半導体セラミックからなる素体と、該素体の表面を覆う薄膜層（保護膜）と、前記素体の一対の端面側に配置された一対の外部電極とを備えた電子部品が知られている（例えば、特許文献１）。外部電極は、保護膜上に配置された第１電極層（下地層）と、第１電極層を覆うように配置された第２電極層（めっき層）とを有している。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１９－６７７９３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
下地層には、Ａｇなどのマイグレーションを起こしやすい金属材料が使用されている。特許文献１のように、下地層をめっき層（例えばＮｉめっき）で覆うことにより、下地層のマイグレーションを抑制することができる。しかしながら、下地層をめっき層で完全に覆うことは困難であるため、下地層は、めっき層から部分的に露出していることが多い。その場合、下地層の一部が外部環境と繋がった状態となり、外部環境から持ち込まれる水分により、一方の外部電極の下地層から他方の外部電極に向かってマイグレーションが発生することがある。
【0005】
そこで、本発明は、マイグレーションの発生を抑制またはマイグレーションの程度を緩和できる電子部品（これを「マイグレーション耐性に優れた電子部品」と称する）を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の１つの要旨によれば、
セラミック素体と、該セラミック素体に設けられた外部電極とを備える電子部品であって、
前記外部電極は、前記セラミック素体の端面と該端面に隣接した側面の一部とを連続して覆う下地層と、該下地層を覆うめっき層とを含み、
前記セラミック素体は、前記側面に開口した凹部を備え、前記凹部の開口は一対の縁部を有し、
前記開口の一方の縁部は、前記下地層で覆われた前記側面の被覆領域以内に位置し、
前記開口の他方の縁部は、前記被覆領域から離間している、電子部品である。
セラミック素体と、該セラミック素体に設けられた外部電極とを備える電子部品であって、
前記外部電極は、前記セラミック素体の端面と該端面に隣接した側面の一部とを連続して覆う下地層と、該下地層を覆うめっき層とを含み、
前記セラミック素体は、前記側面に開口した凹部を備え、前記凹部の開口は一対の縁部を有し、
前記開口の一方の縁部は、前記下地層で覆われた前記側面の被覆領域以内に位置し、
前記開口の他方の縁部は、前記被覆領域から離間している、電子部品である。
【発明の効果】
【0007】
本発明によれば、セラミック素体の側面に凹部を設けることにより、下地層のマイグレーションを抑制することができ、これによりマイグレーション耐性に優れた電子部品を提供することができる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
図１は、本発明の実施形態に係る電子部品１０の概略断面図であり、いわゆる積層セラミックタイプのサーミスタを示している。電子部品１０のサイズは特に限定されないが、例えば０２０１サイズ～２０１２サイズとすることができ、代表例では、０６０３サイズである。
【0010】
電子部品１０は、セラミック素体２０と、セラミック素体２０に設けられた外部電極３０とを備えている。図１の電子部品１０では、外部電極３０は、セラミック素体２０の両端部に設けられた一対の外部電極（第１外部電極３１、第２外部電極３２）を備えている。
【0011】
各外部電極３０は、下地層３０ａ（図１では、第１外部電極３１の下地層３１ａと、第２外部電極３２の下地層３２ａが図示されている）と、それを覆うめっき層３０ｂ（図１では、第１外部電極３１のめっき層３１ｂと、第２外部電極３２のめっき層３２ｂが図示されている）とを含む。めっき層は、複数層の積層構造を有していてもよく、図１では、めっき層３０ｂ（これを「第１めっき層」と称することもある）と、第１めっき層３０ｂを覆う第２めっき層３０ｃの２層構造となっている。
下地層３０ａは、セラミック素体２０の端面２１、２２と、端面２１、２２に隣接した側面２３の一部とを連続して覆っている。
下地層３０ａは、セラミック素体２０の端面２１、２２と、端面２１、２２に隣接した側面２３の一部とを連続して覆っている。
【0012】
実施形態に係る電子部品１０は、セラミック素体２０が凹部４０（第１外部電極３１に隣接している第１凹部４１と、第２外部電極３２に隣接している第２凹部４２）を有している。凹部４０は、セラミック素体２０の側面２３に開口している。
【0013】
図２～５は、図１の範囲Ａの拡大断面図であり、本実施形態における凹部４０、下地層３０ａおよびめっき層３０ｂの様々な態様を示している。なお、説明を容易にするために、図２～５では、めっき層は単層（第１めっき層３０ｂのみ）として示す。複数層を有するめっき層の場合、この単層で図示しためっき層３０ｂを、複数のめっき層から構成する。
【0014】
本実施形態における凹部４０近傍の構成について、図２を参照しながら説明する。凹部４０は、セラミック素体２０の側面２３に開口４０１を有し、その開口４０１は、一対の縁部４０１ａ、４０１ｂを有している。開口４０１の一方の縁部４０１ａは、図１において、セラミック素体２０の端面２２側に位置しており、他方の縁部４０１ｂは、セラミック素体２０の中央側に位置している。それぞれの縁部の位置は、セラミック素体２０の側面２３を覆う下地層３０ａと、以下に説明するような関係となっている。
【0015】
図２に示すように、セラミック素体２０の側面２３のうち、下地層３０ａで覆われた範囲を、側面２３の被覆領域２３Ｒとする。開口４０１の一方の縁部４０１ａは、被覆領域２３Ｒ以内に位置している。一方、開口４０１の他方の縁部４０１ｂは、被覆領域２３Ｒから離間している。
言い換えると、セラミック素体２０の側面２３に凹部４０を設け、そして、下地層３０ａが凹部４０の開口４０１の一方の縁部４０１ａを覆うが、他方の縁部４０１ｂを覆わないように、下地層３０ａを形成する。
言い換えると、セラミック素体２０の側面２３に凹部４０を設け、そして、下地層３０ａが凹部４０の開口４０１の一方の縁部４０１ａを覆うが、他方の縁部４０１ｂを覆わないように、下地層３０ａを形成する。
【0016】
このような凹部４０を設けることにより、一方の外部電極（図１の第２外部電極３２）の下地層３２ａから、他方の外部電極（図１の第１外部電極３１）までの間の表面距離（セラミック素体２０の表面形状（例えば凹凸）に沿って測定した距離）が長くなる。これにより、下地層３２ａのマイグレーションを起こりにくくすることができる。
【0017】
再び図２を参照すると、図２に示す電子部品１０では、凹部４０の開口４０１の一方の縁部４０１ａは、被覆領域２３Ｒの縁部２３Ｅよりも、被覆領域２３Ｒの内側に位置している。なお、図２から分かるように、被覆領域２３Ｒの縁部２３Ｅは、下地層３０ａの先端３０ａｔと対応する位置にある。
図４に示す電子部品１０でも、側面２３の被覆領域２３Ｒの縁部２３Ｅと、開口４０１の一方の縁部４０１ａとは、同様の位置関係となっている。
開口４０１の縁部を図２および図４のように配置すると、凹部４０は、一部が下地層３０ａで覆われ、残部が下地層３０ａから露出する。
図４に示す電子部品１０でも、側面２３の被覆領域２３Ｒの縁部２３Ｅと、開口４０１の一方の縁部４０１ａとは、同様の位置関係となっている。
開口４０１の縁部を図２および図４のように配置すると、凹部４０は、一部が下地層３０ａで覆われ、残部が下地層３０ａから露出する。
【0018】
開口４０１の一方の縁部４０１ａをこのように配置すると、下地層３０ａの先端３０ａｔ近傍において、下地層３０ａの下面３０ａＬが凹部４０内で露出する。そして、下地層３０ａの下面３０ａＬをめっき層３０ｂで覆うことができる。すなわち、めっき層３０ｂによって、下地層３０ａの先端３０ａｔ近傍を広く覆うことができる。これにより、下地層３０ａのマイグレーションを抑制する効果が得られる。
【0019】
一方、図３に示す電子部品１０のように、凹部４０の開口４０１の一方の縁部４０１ａは、被覆領域２３Ｒの縁部２３Ｅに位置していてもよい。つまり、図３の断面視において、開口４０１の一方の縁部４０１ａは、下地層３０ａの先端３０ａｔの位置のほぼ直下に位置していてもよい。
図５に示す電子部品１０でも、側面２３の被覆領域２３Ｒの縁部２３Ｅと、開口４０１の一方の縁部４０１ａとは、同様の位置関係となっている。
開口４０１の縁部を図３および図５のように配置すると、凹部４０は、全部が下地層３０ａから露出する。
図５に示す電子部品１０でも、側面２３の被覆領域２３Ｒの縁部２３Ｅと、開口４０１の一方の縁部４０１ａとは、同様の位置関係となっている。
開口４０１の縁部を図３および図５のように配置すると、凹部４０は、全部が下地層３０ａから露出する。
【0020】
図２～５のいずれにおいても、凹部４０の開口４０１の他方の縁部４０１ｂと外部電極３０の下地層３０ａとが接しないように、下地層３０ａが形成されている。これにより、下地層３０ａがマイグレーションを生じやすい環境に置かれた場合、下地層３０ａのマイグレーションは、凹部４０の一方の縁部４０１ａから、凹部４０の内面４０ｆに沿って、開口４０１の他方の縁部４０１ｂまで到達することになる。表面に沿って測定した表面距離は、凹部４０を設けることにより、凹部４０を設けなかった場合に比べて長くなる。表面距離はマイグレーションの発生に影響を及ぼすため、表面距離を長くすることにより、下地層３０ａのマイグレーションの発生を抑制することができる。
【0021】
また、以下に説明するように、凹部４０を設けることにより、下地層３０ａの先端３０ａｔの近傍において、セラミック素体２０に邪魔されることなく、めっき層３０ｂを厚く形成することができる。めっき層３０ｂを厚膜化することにより、下地層３０ａのマイグレーションを抑制する効果が期待できる。
【0022】
例えば図２を参照すると、めっき層３０ｂは、下地層３０ａの先端３０ａｔを超えて、凹部４０の内面４０ｆに少なくとも部分的に接するように凹部４０内まで延在する延伸部３０ｂｅを含む。つまり、めっき層３０ｂの延伸部３０ｂｅが、凹部４０の内部に延在して、凹部４０の内面４０ｆまで到達している。
図３においても、図２と同様の延伸部３０ｂｅを含むめっき層３０ｂが示されている。
図３においても、図２と同様の延伸部３０ｂｅを含むめっき層３０ｂが示されている。
【0023】
めっき層３０ｂが図２～３に示すような延伸部３０ｂｅを含むことにより、外部環境から下地層３０ａまで達する経路が、めっき層３０ｂの延伸部３０ｂｅによって塞がれる。つまり、凹部４０内部に広がる延伸部３０ｂｅが立体障害となり、下地層３０ａを外部環境から遮断できるので、下地層３０ａのマイグレーションを抑制する効果が高い。
【0024】
別の例として、図４に示す電子部品１０では、めっき層３０ｂは、下地層３０ａの先端３０ａｔを超えて、凹部４０の開口４０１の一方の縁部４０１ａまで延在する延伸部３０ｂｅを含む。延伸部３０ｂｅは、凹部４０の内面４０ｆには接していないが、凹部４０内に向かって膨出している。なお、図４において、延伸部３０ｂｅが凹部４０内方向（下方向）に膨出しているので、めっき層３０ｂの最下端は、下地層３０ａの下面３０ａＬよりも下側に位置する。
図５においても、図４と同様の延伸部３０ｂｅを含むめっき層３０ｂが示されている。
図５においても、図４と同様の延伸部３０ｂｅを含むめっき層３０ｂが示されている。
【0025】
めっき層３０ｂが図４～５に示すような延伸部３０ｂｅを含むことにより、下地層３０ａの先端３０ａｔ近傍のめっき層３０ｂを厚くすることができるので、下地層３０ａのマイグレーションを抑制する効果を奏し得る。
【0026】
凹部４０の深さは、０．５μｍ以上５．０μｍ以下であることが好ましく、凹部４０による電子部品１０の不具合が生じにくく、かつ下地層３０ａのマイグレーションの抑制効果を向上し得る。凹部４０の深さは、好ましくは１．０μｍ以上２．５μｍ以下である。
【0027】
セラミック素体２０は、セラミック素体２０の表面を覆う保護膜５０を含んでいてもよい。セラミック素体２０が保護膜５０を含む場合は、外部電極３０は、保護膜５０上に形成される（図１～５）。
後述する製造方法から分かるように、凹部４０を形成する前に保護膜５０を形成するため、凹部４０の内面４０ｆは、通常は、保護膜５０で覆われていない。なお、凹部４０の形成時に除去しきれなかった保護膜５０が、凹部４０の開口４０１近傍において、凹部４０の内面４０ｆにわずかに残存することがある。この場合であっても、凹部４０の内面４０ｆは、実質的に、保護膜５０で覆われていないものとみなす。
後述する製造方法から分かるように、凹部４０を形成する前に保護膜５０を形成するため、凹部４０の内面４０ｆは、通常は、保護膜５０で覆われていない。なお、凹部４０の形成時に除去しきれなかった保護膜５０が、凹部４０の開口４０１近傍において、凹部４０の内面４０ｆにわずかに残存することがある。この場合であっても、凹部４０の内面４０ｆは、実質的に、保護膜５０で覆われていないものとみなす。
【0028】
保護膜５０の厚さは、好ましくは３０ｎｍ以上５００ｎｍ以下であり、より好ましくは７０ｎｍ以上１００ｎｍ以下である。
【0029】
図１に示すように、電子部品１０がセラミック素体２０の両端部に設けられた一対の外部電極３１、３２を有している場合、保護膜５０は、一対の外部電極３１、３２の間にて該外部電極３１、３２から露出した露出面５０ｅを有する。そして、露出面５０ｅは、各外部電極３１、３２に近接した一対の平滑面領域５０ｓと、一対の平滑面領域５０ｓの間に位置し平滑面領域５０ｓより表面粗さが粗い粗面領域５０ｒとを含むことが好ましい。外部電極３１、３２の近傍に平滑面領域５０ｓを設けることにより、めっき層３０ｂの形成時に、めっき層３０ｂが保護膜５０の表面上に広がることを抑制できる。また、一対の平滑面領域５０ｓの間に粗面領域５０ｒを設けることにより、一対の外部電極３１、３２間の表面距離を長くすることができるので、下地層３０ａのマイグレーションを抑制する効果が期待できる。
【0030】
保護膜５０に粗面領域５０ｒを形成する方法としては、表面が平滑な保護膜５０を形成した後に、保護膜５０の表面のうち、外部電極３１、３２の近傍を除いた範囲を粗面化することが挙げられる。粗面領域５０ｒを形成する別の方法としては、保護膜５０を形成する前に、セラミック素体２０のセラミック層２０ｃの表面を粗面化し、次いで、保護膜５０を形成する方法がある。保護膜５０は薄いため、セラミック層２０ｃの表面性状（細かい凹凸など）は、そのまま保護膜５０の表面に反映される。
【0031】
外部電極３１、３２の離間距離が、例えば１７０μｍ以上４３０μｍ以下の場合、各平滑面領域５０ｓの幅は、例えば２０μｍ以上１００μｍ以下とすることができる。
【0032】
図１に示すように、セラミック素体２０は、セラミック層（例えば、半導体セラミック層）２０ｃと内部電極２０ｅとからなる積層構造を有していてもよい。
セラミック層２０ｃを形成するためのセラミック材料（例えばセラミック半導体材料）は、所望の電子部品１０の種類に合わせて選択される。
セラミック層２０ｃを形成するためのセラミック材料（例えばセラミック半導体材料）は、所望の電子部品１０の種類に合わせて選択される。
【0033】
例えば、負の抵抗温度特性を有するＮＴＣサーミスタの場合、セラミック半導体材料は、負の抵抗温度特性を有するＰ型半導体を主成分として含む。Ｐ型半導体としては、例えば、酸化マンガンを主成分とするセラミックスであり、酸化ニッケル、酸化コバルト、アルミナ、酸化鉄、酸化チタン、酸化ジルコニウム、酸化銅、酸化亜鉛などを含む。
【0034】
また、積層コンデンサの場合は、セラミック材料として、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３、（ＢａＳｒ）ＴｉＯ３、Ｂａ（ＺｒＴｉ）Ｏ３および（ＢｉＺｎ）Ｎｂ２Ｏ７等の誘電体材料が用いられる。
【0035】
内部電極２０ｅを形成する材料は、導電性であれば特に限定されず、例えば、Ａｇ、Ｃｕ、Ｐｔ、Ｎｉ、Ａｌ、Ｐｄ、Ａｕ等が挙げられ、特に、Ａｇ、Ｃｕ、及びＮｉが好ましい。
【0036】
本発明の実施形態を適用するのに適した電子部品は、例えば正特性（または正温度係数、ＰＴＣ）サーミスタおよび負特性（または負温度係数、ＮＴＣ）サーミスタを含むサーミスタ、バリスタならびにコンデンサ等のチップ型セラミック電子部品がある。なお、それらの電子部品は、求められる特性に応じて、セラミック層２０ｃを構成する材料を選択している。
【0037】
後述するように、本実施形態に係る電子部品１０では、凹部４０の形成方法としては、主に、めっき工程中においてめっき液で溶解する方法（化学的加工）と、めっき工程前に、レーザ加工等で切削加工する方法（機械的加工）の２つが挙げられる。
化学的加工は、めっき層の形成と同時に凹部４０の形成を行うことができるので、工程を簡略化できる点で好ましい。しかしながら、化学的加工では、セラミック層を構成する材料が、めっき液に溶解する必要がある。化学的加工が可能なセラミック層（半導体セラミック層）２０ｃを備える電子部品としては、例えばサーミスタが挙げられる。
化学的加工は、めっき層の形成と同時に凹部４０の形成を行うことができるので、工程を簡略化できる点で好ましい。しかしながら、化学的加工では、セラミック層を構成する材料が、めっき液に溶解する必要がある。化学的加工が可能なセラミック層（半導体セラミック層）２０ｃを備える電子部品としては、例えばサーミスタが挙げられる。
【0038】
化学的加工を適用できない電子部品としては、バリスタが挙げられる。バリスタの場合は、化学的加工の代わりに、機械的加工を行う。機械的加工は、めっき液への溶解性を考慮する必要がないため、どのような電子部品であっても凹部４０を形成することができる点で好ましい。セラミック素体２０の側面２３に機械的加工で凹部４０を形成する場合、めっき工程の前に凹部４０を形成する。
【0039】
［電子部品１０の製造方法］
以下、本実施形態に係る本発明に係る電子部品１０の製造方法について、図１に示すようなサーミスタを例として説明する。また、各工程における凹部４０近傍の状態について、図６（ａ）～（ｄ）を参照しながら説明する。
以下、本実施形態に係る本発明に係る電子部品１０の製造方法について、図１に示すようなサーミスタを例として説明する。また、各工程における凹部４０近傍の状態について、図６（ａ）～（ｄ）を参照しながら説明する。
【0040】
（セラミック素体２０の作製）
まず、セラミック素体の原料として、ＢａＣＯ３、ＴｉＯ２、ＰｂＯ、ＳｒＣＯ３、ＣａＣＯ３等のセラミック原料およびＥｒ２Ｏ３等の半導体化剤を所定量秤量する。半導体化剤としては、Ｅｒ２Ｏ３の代わりに、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなる群から選択される少なくとも１つの希土類元素の酸化物などを用いてもよい。また、セラミック素体の原料として、上述のセラミック原料および半導体化剤に加えて、Ｍｎ２Ｏ３等の特性改善剤や、ＳｉＯ２等の焼結助剤を用いてもよい。秤量した各原料を、部分安定化ジルコニア（Ｐａｒｔｉａｌｌｙ Ｓｔａｂｉｌｉｚｅｄ Ｚｉｒｃｏｎｉａ：ＰＳＺ）等の粉砕媒体（以下、ＰＳＺボールともよぶ）および純水と共にボールミルに投入し、湿式混合粉砕する。得られた混合物を、所定温度（例えば、１０００～１２００℃）で仮焼成して、仮焼粉末を得る。
まず、セラミック素体の原料として、ＢａＣＯ３、ＴｉＯ２、ＰｂＯ、ＳｒＣＯ３、ＣａＣＯ３等のセラミック原料およびＥｒ２Ｏ３等の半導体化剤を所定量秤量する。半導体化剤としては、Ｅｒ２Ｏ３の代わりに、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕからなる群から選択される少なくとも１つの希土類元素の酸化物などを用いてもよい。また、セラミック素体の原料として、上述のセラミック原料および半導体化剤に加えて、Ｍｎ２Ｏ３等の特性改善剤や、ＳｉＯ２等の焼結助剤を用いてもよい。秤量した各原料を、部分安定化ジルコニア（Ｐａｒｔｉａｌｌｙ Ｓｔａｂｉｌｉｚｅｄ Ｚｉｒｃｏｎｉａ：ＰＳＺ）等の粉砕媒体（以下、ＰＳＺボールともよぶ）および純水と共にボールミルに投入し、湿式混合粉砕する。得られた混合物を、所定温度（例えば、１０００～１２００℃）で仮焼成して、仮焼粉末を得る。
【0041】
得られた仮焼粉末に有機バインダを加え、湿式で混合処理を行なってスラリー状とし、その後、ドクターブレード法等を用いて成形加工し、セラミックグリーンシートを作製する。次いで、内部電極用導電性ペーストをセラミックグリーンシートの表面に塗布して内部電極パターンを形成する。内部電極用導電性ペーストは、例えば、有機溶剤中にＮｉ金属粉末および有機バインダを分散させることにより調製することができる。内部電極用ペーストは、例えば、スクリーン印刷等により塗布してよい。このように内部電極パターンが形成されたセラミックグリーンシートを所定数積層し、次いで、内部電極パターンが形成されていないセラミックグリーンシートで上下を挟持して圧着することにより、積層体を作製する。この積層体を所定寸法に切断した後、脱バインダ処理を行い、次いで大気中で所定の温度（１２００～１４００℃）で焼成することにより、セラミック層２０ｃと内部電極２０ｅとからなる積層構造を有する積層体が得られる。
図６（ａ）には、得られた積層体のうち、セラミック層２０ｃのみが図示されている。
図６（ａ）には、得られた積層体のうち、セラミック層２０ｃのみが図示されている。
【0042】
次に、積層体の表面全体に保護膜５０を形成する（図６（ｂ））。このとき、セラミック層２０ｃのみならず、内部電極２０ｅも覆うように、保護膜５０を形成する。
保護膜５０は、例えばガラスなどの絶縁性材料から形成することができる。ガラスからなる保護膜５０は、溶液を用いた薄膜作製法にて形成し得る。薄膜作製法としては、ゾル－ゲル法、ＭＯＤ(金属有機化合物分解法)法、ＣＳＤ（chemical solution deposition）法などが利用できる。保護膜５０の原料塗膜を積層体の表面に形成した後、加熱処理に付して、塗膜に由来するガラスの保護膜５０を得る。加熱処理の温度および時間は、例えば３００℃以上１１００℃以下、例えば１０～６０分間であり得る。加熱処理の温度は、特に好ましくは４００℃以上１０００℃以下である。
これにより、セラミック層２０ｃ、内部電極２０ｅおよび保護膜５０を備えたセラミック素体２０が得られる。
保護膜５０は、例えばガラスなどの絶縁性材料から形成することができる。ガラスからなる保護膜５０は、溶液を用いた薄膜作製法にて形成し得る。薄膜作製法としては、ゾル－ゲル法、ＭＯＤ(金属有機化合物分解法)法、ＣＳＤ（chemical solution deposition）法などが利用できる。保護膜５０の原料塗膜を積層体の表面に形成した後、加熱処理に付して、塗膜に由来するガラスの保護膜５０を得る。加熱処理の温度および時間は、例えば３００℃以上１１００℃以下、例えば１０～６０分間であり得る。加熱処理の温度は、特に好ましくは４００℃以上１０００℃以下である。
これにより、セラミック層２０ｃ、内部電極２０ｅおよび保護膜５０を備えたセラミック素体２０が得られる。
【0043】
（下地層３０ａの形成）
図１に示すように、セラミック素体２０の端面から側面２３の一部を覆うように、下地層３１ａ、３２ａ（これをまとめて「下地層３０ａ」と称する）を形成する。
下地層３０ａは、Ａｇ、ＡｇＰｄ、Ｃｕなどから形成することができる。
下地層３０ａは、各種の薄膜形成法、各種の印刷法またはディップ法などにより形成される。たとえば、ディップ法により下地層３０ａを形成する場合、セラミック素体の両端面に導電性ペーストを塗布した後、導電性ペーストを焼き付ける。導電性ペーストは、有機溶剤と金属粒子とガラスとを含む。焼付け温度は、例えば８４０℃である。なお、焼き付けを行うと、内部電極２０ｅが保護膜５０を貫通して下地層３０ａと導通する（ファイヤースルー）。
図１に示すように、セラミック素体２０の端面から側面２３の一部を覆うように、下地層３１ａ、３２ａ（これをまとめて「下地層３０ａ」と称する）を形成する。
下地層３０ａは、Ａｇ、ＡｇＰｄ、Ｃｕなどから形成することができる。
下地層３０ａは、各種の薄膜形成法、各種の印刷法またはディップ法などにより形成される。たとえば、ディップ法により下地層３０ａを形成する場合、セラミック素体の両端面に導電性ペーストを塗布した後、導電性ペーストを焼き付ける。導電性ペーストは、有機溶剤と金属粒子とガラスとを含む。焼付け温度は、例えば８４０℃である。なお、焼き付けを行うと、内部電極２０ｅが保護膜５０を貫通して下地層３０ａと導通する（ファイヤースルー）。
【0044】
保護膜５０の厚さは、３０ｎｍ以上５００ｎｍ以下であることが好ましく、めっき層の形成時に、セラミック素体２０のセラミック層２０ｃを保護することができ、かつ、ファイヤースルーによって内部電極２０ｅと下地層３０ａとを確実に導通させることができる。
【0045】
その後、例えば外力によって傷をつける、あるいは、薬品により化学的に反応させるなどの手段により、保護膜５０のうち、下地層３０ａと接触する範囲および下地層３０ａの先端３０ａｔ近傍の範囲（図６（ｃ）に示すように、これらの範囲をまとめて「変質範囲５０ｘ」とする）が変質する。変質範囲５０ｘ内にある保護膜５０は、その他の位置における保護膜５０に比べて、強度が低下している。
【0046】
（めっき層３０ｂの形成）
めっき層３０ｂ（図１では、第１めっき層３１ｂ、３２ｂ）は、下地層３０ａの表面を覆うように形成される。めっき層３０ｂは、例えば、Ｎｉ、Ｓｎ、Ｐｄ、Ａｕから選択される１つ以上の金属材料を電解めっきすることにより形成することができる。
めっき層３０ｂ（図１では、第１めっき層３１ｂ、３２ｂ）は、下地層３０ａの表面を覆うように形成される。めっき層３０ｂは、例えば、Ｎｉ、Ｓｎ、Ｐｄ、Ａｕから選択される１つ以上の金属材料を電解めっきすることにより形成することができる。
【0047】
なお、めっき層３０ｂを形成している間、保護膜５０のうち下地層３０ａで覆われていない範囲は、めっき液と接触する。このとき、めっき層３０ｂを形成する際のめっき条件（めっき液の種類、濃度、温度等）を適切に制御すると、めっき液と接触している保護膜５０のうち、保護膜５０が変質して強度が弱くなっている部分（つまり、下地層３０ａの先端３０ａｔ近傍）を溶解除去して、セラミック層２０ｃを露出させることができる。露出したセラミック層２０ｃは、めっき液で溶解されて、凹部４０が形成される。なお、保護膜５０およびセラミック層２０ｃの溶解が進むと、保護膜５０が除去される範囲（保護膜５０の除去範囲５０ｙ）が広がる。例えば、図６（ｄ）に示すように、下地層３０ａの先端３０ａｔ部分の下側まで、保護膜５０が除去される。また、保護膜５０の除去範囲５０ｙが広がると、凹部４０の開口４０１の範囲もそれに伴って広がる。
【0048】
めっき層３０ｂは、図２～５に示すように、下地層３０ａの先端３０ａｔを超えて形成される。先端３０ａｔを超えた部分（延伸部３０ｂｅ）は、めっき条件（特に、めっき時間）によって異なる形態となる。例えば、めっき時間が長いと、延伸部３０ｂｅは、図２～３に示すように、凹部４０の内面４０ｆに接触するほど大きく成長する。一方、めっき時間をそれほど長くしなければ、延伸部３０ｂｅは、図４～５に示すように、凹部４０内に向かって膨出するが、内面４０ｆに接触はしない。図２～３のような延伸部３０ｂｅを備えると、下地層３０ａのマイグレーションを抑制する効果は高いが、めっき時間が増加するため製造コストが増加する。よって、求められる性能と製造コストとを考慮して、図２～３のような延伸部３０ｂｅにするのか、あるいは図４～５のような延伸部３０ｂｅにするのか決定することが望ましい。
【0049】
めっき層（第１めっき層）３０ｂおよび第２めっき層３０ｃは、公知のめっき方法で形成することができ、例えば、ボールを用いたバレルめっきを用いることができる。バレルめっきでは、図１に示す保護膜５０の露出面５０ｅにボールが接触して、保護膜５０を粗面化できる。なお、外部電極３０の近傍における保護膜５０の表面は、外部電極３０が障害となってボールが接触できないので、保護膜５０の表面は平滑面のままとなる（つまり、平滑面領域５０ｓが形成できる）。
【0050】
図１に示すように、めっき層を２層構造にしてもよい。この場合は、めっき層（第１めっき層）３１ｂ、３２ｂを形成した後、第１めっき層３１ｂ、３２ｂを覆うように第２めっき層３１ｃ、３２ｃを形成する。
第１めっき層３１ｂ、３２ｂは、例えば、ＮｉおよびＣｕの少なくとも１つを電解めっきすることにより形成することができる。第２めっき層３１ｃ、３２ｃは、例えばＳｎを電解めっきすることにより形成することができる。
第１めっき層３１ｂ、３２ｂは、例えば、ＮｉおよびＣｕの少なくとも１つを電解めっきすることにより形成することができる。第２めっき層３１ｃ、３２ｃは、例えばＳｎを電解めっきすることにより形成することができる。
【0051】
［電子部品の製造方法（変形例）］
変形例では、凹部４０を機械的加工により形成する点で、上述した本実施形態に係る製造方法とは異なる。
まず、本実施形態に係る製造方法と同様に、セラミック素体２０を形成する。その後、セラミック素体２０の側面２３に、レーザ加工等の機械的加工により凹部４０を形成する。その後、本実施形態に係る製造方法と同様に、下地層３０ａ、めっき層３１ｂ（および第２めっき層３１ｃ）を順次形成する。
この変形例によって、セラミック素体２０に含まれるセラミック層２０ｃがめっき液に溶解しない材料で形成された場合にも、凹部４０を備えた電子部品１０を製造することができる。
変形例では、凹部４０を機械的加工により形成する点で、上述した本実施形態に係る製造方法とは異なる。
まず、本実施形態に係る製造方法と同様に、セラミック素体２０を形成する。その後、セラミック素体２０の側面２３に、レーザ加工等の機械的加工により凹部４０を形成する。その後、本実施形態に係る製造方法と同様に、下地層３０ａ、めっき層３１ｂ（および第２めっき層３１ｃ）を順次形成する。
この変形例によって、セラミック素体２０に含まれるセラミック層２０ｃがめっき液に溶解しない材料で形成された場合にも、凹部４０を備えた電子部品１０を製造することができる。
【0052】
以上、本発明の実施形態に係る電子部品の製造方法およびその変形例について、内部電極を有するＰＴＣサーミスタを例として説明したが、内部電極を有さないＰＴＣサーミスタ、ＮＴＣサーミスタ、バリスタ、コンデンサ等の他の電子部品についても、本明細書の記載に基づいて適宜製造することができる。
【実施例】
【0053】
実施形態に係る電子部品１０の製造方法により、図１に示すような構造を有する電子部品（サーミスタ）を作成した。サーミスタの材料、寸法等は以下の通りであった。
・電子部品：積層セラミックタイプのサーミスタ
・電子部品のサイズ：０６０３サイズ、角柱タイプ
・セラミック層の材料：酸化マンガンを主成分とするセラミックスであり、酸化ニッケル、酸化コバルト、酸化鉄を含む。
・下地層の材料：Ａｇ
・めっき膜の材料：第１めっき層 Ｎｉ、第２めっき層 Ｓｎ
・めっき膜の層数：２層
・保護膜の材料：厚さ１００ｎｍの非晶質ガラス
・電子部品：積層セラミックタイプのサーミスタ
・電子部品のサイズ：０６０３サイズ、角柱タイプ
・セラミック層の材料：酸化マンガンを主成分とするセラミックスであり、酸化ニッケル、酸化コバルト、酸化鉄を含む。
・下地層の材料：Ａｇ
・めっき膜の材料：第１めっき層 Ｎｉ、第２めっき層 Ｓｎ
・めっき膜の層数：２層
・保護膜の材料：厚さ１００ｎｍの非晶質ガラス
【0054】
作製したサーミスタは、図２に示すような凹部４０、下地層３０ａ、めっき層３０ｂ（第１めっき層と第２めっき層からなる二層構造）を有していた。
【0055】
本願は、２０２１年６月１５日付けで日本国にて出願された特願２０２１-０９９６２５に基づく優先権を主張し、その記載内容の全てが、参照することにより本明細書に援用される。
【符号の説明】
【0056】
１０ 電子部品
２０ セラミック素体
２１、２２ セラミック素体の端面
２３ セラミック素体の側面
３０ 外部電極
３０ａ 下地層
３０ｂ めっき層（第１めっき層）
３０ｃ 第２めっき層
４０ 凹部
４０１ 凹部の開口
４０１ａ、４０１ｂ 開口の縁部
５０ 保護膜
２０ セラミック素体
２１、２２ セラミック素体の端面
２３ セラミック素体の側面
３０ 外部電極
３０ａ 下地層
３０ｂ めっき層（第１めっき層）
３０ｃ 第２めっき層
４０ 凹部
４０１ 凹部の開口
４０１ａ、４０１ｂ 開口の縁部
５０ 保護膜
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】