知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-17
(45)【発行日】2024-09-26
(54)【発明の名称】複合部品
(51)【国際特許分類】
H01L 23/12 20060101AFI20240918BHJP
H01L 23/14 20060101ALI20240918BHJP
H01L 23/29 20060101ALI20240918BHJP
H01L 23/31 20060101ALI20240918BHJP
【ＦＩ】
H01L23/12 501B
H01L23/14 S
H01L23/30 R
【請求項の数】
13
(21)【出願番号】P 2023555676
(86)(22)【出願日】2023-01-27
(86)【国際出願番号】 JP2023002631
(87)【国際公開番号】W WO2023153240
(87)【国際公開日】2023-08-17
【審査請求日】2023-09-11
(31)【優先権主張番号】P 2022018785
(32)【優先日】2022-02-09
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】100145403
【弁理士】
【氏名又は名称】山尾 憲人
(74)【代理人】
【識別番号】100221501
【弁理士】
【氏名又は名称】式見 真行
(74)【代理人】
【識別番号】100197583
【弁理士】
【氏名又は名称】高岡 健
(72)【発明者】
【氏名】佐竹 祥明
(72)【発明者】
【氏名】舟木 達弥
(72)【発明者】
【氏名】荒井 啓
【審査官】鹿野 博司
(56)【参考文献】
【文献】特開２０１２－２２７４４４（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１１／０１９３２２８（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１６／０３７９９２１（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１４／０１３１８５８（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０２０／０３８１３９１（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２３／１２
Ｈ０１Ｌ ２３／１４
Ｈ０１Ｌ ２３／２９
Ｈ０１Ｌ ２３／３１
(57)【特許請求の範囲】
【請求項1】
互いに対向する第１主面および第２主面を有するＳｉベース層と、前記第１主面に形成されている再配線層と、該再配線層と電気的に接続し前記Ｓｉベース層内を貫通するＳｉ貫通ビアと、電子部品本体部と該電子部品本体部に配置された部品電極とを有する複数の電子部品を含み、前記Ｓｉベース層の前記第２主面に配置された電子部品層とを備える複合部品であって、前記部品電極は、前記Ｓｉ貫通ビアに接続され、
前記複数の電子部品のうち１以上の電子部品は、断面視において何れも実装方向に凸状に湾曲する湾曲形状を有し、前記複合部品の実装面は、断面視において、前記湾曲形状に対応し、実装方向に凸状に湾曲する第１湾曲面を１以上含む、複合部品。
【請求項2】
前記Ｓｉベース層と、前記再配線層と、前記Ｓｉ貫通ビアと、前記第２主面と対向するインターポーザ電極とを有するインターポーザ構造を含み、前記電子部品層は前記インターポーザ電極と前記Ｓｉベース層との間に設けられる、請求項１に記載の複合部品。
【請求項3】
前記複数の電子部品は、接着層により前記Ｓｉベース層の前記第２主面に接着されており、断面視において、前記１以上の電子部品と前記Ｓｉベース層の前記第２主面との間に位置する接着層の領域における、中央部の厚みは端部での厚みに比べ小さい、請求項１または２に記載の複合部品。
【請求項4】
断面視において、前記中央部の厚みは、１０μｍ以下である、請求項３に記載の複合部品。
【請求項5】
前記１以上の電子部品は、前記部品電極間に配置された樹脂層をさらに有する、請求項１または２に記載の複合部品。
【請求項6】
前記樹脂層の線膨張係数は、前記電子部品本体部の線膨張係数よりも大きい、請求項５に記載の複合部品。
【請求項7】
前記樹脂層は、樹脂を含み、前記電子部品本体部は、セラミックまたは半導体系材料を含む、請求項５に記載の複合部品。
【請求項8】
前記Ｓｉベース層の厚みは、前記複数の電子部品の厚みに比べ小さい、請求項１または２に記載の複合部品。
【請求項9】
前記電子部品層は、前記複数の電子部品を封止する樹脂封止部をさらに含み、前記複合部品はその全体が実装方向に凸状に湾曲する、請求項１または２に記載の複合部品。
【請求項10】
前記複合部品の実装面は、断面視において複数の前記第１湾曲面を含む、請求項１または２に記載の複合部品。
【請求項11】
断面視において前記複数の第１湾曲面のうちの少なくとも２つの第１湾曲面が屈曲部を介して隣り合う、請求項１０に記載の複合部品。
【請求項12】
前記複合部品の実装面における前記第１湾曲面は、平面視で該実装面全体の７０％以上の面積を占める、請求項１または２に記載の複合部品。
【請求項13】
前記複数の電子部品は、前記部品電極が断面視で直線状に延在する前記Ｓｉ貫通ビアを介して前記再配線層と電気的に接続するようにして、前記電子部品層内に配置されている、請求項１または２に記載の複合部品。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、複合部品に関する。
【背景技術】
【0002】
従来、電子部品を回路基板に実装した複合部品としては、例えば、特開２０１７－１７２３８号公報（特許文献１）の図１に記載の半導体装置がある。この半導体装置は、その一方の側に絶縁材料層を有している。この絶縁材料層には外部電極が設けられており、その絶縁材料層の外部電極の実装面の背面側には、接着剤を介して半導体素子が、素子回路面および該素子回路面に配置された電極を上にして搭載されている。半導体素子およびそれらの周辺は第２の絶縁材料層によって封止されている。第１の絶縁材料層および第２の絶縁材料層に付随するように銅または銅合金からなる金属薄膜配線層が設けられている。前記金属薄膜配線層の任意の配線層間、および前記金属薄膜配線層と前記半導体素子の前記電極とは金属ビアによって電気的に接続されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１７－１７２３８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、上記のような複合部品では、次の問題があることが分かった。すなわち、上記複合部品を回路基板に実装すると、アンダーフィル層内にボイド（空隙）が発生する。その結果、上記複合部品を実装した回路基板の電気的接続性が低下する場合があった。
【0005】
そこで、本開示の目的は、電気的接続性の低下を抑制し、複合部品を使用する電子機器の信頼性を向上させる複合部品を提供することにある。
【課題を解決するための手段】
【0006】
本発明者は、上記課題を解決するために鋭意検討し、複合部品を回路基板に実装する際に形成するアンダーフィル材の塗布膜（すなわち、硬化前のアンダーフィル層）がボイドの移動経路となり得るとの知見を得た。このような技術的知見に基づき、塗布膜の上面の形状に対応する複合部品の実装面の形状を調節することにより、ボイドの移動経路となり得る塗布膜の形状を制御してボイドを複合部品の実装面外に移動させ、複合部品を使用する電子機器の信頼を向上させる本開示に想到するに至った。
すなわち、本開示は、以下の実施形態を含む。
すなわち、本開示は、以下の実施形態を含む。
【0007】
前記課題を解決するため、本開示の一態様である複合部品は、
互いに対向する第１主面および第２主面を有するＳｉベース層と、前記第１主面に形成されている再配線層と、該再配線層と電気的に接続し前記Ｓｉベース層内を貫通するＳｉ貫通ビアと、電子部品本体部と該電子部品本体部に配置された部品電極とを有する複数の電子部品を含み、前記Ｓｉベース層の前記第２主面に配置された電子部品層とを備える複合部品であって、
前記部品電極は、前記Ｓｉ貫通ビアに接続され、
前記複数の電子部品のうち１以上の電子部品は、断面視において何れも実装方向に凸状に湾曲する湾曲形状を有し、前記複合部品の実装面は、断面視において、前記湾曲形状に対応し、実装方向に凸状に湾曲する第１湾曲面を１以上含む。
互いに対向する第１主面および第２主面を有するＳｉベース層と、前記第１主面に形成されている再配線層と、該再配線層と電気的に接続し前記Ｓｉベース層内を貫通するＳｉ貫通ビアと、電子部品本体部と該電子部品本体部に配置された部品電極とを有する複数の電子部品を含み、前記Ｓｉベース層の前記第２主面に配置された電子部品層とを備える複合部品であって、
前記部品電極は、前記Ｓｉ貫通ビアに接続され、
前記複数の電子部品のうち１以上の電子部品は、断面視において何れも実装方向に凸状に湾曲する湾曲形状を有し、前記複合部品の実装面は、断面視において、前記湾曲形状に対応し、実装方向に凸状に湾曲する第１湾曲面を１以上含む。
【0008】
本実施形態によれば、複合部品の実装面は、断面視において、１以上の電子部品の湾曲形状に対応し、実装方向に凸状に湾曲する第１湾曲面を１以上含む。このため、複合部品の実装構造体において、アンダーフィル層の上面は、鉛直下向きに凸状に湾曲する湾曲面を有する複合部品の実装面に接する。複合部品の回路基板への実装において硬化前のアンダーフィル層（アンダーフィル材の塗布膜）に厚みの差が形成されることにより硬化前のアンダーフィル層内のボイドが複合部品の実装面外に移動しやすくなる。よって、硬化前のアンダーフィル層中に発生したボイドは、平面視において複合部品の実装面外に移動しやすくなる。したがって、本実施形態に係る複合部品は、電気的接続性の低下を抑制する。
【0009】
また、複合部品の一態様では、
前記Ｓｉベース層と、前記再配線層と、前記Ｓｉ貫通ビアと、前記第２主面と対向するインターポーザ電極とを有するインターポーザ構造を含み、
前記電子部品層は前記インターポーザ電極と前記Ｓｉベース層との間に設けられている。
前記Ｓｉベース層と、前記再配線層と、前記Ｓｉ貫通ビアと、前記第２主面と対向するインターポーザ電極とを有するインターポーザ構造を含み、
前記電子部品層は前記インターポーザ電極と前記Ｓｉベース層との間に設けられている。
【0010】
本実施形態によれば、インターポーザ電極を備えることにより、電気的接続性の低下が抑制されたインターポーザ構造を備える複合部品を提供することができる。
【0011】
また、複合部品の一態様では、
前記複数の電子部品は、接着層により前記Ｓｉベース層の前記第２主面に接着されており、
断面視において、前記１以上の電子部品と前記Ｓｉベース層の前記第２主面との間に位置する接着層の領域における、中央部の厚みは端部での厚みに比べ小さい。
前記複数の電子部品は、接着層により前記Ｓｉベース層の前記第２主面に接着されており、
断面視において、前記１以上の電子部品と前記Ｓｉベース層の前記第２主面との間に位置する接着層の領域における、中央部の厚みは端部での厚みに比べ小さい。
【0012】
本実施形態によれば、断面視において、１以上の電子部品の実装面側に位置する接着層の中央部の厚みは端部の厚みに比べ小さい。このため、複合部品の製造においてボイドが移動する経路となり得る硬化前の接着層（すなわち、接着剤の塗布膜）は、断面視において中央部での厚みに対して端部の厚みが大きくなっている。よって、硬化前の接着層中に発生したボイドは、さらに硬化前の電子部品の実装面外に移動しやすい。したがって、本実施形態に係る複合部品は、電気的接続性の低下をさらに抑制する。
【0013】
また、複合部品の一態様では、
断面視において、前記中央部の厚みは、１０μｍ以下である。
断面視において、前記中央部の厚みは、１０μｍ以下である。
【0014】
本実施形態によれば、断面視において、１以上の電子部品の実装面側に位置する接着層の中央部での接着層の厚みは、１０μｍ以下である。かかる場合、Ｓｉ貫通ビアの積層方向の長さ（電気的接続経路）が短縮されるため、直流抵抗Ｒｄｃおよび熱抵抗を小さくすることができる。
【0015】
また、複合部品の一態様では、
前記１以上の電子部品は、前記部品電極間に配置された樹脂層をさらに有する。
前記１以上の電子部品は、前記部品電極間に配置された樹脂層をさらに有する。
【0016】
本実施形態によれば、１以上の電子部品は、部品電極間に配置された樹脂層をさらに有する。樹脂層は、電子部品の電子部品本体部に比べ、例えば、加熱によって膨張しやすいため、例えば、複合部品の製造において１以上の電子部品は樹脂層側（実装方向）に凸状に湾曲する湾曲形状を形成しやすい。
【0017】
また、複合部品の一態様では、
前記樹脂層の線膨張係数は、前記電子部品本体部の線膨張係数よりも大きい。
前記樹脂層の線膨張係数は、前記電子部品本体部の線膨張係数よりも大きい。
【0018】
本実施形態によれば、樹脂層の線膨張係数は電子部品本体部の線膨張係数よりも大きい。例えば、複合部品の製造において、１以上の電子部品の樹脂層は、電子部品本体部に比べ複合部品の実装面側に配置され、加熱により電子部品本体部に比べ大きく膨張する。このため、複合部品の製造において、樹脂層を有する１以上の電子部品は実装方向に凸状に湾曲する形状となり得る。これにより、複合部品において１以上の電子部品は、いずれも複合部品の実装方向に凸状に湾曲する湾曲形状を有し得る。
【0019】
また、複合部品の一態様では、
前記樹脂層は、樹脂を含み、
前記電子部品本体部は、セラミックまたは半導体系材料を含む。
前記樹脂層は、樹脂を含み、
前記電子部品本体部は、セラミックまたは半導体系材料を含む。
【0020】
本実施形態によれば、樹脂層は樹脂を含み、電子部品本体部はシリコンまたは半導体材料を含む。例えば、複合部品の製造において、１以上の電子部品の樹脂層は、電子部品本体部に比べ複合部品の実装面側に配置され、加熱により電子部品本体部に比べ大きく膨張する。このため、複合部品の製造において、樹脂層を有する１以上の電子部品は実装方向に凸状に湾曲する湾曲形状を有し得る。これにより、複合部品中の１以上の電子部品は、いずれもその全体が複合部品の実装方向に凸状に湾曲する湾曲形状を有し得る。
【0021】
また、複合部品の一態様では、
前記Ｓｉベース層の厚みは、前記複数の電子部品の厚みに比べ小さい。
前記Ｓｉベース層の厚みは、前記複数の電子部品の厚みに比べ小さい。
【0022】
本実施形態によれば、Ｓｉベース層の厚みは、複数の電子部品の厚みに比べ小さいため、複合部品の実装面は１以上の電子部品の湾曲形状を反映しやすい。
【0023】
また、複合部品の一態様では、
前記電子部品層は、前記複数の電子部品を封止する樹脂封止部をさらに含み、
前記複合部品はその全体が実装方向に凸状に湾曲する。
前記電子部品層は、前記複数の電子部品を封止する樹脂封止部をさらに含み、
前記複合部品はその全体が実装方向に凸状に湾曲する。
【0024】
本実施形態によれば、複合部品はその全体が実装方向に凸状に湾曲する。このため、複合部品の実装構造体において、アンダーフィル層の上面は、回路基板の実装面全体に対して鉛直下向きに凸状に湾曲する形状を有する複合部品の実装面に接する。複合部品の回路基板への実装において硬化前のアンダーフィル層（アンダーフィル材の塗布膜）に厚みの差が形成されることにより硬化前のアンダーフィル層内のボイドが複合部品の実装面外に移動しやすくなる。よって、硬化前のアンダーフィル層中に発生したボイドは、平面視において複合部品の実装面外にさらに移動しやすくなる。したがって、本実施形態に係る複合部品は、電気的接続性の低下をさらに抑制する。
【0025】
また、複合部品の一態様では、
前記複合部品の実装面は、断面視において複数の前記第１湾曲面を含む。
前記複合部品の実装面は、断面視において複数の前記第１湾曲面を含む。
【0026】
本実施形態によれば、複合部品の実装面は、断面視において複数の第１湾曲面を含む。複合部品の実装面に占める第１湾曲面の面積の割合が大きくなるため、複合部品の実装構造体のアンダーフィル層にはボイドが存在しにくい。よって、本実施形態に係る複合部品は、電気的接続性の低下をさらに抑制する。
【0027】
また、複合部品の一態様では、
断面視において前記複数の第１湾曲面のうちの少なくとも２つの第１湾曲面が屈曲部を介して隣り合う。
断面視において前記複数の第１湾曲面のうちの少なくとも２つの第１湾曲面が屈曲部を介して隣り合う。
【0028】
本実施形態によれば、断面視において前記複数の第１湾曲面のうちの少なくとも２つの第１湾曲面が屈曲点を介して隣り合う。このため、複合部品の実装構造体において、アンダーフィル層の上面は、上記形状を有する複合部品の実装面に接する。複合部品の回路基板への実装において、硬化前のアンダーフィル層には厚みの差に加え、複合部品の実装面の屈曲部に相当する箇所が形成される。屈曲部に相当する箇所もボイドの移動経路となり得る。よって、硬化前のアンダーフィル層中に発生したボイドは、平面視において複合部品の実装面外にさらに移動しやすくなる。したがって、本実施形態に係る複合部品は、電気的接続性の低下をさらに抑制する。
【0029】
また、複合部品の一態様では、
前記複合部品の実装面における前記第１湾曲面は、平面視で該実装面全体の７０％以上の面積を占める。
前記複合部品の実装面における前記第１湾曲面は、平面視で該実装面全体の７０％以上の面積を占める。
【0030】
本実施形態によれば、複合部品の実装面における第１湾曲面は、平面視で実装面全体の７０％以上の面積を占める。このように、複合部品の実装面に占める第１湾曲面の面積の割合が大きくなるため、複合部品の実装構造体のアンダーフィル層にはボイドが存在しにくい。よって、本実施形態に係る複合部品は、電気的接続性の低下をさらに抑制する。
【0031】
また、複合部品の一態様では、
前記複数の電子部品は、前記部品電極が断面視で直線状に延在する前記Ｓｉ貫通ビアを介して前記再配線層と電気的に接続するようにして、前記電子部品層内に配置されている。
前記複数の電子部品は、前記部品電極が断面視で直線状に延在する前記Ｓｉ貫通ビアを介して前記再配線層と電気的に接続するようにして、前記電子部品層内に配置されている。
【0032】
本実施形態によれば、複数の電子部品が電子部品内で同方向に配置されているため、異なる方向に配置されている場合に比べ、電子部品の湾曲が相殺されにくく、複合部品全体が実装方向に凸状に湾曲しやすい。これにより、本実施形態に係る複合部品は、電気的接続性の低下をさらに抑制する。
【発明の効果】
【0033】
本開示の一態様である複合部品によれば、電気的接続性の低下を抑制し、複合部品を使用する電子機器の信頼性を向上させることができる。
【図面の簡単な説明】
【0034】
【図1】第１実施形態に係る複合部品を示す断面図である。
【図3A】複合部品の製造方法について説明する説明図である。
【図3B】複合部品の製造方法について説明する説明図である。
【図3C】複合部品の製造方法について説明する説明図である。
【図3D】複合部品の製造方法について説明する説明図である。
【図3E】複合部品の製造方法について説明する説明図である。
【図3F】複合部品の製造方法について説明する説明図である。
【図3G】複合部品の製造方法について説明する説明図である。
【図3H】複合部品の製造方法について説明する説明図である。
【図3I】複合部品の製造方法について説明する説明図である。
【図3J】複合部品の製造方法について説明する説明図である。
【図3K】複合部品の製造方法について説明する説明図である。
【図3L】複合部品の製造方法について説明する説明図である。
【図3M】複合部品の製造方法について説明する説明図である。
【図3N】複合部品の製造方法について説明する説明図である。
【図3O】複合部品の製造方法について説明する説明図である。
【図4】第２実施形態に係る実装構造体を示す断面図である。
【図5】第２実施形態に係る実装構造体の製造におけるボイドの移動を説明するための図である。
【図6】第１実施形態に係る複合部品の製造におけるボイドの移動を説明するための図である。
【図7】第１実施形態に係る複合部品の変形例を示す拡大断面図である。
【発明を実施するための形態】
【0035】
以下、本開示の一態様である複合部品およびその実装構造体を図示の実施の形態により詳細に説明する。なお、図面は一部模式的なものを含み、実際の寸法や比率を反映していない場合がある。また、複合部品内の構成要素の寸法（より具体的には、厚み等）は、走査型電子顕微鏡にて撮影したＳＥＭ画像に基づいて測定した。上記寸法は、複数の測定数（測定数ｎ≧３）の平均値から得た。
【0036】
本明細書で言及する各種の数値範囲は、「未満」、「より大きい」および「より小さい」のような特段の用語が付されない限り、下限および上限の数値（すなわち、上限値および下限値）そのものも含むことを意図している。つまり、例えば、１μｍ～３０μｍといった数値範囲を例にとれば、数値範囲１μｍ～３０μｍは、下限値の“１μｍ”を含むと共に、上限値の“３０μｍ”をも含むものとして解釈される。
【0037】
【0038】
図１および図２に示すように、複合部品１は、インターポーザ構造１０と、電子部品層２０とを備える。図中、複合部品１の厚みに平行な方向をＺ方向とし、順Ｚ方向を上側、逆Ｚ方向を下側とする。複合部品１のＺ方向に直交する平面において、図が記載された紙面に平行な方向をＸ方向とし、図が記載された紙面に直交する方向をＹ方向とする。
【0039】
本実施形態に係る複合部品１では、インターポーザ構造１０は、互いに対向する第１主面１３ａおよび第２主面１３ｂを有するＳｉベース層１３と、第１主面１３ａに形成されている再配線層１５と、再配線層１５と電気的に接続しＳｉベース層１３内を貫通するＳｉ貫通ビア１７と、第２主面１３ｂと対向するインターポーザ電極１９ａとを有する。インターポーザ構造１０は、さらに複数の電子部品２１を第２主面１３ｂに接着する接着層１１を有する。電子部品層２０は、電子部品本体部２１ａと電子部品本体部２１ａに配置された部品電極２１ｂとを有する複数の電子部品２１を含み、Ｓｉベース層１３の第２主面１３ｂに配置されている。さらに、電子部品層２０は、インターポーザ電極１９ａとＳｉベース層１３との間に設けられている。部品電極２１ｂは、Ｓｉ貫通ビア１７に接続されている。
【0040】
（実装面）
複数の電子部品２１のうち１以上の電子部品２１は、断面視において何れも実装方向に凸状に湾曲する湾曲形状を有する。複合部品１の実装面３は、断面視において、１以上の電子部品２１の湾曲形状に対応し、実装方向に凸状に湾曲する第１湾曲面３ａを１以上含む。なお、複合部品１は、図１に示すようにその全体が実装方向に凸状に湾曲しているが、図２では、便宜上、複合部品１の全体を平面状として記載している。また、変形例を示す図７も同様である。
複数の電子部品２１のうち１以上の電子部品２１は、断面視において何れも実装方向に凸状に湾曲する湾曲形状を有する。複合部品１の実装面３は、断面視において、１以上の電子部品２１の湾曲形状に対応し、実装方向に凸状に湾曲する第１湾曲面３ａを１以上含む。なお、複合部品１は、図１に示すようにその全体が実装方向に凸状に湾曲しているが、図２では、便宜上、複合部品１の全体を平面状として記載している。また、変形例を示す図７も同様である。
【0041】
第１湾曲面３ａは、本明細書において、複合部品１の断面視（ＺＸ断面視）において、電子部品２１の一方の端面Ｅ１が延在して実装面３と交わる点（第１交点）と、他方の端面Ｅ２が延在して実装面と交わる点（第２交点）とを通る第１直線から鉛直下方向（逆Ｚ方向）にはみ出す実装面であって、曲面のみから構成され、面全体が連続してなだらかに湾曲し、その途中で折れ曲がっていない面をいう。
【0042】
－第１湾曲面が存在することの確認方法－
第１湾曲面３ａが複合部品１の実装面３に存在することは、以下のようにして確認することができる。詳しくは、複合部品１を切断して、１以上の電子部品２１における少なくとも１つの電子部品（以下、対象の電子部品とも称する）２１の中央部（定義については後述する）を含む切断面（ＺＸ断面）を形成する。ＺＸ断面のＳＥＭ画像を撮像する。ＳＥＭ画像における対象の電子部品２１の第１交点と、第２交点とを通過する第１直線を作成する。第１直線から鉛直下方向（逆Ｚ方向）にはみ出す実装面３の領域の有無を確認する。当該はみ出す実装面３の領域が存在する場合、はみ出す実装面３に湾曲面をフィットできれば、対象の電子部品２１の鉛直下方向（逆Ｚ方向）において、第１湾曲面３ａが複合部品１の実装面３に存在すると判定する。電子部品２１が複数存在する場合、それぞれの電子部品２１について対応する第１湾曲面３ａの存在を確認することができる。
第１湾曲面３ａが複合部品１の実装面３に存在することは、以下のようにして確認することができる。詳しくは、複合部品１を切断して、１以上の電子部品２１における少なくとも１つの電子部品（以下、対象の電子部品とも称する）２１の中央部（定義については後述する）を含む切断面（ＺＸ断面）を形成する。ＺＸ断面のＳＥＭ画像を撮像する。ＳＥＭ画像における対象の電子部品２１の第１交点と、第２交点とを通過する第１直線を作成する。第１直線から鉛直下方向（逆Ｚ方向）にはみ出す実装面３の領域の有無を確認する。当該はみ出す実装面３の領域が存在する場合、はみ出す実装面３に湾曲面をフィットできれば、対象の電子部品２１の鉛直下方向（逆Ｚ方向）において、第１湾曲面３ａが複合部品１の実装面３に存在すると判定する。電子部品２１が複数存在する場合、それぞれの電子部品２１について対応する第１湾曲面３ａの存在を確認することができる。
【0043】
図１および２に加え、さらに図４および図５を参照して、本実施形態に係る複合部品１における作用効果について説明する。図４は、第２実施形態に係る実装構造体を示す断面図であり、図５は、第２実施形態に係る実装構造体の製造におけるボイドの移動を説明するための図であり、図４のＣ部に相当する箇所の拡大図である。
【0044】
本実施形態に係る複合部品１は、電気的接続性の低下を抑制し、複合部品１を使用する電子機器の信頼性を向上させることができる。その理由は次のように推測される。
本実施形態に係る複合部品１では、上述のように、複合部品１の実装面３は、断面視において、１以上の電子部品２１の湾曲形状に対応し（反映し）、実装方向に凸状に湾曲する第１湾曲面３ａを１以上含む。このため、例えば、図４に示すように、複合部品１の実装構造体１００において、アンダーフィル層１０１の上面１０１ｂは、鉛直下向き（すなわち、逆Ｚ方向）に凸状に湾曲する複合部品１の実装面３に接する。これにより、図５に示すように、複合部品１の回路基板１０３への実装において硬化前のアンダーフィル層（アンダーフィル材の塗布膜１０１ａ）に厚みの差が形成される。より具体的には、図５中、一番右端の電子部品２１の下方に存在するアンダーフィル材の塗布膜１０１ａの厚みが、方向Ｄ１に沿って、徐々に大きくなっている。つまり、これはボイド１０１ｃの移動経路の断面積（ＹＺ断面積）が方向Ｄ１に沿って徐々に大きくなるような厚み勾配が形成されていることを意味する。このような塗布膜１０１ａの厚みの差により、アンダーフィル材の塗布膜１０１ａ中のボイド１０１ｃは、方向Ｄ１に沿って、複合部品１の実装面の領域Ｒ３外に移動し、さらにアンダーフィル材の塗布膜１０１ａ外に移動する。このため、実装構造体１００のアンダーフィル層１０１中にはボイド１０１ｃが発生しにくい。したがって、本実施形態では、電気的接続性の低下を抑制することができると考えられる。
本実施形態に係る複合部品１では、上述のように、複合部品１の実装面３は、断面視において、１以上の電子部品２１の湾曲形状に対応し（反映し）、実装方向に凸状に湾曲する第１湾曲面３ａを１以上含む。このため、例えば、図４に示すように、複合部品１の実装構造体１００において、アンダーフィル層１０１の上面１０１ｂは、鉛直下向き（すなわち、逆Ｚ方向）に凸状に湾曲する複合部品１の実装面３に接する。これにより、図５に示すように、複合部品１の回路基板１０３への実装において硬化前のアンダーフィル層（アンダーフィル材の塗布膜１０１ａ）に厚みの差が形成される。より具体的には、図５中、一番右端の電子部品２１の下方に存在するアンダーフィル材の塗布膜１０１ａの厚みが、方向Ｄ１に沿って、徐々に大きくなっている。つまり、これはボイド１０１ｃの移動経路の断面積（ＹＺ断面積）が方向Ｄ１に沿って徐々に大きくなるような厚み勾配が形成されていることを意味する。このような塗布膜１０１ａの厚みの差により、アンダーフィル材の塗布膜１０１ａ中のボイド１０１ｃは、方向Ｄ１に沿って、複合部品１の実装面の領域Ｒ３外に移動し、さらにアンダーフィル材の塗布膜１０１ａ外に移動する。このため、実装構造体１００のアンダーフィル層１０１中にはボイド１０１ｃが発生しにくい。したがって、本実施形態では、電気的接続性の低下を抑制することができると考えられる。
【0045】
また、第１湾曲面３ａは、複合部品１の実装面３が、断面視において、１以上の電子部品２１の湾曲形状に対応し、実装方向に凸状に湾曲する第１湾曲面であると、複合部品１の実装構造体１００において、アンダーフィル層１０１の上面は、鉛直下向きに凸状に湾曲する湾曲面を有する複合部品１の実装面３に接する。複合部品１の回路基板１０３への実装においてアンダーフィル材の塗布膜１０１ａ中に生じるボイド１０１ｃは、例えば、大気中の空気成分およびアンダーフィル材の気化成分（より具体的には、気化した溶媒））で構成される。アンダーフィル材の塗布膜１０１ａは、例えば、硬化樹脂のような接着剤およびその溶媒で構成される。このため、ボイド１０１ｃの構成成分の比重は、アンダーフィル材の塗布膜１０１ａの構成成分の比重に比べ小さい。複合部品１の回路基板１０３への実装においてボイド１０１ｃは、アンダーフィル材の塗布膜１０１ａの上面を伝って移動しやすい。アンダーフィル材の塗布膜１０１ａの上面は、複合部品１の実装面３に接し、湾曲形状を有する。これにより、硬化前のアンダーフィル層中に発生したボイドは、複合部品１の実装面の領域Ｒ３外に移動し、さらにアンダーフィル材の塗布膜１０１ａ外に移動する。
したがって、本実施形態に係る複合部品は、電気的接続性の低下を抑制すると考えられる。
したがって、本実施形態に係る複合部品は、電気的接続性の低下を抑制すると考えられる。
【0046】
本発明者らは、上記課題を鋭意検討した結果、ボイド１０１ｃがアンダーフィル層１０１中に発生する原因を検討した。詳しくは、複合部品１を回路基板１０３に実装する場合に、複合部品１の実装面３と回路基板１０３との間にアンダーフィル材を充填してアンダーフィル材の塗布膜１０１ａを形成すると、空気を噛むことがあり、この空気がアンダーフィル層１０１に残留することでボイド１０１ｃが発生することを見出した。また、アンダーフィル材の塗布膜１０１ａ内に含まれる溶媒が気化してボイド１０１ｃが発生することを見出した。
【0047】
次いで、本発明者らはこれらの技術的知見に基づいて上記課題の解決手段を検討した。アンダーフィル材の塗布膜１０１ａがボイド１０１ｃの移動経路となり得ることに着目した。また、実装構造体１００において、複合部品１の実装面３がアンダーフィル層１０１の上面と接するため、実装構造体１００において、複合部品１の実装面３の形状によって、アンダーフィル材の塗布膜１０１ａの形状を制御できることに着目した。このような着眼点に基づいて、本発明者らは、さらに鋭意検討し、実装構造体の製造において、アンダーフィル材の塗布膜１０１ａが複合部品１の実装面外に移動しやすい形状を検討した。このような形状としてアンダーフィル材の塗布膜１０１ａの厚みに差を設ける形状が有効であるとの考えに想到し、請求項１に記載の特徴「前記複数の電子部品のうち１以上の電子部品は、断面視において何れも実装方向に凸状に湾曲する湾曲形状を有し、前記複合部品の実装面は、断面視において、前記湾曲形状に対応し、実装方向に凸状に湾曲する第１湾曲面を１以上含む」を導き出した。
【0048】
複合部品１の実装面３は、複数の第１湾曲面３ａを含む。かかる場合、複合部品１の実装面３に占める第１湾曲面３ａの面積の割合が大きくなるため、複合部品１を回路基板１０３へ実装する際に、アンダーフィル材の塗布膜１０１ａからボイド１０１ｃをさらに移動させやすくなり、その結果、複合部品１の実装構造体１００のアンダーフィル層１０１にはボイド１０１ｃが存在しにくくなる。よって、本実施形態に係る複合部品１は、電気的接続性の低下をさらに抑制する。
【0049】
複合部品１の実装面３において第１湾曲面３ａは、平面視で実装面３全体の７０％以上の面積を占める。この面積割合は、次のようにして決定することができる。複合部品１の実装面３をＺＸ平面に投影し、投影平面を作成する。投影平面における第１湾曲面３ａの占める面積割合を算出する。より具体的には図１～２に示すように、複合部品１の実装面３は５つの第１湾曲面３ａからなり、複合部品１の実装面３において第１湾曲面３ａは、実装面３全体の１００％の面積を占める。かかる場合、複合部品１の実装面３に占める第１湾曲面３ａの面積の割合が大きいため、複合部品１を回路基板１０３へ実装する際に、アンダーフィル材の塗布膜１０１ａからボイド１０１ｃをさらに移動させやすくなり、その結果、複合部品１の実装構造体１００のアンダーフィル層１０１にはボイド１０１ｃが存在しにくくなる。よって、本実施形態に係る複合部品１は、電気的接続性の低下をさらに抑制する。実装面３における第１湾曲面３ａの占める面積の割合は、例えば、断面視において実装方向に湾曲形状を有する１以上の電子部品２１の複合部品１における数によって制御することができる。
【0050】
－複合部品の実装面における第１湾曲面の占める割合の算出方法－
複合部品１の実装面３における第１湾曲面３ａの占める割合は以下のようにして算出することができる。詳しくは、複合部品１を切断して、複合部品１の中央を含む切断面（ＺＸ断面）を形成する。ＺＸ断面のＳＥＭ画像を撮像する。ＳＥＭ画像における複数の電子部品２１の第１交点と、第２交点とを通過する第１直線をそれぞれ作成する。第１交点から第２交点までの実装面３の長さの和（以下、「実装面３の総長」とも称する）を算出する。第１直線から鉛直下方向（逆Ｚ方向）にはみ出す実装面３の領域の面の長さの和（以下、「第１湾曲面３ａの総長」とも称する）を算出する。式｛（第１湾曲面３ａの総長）／（実装面３の総長）｝×１００を用いて複合部品の実装面における第１湾曲面の占める割合（％）を算出する。なお、複合部品１の中央とは、本明細書において平面視での矩形の複合部品１における２つの対角線の交点をいう。矩形とは、厳密な矩形（より具体的には、長方形、正方形）に限定されず、例えば、角部が円弧状であってもよい。角部が円弧状である場合、仮想的な角部から対角線の交点を導くことができる。
複合部品１の実装面３における第１湾曲面３ａの占める割合は以下のようにして算出することができる。詳しくは、複合部品１を切断して、複合部品１の中央を含む切断面（ＺＸ断面）を形成する。ＺＸ断面のＳＥＭ画像を撮像する。ＳＥＭ画像における複数の電子部品２１の第１交点と、第２交点とを通過する第１直線をそれぞれ作成する。第１交点から第２交点までの実装面３の長さの和（以下、「実装面３の総長」とも称する）を算出する。第１直線から鉛直下方向（逆Ｚ方向）にはみ出す実装面３の領域の面の長さの和（以下、「第１湾曲面３ａの総長」とも称する）を算出する。式｛（第１湾曲面３ａの総長）／（実装面３の総長）｝×１００を用いて複合部品の実装面における第１湾曲面の占める割合（％）を算出する。なお、複合部品１の中央とは、本明細書において平面視での矩形の複合部品１における２つの対角線の交点をいう。矩形とは、厳密な矩形（より具体的には、長方形、正方形）に限定されず、例えば、角部が円弧状であってもよい。角部が円弧状である場合、仮想的な角部から対角線の交点を導くことができる。
【0051】
複合部品１の実装面３は、１以上の電子部品２１の湾曲形状に対応する（反映する）。詳しくは、１個の電子部品２１の湾曲形状に対し、実装面３における１個の第１湾曲面３ａが対応する。図１では、５つの電子部品２１が湾曲形状を有し、これに対応するように複合部品１の実装面３は５つの第１湾曲面３ａを有する。
【0052】
複合部品１の実装面３は、断面視において、複数の第１湾曲面３ａのうち少なくとも２つの第１湾曲面が屈曲部を介して隣り合う。詳しくは、複合部品１の実装面３は、断面視において、５つの第１湾曲面３ａが存在し、これらは４つの屈曲部３ｂを介して隣り合う。このため、複合部品１の実装構造体１００において、アンダーフィル層１０１の上面１０１ｂは、上記形状を有する複合部品１の実装面３に接する。複合部品１の回路基板１０３への実装において、硬化前のアンダーフィル層（アンダーフィル材の塗布膜１０１ａ）には厚みの差に加え、複合部品１の実装面３の屈曲部３ｂに相当する箇所が形成される。屈曲部３ｂに相当する箇所は、Ｙ方向に延在するため、ボイド１０１ｃの移動経路になり得る。よって、アンダーフィル材の塗布膜１０１ａ中に発生したボイド１０１ｃは、平面視において複合部品１の実装面３の領域Ｒ３外にさらに移動しやすくなる。したがって、本実施形態に係る複合部品１は、電気的接続性の低下をさらに抑制する。
【0053】
複合部品１はその全体が実装方向に凸状に湾曲してもよい。複合部品１の実装構造体１００において、アンダーフィル層１０１の上面１０１ｂは、回路基板１０３の実装面全体に対して鉛直下向きに凸状に湾曲（湾曲）する形状を有する複合部品１の実装面に接する。このため、複合部品１の回路基板１０３への実装において硬化前のアンダーフィル層（アンダーフィル材の塗布膜１０１ａ）に厚みの差が形成されることにより、アンダーフィル材の塗布膜１０１ａ内のボイド１０１ｃが複合部品１の実装面の領域Ｒ３外に移動しやすくなる。よって、アンダーフィル材の塗布膜１０１ａ中に発生したボイド１０１ｃは、平面視において複合部品１の実装面の領域Ｒ３外に移動し、さらにアンダーフィル材の塗布膜１０１ａ外に移動しやすくなる。したがって、本実施形態に係る複合部品１は、電気的接続性の低下をさらに抑制する。
【0054】
－複合部品１の全体が実装方向に凸状に湾曲することの確認方法－
複合部品１はその全体が実装方向に凸状に湾曲することが以下のようにして確認することができる。詳しくは、複合部品１の中央を含む切断面（ＺＸ断面）を形成する。ＺＸ断面のＳＥＭ画像を撮像する。ＳＥＭ画像における複合部品１の一方の端面と部品面（別の電子部品を実装し得る面であって、インターポーザ電極層１９の面）との第３交点、ならびに他方の端面と部品面との第４交点を通る第２直線を作成する。部品面全体が第２直線よりも逆Ｚ方向に存在するか否かを確認する。部品面全体が第２直線よりも逆Ｚ方向に存在する場合、その部品面に湾曲面がフィットできれば、複合部品１はその全体が実装方向に凸状に湾曲していると判定する。ここで、複合部品１の中央とは、平面視における矩形の複合部品１の２つの対角線の交点をいう。
複合部品１はその全体が実装方向に凸状に湾曲することが以下のようにして確認することができる。詳しくは、複合部品１の中央を含む切断面（ＺＸ断面）を形成する。ＺＸ断面のＳＥＭ画像を撮像する。ＳＥＭ画像における複合部品１の一方の端面と部品面（別の電子部品を実装し得る面であって、インターポーザ電極層１９の面）との第３交点、ならびに他方の端面と部品面との第４交点を通る第２直線を作成する。部品面全体が第２直線よりも逆Ｚ方向に存在するか否かを確認する。部品面全体が第２直線よりも逆Ｚ方向に存在する場合、その部品面に湾曲面がフィットできれば、複合部品１はその全体が実装方向に凸状に湾曲していると判定する。ここで、複合部品１の中央とは、平面視における矩形の複合部品１の２つの対角線の交点をいう。
【0055】
複合部品１は、複数の電子部品２１をインターポーザ構造１０の内部に固定する。つまり、複合部品１は、電子部品内蔵型の複合部品である。
【0056】
（電子部品層）
電子部品層２０は、インターポーザ電極１９ａとＳｉベース層１３との間に設けられている。電子部品層２０は、接着層１１を介してＳｉベース層１３の第２主面１３ｂに接着している。電子部品層２０は、複数の電子部品２１を含み、さらに複数の電子部品２１を封止する樹脂封止部２３を含む。
電子部品層２０は、インターポーザ電極１９ａとＳｉベース層１３との間に設けられている。電子部品層２０は、接着層１１を介してＳｉベース層１３の第２主面１３ｂに接着している。電子部品層２０は、複数の電子部品２１を含み、さらに複数の電子部品２１を封止する樹脂封止部２３を含む。
【0057】
（複数の電子部品）
複数の電子部品２１は、電子部品層２０において樹脂封止部２３で封止されている。複数の電子部品２１は、部品電極２１ｂがＳｉ貫通ビア１７を介して再配線層１５と電気的に接続しつつ、部品電極２１ｂと第３主面２１ｄとが接着層１１を介してＳｉベース層１３の第２主面１３ｂに接着している。
複数の電子部品２１は、電子部品層２０において樹脂封止部２３で封止されている。複数の電子部品２１は、部品電極２１ｂがＳｉ貫通ビア１７を介して再配線層１５と電気的に接続しつつ、部品電極２１ｂと第３主面２１ｄとが接着層１１を介してＳｉベース層１３の第２主面１３ｂに接着している。
【0058】
複数の電子部品２１は、部品電極２１ｂが直線状に延在するＳｉ貫通ビア１７を介して再配線層１５と電気的に接続するようにして、電子部品層２０内に配置されている。換言すると、複数の電子部品２１は、電子部品層２０において、いずれも電子部品本体部２１ａの第４主面２１ｅに対して第３主面２１ｄが再配線層１５側に位置するように、配置されている。つまり、複数の電子部品２１は、電子部品層２０において、いずれも同方向に配置されている。このように複数の電子部品２１が電子部品層２０において同方向に配置されているため、異なる方向に配置されている場合に比べ、電子部品２１の湾曲が相殺されにくく、複合部品１の全体が実装方向に凸状に湾曲しやすい。これにより、複合部品１は、電気的接続性の低下をさらに抑制する。
さらに、この場合、複合部品１は、異なる方向に配置されている場合に比べ、シンプルな配線を有するため、配線長を短くして回線抵抗を低減しかつコストを低減することができる。
さらに、この場合、複合部品１は、異なる方向に配置されている場合に比べ、シンプルな配線を有するため、配線長を短くして回線抵抗を低減しかつコストを低減することができる。
【0059】
複数の電子部品２１は、それぞれ電子部品本体部２１ａと電子部品本体部２１ａに配置された部品電極２１ｂとを有する。複数の電子部品２１は、例えば、Ｓｉベース層１３を構成する物質と同様の物質中に１以上の素子が一体化された電子部品である。電子部品２１は、例えば、能動部品（より具体的には、ＣＰＵ、ＧＰＵ、およびＬＳＩ等）ならびに受動部品（より具体的には、キャパシタ、抵抗器、およびインダクタ等）である。
【0060】
電子部品本体部２１ａは、互いに対向する第３主面２１ｄおよび第４主面２１ｅを有する。電子部品本体部２１ａは、例えば、セラミックまたは半導体材料（より具体的には、シリコン等）を含む。
【0061】
部品電極２１ｂは電子部品本体部２１ａの第３主面２１ｄに配置されている。部品電極２１ｂは、Ｓｉ貫通ビア１７に接続され、電気的に接続している。部品電極２１ｂは、導電性材料として、例えば、Ｃｕ、Ｎｉ、ＳｎおよびＡｌならびにこれらを含む合金である。導電性材料は、これらの中でも、Ｓｉ貫通ビア１７と同じ材料であることが好ましい。部品電極２１ｂの厚みは、例えば、１μｍ～３０μｍであり、好ましくは５μｍ以下である。部品電極２１ｂを、１～５μｍの厚みに薄くすることができる。部品電極２１ｂの厚みは、例えば、電子部品本体部２１ａの厚みの１／４～１／６倍にすることができる。
【0062】
（１以上の電子部品）
複数の電子部品２１のうち１以上の電子部品２１は、断面視において何れも複合部品１の実装方向に凸状に湾曲する湾曲形状を有する。図１においては、複合部品１中に含まれる５つの電子部品２１のうちすべての電子部品２１が断面視においてその全体が複合部品１の実装方向に凸状に湾曲する湾曲形状を有する。１以上の電子部品２１の厚みは、例えば、８０～１２０μｍである。
複数の電子部品２１のうち１以上の電子部品２１は、断面視において何れも複合部品１の実装方向に凸状に湾曲する湾曲形状を有する。図１においては、複合部品１中に含まれる５つの電子部品２１のうちすべての電子部品２１が断面視においてその全体が複合部品１の実装方向に凸状に湾曲する湾曲形状を有する。１以上の電子部品２１の厚みは、例えば、８０～１２０μｍである。
【0063】
１以上の電子部品２１の湾曲形状とは、本明細書において、断面視（ＺＸ断面）において実装方向に（後述の第３直線から逆Ｚ方向に）凸状に湾曲するような形状をいう。このため、湾曲形状は、例えば、図１に示すように、１以上の電子部品２１の全体が凸状に湾曲している円弧形状だけでなく、その一部が実装方向に湾曲する形状であってもよい。その一部が実装方向に湾曲する形状としては、例えば、複数の異なる種類の曲線で構成されている湾曲形状が挙げられる。湾曲形状は、例えば、樹脂層２１ｃおよび部品電極２１ｂの配置により制御することができる。また、湾曲形状の湾曲度合いは、樹脂層２１ｃおよび電子部品本体部２１ａの厚み、ならびに製造方法における加熱条件（より具体的には、加熱温度および加熱時間等）により制御することができる。
【0064】
－湾曲形状の確認方法－
１以上の電子部品２１が湾曲形状を有することは、以下のようにして確認することができる。詳しくは、複合部品１を切断して、１以上の電子部品２１において対象とする電子部品２１の中央部（定義については後述する）を含む切断面（ＺＸ断面）を形成する。ＺＸ断面のＳＥＭ画像を撮像する。ＳＥＭ画像における当該電子部品本体部２１ａの第３主面２１ｄと一方の端面Ｅ１との第５交点と、第３主面２１ｄと他方の端面Ｅ２との第６交点とを通る第３直線を作成する。第３直線から逆Ｚ方向にはみ出す電子部品本体部２１ａ領域の有無を確認する。当該はみ出す領域が存在する場合、第３直線から逆Ｚ方向にはみ出す電子部品本体部２１ａの第３主面２１ｄを湾曲面でフィットできる場合、対象とする電子部品２１が湾曲形状を有すると判定する。１以上の電子部品２１が複数存在する場合、それぞれの電子部品について確認できる。
１以上の電子部品２１が湾曲形状を有することは、以下のようにして確認することができる。詳しくは、複合部品１を切断して、１以上の電子部品２１において対象とする電子部品２１の中央部（定義については後述する）を含む切断面（ＺＸ断面）を形成する。ＺＸ断面のＳＥＭ画像を撮像する。ＳＥＭ画像における当該電子部品本体部２１ａの第３主面２１ｄと一方の端面Ｅ１との第５交点と、第３主面２１ｄと他方の端面Ｅ２との第６交点とを通る第３直線を作成する。第３直線から逆Ｚ方向にはみ出す電子部品本体部２１ａ領域の有無を確認する。当該はみ出す領域が存在する場合、第３直線から逆Ｚ方向にはみ出す電子部品本体部２１ａの第３主面２１ｄを湾曲面でフィットできる場合、対象とする電子部品２１が湾曲形状を有すると判定する。１以上の電子部品２１が複数存在する場合、それぞれの電子部品について確認できる。
【0065】
複数の電子部品２１のうち１以上の電子部品２１は、電子部品本体部２１ａおよび部品電極２１ｂに加え部品電極２１ｂ間に配置された樹脂層２１ｃをさらに有する。１以上の電子部品２１は、部品電極２１ｂ間に配置された樹脂層２１ｃを有することにより、断面視において凸状に湾曲する湾曲形状を有することができる。その理由は以下のように推測される。樹脂層２１ｃは、電子部品２１の電子部品本体部２１ａに比べ、例えば、加熱によって膨張しやすいため、例えば、複合部品１の製造において１以上の電子部品２１は樹脂層２１ｃ側（実装方向）に凸状に湾曲する湾曲形状を形成しやすい。
【0066】
樹脂層２１ｃはまた、部品電極２１ｂ間を電気的に絶縁する層としても機能する。樹脂層２１ｃの厚みは、例えば、１～３０μｍであり、好ましくは５μｍ以下である。部品電極２１ｂを、１～５μｍの厚みに薄くすることができる。樹脂層２１ｃの厚みは、例えば、電子部品本体部２１ａの厚みの１／４～１／６倍にすることができる。
樹脂層２１ｃの厚みは、部品電極２１ｂと同じであってもよく、かかる場合、樹脂層２１ｃの上面と部品電極２１ｂの上面とが面一となる。
樹脂層２１ｃの厚みは、部品電極２１ｂと同じであってもよく、かかる場合、樹脂層２１ｃの上面と部品電極２１ｂの上面とが面一となる。
【0067】
樹脂層２１ｃの線膨張係数は、電子部品本体部２１ａの線膨張係数よりも大きくすることができる。例えば、樹脂層２１ｃの線膨張係数は、電子部品本体部２１ａの線膨張係数に対して、１０～３０倍とすることができる。樹脂層２１ｃの線膨張係数は、例えば、３０～１５０ｐｐｍ／℃である。電子部品本体部２１ａを構成する材質の線膨張係数は、例えば、１～２５ｐｐｍ／℃である。例えば、複合部品１の製造において、１以上の電子部品２１の樹脂層２１ｃは、電子部品本体部２１ａに比べ複合部品１の実装面３側に配置され、加熱により電子部品本体部２１ａに比べ大きく膨張する。このため、複合部品１の製造において、樹脂層２１ｃを有する１以上の電子部品２１は実装方向に凸状に湾曲する形状となり得る。これにより、複合部品１において１以上の電子部品２１は、いずれも複合部品１の実装方向に凸状に湾曲する湾曲形状を有し得る。
【0068】
樹脂層２１ｃは、例えば、樹脂を含む。かかる場合、電子部品本体部２１ａがセラミックまたは半導体系材料を含むと、樹脂層２１ｃの線膨張係数が電子部品本体部２１ａの線膨張係数よりも大きい関係を構成しやすい。セラミックとしては、例えば、アルミナおよびジルコニアのような酸化物、炭化ケイ素のような炭化物、ならびに窒化ケイ素のような窒化物が挙げられる。半導体系材料としては、例えば、第１４族非金属元素を含む半導体材料（より具体的には、Ｃ、Ｓｉ、およびＧｅのような単体元素、ならびにＳｉＣおよびＳｉＧｅのような化合物）、第１３族元素と第１５族元素とを含む化合物半導体材料（より具体的には、ＧａＡｓ、ＧａＰ、ＧａＮ、ＩｎＳｂおよびＩｎＰ等）ならびに、第１２族元素と第１４族元素とを含む化合物半導体材料（より具体的には、ＺｎＳｅ、ＣｄＳおよびＺｎＯ等）が挙げられる。
【0069】
（樹脂封止部）
樹脂封止部２３は、樹脂（例えば、エポキシ樹脂）を含み、複数の電子部品２１を樹脂で一体化させることができる。複数の電子部品２１を樹脂と一体化させることができるため、１以上の電子部品２１が断面視において何れもその全体が実装方向に凸状に湾曲する湾曲形状を有していた場合であっても、１以上の電子部品２１を電子部品層２０内に配置することができる。また、Ｓｉベース層１３と寸法が一致しない電子部品（より具体的には、汎用の電子部品）であっても、電子部品層２０内に配置することができる。これにより、低コスト、高性能な電子部品を使用することができる。また、自由度が高い設計が可能となり、用途に応じて電子部品を組み合わせることができる。例えば、複合部品１は、異なる種類の電子部品を内蔵することができる。
樹脂封止部２３は、樹脂（例えば、エポキシ樹脂）を含み、複数の電子部品２１を樹脂で一体化させることができる。複数の電子部品２１を樹脂と一体化させることができるため、１以上の電子部品２１が断面視において何れもその全体が実装方向に凸状に湾曲する湾曲形状を有していた場合であっても、１以上の電子部品２１を電子部品層２０内に配置することができる。また、Ｓｉベース層１３と寸法が一致しない電子部品（より具体的には、汎用の電子部品）であっても、電子部品層２０内に配置することができる。これにより、低コスト、高性能な電子部品を使用することができる。また、自由度が高い設計が可能となり、用途に応じて電子部品を組み合わせることができる。例えば、複合部品１は、異なる種類の電子部品を内蔵することができる。
【0070】
（インターポーザ構造）
インターポーザ構造１０は、互いに対向する第１主面１３ａおよび第２主面１３ｂを有するＳｉベース層１３と、第１主面１３ａに形成されている再配線層１５と、再配線層１５と電気的に接続しＳｉベース層１３内を貫通する貫通電極であるＳｉ貫通ビア１７と、第２主面１３ｂと対向するインターポーザ電極層１９とを有する。インターポーザ構造１０は、Ｓｉベース層１３とインターポーザ電極層１９との間に電子部品層２０を設ける。インターポーザ構造１０は、複数の電子部品２１をＳｉベース層１３の第２主面１３ｂに接着する接着層１１をさらに有する。インターポーザ構造１０は、例えば、端子ピッチが異なるパッケージ基板と複数の電子部品２１とを中継する。
インターポーザ構造１０は、互いに対向する第１主面１３ａおよび第２主面１３ｂを有するＳｉベース層１３と、第１主面１３ａに形成されている再配線層１５と、再配線層１５と電気的に接続しＳｉベース層１３内を貫通する貫通電極であるＳｉ貫通ビア１７と、第２主面１３ｂと対向するインターポーザ電極層１９とを有する。インターポーザ構造１０は、Ｓｉベース層１３とインターポーザ電極層１９との間に電子部品層２０を設ける。インターポーザ構造１０は、複数の電子部品２１をＳｉベース層１３の第２主面１３ｂに接着する接着層１１をさらに有する。インターポーザ構造１０は、例えば、端子ピッチが異なるパッケージ基板と複数の電子部品２１とを中継する。
【0071】
（Ｓｉベース層）
Ｓｉベース層１３は、互いに対向する第１主面１３ａおよび第２主面１３ｂを有する。Ｓｉベース層１３の厚みは、例えば、１５０μｍ以下であり、好ましくは５０μｍ以下であり、より好ましくは３０μｍ以下である。このように、Ｓｉベース層１３の厚みを極端に薄くできる理由は、後述する複合部品１の製造方法において、Ｓｉベース層１３にＳｉサポート３３を貼合して強度を補強するため、Ｓｉベース層１３を研削して薄化しても、強度不足によるＳｉベース層１３の破損（割れ等）が発生しにくくなるからである（図３Ｇ参照）。Ｓｉサポート３３による強度の補強によって、複合部品１の製造が可能となる。Ｓｉベース層１３の厚みを従来に比べ、極端に薄くできるため、複数の電子部品２１の部品電極２１ｂから再配線層１５まで電気的に接続するビア配線の長さを短くすることができる。Ｓｉベース層１３は、実質的にＳｉから構成される。
Ｓｉベース層１３は、互いに対向する第１主面１３ａおよび第２主面１３ｂを有する。Ｓｉベース層１３の厚みは、例えば、１５０μｍ以下であり、好ましくは５０μｍ以下であり、より好ましくは３０μｍ以下である。このように、Ｓｉベース層１３の厚みを極端に薄くできる理由は、後述する複合部品１の製造方法において、Ｓｉベース層１３にＳｉサポート３３を貼合して強度を補強するため、Ｓｉベース層１３を研削して薄化しても、強度不足によるＳｉベース層１３の破損（割れ等）が発生しにくくなるからである（図３Ｇ参照）。Ｓｉサポート３３による強度の補強によって、複合部品１の製造が可能となる。Ｓｉベース層１３の厚みを従来に比べ、極端に薄くできるため、複数の電子部品２１の部品電極２１ｂから再配線層１５まで電気的に接続するビア配線の長さを短くすることができる。Ｓｉベース層１３は、実質的にＳｉから構成される。
【0072】
Ｓｉベース層１３の厚みは、複数の電子部品２１の厚みに比べ、小さくすることができる。Ｓｉベース層１３の厚みが複数の電子部品２１の厚みに比べ小さいと、複合部品１の実装面３は１以上の電子部品２１の湾曲形状を反映しやすい。例えば、Ｓｉベース層１３の厚みは、複数の電子部品２１の厚みに比べ好ましくは５０％以下、より好ましくは２０％以下である。複数の電子部品２１の厚みは、例えば、３０～１２０μｍである。Ｓｉベース層１３の厚みが５０μｍ以下であると、再配線層１５から部品電極２１ｂまでのビア配線の長さが従来（例えば、約１００μｍ）に比べ短くすることができる。このため、ビア配線による寄生インピーダンスを低下させ、複合部品１を使用する電子機器の電気特性を向上させることができる。このような電気特性の低下としては、例えば、再配線層１５上に実装される半導体素子ＩＣにおいて、高速駆動する半導体素子ＩＣに対する電源電圧変動の抑制機能の低下、および高周波リップルを吸収する機能の低下が挙げられる。
【0073】
（再配線層）
再配線層１５は、Ｓｉベース層１３の第１主面１３ａに形成されている。再配線層１５は、多層配線層である。再配線層１５は、例えば、Ｓｉベース層１３の第１主面１３ａ側におけるＳｉ貫通ビア１７の配線レイアウトを、再配線層１５上に配置する別の電子部品の部品電極レイアウトに変換する。すなわち、再配線層１５を介して、Ｓｉ貫通ビア１７と、再配線層１５上に配置する別の電子部品とを電気的に接続して、所望の電気回路を形成する。再配線層１５は、配線（導電配線）１５ｂと、誘電膜１５ａとを備える。
再配線層１５は、Ｓｉベース層１３の第１主面１３ａに形成されている。再配線層１５は、多層配線層である。再配線層１５は、例えば、Ｓｉベース層１３の第１主面１３ａ側におけるＳｉ貫通ビア１７の配線レイアウトを、再配線層１５上に配置する別の電子部品の部品電極レイアウトに変換する。すなわち、再配線層１５を介して、Ｓｉ貫通ビア１７と、再配線層１５上に配置する別の電子部品とを電気的に接続して、所望の電気回路を形成する。再配線層１５は、配線（導電配線）１５ｂと、誘電膜１５ａとを備える。
【0074】
配線１５ｂは、導電ビアを有する。導電ビアは、再配線層１５内の異なる層間の配線を電気的に接続する。配線１５ｂは導電性材料を含む。導電性材料は、例えば、Ｃｕ、Ａｇ、およびＡｕ、ならびにそれらを含む合金であり、これらの中でもＣｕが好ましい。再配線層１５は、複数の層を有することができ、例えば、２層以上の配線１５ｂと、１層以上の誘電膜１５ａとを有する。再配線層１５を構成する配線１５ｂ １層および誘電膜１５ａ １層の厚みは、例えば、１．５μｍ～５．０μｍである。この場合、再配線層１５の厚みは、これらの１層分の厚み（１．５μｍ～５．０μｍ）に再配線層１５内の合計層数を乗じた値（単位：μｍ）となる。
【0075】
誘電膜１５ａは、絶縁材料を含んで構成される。絶縁材料としては、例えば、有機絶縁材料、および無機絶縁材料が挙げられる。有機絶縁材料としては、例えば、エポキシ樹脂、シリコーン樹脂、ポリエステル、ポリプロピレン、ポリイミド、アクリロニトリル―ブタジエン―スチレン（ＡＢＳ）樹脂、アクリロニトリル―スチレン（ＡＳ）樹脂、メタクリル樹脂、ポリアミド、フッ素樹脂、液晶ポリマー、ポリブチレンテレフタレート、およびポリカーボネートが挙げられる。無機絶縁材料としては、例えば、酸化ケイ素（ＳｉＯ2）および窒化ケイ素（ＳｉＮ、Ｓｉ3Ｎ4）が挙げられる。
【0076】
誘電膜１５ａの厚みは、例えば、０．１～２μｍである。誘電膜１５ａは、２種以上の成分を含む多成分膜であってもよい。多成分膜は、複数の層が成分ごとに形成される多層膜であってもよい。多層膜の層構造は、例えば、Ｓｉベース層１３側から順に、ＳｉＯ2（厚み０．２５μｍ）／Ｓｉ3Ｎ4（厚み０．１μｍ）／ＳｉＯ2（厚み０．２５μｍ）／Ｓｉ3Ｎ4（厚み０．１μｍ）である。
【0077】
（Ｓｉ貫通ビア）
Ｓｉ貫通ビア１７は、再配線層１５と電気的に接続しＳｉベース層１３内を貫通している。Ｓｉ貫通ビア１７は、Ｓｉ貫通ビア本体部１７ａと、延出部１７ｂとを有する。Ｓｉ貫通ビア本体部１７ａは、再配線層１５と電気的に接続しＳｉベース層１３内を貫通する。延出部１７ｂは、Ｓｉ貫通ビア本体部１７ａと電気的に接続し、Ｓｉベース層１３の第２主面１３ｂから延出し、接着層１１内を貫通しかつ部品電極２１ｂと電気的に接続する。このように、部品電極２１ｂから再配線層１５まで電気的に接続するビア配線は、Ｓｉ貫通ビア１７のみから構成させるため、はんだバンプを有しない。よって、本実施形態に係る複合部品１は、ビア配線による寄生インピーダンスをさらに低減させることができる。また、これにより複合部品１を使用する電子機器の電子特性が向上する。さらに、従来に比べ配線長を短くできるため、複合部品１の厚みを低減することができ、複合部品１の小型化、薄型化が可能となる。ビア配線の長さ（すなわち、Ｓｉ貫通ビア１７の積層方向の長さ）は、例えば、３μｍ～３６μｍである。
Ｓｉ貫通ビア１７は、再配線層１５と電気的に接続しＳｉベース層１３内を貫通している。Ｓｉ貫通ビア１７は、Ｓｉ貫通ビア本体部１７ａと、延出部１７ｂとを有する。Ｓｉ貫通ビア本体部１７ａは、再配線層１５と電気的に接続しＳｉベース層１３内を貫通する。延出部１７ｂは、Ｓｉ貫通ビア本体部１７ａと電気的に接続し、Ｓｉベース層１３の第２主面１３ｂから延出し、接着層１１内を貫通しかつ部品電極２１ｂと電気的に接続する。このように、部品電極２１ｂから再配線層１５まで電気的に接続するビア配線は、Ｓｉ貫通ビア１７のみから構成させるため、はんだバンプを有しない。よって、本実施形態に係る複合部品１は、ビア配線による寄生インピーダンスをさらに低減させることができる。また、これにより複合部品１を使用する電子機器の電子特性が向上する。さらに、従来に比べ配線長を短くできるため、複合部品１の厚みを低減することができ、複合部品１の小型化、薄型化が可能となる。ビア配線の長さ（すなわち、Ｓｉ貫通ビア１７の積層方向の長さ）は、例えば、３μｍ～３６μｍである。
【0078】
Ｓｉ貫通ビア１７は、図２では、積層方向に略直線状となっている。ＺＸ平面におけるＳｉ貫通ビア１７の断面形状は、図２では略矩形であるが、これに限定されず、積層方向にテーパー形状であってもよい。また、ＸＹ平面におけるＳｉ貫通ビア１７の断面形状は、例えば、略円形状、略多角形状、および略多角形の角が丸みを帯びた形状である。
【0079】
複合部品１の積層方向に直交する平面（ＸＹ平面）における部品電極２１ｂの断面形状は、略長方形である。
【0080】
（インターポーザ電極層）
インターポーザ電極層１９は、複合部品１上に別の電子部品を搭載しうる際に複合部品１と別の電子部品間に介在させる層である。また、インターポーザ電極層１９は、複合部品１を電子機器に搭載する際には、複合部品１と電子機器との間に介在させる層である。インターポーザ電極層１９は、インターポーザ電極１９ａと、誘電膜とを有する。インターポーザ電極１９ａは、複合部品１と別の電子部品または電子機器との間を電気的に接続するものであり、誘電膜は、複合部品１と別の電子部品または電子機器との間の必要な個所を電気的に分離するものである。インターポーザ電極１９ａは、Ｓｉベース層１３の第２主面１３ｂと対向する。インターポーザ電極１９ａは、例えば、Ｃｕ、ＡｇおよびＡｕならびにそれらを含む合金であり、これらの中でもＣｕが好ましい。
インターポーザ電極層１９は、複合部品１上に別の電子部品を搭載しうる際に複合部品１と別の電子部品間に介在させる層である。また、インターポーザ電極層１９は、複合部品１を電子機器に搭載する際には、複合部品１と電子機器との間に介在させる層である。インターポーザ電極層１９は、インターポーザ電極１９ａと、誘電膜とを有する。インターポーザ電極１９ａは、複合部品１と別の電子部品または電子機器との間を電気的に接続するものであり、誘電膜は、複合部品１と別の電子部品または電子機器との間の必要な個所を電気的に分離するものである。インターポーザ電極１９ａは、Ｓｉベース層１３の第２主面１３ｂと対向する。インターポーザ電極１９ａは、例えば、Ｃｕ、ＡｇおよびＡｕならびにそれらを含む合金であり、これらの中でもＣｕが好ましい。
【0081】
インターポーザ電極１９ａと、電子機器との電気的接続は、はんだバンプで実施される。インターポーザ電極１９ａは、はんだバンプに対応するために、表面にＮｉやＡｕによるめっき層を有することができる。本実施形態に係る複合部品１は実装面側に凸状に湾曲する形状を有するため、回路基板１０３に対して高さのばらつきが生じ得る。しかしながら、本実施形態に係る複合部品１がはんだバンプにより電子機器との電気的接続を構成すると、はんだバンプが高さのばらつきを調節して接合することができる。このため、高さのばらつきに起因する電気的接続性の低下を抑制できる。つまり、本実施形態は、インターポーザ電極１９ａを有するインターポーザ構造を含むことで、電気的接続性の低下を抑制することができる。
【0082】
（接着層）
接着層１１は、電子部品層２０をインターポーザ構造１０の内部に接着して固定する。より具体的には、接着層１１は、電子部品層２０をＳｉベース層１３の第２主面１３ｂに接着させる。
接着層１１は、電子部品層２０をインターポーザ構造１０の内部に接着して固定する。より具体的には、接着層１１は、電子部品層２０をＳｉベース層１３の第２主面１３ｂに接着させる。
【0083】
本明細書において接着層１１の厚みは、部品電極２１ｂの下面からＳｉベース層１３の第２主面１３ｂまでのＺ方向の厚みをいう。１以上の電子部品２１は、実装方向に凸状に湾曲する湾曲形状を有するため、断面視において、１以上の電子部品２１とＳｉベース層１３の第２主面１３ｂとの間に位置する接着層１１の領域における、中央部１１ａ（接着層１１の中央部１１ａ）の厚みが端部１１ｂ（接着層１１の端部１１ｂ）での厚みに比べ小さい。つまり、Ｚ方向に１以上の電子部品２１が存在する接着層１１の厚みは、１以上の電子部品２１の両端部での接着層１１（すなわち、接着層１１の端部１１ｂ）の厚みに比べ、その中央部での接着層１１（接着層１１の中央部１１ａ）での厚みが小さくなっている。このため、複合部品１の製造においてボイド３１ｃが移動する経路となり得る硬化前の接着層（すなわち、接着剤の塗布膜３１）は、断面視において中央部での厚みに対して端部の厚みが大きくなっている。よって、接着剤の塗布膜３１中に発生したボイド３１ｃは、硬化前の電子部品２１の実装面外に移動しやすく、さらに接着剤の塗布膜３１外に移動しやすい（この詳細については、複合部品１の製造方法における電子部品接着工程にて説明する）。したがって、得られる接着層１１内にボイド３１ｃが存在しにくくなるため、本実施形態に係る複合部品は電気的接続性の低下をさらに抑制する。
【0084】
本明細書において、１以上の電子部品２１の中央部とは、複合部品１をＺ方向から平面視した場合に、対象とする矩形状の電子部品２１の対角線の交点を含む切断面（例えば、図１および２に示すようなＺＸ平面）における電子部品２１の端面Ｅ１，Ｅ２間の中間Ｃ１を中心とするＸ方向に長さＬ１までの範囲の部分をいう。長さＬ１は、例えば、０～５０μｍである。長さＬ１が０μｍである場合は、中央部は中間Ｃ１の部分である。本明細書において、１以上の電子部品２１の端部とは、複合部品１をＺ方向から平面視した場合に、対象とする矩形の電子部品２１の対角線の交点を含む切断面における電子部品２１の端面Ｅ１，Ｅ２から長さＬ２までの範囲の部分をいう。長さＬ２は、例えば、０～５０μｍである。長さＬ２が０μｍである場合は、端部は端面Ｅ１，Ｅ２の部分である。また、本明細書において矩形とは、厳密な矩形（より具体的には、長方形、正方形）に限定されず、例えば、角部が円弧状であってもよい。角部が円弧状である場合、仮想的な角部から対角線の交点を導くことができる。
【0085】
１以上の電子部品２１の中央部での接着層１１の厚みは、複合部品１の断面（ＺＸ断面）を形成し、走査型電子顕微鏡（ＳＥＭ）を用いてＳＥＭ画像を撮像する。ＳＥＭ画像において、中央部での接着層１１（接着層１１の中央部１１ａ）の厚みを複数測定する（測定数ｎ≧３）。得られた複数の測定値の平均値を中央部での接着層１１の厚みとする。１以上の電子部品２１の端部での接着層１１（接着層１１の端部１１ｂ）の厚みは、複合部品１の断面（ＺＸ断面）を形成し、走査型電子顕微鏡を用いてＳＥＭ画像を撮像する。ＳＥＭ画像において、端部での接着層１１の厚みを複数測定する（測定数ｎ≧３）。得られた複数の測定値の平均値を端部での接着層１１の厚みとする。なお、中央部の厚みが端部での厚みに比べ小さいとは、中央部の厚みが両端部のうちの少なくとも一方の端部での厚みに比べ小さければよい。
【0086】
１以上の電子部品２１の中央部での接着層１１の厚みは、例えば、１０μｍ以下であり、好ましくは５μｍ以下である。接着層１１の厚みが１０μｍ以下であると、Ｓｉ貫通ビア１７の積層方向の長さ（電気的接続経路）が短縮されるため、直流抵抗Ｒｄｃおよび熱抵抗を小さくなり、電子部品モジュールの特性が向上する。また、接着層１１の厚みが１０μｍ以下であると、複合部品１の厚みが薄くなる。これにより、複合部品１を使用する電子部品を小型化、薄型化することができる。
【0087】
［複合部品の製造方法］
第１実施形態に係る複合部品１の製造方法は、例えば、
電子部品２１の部品電極２１ｂ間に樹脂層２１ｃを形成する樹脂層形成工程と、
Ｓｉベース層１３上に接着層１１を形成し、部品電極２１ｂおよび樹脂層２１ｃが接着層１１を介してＳｉベース層１３と対向するようにＳｉベース層１３上に複数の電子部品２１を接着する電子部品接着工程と、
Ｓｉベース層１３上に接着した複数の電子部品２１を樹脂で封止して一体化した電子部品層２０を形成する電子部品封止工程と、
Ｓｉベース層１３および接着層１１にエッチングにより貫通孔１３ｃ，１１ｃを形成して、電子部品２１の部品電極２１ｂを露出させる貫通孔形成工程と、
電解めっきにより貫通孔１３ｃ，１１ｃにＳｉ貫通ビア１７を形成するＳｉ貫通ビア形成工程と
を含んで成る。
第１実施形態に係る複合部品１の製造方法は、例えば、
電子部品２１の部品電極２１ｂ間に樹脂層２１ｃを形成する樹脂層形成工程と、
Ｓｉベース層１３上に接着層１１を形成し、部品電極２１ｂおよび樹脂層２１ｃが接着層１１を介してＳｉベース層１３と対向するようにＳｉベース層１３上に複数の電子部品２１を接着する電子部品接着工程と、
Ｓｉベース層１３上に接着した複数の電子部品２１を樹脂で封止して一体化した電子部品層２０を形成する電子部品封止工程と、
Ｓｉベース層１３および接着層１１にエッチングにより貫通孔１３ｃ，１１ｃを形成して、電子部品２１の部品電極２１ｂを露出させる貫通孔形成工程と、
電解めっきにより貫通孔１３ｃ，１１ｃにＳｉ貫通ビア１７を形成するＳｉ貫通ビア形成工程と
を含んで成る。
【0088】
複合部品１の製造方法は、さらに、
Ｓｉベース層１３を準備するＳｉベース層準備工程と、
電子部品層２０を研削して薄化する電子部品層薄化工程と、
電子部品層２０上にＳｉサポート３３を貼合するＳｉサポート貼合工程と、
電子部品層２０を介してＳｉサポート３３と対向するＳｉベース層１３を薄化するＳｉベース層薄化工程と、
所定のパターンを有する誘電膜１５ａをＳｉベース層１３上に形成する誘電膜形成工程と、
再配線層１５を形成する再配線層形成工程と、
インターポーザ電極１９ａを形成するインターポーザ電極形成工程と、
ダイシングにより個片化するダイシング工程と
を含んで成ってもよい。
Ｓｉベース層１３を準備するＳｉベース層準備工程と、
電子部品層２０を研削して薄化する電子部品層薄化工程と、
電子部品層２０上にＳｉサポート３３を貼合するＳｉサポート貼合工程と、
電子部品層２０を介してＳｉサポート３３と対向するＳｉベース層１３を薄化するＳｉベース層薄化工程と、
所定のパターンを有する誘電膜１５ａをＳｉベース層１３上に形成する誘電膜形成工程と、
再配線層１５を形成する再配線層形成工程と、
インターポーザ電極１９ａを形成するインターポーザ電極形成工程と、
ダイシングにより個片化するダイシング工程と
を含んで成ってもよい。
【0089】
具体的に、図３Ａ～図３Ｏを参照して、複合部品１の製造方法の一例について説明する。図３Ａ～図３Ｏは、複合部品１の製造方法を説明するための図である。第１実施形態に係る複合部品１の製造方法は、樹脂層形成工程と、Ｓｉベース層準備工程と、電子部品接着工程と、電子部品封止工程と、電子部品層薄化工程と、Ｓｉサポート貼合工程と、Ｓｉベース層薄化工程と、誘電膜形成工程と、貫通孔形成工程と、Ｓｉ貫通ビア形成工程と、再配線層形成工程と、インターポーザ電極形成工程と、ダイシング工程とを含む。
なお、この製造方法では電子部品接着工程からインターポーザ電極形成工程までに複合部品１が集積したマザー集積体を作製する。
なお、この製造方法では電子部品接着工程からインターポーザ電極形成工程までに複合部品１が集積したマザー集積体を作製する。
【0090】
（樹脂層形成工程）
樹脂層形成工程では、電子部品２１の部品電極２１ｂ間に樹脂層形成する。より具体的には、樹脂層形成工程では、樹脂を含む塗布膜を形成し、平坦化処理を施して樹脂層２１ｃを形成する。図３Ａに示すように、樹脂と溶媒とを含む溶液を、スピンコート法を用いて塗布して塗布膜を形成する。ここで、塗布膜の最も低い部分が、部品電極２１ｂの最も高い部分よりも高くなるようにする。つまり、複数の部品電極２１ｂのすべてが塗布膜に完全に埋没するように塗布膜を形成する。塗布膜を乾燥して樹脂層２１ｃを形成する。後続の平坦化処理前の樹脂層２１ｃは、好ましくは完全に部品電極２１ｂを被覆する。
樹脂層形成工程では、電子部品２１の部品電極２１ｂ間に樹脂層形成する。より具体的には、樹脂層形成工程では、樹脂を含む塗布膜を形成し、平坦化処理を施して樹脂層２１ｃを形成する。図３Ａに示すように、樹脂と溶媒とを含む溶液を、スピンコート法を用いて塗布して塗布膜を形成する。ここで、塗布膜の最も低い部分が、部品電極２１ｂの最も高い部分よりも高くなるようにする。つまり、複数の部品電極２１ｂのすべてが塗布膜に完全に埋没するように塗布膜を形成する。塗布膜を乾燥して樹脂層２１ｃを形成する。後続の平坦化処理前の樹脂層２１ｃは、好ましくは完全に部品電極２１ｂを被覆する。
【0091】
平坦化処理では、図３Ｂに示すように、例えば、サーフェスプレーナおよびグラインダを用いて、部品電極２１ｂおよび樹脂層２１ｃの表面を研削して平坦化し、部品電極２１ｂ間に樹脂層２１ｃを形成する。これにより、部品電極２１ｂの上面が露出し、部品電極２１ｂおよび樹脂層２１ｃの上面が面一となる。
【0092】
（Ｓｉベース層準備工程）
Ｓｉベース層準備工程では、Ｓｉベース層１３としてＳｉウェハを準備する。Ｓｉウェハの形状は、円柱形状であり得るが、これに限定されない。Ｓｉウェハの形状が円柱形状である場合、Ｓｉウェハの厚みは、例えば、７５５μｍ（Ｓｉウェハの直径φ３００ｍｍ）、７２５μｍ（φ２００ｍｍ）、６２５μｍ（φ１５０ｍｍ）、および５２５μｍ（φ１００ｍｍ）である。なお、Ｓｉベース層準備工程は、樹脂層形成工程の前に実施されてもよい。
Ｓｉベース層準備工程では、Ｓｉベース層１３としてＳｉウェハを準備する。Ｓｉウェハの形状は、円柱形状であり得るが、これに限定されない。Ｓｉウェハの形状が円柱形状である場合、Ｓｉウェハの厚みは、例えば、７５５μｍ（Ｓｉウェハの直径φ３００ｍｍ）、７２５μｍ（φ２００ｍｍ）、６２５μｍ（φ１５０ｍｍ）、および５２５μｍ（φ１００ｍｍ）である。なお、Ｓｉベース層準備工程は、樹脂層形成工程の前に実施されてもよい。
【0093】
（電子部品接着工程）
電子部品接着工程では、Ｓｉベース層１３上に接着層１１を形成し、部品電極２１ｂおよび樹脂層２１ｃが接着層１１を介してＳｉベース層１３と対向するようにＳｉベース層１３上に複数の電子部品２１を接着する。電子部品接着工程では、図３Ｃに示すように、例えば、Ｓｉベース層１３上に接着剤を塗布し、その上に複数の電子部品２１を配置（搭載）する。次いで、図３Ｄに示すように、接着剤を硬化する。これにより、複数の電子部品２１をＳｉベース層１３上に接着させ、かつ１以上の電子部品２１を実装方向に凸状に湾曲させて、接着層１１を形成する。
電子部品接着工程では、Ｓｉベース層１３上に接着層１１を形成し、部品電極２１ｂおよび樹脂層２１ｃが接着層１１を介してＳｉベース層１３と対向するようにＳｉベース層１３上に複数の電子部品２１を接着する。電子部品接着工程では、図３Ｃに示すように、例えば、Ｓｉベース層１３上に接着剤を塗布し、その上に複数の電子部品２１を配置（搭載）する。次いで、図３Ｄに示すように、接着剤を硬化する。これにより、複数の電子部品２１をＳｉベース層１３上に接着させ、かつ１以上の電子部品２１を実装方向に凸状に湾曲させて、接着層１１を形成する。
【0094】
電子部品接着工程では、１以上の電子部品２１が実装方向に湾曲する湾曲形状を有する。これは、上述したように、１以上の電子部品２１の樹脂層２１ｃを構成する樹脂の線膨張係数（例えば、４０～１５０ｐｐｍ／℃）が電子部品本体部２１ａを構成する材質の線膨張係数（例えば、１～２５ｐｐｍ／℃）に比べ大きいために、例えば、接着層１１の形成における加熱（例えば、２５０℃）により樹脂層２１ｃが電子部品本体部２１ａに比べ大きく膨張することで達成される。
【0095】
電子部品接着工程では、複数の電子部品２１を接着剤の塗布膜３１上に配置する際に、ボイド３１ｃを噛むことがある。また、接着剤の塗布膜３１を硬化する際に、塗布膜３１中の溶媒成分が気化してボイドが生じることがある。これらにより、通常、塗布膜中にボイドが抜けきらず、得られる接着層中にボイドが残留し、電気的接続性が低下することがある。
しかしながら、本開示における電子部品接着工程では、１以上の電子部品２１が実装方向に湾曲することで、ボイドが接着層１１中に存在しにくくなる。これにより、本実施形態に係る複合部品１を実装する電子機器の信頼性を向上させることができる。その理由は、図６を参照して以下のように推測される。図６は、第１実施形態に係る複合部品の製造におけるボイドの移動を説明するための図を示す。図６はまた、図３Ｃから図３Ｄまでに変化する途中の状態を示す。電子部品接着工程において接着剤の塗布膜３１が硬化し始めると、１以上の電子部品２１が徐々に実装方向に凸状に湾曲する。ここで、１以上の電子部品２１の中央部での接着剤の塗布膜３１（つまり、塗布膜３１の中央部３１ａ）の厚みが１以上の電子部品２１の端部での接着剤の塗布膜３１（つまり、塗布膜３１の端部３１ｂ）の厚みに比べ小さくなる。つまり、接着剤の塗布膜３１の断面積は、１以上の電子部品２１において中央部３１ａの方が端部３１ｂに比べ小さくなる。このため、１以上の電子部品２１を接着剤の塗布膜３１上に搭載した際に大気中の空気を噛むことで生じたボイド３１ｃ、ならびに加熱により接着剤の塗布膜３１中の溶媒が気化して生じたボイド３１ｃが塗布膜３１の中央部３１ａから端部３１ｂへ移動する。異種の１以上の電子部品２１の端部間に移動したボイド３１ｃは、Ｙ方向に延在する電子部品２１の部品電極２１ｂおよび樹脂層２１ｃを伝って複合部品１における１以上の電子部品２１の実装面外に移動する。図６に示すように、１以上の電子部品の実装面外では、接着剤の塗布膜３１は開放系となっている。実装面外に到達したボイド３１ｃは、さらに塗布膜３１外に移動する。その結果、図３Ｄにおける接着層１１内にはボイド３１ｃが残留しにくくなる。よって、本実施形態に係る複合部品１を実装する電子機器の信頼性を向上させることができると考えられる。
しかしながら、本開示における電子部品接着工程では、１以上の電子部品２１が実装方向に湾曲することで、ボイドが接着層１１中に存在しにくくなる。これにより、本実施形態に係る複合部品１を実装する電子機器の信頼性を向上させることができる。その理由は、図６を参照して以下のように推測される。図６は、第１実施形態に係る複合部品の製造におけるボイドの移動を説明するための図を示す。図６はまた、図３Ｃから図３Ｄまでに変化する途中の状態を示す。電子部品接着工程において接着剤の塗布膜３１が硬化し始めると、１以上の電子部品２１が徐々に実装方向に凸状に湾曲する。ここで、１以上の電子部品２１の中央部での接着剤の塗布膜３１（つまり、塗布膜３１の中央部３１ａ）の厚みが１以上の電子部品２１の端部での接着剤の塗布膜３１（つまり、塗布膜３１の端部３１ｂ）の厚みに比べ小さくなる。つまり、接着剤の塗布膜３１の断面積は、１以上の電子部品２１において中央部３１ａの方が端部３１ｂに比べ小さくなる。このため、１以上の電子部品２１を接着剤の塗布膜３１上に搭載した際に大気中の空気を噛むことで生じたボイド３１ｃ、ならびに加熱により接着剤の塗布膜３１中の溶媒が気化して生じたボイド３１ｃが塗布膜３１の中央部３１ａから端部３１ｂへ移動する。異種の１以上の電子部品２１の端部間に移動したボイド３１ｃは、Ｙ方向に延在する電子部品２１の部品電極２１ｂおよび樹脂層２１ｃを伝って複合部品１における１以上の電子部品２１の実装面外に移動する。図６に示すように、１以上の電子部品の実装面外では、接着剤の塗布膜３１は開放系となっている。実装面外に到達したボイド３１ｃは、さらに塗布膜３１外に移動する。その結果、図３Ｄにおける接着層１１内にはボイド３１ｃが残留しにくくなる。よって、本実施形態に係る複合部品１を実装する電子機器の信頼性を向上させることができると考えられる。
【0096】
本明細書において、接着剤の塗布膜３１の中央部３１ａとは、複合部品１内において１以上の電子部品２１の中央部のＺ方向に位置する塗布膜３１の部分（図６における電子部品２１の端面Ｅ１，Ｅ２間の中間点Ｃ１を中心とするＸ方向に長さＬ１までの範囲の部分）をいう。長さＬ１は、例えば、０～５０μｍである。長さＬ１が０μｍである場合は、中央部は中間Ｃ１の部分である。本明細書において、接着剤の塗布膜３１の端部３１ｂとは、複合部品１内において１以上の電子部品２１の端部のＺ方向に位置する塗布膜３１の部分（図６における電子部品２１の端面Ｅ１，Ｅ２から長さＬ２までの範囲の部分）をいう。長さＬ２が０μｍである場合は、端部は端面Ｅ１，Ｅ２の部分である。長さＬ２は、例えば、０～５０μｍである。
【0097】
接着剤の塗布膜３１は、図３Ｃに示すように、Ｓｉベース層１３の第２主面１３ｂ上に形成する。これにより、塗布膜形成Ｓｉベース層１３を作製する。塗布法は、例えば、スピンコートである。塗布膜３１の厚みが電子部品２１の部品電極２１ｂの厚み～１０μｍの範囲となるように制御して、塗布することが好ましい。接着剤は、例えば、熱硬化性樹脂である。このような熱硬化性樹脂は、例えば、ベンゾシクロブテン（ＢＣＢ）を繰り返し単位に含む熱硬化性樹脂であり、例えば、1,3-divinyl-1,1,3,3-tetramethyldisiloxane-bis-benzocyclobutene（DVS-bis-BCB）を重合して得ることができる。市販品としては、例えば、ダウ・ケミカル製「CYCLOTENE」がある。
【0098】
図３Ｄに示すように、真空チャンバーを備えた装置を用いて、塗布膜３１上の所定の位置に複数の電子部品２１を配置する。詳しくは、複数の電子部品２１を複数集積したウェハ（電子部品集積ウェハ）を塗布膜形成Ｓｉベース層１３に貼合させる。電子部品２１の積層方向に沿って双方向に圧力を印加し、加熱する。具体的には、装置における真空チャンバー内の下ステージに、塗布膜形成Ｓｉベース層１３をセットする。電子部品２１の部品電極２１ｂが塗布膜３１と対向する方向となるように、真空チャンバー内の上ステージに電子部品２１を真空吸引（または減圧吸引）させる。塗布膜形成Ｓｉベース層１３と、電子部品集積ウェハとの位置合わせでは、例えば、Ｓｉベース層１３の認識マークを用いる。塗布膜形成Ｓｉベース層１３の塗布膜３１側に、複数の電子部品２１を配置する。上下ステージが互いに対向する方向に沿って、双方向に圧力を印加し、加熱する。
【0099】
部品電極２１ｂおよび樹脂層２１ｃが接着層１１を介してＳｉベース層１３と対向するようにして、電子部品集積ウェハはＳｉベース層１３上に接着される。ここで、電子部品集積ウェハの貼合面に相当する面は、部品電極２１ｂおよび樹脂層２１ｃで形成される面であり、上述した平坦化処理によって平坦性を有する。電子部品集積ウェハを塗布膜形成Ｓｉベース層１３に貼合させる場合、Ｓｉベース層１３上に形成された塗布膜３１は、上記ウェハの貼合面の平坦な表面形状に沿って貼合されやすい。これにより、塗布膜３１の接着剤が上記貼合面の形状に十分に沿わずに空気が入り込んで空隙が生じることを抑制する。
【0100】
（電子部品封止工程）
電子部品封止工程では、Ｓｉベース層１３上に接着した複数の電子部品２１を樹脂で封止して一体化した電子部品層２０を形成する。具体的には、図３Ｅに示すように、ディスペンサを用いて、電子部品２１を搭載したＳｉベース層１３上に、液状樹脂を塗布する。その後、コンプレッションモールド装置を用いて、塗布した樹脂を成形する。その後、例えば、熱風循環オーブンを用いて、樹脂をキュアする。キュアにおける熱処理条件は、例えば、１５０℃、１時間である。これにより樹脂封止部２３および電子部品層２０を形成する。
電子部品封止工程では、Ｓｉベース層１３上に接着した複数の電子部品２１を樹脂で封止して一体化した電子部品層２０を形成する。具体的には、図３Ｅに示すように、ディスペンサを用いて、電子部品２１を搭載したＳｉベース層１３上に、液状樹脂を塗布する。その後、コンプレッションモールド装置を用いて、塗布した樹脂を成形する。その後、例えば、熱風循環オーブンを用いて、樹脂をキュアする。キュアにおける熱処理条件は、例えば、１５０℃、１時間である。これにより樹脂封止部２３および電子部品層２０を形成する。
【0101】
（電子部品層薄化工程）
図３Ｆに示すように、電子部品層薄化工程では、例えば、Ｓｉウェハのバックグラインダを用いて、電子部品層２０（より具体的には、樹脂封止部２３）を研削して薄化する。電子部品層薄化工程では、電子部品２１の部品電極２１ｂが配置されていない側の電子部品層２０の面を研削する。研削量は可能な限り多いことが好ましい。薄化後の電子部品層２０の厚みは、例えば、５０～１５０μｍである。
図３Ｆに示すように、電子部品層薄化工程では、例えば、Ｓｉウェハのバックグラインダを用いて、電子部品層２０（より具体的には、樹脂封止部２３）を研削して薄化する。電子部品層薄化工程では、電子部品２１の部品電極２１ｂが配置されていない側の電子部品層２０の面を研削する。研削量は可能な限り多いことが好ましい。薄化後の電子部品層２０の厚みは、例えば、５０～１５０μｍである。
【0102】
電子部品層薄化工程の一例を示す図３Ｆでは、電子部品層２０の樹脂封止部２３を研削しているが、さらに電子部品２１を研削してもよい。ただし、電子部品２１の内部の機能部分を損傷しないようにする。機能部分は、例えば、キャパシタの場合は誘電体および電極であり、インダクタの場合は配線である。
【0103】
（Ｓｉサポート貼合工程）
Ｓｉサポート貼合工程では、図３Ｇに示すように、電子部品層２０にＳｉサポート３３を貼合する。具体的には、Ｓｉベース層準備工程で説明したＳｉウェハをＳｉサポート３３として別途準備する。次いで、電子部品接着工程で説明した方法により、Ｓｉサポート３３上に接着剤の塗布膜３１を形成する。その後、電子部品層２０の研削面が塗布膜３１と接触するようにして、Ｓｉサポート３３上に電子部品層２０を貼合し、圧力を印加して加熱する。これにより、電子部品層２０の研削面上に接着層１１を介してＳｉサポート３３を形成する。Ｓｉサポート３３を設ける目的は、後続のＳｉベース層薄化工程において、製造過程の層が従来に比べ薄いことによる弊害の発生（より具体的には、強度の低下等）を防止するためである。
Ｓｉサポート貼合工程では、図３Ｇに示すように、電子部品層２０にＳｉサポート３３を貼合する。具体的には、Ｓｉベース層準備工程で説明したＳｉウェハをＳｉサポート３３として別途準備する。次いで、電子部品接着工程で説明した方法により、Ｓｉサポート３３上に接着剤の塗布膜３１を形成する。その後、電子部品層２０の研削面が塗布膜３１と接触するようにして、Ｓｉサポート３３上に電子部品層２０を貼合し、圧力を印加して加熱する。これにより、電子部品層２０の研削面上に接着層１１を介してＳｉサポート３３を形成する。Ｓｉサポート３３を設ける目的は、後続のＳｉベース層薄化工程において、製造過程の層が従来に比べ薄いことによる弊害の発生（より具体的には、強度の低下等）を防止するためである。
【0104】
Ｓｉサポート３３は、必要に応じて、加工性を向上させる観点から、貼合前に薄化することができる。後続の工程において半導体デバイス装置を用いて誘電膜を形成するためである。例えば、電子部品２１の厚みが１５０μｍである場合、Ｓｉサポート３３としてのＳｉウェハ（φ３００ｍｍ、一般的な厚み７７５μｍ）を約６２５μｍに薄化する。
【0105】
（Ｓｉベース層薄化工程）
Ｓｉベース層薄化工程では、図３Ｈに示すように、電子部品層２０を介してＳｉサポート３３と対向するＳｉベース層１３を薄化する。具体的には、電子部品薄化工程と同様の方法で、Ｓｉベース層１３を研削して、Ｓｉベース層１３を薄化し研削面を平坦化する。Ｓｉベース層薄化工程では、Ｓｉサポート３３でＳｉベース層１３を担持した状態で薄化するため、Ｓｉベース層１３を効果的に薄くすることができる。これにより、本実施形態に係る複合部品１の製造方法は、電子部品モジュールに優れ、かつ薄型化や小型化した複合部品１を製造することができる。研削量は、上記弊害を防止して、例えば、一定の強度が維持できる範囲で可能な限り多い方が好ましい。研削面の平坦化のばらつきを考慮して、薄化後のＳｉベース層１３の厚みは、３μｍ以上が好ましい。
Ｓｉベース層薄化工程では、図３Ｈに示すように、電子部品層２０を介してＳｉサポート３３と対向するＳｉベース層１３を薄化する。具体的には、電子部品薄化工程と同様の方法で、Ｓｉベース層１３を研削して、Ｓｉベース層１３を薄化し研削面を平坦化する。Ｓｉベース層薄化工程では、Ｓｉサポート３３でＳｉベース層１３を担持した状態で薄化するため、Ｓｉベース層１３を効果的に薄くすることができる。これにより、本実施形態に係る複合部品１の製造方法は、電子部品モジュールに優れ、かつ薄型化や小型化した複合部品１を製造することができる。研削量は、上記弊害を防止して、例えば、一定の強度が維持できる範囲で可能な限り多い方が好ましい。研削面の平坦化のばらつきを考慮して、薄化後のＳｉベース層１３の厚みは、３μｍ以上が好ましい。
【0106】
（誘電膜形成工程）
誘電膜形成工程では、図３Ｉ、図３Ｊおよび図３Ｋに示すように、所望のパターンを有する誘電膜１５ａをＳｉベース層１３上に形成する。具体的には、ＰＥＣＶＤのような気相成長（ＣＶＤ）法を使用して、図３Ｉに示すように、Ｓｉベース層１３の全面に誘電膜（厚み０．１～０．２μｍ）１５ａを形成する。誘電膜１５ａは、１層以上を形成してもよい。例えば、４層の誘電膜１５ａを形成する場合、Ｓｉベース層１３側から順に、ＳｉＯ2：０．２５μｍ／Ｓｉ3Ｎ4：０．１μｍ／ＳｉＯ2：０．２５μｍ／Ｓｉ3Ｎ4０．１μｍとすることができる。
また、誘電膜形成工程は、誘電膜１５ａの形成前にＳｉベース層１３の表面を洗浄することができる。洗浄は、例えば、ウェット洗浄、および酸素プラズマアッシングである。
なお、図３Ｉ～図３Оは、図３Ａ～図３Ｈに比べ、拡大されていることに留意されたい。具体的には、図３Ｉ～図３Оは、図３ＨのＢ部に相当する部分を示している。また、図３Ｉ～図３Оは、主にＳｉ貫通ビア１７および再配線層１５の形成に関する図であるため、便宜上、Ｓｉ貫通ビア１７、再配線層１５およびそれらが形成される箇所が大きく占めるように拡大していることに留意されたい。
誘電膜形成工程では、図３Ｉ、図３Ｊおよび図３Ｋに示すように、所望のパターンを有する誘電膜１５ａをＳｉベース層１３上に形成する。具体的には、ＰＥＣＶＤのような気相成長（ＣＶＤ）法を使用して、図３Ｉに示すように、Ｓｉベース層１３の全面に誘電膜（厚み０．１～０．２μｍ）１５ａを形成する。誘電膜１５ａは、１層以上を形成してもよい。例えば、４層の誘電膜１５ａを形成する場合、Ｓｉベース層１３側から順に、ＳｉＯ2：０．２５μｍ／Ｓｉ3Ｎ4：０．１μｍ／ＳｉＯ2：０．２５μｍ／Ｓｉ3Ｎ4０．１μｍとすることができる。
また、誘電膜形成工程は、誘電膜１５ａの形成前にＳｉベース層１３の表面を洗浄することができる。洗浄は、例えば、ウェット洗浄、および酸素プラズマアッシングである。
なお、図３Ｉ～図３Оは、図３Ａ～図３Ｈに比べ、拡大されていることに留意されたい。具体的には、図３Ｉ～図３Оは、図３ＨのＢ部に相当する部分を示している。また、図３Ｉ～図３Оは、主にＳｉ貫通ビア１７および再配線層１５の形成に関する図であるため、便宜上、Ｓｉ貫通ビア１７、再配線層１５およびそれらが形成される箇所が大きく占めるように拡大していることに留意されたい。
【0107】
次いで、図３Ｊに示すように、フォトリソグラフィー法を用いて誘電膜１５ａをパターンニングする。液体レジストをスピンコートして、誘電膜１５ａ全面にフォトレジスト膜３５を形成する。所望のパターンに対応するマスクを介してフォトレジスト膜３５を露光する。露光されたフォトレジスト膜３５を現像する。ＲＩＥ(Reactive Ion Etching)を用いて、フォトレジスト膜３５の誘電膜１５ａを選択的に除去する。例えば、上述した４層の誘電膜１５ａを形成した場合、誘電膜１５ａの表面側（誘電膜１５ａにおいてＳｉベース層１３側に対向する面側）の２層を選択的に除去する。その後、フォトレジスト膜３５を剥離する。これにより、図３Ｋに示す所望のパターンを有する誘電膜１５ａをＳｉベース層１３上に形成する。誘電膜１５ａはまた、後述する図３Оに示す２つのＳｉ貫通ビア１７間を電気的に絶縁する絶縁膜として機能する。
なお、Ｓｉベース層１３の第１主面１３ａは、さらにマーク層を有してもよい。マーク層をＩＲカメラで検知して、フォトリソグラフィー法における位置合わせをすることができる。
なお、Ｓｉベース層１３の第１主面１３ａは、さらにマーク層を有してもよい。マーク層をＩＲカメラで検知して、フォトリソグラフィー法における位置合わせをすることができる。
【0108】
（貫通孔形成工程）
貫通孔形成工程では、図３Ｌおよび図３Ｍに示すように、Ｓｉベース層１３および接着層１１にエッチングにより貫通孔１３ｃ，１１ｃを形成して、部品電極２１ｂを露出させる。具体的には、フォトレジスト膜３５を全面に形成する。Ｓｉ貫通ビア１７のパターンに対応するマスクを介してフォトレジスト膜３５を露光する。露光されたフォトレジスト膜３５を現像して、図３Ｌに示すような所定のパターンを有するフォトレジスト膜３５を形成する。図３Ｍに示すように、フォトレジスト膜３５の開口部３５ａからＺ方向に存在するＳｉベース層１３および接着層１１を選択的に除去（エッチング）する。エッチングは、例えば、ＲＩＥおよびレーザー照射を用いて実施する。これにより貫通孔１３ｃ，１１ｃが形成され、部品電極２１ｂ（の上面の一部）が露出する。ここで、接着層１１の貫通孔１１ｃは楕円形状を有する。これは、接着層１１を構成する材料が、Ｓｉベース層１３を構成する材料に比べ、エッチングされやすいためである。これにより、後続のＳｉ貫通ビア形成工程において楕円形状の延出部１７ｂが形成される。貫通孔１３ｃ，１１ｃの形成後、フォトレジスト膜３５を除去する。エッチング手段としては、好ましくはＲＩＥである。エッチング手段としてＲＩＥを用いることで、曝露する部品電極２１ｂの上面の平坦性が向上するため、後に形成されるＳｉ貫通ビア１７と良好な接合を形成することができる。これにより電気的接続性の低下をさらに抑制できる。
貫通孔形成工程では、図３Ｌおよび図３Ｍに示すように、Ｓｉベース層１３および接着層１１にエッチングにより貫通孔１３ｃ，１１ｃを形成して、部品電極２１ｂを露出させる。具体的には、フォトレジスト膜３５を全面に形成する。Ｓｉ貫通ビア１７のパターンに対応するマスクを介してフォトレジスト膜３５を露光する。露光されたフォトレジスト膜３５を現像して、図３Ｌに示すような所定のパターンを有するフォトレジスト膜３５を形成する。図３Ｍに示すように、フォトレジスト膜３５の開口部３５ａからＺ方向に存在するＳｉベース層１３および接着層１１を選択的に除去（エッチング）する。エッチングは、例えば、ＲＩＥおよびレーザー照射を用いて実施する。これにより貫通孔１３ｃ，１１ｃが形成され、部品電極２１ｂ（の上面の一部）が露出する。ここで、接着層１１の貫通孔１１ｃは楕円形状を有する。これは、接着層１１を構成する材料が、Ｓｉベース層１３を構成する材料に比べ、エッチングされやすいためである。これにより、後続のＳｉ貫通ビア形成工程において楕円形状の延出部１７ｂが形成される。貫通孔１３ｃ，１１ｃの形成後、フォトレジスト膜３５を除去する。エッチング手段としては、好ましくはＲＩＥである。エッチング手段としてＲＩＥを用いることで、曝露する部品電極２１ｂの上面の平坦性が向上するため、後に形成されるＳｉ貫通ビア１７と良好な接合を形成することができる。これにより電気的接続性の低下をさらに抑制できる。
【0109】
（Ｓｉ貫通ビア形成工程）
Ｓｉ貫通ビア形成工程は、図３Ｎに示すように、電気めっきにより貫通孔１３ｃ，１１ｃにＳｉ貫通ビア１７を形成する。デュアル・ダマシン法（より具体的には、Ｃｕデュアル・ダマシン法）を用いて、電解めっき（より具体的には、電解Ｃｕめっき）により貫通孔１３ｃ，１１ｃにＳｉ貫通ビア１７を形成する。
Ｓｉ貫通ビア形成工程は、図３Ｎに示すように、電気めっきにより貫通孔１３ｃ，１１ｃにＳｉ貫通ビア１７を形成する。デュアル・ダマシン法（より具体的には、Ｃｕデュアル・ダマシン法）を用いて、電解めっき（より具体的には、電解Ｃｕめっき）により貫通孔１３ｃ，１１ｃにＳｉ貫通ビア１７を形成する。
【0110】
（再配線層形成工程、インターポーザ電極形成工程）
再配線層形成工程では、図３Оに示すように、上述のフォトリソグラフィー法およびエッチングにより、所定のパターンを有する誘電膜１５ａおよび配線１５ｂを形成して、再配線層１５を形成する。また、インターポーザ電極形成工程では、Ｓｉサポート３３と、Ｓｉサポート３３を電子部品層２０に接着させる接着層１１とを除去して、インターポーザ電極１９ａを形成する。なお、図３Оでは、再配線層１５中に、図３Ｉ～図３Ｋで形成した誘電膜１５ａおよび図３Ｎで形成した配線１５ｂを組み込んで描写している。
再配線層形成工程では、図３Оに示すように、上述のフォトリソグラフィー法およびエッチングにより、所定のパターンを有する誘電膜１５ａおよび配線１５ｂを形成して、再配線層１５を形成する。また、インターポーザ電極形成工程では、Ｓｉサポート３３と、Ｓｉサポート３３を電子部品層２０に接着させる接着層１１とを除去して、インターポーザ電極１９ａを形成する。なお、図３Оでは、再配線層１５中に、図３Ｉ～図３Ｋで形成した誘電膜１５ａおよび図３Ｎで形成した配線１５ｂを組み込んで描写している。
【0111】
（ダイシング工程）
ダイシング工程は、ダイシングしてマザー集積体を個片化する。これにより、複合部品１が製造される。
ダイシング工程は、ダイシングしてマザー集積体を個片化する。これにより、複合部品１が製造される。
【0112】
［実施例］
図３Ａ～図３Оに示す複合部品の製造方法に従って、本開示の範囲に包含される複合部品を作製した。具体的には、電子部品の部品電極を覆うようにポリイミドから構成される樹脂層（線膨張係数６０ｐｐｍ）を形成した。樹脂層および部品電極を研削し、樹脂層の平坦化、ならびに部品電極の露出および平坦化を行った。このような同種の電子部品（厚み１００μｍ）を５個準備した。これにより、５個の電子部品は、電子部品本体部と、電子部品本体部上に形成された部品電極と、部品電極間に配置された樹脂層とを有していた。電子部品は、図２に示すように、電子部品本体部の第３主面に１１個の部品電極と部品電極の間に配置された樹脂層とを有していた。１１個の部品電極は、何れも同じ幅（Ｘ方向の長さ）および同じ厚み（Ｚ方向の長さ）を有しており、等間隔で電子部品本体部の第３主面に配置されていた。１２個の樹脂層は、何れも同じ幅（Ｘ方向の長さ）および同じ厚み（Ｚ方向の長さ）を有しており、等間隔で電子部品本体部の第３主面に配置されていた。電子部品を構成する材質は、シリコン（線膨張係数３ｐｐｍ）であった。樹脂層の線膨張係数が電子部品の線膨張係数に比べ大きかった。
図３Ａ～図３Оに示す複合部品の製造方法に従って、本開示の範囲に包含される複合部品を作製した。具体的には、電子部品の部品電極を覆うようにポリイミドから構成される樹脂層（線膨張係数６０ｐｐｍ）を形成した。樹脂層および部品電極を研削し、樹脂層の平坦化、ならびに部品電極の露出および平坦化を行った。このような同種の電子部品（厚み１００μｍ）を５個準備した。これにより、５個の電子部品は、電子部品本体部と、電子部品本体部上に形成された部品電極と、部品電極間に配置された樹脂層とを有していた。電子部品は、図２に示すように、電子部品本体部の第３主面に１１個の部品電極と部品電極の間に配置された樹脂層とを有していた。１１個の部品電極は、何れも同じ幅（Ｘ方向の長さ）および同じ厚み（Ｚ方向の長さ）を有しており、等間隔で電子部品本体部の第３主面に配置されていた。１２個の樹脂層は、何れも同じ幅（Ｘ方向の長さ）および同じ厚み（Ｚ方向の長さ）を有しており、等間隔で電子部品本体部の第３主面に配置されていた。電子部品を構成する材質は、シリコン（線膨張係数３ｐｐｍ）であった。樹脂層の線膨張係数が電子部品の線膨張係数に比べ大きかった。
【0113】
接着剤（ダウ・ケミカル製「CYCLOTENE」）を用いて、準備したＳｉベース層１３上に接着剤の塗布膜を形成し、Ｓｉベース層１３上に５個の電子部品を接着させ、接着層を形成した。１１個の電子部品をエポキシ樹脂で封止して樹脂封止部を形成した。電子部品層薄化工程では、樹脂封止部のみ研削し、電子部品は研削しなかった。１１個の電子部品は、図１に示す５個の電子部品と同様に、全ての電子部品が隣り合うようにして配置されていた。また、１１個の電子部品は、平面視（ＸＹ平面視）におけるそれら対角線の中心点がＸ方向に平行となるように配置されていた。電子部品層を薄化し、Ｓｉサポート３３を貼合し、Ｓｉベース層１３を薄化し、貫通孔を形成し、Ｓｉ貫通ビア、再配線層、インターポーザ電極を形成した。その結果、複合部品を得た。
【0114】
実施例１の複合部品の中央部を含むＺＸ平面で複合部品を切断し、当該断面のＳＥＭ画像を撮像した。ＳＥＭ画像における１の電子部品の一方の端面と実装面との第１交点と、他方の端面と実装面との第２交点とを通る第１直線を作成した。第１直線から鉛直下方向（逆Ｚ方向）にはみ出す実装面領域の存在を確認した。他の４つの電子部品についても同様に第１直線から逆Ｚ方向にはみ出す実装面領域の存在を確認した。第１直線から逆Ｚ方向にはみ出す実装面は、いずれも湾曲していた。これにより、５つの第１湾曲面が複合部品の実装面に存在していることを確認した。
【0115】
また、５個の電子部品のそれぞれについて、ＳＥＭ画像における５個の電子部品の第３主面と一方の端面との第５交点から第３主面と他方の端面との第６交点を通る第３直線を作成した。第３直線から逆Ｚ方向にはみ出す電子部品本体部領域の存在を確認した。第３直線から逆Ｚ方向にはみ出す電子部品本体部領域の面はいずれも湾曲面であった。これにより、５個の電子部品すべてが湾曲形状を有していることを確認した。これにより、複合部品の実装面は、５つの第１湾曲面が４つの屈曲部を介して隣り合っていることが確認された。
【0116】
また、ＳＥＭ画像における複合部品の一方の端面と部品面との第３交点と、他方の端面と部品面との第４交点を通る第２直線を作成した。複合部品の部品面すべてが第２直線から逆Ｚ方向に存在することを確認した。さらに、部品面が湾曲面であることを確認したこれにより、複合部品全体が実装方向に凸状に湾曲していることを確認した。
【0117】
得られたＳＥＭ画像では、５個の電子部品が全て含まれかつ隣り合うようにして配置されていた。Ｓｉベース層１３の厚みを測定したところ（測定数ｎ＝３）、実施例１の複合部品において、Ｓｉベース層１３の厚みは５０μｍであった。Ｓｉベース層１３の厚みは複数の電子部品の厚み（１００μｍ）に比べ小さかった。接着層の厚みは、５個の電子部品のいずれにおいても、中央部の厚みが端部の厚みに比べ小さかった。そのうちの１個の電子部品では、中央部の厚みは４．０μｍであり、一方の端部の厚みが４．８μｍであり、他方の端部の厚みが５．１μｍであった（いずれも測定数ｎ＝３）。また、中央部の厚みは、１０μｍ以下であった。
【0118】
＜第２実施形態：実装構造体＞
図４および図５を参照して第２実施形態に係る実装構造体を説明する。図４は、第２実施形態に係る実装構造体を示す断面図を示す。図５は、第２実施形態に係る実装構造体の製造におけるボイドの移動を説明するための図を示し、実装構造体の製造における図４におけるＣ部を拡大した部分に相当する。なお、図４～５では、図面の見やすさを考慮して、Ｓｉ貫通ビア１７およびインターポーザ電極１９ａを省略していることに留意されたい。
図４および図５を参照して第２実施形態に係る実装構造体を説明する。図４は、第２実施形態に係る実装構造体を示す断面図を示す。図５は、第２実施形態に係る実装構造体の製造におけるボイドの移動を説明するための図を示し、実装構造体の製造における図４におけるＣ部を拡大した部分に相当する。なお、図４～５では、図面の見やすさを考慮して、Ｓｉ貫通ビア１７およびインターポーザ電極１９ａを省略していることに留意されたい。
【0119】
第２実施形態に係る実装構造体１００は、第１実施形態に係る複合部品１を回路基板１０３上に実装し、複合部品１のインターポーザ電極１９ａと回路基板１０３とがはんだバンプ１０５を介して電気的に接続され、はんだバンプ１０５がアンダーフィル層１０１で封止されている。
【0120】
第２実施形態では、はんだバンプ１０５を用いて複合部品１を回路基板１０３上に固定して、回路基板１０３と一体的に構成してモジュール化する。これにより半導体パッケージのようなモジュール品を製造することができる。
【0121】
はんだバンプ１０５は、複合部品１の湾曲形状（湾曲形状）に沿って高さを調節できるため、実装方向に凸状に湾曲する第１湾曲面を１以上含むような第１実施形態に係る複合部品１であっても、電気的接続性の低下を抑制する。
【0122】
アンダーフィル層１０１は、複合部品１の実装面と回路基板１０３の上面との間に充填され、接続されている。アンダーフィル層１０１はまた、はんだバンプ１０５間の短絡を防止する。
【0123】
第２実施形態に係る実装構造体１００は、アンダーフィル層１０１中にボイド１０１ｃを有しにくいため、電気的接続性の低下を抑制する。その理由は以下のように推測される。通常、実装構造体を製造する場合、複合部品と回路基板との間にアンダーフィル材を充填すると、空気を噛むことがある。その結果、形成されるアンダーフィル層はボイドを含み、これが複合部品と回路基板との接合性を低下させ、その結果、実装構造体の電気的接続性を低下させることがある。
【0124】
しかしながら、第２実施形態に係る実装構造体１００は第１実施形態に係る複合部品１を備えるため、複合部品１の中央部でのアンダーフィル材（例えば、エポキシ樹脂）の塗布膜１０１ａの厚みが端部での厚みに比べ小さい。このようにアンダーフィル材の塗布膜１０１ａに厚みの差が形成される。このため、アンダーフィル材の塗布膜１０１ａ中に生じたボイド１０１ｃが、例えば、図５中に示す方向Ｄ１に沿って複合部品１の実装面積領域Ｒ３外に移動しやすく、さらにアンダーフィル材の塗布膜１０１ａ外に移動しやすい。このため、形成されるアンダーフィル層１０１はボイド１０１ｃを含みにくく、複合部品１と回路基板１０３との接合性の低下を抑制し、実装構造体１００の電気的接続性の低下を抑制すると考えられる。
【0125】
［実装構造体の製造方法］
複合部品１のインターポーザ電極１９ａおよび回路基板１０３の電極パッド（不図示）の少なくとも一方に、はんだバンプ１０５を形成する工程（はんだバンプ形成工程）と、
複合部品１のインターポーザ電極１９ａと回路基板１０３の電極パッドとを導電性接着剤を用いて接着する工程（接着工程）と
複合部品１の実装面３と回路基板１０３との間にアンダーフィル層１０１を形成する工程（アンダーフィル層形成工程）と、
はんだバンプ１０５を溶融させて複合部品１のインターポーザ電極１９ａと回路基板１０３の電極パッドとを電気的に接合する工程（溶融接合工程）と
を含んで成る。
複合部品１のインターポーザ電極１９ａおよび回路基板１０３の電極パッド（不図示）の少なくとも一方に、はんだバンプ１０５を形成する工程（はんだバンプ形成工程）と、
複合部品１のインターポーザ電極１９ａと回路基板１０３の電極パッドとを導電性接着剤を用いて接着する工程（接着工程）と
複合部品１の実装面３と回路基板１０３との間にアンダーフィル層１０１を形成する工程（アンダーフィル層形成工程）と、
はんだバンプ１０５を溶融させて複合部品１のインターポーザ電極１９ａと回路基板１０３の電極パッドとを電気的に接合する工程（溶融接合工程）と
を含んで成る。
【0126】
本開示は、第１，第２実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲で変更可能である。また、第１，第２実施形態で示す構成は、一例であり特に限定されるものではなく、本開示の効果から実質的に逸脱しない範囲で種々の変更をすることができる。
【0127】
前記実施形態では、電子部品層２０は、５つの電子部品２１のうち１以上の電子部品２１が５つ存在したが、これに限定されない。例えば、５つの電子部品２１のうち１以上の電子部品２１が１～４つであってもよい。
【0128】
前記実施形態では、電子部品層２０は、５つの電子部品２１のうち１以上の電子部品２１が５つ存在し、これらが互いに同一種類の電子部品であったが、これに限定されない。例えば、１以上の電子部品２１のうち、少なくとも１つが異なる種類の電子部品であってもよい。
【0129】
前記実施形態では、複合部品１は、インターポーザ電極１９ａを有するインターポーザ構造１０を含むが、これに限定されない。例えば、図７に示すように、インターポーザ電極１９ａを有するインターポーザ構造を有さなくてもよい。図７は、第１実施形態に係る複合部品の変形例を示す拡大断面図であり、第１実施形態に係る複合部品１を示す図２の部分に相当する。
【0130】
前記実施形態では、電子部品層２０として１以上の電子部品２１をインターポーザ構造１０の内部に５つ内蔵されているが、電子部品層２０上に別の電子部品を積層してもよい。かかる場合、別の電子部品は、インターポーザ電極１９ａと電気的に接続させることができる。別の電子部品は、内蔵する電子部品と同一種類であっても、異なる種類であってもよい。
【0131】
前記実施形態では、１つの部品電極２１ｂに対して、２つのＳｉ貫通ビア１７が電気的に接続するように描いているが、これに限定されない。例えば、１つの部品電極２１ｂに対して、１または３以上のＳｉ貫通ビア１７が電気的に接続されるようにしてもよい。これらの中でも、部品電極１つに対して、２以上のＳｉ貫通ビア１７が電気的に接続することが好ましい。１つの部品電極２１ｂに対して、２以上のＳｉ貫通ビア１７が電気的に接続することにより、再配線層１５と複数の電子部品２１との間の寄生インピーダンスがより低減され、インターポーザを使用する電子機器の電気特性が向上する。
【符号の説明】
【0132】
１，１ａ 複合部品
３ （複合部品の）実装面
３ａ 第１湾曲面
３ｂ 屈曲部
１０ インターポーザ構造
１１ 接着層
１１ａ （接着層の）中央部
１１ｂ （接着層の）端部
１１ｃ （接着層の）貫通孔
１３ Ｓｉベース層
１３ａ （Ｓｉベース層の）第１主面
１３ｂ （Ｓｉベース層の）第２主面
１３ｃ （Ｓｉベース層の）貫通孔
１５ 再配線層
１５ａ 誘電膜
１５ｂ 配線
１７ Ｓｉ貫通ビア
１７ａ Ｓｉ貫通ビア本体部
１７ｂ 延出部
１９ インターポーザ電極層
１９ａ インターポーザ電極
２０ 電子部品層
２１ 電子部品
２１ａ 電子部品本体部
２１ｂ 部品電極
２１ｃ 樹脂層
２１ｄ （電子部品本体部の）第３主面
２１ｅ （電子部品本体部の）第４主面（実装面側）
２３ 樹脂封止部
３１ （接着層の）塗布膜
３１ａ （接着層の塗布膜の）中央部
３１ｂ （接着層の塗布膜の）端部
３１ｃ （接着層の塗布膜内の）ボイド
３３ Ｓｉサポート
３５ フォトレジスト膜
３５ａ （フォトレジスト膜の）開口部
１００ 実装構造体
１０１ アンダーフィル層
１０１ａ （アンダーフィル層の）塗布膜
１０１ｂ （アンダーフィル層の）上面
１０１ｃ （アンダーフィル層の）ボイド
１０３ 回路基板
１０５ はんだバンプ
３ （複合部品の）実装面
３ａ 第１湾曲面
３ｂ 屈曲部
１０ インターポーザ構造
１１ 接着層
１１ａ （接着層の）中央部
１１ｂ （接着層の）端部
１１ｃ （接着層の）貫通孔
１３ Ｓｉベース層
１３ａ （Ｓｉベース層の）第１主面
１３ｂ （Ｓｉベース層の）第２主面
１３ｃ （Ｓｉベース層の）貫通孔
１５ 再配線層
１５ａ 誘電膜
１５ｂ 配線
１７ Ｓｉ貫通ビア
１７ａ Ｓｉ貫通ビア本体部
１７ｂ 延出部
１９ インターポーザ電極層
１９ａ インターポーザ電極
２０ 電子部品層
２１ 電子部品
２１ａ 電子部品本体部
２１ｂ 部品電極
２１ｃ 樹脂層
２１ｄ （電子部品本体部の）第３主面
２１ｅ （電子部品本体部の）第４主面（実装面側）
２３ 樹脂封止部
３１ （接着層の）塗布膜
３１ａ （接着層の塗布膜の）中央部
３１ｂ （接着層の塗布膜の）端部
３１ｃ （接着層の塗布膜内の）ボイド
３３ Ｓｉサポート
３５ フォトレジスト膜
３５ａ （フォトレジスト膜の）開口部
１００ 実装構造体
１０１ アンダーフィル層
１０１ａ （アンダーフィル層の）塗布膜
１０１ｂ （アンダーフィル層の）上面
１０１ｃ （アンダーフィル層の）ボイド
１０３ 回路基板
１０５ はんだバンプ
【図1】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図3J】
【図3K】
【図3L】
【図3M】
【図3N】
【図3O】
【図4】
【図5】
【図6】
【図7】