特許 7557323 ディジタル信号処理装置及びディジタル信号処理装置の制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-18

(45)【発行日】2024-09-27

(54)【発明の名称】ディジタル信号処理装置及びディジタル信号処理装置の制御方法

(51)【国際特許分類】

   G10H 1/00 20060101AFI20240919BHJP

   G10K 15/12 20060101ALI20240919BHJP

   G06F 13/38 20060101ALI20240919BHJP

【ＦＩ】

G10H1/00 C

G10K15/12

G06F13/38 310A

【請求項の数】 5

(21)【出願番号】P 2020160991

(22)【出願日】2020-09-25

(65)【公開番号】P2022054030

(43)【公開日】2022-04-06

【審査請求日】2023-08-22

(73)【特許権者】

【識別番号】000001410

【氏名又は名称】株式会社河合楽器製作所

(74)【代理人】

【識別番号】100090273

【弁理士】

【氏名又は名称】國分 孝悦

(72)【発明者】

【氏名】岡本 誠司

【審査官】土井 悠生

(56)【参考文献】

【文献】特開２０１６－１７７２２６（ＪＰ，Ａ）

【文献】特開２０１１－１９７５５２（ＪＰ，Ａ）

【文献】特開２０１１－００７８８８（ＪＰ，Ａ）

【文献】特開平０９－２４４６４２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ１０Ｈ １／００－７／１２

Ｇ１０Ｋ １５／００－１５／１２

Ｇ０６Ｆ １３／３８－１３／４２

(57)【特許請求の範囲】

【請求項1】

オーディオデータを蓄積するための第１のバッファ・メモリと、
バースト長のオーディオデータをバースト転送するＤＲＡＭと、
サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリに順に書き込み、前記バースト長のバースト転送をするワード数に相当するサンプリング周期数の時間間隔で、前記第１のバッファ・メモリから前記ＤＲＡＭに前記バースト長のオーディオデータをバースト転送するように制御する制御手段とを有し、
前記制御手段は、前記サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリに順に書き込み開始するアドレスに応じて、前記第１のバッファ・メモリから前記ＤＲＡＭにバースト転送する周期の位相をサンプリング周期単位でずらすことにより、前記オーディオデータにサンプリング周期単位の遅延時間を付与することができることを特徴とするディジタル信号処理装置。

【請求項2】

さらに、オーディオデータを蓄積するための第２のバッファ・メモリを有し、
前記制御手段は、前記バースト長のバースト転送をするワード数に相当するサンプリング周期数の時間間隔で、前記ＤＲＡＭから前記第２のバッファ・メモリに前記バースト長のオーディオデータをバースト転送するように制御し、前記サンプリング周期で前記第２のバッファ・メモリに蓄積されているオーディオデータを１ワードずつ順に読み出すことを特徴とする請求項１に記載のディジタル信号処理装置。

【請求項3】

前記制御手段は、前記ＤＲＡＭから前記第２のバッファ・メモリにバースト転送する周期の位相をサンプリング周期単位でずらすことにより、前記オーディオデータにサンプリング周期単位の遅延時間を付与することができることを特徴とする請求項２に記載のディジタル信号処理装置。

【請求項4】

前記ＤＲＡＭは、ＳＤＲＡＭであることを特徴とする請求項１～３のいずれか１項に記載のディジタル信号処理装置。

【請求項5】

オーディオデータを蓄積するための第１のバッファ・メモリと、
バースト長のオーディオデータをバースト転送するＤＲＡＭとを有するディジタル信号処理装置の制御方法であって、
サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリに順に書き込むステップと、
前記バースト長のバースト転送をするワード数に相当するサンプリング周期数の時間間隔で、前記第１のバッファ・メモリから前記ＤＲＡＭに前記バースト長のオーディオデータをバースト転送するように制御するステップとを有し、
前記サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリに順に書き込み開始するアドレスに応じて、前記第１のバッファ・メモリから前記ＤＲＡＭにバースト転送する周期の位相をサンプリング周期単位でずらすことにより、前記オーディオデータにサンプリング周期単位の遅延時間を付与することができることを特徴とするディジタル信号処理装置の制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ディジタル信号処理装置及びディジタル信号処理装置の制御方法に関する。

【背景技術】

【0002】

特許文献１には、ディジタル信号処理装置内で仮想シフトを行うためのアドレス回路が記載されている。アドレス回路は、インデックスレジスタに補助的なインデックスレジスタを組合せ、補助的なインデックスレジスタにインデックスレジスタの下位と同じ値を設定し、上位アドレスをインデックスレジスタより、下位アドレスを補助的なインデックスレジスタより取り出して、通常のインデックス修飾を行い、補助的なインデックスレジスタにインデックスレジスタ下位とポインタを加えた値を設定して仮想シフトのためのアドレス修飾を行う。

【0003】

特許文献２には、第１のカウンタと、第２のカウンタとを有するアドレス発生回路が記載されている。クリア手段は、第１のカウンタに対する計数制御信号により第２のカウンタの内容を選択的にゼロにクリアする。加算器は、第１のカウンタの出力と第２のカウンタの出力とを加算する。

【0004】

特許文献３には、波形信号処理部及びメモリアクセス部を有する音波形データ用ディジタル信号処理装置が記載されている。波形信号処理部は、音波形データにエフェクトを加えるための波形信号処理を、Ｍ個（Ｍは２以上の整数）の時分割波形信号処理によって行う。メモリアクセス部は、波形信号処理の過程において音波形データを遅延させるためにＫ個（ＫはＭ以下の２以上の整数）の時分割波形信号処理に対応するＫ個のバンクを有して外付けされるＤＲＡＭに対し、Ｋ個のバンクにＫ個の互いにずれたタイミングでアクセス開始を可能とするものであり、Ｋ個の時分割波形信号処理の１つから書き込み又は読み出しの要求を受けたとき、ＤＲＡＭに対し、バンクにアクセス開始可能なタイミングで、対応するバンクに対する書き込み又は読み出しのための制御信号を出力することにより、音波形データの書き込み又は読み出しを行う。

【先行技術文献】

【特許文献】

【0005】

【文献】特開昭５８－２９３５号公報

【文献】特開昭６２－５７０６７号公報

【文献】特開２００３－１０８１２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献３では、音波形データにエフェクトを加えるため、音波形データを遅延させる。高品質なエフェクトを加えるためには、遅延時間が異なる多数の遅延信号が必要である。

【0007】

本発明の目的は、サンプリング周期に対してバースト長の倍数の遅延時間を有するオーディオデータの他、サンプリング周期単位の遅延時間を有するオーディオデータを生成することができるようにすることである。

【課題を解決するための手段】

【0008】

本発明のディジタル信号処理装置は、オーディオデータを蓄積するための第１のバッファ・メモリと、バースト長のオーディオデータをバースト転送するＤＲＡＭと、サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリに順に書き込み、前記バースト長のバースト転送をするワード数に相当するサンプリング周期数の時間間隔で、前記第１のバッファ・メモリから前記ＤＲＡＭに前記バースト長のオーディオデータをバースト転送するように制御する制御手段とを有し、前記制御手段は、前記サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリに順に書き込み開始するアドレスに応じて、前記第１のバッファ・メモリから前記ＤＲＡＭにバースト転送する周期の位相をサンプリング周期単位でずらすことにより、前記オーディオデータにサンプリング周期単位の遅延時間を付与することができる。

【0009】

本発明のディジタル信号処理装置の制御方法は、オーディオデータを蓄積するための第１のバッファ・メモリと、バースト長のオーディオデータをバースト転送するＤＲＡＭとを有するディジタル信号処理装置の制御方法であって、サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリに順に書き込むステップと、前記バースト長のバースト転送をするワード数に相当するサンプリング周期数の時間間隔で、前記第１のバッファ・メモリから前記ＤＲＡＭに前記バースト長のオーディオデータをバースト転送するように制御するステップとを有し、前記サンプリング周期でオーディオデータを１ワードずつ前記第１のバッファ・メモリに順に書き込み開始するアドレスに応じて、前記第１のバッファ・メモリから前記ＤＲＡＭにバースト転送する周期の位相をサンプリング周期単位でずらすことにより、前記オーディオデータにサンプリング周期単位の遅延時間を付与することができる。

【発明の効果】

【0010】

本発明によれば、サンプリング周期に対してバースト長の倍数の遅延時間を有するオーディオデータの他、サンプリング周期単位の遅延時間を有するオーディオデータを生成することができる。

【図面の簡単な説明】

【0011】

【図1】図１は、本実施形態によるディジタル信号処理装置の構成例を示す図である。

【図2】図２は、アナログ／ディジタルコンバータのサンプリング周期を示す図である。

【図3】図３（Ａ）及び（Ｂ）は、バッファ・メモリからＳＤＲＡＭへのバースト転送を示す図である。

【図4】図４（Ａ）及び（Ｂ）は、ＳＤＲＡＭからバッファ・メモリへのバースト転送を示す図である。

【発明を実施するための形態】

【0012】

図１は、本実施形態によるディジタル信号処理装置１００の構成例を示す図である。ディジタル信号処理装置１００は、例えば、リバーブを実現するエフェクト装置である。原音が発生すると、原音の直接音と遅延音が合成されて、人間の耳に到達する。直接音は、原音が人間に耳に直接到達する音である。遅延音は、原音が様々な物体に反射することにより生成される遅延時間が異なる複数の遅延音である。ディジタル信号処理装置１００は、原音のオーディオデータに対して、遅延時間が異なる複数の遅延信号を生成し、原音のオーディオデータと複数の遅延信号を合成することにより、リバーブを実現する。高品質なリバーブを実現するためには、遅延時間が異なる多数の遅延信号が必要である。

【0013】

ディジタル信号処理装置１００は、ＣＰＵ１０１と、プログラムＲＯＭ１０２と、ワークＲＡＭ１０３と、バス１０４と、アナログ／ディジタルコンバータ１０５と、ＤＳＰ１０６と、ディジタル／アナログコンバータ１０８と、バス１０９と、ＳＤＲＡＭ１１０と、ＳＤＲＡＭ１１１とを有する。ＤＳＰ１０６は、複数のバッファ・メモリ１０７を有する。以下、ディジタル信号処理装置１００の制御方法を説明する。

【0014】

複数のバッファ・メモリ１０７の各々は、バス１０９に対して、３２ビット（１ワード）幅のオーディオデータを入出力可能である。複数のバッファ・メモリ１０７は、例えば、ＳＲＡＭ（静的ランダムアクセスメモリ）であり、オーディオデータを蓄積することができる。

【0015】

ＳＤＲＡＭ１１０及び１１１は、同期式動的ランダムアクセスメモリであり、ＤＲＡＭ（動的ランダムアクセスメモリ）の一種である。ＳＤＲＡＭ１１０及び１１１は、例えば、ＤＤＲ３のＳＤＲＡＭである。

【0016】

ＳＤＲＡＭ１１０は、バス１０９に対して、１６ビット（１ワード）のオーディオデータを入出力可能である。ＳＤＲＡＭ１１０は、バス１０９に対して、１６ビット（１ワード）のオーディオデータを入出力可能である。

【0017】

複数のバッファ・メモリ１０７の各々は、バス１０９を介して、ＳＤＲＡＭ１１０及び１１１に対して、３２ビット（１ワード）のオーディオデータを入出力することができる。ＳＤＲＡＭ１１０が入出力する１６ビットのオーディオデータは、バッファ・メモリ１０７が入出力する３２ビットのオーディオデータのうちの上位１６ビットのオーディオデータである。ＳＤＲＡＭ１１１が入出力する１６ビットのオーディオデータは、バッファ・メモリ１０７が入出力する３２ビットのオーディオデータのうちの下位１６ビットのオーディオデータである。

【0018】

ＳＤＲＡＭ１１０及び１１１は、バス１０９を介して、複数のバッファ・メモリ１０７の各々に対して、２以上であるバースト長（第１の数）のワード数のオーディオデータをバースト転送する。すなわち、ＳＤＲＡＭ１１０及び１１１は、バス１０９を介して、複数のバッファ・メモリ１０７の各々に対して、１つのアドレス情報を基に、バースト長のワード数のオーディオデータを連続して高速に転送する。バースト長は、例えば、４ワード又は８ワードである。以下、バースト長が８ワードである場合を例に説明する。

【0019】

ＣＰＵ１０１は、中央処理ユニットである。プログラムＲＯＭ（リードオンリーメモリ）１０２は、プログラムを記憶する。ワークＲＡＭ（ランダムアクセスメモリ）１０３は、ＣＰＵ１０１のワーク領域として機能する。ＣＰＵ１０１は、プログラムＲＯＭ１０２に記憶されているプログラムをワークＲＡＭ１０３に展開し、ワークＲＡＭ１０３に展開されたプログラムを実行することにより、ＤＳＰ１０６を制御する。ＤＳＰ１０６は、ディジタルシグナルプロセッサであり、制御部の一種である。

【0020】

アナログ／ディジタルコンバータ１０５は、マイク等から原音のアナログのオーディオ信号を入力し、サンプリング周期で、アナログのオーディオ信号をディジタルの１ワード（３２ビット）のオーディオデータに変換する。オーディオデータは、楽音データ又は音声データである。

【0021】

ＤＳＰ１０６は、サンプリング周期で、アナログ／ディジタルコンバータ１０５により変換されたディジタルのオーディオデータを複数のバッファ・メモリ１０７に１ワードずつ順に書き込む。なお、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５の代わりに、楽音発生装置又はオーディオ受信装置等からディジタルのオーディオデータを入力してもよい。

【0022】

次に、ＤＳＰ１０６は、複数のバッファ・メモリ１０７の各々からＳＤＲＡＭ１１０及び１１１にバースト長のワード数（８ワード）のオーディオデータをバースト転送するように制御する。ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１のライトポインタが示すアドレスに対して、バースト長のワード数（８ワード）のオーディオデータを書き込む。

【0023】

次に、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１から複数のバッファ・メモリ１０７の各々にバースト長のワード数（８ワード）のオーディオデータをバースト転送するように制御する。この際、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１のリードポインタが示すアドレスから、バースト長のワード数（８ワード）のオーディオデータを読み出し、バースト転送するように制御する。ＤＳＰ１０６は、バースト転送により、バースト長のワード数（８ワード）のオーディオデータをバッファ・メモリ１０７に書き込む。

【0024】

ＳＤＲＡＭ１１０及び１１１のライトポインタが示すアドレスとリードポインタが示すアドレスとの差が、原音に対する遅延信号の遅延時間に対応する。

【0025】

ＳＤＲＡＭ１１０及び１１１の代わりに、ＳＲＡＭを用いて、遅延信号を生成することも可能であるが、遅延時間が長い遅延信号を生成するためには、多数のＳＲＡＭが必要になる。ＳＲＡＭは、ＳＤＲＡＭ１１０及び１１１に比べ、高価であるデメリットがある。そこで、本実施形態では、ＳＤＲＡＭ１１０及び１１１を用いて、遅延信号を生成可能にすることにより、コストを低減することができる。また、ＳＤＲＡＭ１１０及び１１１のバースト転送を用いることにより、リアルタイムで多数の遅延信号を高速に生成することができる。

【0026】

次に、ＤＳＰ１０６は、サンプリング周期で、複数のバッファ・メモリ１０７の各々に蓄積されているオーディオデータを１ワードずつ順に読み出すことにより、原音に対する複数の遅延信号を生成する。バッファ・メモリ１０７の読み出しタイミングは、原音に対する遅延信号の遅延時間に対応する。

【0027】

次に、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと、上記の複数の遅延信号とを合成し、合成後のオーディオデータをディジタル／アナログコンバータ１０８に出力する。なお、ＤＳＰ１０６が必ずしも合成しなくてもよく、ＤＳＰ１０６の外部の装置が合成してもよい。

【0028】

ディジタル／アナログコンバータ１０８は、サンプリング周期で、ディジタルの１ワード（３２ビット）のオーディオデータをアナログのオーディオ信号に変換し、アナログのオーディオ信号をオーディオシステムに出力する。オーディオシステムは、アンプ及びスピーカを有し、アンプによりオーディオ信号を増幅し、増幅したオーディオ信号をスピーカにより発音する。これにより、原音に対してリバーブの効果が付与された音が発音される。

【0029】

図２は、アナログ／ディジタルコンバータ１０５のサンプリング周期Ｔ０～Ｔ７を示す図である。アナログ／ディジタルコンバータ１０５は、サンプリング周期Ｔ０～Ｔ７の各々で、アナログのオーディオ信号をディジタルの１ワードのオーディオデータに変換する。ＳＤＲＡＭ１１０及び１１１は、バースト転送周期ＴＴで、バッファ・メモリ１０７に対して、バースト長のワード数（８ワード）のオーディオデータをバースト転送する。バースト転送周期ＴＴは、連続するバースト長の数のサンプリング周期Ｔ０～Ｔ７の合計周期と同じであり、サンプリング周期Ｔ０～Ｔ７を含む。

【0030】

ＳＤＲＡＭ１１０及び１１１は、サンプリング周期Ｔ０～Ｔ７の各々当たり、複数のバッファ・メモリ１０７に対して、最大１０２４回のバースト転送が可能である。すなわち、ＳＤＲＡＭ１１０及び１１１は、バースト転送周期ＴＴ当たり、複数のバッファ・メモリ１０７に対して、最大１０２４回×８＝８１９２回のバースト転送が可能である。１個の遅延モジュールは、ＳＤＲＡＭ１１０及び１１１の１回の書き込みと１回の読み出しで実現されるので、遅延モジュール数は、８１９２回／２＝４０９６個である。

【0031】

ＤＳＰ１０６は、８１９２個のバッファ・メモリ１０７を有する。ＳＤＲＡＭ１１０及び１１１は、バースト転送周期ＴＴで、最大８１９２個のバッファ・メモリ１０７に対して、バースト転送が可能である。

【0032】

ＤＳＰ１０６は、サンプリング周期Ｔ０～Ｔ７の各々当たり、１０２４個のバッファ・メモリ１０７に対して、オーディオデータを１ワードずつ書き込む。そして、ＤＳＰ１０６は、サンプリング周期Ｔ０～Ｔ７の各々当たり、最大１０２４個のバッファ・メモリ１０７に対して、バースト転送が可能である。

【0033】

図３（Ａ）及び（Ｂ）は、バッファ・メモリ１０７からＳＤＲＡＭ１１０及び１１１へのバースト転送を示す図である。

【0034】

図３（Ａ）は、第１のバッファ・メモリ１０７のアクセス方法を示す図である。図３（Ａ）の第１のバッファ・メモリ１０７は、８１９２個のバッファ・メモリ１０７のうちの最大１０２４個のバッファ・メモリ１０７である。第１のバッファ・メモリ１０７は、８ワードのオーディオデータを蓄積可能なリングバッファである。

【0035】

サンプリング周期Ｔ０では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（０）を、第１のバッファ・メモリ１０７の第１のアドレスに書き込む。

【0036】

サンプリング周期Ｔ１は、サンプリング周期Ｔ０に対して、１サンプリング周期後のサンプリング周期である。サンプリング周期Ｔ１では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（１）を、第１のバッファ・メモリ１０７の第２のアドレスに書き込む。

【0037】

サンプリング周期Ｔ２は、サンプリング周期Ｔ０に対して、２サンプリング周期後のサンプリング周期である。サンプリング周期Ｔ２では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（２）を、第１のバッファ・メモリ１０７の第３のアドレスに書き込む。

【0038】

同様に、サンプリング周期Ｔ３～Ｔ６では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（３）～Ｗ（６）を、第１のバッファ・メモリ１０７の第４～第７のアドレスにそれぞれ書き込む。

【0039】

サンプリング周期Ｔ７は、サンプリング周期Ｔ０に対して、７サンプリング周期後のサンプリング周期である。サンプリング周期Ｔ７では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（７）を、第１のバッファ・メモリ１０７の第８のアドレスに書き込む。

【0040】

ＤＳＰ１０６は、サンプリング周期Ｔ７で、最大１０２４個の第１のバッファ・メモリ１０７に蓄積されている８ワードのオーディオデータＷ（０）～Ｗ（７）をＳＤＲＡＭ１１０及び１１１にバースト転送し、８ワードのオーディオデータＷ（０）～Ｗ（７）をＳＤＲＡＭ１１０及び１１１に書き込む。

【0041】

サンプリング周期Ｔ８（Ｔ０）は、サンプリング周期Ｔ０に対して、８サンプリング周期後のサンプリング周期である。サンプリング周期Ｔ８（Ｔ０）では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（８）を、第１のバッファ・メモリ１０７の第１のアドレスに書き込む（上書きする）。

【0042】

同様に、サンプリング周期Ｔ９～Ｔ１５では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（９）～Ｗ（１５）を、第１のバッファ・メモリ１０７の第２～第８のアドレスにそれぞれ書き込む（上書きする）。

【0043】

その後、ＤＳＰ１０６は、サンプリング周期Ｔ１５で、最大１０２４個の第１のバッファ・メモリ１０７に蓄積されている８ワードのオーディオデータＷ（８）～Ｗ（１５）をＳＤＲＡＭ１１０及び１１１にバースト転送し、８ワードのオーディオデータＷ（８）～Ｗ（１５）をＳＤＲＡＭ１１０及び１１１に書き込む。

【0044】

以下、同様に、ＤＳＰ１０６は、バースト転送周期ＴＴで、最大１０２４個の第１のバッファ・メモリ１０７に蓄積されているオーディオデータをＳＤＲＡＭ１１０及び１１１に８ワード単位でバースト転送する。ＤＳＰ１０６は、バースト長のバースト転送をするワード数（８ワード）に相当する８サンプリング周期数の時間間隔で、第１のバッファ・メモリ１０７からＳＤＲＡＭ１１０及び１１１にバースト長のオーディオデータをバースト転送するように制御する。

【0045】

図３（Ｂ）は、第２のバッファ・メモリ１０７のアクセス方法を示す図である。図３（Ｂ）の第２のバッファ・メモリ１０７は、図３（Ａ）の第１のバッファ・メモリ１０７とは異なるバッファ・メモリであり、８１９２個のバッファ・メモリ１０７のうちの最大１０２４個のバッファ・メモリ１０７である。第２のバッファ・メモリ１０７は、８ワードのオーディオデータを蓄積可能なリングバッファである。

【0046】

サンプリング周期Ｔ０では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（０）を、第２のバッファ・メモリ１０７の第８のアドレスに書き込む。

【0047】

サンプリング周期Ｔ１では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（１）を、第２のバッファ・メモリ１０７の第１のアドレスに書き込む。

【0048】

サンプリング周期Ｔ２では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（２）を、第２のバッファ・メモリ１０７の第２のアドレスに書き込む。

【0049】

同様に、サンプリング周期Ｔ３～Ｔ６では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（３）～Ｗ（６）を、第２のバッファ・メモリ１０７の第３～第６のアドレスにそれぞれ書き込む。

【0050】

サンプリング周期Ｔ７では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（７）を、第２のバッファ・メモリ１０７の第７のアドレスに書き込む。

【0051】

サンプリング周期Ｔ８（Ｔ０）では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（８）を、第２のバッファ・メモリ１０７の第８のアドレスに書き込む（上書きする）。

【0052】

ＤＳＰ１０６は、サンプリング周期Ｔ８（Ｔ０）で、最大１０２４個の第２のバッファ・メモリ１０７に蓄積されている８ワードのオーディオデータＷ（１）～Ｗ（８）をＳＤＲＡＭ１１０及び１１１にバースト転送し、８ワードのオーディオデータＷ（１）～Ｗ（８）をＳＤＲＡＭ１１０及び１１１に書き込む。

【0053】

同様に、サンプリング周期Ｔ９～Ｔ１６では、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された１ワードのオーディオデータＷ（９）～Ｗ（１６）を、第２のバッファ・メモリ１０７の第１～第８のアドレスにそれぞれ書き込む（上書きする）。

【0054】

ＤＳＰ１０６は、サンプリング周期Ｔ１６（Ｔ０）で、最大１０２４個の第２のバッファ・メモリ１０７に蓄積されている８ワードのオーディオデータＷ（９）～Ｗ（１６）をＳＤＲＡＭ１１０及び１１１にバースト転送し、８ワードのオーディオデータＷ（９）～Ｗ（１６）をＳＤＲＡＭ１１０及び１１１に書き込む。

【0055】

以下、同様に、ＤＳＰ１０６は、バースト転送周期ＴＴで、最大１０２４個の第２のバッファ・メモリ１０７に蓄積されているオーディオデータをＳＤＲＡＭ１１０及び１１１に８ワード単位でバースト転送する。ＤＳＰ１０６は、バースト長のバースト転送をするワード数（８ワード）に相当する８サンプリング周期数の時間間隔で、第２のバッファ・メモリ１０７からＳＤＲＡＭ１１０及び１１１にバースト長のオーディオデータをバースト転送するように制御する。

【0056】

また、ＤＳＰ１０６は、８１９２個のバッファ・メモリ１０７のうちの他の最大１０２４個のバッファ・メモリ１０７の第７のアドレスからオーディオデータＷ（０）の書き込みを開始し、サンプリング周期Ｔ９（Ｔ１）で、８ワードのオーディオデータＷ（２）～Ｗ（９）をＳＤＲＡＭ１１０及び１１１にバースト転送する。

【0057】

また、ＤＳＰ１０６は、８１９２個のバッファ・メモリ１０７のうちのさらに他の最大１０２４個のバッファ・メモリ１０７の第６のアドレスからオーディオデータＷ（０）の書き込みを開始し、サンプリング周期Ｔ１０（Ｔ２）で、８ワードのオーディオデータＷ（３）～Ｗ（１０）をＳＤＲＡＭ１１０及び１１１にバースト転送する。

【0058】

また、ＤＳＰ１０６は、８１９２個のバッファ・メモリ１０７のうちのさらに他の最大１０２４個のバッファ・メモリ１０７の第５のアドレスからオーディオデータＷ（０）の書き込みを開始し、サンプリング周期Ｔ１１（Ｔ３）で、８ワードのオーディオデータＷ（４）～Ｗ（１１）をＳＤＲＡＭ１１０及び１１１にバースト転送する。

【0059】

また、ＤＳＰ１０６は、８１９２個のバッファ・メモリ１０７のうちのさらに他の最大１０２４個のバッファ・メモリ１０７の第４のアドレスからオーディオデータＷ（０）の書き込みを開始し、サンプリング周期Ｔ１２（Ｔ４）で、８ワードのオーディオデータＷ（５）～Ｗ（１２）をＳＤＲＡＭ１１０及び１１１にバースト転送する。

【0060】

また、ＤＳＰ１０６は、８１９２個のバッファ・メモリ１０７のうちのさらに他の最大１０２４個のバッファ・メモリ１０７の第３のアドレスからオーディオデータＷ（０）の書き込みを開始し、サンプリング周期Ｔ１３（Ｔ５）で、８ワードのオーディオデータＷ（６）～Ｗ（１３）をＳＤＲＡＭ１１０及び１１１にバースト転送する。

【0061】

また、ＤＳＰ１０６は、８１９２個のバッファ・メモリ１０７のうちのさらに他の最大１０２４個のバッファ・メモリ１０７の第２のアドレスからオーディオデータＷ（０）の書き込みを開始し、サンプリング周期Ｔ１４（Ｔ６）で、８ワードのオーディオデータＷ（７）～Ｗ（１４）をＳＤＲＡＭ１１０及び１１１にバースト転送する。

【0062】

以上のように、ＤＳＰ１０６は、バースト長の数（第１の数）の連続するサンプリング周期Ｔ０～Ｔ７のうちのサンプリング周期Ｔ７において、図３（Ａ）の第１のバッファ・メモリとＳＤＲＡＭ１１０，１１１との間でバースト長の数のワード数のオーディオデータをバースト転送するように制御する。また、ＤＳＰ１０６は、バースト長の数の連続するサンプリング周期Ｔ０～Ｔ７のうちのサンプリング周期Ｔ７とは異なるサンプリング周期Ｔ０（Ｔ８）において、図３（Ｂ）の第２のバッファ・メモリ１０７とＳＤＲＡＭ１１０，１１１との間でバースト長の数のワード数のオーディオデータをバースト転送するように制御する。

【0063】

ＤＳＰ１０６は、サンプリング周期でオーディオデータを１ワードずつバッファ・メモリ１０７の任意のアドレスから順に書き込み開始し、バッファ・メモリ１０７からＳＤＲＡＭ１１０及び１１１にバースト転送する周期の位相をサンプリング周期単位でずらすことにより、オーディオデータにサンプリング周期単位の遅延時間を付与することができる。

【0064】

図４（Ａ）及び（Ｂ）は、ＳＤＲＡＭ１１０及び１１１からバッファ・メモリ１０７へのバースト転送を示す図である。

【0065】

図４（Ａ）は、第３のバッファ・メモリ１０７のアクセス方法を示す図である。図４（Ａ）の第３のバッファ・メモリ１０７は、図３（Ａ）の第１のバッファ・メモリ１０７及び図３（Ｂ）の第２のバッファ・メモリ１０７とは異なるバッファ・メモリであり、８１９２個のバッファ・メモリ１０７のうちの最大１０２４個のバッファ・メモリ１０７である。第３のバッファ・メモリ１０７は、８ワードのオーディオデータを蓄積可能なリングバッファである。

【0066】

サンプリング周期Ｔ０では、ＤＳＰ１０６は、図３（Ａ）又は（Ｂ）等で書き込まれた８ワードのオーディオデータをＳＤＲＡＭ１１０及び１１１のリードポインタが示すアドレスから読み出す。例えば、ＤＳＰ１０６は、図３（Ａ）で書き込まれた８ワードのオーディオデータＷ（０）～Ｗ（７）をＳＤＲＡＭ１１０及び１１１のリードポインタが示すアドレスから読み出す。ＳＤＲＡＭ１１０及び１１１のライトポインタが示すアドレスとリードポインタが示すアドレスとの差が、原音に対する遅延信号の遅延時間に対応する。そして、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１から第３のバッファ・メモリ１０７に８ワードのオーディオデータＷ（０）～Ｗ（７）をバースト転送し、８ワードのオーディオデータＷ（０）～Ｗ（７）を第３のバッファ・メモリ１０７に書き込む。

【0067】

サンプリング周期Ｔ０では、ＤＳＰ１０６は、第３のバッファ・メモリ１０７の第１のアドレスに蓄積されている１ワードのオーディオデータＷ（０）を読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0068】

サンプリング周期Ｔ１では、ＤＳＰ１０６は、第３のバッファ・メモリ１０７の第２のアドレスに蓄積されている１ワードのオーディオデータＷ（１）を読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0069】

サンプリング周期Ｔ２では、ＤＳＰ１０６は、第３のバッファ・メモリ１０７の第３のアドレスに蓄積されている１ワードのオーディオデータＷ（２）を読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0070】

同様に、サンプリング周期Ｔ３～Ｔ６では、ＤＳＰ１０６は、第３のバッファ・メモリ１０７の第４～第７のアドレスに蓄積されているオーディオデータＷ（３）～Ｗ（６）を読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0071】

サンプリング周期Ｔ７では、ＤＳＰ１０６は、第３のバッファ・メモリ１０７の第８のアドレスに蓄積されている１ワードのオーディオデータＷ（７）を読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0072】

同様に、サンプリング周期Ｔ８～Ｔ１５では、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１に書き込まれたオーディオデータＷ（８）～Ｗ（１５）を第３のバッファ・メモリ１０７に書き込み、オーディオデータＷ（８）～Ｗ（１５）を順に読み出す。以下、ＤＳＰ１０６は、同様の処理を繰り返す。

【0073】

以上のように、ＤＳＰ１０６は、バースト長のバースト転送をするワード数（８ワード）に相当する８サンプリング周期数の時間間隔で、ＳＤＲＡＭ１１０及び１１１から第３のバッファ・メモリ１０７にバースト長のオーディオデータをバースト転送するように制御し、サンプリング周期で第３のバッファ・メモリ１０７に蓄積されているオーディオデータを１ワードずつ順に読み出す。

【0074】

図４（Ｂ）は、第４のバッファ・メモリ１０７のアクセス方法を示す図である。図４（Ｂ）の第４のバッファ・メモリ１０７は、第１～第３のバッファ・メモリ１０７とは異なるバッファ・メモリであり、８１９２個のバッファ・メモリ１０７のうちの最大１０２４個のバッファ・メモリ１０７である。第４のバッファ・メモリ１０７は、８ワードのオーディオデータを蓄積可能なリングバッファである。

【0075】

サンプリング周期Ｔ１では、ＤＳＰ１０６は、図３（Ａ）又は（Ｂ）等で書き込まれた８ワードのオーディオデータをＳＤＲＡＭ１１０及び１１１のリードポインタが示すアドレスから読み出す。例えば、ＤＳＰ１０６は、図３（Ａ）で書き込まれた８ワードのオーディオデータＷ（０）～Ｗ（７）をＳＤＲＡＭ１１０及び１１１のリードポインタが示すアドレスから読み出す。そして、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１から第４のバッファ・メモリ１０７に８ワードのオーディオデータＷ（０）～Ｗ（７）をバースト転送し、８ワードのオーディオデータＷ（０）～Ｗ（７）を第４のバッファ・メモリ１０７に書き込む。

【0076】

サンプリング周期Ｔ１では、ＤＳＰ１０６は、第４のバッファ・メモリ１０７の第１のアドレスに蓄積されている１ワードのオーディオデータＷ（０）を読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0077】

サンプリング周期Ｔ２では、ＤＳＰ１０６は、第４のバッファ・メモリ１０７の第２のアドレスに蓄積されている１ワードのオーディオデータＷ（１）を読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0078】

サンプリング周期Ｔ３では、ＤＳＰ１０６は、第４のバッファ・メモリ１０７の第３のアドレスに蓄積されている１ワードのオーディオデータＷ（２）を読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0079】

同様に、サンプリング周期Ｔ４～Ｔ７では、ＤＳＰ１０６は、第４のバッファ・メモリ１０７の第４～第７のアドレスに蓄積されているオーディオデータＷ（３）～Ｗ（６）を読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0080】

サンプリング周期Ｔ８（Ｔ０）では、ＤＳＰ１０６は、第４のバッファ・メモリ１０７の第８のアドレスに蓄積されている１ワードのオーディオデータＷ（７）を読み出すことにより、遅延信号を生成する。そして、ＤＳＰ１０６は、アナログ／ディジタルコンバータ１０５により変換された原音のオーディオデータと遅延信号とを合成する。

【0081】

同様に、サンプリング周期Ｔ９～Ｔ１６では、ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１に書き込まれたオーディオデータＷ（８）～Ｗ（１５）を第４のバッファ・メモリ１０７に書き込み、オーディオデータＷ（８）～Ｗ（１５）を順に読み出す。以下、ＤＳＰ１０６は、同様の処理を繰り返す。

【0082】

ＤＳＰ１０６は、バースト長のバースト転送をするワード数（８ワード）に相当する８サンプリング周期数の時間間隔で、ＳＤＲＡＭ１１０及び１１１から第４のバッファ・メモリ１０７にバースト長のオーディオデータをバースト転送するように制御し、サンプリング周期で第４のバッファ・メモリ１０７に蓄積されているオーディオデータを１ワードずつ順に読み出す。

【0083】

以上のように、ＤＳＰ１０６は、バースト長の数（第１の数）の連続するサンプリング周期Ｔ０～Ｔ７のうちのサンプリング周期Ｔ０において、図４（Ａ）の第３のバッファ・メモリとＳＤＲＡＭ１１０，１１１との間でバースト長の数のワード数のオーディオデータをバースト転送するように制御する。また、ＤＳＰ１０６は、バースト長の数の連続するサンプリング周期Ｔ０～Ｔ７のうちのサンプリング周期Ｔ０とは異なるサンプリング周期Ｔ１において、図４（Ｂ）の第４のバッファ・メモリ１０７とＳＤＲＡＭ１１０，１１１との間でバースト長の数のワード数のオーディオデータをバースト転送するように制御する。

【0084】

ＤＳＰ１０６は、ＳＤＲＡＭ１１０及び１１１からバッファ・メモリ１０７にバースト転送する周期の位相をサンプリング周期単位でずらすことにより、オーディオデータにサンプリング周期単位の遅延時間を付与することができる。

【0085】

ＳＤＲＡＭ１１０及び１１１は、サンプリング周期Ｔ０～Ｔ７の各々で、９１９２個のバッファ・メモリ１０７のうちの１０２４個のバッファ・メモリ１０７に対して、バースト転送により、オーディオデータを書き込み又は読み出しを行うことができる。

【0086】

図３（Ａ）及び（Ｂ）のように、ＤＳＰ１０６は、サンプリング周期Ｔ０～Ｔ７のすべてで、バッファ・メモリ１０７からＳＤＲＡＭ１１０及び１１１にバースト転送することができる。また、図４（Ａ）及び（Ｂ）のように、ＤＳＰ１０６は、サンプリング周期Ｔ０～Ｔ７のすべてで、ＳＤＲＡＭ１１０及び１１１からバッファ・メモリ１０７にバースト転送することができる。

【0087】

これにより、ＤＳＰ１０６は、サンプリング周期の８の倍数の遅延時間を有する遅延信号だけでなく、サンプリング周期単位の遅延時間を有する遅延信号を生成することができる。

【0088】

ＤＳＰ１０６は、図３（Ａ）のようにサンプリング周期Ｔ０でバッファ・メモリ１０７に書き込んだオーディオデータＷ（０）を、図４（Ａ）のようにサンプリング周期Ｔ０でバッファ・メモリ１０７から読み出すと、サンプリング周期の８の倍数の遅延時間を有する遅延信号を生成することができる。

【0089】

また、ＤＳＰ１０６は、図３（Ａ）のようにサンプリング周期Ｔ０でバッファ・メモリ１０７に書き込んだオーディオデータＷ（０）を、図４（Ｂ）のようにサンプリング周期Ｔ１でバッファ・メモリ１０７から読み出すと、（サンプリング周期の８の倍数）＋（サンプリング周期）×１の遅延時間を有する遅延信号を生成することができる。

【0090】

また、ＤＳＰ１０６は、図３（Ａ）のようにサンプリング周期Ｔ０でバッファ・メモリ１０７に書き込んだオーディオデータＷ（０）を、サンプリング周期Ｔ２でバッファ・メモリ１０７から読み出すと、（サンプリング周期の８の倍数）＋（サンプリング周期）×２の遅延時間を有する遅延信号を生成することができる。

【0091】

同様に、ＤＳＰ１０６は、図３（Ａ）のようにサンプリング周期Ｔ０でバッファ・メモリ１０７に書き込んだオーディオデータＷ（０）を、サンプリング周期Ｔ３～Ｔ７でバッファ・メモリ１０７から読み出すと、（サンプリング周期の８の倍数）＋（サンプリング周期）×３～（サンプリング周期の８の倍数）＋（サンプリング周期）×７の遅延時間を有する遅延信号を生成することができる。

【0092】

また、ＤＳＰ１０６は、サンプリング周期Ｔ１でバッファ・メモリ１０７に書き込んだオーディオデータを、サンプリング周期Ｔ０でバッファ・メモリ１０７から読み出すと、（サンプリング周期の８の倍数）－（サンプリング周期）×１の遅延時間を有する遅延信号を生成することができる。

【0093】

以上のように、ＤＳＰ１０６は、９１９２個のバッファ・メモリ１０７のバッファ・メモリ１０７を用い、サンプリング周期Ｔ０～Ｔ７のすべてで、ＳＤＲＡＭ１１０及び１１１のバースト転送を可能にする。これにより、ＤＳＰ１０６は、遅延時間が異なる多数の遅延信号を生成し、原音のオーディオデータと多数の遅延信号を合成することにより、高品質のリバーブを実現することができる。

【0094】

なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

【符号の説明】

【0095】

１００ ディジタル信号処理装置
１０１ ＣＰＵ
１０２ プログラムＲＯＭ
１０３ ワークＲＡＭ
１０４ バス
１０５ アナログ／ディジタルコンバータ
１０６ ＤＳＰ
１０７ バッファ・メモリ
１０８ ディジタル／アナログコンバータ
１０９ バス
１１０，１１１ ＳＤＲＡＭ

【図1】

【図2】

【図3】

【図4】