特許 7557525 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-09-18

(45)【発行日】2024-09-27

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240919BHJP

   H01L 25/07 20060101ALI20240919BHJP

   H01L 25/18 20230101ALI20240919BHJP

   H01L 23/36 20060101ALI20240919BHJP

   H01L 23/29 20060101ALI20240919BHJP

【ＦＩ】

H01L23/12 F

H01L23/12 Q

H01L25/04 C

H01L23/36 C

H01L23/36 A

【請求項の数】 19

(21)【出願番号】P 2022505857

(86)(22)【出願日】2021-02-12

(86)【国際出願番号】 JP2021005346

(87)【国際公開番号】W WO2021182016

(87)【国際公開日】2021-09-16

【審査請求日】2023-11-10

(31)【優先権主張番号】P 2020040872

(32)【優先日】2020-03-10

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100135389

【弁理士】

【氏名又は名称】臼井 尚

(74)【代理人】

【識別番号】100168044

【弁理士】

【氏名又は名称】小淵 景太

(72)【発明者】

【氏名】▲濱▼ 憲治

(72)【発明者】

【氏名】石松 祐司

(72)【発明者】

【氏名】原 英夫

【審査官】井上 和俊

(56)【参考文献】

【文献】国際公開第２０１９／２４４３７２（ＷＯ，Ａ１）

【文献】特開２００１－３５２０３１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／１２

Ｈ０１Ｌ ２５／０７

Ｈ０１Ｌ ２３／３６

Ｈ０１Ｌ ２３／２９

(57)【特許請求の範囲】

【請求項1】

厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、
前記基板主面上に形成された導電性材料からなる導電部と、
前記基板主面上に一部が配置される第１リード上に配置されたスイッチング素子と、
前記導電部と電気的に接続されて前記スイッチング素子の駆動を制御する制御チップ、および、前記制御チップを覆う樹脂を有し、かつ、前記基板主面上に配置される制御装置と、
前記導電部と電気的に接続される電子素子を有し、かつ、前記基板主面上に配置された電子部品と、
前記基板および前記第１リードの少なくとも一部、前記制御装置の前記樹脂および前記電子部品を覆う封止樹脂と、
を備え、
前記導電部は、前記厚さ方向視において、前記制御装置の前記樹脂または前記電子部品に重なる重なり配線であって、前記制御装置の前記樹脂または前記電子部品に重なる範囲において前記制御装置または前記電子部品に導通接合しない重なり配線を含んでいる、半導体装置。

【請求項2】

前記電子部品は、前記基板主面に対向し、かつ、絶縁性材料からなり前記電子素子の少なくとも一部を覆う絶縁部を有する対向面をさらに備え、
前記重なり配線は、前記厚さ方向視において、前記対向面のうち前記絶縁部にのみ重なる、請求項１に記載の半導体装置。

【請求項3】

前記対向面は、全面が前記絶縁部である、請求項２に記載の半導体装置。

【請求項4】

前記電子部品は、前記電子素子を覆う第２樹脂を備え、
前記第２樹脂の一部が、前記絶縁部である、請求項２または３に記載の半導体装置。

【請求項5】

前記電子素子は、受動素子である、請求項１ないし４のいずれかに記載の半導体装置。

【請求項6】

前記封止樹脂は、前記制御装置の前記樹脂と前記導電部との間にも介在する、請求項１ないし５のいずれかに記載の半導体装置。

【請求項7】

前記制御チップは、前記スイッチング素子に駆動信号を出力する、請求項１ないし６のいずれかに記載の半導体装置。

【請求項8】

前記第１リードは、前記基板よりも熱伝導率が高い、請求項１ないし７のいずれかに記載の半導体装置。

【請求項9】

前記基板主面上に形成され、前記導電部を構成する導電性材料を含む接合部をさらに備え、
前記第１リードは、接合材を介して、前記接合部に接合されている、請求項１ないし８のいずれかに記載の半導体装置。

【請求項10】

前記第１リードは、一部が前記封止樹脂に覆われており、他の一部が前記封止樹脂から露出している、請求項１ないし９のいずれかに記載の半導体装置。

【請求項11】

前記第１リードから離間し、かつ、導電性接合材を介して前記導電部に接合されて配置された第２リードをさらに備え、
前記第２リードは、一部が前記封止樹脂に覆われており、他の一部が前記封止樹脂から 露出している、請求項１ないし１０のいずれかに記載の半導体装置。

【請求項12】

前記導電部は、
前記制御装置に導通接合された第１パッドと、
前記第２リードに導通接合された第２パッドと、
をさらに含み、
前記重なり配線は、前記第１パッドおよび前記第２パッドに接続している、請求項１１に記載の半導体装置。

【請求項13】

前記導電部は、
前記制御装置に導通接合された第１パッドと、
前記スイッチング素子に導通接続された第２パッドと、
をさらに含み、
前記重なり配線は、前記第１パッドおよび前記第２パッドに接続している、請求項１ないし１１のいずれかに記載の半導体装置。

【請求項14】

前記導電部と電気的に接続され、かつ、前記基板主面上に配置された第２の電子部品をさらに備え、
前記導電部は、
前記制御装置に導通接合された第１パッドと、
前記第２の電子部品に導通接合された第２パッドと、
をさらに含み、
前記重なり配線は、前記第１パッドおよび前記第２パッドに接続している、請求項１ないし１１のいずれかに記載の半導体装置。

【請求項15】

前記重なり配線は、前記制御装置に導通しない、請求項１ないし１１のいずれかに記載の半導体装置。

【請求項16】

前記スイッチング素子は、前記第１リードに接合される裏面電極を備えて電力のスイッチングを制御するパワートランジスタである、請求項１ないし１５のいずれかに記載の半導体装置。

【請求項17】

前記スイッチング素子は、ＳｉＣ基板からなる、請求項１ないし１６のいずれかに記載の半導体装置。

【請求項18】

前記基板裏面は、前記封止樹脂から露出している、請求項１ないし１７のいずれかに記載の半導体装置。

【請求項19】

前記基板は、セラミックからなる、請求項１ないし１８のいずれかに記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、半導体装置に関する。

【背景技術】

【0002】

種々の半導体装置の一つとして、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）と称されるものがある。このような半導体装置は、半導体チップと、半導体チップを制御する制御チップと、半導体チップおよび制御チップを覆う封止樹脂とを備えている（特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０２０－４８９３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

制御チップには、複数種類の制御信号の入出力がある。制御信号の数が増えるほど、制御チップへの導通経路の数を増やす必要があるが、これらの導通経路を従来のように金属製の複数のリードによって構成しようとすると、半導体装置のさらなる高集積化が困難となりうる。

【0005】

本開示は、上記した事情のもとで考え出されたものであって、より高集積化を可能とする半導体装置を提供することをその一の課題とする。

【課題を解決するための手段】

【0006】

本開示の第１の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、前記基板主面上に形成された導電性材料からなる導電部と、前記導電部と電気的に接続され、かつ、前記基板主面上に配置された電子部品と、前記基板の少なくとも一部、および、前記電子部品を覆う封止樹脂とを備える。前記導電部は、前記厚さ方向視において、前記電子部品に重なる重なり配線であって、前記電子部品に重なる範囲において前記電子部品に導通接合しない重なり配線を含んでいる。

【0007】

上述の半導体装置によると、電子部品への導通経路を、基板主面上に形成された導電部によって構成できる。したがって、たとえば金属製のリードによって導通経路を構成する場合と比べて、導通経路の細線化や高密度化を図ることが可能である。また、重なり配線は、厚さ方向視において、電子部品に重なって配置されている。したがって、導通経路を電子部品に重ならないように迂回させて配置する場合と比べて、導通経路の短縮化が可能であり、また、導通経路の設計の自由度が大きくなる。したがって、半導体装置Ａ１の高集積化を促進できる。

【0008】

本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

【図面の簡単な説明】

【0009】

【図1】本開示の第１実施形態に係る半導体装置を示す斜視図である。

【図2】図１の半導体装置を示す平面図である。

【図3】図１の半導体装置を示す平面図であり、封止樹脂を透過した図である。

【図4】図１の半導体装置を示す底面図である。

【図5】図３のＶ－Ｖ線に沿う断面図である。

【図6】図３の部分拡大図である。

【図7】図６のＶＩＩ－ＶＩＩ線に沿う断面図である。

【図8】図１の半導体装置の基板を示す平面図である。

【図9】図１の半導体装置の製造方法の一例の一工程を示すフローチャートである。

【図10】本開示の第２実施形態に係る半導体装置を示す断面図である。

【図11】図１０の一部を拡大した部分拡大断面図である。

【図12】本開示の第３実施形態に係る半導体装置を示す平面図であり、封止樹脂を透過した図である。

【図13】本開示の第４実施形態に係る半導体装置を示す断面図である。

【図14】図１３の一部を拡大した部分拡大断面図である。

【図15】図１３の一部を拡大した部分拡大断面図である。

【発明を実施するための形態】

【0010】

以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。

【0011】

本開示において、「ある物Ａがある物Ｂに形成されている」および「ある物Ａがある物Ｂ上に形成されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接形成されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに形成されていること」を含む。同様に、「ある物Ａがある物Ｂに配置されている」および「ある物Ａがある物Ｂ上に配置されている」とは、特段の断りのない限り、「ある物Ａがある物Ｂに直接配置されていること」、および、「ある物Ａとある物Ｂとの間に他の物を介在させつつ、ある物Ａがある物Ｂに配置されていること」を含む。同様に、「ある物Ａがある物Ｂ上に位置している」とは、特段の断りのない限り、「ある物Ａがある物Ｂに接して、ある物Ａがある物Ｂ上に位置していること」、および、「ある物Ａとある物Ｂとの間に他の物が介在しつつ、ある物Ａがある物Ｂ上に位置していること」を含む。また、「ある物Ａがある物Ｂにある方向に見て重なる」とは、特段の断りのない限り、「ある物Ａがある物Ｂのすべてに重なること」、および、「ある物Ａがある物Ｂの一部に重なること」を含む。

【0012】

＜第１実施形態＞
図１～図８は、本開示に係る半導体装置の一例を示している。本実施形態の半導体装置Ａ１は、複数のリード１、基板２、複数の接合部２５、導電部３、２個の半導体チップ４、２個の制御装置５、複数の受動素子６、複数のワイヤ７１、複数のワイヤ７２、および封止樹脂８を備えている。本実施形態において、半導体装置Ａ１は、ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）である。半導体装置Ａ１は、たとえば、エアーコンディショナーやモータ制御機器などの用途に用いられる。

【0013】

図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す平面図である。図３は、半導体装置Ａ１を示す平面図であり、封止樹脂８を透過した図である。なお、図３においては、封止樹脂８の外形を想像線（二点鎖線）で示している。図４は、半導体装置Ａ１を示す底面図である。図５は、図３のＶ－Ｖ線に沿う断面図である。図６は、図３の部分拡大図である。図７は、図６のＶＩＩ－ＶＩＩ線に沿う断面図である。なお、図７においては、封止樹脂８を省略している。図８は、基板２を示す平面図である。

【0014】

説明の便宜上、基板２の厚さ方向（平面視方向）をｚ方向とし、ｚ方向に直交する基板２の一方の辺に沿う方向（図２～図４における左右方向）をｘ方向、ｚ方向およびｘ方向に直交する方向（図２～図４における上下方向）をｙ方向とする。ｚ方向は「厚さ方向」の一例である。

【0015】

基板２は、板状であり、ｚ方向視の形状がｘ方向に長い矩形状である。基板２の厚さ（ｚ方向の寸法）は、たとえば０．１ｍｍ～１．０ｍｍ程度である。なお、基板２の各寸法は限定されない。基板２は、絶縁性の材料からなる。基板２の材料は、特に限定されない。基板２の材料としては、たとえば、封止樹脂８の材料よりも熱伝導率が高い材料が好ましい。基板２の材料としては、たとえばアルミナ（Ａｌ₂Ｏ₃）、窒化珪素（ＳｉＮ）、窒化アルミ（ＡｌＮ）、ジルコニア入りアルミナ等のセラミックが挙げられる。

【0016】

基板２は、基板主面２１および基板裏面２２を有する。基板主面２１および基板裏面２２は、ｚ方向において互いに反対側を向く面であり、ともにｚ方向に対して直交する平坦面である。基板主面２１は、図５の上方を向く面である。基板主面２１には、導電部３および複数の接合部２５が形成されており、複数のリード１および複数の電子部品が搭載されている。複数の電子部品には、２個の半導体チップ４、２個の制御装置５、および複数の受動素子６が含まれている。基板裏面２２は、図５の下方を向く面である。図４に示すように、基板裏面２２は、封止樹脂８から露出している。基板主面２１および基板裏面２２の形状は、ともに矩形状である。なお、基板２の形状は限定されない。

【0017】

導電部３は、基板２上に形成されている。本実施形態においては、導電部３は、基板２の基板主面２１上に形成されている。導電部３は、導電性材料からなる。導電部３を構成する導電性材料は特に限定されない。導電部３の導電性材料としては、たとえば銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）等を含むものが挙げられる。以降の説明においては、導電部３が銀を含む場合を例に説明する。なお、導電部３は、銀に代えて銅を含んでいてもよいし、銀または銅に代えて金を含んでいてもよい。あるいは、導電部３は、Ａｇ－ＰｔやＡｇ－Ｐｄを含んでいてもよい。導電部３の形成手法は限定されず、たとえばこれらの金属を含むペーストを焼成することによって形成される。導電部３の厚さは特に限定されず、たとえば５μｍ～３０μｍ程度である。

【0018】

導電部３の形状は特に限定されない。本実施形態では、導電部３は、たとえば図８に示すように、複数の第１パッド３１、複数の第２パッド３２、および複数の接続配線３３を含んでいる。各第１パッド３１は、たとえば長矩形状であり、制御装置５が導通接合されている。なお、第１パッド３１の形状は限定されない。各第１パッド３１は、互いに離間して配置されている。各第２パッド３２は、たとえば矩形状であり、リード１５（後述）、半導体チップ４、および受動素子６のいずれかが導通接続されている。なお、第２パッド３２の形状は限定されない。各第２パッド３２は、互いに離間して配置されている。各接続配線３３は、第１パッド３１のいずれかと第２パッド３２のいずれかとに接続している。また、接続配線３３には、２個の第１パッド３１に接続しているものもある。また、第１パッド３１および第２パッド３２には、接続配線３３に接続されていないものもある。接続配線３３は、制御装置５が導通接合される第１パッド３１に接続しているので制御装置５に導通するが、制御装置５に導通接合していない。

【0019】

本実施形態では、一部の接続配線３３は、ｚ方向視において、制御装置５に重なっている。つまり、当該接続配線３３は、基板２の基板主面２１と制御装置５との間に配置されている。接続配線３３のうち制御装置５に重なっている部分を含むものが、「重なり配線」の一例である。

【0020】

本実施形態では、図３および図８に示すように、接続配線３３には、接続配線３３ａ，３３ｂ，３３ｃ，３３ｄ，３３ｅ，３３ｆ，３３ｇ，３３ｈが含まれている。接続配線３３ａは、制御装置５ａ（後述）に重なっており、制御装置５ａに導通接合された第１パッド３１と、ワイヤ７２を介して半導体チップ４ａ（後述）に導通接続された第２パッド３２とに接続している。接続配線３３ｂは、制御装置５ａに重なっており、制御装置５ａに 導通接合された第１パッド３１と、リード１５に導通接合された第２パッド３２とに接続している。接続配線３３ｃは、制御装置５ｂ（後述）に重なっており、制御装置５ｂに導通接合された第１パッド３１と、リード１５に導通接合された第２パッド３２とに接続している。接続配線３３ｄは、制御装置５ａに重なっており、制御装置５ａに導通接合された第１パッド３１と、制御装置５ｂに導通接合された第１パッド３１と、リード１５に導通接合された第２パッド３２とに接続している。

【0021】

接続配線３３ｅは、制御装置５ｂに重なっており、制御装置５ｂに導通接合された第１パッド３１と、ワイヤ７２を介して半導体チップ４ｂ（後述）に導通接続された第２パッド３２とに接続している。接続配線３３ｆは、制御装置５ｂに重なっており、制御装置５ｂに導通接合された第１パッド３１と、ワイヤ７２を介して半導体チップ４ｂに導通接続され、かつ、受動素子６に導通接合された第２パッド３２とに接続している。接続配線３３ｇは、制御装置５ｂに重なっており、制御装置５ｂに導通接合された第１パッド３１と、受動素子６に導通接合された第２パッド３２とに接続している。接続配線３３ｈは、制御装置５ｂに重なっており、制御装置５ｂに導通接合された第１パッド３１と、リード１５に導通接合された第２パッド３２とに接続している。各接続配線３３の配置および形状は限定されず、上記したものは一例に過ぎない。

【0022】

複数の接合部２５は、図８に示すように、基板２上に形成されている。本実施形態においては、複数の接合部２５は、基板２の基板主面２１上のｙ方向の一方側（図８において下側）寄りに形成されている。接合部２５の材料は特に限定されず、たとえば、基板２とリード１とを接合可能な材料で構成されている。接合部２５は、たとえば導電性材料からなる。接合部２５を構成する導電性材料は特に限定されない。接合部２５の導電性材料としては、たとえば銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）等を含むものが挙げられる。以降の説明においては、接合部２５が銀を含む場合を例に説明する。この例における接合部２５は、導電部３を構成する導電性材料と同じものを含む。なお、接合部２５は、銀に代えて銅を含んでいてもよいし、銀または銅に代えて金を含んでいてもよい。あるいは、接合部２５は、Ａｇ－ＰｔやＡｇ－Ｐｄを含んでいてもよい。接合部２５の形成手法は限定されず、たとえば導電部３と同様に、これらの金属を含むペーストを焼成することによって形成される。接合部２５の厚さは特に限定されず、たとえば５μｍ～３０μｍ程度である。

【0023】

本実施形態においては、複数の接合部２５は、図８に示すように、接合部２５１，２５２，２５３を含んでいる。接合部２５１，２５２，２５３は、互いに離間している。接合部２５１は、基板２のｚ方向視におけるｘ方向の一方側（図８において右側）寄りに形成されている。接合部２５１には、リード１１（後述）が接合されている。接合部２５３は、基板２のｚ方向視におけるｘ方向の中央付近に形成されている。接合部２５３には、リード１３（後述）が接合されている。接合部２５２は、接合部２５１を囲むように形成されている。接合部２５２には、リード１２（後述）が接合されている。なお、接合部２５１，２５２，２５３の形状および配置は限定されない。

【0024】

複数のリード１は、金属を含んで構成されており、たとえば基板２よりも熱伝導率が高い。リード１を構成する金属は特に限定されず、たとえば銅（Ｃｕ）、アルミニウム、鉄（Ｆｅ）、無酸素銅、またはこれらの合金（たとえば、Ｃｕ－Ｓｎ合金、Ｃｕ－Ｚｒ合金、Ｃｕ－Ｆｅ合金等）である。また、複数のリード１には、ニッケル（Ｎｉ）めっきが施されていてもよい。複数のリード１は、たとえば、金型を金属板に押し付けるプレス加工により形成されてもよいし、金属板をエッチングでパターニングすることにより形成されてもよい。なお、複数のリード１の形成方法は限定されない。各リード１の厚さは特に限定されず、たとえば０．４ｍｍ～０．８ｍｍ程度である。各リード１は、互いに離間している。

【0025】

本実施形態においては、複数のリード１は、リード１１、リード１２、リード１３、リード１４、および複数のリード１５を含んでいる。リード１１、リード１２、リード１３、およびリード１４は、半導体チップ４への導通経路を構成している。複数のリード１５は、制御装置５または受動素子６への導通経路を構成している。

【0026】

リード１１は、基板２上に配置されており、本実施形態においては、基板主面２１上に配置されている。リード１１は、リード１１は、接合材７５を介して接合部２５に接合されている。接合材７５は、リード１１を接合部２５に接合しうるものであればよい。リード１１からの熱を基板２により効率よく伝達する観点から、接合材７５は、熱伝導率がより高いものが好ましく、たとえば、銀ペースト、銅ペーストやはんだ等が用いられる。ただし、接合材７５は、エポキシ系樹脂やシリコーン系樹脂等の絶縁性材料であってもよい。また、基板２に接合部２５が形成されていない場合、リード１１は、基板２に接合されていてもよい。

【0027】

リード１１の構成は特に限定されない。本実施形態においては、図５に示すように、リード１１を、第１部１１１、第２部１１２、第３部１１３および第４部１１４に区分けして説明する。

【0028】

第１部１１１は、主面１１１ａおよび裏面１１１ｂを有する。主面１１１ａおよび裏面１１１ｂは、ｚ方向において互いに反対側を向く面であり、ともにｚ方向に対して直交する平坦面である。主面１１１ａは、図５の上方を向く面である。主面１１１ａには、半導体チップ４ａが接合されている。裏面１１１ｂは、図５の下方を向く面である。裏面１１１ｂは、接合材７５によって接合部２５に接合されている。第３部１１３および第４部１１４は、封止樹脂８によって覆われている。第３部１１３は、第１部１１１および第４部１１４に繋がっている。第４部１１４は、第３部１１３および第２部１１２に繋がっている。第２部１１２は、第４部１１４の端部に繋がり、リード１１のうち封止樹脂８から突出する部分である。第２部１１２は、ｙ方向において第１部１１１とは反対側に突出している。第２部１１２は、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。図示された例においては、第２部１１２は、ｚ方向において第１部１１１の主面１１１ａが向く側に折り曲げられている。

【0029】

リード１２は、基板２上に配置されており、本実施形態においては、基板主面２１上に配置されている。リード１２は、接合材７５を介して接合部２５に接合されている。リード１２の構成は特に限定されない。本実施形態においては、リード１２の構成は、リード１１の構成と同様である。リード１２には、半導体チップ４ｂが接合されている。

【0030】

リード１３は、基板２上に配置されており、本実施形態においては、基板主面２１上に配置されている。リード１３は、接合材７５を介して接合部２５に接合されている。リード１３の構成は特に限定されない。本実施形態においては、リード１３の構成は、リード１１の構成と同様である。リード１３には、半導体チップ４が接合されていない。

【0031】

リード１４は、本実施形態では、基板２上に配置されておらず、リード１１の第１部１１１および第３部１１３に相当する部位を含んでいない。なお、リード１４の構成はこれに限定されない。

【0032】

複数のリード１５は、それぞれ、基板２上に配置されており、本実施形態においては、基板主面２１上に配置されている。各リード１５は、それぞれ、導電性接合材７６を介して導電部３の第２パッド３２に接合 されている。導電性接合材７６は、リード１５を第２パッド３２に接合し、かつ、リード１５と第２パッド３２とを電気的に接続しうるものであればよい。導電性接合材７６は、たとえば、銀ペースト、銅ペーストやはんだ等が用いられる。

【0033】

リード１５の構成は特に限定されない。本実施形態においては、図５に示すように、リード１５を、第１部１５１、第２部１５２、第３部１５３および第４部１５４に区分けして説明する。

【0034】

第１部１５１は、主面１５１ａおよび裏面１５１ｂを有する。主面１５１ａおよび裏面１５１ｂは、ｚ方向において互いに反対側を向く面であり、ともにｚ方向に対して直交する平坦面である。主面１５１ａは、図５の上方を向く面である。裏面１５１ｂは、図５の下方を向く面である。裏面１５１ｂは、導電性接合材７６によって第２パッド３２に接合されている。第３部１５３および第４部１５４は、封止樹脂８によって覆われている。第３部１５３は、第１部１５１および第４部１５４に繋がっている。第４部１５４は、第３部１５３および第２部１５２に繋がっている。第２部１５２は、第４部１５４の端部に繋がり、リード１５のうち封止樹脂８から突出する部分である。第２部１５２は、ｙ方向において第１部１５１とは反対側に突出している。第２部１５２は、たとえば半導体装置Ａ１を外部の回路に電気的に接続するために用いられる。図示された例においては、第２部１５２は、ｚ方向において第１部１５１の主面１５１ａが向く側に折り曲げられている。

【0035】

２個の半導体チップ４は、それぞれ、いずれかのリード１上に配置されている。２個の半導体チップ４を区別して記載する場合、一方を半導体チップ４ａとし、他方を半導体チップ４ｂとする。両者を区別しない場合は、単に半導体チップ４とする。半導体チップ４の種類や機能は特に限定されず、本実施形態においては、半導体チップ４が、電力を制御するパワートランジスタである場合を例に説明する。半導体チップ４は、たとえばＳｉＣ（炭化シリコン）基板からなるＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）である。なお、半導体チップ４は、ＳｉＣ基板に変えてＳｉ（シリコン）基板からなるＭＯＳＦＥＴであってもよく、たとえばＩＧＢＴ素子を含んでいてもよい。また、ＧａＮ（窒化ガリウム）を含むＭＯＳＦＥＴであってもよい。なお、本実施形態では、半導体装置Ａ１が２個の半導体チップ４を備えている場合を示しているが、これは一例であり、半導体チップ４の個数は、限定されない。

【0036】

半導体チップ４は、ｚ方向視矩形状の板状であり、素子主面４１、素子裏面４２、ソース電極４３、ゲート電極４４、およびドレイン電極４５を備えている。素子主面４１および素子裏面４２は、ｚ方向において互いに反対側を向いている。素子主面４１は、図５の上方を向く面である。素子裏面４２は、図５の下方を向く面である。素子主面４１には、図３に示すように、ソース電極４３およびゲート電極４４が配置されている。また、素子裏面４２には、ドレイン電極４５が配置されている。なお、ソース電極４３、ゲート電極４４、およびドレイン電極４５の形状および配置は限定されない。

【0037】

半導体チップ４ａは、図３および図５に示すように、リード１１上に配置されている。半導体チップ４ａは、図５に示すように、素子裏面４２をリード１１に向けて、導電性接合材（図示略）によってリード１１に接合されている。これにより、半導体チップ４ａのドレイン電極４５は、導電性接合材によって、リード１１に導通接続される。導電性接合材は、たとえば、銀ペースト、銅ペーストやはんだ等が用いられる。また、図３に示すように、半導体チップ４ａのソース電極４３は、ワイヤ７１によって、リード１２に導通接続される。ワイヤ７１は、たとえば、アルミニウム（Ａｌ）や銅（Ｃｕ）からなる。なお、ワイヤ７１の材料、線径、および本数は限定されない。半導体チップ４ｂは、図３に示すように、リード１２上に配置されている。半導体チップ４ｂは、素子裏面４２をリード１２に向けて、導電性接合材（図示略）によってリード１２に接合されている。これにより、半導体チップ４ｂのドレイン電極４５は、導電性接合材によって、リード１２に導通接続される。図３に示すように、半導体チップ４ｂのソース電極４３は、ワイヤ７１によって、リード１４に導通接続される。これにより、半導体チップ４ａのドレイン電極４５と半導体チップ４ｂのソース電極４３とが接続されたブリッジ回路が形成されている。

【0038】

図３に示すように、半導体チップ４ａのソース電極４３およびゲート電極４４は、それぞれ、ワイヤ７２および導電部３を介して、制御装置５ａに導通接続される。ワイヤ７２は、たとえば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、アルミ（Ａｌ）等からなる。なお、ワイヤ７２の材料、線径、および本数は限定されない。制御装置５ａは、駆動信号を半導体チップ４ａのゲート電極４４に入力する。半導体チップ４ｂのソース電極４３およびゲート電極４４は、それぞれ、ワイヤ７２および導電部３を介して、制御装置５ｂに導通接続される。制御装置５ｂは、駆動信号を半導体チップ４ｂのゲート電極４４に入力する。リード１１とリード１４との間に直流電圧が印加され、半導体チップ４ａ，４ｂのゲート電極４４に駆動信号が入力されることで、駆動信号に応じて電圧が切り替るスイッチング信号が、リード１２から出力される。

【0039】

２個の制御装置５は、それぞれ、半導体チップ４の駆動を制御するものであり、基板２の基板主面２１上に配置されている。２個の制御装置５を区別して記載する場合、一方を制御装置５ａとし、他方を制御装置５ｂとする。両者を区別しない場合は、単に制御装置５とする。制御装置５ａは、半導体チップ４ａの駆動を制御する。制御装置５ｂは、半導体チップ４ｂの駆動を制御する。図５に示すように、制御装置５は、ｘ方向視において、半導体チップ４とリード１５との間に位置している。また、図３に示すように、ｙ方向視において、制御装置５ａは半導体チップ４ａに重なり、制御装置５ｂは半導体チップ４ｂに重なっている。制御装置５ａおよび制御装置５ｂの配置は限定されない。

【0040】

制御装置５は、図７に示すように、対向面５０、制御チップ５１、ダイパッド５２、複数のリード５３、樹脂５４、および複数のワイヤ５５を備えている。制御チップ５１は、半導体チップ４の駆動を制御する集積回路であり、半導体チップ４を駆動させる駆動信号を出力する。ダイパッド５２および複数のリード５３は、たとえば銅（Ｃｕ）からなる板状部材である。ダイパッド５２は、制御チップ５１が搭載されている。各リード５３は、ワイヤ５５によって制御チップ５１に導通している。樹脂５４は、制御チップ５１およびワイヤ５５の全体と、各リード５３の一部とを覆っており、たとえばエポキシ樹脂、シリコーンゲル等の絶縁性材料からなる。

【0041】

各リード５３は、樹脂５４のｘ方向の両端部に、ｙ方向に間隔をあけて配列されている。各リード５３は、ｘ方向に沿って延び、各々の一部が樹脂５４のｘ方向の両側面から突出している。各リード５３の樹脂５４から突出した部分が、導電部３の第１パッド３１に導通接合されている。本実施形態では、制御装置５は、ＳＯＰ（Small Outline Package）タイプのパッケージである。制御装置５のパッケージタイプは、ＳＯＰタイプに限定されず、例えばＱＦＰ（Quad Flat Package）タイプ、ＳＯＪ（Small Outline J-lead Package）タイプ等の他のタイプのパッケージであってもよい。各リード５３は、それぞれ、導電性接合材７６を介して導電部３の第１パッド３１に接合されている。

【0042】

対向面５０は、制御装置５を基板２に配置した状態で、基板主面２１に対向する面であり、全面が樹脂５４からなる。本実施形態では、一部の接続配線３３（重なり配線）は、ｚ方向視において、制御装置５に重なっており、基板２の基板主面２１と制御装置５の対向面５０との間に配置されている。制御装置５は、制御チップ５１が樹脂５４によって覆われており、対向面５０に樹脂５４が配置されているので、制御チップ５１が重なり配線に接触することが防止される。制御装置５に代えて、制御チップ５１が基板２に直接配置 されている場合、制御チップ５１が重なり配線に接触するので、重なり配線を用いることができず、接続配線３３を迂回させて配置する必要がある。

【0043】

本実施形態においては、制御装置５が「電子部品」の一例であり、制御チップ５１が「電子素子」の一例であり、樹脂５４が「絶縁部」の一例である。制御装置５のサイズ、形状、リードの数などは限定されない。制御装置５は、複数の制御チップ５１を備えていてもよいし、制御チップ５１以外の回路チップを備えていてもよい。

【0044】

複数の受動素子６は、基板２の基板主面２１上に配置されており、導電部３またはリード１に導通接合されている。受動素子６は、たとえば、抵抗、コンデンサ、コイル、ダイオードなどである。受動素子６には、シャント抵抗６ａおよびサーミスタ６ｂが含まれている。

【0045】

シャント抵抗６ａは、リード１２とリード１３とに跨って配置されており、リード１２およびリード１３に導通接合されている。シャント抵抗６ａは、リード１２に流れる電流から分流した電流をリード１３から出力させる。サーミスタ６ｂは、導電部３の２個の第２パッド３２に導通接合されている。当該２個の第２パッド３２は、それぞれがワイヤ７２および導電部３を介して、互いに異なるリード１５に導通接続されている。サーミスタ６ｂは、当該２個のリード１５の間に電圧が印加されることで、周囲の温度に応じた電流を出力する。

【0046】

その他の受動素子６は、導電部３の第２パッド３２に導通接合されており、接続配線３３および第１パッド３１を介して、制御装置５に導通している。なお、各受動素子６の種類、配置位置、数は限定されない。本実施形態においては、受動素子６が、「第２の電子部品」の一例である。

【0047】

封止樹脂８は、半導体チップ４ａ，４ｂ、制御装置５ａ，５ｂ、複数の受動素子６、およびワイヤ７１，７２と、複数のリード１の一部ずつと、基板２の一部とを少なくとも覆っている。封止樹脂８の材料は特に限定されず、たとえばエポキシ樹脂、シリコーンゲル等の絶縁材料が適宜用いられる。

【0048】

封止樹脂８は、樹脂主面８１、樹脂裏面８２、および４個の樹脂側面８３を有する。樹脂主面８１および樹脂裏面８２は、ｚ方向において互いに反対側を向く面であり、ともにｚ方向に対して直交する平坦面である。樹脂主面８１は、図５の上方を向く面である。樹脂裏面８２は、図５の下方を向く面である。各樹脂側面８３は、それぞれ、樹脂主面８１および樹脂裏面８２に繋がり、ｘ方向またはｙ方向を向いている。図４に示すように、基板２の基板裏面２２は、封止樹脂８の樹脂裏面８２から露出している。図５に示すように、基板裏面２２と樹脂裏面８２とは、互いに面一である。

【0049】

半導体装置Ａ１の製造方法の一例について、図９を参照して以下に説明する。なお、以下に説明する製造方法は、半導体装置Ａ１を実現するための一手段であり、これに限定されない。

【0050】

図９に示すように、本例の製造方法は、導電部形成工程（ステップＳ１）、リードフレーム接合工程（ステップＳ２）、半導体チップ実装工程（ステップＳ３）、制御装置実装工程（ステップＳ４）、ワイヤ接続工程（ステップＳ５）、樹脂形成工程（ステップＳ６）、およびフレーム切断工程（ステップＳ７）を有する。

【0051】

導電部形成工程（ステップＳ１）では、まず、基板２が準備される。基板２は、たとえばセラミックからなる。次いで、基板２の基板主面２１上に導電部３および複数の接合部２５を形成する。本例においては、導電部３および複数の接合部２５を一括して形成する。たとえば、金属ペーストを印刷した後に、これを焼成することにより、導電性材料としてのたとえば銀（Ａｇ）等の金属を含む導電部３および複数の接合部２５が得られる。

【0052】

リードフレーム接合工程（ステップＳ２）では、まず、複数の接合部２５に接合ペーストを印刷し、導電部３の一部の第２パッド３２に導電性接合ペーストを印刷する。接合ペーストおよび導電性接合ペーストは、たとえばＡｇペーストやはんだペーストである。次いで、リードフレームを用意する。リードフレームは、複数のリード１を含んでおり、さらに複数のリード１がつながるフレームを有する。なお、リードフレームの形状等は、限定されない。次いで、複数のリード１のうちリード１１，１２，１３を接合ペーストを介して複数の接合部２５に対面させる。また、複数のリード１のうち複数のリード１５を導電性接合ペーストを介して導電部３（第２パッド３２）に対面させる。たとえば、接合ペーストおよび導電性接合ペーストを加熱した後に冷却することにより、接合ペーストによって接合材７５が形成され、導電性接合ペーストによって導電性接合材７６が形成される。これにより、リード１１，１２，１３が接合材７５を介して複数の接合部２５に接合され、複数のリード１５が導電性接合材７６を介して導電部３に接合される。

【0053】

半導体チップ実装工程（ステップＳ３）では、まず、リード１１およびリード１２の所定の位置に、導電性接合ペーストを印刷する。導電性接合ペーストは、たとえばＡｇペーストやはんだペーストである。次いで、リード１１に印刷された導電性接合ペーストに、半導体チップ４ａを付着させ、リード１２に印刷された導電性接合ペーストに、半導体チップ４ｂを付着させる。そして、たとえば導電性接合ペーストを加熱した後に冷却することにより、導電性接合ペーストによって導電性接合材が形成される。これにより、半導体チップ４ａが導電性接合材を介してリード１１に接合され、半導体チップ４ｂが導電性接合材を介してリード１２に接合される。また、同様の工程により、シャント抵抗６ａを、導電性接合材を介してリード１１およびリード１２に接合させる。

【0054】

制御装置実装工程（ステップＳ４）では、導電部３の第１パッド３１に、導電性接合ペーストを印刷する。導電性接合ペーストは、たとえばＡｇペーストやはんだペーストである。次いで、導電性接合ペーストに制御装置５ａおよび制御装置５ｂの各リード５３をそれぞれ付着させる。次いで、たとえば導電性接合ペーストを加熱した後に冷却することにより、制御装置５ａおよび制御装置５ｂの各リード５３を、導電性接合材を介して第１パッド３１に接合させる。また、同様の工程により、サーミスタ６ｂおよびその他の受動素子６を、導電性接合材を介して導電部３の第２パッド３２に接合させる。

【0055】

ワイヤ接続工程（ステップＳ５）では、まず、複数のワイヤ７１を接続する。本例においては、たとえばウエッジボンディングの手法により、アルミニウム（Ａｌ）からなるワイヤ材を順次接続する。これにより、複数のワイヤ７１が得られる。次いで、複数のワイヤ７２を接続する。本例においては、たとえばキャピラリボンディングの手法により、金（Ａｕ）からなるワイヤ材を順次接続する。これにより、複数のワイヤ７２が得られる。

【0056】

樹脂形成工程（ステップＳ６）では、たとえばリードフレームの一部、基板２の一部、半導体チップ４ａ，４ｂ、制御装置５ａ，５ｂ、複数の受動素子６、および複数のワイヤ７１，７２を金型によって囲む。次いで、金型によって規定された空間に液状の樹脂材料を注入する。ついで、この樹脂材料を硬化させることにより、封止樹脂８が得られる。

【0057】

フレーム切断工程（ステップＳ７）では、リードフレームのうち封止樹脂８から露出した部位の適所を切断する。これにより、複数のリード１が互いに分割される。この後は、必要に応じて、複数のリード１を折り曲げる等の処理を経ることにより、上述した半導体 装置Ａ１が得られる。

【0058】

次に、半導体装置Ａ１の作用効果について説明する。

【0059】

本実施形態によると、基板２の基板主面２１には、導電部３が形成されている。導電部３は、第１パッド３１に制御装置５が導通接合されている。これにより、制御装置５への導通経路を、基板主面２１上に形成された導電部３によって構成できる。したがって、たとえば金属製のリードによって導通経路を構成する場合と比べて、導通経路の細線化や高密度化を図ることが可能である。また、導電部３の接続配線３３の一部である重なり配線は、ｚ方向視において、制御装置５に重なって配置されている。したがって、導通経路を制御装置５に重ならないように迂回させて配置する場合と比べて、導通経路の短縮化が可能であり、また、導通経路の設計の自由度が大きくなる。したがって、半導体装置Ａ１の高集積化を促進できる。

【0060】

また、本実施形態によると、制御装置５は、制御チップ５１が樹脂５４によって覆われており、対向面５０に樹脂５４が配置されている。接続配線３３が、ｚ方向視において制御装置５に重なって配置されていても、制御チップ５１が接続配線３３に接触することが防止される。したがって、接続配線３３は、制御装置５に重ならないように迂回させる必要がない。よって、導通経路の短縮化が可能であり、また、導通経路の設計の自由度が大きくなる。

【0061】

また、本実施形態によると、制御チップ５１が樹脂５４によって覆われた制御装置５を用いている。制御装置５に代えて制御チップ５１を用いる場合、制御チップ５１のままでは出荷検査に必要な高電圧高電流を流すことができないので、封止樹脂８によって覆われた完成品になるまで出荷検査を行うことができない。この場合、出荷検査で不良品と判定されると、制御チップ５１以外の部品が正常であっても、完成品全体を廃棄することになる。一方、制御装置５は、制御チップ５１が樹脂５４によって覆われているので、出荷検査に必要な高電圧高電流を流すことができる。したがって、実装する前に、制御装置５の検査を行って、不良品を廃棄できる。半導体装置Ａ１は、良品の制御装置５だけを用いて製造できるので、正常な部品が無駄になることを抑制できる。

【0062】

また、本実施形態によると、複数のリード１は、基板２よりも熱伝導率が高いので、基板２の採用によって低下しうる半導体チップ４からの放熱の低下を抑制できる。また、半導体チップ４ａは導電性接合材によってリード１１に直接接合されており、半導体チップ４ｂは導電性接合材によってリード１２に直接接合されている。よって、半導体チップ４ａ（４ｂ）とリード１１（１２）とを導通させるとともに、半導体チップ４ａ（４ｂ）からの熱をリード１１（１２）へとより効率よく伝達できる。また、複数のリード１が封止樹脂８から露出していることにより、外部から半導体チップ４への導通経路を構成するとともに、半導体チップ４の放熱特性をより確保できる。また、基板２には接合部２５が形成されており、リード１１，１２，１３が接合部２５を介して基板２に接合されている。たとえばセラミックからなる基板２の基板主面２１の表面粗さに対して、接合部２５の表面は、より滑らに仕上げることが可能である。これにより、リード１１，１２，１３から基板２へと至る伝熱経路に意図しない微小な空隙部等が生じることを抑制可能であり、半導体チップ４等の放熱をより促進できる。また、基板２の基板裏面２２は、封止樹脂８から露出している。これにより、半導体チップ４等から基板２に伝わった熱を、より効率よく外部に放熱できる。

【0063】

また、本実施形態によると、導電部３と接合部２５とが、同じ導電性材料を含むことにより、導電部３と接合部２５とを基板２に一括して形成することが可能である。これは、半導体装置Ａ１の製造効率の向上に好ましい。また、複数のリード１５は、導電性接合材 ７６を介して導電部３の第２パッド３２に接合されている。これにより、基板２に対して複数のリード１５をより強固に固定できる。また、複数のリード１５と導電部３との間の低抵抗化を図ることができる。

【0064】

図１０～図１５は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。

【0065】

＜第２実施形態＞
図１０および図１１は、本開示の第２実施形態に係る半導体装置Ａ２を説明するための図である。図１０は、半導体装置Ａ２を示す断面図であり、図５に対応する図である。図１１は、図１０の一部を拡大した部分拡大断面図である。本実施形態の半導体装置Ａ２は、制御装置５のパッケージタイプがＳＯＮ（Small Outline Non-leaded package）タイプである点で、第１実施形態と異なっている。

【0066】

本実施形態に係る制御装置５は、ＳＯＮタイプのパッケージであり、図１１に示すように、各リード５３が樹脂５４から突出しておらず、樹脂５４の底面（図１１においては下側を向く面）および側面（底面に直交する面）から露出している。制御装置５は、各リード５３の樹脂５４から露出している部分が、導電性接合材７７を介して導電部３の第１パッド３１に導通接合されている。導電性接合材７７は、リード５３を第１パッド３１に接合し、かつ、リード５３と第１パッド３１とを電気的に接続しうるものであればよい。導電性接合材７７は、たとえば、はんだや、銀ペースト、銅ペースト等が用いられる。制御装置５の対向面５０は、樹脂５４からなる部分と、リード５３からなる部分とを含んでいる。本実施形態では、ｚ方向視において制御装置５に重なる接続配線３３（重なり配線）は、対向面５０のうち樹脂５４からなる部分に対向する領域にのみ配置され、リード５３からなる部分に接触しないように配置されている。本実施形態においては、対向面５０のうち樹脂５４からなる部分が、「絶縁部」の一例である。

【0067】

本実施形態においても、導電部３の接続配線３３の一部を、制御装置５に重なる重なり配線として配置できる。したがって、接続配線３３を制御装置５に重ならないように迂回させて配置する場合と比べて、導通経路の短縮化が可能であり、また、導通経路の設計の自由度が大きくなる。したがって、半導体装置Ａ２の高集積化を促進できる。

【0068】

なお、制御装置５のパッケージタイプはＳＯＮタイプに限定されず、例えばＱＦＮ（Quad Flat Non-leaded package）タイプ等の他のタイプのパッケージであってもよい。制御装置５は、対向面５０の少なくとも一部に、樹脂５４からなる部分が含まれていればよい。

【0069】

＜第３実施形態＞
図１２は、本開示の第３実施形態に係る半導体装置Ａ３を説明するための図である。図１２は、半導体装置Ａ３を示す平面図であり、封止樹脂８を透過した図であって、図３に対応する図である。本実施形態の半導体装置Ａ３は、サーミスタ６ｂとリード１５との導通経路が、第１実施形態と異なっている。

【0070】

本実施形態に係るサーミスタ６ｂは、導電部３の第２パッド３２ａおよび第２パッド３２ｂに導通接合されている。第２パッド３２ａは、接続配線３３ｉおよび第２パッド３２ｃを介してリード１５ｉに導通接続されている。第２パッド３２ｂは、接続配線３３ｊおよび第２パッド３２ｄを介してリード１５ｊに導通接続されている。接続配線３３ｉおよび接続配線３３ｊは、ｚ方向視において、制御装置５ａに重なっている。接続配線３３ｉおよび接続配線３３ｊは、制御装置５ａに導通していない。つまり、本実施形態では、重なり配線に、制御装置５ａに導通しない接続配線３３ｉおよび接続配線３３ｊも含まれて いる。

【0071】

本実施形態においても、導電部３の接続配線３３の一部を、制御装置５に重なる重なり配線として配置できる。したがって、接続配線３３を制御装置５に重ならないように迂回させて配置する場合と比べて、導通経路の短縮化が可能であり、また、導通経路の設計の自由度が大きくなる。したがって、半導体装置Ａ３の高集積化を促進できる。

【0072】

＜第４実施形態＞
図１３、図１４、および図１５は、本開示の第４実施形態に係る半導体装置Ａ４を説明するための図である。図１３は、半導体装置Ａ４を示す断面図であり、図５に対応する図である。図１４および図１５は、図１３の一部を拡大した部分拡大断面図である。本実施形態の半導体装置Ａ４は、半導体チップ４に代えて半導体パッケージ４００を備えている点で、第１実施形態と異なっている。

【0073】

本実施形態に係る半導体装置Ａ４は、図１３に示すように、半導体チップ４に代えて半導体パッケージ４００を備えている。また、リード１１，１２，１３は、接合部２５に代えて形成された導電部３の第２パッド３２に導通接合されている。そして、半導体パッケージ４００は、リード１１（１２）に導通する第２パッド３２に導通接合されている。

【0074】

半導体パッケージ４００は、半導体チップ４を樹脂で覆ってパッケージ化したものである。半導体パッケージ４００は、図１４に示すように、主面４０１、裏面４０２、半導体チップ４、ソース端子４０３、ゲート端子４０４、ドレイン端子４０５、および樹脂４０６を有する。主面４０１および裏面４０２は、ｚ方向において互いに反対側を向いている。主面４０１は、図１３および図１４の下方を向く面である。裏面４０２は、図１３および図１４の上方を向く面である。樹脂４０６は、半導体チップ４の全体と、ソース端子４０３、ゲート端子４０４、およびドレイン端子４０５の一部ずつとを覆っており、たとえばエポキシ樹脂、シリコーンゲル等の絶縁性材料からなる。ソース端子４０３、ゲート端子４０４、およびドレイン端子４０５は、主面４０１において、樹脂４０６から露出している。つまり、半導体パッケージ４００の主面４０１は、樹脂４０６からなる部分と、ソース端子４０３、ゲート端子４０４、およびドレイン端子４０５からなる部分とを含んでいる。図１３および図１４においては、半導体パッケージ４００の内部の導通経路の記載を省略している。また、ソース端子４０３は、図１３および図１４には表れていない。半導体パッケージ４００の内部において、ソース端子４０３は半導体チップ４のソース電極４３に導通し、ゲート端子４０４は半導体チップ４のゲート電極４４に導通し、ドレイン端子４０５は半導体チップ４のドレイン電極４５に導通している。なお、半導体パッケージ４００の内部構造は限定されない。半導体パッケージ４００は、複数の半導体チップ４を備えていてもよい。また、他の電子部品を備えていてもよい。

【0075】

半導体パッケージ４００は、主面４０１を基板２に向けて、基板主面２１に配置されている。ソース端子４０３、ゲート端子４０４、およびドレイン端子４０５は、それぞれ、導電性接合材７７を介して導電部３の第２パッド３２に導通接合されている。本実施形態では、図１４に示すように、一部の接続配線３３（重なり配線）が、ｚ方向視において、半導体パッケージ４００に重なっており、基板２の基板主面２１と半導体パッケージ４００の主面４０１との間に配置されている。当該重なり配線は、主面４０１のうち樹脂４０６からなる部分に対向する領域にのみ配置され、ソース端子４０３、ゲート端子４０４、およびドレイン端子４０５に接触しないように配置されている。本実施形態においては、半導体パッケージ４００が「電子部品」の一例であり、半導体チップが「電子素子」の一例である。また、主面４０１のうち樹脂４０６からなる部分が、「絶縁部」の一例である。なお、半導体装置Ａ４は、半導体パッケージ４００だけを備えてもよいし、半導体チップ４および半導体パッケージ４００の両方を備えてもよい。

【0076】

また、半導体装置Ａ４は、一部の受動素子６に代えて、受動素子パッケージ６００を備えている。受動素子パッケージ６００は、受動素子６を樹脂で覆ってパッケージ化したものである。受動素子パッケージ６００は、図１５に示すように、主面６０１、裏面６０２、受動素子６、端子６０３，６０４、および樹脂６０６を有する。主面６０１および裏面６０２は、ｚ方向において互いに反対側を向いている。主面６０１は、図１３および図１５の下方を向く面である。裏面６０２は、図１３および図１５の上方を向く面である。樹脂６０６は、受動素子６の全体と、端子６０３，６０４の一部ずつとを覆っており、たとえばエポキシ樹脂、シリコーンゲル等の絶縁性材料からなる。端子６０３，６０４は、主面６０１において、樹脂６０６から露出している。つまり、受動素子パッケージ６００の主面６０１は、樹脂６０６からなる部分と、端子６０３，６０４からなる部分とを含んでいる。受動素子パッケージ６００の内部において、端子６０３，６０４は、受動素子６の各電極に導通している。なお、受動素子パッケージ６００の内部構造は限定されない。受動素子パッケージ６００は、複数の受動素子６を備えてもよい。

【0077】

受動素子パッケージ６００は、主面６０１を基板２に向けて、基板主面２１に配置されている。端子６０３，６０４は、それぞれ、導電性接合材７７を介して導電部３の第２パッド３２に導通接合されている。本実施形態では、図１５に示すように、一部の接続配線３３（重なり配線）が、ｚ方向視において、受動素子パッケージ６００に重なっており、基板２の基板主面２１と受動素子パッケージ６００の主面６０１との間に配置されている。当該重なり配線は、主面６０１のうち樹脂６０６からなる部分に対向する領域にのみ配置され、端子６０３，６０４に接触しないように配置されている。本実施形態においては、受動素子パッケージ６００が「電子部品」の一例であり、受動素子が「電子素子」の一例である。また、主面６０１のうち樹脂６０６からなる部分が、「絶縁部」の一例である。なお、半導体装置Ａ４は、受動素子パッケージ６００だけを備えてもよいし、受動素子６および受動素子パッケージ６００の両方を備えてもよい。

【0078】

本実施形態によると、導電部３の接続配線３３の一部を、半導体パッケージ４００または受動素子パッケージ６００に重なる重なり配線として配置できる。したがって、接続配線３３を半導体パッケージ４００および受動素子パッケージ６００に重ならないように迂回させて配置する場合と比べて、導通経路の短縮化が可能であり、また、導通経路の設計の自由度が大きくなる。したがって、半導体装置Ａ４の高集積化を促進できる。

【0079】

半導体装置Ａ４は、半導体パッケージ４００および受動素子パッケージ６００のいずれか一方を備えなくてもよい。また、制御装置５に代えて制御チップ５１が配置されてもよい。

【0080】

本開示に係る半導体装置は、先述した実施形態に限定されるものではない。本開示に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。基板２の基板主面２１上に導電部３が形成されて電子部品が配置され、導電部３の接続配線３３に、ｚ方向視において当該電子部品に重なる重なり配線が含まれる半導体装置はすべて、本開示の半導体装置に含まれる。

【0081】

〔付記１〕
厚さ方向において互いに反対側を向く基板主面および基板裏面を有する基板と、
前記基板主面上に形成された導電性材料からなる導電部と、
前記導電部と電気的に接続され、かつ、前記基板主面上に配置された電子部品と、
前記基板の少なくとも一部、および、前記電子部品を覆う封止樹脂と、
を備え、
前記導電部は、前記厚さ方向視において、前記電子部品に重なり、かつ、前記電子部品に重なる範囲において前記電子部品に導通接合しない重なり配線を含んでいる、半導体装置。
〔付記２〕
前記電子部品は、前記基板主面に対向し、かつ、絶縁性材料からなる絶縁部を有する対向面を備え、
前記重なり配線は、前記厚さ方向視において、前記対向面のうち前記絶縁部にのみ重なる、付記１に記載の半導体装置。
〔付記３〕
前記対向面は、全面が前記絶縁部である、付記項２に記載の半導体装置。
〔付記４〕
前記電子部品は、電子素子と、前記電子素子を覆う樹脂とを備え、
前記樹脂の一部が、前記絶縁部である、付記２または３に記載の半導体装置。
〔付記５〕
前記電子素子は、受動素子である、付記４に記載の半導体装置。
〔付記６〕
前記電子素子は、スイッチング素子である、付記４に記載の半導体装置。
〔付記７〕
前記電子素子は、駆動信号を出力する制御チップである、付記４に記載の半導体装置。
〔付記８〕
前記基板主面上に配置された、前記基板よりも熱伝導率の高い第１リードと、
前記第１リード上に配置された半導体チップと、
をさらに備える、付記１ないし７のいずれかに記載の半導体装置。
〔付記９〕
前記基板主面上に形成され、前記導電部を構成する導電性材料を含む接合部をさらに備え、
前記第１リードは、接合材を介して、前記接合部に接合されている、付記８に記載の半導体装置。
〔付記１０〕
前記第１リードは、一部が前記封止樹脂に覆われており、他の一部が前記封止樹脂から露出している、付記８または９に記載の半導体装置。
〔付記１１〕
前記第１リードから離間し、かつ、導電性接合材を介して前記導電部に接合されて配置された第２リードをさらに備え、
前記第２リードは、一部が前記封止樹脂に覆われており、他の一部が前記封止樹脂から露出している、付記８ないし１０のいずれかに記載の半導体装置。
〔付記１２〕
前記導電部は、
前記電子部品に導通接合された第１パッドと、
前記第２リードに導通接合された第２パッドと、
をさらに含み、
前記重なり配線は、前記第１パッドおよび前記第２パッドに接続している、付記１１に記載の半導体装置。
〔付記１３〕
前記導電部は、
前記電子部品に導通接合された第１パッドと、
前記半導体チップに導通接続された第２パッドと、
をさらに含み、
前記重なり配線は、前記第１パッドおよび前記第２パッドに接続している、付記８ないし１１のいずれかに記載の半導体装置。
〔付記１４〕
前記導電部と電気的に接続され、かつ、前記基板主面上に配置された第２の電子部品をさらに備え、
前記導電部は、
前記電子部品に導通接合された第１パッドと、
前記第２の電子部品に導通接合された第２パッドと、
をさらに含み、
前記重なり配線は、前記第１パッドおよび前記第２パッドに接続している、付記８ないし１１のいずれかに記載の半導体装置。
〔付記１５〕
前記重なり配線は、前記電子部品に導通しない、付記８ないし１１のいずれかに記載の半導体装置。
〔付記１６〕
前記半導体チップは、電力を制御するパワートランジスタである、付記８ないし１５のいずれかに記載の半導体装置。
〔付記１７〕
前記半導体チップは、前記第１リードに接合される裏面電極を備えている、付記８ないし１６のいずれかに記載の半導体装置。
〔付記１８〕
前記基板裏面は、前記封止樹脂から露出している、付記１ないし１７のいずれかに記載の半導体装置。
〔付記１９〕
前記基板は、セラミックからなる、付記１ないし１８のいずれかに記載の半導体装置。

【符号の説明】

【0082】

Ａ１，Ａ２，Ａ３，Ａ４：半導体装置
１，１１～１５，１５ｉ，１５ｊ：リード
１１１ ：第１部
１１１ａ ：主面
１１１ｂ ：裏面
１１２ ：第２部
１１３ ：第３部
１１４ ：第４部
１５１ ：第１部
１５１ａ ：主面
１５１ｂ ：裏面
１５２ ：第２部
１５３ ：第３部
１５４ ：第４部
２ ：基板
２１ ：基板主面
２２ ：基板裏面
２５，２５１～２５３：接合部
３ ：導電部
３１ ：第１パッド
３２，３２ａ～３２ｄ：第２パッド
３３，３３ａ～３３ｊ：接続配線
４，４ａ，４ｂ：半導体チップ
４１ ：素子主面
４２ ：素子裏面
４３ ：ソース電極
４４ ：ゲート電極
４５ ：ドレイン電極
５，５ａ，５ｂ：制御装置
５０ ：対向面
５１ ：制御チップ
５２ ：ダイパッド
５３ ：リード
５５ ：ワイヤ
６ ：受動素子
６ａ ：シャント抵抗
６ｂ ：サーミスタ
７１ ：ワイヤ
７２ ：ワイヤ
７５ ：接合材
７６，７７ ：導電性接合材
８ ：封止樹脂
８１ ：樹脂主面
８２ ：樹脂裏面
８３ ：樹脂側面
４００ ：半導体パッケージ
４０１ ：主面
４０２ ：裏面
４０３ ：ソース端子
４０４ ：ゲート端子
４０５ ：ドレイン端子
６００ ：受動素子パッケージ
６０１ ：主面
６０２ ：裏面
６０３，６０４：端子

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】