▶ ロズウェル バイオテクノロジーズ，インコーポレイテッドの特許一覧
特許7557825調整可能なナノピラーおよびナノギャップ電極構造体およびそれらの方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-09-19
(45)【発行日】2024-09-30
(54)【発明の名称】調整可能なナノピラーおよびナノギャップ電極構造体およびそれらの方法
(51)【国際特許分類】
G01N 27/00 20060101AFI20240920BHJP
C12M 1/00 20060101ALN20240920BHJP
C12N 15/09 20060101ALN20240920BHJP
【ＦＩ】
G01N27/00 Z
C12M1/00 A
C12N15/09 Z
【請求項の数】
19
(21)【出願番号】P 2021557376
(86)(22)【出願日】2020-03-26
(65)【公表番号】
(43)【公表日】2022-05-27
(86)【国際出願番号】 US2020025068
(87)【国際公開番号】W WO2020198530
(87)【国際公開日】2020-10-01
【審査請求日】2023-03-23
(31)【優先権主張番号】62/824,230
(32)【優先日】2019-03-26
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】516263373
【氏名又は名称】ロズウェル バイオテクノロジーズ，インコーポレイテッド
(74)【代理人】
【識別番号】100078282
【弁理士】
【氏名又は名称】山本 秀策
(74)【代理人】
【識別番号】100113413
【弁理士】
【氏名又は名称】森下 夏樹
(74)【代理人】
【識別番号】100181674
【弁理士】
【氏名又は名称】飯田 貴敏
(74)【代理人】
【識別番号】100181641
【弁理士】
【氏名又は名称】石川 大輔
(74)【代理人】
【識別番号】230113332
【弁護士】
【氏名又は名称】山本 健策
(72)【発明者】
【氏名】ジン， ソンホ
(72)【発明者】
【氏名】チェ， チョルミン
(72)【発明者】
【氏名】モーラ， ポール
【審査官】小澤 瞬
(56)【参考文献】
【文献】特表２０１９－５０３４８５（ＪＰ，Ａ）
【文献】特表２００５－５０９８４６（ＪＰ，Ａ）
【文献】特開２００６－３５１９４３（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／０３０５７２７（ＵＳ，Ａ１）
【文献】国際公開第２０１７／１３２５６７（ＷＯ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｃ１２Ｍ １／００ － Ｃ１２Ｍ ３／１０
Ｇ０１Ｎ ２７／００ － Ｇ０１Ｎ ２７／１０
Ｇ０１Ｎ ２７／１４ － Ｇ０１Ｎ ２７／２４
(57)【特許請求の範囲】
【請求項1】
分子エレクトロニクスセンサーにおいて使用するための構造体であって、前記構造体は、対のナノ電極であって、前記対のナノ電極は、基板の上に配設されており、第１の金属を含み、それぞれの対のナノ電極は、第１のナノ電極および第２のナノ電極を含み、前記第２のナノ電極は、ナノギャップによって前記第１のナノ電極から間隔を離して配置されている、対のナノ電極と、
前記対のナノ電極および前記ナノギャップをカバーするレジストまたは誘電体層と、
第２の金属を含む対のナノピラーであって、それぞれの対のナノピラーは、第１のナノピラーおよび第２のナノピラーを含み、前記第２のナノピラーは、ナノピラーギャップによって前記第１のナノピラーから間隔を離して配置されている、対のナノピラーと
を含み、
前記第１のナノピラーの底部表面は、前記第１のナノ電極に物理的におよび電気的に接続されており、前記第２のナノピラーの底部表面は、前記第２のナノ電極に物理的におよび電気的に接続されており、
前記第１および第２のナノピラーは、ポストをそれぞれ含み、前記ポストは、前記レジストまたは誘電体層を通って実質的に垂直方向に突き出ており、それぞれのナノピラーの上部表面のみが、前記レジストまたは誘電体層によってカバーされていないようになっている、構造体。
【請求項2】
それぞれのナノピラーの前記上部表面は、（ａ）前記レジストもしくは誘電体層の上部表面を越えて突出しており、（ｂ）前記レジストもしくは誘電体層の前記上部表面と同一平面上にあり、または、（ｃ）前記レジストもしくは誘電体層の前記上部表面の下方に凹んでいる、請求項１に記載の構造体。
【請求項3】
前記構造体は、第１の端部および第２の端部を有するブリッジ分子をさらに含み、前記ブリッジ分子の前記第１の端部は、前記第１のナノピラーに接着されており、前記ブリッジ分子の前記第２の端部は、前記第２のナノピラーに接着されており、前記ナノピラーギャップを架橋している、請求項１に記載の構造体。
【請求項4】
前記第１の金属は、Ａｌ、Ｃｕ、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含み、前記第２の金属は、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含む、請求項１に記載の構造体。
【請求項5】
前記第１の金属は、Ａｌを含み、前記第２の金属は、Ｒｕを含む、請求項１に記載の構造体。
【請求項6】
前記対のナノピラーの中の少なくとも１つのナノピラーの前記上部表面は、マッシュルーム形突出部を含み、前記マッシュルーム形突出部は、前記レジストまたは誘電体層の上部表面の一部分の上方に前記ナノピラーを水平方向に延在させている、請求項１に記載の構造体。
【請求項7】
前記対のナノピラーの中の一方のナノピラーのみが、水平方向部分をさらに含み、前記水平方向部分は、前記レジストまたは誘電体層の上部表面の一部分を横切って、前記対のナノピラーの中の他方のナノピラーに向けて延在している、請求項１に記載の構造体。
【請求項8】
前記対のナノピラーの中の少なくとも１つのナノピラーが、垂直方向にテーパー付きのナノピラーを含み、前記垂直方向にテーパー付きのナノピラーの底部部分は、前記垂直方向にテーパー付きのナノピラーの上部部分よりも直径が大きくなっている、請求項１に記載の構造体。
【請求項9】
前記対のナノピラーの中の両方のナノピラーが、垂直方向にテーパー付きのナノピラーを含む、請求項８に記載の構造体。
【請求項10】
対のナノ電極を基板の上に堆積させるステップであって、前記対のナノ電極は、第１の金属を含み、また、第１のナノ電極および第２のナノ電極を含み、前記第２のナノ電極は、ナノギャップによって前記第１のナノ電極から間隔を離して配置されている、ステップと、レジストコーティングを付与し、前記対のナノ電極および前記ナノギャップの上方にレジスト層を形成するステップであって、前記レジスト層は、水平方向の露出された上部表面を有している、ステップと、
前記レジスト層を通して垂直方向に対のオープンホールをパターニングするステップであって、パターニングは、ナノ電極ごとに１つのホールを含み、それぞれのホールは、前記ナノ電極の露出された部分から始まり、前記ナノ電極から前記レジスト層を通って垂直方向に延在し、前記レジスト層の前記水平方向の露出された上部表面における開口部の中で終わる、ステップと、
それぞれのホールの中へ第２の金属を堆積させ、対のナノピラーを形成するステップであって、それぞれのナノピラーは、前記ホールの形状で形成されており、前記ナノピラーは、前記ナノ電極と物理的なおよび電気的な接触をしている底部部分を有しており、また、前記レジスト層の前記水平方向の露出された上部表面の近傍に、前記水平方向の露出された上部表面に、または、前記水平方向の露出された上部表面の上方に突出する、露出された上部表面を有している、ステップと
を含む、方法。
【請求項11】
前記基板は、Ｓｉ層およびＳｉＯ２絶縁層を含み、前記ナノ電極が、その上に堆積される、請求項１０に記載の方法。
【請求項12】
前記方法は、前記第２の金属を堆積させる前記ステップの後に、前記レジスト層の前記水平方向の露出された上部表面を平坦にするステップをさらに含み、それぞれのナノピラーの前記露出された上部表面が、前記レジスト層の前記水平方向の露出された上部表面と同一平面上になるようになっている、請求項１０に記載の方法。
【請求項13】
それぞれのナノピラーの前記露出された上部表面は、円形の形状を含む、請求項１２に記載の方法。
【請求項14】
前記方法は、前記対のナノピラーの間にブリッジ分子を接着するステップをさらに含み、前記ブリッジ分子の第１の端部が、一方のナノピラーに接着され、前記ブリッジ分子の第２の端部が、前記対のナノピラーの中の他方のナノピラーに接着されるようになっている、請求項１２に記載の方法。
【請求項15】
第２の金属を堆積させる前記ステップは、それぞれのナノピラーの前記上部表面の上にマッシュルーム形突出部を作り出すのに十分な時間にわたって継続され、前記マッシュルーム形突出部は、前記レジスト層の前記水平方向の露出された上部表面の上方に垂直方向に、および、前記レジスト層の前記水平方向の露出された上部表面の一部分を横切って水平方向に延在している、請求項１２に記載の方法。
【請求項16】
前記方法は、前記第２の金属を堆積させる前記ステップの後に、一方のナノピラーの上に追加的な第２の金属の方向ガイド式の電着を行うステップをさらに含み、前記方向ガイド式の電着は、前記一方のナノピラーの上に水平方向に配設された部分を生成させ、前記水平方向に配設された部分は、前記レジスト層の前記水平方向の露出された上部表面を横切って、前記対のナノピラーの中の他方のナノピラーに向かう方向に延在している、請求項１２に記載の方法。
【請求項17】
前記方法は、前記対のオープンホールをパターニングする前記ステップの後に、パターニングされた前記オープンホールのそれぞれの上部部分の中へレジストコーティングを追加し、それぞれのホールのそれぞれの開口部のサイズを低減させるステップをさらに含む、請求項１０に記載の方法。
【請求項18】
前記方法は、前記第２の金属を堆積させる前記ステップの後に、以下の追加的なステップ、前記レジスト層を溶解させて取り除き、露出されたナノピラーを残すステップと、
エッチングプロセスによってそれぞれのナノピラーの直径を低減させ、必要に応じて、それぞれのナノピラーに垂直方向にテーパーを付けるステップと、
新しいレジスト層をキャストし、前記ナノピラーの全体をカバーするステップと、
それぞれのナノピラーの上部表面が前記レジスト層の上部表面と同一平面上になるように、前記レジスト層を平坦にするステップと、
それぞれのナノピラーを溶解させて取り除き、ホールを残すステップと、
それぞれのホールの中へ材料を堆積させ、前記ナノ電極に物理的におよび電気的に取り付けられたナノピラーを生成させるステップと
をさらに含む、請求項１０に記載の方法。
【請求項19】
前記第１の金属は、Ａｌ、Ｃｕ、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含み、前記第２の金属は、ＣｕまたはＮｉを含み、前記材料は、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含む、請求項１８に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
発明者： Ｓｕｎｇｈｏ Ｊｉｎ；Ｃｈｕｌｍｉｎ Ｃｈｏｉ；Ｐａｕｌ Ｍｏｌａ
譲受人： Ｒｏｓｗｅｌｌ Ｂｉｏｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ．
譲受人： Ｒｏｓｗｅｌｌ Ｂｉｏｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ．
【0002】
関連出願への相互参照
本出願は、２０１９年３月２６日に出願された「ＴＵＮＡＢＬＥ ＮＡＮＯＰＩＬＬＡＲ ＡＮＤ ＮＡＮＯ－ＧＡＰ ＥＬＥＣＴＲＯＤＥ ＳＴＲＵＣＴＵＲＥＳ ＦＯＲ ＧＥＮＯＭＥ ＳＥＱＵＥＮＣＩＮＧ」という標題の米国仮特許出願第６２／８２４，２３０号に基づく優先権および利益を主張し、その開示は、すべての目的のために、その全体が参照により本明細書に組み込まれている。
本出願は、２０１９年３月２６日に出願された「ＴＵＮＡＢＬＥ ＮＡＮＯＰＩＬＬＡＲ ＡＮＤ ＮＡＮＯ－ＧＡＰ ＥＬＥＣＴＲＯＤＥ ＳＴＲＵＣＴＵＲＥＳ ＦＯＲ ＧＥＮＯＭＥ ＳＥＱＵＥＮＣＩＮＧ」という標題の米国仮特許出願第６２／８２４，２３０号に基づく優先権および利益を主張し、その開示は、すべての目的のために、その全体が参照により本明細書に組み込まれている。
【0003】
分野
本開示は、ラベルフリーの生体分子センシングデバイスに関し、より具体的には、寸法調整可能な分子電極の形成に関する。
本開示は、ラベルフリーの生体分子センシングデバイスに関し、より具体的には、寸法調整可能な分子電極の形成に関する。
【背景技術】
【0004】
背景
精密医療またはナノテクノロジーのさまざまな分野において、ＤＮＡおよびゲノムを含む生体分子の分析は、近年ますます注目されている。１９４６年のＭａｃｌｙｎ ＭｃＣａｒｔｙおよびＯｓｗａｌｄ Ｔ． Ａｖｅｒｙの独創的な研究（”Ｓｔｕｄｉｅｓ Ｏｎ Ｔｈｅ Ｃｈｅｍｉｃａｌ Ｎａｔｕｒｅ Ｏｆ Ｔｈｅ Ｓｕｂｓｔａｎｃｅ Ｉｎｄｕｃｉｎｇ Ｔｒａｎｓｆｏｒｍａｔｉｏｎ Ｏｆ Ｐｎｅｕｍｏｃｏｃｃａｌ Ｔｙｐｅｓ ＩＩ． Ｅｆｆｅｃｔ Ｏｆ Ｄｅｏｘｙｒｉｂｏｎｕｃｌｅａｓｅ Ｏｎ Ｔｈｅ Ｂｉｏｌｏｇｉｃａｌ Ａｃｔｉｖｉｔｙ Ｏｆ Ｔｈｅ Ｔｒａｎｓｆｏｒｍｉｎｇ Ｓｕｂｓｔａｎｃｅ，” Ｔｈｅ Ｊｏｕｒｎａｌ ｏｆ Ｅｘｐｅｒｉｍｅｎｔａｌ Ｍｅｄｉｃｉｎｅ ８３（２）， ８９－９６ （１９４６）を参照）は、ＤＮＡが生物の形質を決定する材料であるということを実証した。次いで、ＤＮＡの分子構造は、１９５３年にＪａｍｅｓ Ｄ． ＷａｔｓｏｎおよびＦｒａｎｃｉｓ ＨＣ Ｃｒｉｃｋによって最初に説明されており（公開された記事”Ｍｏｌｅｃｕｌａｒ ｓｔｒｕｃｔｕｒｅ ｏｆ ｎｕｃｌｅｉｃ ａｃｉｄｓ．”， Ｎａｔｕｒｅ １７１，７３７－７３８ （１９５３）を参照）、これに関して彼らは１９６２年にノーベル医学賞を受賞した。この研究は、ＤＮＡ分子の化学的な文字（塩基）の配列が、基本的な生物学的情報をコードしていることを明らかにした。この発見以来、この配列を実際に実験的に測定する手段を開発するための協調的な努力が行われてきた。ＤＮＡを体系的にシーケンシングするための第１の方法は、１９７８年にＳａｎｇｅｒらによって導入され、これに関して彼は１９８０年にノーベル化学賞を上昇した。Ｓａｎｇｅｒ， Ｆｒｅｄｅｒｉｃｋ， ｅｔ ａｌ．， ”Ｔｈｅ ｎｕｃｌｅｏｔｉｄｅ ｓｅｑｕｅｎｃｅ ｏｆ ｂａｃｔｅｒｉｏｐｈａｇｅ φＸ１７４．” Ｊｏｕｒｎａｌ ｏｆ ｍｏｌｅｃｕｌａｒ ｂｉｏｌｏｇｙ １２５， ２２５－２４６ （１９７８）という論文を参照されたい。
精密医療またはナノテクノロジーのさまざまな分野において、ＤＮＡおよびゲノムを含む生体分子の分析は、近年ますます注目されている。１９４６年のＭａｃｌｙｎ ＭｃＣａｒｔｙおよびＯｓｗａｌｄ Ｔ． Ａｖｅｒｙの独創的な研究（”Ｓｔｕｄｉｅｓ Ｏｎ Ｔｈｅ Ｃｈｅｍｉｃａｌ Ｎａｔｕｒｅ Ｏｆ Ｔｈｅ Ｓｕｂｓｔａｎｃｅ Ｉｎｄｕｃｉｎｇ Ｔｒａｎｓｆｏｒｍａｔｉｏｎ Ｏｆ Ｐｎｅｕｍｏｃｏｃｃａｌ Ｔｙｐｅｓ ＩＩ． Ｅｆｆｅｃｔ Ｏｆ Ｄｅｏｘｙｒｉｂｏｎｕｃｌｅａｓｅ Ｏｎ Ｔｈｅ Ｂｉｏｌｏｇｉｃａｌ Ａｃｔｉｖｉｔｙ Ｏｆ Ｔｈｅ Ｔｒａｎｓｆｏｒｍｉｎｇ Ｓｕｂｓｔａｎｃｅ，” Ｔｈｅ Ｊｏｕｒｎａｌ ｏｆ Ｅｘｐｅｒｉｍｅｎｔａｌ Ｍｅｄｉｃｉｎｅ ８３（２）， ８９－９６ （１９４６）を参照）は、ＤＮＡが生物の形質を決定する材料であるということを実証した。次いで、ＤＮＡの分子構造は、１９５３年にＪａｍｅｓ Ｄ． ＷａｔｓｏｎおよびＦｒａｎｃｉｓ ＨＣ Ｃｒｉｃｋによって最初に説明されており（公開された記事”Ｍｏｌｅｃｕｌａｒ ｓｔｒｕｃｔｕｒｅ ｏｆ ｎｕｃｌｅｉｃ ａｃｉｄｓ．”， Ｎａｔｕｒｅ １７１，７３７－７３８ （１９５３）を参照）、これに関して彼らは１９６２年にノーベル医学賞を受賞した。この研究は、ＤＮＡ分子の化学的な文字（塩基）の配列が、基本的な生物学的情報をコードしていることを明らかにした。この発見以来、この配列を実際に実験的に測定する手段を開発するための協調的な努力が行われてきた。ＤＮＡを体系的にシーケンシングするための第１の方法は、１９７８年にＳａｎｇｅｒらによって導入され、これに関して彼は１９８０年にノーベル化学賞を上昇した。Ｓａｎｇｅｒ， Ｆｒｅｄｅｒｉｃｋ， ｅｔ ａｌ．， ”Ｔｈｅ ｎｕｃｌｅｏｔｉｄｅ ｓｅｑｕｅｎｃｅ ｏｆ ｂａｃｔｅｒｉｏｐｈａｇｅ φＸ１７４．” Ｊｏｕｒｎａｌ ｏｆ ｍｏｌｅｃｕｌａｒ ｂｉｏｌｏｇｙ １２５， ２２５－２４６ （１９７８）という論文を参照されたい。
【0005】
ゲノム分析のためのシーケンシング技法は、１９８０年代後半に、自動化された商用機器プラットフォームを利用するように進化し、それは、最終的に、２００１年に第１のヒトゲノムのシーケンシングを可能にした。これは、数十億ドルのコストがかかって、何千もの専用のＤＮＡシーケンシング機器の出力に依存した、１０年以上かかった大規模な公的なおよび私的な努力の結果であった。この努力の成功は、ヒトゲノムをシーケンシングするために必要とされるコストおよび時間を劇的に低減させる目標とともに、多数の「超並列の」シーケンシングプラットフォームの開発を動機付けした。そのような超並列のシーケンシングプラットフォームは、一般的に、高度に小型化されたマイクロ流体のフォーマットの中で、百万から数十億のシーケンシング反応を同時に処理することに依存している。これらのうちの最初のものは、２００５年にＪｏｎａｔｈａｎ Ｍ． Ｒｏｔｈｂｅｒｇのグループによって、４５４プラットフォームとして発明および商品化され、それは、コストおよび機器の時間において千倍の低減を実現した。Ｍａｒｃｅｌ Ｍａｒｇｕｌｉｅｓらによる記事”Ｇｅｎｏｍｅ Ｓｅｑｕｅｎｃｉｎｇ ｉｎ Ｏｐｅｎ Ｍｉｃｒｏｆａｂｒｉｃａｔｅｄ Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｉｃｏｌｉｔｅｒ Ｒｅａｃｔｏｒｓ，” Ｎａｔｕｒｅ ４３７， ３７６－３８０ （２００５）を参照されたい。しかし、４５４プラットフォームは、依然として、おおよそ百万ドルを必要とし、ゲノムをシーケンシングするために１カ月以上かかった。
【0006】
４５４プラットフォームの後に、さまざまな他の関係の技法および商用プラットフォームが続いた。Ｍ． Ｌ． Ｍｅｔｚｋｅｒによる記事”Ｓｅｑｕｅｎｃｉｎｇ Ｔｅｃｈｎｏｌｏｇｉｅｓ－ｔｈｅ Ｎｅｘｔ Ｇｅｎｅｒａｔｉｏｎ，” Ｎａｔｕｒｅ ｒｅｖｉｅｗｓ ｇｅｎｅｔｉｃｓ １１（１）， ３１－４６ （２０１０）、および、Ｃ． Ｗ． Ｆｕｌｌｅｒらによる記事”Ｔｈｅ Ｃｈａｌｌｅｎｇｅｓ ｏｆ Ｓｅｑｕｅｎｃｉｎｇ ｂｙ Ｓｙｎｔｈｅｓｉｓ，” Ｎａｔｕｒｅ ｂｉｏｔｅｃｈｎｏｌｏｇｙ ２７（１１）， １０１３－１０２３ （２００９）を参照されたい。この進歩は、２０１４年に念願の「＄１，０００ゲノム」の現実化につながり、サービスラボにおいてヒトゲノムをシーケンシングするコストは、おおよそ＄１，０００まで低減され、数日で実施されることができた。しかし、このシーケンシングのための高度に洗練された機器は、ほぼ百万ドルの費用がかかり、データは、長さがおおよそ１００塩基の数十億のショートリードの形態であった。数十億のショートリードは、さらにエラーを含有することが多く、したがって、データは、標準的なリファレンスゲノムに対する解釈を必要とし、新しい個々のゲノムを評価するために、それぞれの塩基が複数回シーケンシングされる。
【0007】
したがって、シーケンシングの品質および精度のさらなる改善、ならびに、コストおよび時間の低減が、依然として必要とされている。これは、特に、精密医療において広く使用するためにゲノムシーケンシングを実用的にするために当てはまり（Ｆｕｌｌｅｒらによる上述の記事を参照）、ここでは、臨床グレードの品質によって、数百万人の個体のゲノムをシーケンシングすることが望ましい。
【先行技術文献】
【非特許文献】
【0008】
【文献】Ｓｔｕｄｉｅｓ Ｏｎ Ｔｈｅ Ｃｈｅｍｉｃａｌ Ｎａｔｕｒｅ Ｏｆ Ｔｈｅ Ｓｕｂｓｔａｎｃｅ Ｉｎｄｕｃｉｎｇ Ｔｒａｎｓｆｏｒｍａｔｉｏｎ Ｏｆ Ｐｎｅｕｍｏｃｏｃｃａｌ Ｔｙｐｅｓ ＩＩ． Ｅｆｆｅｃｔ Ｏｆ Ｄｅｏｘｙｒｉｂｏｎｕｃｌｅａｓｅ Ｏｎ Ｔｈｅ Ｂｉｏｌｏｇｉｃａｌ Ａｃｔｉｖｉｔｙ Ｏｆ Ｔｈｅ Ｔｒａｎｓｆｏｒｍｉｎｇ Ｓｕｂｓｔａｎｃｅ， Ｔｈｅ Ｊｏｕｒｎａｌ ｏｆ Ｅｘｐｅｒｉｍｅｎｔａｌ Ｍｅｄｉｃｉｎｅ ８３（２）， ８９－９６ （１９４６）
【文献】Ｍｏｌｅｃｕｌａｒ ｓｔｒｕｃｔｕｒｅ ｏｆ ｎｕｃｌｅｉｃ ａｃｉｄｓ．， Ｎａｔｕｒｅ １７１，７３７－７３８ （１９５３）
【文献】Ｓａｎｇｅｒ， Ｆｒｅｄｅｒｉｃｋ， ｅｔ ａｌ．， Ｔｈｅ ｎｕｃｌｅｏｔｉｄｅ ｓｅｑｕｅｎｃｅ ｏｆ ｂａｃｔｅｒｉｏｐｈａｇｅ φＸ１７４． Ｊｏｕｒｎａｌ ｏｆ ｍｏｌｅｃｕｌａｒ ｂｉｏｌｏｇｙ １２５， ２２５－２４６ （１９７８）
【発明の概要】
【課題を解決するための手段】
【0009】
要旨
多くのＤＮＡシーケンシング技法は、蛍光レポーターを伴う光学的手段を利用するが、そのような方法は、面倒であり、検出速度が遅く、コストをさらに低減させるために大量生産することが困難である可能性がある。ラベルフリーのＤＮＡまたはゲノムシーケンシングアプローチは、特に、迅速に安価な方式で実現され得る電子信号検出と組み合わせられるときに、蛍光タイプラベリングプロセスおよび関連の光学的システムを使用する必要がないという利点を提供する。
多くのＤＮＡシーケンシング技法は、蛍光レポーターを伴う光学的手段を利用するが、そのような方法は、面倒であり、検出速度が遅く、コストをさらに低減させるために大量生産することが困難である可能性がある。ラベルフリーのＤＮＡまたはゲノムシーケンシングアプローチは、特に、迅速に安価な方式で実現され得る電子信号検出と組み合わせられるときに、蛍光タイプラベリングプロセスおよび関連の光学的システムを使用する必要がないという利点を提供する。
【0010】
この点において、特定のタイプの分子電子デバイスは、分析物分子が回路に取り付けられているときに電子信号変化を測定することによって、単一分子、生体分子分析物（たとえば、ＤＮＡ、ＲＮＡ、タンパク質、およびヌクレオチドなど）を検出することが可能である。そのような方法は、ラベルフリーであり、したがって、複雑で嵩張って高価な蛍光タイプラベリング装置を使用することを回避する。これらの方法は、ＤＮＡ、ＲＮＡ、およびゲノムのより低いコストシーケンシング分析に関して有用である可能性がある。
【0011】
特定のタイプの分子電子デバイスは、分析物分子が対の導電性電極を含む回路に取り付けられているときに、電子信号変化を測定することによって、生体分子分析物（たとえば、ＤＮＡ、ＲＮＡ、タンパク質、およびヌクレオチドなど）を検出することが可能である。そのような方法は、ラベルフリーであり、したがって、複雑で嵩張って高価な蛍光タイプラベリング装置を使用することを回避する。
【0012】
現在の分子電子デバイスは、さまざまな用途に関して分子を電子的に測定することが可能であるが、それらは、実用的な様式で最大で数百万のスケールで多くの分析物を迅速にセンシングするために必要とされる再現性ならびにスケーラビリティーおよび製造可能性を欠いている。そのように非常にスケーラブルな方法は、とりわけ、ＤＮＡシーケンシング用途に関して重要であり、それは、数百万から数十億の独立したＤＮＡ分子を分析する必要があることが多い。加えて、現在の分子電子デバイスの製造は、必要とされる高いレベルの精密度に起因して、一般的に費用がかかる。
【0013】
本明細書で開示されているのは、ＤＮＡまたは関係の細長いブリッジ構造体を可能にするために、垂直方向のナノピラーまたは水平方向のナノ電極を含む寸法調整可能なナノ電極を使用する、新しいおよび改善されたシーケンシング装置、構造体、および方法であり、それは、信頼性の高いＤＮＡゲノム分析性能を提供し、スケーラブルな製造に適している。
【0014】
さまざまな実施形態では、分子エレクトロニクスセンサーにおいて使用するための構造体は、対のナノ電極であって、対のナノ電極は、基板の上に配設されており、第１の金属を含み、それぞれの対のナノ電極は、第１のナノ電極および第２のナノ電極を含み、第２のナノ電極は、ナノギャップによって第１のナノ電極から間隔を離して配置されている、対のナノ電極と、対のナノ電極およびナノギャップをカバーするレジストまたは誘電体層と、第２の金属を含む対のナノピラーであって、それぞれの対のナノピラーは、第１のナノピラーおよび第２のナノピラーを含み、第２のナノピラーは、ナノピラーギャップによって第１のナノピラーから間隔を離して配置されている、対のナノピラーとを含み、第１のナノピラーの底部表面は、第１のナノ電極に物理的におよび電気的に接続されており、第２のナノピラーの底部表面は、第２のナノ電極に物理的におよび電気的に接続されており、第１および第２のナノピラーは、ポストをそれぞれ含み、ポストは、レジストまたは誘電体層を通って実質的に垂直方向に突き出ており、それぞれのナノピラーの上部表面のみが、レジストまたは誘電体層によってカバーされていないようになっている。
【0015】
さまざまな実施形態では、それぞれのナノピラーの上部表面は、（ａ）レジストもしくは誘電体層の上部表面を越えて突出しており、（ｂ）レジストもしくは誘電体層の上部表面と同一平面上にあり、または、（ｃ）レジストもしくは誘電体層の上部表面の下方に凹んでいる。
【0016】
さまざまな実施形態では、構造体は、第１の端部および第２の端部を有するブリッジ分子をさらに含み、ブリッジ分子の第１の端部は、第１のナノピラーに接着されており、ブリッジ分子の第２の端部は、第２のナノピラーに接着されており、ナノピラーギャップを架橋している。
【0017】
さまざまな実施形態では、第１の金属は、Ａｌ、Ｃｕ、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含み、第２の金属は、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含む。さまざまな実施形態では、第１の金属は、Ａｌを含み、第２の金属は、Ｒｕを含む。
【0018】
さまざまな実施形態では、対のナノピラーの中の少なくとも１つのナノピラーの上部表面は、マッシュルーム形突出部を含み、マッシュルーム形突出部は、レジストまたは誘電体層の上部表面の一部分の上方にナノピラーを水平方向に延在させている。
【0019】
さまざまな実施形態では、対のナノピラーの中の一方のナノピラーのみが、水平方向部分をさらに含み、水平方向部分は、レジストまたは誘電体層の上部表面の一部分を横切って、対のナノピラーの中の他方のナノピラーに向けて延在している。
【0020】
さまざまな実施形態では、対のナノピラーの中の少なくとも１つのナノピラーが、垂直方向にテーパー付きのナノピラーを含み、垂直方向にテーパー付きのナノピラーの底部部分は、垂直方向にテーパー付きのナノピラーの上部部分よりも直径が大きくなっている。
【0021】
さまざまな実施形態では、対のナノピラーの中の両方のナノピラーが、垂直方向にテーパー付きのナノピラーを含む。
【0022】
さまざまな実施形態では、方法は、対のナノ電極を基板の上に堆積させるステップであって、対のナノ電極は、第１の金属を含み、また、第１のナノ電極および第２のナノ電極を含み、第２のナノ電極は、ナノギャップによって第１の電極から間隔を離して配置されている、ステップと、レジストコーティングを付与し、対のナノ電極およびナノギャップの上方にレジスト層を形成するステップであって、レジスト層は、水平方向の露出された上部表面を有している、ステップと、レジスト層を通して垂直方向に対のオープンホールをパターニングするステップであって、パターニングは、ナノ電極ごとに１つのホールを含み、それぞれのホールは、ナノ電極の露出された部分から始まり、ナノ電極からレジスト層を通って垂直方向に延在し、レジスト層の水平方向の露出された上部表面における開口部の中で終わる、ステップと、それぞれのホールの中へ第２の金属を堆積させ、対のナノピラーを形成するステップであって、それぞれのナノピラーは、ホールの形状で形成されており、ナノピラーは、ナノ電極と物理的なおよび電気的な接触をしている底部部分を有しており、また、レジスト層の水平方向の露出された上部表面の近傍に、水平方向の露出された上部表面に、または、水平方向の露出された上部表面の上方に突出する、露出された上部表面を有している、ステップとを含む。
【0023】
さまざまな実施形態では、基板は、Ｓｉ層およびＳｉＯ２絶縁層を含み、ナノ電極が、その上に堆積される。
【0024】
さまざまな実施形態では、方法は、第２の金属を堆積させるステップの後に、レジスト層の水平方向の露出された上部表面を平坦にするステップをさらに含み、それぞれのナノピラーの露出された上部表面が、レジスト層の水平方向の露出された上部表面と同一平面上になるようになっている。
【0025】
さまざまな実施形態では、それぞれのナノピラーの露出された上部表面は、円形の形状を含む。
【0026】
さまざまな実施形態では、方法は、対のナノピラーの間にブリッジ分子を接着するステップをさらに含み、ブリッジ分子の第１の端部が、一方のナノピラーに接着され、ブリッジ分子の第２の端部が、対のナノピラーの中の他方のナノピラーに接着されるようになっている。
【0027】
さまざまな実施形態では、第２の金属を堆積させるステップは、それぞれのナノピラーの上部表面の上にマッシュルーム形突出部を作り出すのに十分な時間にわたって継続され、マッシュルーム形突出部は、レジスト層の水平方向の露出された上部表面の上方に垂直方向に、および、レジスト層の水平方向の露出された上部表面の一部分を横切って水平方向に延在している。
【0028】
さまざまな実施形態では、方法は、第２の金属を堆積させるステップの後に、一方のナノピラーの上に追加的な第２の金属の方向ガイド式の電着（ｄｉｒｅｃｔｉｏｎ－ｇｕｉｄｅｄ ｅｌｅｃｔｒｏｄｅｐｏｓｉｔｉｏｎ）を行うステップをさらに含み、方向ガイド式の電着は、一方のナノピラーの上に水平方向に配設された部分を生成させ、水平方向に配設された部分は、レジスト層の水平方向の露出された上部表面を横切って、対のナノピラーの中の他方のナノピラーに向かう方向に延在している。
【0029】
さまざまな実施形態では、方法は、対のオープンホールをパターニングするステップの後に、パターニングされたオープンホールのそれぞれの上部部分の中へレジストコーティングを追加し、それぞれのホールのそれぞれの開口部のサイズを低減させるステップをさらに含む。
【0030】
さまざまな実施形態では、方法は、第２の金属を堆積させるステップの後に、以下の追加的なステップ、すなわち、レジスト層を溶解させて取り除き、露出されたナノピラーを残すステップと、エッチングプロセスによってそれぞれのナノピラーの直径を低減させ、必要に応じて、それぞれのナノピラーに垂直方向にテーパーを付けるステップと、新しいレジスト層をキャストし、ナノピラーの全体をカバーするステップと、それぞれのナノピラーの上部表面がレジスト層の上部表面と同一平面上になるように、レジスト層を平坦にするステップと、それぞれのナノピラーを溶解させて取り除き、ホールを残すステップと、それぞれのホールの中へ材料を堆積させ、ナノ電極に物理的におよび電気的に取り付けられたナノピラーを生成させるステップとをさらに含む。
【0031】
さまざまな実施形態では、第１の金属は、Ａｌ、Ｃｕ、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含み、第２の金属は、ＣｕまたはＮｉを含み、材料は、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含む。
【0032】
さまざまな実施形態では、方法は、対のナノ電極を基板の上に堆積させるステップであって、対のナノ電極は、金属または半導体材料を含み、また、第１のナノ電極および第２のナノ電極を含み、第２のナノ電極は、第１のナノギャップによって第１のナノ電極から間隔を離して配置されている、ステップと、第１のナノギャップよりも小さい距離を有する第２のナノギャップを選択するステップと、ナノギャップ距離－対－無電解堆積持続時間のｘ／ｙプロットの上で第２のナノギャップを補間することによって、第１のナノギャップを第２のナノギャップまで狭くするために必要とされる無電解堆積持続時間を決定するステップと、このように決定された無電解堆積持続時間の間、ナノ電極の上への金属または貴金属の無電解堆積を実施し、ナノ電極の間に第２のナノギャップを作り出すステップとを含む。
【0033】
本開示の主題は、とりわけ、本明細書の結論部分において指摘され、明確に特許請求されている。しかし、本開示のより完全な理解は、以下の図面とともに考慮されるときに、詳細な説明および特許請求の範囲を参照するとことによって、最良に取得され得る。
【図面の簡単な説明】
【0034】
【0035】
【0036】
【0037】
【0038】
【0039】
【0040】
【0041】
【0042】
【0043】
【0044】
【0045】
【0046】
【図13-1】図１３は、本開示のさまざまな実施形態による、長方形のＡｕ電極対のさまざまなＳＥＭ顕微鏡写真の図面であり、閉じている電極ギャップ寸法と、９０℃、ｐＨ８における無電解Ａｕ堆積の持続時間との関係を示す図である。
【図13-2】同上。
【0047】
【発明を実施するための形態】
【0048】
図面は、本明細書で開示されているさまざまな実施形態の概念を図示する目的のためのものであり、必ずしも正しい縮尺になっているとは限らないということが理解されるべきである。
【0049】
例示的な実施形態の詳細な説明は、添付の図面を参照しており、添付の図面は、図示およびベストモードによって例示的な実施形態を示している。これらの例示的な実施形態は、当業者が本発明を実践することを可能にするために十分に詳細に説明されているが、他の実施形態も現実化され得、論理的な、化学的な、および機械的な変形が、本発明の精神および範囲から逸脱することなく行われ得る。したがって、詳細な説明は、図示の目的のためだけに提示されており、限定の目的のために提示されていない。たとえば、別段の記述がない限り、方法またはプロセス説明のいずれかにおいて記載されているステップは、任意の順序で実行され得、必ずしも、提示されている順序に限定されるとは限らない。そのうえ、単数形への任意の言及は、複数の実施形態を含み、２つ以上のコンポーネントまたはステップへの任意の言及は、単数形の実施形態またはステップを含むことが可能である。また、取り付けられている、固定されている、または接続されているなどへの任意の言及は、恒久的な、除去可能な、一時的な、部分的な、完全な、および／または、任意の他の可能な取り付けオプションを含むことが可能である。追加的に、接触なし（または、同様の語句）への任意の言及は、また、低減された接触または最小の接触を含むことが可能である。
【0050】
本開示のさまざまな実施形態では、新しいリソグラフィック方法およびナノスケール構造体が提供され、それは、ヌクレオチドシーケンシングのための分子センサーなどのような、分子エレクトロニクスセンサーにおいて利用される。さまざまな実施形態では、調整可能なナノピラーの概念が、導入および説明され、ここでは、電極表面から実質的に垂直方向に延在する「ナノピラー」と呼ばれるナノスケールピラーが、形状およびサイズに関してカスタマイズ可能であり、また、いくつかの実施形態では、そのようなナノピラーを含む隣接する電極の間に特定のギャップ距離を提供するために使用される。さまざまな実施形態では、調整可能なナノピラーは、ギャップを横切って生体分子を架橋するためのピラーの間に、適切なギャップ距離を提供する。
【0051】
さまざまな実施形態では、さまざまなリソグラフィック方法によって取得される調整可能なナノピラーおよび他のナノスケール構造体は、分子電子センサーにおいて利用される。とりわけ、本明細書における構造体および方法は、２０１８年６月２１日に出願された米国特許第１０，５０８，２９６号および米国特許出願第１６／０１５，０４９号に説明されているセンサーにおいて利用され、それらの文献の両方は、すべての目的のために、その全体が参照により本明細書に組み込まれている。
定義および解釈
定義および解釈
【0052】
本明細書で使用されているように、「上部」、「底部」、「上」、「下」、「水平方向の」、「垂直方向の」などの方向を示す用語は、さまざまなコンポーネントおよび層がその上に配設されている概して平坦な基板に対して相対的なものである。確かに、基板は、リソグラフィックプロセスの間にも、さまざまな方式で反転および方向転換され得、したがって、テーブルの上に置かれたタイルのようにそれが平坦に置かれる配向で、概して平坦な基板（半導体チップなど）に対するこれらの相対的な方向を標準化することが有用である。基板（タイルのように概して平坦になっている）は、水平方向の上部表面を有しており、材料が、その上に配設される。電極のような特定の構造体が、基板の上に配設され得、ここでは、電極は、基板の上部表面によって画定される水平方向の平面の中に所定の長さおよび幅を有しており、基板の反対側に露出された上部表面を有しており、特定の電極厚さによって基板から上向きに突き出ている。ナノピラー（下記に定義されている）は、実質的に平面的な電極表面から実質的に垂直方向に突き出ているものとして説明されている。これらの方向に関する考慮事項を所与として、ナノピラーは、基板の水平方向の平面から直交方向または垂直方向に突き出ていると言うことができる。リソグラフィーは電極の上部表面の上で実施されるので、突き出ていることは、「上」として説明されている。さらに、レジストのような材料の層が基板の上にコーティングされ得るとき、層は、それが付与された下にある構造体に対して位置する底部表面および露出された上部表面の両方を必然的に含むこととなり、露出された上部表面は、実質的に水平方向になっており、下にある基板の水平方向の平面に対して概して平行になっている。
【0053】
本明細書で使用されているように、「電極」という用語は、電子回路の中に見出される導電性エレメントまたは半導体エレメントのその通常の意味を持ち、それは、電子または他の電荷キャリアの効率的なソースまたはドレインとして作用するように構成されている。さまざまな実施形態では、本明細書における電極は、たとえば、電子機器の中に見られ得るものなど、金属材料または半導体材料を含み、たとえば、長方形、槍頭、尖った先端部、尖った先端部を伴って丸みを帯びたものなど、任意の形状のものであることが可能である。さまざまな実施形態では、本明細書における電極は、アルミニウム（Ａｌ）、銅（Ｃｕ）、ルテニウム（Ｒｕ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、または金（Ａｕ）を含むことが可能であり、Ａｕは、チップファウンドリーの中で作製される電極に対する最適な金属ではない可能性があることとなるということを認識する。本明細書における電極は、たとえばリソグラフィーなどによって、基板の上に形成されており、また、ＣＭＯＳチップ（たとえば、センサーピクセルアレイデバイスなど）の上にアレイで組織化され得、ＣＭＯＳデバイスの上に直接的に製造されるか、または、別個の基板の上に製造されるかのいずれかであり、別個の基板は、シリコン貫通ビア（ＴＳＶ）コネクターを使用してそのようなデバイスに電気的に嵌合され得る。
【0054】
さまざまな実施形態では、本明細書における電極は、ナノスケール電極（「ナノ電極」と呼ばれる）の対で配列されており、それぞれの対の電極は、「ナノギャップ」と称されるナノスケール距離によって間隔を離して配置された２つの電極を含む。ナノギャップは、２つの電極の最も近い縁部の間の距離であり、電極は、たとえば、長方形など、形状が細長くなっていることが可能であるということを認識する。本明細書におけるさまざまな実施形態では、ナノ電極は、ナノスケール寸法のものであり、たとえば、長方形のナノ電極は、長さが約１ｎｍ×１００ｎｍから、幅が約０．５ｎｍから約５０ｎｍまで測定することが可能である。さまざまな実施形態では、本明細書における電極対は、１つの（＋）電極および１つの（－）電極、または、１つのソースおよび１つのドレイン電極を含む。簡単にするために、対の電極の中の２つの電極は、第１の電極および第２の電極と称され得る。さまざまな実施形態では、電極は、ゲート電極を含むことが可能であり、ゲート電極は、対の電極を含む回路にバイアスを印加するためにソース電極とドレイン電極との間に配設され得る。さまざまな実施形態では、マイクロスケール電極は、ナノ電極と接触して配設され得、連動構成体への電気的な導管を提供する。対のマイクロ電極は、典型的に、生体分子の接着に参加しないこととなり、ナノギャップの反対側の、対のナノ電極の反対側の外側にあることとなる。
【0055】
本明細書で使用されているように、「ナノピラー」という用語は、電極の上に形成されたナノスケール構造体を指す。さまざまな実施形態では、ナノピラーは、実質的に垂直方向に突き出ているポスト、ロッド、またはピラーのような形状を含み、下にある電極の水平方向に平面的な部分などのような、電極のより大きい部分から生じている。換言すれば、ナノピラーは、そうでなければ水平方向に配設されている電極の垂直方向のエクステンションとして見られ得、そのエクステンションは、特定の機能に関して、形状およびサイズがカスタマイズされる。さまざまな実施形態では、ナノピラーは、上記のように概して平坦な電極および基板表面によって画定される水平方向の平面に直交またはほぼ直交する中心軸線を有するものとして説明され得る。いくつかの場合において、本明細書におけるナノピラーは、円筒または長方形のポストの代わりに独特の形状（たとえば、「ミルクボトル」形状など）を有することが可能であり、球根状のベース部分が、狭い上部部分の中へ垂直方向に突き出て狭くなっている。さまざまな場合において、ナノピラーの最上部は、サイズが低減され得、ナノピラーに接着する可能性のある生体分子の数が、確率的に、１つのみまたは最大でもほんの数個に低減されるようになっている。ナノピラーの上部は、たとえば、ナノピラーが円筒状で平坦にされているときなどに、平坦および円形になっていることが可能であり、または、上部は、半円形の形状へと丸みを帯びていることが可能である。また、ナノピラーは、五角形の、正方形の、もしくは三角形の断面、または、円形ではない任意の他の形状の断面を有することも可能である。ナノピラーは、導体材料または半導体材料を含むことが可能であり、それは、ナノピラーがその上に配設される電極において使用される材料と同じでも異なっていてもよい。さまざまな実施形態では、ナノピラーは、ルテニウム（Ｒｕ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、金（Ａｕ）、または、犠牲的な場合には、銅（Ｃｕ）もしくはニッケル（Ｎｉ）を含み、繰り返しになるが、金（Ａｕ）は、半導体ファウンドリーの中で作製されるナノピラーに対する最適な金属ではない可能性があるということを認識する。この限定は、当然のことながら、ナノピラーが無電解めっきポストファウンドリーによって作製される場合には、存在していない。さまざまな実施形態では、ナノピラーのための材料は、たとえば、金属への接着を形成することができる官能基など、生体分子の端部の上に構成されている材料結合ドメインを結合するその能力に関して選択される。さまざまな実施形態では、第２の金属のナノピラーは、ナノピラーが物理的におよび電気的に取り付けられている第１の金属を含む電極に垂直方向のエクステンションを提供する。さまざまな配置において、対のナノピラーは、対の電極の上に配設され得（電極ごとに１つのナノピラー）、ここでは、電極は、ナノギャップによって間隔を離して配置されており、ナノピラーは、ナノピラーギャップによって間隔を離して配置されている。ナノピラーがナノギャップにどれだけ近傍に配設されているかに応じて、ナノピラーギャップは、ナノギャップよりもわずかに広い場合がある。時には、ナノギャップまたはナノピラーギャップのいずれかは、「電極ギャップ」と称される場合があり、対の電極または対のナノピラーのいずれか、または、それぞれのうちの１つが、電極ギャップに架かるブリッジ分子の接着に関与している可能性があるということを認識する。
【0056】
本明細書で使用されているように、「調整可能な」という用語は、個別の形状または寸法を構造体に提供する能力を指す。したがって、「調整可能なナノピラー」という語句は、特定のニーズに対処するために特定の形状および／またはサイズに調節され得るナノピラーを指す。換言すれば、本明細書における「調整可能な」は、「寸法的に調節可能な」と同じである。たとえば、対の間隔を離して配置された調整可能なナノピラーは、それらの間の距離、ならびに、特定のサイズおよび化学的なタイプの生体分子がそれらの間のギャップを架橋することができる確率を最適化するために、形状および／またはサイズが調節され得る。
【0057】
本明細書で使用されているように、「ブリッジ分子」または「生体分子ブリッジ」または「生体分子」という用語は、少なくともいくらかの電気伝導性を有する線状の化学的な構造体（たとえば、合成の、半合成の、天然の、または遺伝子的に操作された線状ポリマーなど）を一般的に含む有機分子を示している。そのような分子は、本明細書で開示されている構造体およびデバイスとともに使用することを意図しており、ここでは、ブリッジ分子は、間隔を離して配置された電極の間に配設されている電極ギャップを横切って「ブリッジ」し、そうでなければ開いている電気回路を閉じる。そうであるので、本明細書におけるブリッジ分子は、その立体幅を実質的に超える長さを有する分子であることとなり、その長さは、約５ｎｍから約１００ｎｍにあることが可能であり、その幅は、単に、約１ｎｍから約５ｎｍにあることが可能である。分子センサーにおいて使用するためのブリッジ分子は、第１の端部および第２の端部を含み、第１の端部は、第１の電極または第１のナノピラーに接着するように構成されており、第２の端部は、第２の電極または第２のナノピラーに接着するように構成されている。さまざまな実施形態では、ブリッジ分子は、オリゴヌクレオチドもしくはポリペプチド、タンパク質、またはそのフラグメント（たとえば、天然のまたは操作されたタンパク質のアルファ－ヘリックス部分、または、抗体もしくは抗体の一部分）、ナノチューブ、グラフェンナノリボン、他の縮合多環式芳香族物質、２，５－（ポリ）チオフェンなどのような合成線状ポリマーなどを含むことが可能であり、分子の第１および第２の端部は、－ＳＨグループまたは他の硫黄含有官能基などのような官能基のアミノ酸（アミノ酸配列）を含む材料結合ドメインとともに構成されている。
【0058】
さまざまな実施形態では、分子センサーの中でブリッジ分子を使用するように構成された生体分子は、第１の端部および第２の端部の両方において機能化され、金属への分子のそれぞれの端部の接着を推進する。さまざまな実施形態では、ブリッジ分子の「機能的長さ」は、金属電極またはナノピラー結合のために構成された機能性を含み、対のナノピラーの中のナノピラーの間の間隔、または、対の電極の中の電極の間の間隔が、対のナノピラーまたは電極の間に架橋することを意図した生体分子の機能的長さにマッチされ得るようになっており、ブリッジングが推進されるようになっている。さまざまな実施形態では、ブリッジ分子は、電極の間またはナノピラーの間というよりもむしろ、ナノピラーと電極との間に架橋することが可能である。さまざまな実施形態では、ブリッジ分子は、また、たとえば、ブリッジ分子の長さの中間点の近傍などにおいて、プローブ分子をブリッジ分子に結合するための機能性を備えて構成され得る。そのような機能性は、クリックケミストリーに関する一方のパートナーであることが可能であり、他方のパートナーは、プローブ分子の上に存在している。
【0059】
本明細書で使用されているように、「センサーコンプレックス」という用語は、ブリッジ分子およびプローブ分子の組合せを指し、プローブ分子は、ブリッジ分子の第１の端部と第２の端部の間のどこかで、ブリッジ分子に接合されている。さまざまな例において、センサーコンプレックスは、生体分子ブリッジ分子（たとえば、オリゴヌクレオチドまたはポリペプチドなど）に接合されたポリメラーゼまたは他のプロセッシブ酵素を含むことが可能である。分子エレクトロニクスセンサーの構築において、ブリッジ分子は、最初に、対のナノ電極もしくはナノピラーを横切って、または、それぞれの１つの間で接着され得、次いで、プローブ分子が、ブリッジ分子に接合され得る。他の実施形態では、プローブ分子は、最初に、ブリッジ分子に接合され、センサーコンプレックスを形成することが可能であり、次いで、センサーコンプレックスは、ナノ電極の間もしくはナノピラーの間、または、それぞれの１つの間で接着され、閉じた回路を形成する。
一般的な実施形態および考慮事項
一般的な実施形態および考慮事項
【0060】
導電性回路エレメントとして作用する生体分子を含む分子電子センサーに関して、対の間隔を離して配置された電極（必要に応じて、ゲート電極として構成されている第３の電極を備える）が必要とされる。複雑な蛍光イメージングなしのゲノムシーケンシングのために構成されたラベルフリーの分子センサーに関して、間隔を離して配置された電極の間に分子ブリッジとしてＤＮＡ分子を含む分子センサーは、そのような分析を可能にする１つの方式である。機能性およびリガンド（たとえば、ビオチン－ストレプトアビジン、抗体－抗原、またはペプチドコンプレックスなど）を使用することによって、単一のポリメラーゼ酵素分子（または、他のタイプの結合プローブ）をＤＮＡブリッジ分子または他のブリッジング生体分子（たとえば、ポリペプチドなど）に取り付けることが可能であるということが以前に見出されている。電極ギャップに架かる生体分子ブリッジ分子およびそれに接着される結合プローブをさらに含むセンサーコンプレックスを含むそのような分子センサーは、同じ譲受人の他の開示の中でも、‘２９６特許および‘０４９出願の中に教示されている。
【0061】
さまざまな実施形態では、‘２９６特許および‘０４９出願の両方の中に教示されている電極は、約２０ｎｍから約５０ｎｍの幅を有することが可能であり、たとえば、電子ビームリソグラフィー、ＥＵＶリソグラフィー、およびナノインプリントリソグラフィーなどのような、ナノファブリケーション技法による基板の上の材料の堆積によって作製される。全く対照的に、対の電極の中の間隔を離して配置された電極を横切る分子ブリッジとして使用可能なＤＮＡオリゴヌクレオチドの直径は、単に約１ｎｍに過ぎない。たとえば、‘２９６特許および‘０４９出願に開示されているものなど、分子センサーの最適な性能に関して、単一のブリッジ分子のみが、それぞれの電極ギャップに架かるべきである（すなわち、電極対ごとに１つのブリッジ分子）。間隔を離して配置された電極を横切るＤＮＡブリッジを作り出す際に、単一のＤＮＡブリッジは、最も好適であるが、単一の電極ギャップを横切るいくつかの平行なＤＮＡブリッジを有することが、依然として使用可能である可能性がある。２０ｎｍから５０ｎｍの幅の広い電極ストリップの上に、多くの約１ｎｍ直径のＤＮＡオリゴヌクレオチドが付着することが可能であり、それは、分子センサーの中に複雑な信号混同を引き起こす可能性があり、そして、それは、分子センサーコンプレックスとの識別力のある個々のヌクレオチド相互作用、ヌクレオチド同定、および、最終的に、ヌクレオチド配列を非常に困難にする可能性がある。したがって、電極の露出された部分のサイズが可能な限り小さいエリアまで低減され得る場合には（たとえば、約１０ｎｍ未満、さらには、約５ｎｍ未満）、単一分子ブリッジまたは最大でもほんの数個の分子ブリッジが、それぞれの電極対の上に形成する傾向があることとなる。さまざまな実施形態では、生体分子ブリッジ結合のための電極の上のエリアは、直径で、約１０ｎｍ未満または約５ｎｍ未満まで低減されるべきである。
【0062】
対の間隔を離して配置された電極を含む分子センサーの中の電極構造体の別の態様は、任意の対の間隔を離して配置された電極の中の２つの隣接する電極先端部の間に提供されるナノスケールギャップ距離（「ナノギャップ」）である。特定のブリッジ分子タイプおよび長さ（たとえば、ＤＮＡオリゴヌクレオチド、ポリペプチド、抗体フラグメントなど）に応じて（それは、かなり変化に富んでいる可能性がある）、ナノギャップ距離は、ギャップ寸法が生体分子長さに匹敵するように調節される必要がある。したがって、さまざまなブリッジ分子に対処するために、ナノギャップ距離がさまざまなリソグラフィック技法を通して調節可能であり得るならば、それは極めて望ましい。
【0063】
本開示のさまざまな実施形態では、調整可能な（すなわち、サイズ制限可能な）ナノピラー直径および調整可能なナノギャップ寸法を含む非常に精密なおよび信頼性の高い電極構造体を製造するための方法が開示されている。本構造体および方法のさまざまな実施形態が、実施化をサポートする実験的なデータとともに、図１～図１４に記載されている。また、そのような調整可能な電極構造体は、大規模生産のために製造可能であり、電極の大規模アレイを製造するのに適している。
例示目的の実施形態
例示目的の実施形態
【0064】
ここで図１を参照すると、電極の上にナノピラーを作り出すための方法が説明されている。構造体１００ａから１００ｅは、方法の中のさまざまなシーケンシャルステップを表しており、明確化のために、断面で図示されている。図１において、構造体１００ａは、対の電極１１０を含み、対の電極１１０は、基板１１２の上に堆積され、ナノギャップ１５６によって分離されており、基板は、必要に応じて、酸化物または他の絶縁層１１４を含む。たとえば、基板１１２は、Ｓｉを含むことが可能であり、一方では、絶縁層１１４は、ＳｉＯ２を含むことが可能である。さまざまな実施形態では、電極１１０は、金属（たとえば、Ａｌ、Ｃｕ、Ｒｕ、Ｐｔ、Ｐｄ、もしくはＡｕなど）、または、別の導体材料もしくは半導体材料を含むことが可能である。上記に述べられているように、基板の上にアレイで堆積されている裸の電極１１０は、ナノギャップ１５６を横切って、単一の生体分子のみ、または、最大でもほんの数個の生体分子を架橋するのに適切でない可能性がある。いくつかの場合において、電極１１０は、あまりに多くの露出された表面積を有しており、多数の生体分子を結合させる傾向がある可能性があり、ナノギャップを横切って架橋するとともに、ループで同じ電極に結合する。電極接着エリアを低減させ、これらの潜在的な問題を軽減するために、ナノピラーが構築される。
【0065】
図１の構造体１００ｂに示されているように、レジストコーティング１１６が、構造体全体の上に付与され、対の電極の中の両方の電極１１０をカバーし、それらの間のナノギャップ１５６を埋めている。レジスト層は、電極およびナノギャップをカバーする側部の反対側に、露出された水平方向の上部表面を残している。レジストは、ポジティブレジスト（たとえば、ポリメチルメタクリレート（ＰＭＭＡ）など）、または、ネガティブレジスト（たとえば、水素シルセスキオキサン（ＨＳＱ）もしくはエポキシ樹脂ベースのＳＵ－８（ＭｉｃｒｏＣｈｅｍ、Ｎｅｗｔｏｎ、ＭＡ製）など）を含むことが可能である。ＳｉＯ２または他の誘電材料を含む、他の材料も使用可能である。レジストの厚さは、仕上げられたナノピラーに関して望まれる高さによって少なくとも部分的に決定され、表面が、高さを同じレベルにするためだけでなく、全体的に高さを短縮化するために平坦にされ得るということを認識する。図１の構造体１００ｃにおいて、レジストコーティング１１６は、次いで、電子ビームリソグラフィーまたはナノインプリンティングによって、ホール１１８のアレイによってパターニングされる。パターニングは、チップの上の大きいアレイの中で、数万個の電極対にわたって実行され得る。ホール１１８は、電極１１０ごとに１つのホール１１８のみが存在するように列状にインプリントされ、それぞれのホール１１８は、対の電極の中のそのコンパニオン電極に隣接している電極の端部の近傍に作製される。それぞれのパターニングされたホールは開いており、ホールの底部にある電極の露出された部分から始まり、レジスト層の厚さを通して垂直方向に延在し、レジスト層の上部表面における開口部において終了する。対の電極の上の対になったホール１１８の間の距離は、架橋する生体分子に関してギャップ距離を決定する。換言すれば、生体分子は、電極の間のオリジナルのナノギャップ１５６を横切ってというよりもむしろ、仕上げられたナノピラーを横切って結合することとなる。さまざまな実施形態では、それぞれのホールは、直径が約３ｎｍから約３０ｎｍになっており、高さが約３ｎｍから約１００ｎｍになっている。それぞれの対のホール１１８は、ナノピラーを架橋するために使用されることとなる生体分子の長さに関係して間隔を離して配置されている。たとえば、対のナノピラーを横切って架橋するための第１の端部および第２の端部を有するオリゴヌクレオチドまたはポリペプチドが、レジストパターニングにおいて近似されることとなる機能的長さを有することが可能である（すなわち、第１の端部および第２の端部の両方において材料結合領域を含む）。
【0066】
ここで図１の構造体１００ｄに示されているように、突出するナノピラー１２０（たとえば、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕなどを含む）が、ここで、パターニングされたホールの中で成長させられ、それぞれのホールの底部における電極の露出された部分と接触して方向付けられた初期の堆積を伴い、また、実質的にホールの形状で垂直方向のピラーを成長させるための継続的な堆積を伴う。堆積は、レジストの高さを下回る高さ、レジストのレベルにおける高さ、または、この特定の例に図示されているようにレジストのレベルを超える高さまで行われ得る。金属または合金の堆積は、無電解もしくは電気めっき堆積によって、または、スパッタリングおよびリフトオフプロセスによって達成され得る。結果として生じる構造体は、ナノピラーの高さをレジスト層の高さと同じレベルにするために、および／または、ナノピラーのアレイおよびレジストの高さを短縮化するために、必要に応じて平坦にされ得る。そのような平坦にされた構造体は、図３の中の３００ａとして図示されている（下記に議論されている）。
【0067】
図１の構造体１００ｅは、１つの生体分子１２２のみ（または、最大でも数個）がどのように対のナノピラーを横切って架橋することとなるかということを示している。その理由は、部分的には、それぞれのナノピラーの小さい露出された先端部（たとえば、直径が約３～１０ｎｍのみを測定する）が、ピラーと生体分子の端部におけるチオール官能基との間のチオール－Ａｕ接着などのような、単一の金属－生体分子接着のみに対処することができるからである。さまざまな実施形態では、ナノピラー堆積物１２０は、下にある電極１１０と同じ金属を含み、それぞれのナノピラーとナノピラーの直ぐ下に接触している電極表面との間の強力な機械的なおよび電気的な接続を保証する。換言すれば、電極１１０およびナノピラー１２０の材料が同じであるときには、ナノピラーは、すべての点において、電極の垂直方向に突き出ているエクステンションである。図１に図示されている方法によって、超並列のサイズ低減された「シングルペアアイランド（ｓｉｎｇｌｅ－ｐａｉｒ ｉｓｌａｎｄｓ）」が、マスクされた電極堆積を介して電極アレイの上に作り出される。
【0068】
ここで図２を参照すると、図１の方法から結果として生じるアレイ２００が、（生体分子ブリッジなしで）上面図で示されている。アレイ２００は、レジスト層２１６によってカバーされた電極対２１０のアレイと、生体分子ブリッジ分子の接着のために露出された低減されたナノピラー領域２２０とを含む。図１の方法は、ブリッジ形成のために単一のまたは数個のみの生体分子を取り付けるのに適切な低減された面積の領域２２０を提供する。さまざまな実施形態では、これらの低減された面積の領域２２０（すなわち、ナノピラーの露出された上部）は、ナノインプリントマスク２１６の使用によって、直径が約３ｎｍから約１０ｎｍになっている。さまざまな実施形態では、Ｒｕ、Ｐｔ、Ｐｄ、もしくはＡｕ、または、他の貴金属もしくは合金が、パターニングされたホールの中に堆積され、電極対のアレイの中のそれぞれの対の電極に関して、垂直方向のナノピラー対を生成させることが可能である。また、アレイ２００の上面図は、生体分子の任意の偽の接着を阻止するために、どのようにレジストマスク２１６が電極２１０の残りのエリアのすべてをカバーするかということを示している。さまざまな実施形態では、流体セルが、アレイの周りに構築され、ナノピラーを架橋するための生体分子を含有する緩衝溶液が、マスクされたエリアにのみ到達し、電気的なリード接続のために使用される電極の露出された端部に到達しないようになっている。
【0069】
図３は、「調整可能なナノピラー」の一般的な概念を図示しており、特定の長さを有する生体分子のブリッジングを推進するために、制御された堆積が、どのようにナノピラー構造体の間の距離を「調整する」（すなわち、寸法的に調節する）ことができるかということの例を示している。例（ａ）、（ｂ）、（ｃ）、および（ｄ）において、ナノピラーおよび下にある電極の両方は、Ｒｕ、Ｐｔ、Ｐｄ、もしくはＡｕを含むことが可能であり、または、ナノピラーおよび下にある電極は、異なる金属を含むことが可能である。
【0070】
ここで図３Ａを参照すると、構造体３００ａは、たとえば、図１の方法にしたがって取得されるような、対の電極３１０および関連のナノピラー３２０を含む。構造体３００ａは、対のナノピラー３２０の高さをレジスト層３１６の高さと同じレベルにするように、図１からの構造体１００ｄを平坦にすることによって取得される。構造体３００ａは、距離ｄ１だけ分離されているナノピラー３２０を含み、距離ｄ１は、さまざまな実施形態では、約２０ｎｍを測定することが可能である。したがって、このギャップｄ１は、ナノピラー３２０の間の距離ｄ１を横切って、約２０ｎｍの機能的長さを有する（分子の２つの端部のそれぞれに提供される材料結合部分を含む）単一分子または最大でも数個の分子を架橋するのに適切であることとなる。ナノピラー３２０の間のレジストまたはＳｉＯ２誘電体３１６の存在は、分子が電極と相互作用してセンサーの一種の短絡を引き起こす可能性がある場合に、電極の間のオリジナルのナノギャップであったものの中への生体分子ブリッジ分子の弛みを防止する。さまざまな実施形態では、構造体３００ａは、機能的長さ約２０ｎｍの生体分子の溶液に露出され得、そのときに、単一のまたは最大でもほんの数個のものが、ナノピラー３２０の間の２０ｎｍ距離ｄ１を横切って架橋することが可能である。距離ｄ１が、適切でなかった場合、または、もはや適切でない場合には、たとえば、ｄ１未満の機能的長さを有する他のブリッジ分子とともに使用するために、センサーが再構築されるべきである場合などには、下記に説明されている方法が、調整可能なナノピラーの間の距離を調整するために用いられ得る。
【0071】
ここで図３Ｂを参照すると、構造体３００ｂは、マッシュルーム形突出部３２６を備えたナノピラー３２０を含み、マッシュルーム形突出部３２６は、構造体３００ａの中の垂直方向のナノピラー３２０の上に堆積されており、レジスト層３１６の表面の上方に垂直方向に、および、また、レジスト層３１６の上部表面の一部分の上方に水平方向に、両方の方向にナノピラーを延在させる。さまざまな実施形態では、無電解もしくは電気めっき堆積によって、または、スパッタリングおよびリフトオフプロセスによって、十分な時間にわたって、Ｒｕ、Ｐｔ、Ｐｄ、もしくはＡｕ、または、他の金属もしくは合金を延長して堆積することは、ナノピラー３２０の上にマッシュルーム形突出部３２６を形成し、ナノピラーの間の距離をｄ１からｄ２へ短縮化する。さまざまな実施形態では、ｄ２は、約１６ｎｍであることが可能である。確かに、堆積は、より長い時間の期間にわたって継続され、突出部３２６の間の距離ｄ２をさらに低減させることが可能であるが、３２６の露出された表面はそれに対応してサイズが増加し、複数の生体分子が突出部３２６に接着し得るという可能性を再び危険にさらすということを認識する。
【0072】
したがって、たとえば、および、図３Ｃに図示されているように、構造体３００ｃの中のマッシュルーム形突出部３２８を生成させるための延長した堆積は、所望のギャップｄ３を所望の距離に調整するのに十分な時間にわたることが可能であるが、そうでなければ複数のブリッジ分子結合を推進することとなる過度に大きいマッシュルーム形突出部３２８を生成させるほど長い時間の期間にわたるものではない。３００ｂから３００ｃへ延長した堆積は、さまざまな実施形態では、約１２ｎｍまたはそれ未満のギャップｄ３を提供することが可能である。要約すると、３００ａの中の基本的なナノピラーから、３００ｂの中のより小さいマッシュルーム形突出部３２６へ、次いで、さらに、３００ｃの中のより大きいマッシュルーム形突出部３２８へ移行する、延長した堆積の方法は、ナノピラー構造体の間の距離を、ｄ１からｄ２へそしてｄ３へ短縮化し、または、約２０ｎｍから約１６ｎｍへ、そして最後に、約１２ｎｍまたはそれ未満へ短縮化する。
【0073】
図３Ｄは、隣接するナノピラーに向けて延在する水平方向部分を備えた１つのみのナノピラーを延在させることによって、調整可能なナノピラーの間のギャップを調整するための方向ガイド式の電着の方法を図示している。構造体３００ｄは、極性制御された電着によって、ナノピラーのうちの１つのみをペアの中の他方のナノピラーに向かう方向に延在させることによって、構造体３００ａから取得され得る。構造体３００ｄに示されているように、対のナノピラーの中のナノピラー３２０の一方は、水平方向部分３３０をさらに含み、水平方向部分３３０は、レジスト層３１６の上部表面を横切って、対のナノピラーの中の他のナノピラー３２０に向けて延在している。このように、３００ａの中のナノピラー３２０の間のオリジナルの間隔ｄ１は、新しい距離ｄ４に調整され、新しい距離ｄ４は、さまざまな実施形態では、約１２ｎｍまたはそれ未満であることが可能である。したがって、いくつかの点において、構造体３００ｄを生じさせる方向ガイド式の電着は、構造体３００ｃを生じさせる両方のナノピラー上部の上への延長した堆積に対する代替的なプロセスであることが可能であり、さまざまな実施形態では、２つの独立したプロセスは、ナノピラーの間に同じまたは異なる距離を生じさせることができる（すなわち、ｄ３対ｄ４）ということを認識する。他の実施形態では、極性は、逆転され得、図示されている対のナノピラー３２０の中の他方のナノピラーは、また、水平方向に延在している部分をすでに有するナノピラーに向けて水平方向に延在させられ得る。このように、両方のナノピラーは、互いに向けて延在する水平方向のエクステンションを含むことが可能である。
【0074】
図３の中の例によって説明されているように、ナノピラー３２０は、露出されたナノピラー上部の間の（たとえば、３００ｂの中の対の突出部３２６の間の、３００ｃの中の対の突出部３２８の間の、または、３００ｄの中のエクステンション３３０と３２０との間の）ギャップが最終的に調整可能であるという点において、最終的に調整可能なナノピラーであり、距離ｄ１、ｄ２、ｄ３、ｄ４は、無電解堆積または方向ガイド式の電着によって制御される。
【0075】
図４は、ナノピラーの露出された上部表面のサイズを低減させるための方法のさまざまな実施形態を記載しており、結果として生じる構造体が、対になったナノピラーを横切って結合する単一のブリッジ分子に関して最適化されるようになっている。図４に例示されている方法は、図１の構造体１００ｃまたはその均等物から始まり、それは、次いで、（４００ａの中の破線の水平方向線にしたがって）平坦にされ、図４の中の開始構造体４００ａを提供する。構造体４００ａは、レジストコーティング４１６（たとえば、ＰＭＭＡまたはＳｉＯ２）の中に、ナノインプリントされたまたは電子ビームリソグラフィーされたホール４１８ａを含み、ここで、１つのホール４１８ａが、図１の方法にしたがって、基板４１２の上に以前に堆積された下にある電極４１０とともに、１つの電極４１０のみの直ぐ上方にパターニングされる。さまざまな実施形態では、ホール４１８ａは、形状が円筒状に近くなっており、約２５ｎｍの均一な直径を有することが可能である。ナノピラーの露出された上部表面のサイズを低減させるための方法の中の次のステップは、構造体４００ｂに示されているように、それぞれのホールを取り囲むレジスト層の周囲部を追加的なレジスト材料４３２によって埋めることによって、それぞれのホール４１８ａの上部部分のみの直径を約１０ｎｍ未満に（または、特定の実施形態では、約５ｎｍ未満に）低減させることである。これは、レジストスピンコーティング、斜角もしくは垂直の低圧スパッタリング、シリカもしくは他の誘電体層の蒸着、または他のナノ加工方法のうちのいずれか１つまたは組合せによって達成され、反応性イオンエッチング（ＲＩＥ）による必要に応じた平坦化などを伴う。たとえば、垂直方向のホール４１８ａは、ＰＭＭＡまたはＨＳＱ（後にＳｉＯ２に変換されることとなる）のスピンコーティングによってテーパー付きにされ得、または、酸化物誘電体層によってスパッターコーティングされ、それぞれのホールの上部領域の直径を選択的に低減させることが可能である。さまざまな実施形態では、材料が、ホール４１８ａの上部に向けて追加され得、または、材料が、ホール４１８ａの底部から除去され得、これらの独特に形状決めされたホール４１８ｂを実現する。構造体４００ｃに図示されているように、このステップから結果として生じるのは、真っ直ぐな円筒というよりもむしろ起伏のある「ミルクボトル形状」を含むホール４１８ｂである。
【0076】
引き続き図４を参照すると、構造体４００ｂから４００ｃへの移行によって図示されている、方法の中の次のステップは、金属または合金材料（たとえば、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕなど）をそれぞれのホール４１８ｂの中へ堆積させ、下にある電極４１０に物理的におよび電気的に接続されているナノピラー４３６を作り出すことを含む。このステップは、図１の中の方法に関して以前に説明されているものと同じであることが可能であり、それぞれのホール４１８ｂは、無電解めっきなどのような方法を使用する金属堆積によって埋められ、または、スパッター堆積され、および、リフトオフプロセスなどされる。その結果は、構造体４００ｃによって示されており、ここでは、上部部分が底部部分よりも狭い起伏のある形状を有するナノピラー４３６が形成されている。したがって、たとえば、ナノピラー４３６は、ナノピラーの上部の近傍において、約１０ｎｍ未満の（または、約５ｎｍ未満の）直径を有し、ナノピラーの底部において（そこでは、ナノピラーが下にある電極４１０に融合する）、約２５ｎｍの直径を有することが可能である。事実上、独特に形状決めされたナノピラー４３６は、下にある電極４１０の垂直方向に突き出ているエクステンションであり、レジスト層４１６の以前に平坦にされたレベルにおいて、非常に小さい露出された直径で終わっている。
【0077】
図４を引き続き参照すると、したがってこのように図示されている方法の中の最後のステップは、対のナノピラー４３６の間で生体分子４３８を架橋すること、および、結合プローブ４３９をブリッジ分子に接合させることである。これらのステップは、順序を逆転され得、結合プローブ４３９およびブリッジ分子４３８を含むプローブコンプレックスは、対のナノピラー４３６の間に架橋される。さまざまな実施形態では、ブリッジ分子４３８のそれぞれの端部と起伏のあるナノピラー４３６のそれぞれとの間に示されている接合部４３７は、金属導体の、半導体の、または合金のナノピラー４３６と、生体分子４３８のそれぞれの端部に構成されている材料結合ドメインとの間に、チオール－Ａｕ接着、または、一般的に、任意の共有結合もしくは非共有結合または会合を含むことが可能である。さまざまな実施形態では、ブリッジ分子４３８のそれぞれの端部に構成されている材料結合ドメインは、金属に接着することができる個々のアミノ酸または短いポリペプチドを含むことが可能である。他の実施形態では、接合部４３７は、ナノピラーの上の官能基と生体分子４３８の端部の上に構成されている官能基との間に、任意のタイプの「クリックケミストリー」を含むことが可能である。さまざまな実施形態では、分子ブリッジ４３８は、いくつかの場合においてジアゾニウム強化された（ｄｉａｚｏｎｉｕｍ－ｅｎｈａｎｃｅｄ）、一本鎖または二本鎖ＤＮＡオリゴヌクレオチド、または、たとえば、アルファ－ヘリックス構造体を自然に表現するアミノ酸の配列を遺伝子的に操作することによって考案されるような、アルファ－ヘリックス部分もしくはアルファ－ヘリックス全体を含むポリペプチドを含むことが可能である。
【0078】
さまざまな実施形態では、構造体４００ｄの中の結合プローブ４３９は、ポリメラーゼまたは他のプロセッシブ酵素を含むことが可能である。たとえば、ＣＭＯＳチップの上に配設されているものなど、そのような４００ｄサブユニットのアレイは、固体の分子エレクトロニクスセンサーとして作用する。さまざまな実施形態では、構造体４００ｄは、ヌクレオチドシーケンシングにおいて使用されるセンサーのアレイの一部であり、アレイは、ｄＮＴＰの溶液の送達を促進させるために流体チャンバの中に囲まれ得る。結合プローブ４３９と相互作用することが示されている材料のストリップは、プロセッシブ酵素４３９によって処理される一本鎖のＤＮＡ鋳型を含むことが可能である。ｄＮＴＰと結合プローブ４３９との相互作用は、電流パルスまたは他の信号の変化を引き起こす可能性があり、それは、検出され、ヌクレオチド配列に関係付けられ得る。これらの方法は、‘２９６特許および‘０４９出願に十分に開示されており、それらは、上記に参照されており、参照により本明細書に組み込まれている。図４の中の構造体４００ｄは、‘２９６特許および‘０４９出願において説明しているように、ヌクレオチドシーケンシングのために使用される分子エレクトロニクスセンサーの基礎であることが可能であると言えば十分であろう。
【0079】
図５は、図４の中の構造体４００ｃの必要に応じたさらなる操作またはその均等物を図示している。図５Ａに示されているように、起伏のある形状のホールの中へ金属を堆積させることは、レジスト層５１６の表面の上方に延在する一部分５５２を有するナノピラー５３６ａを作り出すことが可能である。このケースでは、構造体は、基板５１２の上の電極５１０と、部分５５２によってレジスト層５１６の水平方向の表面を越えて突出する起伏のあるナノピラー５３６ａとを含む。他の実施形態では、および、図５Ｂに示されているように、Ｒｕ、Ｐｔ、Ｐｄ、もしくはＡｕ、または他の材料（たとえば、別の貴金属など）をホールの中へ堆積させることは、早期に終了され得、結果として生じる起伏のあるナノピラー５３６ｂが、レジスト層５１６の上部レベル表面の手前で終わるようになっており、それぞれのナノピラー５３６ｂの上方に凹部５５４を生成させるようになっている。さらに第３の変形例において、および、図５Ｃに図示されているように、構造体（ナノピラーがレジスト層５１６の表面の上方に突出しているか、または、その下方に凹んでいるかにかかわらず）は、ナノピラー５３６ｃの上部をレジスト層５１６の上部表面と完全に同じレベルにするように平坦にされる。また、この平坦化ステップは、全体的な構造体の高さを調節するために使用され得る。図３Ａの文脈において述べられているように、平坦化は、たとえば、生体分子ブリッジの結合のために、および、生体分子ブリッジ分子の弛みに対する遮断を提供するために、それぞれのナノピラーにきれいで均一な上部を提供することなど、特定の利点を有している。
【0080】
図６は、垂直方向のホールのテーパー付けのための犠牲的な金属ナノピラーの使用を含む、ナノピラーを提供するように設計されているリソグラフィック方法の追加的な実施形態を図示している。図６Ａおよび図６Ｂに図示されている方法は、構造体６００ａ～６００ｇを通って進行し、図１の中の構造体１ｄのより広い円筒状のナノピラーから始まり、図６Ｂの中の構造体６００ｇの実質的により狭いナノピラーで終わり、構造体は、明確化のために断面で図示されている。
【0081】
図６Ａを参照すると、開始構造体６００ａは、本質的に、図１の中の構造体１ｄの均等物であり、ここでは、実質的に円筒状のナノピラー６２０が、基板６１２の上に以前に堆積された下にある電極６１０の両方をカバーするレジスト層６１６ａの中に形成された、ナノパターニングされたホールの中への堆積物によって成長させられた。この例において提供される円筒状のナノピラー６２０は、約２０ｎｍから約５０ｎｍの直径を有することが可能であり、初期の金属ナノピラーは、犠牲的なものであるということを認識する。ナノピラー６２０の高さは、約３ｎｍから約１００ｎｍであることが可能である。
【0082】
ここで構造体６００ａを参照すると、電極６１０（基板６１２の上に以前に堆積された電極）をカバーするＰＭＭＡ層６１６ａは、電子ビームまたはナノインプリントリソグラフィーを使用して、ＰＭＭＡ層６１６ａを通り電極まで至る垂直方向のホールによってパターニングされており、結果として生じるホールは、銅（Ｃｕ）によって充填され、犠牲的なＣｕナノピラー６２０を取得した。明確化のために、１つのナノピラー６２０のみが、この方法において図示されており、実際には、電極対のアレイが好適であるということを認識しており、ここでは、ナノインプリンティングが、電極の対に整合させられたホールの対を結果として生じさせることとなる。さまざまな実施形態では、ニッケル（Ｎｉ）などのような、他の金属が、犠牲的なナノピラー６２０として使用され得る。構造体６００ａでは、および、他の方法の文脈において上記に議論されているように、ナノピラー６２０は、垂直方向のポストを含み、垂直方向のポストは、水平方向に配設された電極６１０の表面から、ＰＭＭＡ層６１６ａの上部表面とほぼ同じレベルまで延在している。しかし、このケースでは、電極６１０および犠牲的なナノピラー６２０が同じ材料を含まないことが好ましい。その理由は、ナノピラー６２０が、下にある電極６１０に損傷を与えることなく、溶解されて取り除かれることとなるからである。たとえば、下にある電極６１０は、Ａｌ、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含むことが可能であり、一方では、犠牲的なナノピラー６２０は、ＣｕまたはＮｉを含むことが可能である。
【0083】
引き続き図６Ａを参照すると、構造体６００ａの中のＰＭＭＡ層６１６ａは、溶解されて取り除かれ、下にある電極６１０に取り付けられている裸の犠牲的なＣｕナノピラー６２０を露出させる。犠牲的なナノピラー６２０は、約２０ｎｍから約５０ｎｍの直径を有することが可能である。方法の中の次のステップは、化学エッチングまたはＲＩＥエッチングによってＣｕナノピラー６２０の直径を低減させ、構造体６００ｃに示されているように、約５ｎｍの平均直径を有する、より狭いＣｕナノピラー６２０ａを作り出すことである。エッチングは、示されているように、狭くなったナノピラー６２０ａにテーパー付きの形状を提供するように実行される。構造体６００ｃから６００ｄへ変換するステップは、直径が低減されたＣｕナノピラー６２０ａをカバーするために、新しいＰＭＭＡ層６１６ｂをキャストすることを含む。
【0084】
図６Ａおよび図６Ｂを参照すると、構造体６００ｄから６００ｅへ変換するステップは、たとえば、ＲＩＥなどによって、ＰＭＭＡ層６１６ｂを横切って水平方向に平坦にすることを含み、狭くなったＣｕナノピラー６２０ａの上部全体が露出されることを保証する。構造体６００ｅおよび６００ｆによって示されているように、Ｃｕナノピラー６２０ａは、次いで、溶解されて取り除かれ、ＰＭＭＡ層６１６ｂの中に新しいホール６１８を作り出す。この新しいホール６１８は、次いで、Ｒｕ、Ｐｔ、Ｐｄ、もしくはＡｕ（または、他の金属もしくは半導体材料）によって埋められ、新しいナノピラー６３６を提供し、それは、必要に応じて、下にある電極６１０の材料にマッチしている。結果として生じる構造体６００ｇは、必要に応じて、再び平坦にされ得、および／または、ブリッジ分子の溶液への露出の前に、図３に例示されている操作のいずれかを受け得る。さまざまな実施形態では、構造体６００ｇの中のナノピラー６３６の露出された上部は、約５ｎｍの直径を有しており、単一のまたは最大でもほんの数個の生体分子のみの取り付けを推進する。構造体６００ｇ（図示されている構造体は、対のそのような構造体の半分であり、典型的に、対のそのような構造体のアレイがチップの上に存在しているということを認識する）は、固体の分子センサーの中で使用可能であり、固体の分子センサーは、図４の文脈において上記に議論されているように、それぞれの対の狭くなったナノピラー６３６を横切って架橋する分子ブリッジ分子（オリゴヌクレオチド、ジアゾニウム強化物、ポリペプチド、アルファ－ヘリックスＧＢＰなど）をさらに含む。
【0085】
図７に示されている方法は、異なる材料を使用する、図１の中の方法の変形例である。図７は、ＣＭＯＳ互換性のＣｕフィルムの上のナノピラーアレイ製作プロセスの実施形態を図示している。垂直方向のホールの中への金属ナノピラーの無電解堆積に関して、ＣｕまたはＮｉベース層が望ましい。Ｃｕは、Ｎｉベース層よりもＣＭＯＳ互換性である。
【0086】
図７に示されているように、チップ７００ａは、Ｓｉ基板７１２の上にＣｕ／Ｔｉフィルム層７１０を含み、Ｓｉ基板７１２は、ＳｉＯ２層７１４をさらに含む。方法の第１のステップは、金属フィルム層７１０の上にＰＭＭＡ層７１６をスピンコーティングし、構造体７００ｂに到着することを含む。次いで、ＰＭＭＡ層は、電子ビームリソグラフィーまたはナノインプリントリソグラフを使用してナノパターニングされ、構造体７００ｃに示されているように、ＰＭＭＡ層７１６の中に垂直方向のホール７１８のアレイを生じさせる。次いで、金属が、電子ビーム蒸着堆積およびその後のレジスト層のリフトオフによってホールの中に堆積され、金属フィルム層７１０と電気的接触をしているナノピラー７２０を含む構造体７００ｄを作り出す。最後に、シリカ層７６５は、次いで堆積され、最終的な構築物が、平坦にされ、上部円形表面のみが露出された金属ナノピラー７２０を有する構造体７００ｅを提供する。
【0087】
図８は、金属の物理蒸着（スパッタリングもしくは蒸着）、電着、または無電解堆積のいずれかを含む、回路チップデバイスの上にナノピラーアレイを提供するためのナノファブリケーションステップのさまざまな実施形態を記載している。図８に図示されている方法は、さらに下記に説明されているように、必要に応じた経路「１」および「２」へと分割する。
【0088】
図８の方法は、３つの層デバイスを含む構造体８００ａから始まり、ここでは、ＰＭＭＡ層８１６ａが、Ｓｉ層８１２およびＳｉＯ２層８１４を含む基板の上にスピンコーティングされている。方法の中の次のステップは、第１の電子ビームリソグラフィープロセスを含み、構造体８００ｂに示されているように、ＰＭＭＡレジスト層の中へ開口部８１８ａを導入する。開口部８１８ａは、長方形になっており、長さ約２００ｎｍおよび幅３０～５０ｎｍを測定し、約１０～３０ｎｍのナノギャップによって間隔を離して配置されている。構造体８００ｂを８００ｃに変換するために、Ｃｕ金属堆積およびリフトオフプロセスが使用され、対の約２００ｎｍの間隔を離して配置されたＣｕ電極８１０を基板の上に残す。次のステップにおいて、フォトレジスト層８１６ｂが、構造体８００ｄに示されているように、対のＣｕ電極８１０の上にスピンコーティングされる。次に、リソグラフィックパターニング、金属堆積、およびリフトオフの２回目が、構造体８００ｅを提供し、ここでは、マイクロ電極８３０が、Ｃｕナノ電極８１０と物理的なおよび電気的な接触をして配設されている。方法の次のステップにおいて、別のＰＭＭＡ層８１６ｃが、構造体８００ｆに示されているように、マイクロ電極８３０およびナノ電極８１０のセットの上方にスピンコーティングされる。構造体８００ｇに到着するために、ナノパターニングが使用され、ＰＭＭＡ層の中にホール８１８ｂを作り出す。
【0089】
図８に図示されている方法のこの時点において、構造体８００ｇから始まる２つのルートのうちの一方がとられ得る。「１」とマークされたルートでは、電子ビーム蒸着堆積およびリフトオフが、ナノパターニングされたホールの中にナノピラー８２０ａを提供する。センサーに関して使用可能な構造体に到着するために、構造体８００ｈ１は、次いで、絶縁層８１６ｄによってコーティングされ、平坦にされて構造体８００ｉ１に到着し、ここでは、マイクロ電極８３０およびナノピラー８２０ａの高さは均一である。注目すべきは、露出されたナノピラー８２０ａのみが生体分子を架橋するために必要とされるので、ナノ電極８１０が絶縁層８１６ｄの下に埋め込まれたままであることが可能であるということである。「２」とマークされたルートでは、図３の文脈において議論されている方法が用いられ、延長したナノピラー堆積物８２０ｂを含む構造体８００ｉ２に最終的に到着することが可能であり、延長したナノピラー堆積物８２０ｂは、平坦にされたＰＭＭＡ層８１６ｄの上方におよびそれを横切って水平方向に突出するように示されている。構造体８００ｉ２は、次いで、間隔を離して配置されたナノピラー８２０ｂを横切って単一の生体分子または最大でもほんの数個の生体分子を架橋することによって、分子エレクトロニクスセンサーの中で使用可能である。
【0090】
図９Ａおよび図９Ｂは、スパッター堆積およびリフトオフプロセスによって対の間隔を離して配置された電極９１０の上に作り出されるナノピラー９２０について撮られた実際のＳＥＭ顕微鏡写真の図面である。それぞれの図面の中のｎｍスケールによって示されているように、図９Ａは、傾けられたビューで撮られたより低い倍率のＳＥＭの図面であり、図９Ｂは、より高い倍率におけるＳＥＭの図面である。結果として生じるナノピラー９２０は、ＣＭＯＳ互換性のＣｕ金属フィルムの上に作り出されており、ここでは、それぞれのナノピラー９２０は、直径が約３０ｎｍを測定する露出された上部表面を含む。構造体は、シーケンシング電極チップの上に準備されており、ここでは、Ｃｕ金属およびＡｕ金属の両方が、スパッター堆積、無電解堆積、または電気化学的な堆積によって堆積され得る。ナノピラー９２０の対の露出された３０ｎｍ直径の円形上部は、センサーブリッジ形成のために、ブリッジ分子（たとえば、ＤＮＡオリゴヌクレオチドなど）のうちの１つまたは限られた数の取り付けを可能にする。図９Ａは、ナノピラー９２０を含む対の電極９１０の傾けられたビューを示している。
【0091】
また、図１０は、ナノピラー上部表面１０２０のアレイ１０００の実際のＳＥＭ顕微鏡写真の図面である。本質的に、図１０は、絶縁／レジスト層に対していくつかのニュアンスを伴う、図２に示されているアレイ２００の実施化である。本明細書では、ナノピラー上部表面１０２０は、５０ｎｍの高さのＳｉＯ２誘電体層１０１６と同一平面上に露出されて見られる。Ａｕナノピラーアレイ１０００は、レジストナノパターニング（電子ビームリソグラフまたはナノインプリンティング）によって形成され、垂直方向のナノサイズ決めされたホールを形成しており、Ａｕ電極材料が、その中へスパッター堆積およびリフトオフプロセスされた。他の実施形態では、Ａｕナノピラーは、無電解堆積または電気化学的な堆積によって生成され得る。ＳｉＯ２の平坦にされた上部層１０１６は、１５０℃においてＨＳＱレジストスピンコーティングおよびアニーリングによって準備され、その層をＳｉＯ２に変換し、８５秒にわたって１００ワットのパワーでＣＨＦ３およびアルゴン混合ガスを処理するＳｉＯ２エッチングＲＩＥを使用する平坦化がそれに続く。
【0092】
図１１は、異なる形状および特徴を有する、さまざまなナノ電極幾何学形状の上面図を図示しており、また、互いに向き合う電極の部分において電極の上に追加的な金属を堆積させることによって、開始電極幾何学形状がどのように修正され得るかということを図示している。基板材料（たとえば、ＳｉＯ２表面絶縁体層を備えたＳｉなど）は、明確化のために、電極対のこれらの図面に示されていない。
【0093】
図１１の左側において、開始電極対（ａ）、（ｂ）、（ｃ）、および（ｄ）が示されており、それぞれが、距離ｄ１、ｄ２、ｄ３、およびｄ４を有する開始ナノギャップをそれぞれ備えている。これらのタイプの電極対は、スケールアップされた製造のためのナノインプリントリソグラフィーもしくは電子ビームリソグラフィーによって、および／または、他の手段によって作製され得る。対の電極１１１０ａは、Ａｌ、Ｃｕ、Ｒｕ、Ｐｔ、Ｐｄ、もしくはＡｕまたは他の金属から作製された対の長方形の電極を含む。対の電極１１１０ｂは、槍頭形状を有しており、Ａｕの電着の間に起こり得る局所的な電流濃度を除去するようになっている。対の電極１１１０ｃは、テーパー付きの電極を含み、テーパー付きの電極は、丸みを帯びた先端部をさらに含み、電極へのより良好な付着を有するわずかにより大きい直径のＡｕ堆積物に関して、わずかにより少ない電流濃度を提供するようになっている。対の電極１１１０ｄは、完全に丸みを帯びた電極を含む。場合によっては、これらの対の電極（ａ）、（ｂ）、（ｃ）、および（ｄ）のいずれかは、複数の生体分子に結合しやすい形状、および／または、ギャップを横切る特定の長さの生体分子の結合を推進するのに不適当なギャップ距離ｄ１、ｄ２、ｄ３、ｄ４を有する可能性がある。この点において、図１１は、生体分子ブリッジ結合のための表面積を低減させることおよび間隔を離して配置された電極の間のギャップ距離を調節することを継承する電極修正のさまざまな実施形態を図示している。
【0094】
引き続き図１１を参照すると、対応する対の電極（ｇ）への電極対（ａ）の変換において、ギャップｄ５は、電極１１１０ａの隣接する縁部の上にＡｕ堆積物１１６１を作り出すＡｕ電気めっきの程度および時間によって調節される。このように、ナノギャップ距離ｄ５は、開始ギャップ距離ｄ１よりも小さくなっており、ギャップ距離ｄ５は、Ａｕの延長した堆積によって、たとえば、約３ｎｍから約１０ｎｍなどのギャップまで閉じられ得る。同様に、槍頭形状の電極１１１０ｂに関して、Ａｕ堆積は、電極１１１０ｂのポイントにおいて、Ａｕメッキされた先端部１１６２を提供し、ここでは、ギャップ距離ｄ６は、開始ギャップ距離ｄ２よりも小さくなっており、延長したＡｕ堆積によってさらに短縮化される。同様に、丸みを帯びた先端部電極１１１０ｃに関して、Ａｕ堆積は、電極１１１０ｃの丸みを帯びた先端部において、Ａｕメッキされた先端部１１６３を提供し、ここでは、ギャップ距離ｄ７は、開始ギャップ距離ｄ３よりも小さくなっており、延長したＡｕ堆積によってさらに短縮化される。
【0095】
図１１をさらに参照すると、電極対（ｈ）への電極対（ｄ）の修正は、対の電極の中のそれぞれの電極１１１０ｄの上のＡｕ堆積が対称的である必要がないということを図示している。上記に議論されているように、電着は、方向ガイド式の電着を含むことが可能であり、１つの電極がＡｕ堆積を受け取るようになっている。（ｈ）の中の構成は、右側の電極１１１０ｄの上の方向ガイド式の電着によって取得され得、丸められたＡｕ堆積物１１６５を提供するためにアニーリングプロセスがそれに続く。その後に、方向ガイド式の電着は、逆転極性によって使用され、左側の電極１１１０ｄの上にＡｕを優先的に堆積させることが可能であり、それは、より広い堆積物１１６４として残され得る。図１１の中のこれらの方法のそれぞれにおいて、Ａｕの延長した堆積は、必要に応じてギャップ距離ｄ５、ｄ６、ｄ７、およびｄ８を閉じるために使用され得る。
【0096】
図１２は、ナノ電極製作プロセスの実施形態を図示しており、それは、図８の中のステップに、および、とりわけ、図８の中のルート１および２の中の電着ステップに関係している。図１２は、使用のために望まれる特定のブリッジ分子の長さと電極ギャップ距離を「長さマッチング」させる目的のために、または、より制御された精密なセンサーブリッジ形成のために、電気化学的な堆積（たとえば、無電解堆積または電着）によるナノ電極ギャップ制御の概念を実証している。図８の方法では、ＣｕまたはＮｉベース層の使用が、電着によるナノギャップ制御において実証されており、Ｃｕは、Ｎｉよりもむしろ、ＣＭＯＳ互換性のためのベース層として使用されている。この革新的なプロセスは、電極ナノギャップの予測可能な設定を可能にし、特定の化学的特質および公知の長さを有する所望のブリッジ分子が、調整されたナノギャップ距離を横切って再現可能なブリッジ形成において最適に使用され得るようになっている。
【0097】
図１２は、図８の中のステップ（ａ）、（ｂ）、（ｃ）、および（ｄ）にしたがって、チップ１２００ａが最初にＣｕナノ電極１２１０を備えて構成され得るということを示している。チップ１２００ａは、Ｓｉ基板１２１２の上にＣｕナノ電極を含み、ナノ電極１２１０をカバーするＳｉＯ２誘電体層１２１６をさらに含む。換言すれば、さまざまな実施形態では、チップ１２００ａは、図８の中の構造体８００ｄと実質的に同様であることが可能である。チップ１２００ａは、次いで、マイクロ電極１２３０を提供するための金属堆積およびリフトオフによって、ならびに、その上への別のＰＭＭＡ層１２１６のスピンコーティングによって、チップ１２００ｂへと修正され得る。第２の電子ビームリソグラフィー（たとえば、図８の中の構造体８００ｇの中のホール８１８ｂを作り出すために説明されたもの）の後に、チップ１２００ｂは、次いで、構成体１２００ｃによって概略的に図示されているように電着を受け得、ここでは、電極アレイチップ１２００ｂは、電着電解質１２９６に露出される。
【0098】
図１３は、ナノギャップ距離を制御する方法のさまざまな実施形態を図示しており、この方法は、９０℃、ｐＨ＝８において長方形のＡｕ電極対の上に経時的にＡｕ堆積を使用して実施化され、堆積時間の関数として電極ギャップの間隔を低減させる。図１３Ａおよび図１３Ｂの中のスケッチは、実際のＳＥＭ顕微鏡写真の線画である。図１３Ａの中の（ａ）～（ｄ）の中のＳＥＭ顕微鏡写真の図面は、オリジナルの顕微鏡写真の上に１００ｎｍスケールを示している。図１３Ｂは、図１３Ａの中に描かれた同じＳＥＭ顕微鏡写真の図面であるが、倍率の変化なしで、電極ギャップ領域のみに焦点を合わせている。図１３Ａの中の（ａ）から始めると、時間ｔ＝０において、電極１３１０ａの間の電極ギャップ１３５６ａは、約２８ｎｍであった。この電極ギャップは、長方形のＡｕ電極対を堆積させるために使用されたリソグラフィック方法の結果であった。（ｂ）に示されているように、３００秒にわたるＡｕのＡｕ無電解堆積は、電極１３１０ｂの間のナノギャップ１３５６ｂを約１６ｎｍまで閉じることを結果として生じさせた。（ｃ）に示されているように、６００秒にわたるＡｕのＡｕ無電解堆積は、電極１３１０ｃの間のナノギャップ１３５６ｃを約１１ｎｍまで閉じることを結果として生じさせた。最後に、および、（ｄ）に示されているように、１２００秒にわたるＡｕのＡｕ無電解堆積は、電極１３１０ｄの間のナノギャップ１３５６ｄを約７ｎｍまで閉じることを結果として生じさせた。図１３Ｂは、より組織化された方式で実験の結果を繰り返しており、対応するＳＥＭ顕微鏡写真表現のすぐ隣に、時間持続期間およびナノギャップ測定値を伴っている。選択されたＡｕ無電解堆積時間がナノギャップ距離を決定付けるということが、データから明らかである。
【0099】
図１３Ａ～図１３Ｂに要約されている実験からのデータは、ｘ／ｙプロットでプロットされ得る。図１４は、ナノ電極ギャップ（ｎｍ）－対－無電解堆積時間（秒）のプロットである。４つの（４）データポイントは、図１３からのデータである。これらのデータポイントは、図１４に示されているような曲線にフィットすることが可能であり、キャリブレーション曲線を生じさせ、ここでは、所望のナノ電極ギャップが、所望のナノギャップを取得するために無電解Ａｕ堆積において使用することとなるおおよその時間に補間され得る。したがって、たとえば、プロットの中の破線の矢印によって示されているような補間に関して図１４の中のｘ／ｙプロットを使用して、たとえば、約１３ｎｍの機能的長さを有する生体分子のブリッジングに対処するなどのために、１３ｎｍギャップを望む場合には、約４５０秒にわたる無電解Ａｕ堆積を実行することとなる。このように、堆積時間を設定することによって、所望のナノギャップ寸法を「ダイヤルイン」することが可能である。同様のｘ／ｙプロットが、Ｒｕ、Ｐｔ、またはＰｄなどのような他の金属堆積に関する堆積データを集めることによって構築され得る。
【0100】
分子センサーの中の電極のためのナノピラー構造体を準備するための方法、装置、およびシステムが提供される。本明細書における詳細な説明において、「さまざまな実施形態」、「１つの実施形態」、「ある実施形態」、「例示的な実施形態」などへの言及は、説明されている実施形態が、特定の特徴、構造体、または特質を含むことが可能であるが、すべての実施形態が、必ずしも、特定の特徴、構造体、または特質を含むとは限らない可能性があるということを示している。そのうえ、そのような語句は、必ずしも、同じ実施形態を参照しているとは限らない。さらに、特定の特徴、構造体、または特質が、ある実施形態に関連して説明されているときには、明示的に説明されているかどうかにかかわらず、他の実施形態に関連してそのような特徴、構造体、または特質に影響を与えるということが、当業者の知識の中にあるということが提出される。この説明を読んだ後に、代替的な実施形態においてどのように本開示を実装するかということが当業者に明らかになることとなる。
【0101】
利益、他の利点、および、課題に対する解決策が、特定の実施形態に関して本明細書で説明されてきた。しかし、利益、利点、課題に対する解決策、および、任意の利益、利点、または解決策が起こるかまたはより顕著になることを引き起こし得る任意のエレメントは、本開示の重要な、必要とされる、または本質的な特徴またはエレメントとして解釈されるべきでない。したがって、本開示の範囲は、添付の特許請求の範囲以外のいずれのものによっても限定されるべきではなく、添付の特許請求の範囲において、単数形でのエレメントへの言及は、明示的にそのように述べられていない限り、「唯一の」を意味するのではなく、「１つまたは複数の」を意味することを意図している。そのうえ、「Ａ、Ｂ、およびＣのうちの少なくとも１つ」または「Ａ、Ｂ、またはＣのうちの少なくとも１つ」と同様の語句が、特許請求の範囲または明細書において使用される場合に、その語句は、Ａのみが実施形態に存在している可能性があるということ、Ｂのみが実施形態に存在している可能性があるということ、Ｃのみが実施形態に存在している可能性があるということ、または、エレメントＡ、Ｂ、およびＣの任意の組合せが単一の実施形態に存在している可能性があるということ、たとえば、ＡおよびＢ、ＡおよびＣ、ＢおよびＣ、または、ＡおよびＢおよびＣということを意味するように解釈されるべきであるということが意図されている。
【0102】
当業者に公知の上記に説明されているさまざまな実施形態のエレメントに対するすべての構造的な、化学的な、および機能的な均等物は、参照により本明細書に明示的に組み込まれているべきであり、現在の特許請求の範囲によって包含されていることを意図している。そのうえ、それが現在の特許請求の範囲によって包含されるようにするために、組成または方法が、本開示によって解決されることを求められるそれぞれのおよびすべての問題に対処することは必要でない。そのうえ、本開示の中のエレメント、コンポーネント、または方法ステップは、エレメント、コンポーネント、または方法ステップが明示的に特許請求の範囲の中に記載されているかどうかにかかわらず、公衆に提供されることを意図していない。エレメントが「のための手段（ｍｅａｎｓ ｆｏｒ）」という語句を使用して明示的に記載されていない限り、請求項のエレメントは、米国特許法第１１２条（ｆ）を呼び出すことを意図していない。本明細書で使用されているように、「含む（ｃｏｍｐｒｉｓｅｓ）」、「含む（ｃｏｍｐｒｉｓｉｎｇ）」という用語、または、任意の他のその変化形は、非排他的な包含をカバーすることを意図しており、エレメントのリストを含む化学物質、化学的組成、プロセス、方法、物品、または装置が、それらのエレメントのみを含むのではなく、明示的に列挙されていないかまたはそのような化学物質、化学的組成、プロセス、方法、物品、もしくは装置に固有の他のエレメントを含む可能性があるようになっている。
本発明は、例えば、以下の項目を提供する。
(項目１)
分子エレクトロニクスセンサーにおいて使用するための構造体であって、前記構造体は、
対のナノ電極であって、前記対のナノ電極は、基板の上に配設されており、第１の金属を含み、それぞれの対のナノ電極は、第１のナノ電極および第２のナノ電極を含み、前記第２のナノ電極は、ナノギャップによって前記第１のナノ電極から間隔を離して配置されている、対のナノ電極と、
前記対のナノ電極および前記ナノギャップをカバーするレジストまたは誘電体層と、
第２の金属を含む対のナノピラーであって、それぞれの対のナノピラーは、第１のナノピラーおよび第２のナノピラーを含み、前記第２のナノピラーは、ナノピラーギャップによって前記第１のナノピラーから間隔を離して配置されている、対のナノピラーと
を含み、
前記第１のナノピラーの底部表面は、前記第１のナノ電極に物理的におよび電気的に接続されており、前記第２のナノピラーの底部表面は、前記第２のナノ電極に物理的におよび電気的に接続されており、
前記第１および第２のナノピラーは、ポストをそれぞれ含み、前記ポストは、前記レジストまたは誘電体層を通って実質的に垂直方向に突き出ており、それぞれのナノピラーの上部表面のみが、前記レジストまたは誘電体層によってカバーされていないようになっている、構造体。
(項目２)
それぞれのナノピラーの前記上部表面は、（ａ）前記レジストもしくは誘電体層の上部表面を越えて突出しており、（ｂ）前記レジストもしくは誘電体層の前記上部表面と同一平面上にあり、または、（ｃ）前記レジストもしくは誘電体層の前記上部表面の下方に凹んでいる、項目１に記載の構造体。
(項目３)
前記構造体は、第１の端部および第２の端部を有するブリッジ分子をさらに含み、前記ブリッジ分子の前記第１の端部は、前記第１のナノピラーに接着されており、前記ブリッジ分子の前記第２の端部は、前記第２のナノピラーに接着されており、前記ナノピラーギャップを架橋している、項目１に記載の構造体。
(項目４)
前記第１の金属は、Ａｌ、Ｃｕ、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含み、前記第２の金属は、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含む、項目１に記載の構造体。
(項目５)
前記第１の金属は、Ａｌを含み、前記第２の金属は、Ｒｕを含む、項目１に記載の構造体。
(項目６)
前記対のナノピラーの中の少なくとも１つのナノピラーの前記上部表面は、マッシュルーム形突出部を含み、前記マッシュルーム形突出部は、前記レジストまたは誘電体層の上部表面の一部分の上方に前記ナノピラーを水平方向に延在させている、項目１に記載の構造体。
(項目７)
前記対のナノピラーの中の一方のナノピラーのみが、水平方向部分をさらに含み、前記水平方向部分は、前記レジストまたは誘電体層の上部表面の一部分を横切って、前記対のナノピラーの中の他方のナノピラーに向けて延在している、項目１に記載の構造体。
(項目８)
前記対のナノピラーの中の少なくとも１つのナノピラーが、垂直方向にテーパー付きのナノピラーを含み、前記垂直方向にテーパー付きのナノピラーの底部部分は、前記垂直方向にテーパー付きのナノピラーの上部部分よりも直径が大きくなっている、項目１に記載の構造体。
(項目９)
前記対のナノピラーの中の両方のナノピラーが、垂直方向にテーパー付きのナノピラーを含む、項目８に記載の構造体。
(項目１０)
対のナノ電極を基板の上に堆積させるステップであって、前記対のナノ電極は、第１の金属を含み、また、第１のナノ電極および第２のナノ電極を含み、前記第２のナノ電極は、ナノギャップによって前記第１の電極から間隔を離して配置されている、ステップと、
レジストコーティングを付与し、前記対のナノ電極および前記ナノギャップの上方にレジスト層を形成するステップであって、前記レジスト層は、水平方向の露出された上部表面を有している、ステップと、
前記レジスト層を通して垂直方向に対のオープンホールをパターニングするステップであって、パターニングは、ナノ電極ごとに１つのホールを含み、それぞれのホールは、前記ナノ電極の露出された部分から始まり、前記ナノ電極から前記レジスト層を通って垂直方向に延在し、前記レジスト層の前記水平方向の露出された上部表面における開口部の中で終わる、ステップと、
それぞれのホールの中へ第２の金属を堆積させ、対のナノピラーを形成するステップであって、それぞれのナノピラーは、前記ホールの形状で形成されており、前記ナノピラーは、前記ナノ電極と物理的なおよび電気的な接触をしている底部部分を有しており、また、前記レジスト層の前記水平方向の露出された上部表面の近傍に、前記水平方向の露出された上部表面に、または、前記水平方向の露出された上部表面の上方に突出する、露出された上部表面を有している、ステップと
を含む、方法。
(項目１１)
前記基板は、Ｓｉ層およびＳｉＯ ２ 絶縁層を含み、前記ナノ電極が、その上に堆積される、項目１０に記載の方法。
(項目１２)
前記方法は、前記第２の金属を堆積させる前記ステップの後に、前記レジスト層の前記水平方向の露出された上部表面を平坦にするステップをさらに含み、それぞれのナノピラーの前記露出された上部表面が、前記レジスト層の前記水平方向の露出された上部表面と同一平面上になるようになっている、項目１０に記載の方法。
(項目１３)
それぞれのナノピラーの前記露出された上部表面は、円形の形状を含む、項目１２に記載の方法。
(項目１４)
前記方法は、前記対のナノピラーの間にブリッジ分子を接着するステップをさらに含み、前記ブリッジ分子の第１の端部が、一方のナノピラーに接着され、前記ブリッジ分子の第２の端部が、前記対のナノピラーの中の他方のナノピラーに接着されるようになっている、項目１２に記載の方法。
(項目１５)
第２の金属を堆積させる前記ステップは、それぞれのナノピラーの前記上部表面の上にマッシュルーム形突出部を作り出すのに十分な時間にわたって継続され、前記マッシュルーム形突出部は、前記レジスト層の前記水平方向の露出された上部表面の上方に垂直方向に、および、前記レジスト層の前記水平方向の露出された上部表面の一部分を横切って水平方向に延在している、項目１２に記載の方法。
(項目１６)
前記方法は、前記第２の金属を堆積させる前記ステップの後に、一方のナノピラーの上に追加的な第２の金属の方向ガイド式の電着を行うステップをさらに含み、前記方向ガイド式の電着は、前記一方のナノピラーの上に水平方向に配設された部分を生成させ、前記水平方向に配設された部分は、前記レジスト層の前記水平方向の露出された上部表面を横切って、前記対のナノピラーの中の他方のナノピラーに向かう方向に延在している、項目１２に記載の方法。
(項目１７)
前記方法は、前記対のオープンホールをパターニングする前記ステップの後に、パターニングされた前記オープンホールのそれぞれの上部部分の中へレジストコーティングを追加し、それぞれのホールのそれぞれの開口部のサイズを低減させるステップをさらに含む、項目１０に記載の方法。
(項目１８)
前記方法は、前記第２の金属を堆積させる前記ステップの後に、以下の追加的なステップ、
前記レジスト層を溶解させて取り除き、露出されたナノピラーを残すステップと、
エッチングプロセスによってそれぞれのナノピラーの直径を低減させ、必要に応じて、それぞれのナノピラーに垂直方向にテーパーを付けるステップと、
新しいレジスト層をキャストし、前記ナノピラーの全体をカバーするステップと、
それぞれのナノピラーの上部表面が前記レジスト層の上部表面と同一平面上になるように、前記レジスト層を平坦にするステップと、
それぞれのナノピラーを溶解させて取り除き、ホールを残すステップと、
それぞれのホールの中へ材料を堆積させ、前記ナノ電極に物理的におよび電気的に取り付けられたナノピラーを生成させるステップと
をさらに含む、項目１０に記載の方法。
(項目１９)
前記第１の金属は、Ａｌ、Ｃｕ、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含み、前記第２の金属は、ＣｕまたはＮｉを含み、前記材料は、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含む、項目１８に記載の方法。
(項目２０)
ナノファブリケーションの方法であって、前記方法は、
対のナノ電極を基板の上に堆積させるステップであって、前記対のナノ電極は、金属または半導体材料を含み、また、第１のナノ電極および第２のナノ電極を含み、前記第２のナノ電極は、第１のナノギャップによって前記第１のナノ電極から間隔を離して配置されている、ステップと、
前記第１のナノギャップよりも小さい距離を有する第２のナノギャップを選択するステップと、
ナノギャップ距離－対－無電解堆積持続時間のｘ／ｙプロットの上で前記第２のナノギャップを補間することによって、前記第１のナノギャップを前記第２のナノギャップまで狭くするために必要とされる無電解堆積持続時間を決定するステップと、
このように決定された前記無電解堆積持続時間の間、前記ナノ電極の上への金属または貴金属の無電解堆積を実施し、前記ナノ電極の間に前記第２のナノギャップを作り出すステップと
を含む、方法。
本発明は、例えば、以下の項目を提供する。
(項目１)
分子エレクトロニクスセンサーにおいて使用するための構造体であって、前記構造体は、
対のナノ電極であって、前記対のナノ電極は、基板の上に配設されており、第１の金属を含み、それぞれの対のナノ電極は、第１のナノ電極および第２のナノ電極を含み、前記第２のナノ電極は、ナノギャップによって前記第１のナノ電極から間隔を離して配置されている、対のナノ電極と、
前記対のナノ電極および前記ナノギャップをカバーするレジストまたは誘電体層と、
第２の金属を含む対のナノピラーであって、それぞれの対のナノピラーは、第１のナノピラーおよび第２のナノピラーを含み、前記第２のナノピラーは、ナノピラーギャップによって前記第１のナノピラーから間隔を離して配置されている、対のナノピラーと
を含み、
前記第１のナノピラーの底部表面は、前記第１のナノ電極に物理的におよび電気的に接続されており、前記第２のナノピラーの底部表面は、前記第２のナノ電極に物理的におよび電気的に接続されており、
前記第１および第２のナノピラーは、ポストをそれぞれ含み、前記ポストは、前記レジストまたは誘電体層を通って実質的に垂直方向に突き出ており、それぞれのナノピラーの上部表面のみが、前記レジストまたは誘電体層によってカバーされていないようになっている、構造体。
(項目２)
それぞれのナノピラーの前記上部表面は、（ａ）前記レジストもしくは誘電体層の上部表面を越えて突出しており、（ｂ）前記レジストもしくは誘電体層の前記上部表面と同一平面上にあり、または、（ｃ）前記レジストもしくは誘電体層の前記上部表面の下方に凹んでいる、項目１に記載の構造体。
(項目３)
前記構造体は、第１の端部および第２の端部を有するブリッジ分子をさらに含み、前記ブリッジ分子の前記第１の端部は、前記第１のナノピラーに接着されており、前記ブリッジ分子の前記第２の端部は、前記第２のナノピラーに接着されており、前記ナノピラーギャップを架橋している、項目１に記載の構造体。
(項目４)
前記第１の金属は、Ａｌ、Ｃｕ、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含み、前記第２の金属は、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含む、項目１に記載の構造体。
(項目５)
前記第１の金属は、Ａｌを含み、前記第２の金属は、Ｒｕを含む、項目１に記載の構造体。
(項目６)
前記対のナノピラーの中の少なくとも１つのナノピラーの前記上部表面は、マッシュルーム形突出部を含み、前記マッシュルーム形突出部は、前記レジストまたは誘電体層の上部表面の一部分の上方に前記ナノピラーを水平方向に延在させている、項目１に記載の構造体。
(項目７)
前記対のナノピラーの中の一方のナノピラーのみが、水平方向部分をさらに含み、前記水平方向部分は、前記レジストまたは誘電体層の上部表面の一部分を横切って、前記対のナノピラーの中の他方のナノピラーに向けて延在している、項目１に記載の構造体。
(項目８)
前記対のナノピラーの中の少なくとも１つのナノピラーが、垂直方向にテーパー付きのナノピラーを含み、前記垂直方向にテーパー付きのナノピラーの底部部分は、前記垂直方向にテーパー付きのナノピラーの上部部分よりも直径が大きくなっている、項目１に記載の構造体。
(項目９)
前記対のナノピラーの中の両方のナノピラーが、垂直方向にテーパー付きのナノピラーを含む、項目８に記載の構造体。
(項目１０)
対のナノ電極を基板の上に堆積させるステップであって、前記対のナノ電極は、第１の金属を含み、また、第１のナノ電極および第２のナノ電極を含み、前記第２のナノ電極は、ナノギャップによって前記第１の電極から間隔を離して配置されている、ステップと、
レジストコーティングを付与し、前記対のナノ電極および前記ナノギャップの上方にレジスト層を形成するステップであって、前記レジスト層は、水平方向の露出された上部表面を有している、ステップと、
前記レジスト層を通して垂直方向に対のオープンホールをパターニングするステップであって、パターニングは、ナノ電極ごとに１つのホールを含み、それぞれのホールは、前記ナノ電極の露出された部分から始まり、前記ナノ電極から前記レジスト層を通って垂直方向に延在し、前記レジスト層の前記水平方向の露出された上部表面における開口部の中で終わる、ステップと、
それぞれのホールの中へ第２の金属を堆積させ、対のナノピラーを形成するステップであって、それぞれのナノピラーは、前記ホールの形状で形成されており、前記ナノピラーは、前記ナノ電極と物理的なおよび電気的な接触をしている底部部分を有しており、また、前記レジスト層の前記水平方向の露出された上部表面の近傍に、前記水平方向の露出された上部表面に、または、前記水平方向の露出された上部表面の上方に突出する、露出された上部表面を有している、ステップと
を含む、方法。
(項目１１)
前記基板は、Ｓｉ層およびＳｉＯ ２ 絶縁層を含み、前記ナノ電極が、その上に堆積される、項目１０に記載の方法。
(項目１２)
前記方法は、前記第２の金属を堆積させる前記ステップの後に、前記レジスト層の前記水平方向の露出された上部表面を平坦にするステップをさらに含み、それぞれのナノピラーの前記露出された上部表面が、前記レジスト層の前記水平方向の露出された上部表面と同一平面上になるようになっている、項目１０に記載の方法。
(項目１３)
それぞれのナノピラーの前記露出された上部表面は、円形の形状を含む、項目１２に記載の方法。
(項目１４)
前記方法は、前記対のナノピラーの間にブリッジ分子を接着するステップをさらに含み、前記ブリッジ分子の第１の端部が、一方のナノピラーに接着され、前記ブリッジ分子の第２の端部が、前記対のナノピラーの中の他方のナノピラーに接着されるようになっている、項目１２に記載の方法。
(項目１５)
第２の金属を堆積させる前記ステップは、それぞれのナノピラーの前記上部表面の上にマッシュルーム形突出部を作り出すのに十分な時間にわたって継続され、前記マッシュルーム形突出部は、前記レジスト層の前記水平方向の露出された上部表面の上方に垂直方向に、および、前記レジスト層の前記水平方向の露出された上部表面の一部分を横切って水平方向に延在している、項目１２に記載の方法。
(項目１６)
前記方法は、前記第２の金属を堆積させる前記ステップの後に、一方のナノピラーの上に追加的な第２の金属の方向ガイド式の電着を行うステップをさらに含み、前記方向ガイド式の電着は、前記一方のナノピラーの上に水平方向に配設された部分を生成させ、前記水平方向に配設された部分は、前記レジスト層の前記水平方向の露出された上部表面を横切って、前記対のナノピラーの中の他方のナノピラーに向かう方向に延在している、項目１２に記載の方法。
(項目１７)
前記方法は、前記対のオープンホールをパターニングする前記ステップの後に、パターニングされた前記オープンホールのそれぞれの上部部分の中へレジストコーティングを追加し、それぞれのホールのそれぞれの開口部のサイズを低減させるステップをさらに含む、項目１０に記載の方法。
(項目１８)
前記方法は、前記第２の金属を堆積させる前記ステップの後に、以下の追加的なステップ、
前記レジスト層を溶解させて取り除き、露出されたナノピラーを残すステップと、
エッチングプロセスによってそれぞれのナノピラーの直径を低減させ、必要に応じて、それぞれのナノピラーに垂直方向にテーパーを付けるステップと、
新しいレジスト層をキャストし、前記ナノピラーの全体をカバーするステップと、
それぞれのナノピラーの上部表面が前記レジスト層の上部表面と同一平面上になるように、前記レジスト層を平坦にするステップと、
それぞれのナノピラーを溶解させて取り除き、ホールを残すステップと、
それぞれのホールの中へ材料を堆積させ、前記ナノ電極に物理的におよび電気的に取り付けられたナノピラーを生成させるステップと
をさらに含む、項目１０に記載の方法。
(項目１９)
前記第１の金属は、Ａｌ、Ｃｕ、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含み、前記第２の金属は、ＣｕまたはＮｉを含み、前記材料は、Ｒｕ、Ｐｔ、Ｐｄ、またはＡｕを含む、項目１８に記載の方法。
(項目２０)
ナノファブリケーションの方法であって、前記方法は、
対のナノ電極を基板の上に堆積させるステップであって、前記対のナノ電極は、金属または半導体材料を含み、また、第１のナノ電極および第２のナノ電極を含み、前記第２のナノ電極は、第１のナノギャップによって前記第１のナノ電極から間隔を離して配置されている、ステップと、
前記第１のナノギャップよりも小さい距離を有する第２のナノギャップを選択するステップと、
ナノギャップ距離－対－無電解堆積持続時間のｘ／ｙプロットの上で前記第２のナノギャップを補間することによって、前記第１のナノギャップを前記第２のナノギャップまで狭くするために必要とされる無電解堆積持続時間を決定するステップと、
このように決定された前記無電解堆積持続時間の間、前記ナノ電極の上への金属または貴金属の無電解堆積を実施し、前記ナノ電極の間に前記第２のナノギャップを作り出すステップと
を含む、方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6-1】
【図6-2】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13-1】
【図13-2】
【図14】
